JP2009288592A - パネルおよび駆動制御方法 - Google Patents
パネルおよび駆動制御方法 Download PDFInfo
- Publication number
- JP2009288592A JP2009288592A JP2008142056A JP2008142056A JP2009288592A JP 2009288592 A JP2009288592 A JP 2009288592A JP 2008142056 A JP2008142056 A JP 2008142056A JP 2008142056 A JP2008142056 A JP 2008142056A JP 2009288592 A JP2009288592 A JP 2009288592A
- Authority
- JP
- Japan
- Prior art keywords
- driving transistor
- pixel
- potential
- gate
- emitting element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims description 10
- 239000003990 capacitor Substances 0.000 claims abstract description 86
- 230000003071 parasitic effect Effects 0.000 claims abstract description 30
- 238000005070 sampling Methods 0.000 claims description 65
- 239000002184 metal Substances 0.000 claims description 43
- 238000003860 storage Methods 0.000 claims description 21
- 230000008859 change Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 7
- 238000002360 preparation method Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 206010047571 Visual impairment Diseases 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
- Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
【課題】画素ごとの輝度のばらつきを改善することができるようにする。
【解決手段】ELパネルの画素201において、駆動用トランジスタ32のゲートgとドレインdとの間に補助容量241を設けた場合、駆動用トランジスタ32のゲート‐ドレイン間に発生する寄生容量Cgdが大となることと等しい。駆動用トランジスタ32のゲート‐ドレイン間に発生する寄生容量Cgdが大となると、フィールドスルー電圧降下量を小さくすることができる。フィールドスルー電圧降下量が小さくなると、ELパネルを構成する画素201ごとの輝度のばらつきも小さくなるので、フィールドスルー電圧降下による画素ごとの輝度のばらつきを改善することができる。本発明は、例えば、ELパネルに適用できる。
【選択図】図24
【解決手段】ELパネルの画素201において、駆動用トランジスタ32のゲートgとドレインdとの間に補助容量241を設けた場合、駆動用トランジスタ32のゲート‐ドレイン間に発生する寄生容量Cgdが大となることと等しい。駆動用トランジスタ32のゲート‐ドレイン間に発生する寄生容量Cgdが大となると、フィールドスルー電圧降下量を小さくすることができる。フィールドスルー電圧降下量が小さくなると、ELパネルを構成する画素201ごとの輝度のばらつきも小さくなるので、フィールドスルー電圧降下による画素ごとの輝度のばらつきを改善することができる。本発明は、例えば、ELパネルに適用できる。
【選択図】図24
Description
本発明は、パネルおよび駆動制御方法に関し、特に、画素ごとの輝度のばらつきを改善することができるようにするパネルおよび駆動制御方法に関する。
発光素子として有機EL(Electro Luminescent)デバイスを用いた平面自発光型のパネル(ELパネル)の開発が近年盛んになっている。有機ELデバイスは、ダイオード特性を有し、有機薄膜に電界をかけると発光する現象を利用したデバイスである。有機ELデバイスは印加電圧が10V以下で駆動するため低消費電力である。また有機ELデバイスは自ら光を発する自発光素子であるため、照明部材を必要とせず軽量化及び薄型化が容易である。さらに有機ELデバイスの応答速度は数μs程度と非常に高速であるので、動画表示時の残像が発生しない。
有機ELデバイスを画素に用いた平面自発光型のパネルの中でも、とりわけ駆動素子として薄膜トランジスタを各画素に集積形成したアクティブマトリクス型のパネルの開発が盛んである。アクティブマトリクス型平面自発光パネルは、例えば以下の特許文献1乃至5に記載されている。
以上のような有機ELデバイスを画素に用いた平面自発光型のパネルについては、さらなる改良が求められており、例えば、画素ごとの輝度のばらつきを少なくすることが要求されている。
本発明は、このような状況に鑑みてなされたものであり、画素ごとの輝度のばらつきを改善することができるようにするものである。
本発明の一側面のパネルは、ダイオード特性を有し、駆動電流に応じて発光する発光素子と、映像信号をサンプリングするサンプリング用トランジスタと、前記駆動電流を前記発光素子に供給する駆動用トランジスタと、前記発光素子のアノード側と前記駆動用トランジスタのゲートに接続され、所定の電位を保持する保持容量と、前記駆動用トランジスタのゲートと、前記駆動用トランジスタのソースまたはドレインのうちの一方であって前記発光素子のカソード側と接続されていない側に接続され、所定の電位を保持する補助容量とを有する画素回路を備える。
本発明の一側面の駆動制御方法は、ダイオード特性を有し、駆動電流に応じて発光する発光素子と、映像信号をサンプリングするサンプリング用トランジスタと、前記駆動電流を前記発光素子に供給する駆動用トランジスタと、前記発光素子のアノード側と前記駆動用トランジスタのゲートに接続され、所定の電位を保持する保持容量と、前記駆動用トランジスタのゲートと、前記駆動用トランジスタのソースまたはドレインのうちの一方であって前記発光素子のカソード側と接続されていない側に接続され、所定の電位を保持する補助容量とを有する画素回路を備えるパネルの、前記補助容量は、前記駆動用トランジスタの閾値電圧に相当する電圧を前記保持容量に保持させるときに流れる電流により、所定の電位を保持する。
本発明の一側面においては、パネルの画素回路の、駆動用トランジスタの閾値電圧に相当する電圧を保持容量に保持させるときに流れる電流により、所定の電位が補助容量において保持される。
本発明の一側面によれば、画素ごとの輝度のばらつきを改善することができる。
最初に、本発明の理解を容易にし、且つ、背景を明らかにするため、有機ELデバイスを用いたパネル(以下、ELパネルと称する)の基本となる構成と動作について図1乃至図12を参照して説明する。
図1は、基本となるELパネルの構成例を示すブロック図である。
図1のELパネル100は、N×M個の画素(画素回路)101−(1,1)乃至101−(N,M)が行列状に配置されている画素アレイ部102と、これを駆動する駆動部である水平セレクタ(HSEL)103、ライトスキャナ(WSCN)104、および電源スキャナ(DSCN)105とにより構成されている。
また、ELパネル100は、M本の走査線WSL10−1乃至10−M、M本の電源線DSL10−1乃至10−M、およびN本の映像信号線DTL10−1乃至10−Nも有する。
なお、以下において、走査線WSL10−1乃至10−M、映像信号線DTL10−1乃至10−N、画素101−(1,1)乃至101−(N,M)、または電源線DSL10−1乃至10−Mのそれぞれを特に区別する必要がない場合、単に、走査線WSL10、映像信号線DTL10、画素101、または電源線DSL10と称する。
画素101−(1,1)乃至101−(N,M)のうちの第1行目の画素101−(1,1)乃至101−(N,1)は、走査線WSL10−1でライトスキャナ104と、電源線DSL10−1で電源スキャナ105とそれぞれ接続されている。また、画素101−(1,1)乃至101−(N,M)のうちの第M行目の画素101−(1,M)乃至101−(N,M)は、走査線WSL10−Mでライトスキャナ104と、電源線DSL10−Mで電源スキャナ105とそれぞれ接続されている。画素101−(1,1)乃至101−(N,M)の行方向に並ぶその他の画素101についても同様である。
また、画素101−(1,1)乃至101−(N,M)のうちの第1列目の画素101−(1,1)乃至101−(1,M)は、映像信号線DTL10−1で水平セレクタ103と接続されている。画素101−(1,1)乃至101−(N,M)のうちの第N列目の画素101−(N,1)乃至101−(N,M)は、映像信号線DTL10−Nで水平セレクタ103と接続されている。画素101−(1,1)乃至101−(N,M)の列方向に並ぶその他の画素101についても同様である。
ライトスキャナ104は、走査線WSL10−1乃至10−Mに水平周期(1H)で順次制御信号を供給して画素101を行単位で線順次走査する。電源スキャナ105は、線順次走査に合わせて電源線DSL10−1乃至10−Mに第1電位(後述するVcc)または第2電位(後述するVss)の電源電圧を供給する。水平セレクタ103は、線順次走査に合わせて各水平期間内(1H)で映像信号となる信号電位Vsigと基準電位Vofsとを切換えて列状の映像信号線DTL10−1乃至10−Mに供給する。
図1のように構成されるELパネル100に、ソースドライバおよびゲートドライバとからなるドライバIC(Integrated Circuit)が付加されることによりパネルモジュールが構成され、さらに、パネルモジュールに、電源回路、画像LSI(Large Scale Integration)などを付加したものが表示装置となる。ELパネル100を含む表示装置は、例えば、携帯電話機、デジタルスチルカメラ、デジタルビデオカメラ、テレビジョン受像機、プリンタ等の表示部として使用することができる。
図2は、図1に示したELパネル100に含まれるN×M個の画素101のうちの1つの画素101を拡大することにより、画素101の詳細な構成を示したブロック図である。
なお、図2において画素101と接続されている走査線WSL10、映像信号線DTL10、および電源線DSL10は、図1から明らかなように、画素101−(n,m)(n=1,2,・・・,N,m=1,2,・・・,M)に対して、走査線WSL10−(n,m)、映像信号線DTL10−(n,m)、および電源線DSL10−(n,m)となる。
図2の画素101は、サンプリング用トランジスタ31、駆動用トランジスタ32、保持容量33、および発光素子34を有する。サンプリング用トランジスタ31のゲートは走査線WSL10と接続され、サンプリング用トランジスタ31のドレインは映像信号線DTL10と接続されるとともに、ソースが駆動用トランジスタ32のゲートgと接続されている。
駆動用トランジスタ32のソースs及びドレインdの一方は発光素子34のアノードに接続され、他方が電源線DSL10に接続される。保持容量33は、駆動用トランジスタ32のゲートgと発光素子34のアノードに接続されている。また、発光素子34のカソードは所定の電位Vcatに設定されている配線35に接続されている。この電位VcatはGNDレベルであり、従って、配線35は接地配線である。以下、配線35を接地配線35と称する。
サンプリング用トランジスタ31および駆動用トランジスタ32は、いずれもNチャネル型トランジスタであり、低温ポリシリコンよりも安価に作成できるアモルファスシリコンで作成することができるため、画素回路の製造コストをより安価にすることができる。
有機EL素子はダイオード特性を有する電流発光素子であり、発光素子34は、供給される電流値Idsに応じた階調の発光を行う。
以上のように構成される画素101において、サンプリング用トランジスタ31が、走査線WSL10から供給された制御信号に応じてオン(導通)すると、保持容量33は、映像信号線DTL10を介して水平セレクタ103から供給された電荷を蓄積して保持する。駆動用トランジスタ32は、第1電位Vccにある電源線DSL10から電流の供給を受け、保持容量33に保持された信号電位Vsigに応じて駆動電流Idsを発光素子34に流す。発光素子34に所定の駆動電流Idsが流れることにより、画素101が発光する。
画素101は、閾値補正機能を有する。閾値補正機能とは、駆動用トランジスタ32の閾値電圧Vthに相当する電圧を保持容量33に保持させる機能であり、これにより、ELパネル100の画素毎のばらつきの原因となる駆動用トランジスタ32の閾値電圧Vthの影響をキャンセルすることができる。
また、画素101は、上述した閾値補正機能に加え、移動度補正機能も有する。移動度補正機能とは、保持容量33に信号電位Vsigを保持する際、駆動用トランジスタ32の移動度μに対する補正を信号電位Vsigに加える機能である。
さらに、画素101は、ブートストラップ機能も備えている。ブートストラップ機能とは、駆動用トランジスタ32のソース電位Vsの変動にゲート電位Vgを連動させる機能であり、これにより、駆動用トランジスタ32のゲートgとソースs間の電圧Vgsを一定に維持することが出来る。
なお、閾値補正機能、移動度補正機能、およびブートストラップ機能については、後述する図7、図11、および図12などでも説明する。
図3は、画素101の動作を説明するタイミングチャートである。
図3は、同一の時間軸(図面横方向)に対する走査線WSL10、電源線DSL10、および映像信号線DTL10の電位変化と、それに対応する駆動用トランジスタ32のゲート電位Vg及びソース電位Vsの変化を示している。
図3において、時刻t1までの期間は、前の水平期間(1H)の発光がなされている発光期間T1である。
発光期間T1が終了した時刻t1から時刻t4までは、駆動用トランジスタ32のゲート電位Vg及びソース電位Vsを初期化することで閾電圧補正動作の準備を行う閾値補正準備期間T2である。
閾値補正準備期間T2では、時刻t1において、電源スキャナ105が、電源線DSL10の電位を高電位であるVccから低電位であるVssに切換え、時刻t2において、水平セレクタ103が、映像信号線DTL10の電位を信号電位Vsigから基準電位Vofsに切換える。次に、時刻t3において、ライトスキャナ104が、走査線WSL10の電位を高電位に切換え、サンプリング用トランジスタ31をオンさせる。これにより、駆動用トランジスタ32のゲート電位Vgが基準電位Vofsにリセットされ、且つ、ソース電位Vsが映像信号線DTL10の低電位Vssにリセットされる。
時刻t4から時刻t5までは、閾値補正動作を行う閾値補正期間T3である。閾値補正期間T3では、時刻t4において、電源スキャナ105により、電源線DSL10の電位が高電位Vccに切換えられ、閾値電圧Vthに相当する電圧が、駆動用トランジスタ32のゲートgとソースsとの間に接続された保持容量33に書き込まれる。
時刻t5から時刻t7までの書き込み+移動度補正準備期間T4では、走査線WSL10の電位が高電位から低電位一旦切換えられるとともに、時刻t7の前の時刻t6において、水平セレクタ103が、映像信号線DTL10の電位を基準電位Vofsから階調に応じた信号電位Vsigに切換える。
そして、時刻t7から時刻t8までの書き込み+移動度補正期間T5において、映像信号の書き込みと移動度補正動作が行われる。即ち、時刻t7から時刻t8までの間、走査線WSL10の電位が高電位に設定され、これにより、映像信号の信号電位Vsigが閾値電圧Vthに足し込まれる形で保持容量33に書き込まれると共に、移動度補正用の電圧ΔVμが保持容量33に保持された電圧から差し引かれる。
書き込み+移動度補正期間T5終了後の時刻t8において、走査線WSL10の電位が低電位に設定され、それ以降、発光期間T6として、信号電圧Vsigに応じた発光輝度で発光素子34が発光する。信号電圧Vsigは、閾値電圧Vthに相当する電圧と移動度補正用の電圧ΔVμとによって調整されているため、発光素子34の発光輝度は駆動用トランジスタ32の閾値電圧Vthや移動度μのばらつきの影響を受けることがない。
なお、発光期間T6の最初でブートストラップ動作が行われ、駆動用トランジスタ32のゲート‐ソース間電圧Vgs=Vsig+Vth−ΔVμを一定に維持したまま、駆動用トランジスタ32のゲート電位Vg及びソース電位Vsが上昇する。
また、時刻t8から所定時間経過後の時刻t9において、映像信号線DTL10の電位が、信号電位Vsigから基準電位Vofsに落とされる。図3において、時刻t2から時刻t9までの期間は水平期間(1H)に相当する。
以上のようにして、ELパネル100では、駆動用トランジスタ32の閾値電圧Vthや移動度μのばらつきの影響を受けることがなく、発光素子34を発光させることができる。
図4乃至図12を参照して、画素101の動作についてさらに詳細に説明する。
図4は、発光期間T1の画素101の状態を示している。
発光期間T1では、サンプリング用トランジスタ31がオフ(走査線WSL10の電位が低電位)、かつ電源線DSL10の電位が高電位Vccとなっており、駆動用トランジスタ32が駆動電流Idsを発光素子34に供給している。このとき駆動用トランジスタ32は飽和領域で動作するように設定されているため、発光素子34に流れる駆動電流Idsは、駆動用トランジスタ32のゲートソース間電圧Vgsに応じて次式(1)で表される値をとる。
式(1)において、μは移動度を示し、Wはゲート幅を表し、Lはゲート長を表し、Coxは単位面積あたりのゲート酸化膜容量を示す。また、Vgsは、駆動用トランジスタ32のゲートgとソースs間の電圧(ゲートソース間電圧)であり、Vthは、駆動用トランジスタ32の閾値電圧である。なお、飽和領域とは、(Vgs−Vth<Vds)の条件を満たした状態をいう(Vdsは、駆動用トランジスタ32のソースsとドレインd間の電圧)。
そして、閾値補正準備期間T2の最初の時刻t1において、図5に示すように、電源スキャナ105は、電源線DSL10の電位を高電位Vcc(第1電位)から低電位Vss(第2電位)に切換える。このとき電源線DSL10の電位Vssが発光素子34の閾値電圧Vthelとカソード電位Vcatの和よりも小さければ(Vss<Vthel+Vcat)発光素子34は消光し、駆動用トランジスタ32の電源線DSL10と接続された側がソースsとなる。また、発光素子34のアノードは電位Vssに充電される。
次に、図6に示すように、時刻t2において、水平セレクタ103が映像信号線DTL10の電位を基準電位Vofsにした後、時刻t3において、ライトスキャナ104が、走査線WSL10の電位を高電位に切換えることより、サンプリング用トランジスタ31をオンにする。これにより、駆動用トランジスタ32のゲート電位VgはVofsとなり、ゲートソース間電圧Vgsは、Vofs−Vssという値をとる。ここで、駆動用トランジスタ32のゲートソース間電圧Vgsである(Vofs−Vss)は、次の閾値補正期間T3で閾値補正動作を行うため、閾値電圧Vthよりも大である(Vofs−Vss>Vth)必要がある。逆に言うと、(Vofs−Vss>Vth)の条件を満たすように、電位VofsおよびVssが設定される。
そして、閾値補正期間T3の最初の時刻t4において、図7に示すように、電源スキャナ105が電源線DSL10の電位を低電位Vssから高電位Vccに切換えると、駆動用トランジスタ32の発光素子34のアノードと接続されている側がソースsとなり、図7において1点鎖線で示されるように電流が流れる。
ここで、発光素子34は、等価的にダイオード34Aと寄生容量をCelとする保持容量34Bで表すことができ、発光素子34のリーク電流が駆動用トランジスタ32に流れる電流よりもかなり小さい(Vel≦Vcat+Vthelを満たす)という条件の下では、駆動用トランジスタ32に流れる電流は保持容量33と34Bを充電するために使用される。発光素子34のアノード電位Vel(駆動用トランジスタ32のソース電位Vs)は、図8に示されるように、駆動用トランジスタ32を流れる電流に応じて上昇する。所定時間経過後、駆動用トランジスタ32のゲートソース間電圧VgsがVthという値をとる。また、このときの発光素子34のアノード電位Velは(Vofs−Vth)である。ここで、発光素子34のアノード電位Velは、発光素子34の閾値電圧Vthelとカソード電位Vcatの和以下となっている(Vel=(Vofs−Vth)≦(Vcat+Vthel))。
その後、時刻t5において、図9に示されるように、走査線WSL10の電位が高電位から低電位に切替えられ、サンプリング用トランジスタ31がオフして閾値補正動作(閾値補正期間T3)が完了する。
続く書き込み+移動度補正準備期間T4の時刻t6において、水平セレクタ103によって、映像信号線DTL10の電位が、基準電位Vofsから、階調に応じた信号電位Vsigに切換えられた(図9)後、書き込み+移動度補正期間T5に入り、図10に示されるように、時刻t7において、走査線WSL10の電位が高電位に設定されることでサンプリング用トランジスタ31がオンして、映像信号の書き込みと移動度補正動作が行われる。駆動用トランジスタ32のゲート電位Vgは、サンプリング用トランジスタ31がオンしているため信号電位Vsigとなるが、サンプリング用トランジスタ31には電源線DSL10からの電流が流れるため、駆動用トランジスタ32のソース電位Vsは、時間とともに上昇していく。
駆動用トランジスタ32の閾値補正動作は既に完了している。よって、式(1)の右辺の(Vgs−Vth)2の項は、(Vgs−Vth)2={(Vsig−(Vofs−Vth))−Vth}2=(Vsig−Vofs)2となり、閾値電圧Vthの項の影響はなくなるので、駆動用トランジスタ32が流す電流Idsは、移動度μを反映したものとなる。具体的には、図11に示されるように、移動度μが大きい場合には、駆動用トランジスタ32が流す電流Idsは大きくなり、ソース電位Vsの上昇も早い。一方、移動度μが小さい場合には、駆動用トランジスタ32が流す電流Idsは小さくなり、ソース電位Vsの上昇は遅くなる。換言すると、一定時間経過時点では、移動度μが大きい場合には、駆動用トランジスタ32のソース電位Vsの上昇量△Vμ(電位補正値)は大きくなり、移動度μが小さい場合には、駆動用トランジスタ32のソース電位Vsの上昇量△Vμ(電位補正値)は小さくなる。これによって、各画素101の駆動用トランジスタ32のゲートソース間電圧Vgsのバラツキが、移動度μを反映して小さくなり、一定時間経過後の各画素101のゲートソース間電圧Vgsは、移動度μのバラツキを完全に補正した電圧となる。
時刻t8において、走査線WSL10の電位が低電位に設定されることでサンプリング用トランジスタ31がオフして、書き込み+移動度補正期間T5が終了し、発光期間T6となる(図12)。
発光期間T6では、駆動用トランジスタ32のゲートソース間電圧Vgsは一定であるので、駆動用トランジスタ32は一定電流Ids’を発光素子34に供給し、発光素子34のアノード電位Velは、発光素子34に一定電流Ids’という電流が流れる電圧Vxまで上昇し、発光素子34は発光する。駆動用トランジスタ32のソース電位Vsが上昇すると、保持容量33のブートストラップ機能により、駆動用トランジスタ32のゲート電位Vgも連動して上昇する。
発光素子34のI−V特性により、発光時間が長くなると、図12に示されるB点の電位は時間とともに変化する(経時劣化する)。しかしながら、駆動用トランジスタ32のゲートソース間電圧Vgsは一定値に保たれているので、発光素子34に流れる電流は変化しない。したがって、I−V特性により発光素子34が経時劣化しても、一定電流Ids’が流れ続けるので、発光素子34の輝度が変化することはない。
以上のように、画素101を備える図2のELパネル100においては、閾値補正機能および移動度補正機能によって画素101ごとの閾値電圧Vth及び移動度μの相違を補正することができる。また、発光素子34の経時変動(劣化)も補正することができる。
これにより、図2のELパネル100を用いた表示装置では、高品位な画質を得ることが可能である。
ところで、画素101が発光するときの輝度は、上述したように、発光素子34に供給される電流値Ids’(Ids)によって決まるが、この電流値Ids’は、駆動用トランジスタ32のゲートソース間電圧Vgsに応じて式(1)で決定される。したがって、駆動用トランジスタ32のゲートソース間電圧Vgsに変化があると、画素101の輝度は変化する。そして、このゲートソース間電圧Vgsの変化量が画素101ごとに異なると、ELパネル100全体としては、輝度のばらつきが生ずることになる。
図3を参照して説明したように、書き込み+移動度補正期間T5終了後の発光期間T6では、最初にブートストラップ動作が行われ、駆動用トランジスタ32のゲート電位Vg及びソース電位Vsが、駆動用トランジスタ32のゲート‐ソース間電圧Vgs(=Vsig+Vth−ΔVμ)を一定に維持したまま上昇し、駆動用トランジスタ32のソース電位Vsが、発光を始める所定の閾値(発光閾値)を超えたとき、画素101(発光素子34)は発光する。
ここで、ブートストラップ動作時の駆動用トランジスタ32のゲート電位Vgについて詳細にみてみると、図13において丸で囲んで示すように、書き込み+移動度補正期間T5終了後の時刻t8において走査線WSL10の電位が高電位から低電位に変化したとき、フィールドスルー効果により、駆動用トランジスタ32のゲート電位Vgが一瞬降下する現象が発生する。
このときの駆動用トランジスタ32のゲート電位Vgの降下量(以下、フィールドスルー電圧降下量と称する)は、次式(2)で表すことができる。
式(2)において、△WSは、走査線WSL10の電位の変化量を表す。また、Celは発光素子34の寄生容量(等価的に表される保持容量34Bの静電容量)であり、Cwsはサンプリング用トランジスタ31の寄生容量(サンプリング用トランジスタ31のゲート‐ソース間に発生する寄生容量)であり、Csは保持容量33の蓄積容量である。Cgsは駆動用トランジスタ32のゲート‐ソース間に発生する寄生容量であり、Cgdは駆動用トランジスタ32のゲート‐ドレイン間に発生する寄生容量である。
サンプリング用トランジスタ31の寄生容量Cws、駆動用トランジスタ32のゲート‐ソース間の寄生容量Cgs、および、駆動用トランジスタ32のゲート‐ドレイン間の寄生容量Cgdを含む画素101の等価回路(画素回路101)を図14に示す。
フィールドスルー効果により、駆動用トランジスタ32のゲート電位Vgが一瞬降下する現象が発生すること自体は、ELパネル100の全画素が一様に降下するのであれば、ELパネル100の画素ごとの輝度ばらつきとしては見えないので問題はない。
しかしながら、フィールドスルー電圧降下量が画素101ごとに異なる場合には、そのばらつきが画素ごとの輝度のばらつきとなるため、パネル全体の画質の低下につながり、問題となる。例えば、隣接画素の輝度差が1%以上となると輝度ムラとして視認することができ、問題となる。
式(2)からわかるように、フィールドスルー電圧降下量が最も影響を受けるのは、サンプリング用トランジスタ31の寄生容量Cwsである。
サンプリング用トランジスタ31および駆動用トランジスタ32に関する部分の画素101の配線パターンのレイアウトを図15に示す。
図15に示されるように、サンプリング用トランジスタ31のゲートgは第1の金属層で形成され、サンプリング用トランジスタ31のソースs及びドレインdは第2の金属層で形成される。また、駆動用トランジスタ32のゲートgは第1の金属層で形成され、駆動用トランジスタ32のソースs及びドレインdは第2の金属層で形成される。保持容量33は第1の金属層と第2の金属層で形成される。
図16は、図15のサンプリング用トランジスタ31周辺を拡大した図である。
フィールドスルー電圧降下量に最も影響を及ぼすサンプリング用トランジスタ31の寄生容量Cwsが発生する部分は、画素101を上方から見た場合に、図16において点線で示されている、ソースsとしての第2の金属層と、ゲートgとしての第1の金属層の重複部分である。
従って、フィールドスルー電圧降下量のばらつきに最も影響を及ぼすサンプリング用トランジスタ31の寄生容量Cwsのばらつきは、つまりは、露光処理の第1の金属層を形成するプロセスおよび第2の金属層を形成するプロセスにおける、サンプリング用トランジスタ31のゲートgとして第1の金属層を形成するときのパターニング誤差と、サンプリング用トランジスタ31のソースsとして第2の金属層を形成するときのパターニング誤差に起因する。換言すれば、サンプリング用トランジスタ31のゲートgとしての第1の金属層の線幅のばらつきと、サンプリング用トランジスタ31のソースsとしての第2の金属層の線幅のばらつきに起因する。
しかしながら、金属層形成時のパターニング誤差を完全になくすことは困難である。
そこで、以下では、フィールドスルー電圧降下による画素ごとの輝度のばらつきを改善するようにしたELパネルについて説明する。
図17は、本発明を適用したELパネル200の実施の形態の構成例を示すブロック図である。
なお、図17において、上述したELパネル100と対応する部分については同一の符号を付してあり、その説明は適宜省略する。
即ち、図17のELパネル200では、画素アレイ部102において、上述した画素101と異なる構成を有する画素201−(1,1)乃至201−(N,M)が行列状に配置されている点が、ELパネル100と異なる。以下において、画素201−(1,1)乃至201−(N,M)のそれぞれを特に区別する必要がない場合、画素101と同様に、単に画素201と称する。
図18は、画素201の第1の実施の形態の構成例を示している。
図18の画素201において、画素101と対応する部分については同一の符号を付してあり、その説明は適宜省略する。後述する画素201のその他の実施の形態についても同様である。
図18の画素201は、サンプリング用トランジスタ31のソースsと、接地配線35に接続されている補助容量221が新たに設けられている点が、画素101と異なる。ここで、補助容量221の静電容量Casは、サンプリング用トランジスタ31の寄生容量Cwsよりも大である(Cws<Cas)。
書き込み+移動度補正期間T5において、画素201では、図10を参照して説明したように、走査線WSL10の電位が高電位に設定されることでサンプリング用トランジスタ31がオンする。これにより、映像信号線DTL10の電位であって、階調に応じた信号電位Vsigの映像信号が保持容量33および補助容量221に供給される。その後、走査線WSL10の電位が低電位に設定され、サンプリング用トランジスタ31がオフしたとき、補助容量221に蓄えられた電荷により、駆動用トランジスタ32のゲート電位Vgの変化が鈍る。
即ち、サンプリング用トランジスタ31のソースsと接地配線35の間に、静電容量Casの補助容量221を設けることで、時刻t8における走査線WSL10の電位の切り替えに伴う、駆動用トランジスタ32のゲート電位Vgの変化を鈍らせることができる。
そして、駆動用トランジスタ32のゲート電位Vgの変化が鈍ることで、図19において丸で囲んで示すように、フィールドスルー電圧降下量を小さくすることができる。フィールドスルー電圧降下量が小さくなると、パネル200を構成する画素201ごとの輝度のばらつきも小さくなるので、フィールドスルー電圧降下による画素ごとの輝度のばらつきを改善することができる。
換言すれば、ゲートgとして第1の金属層の線幅と、ソースsとして第2の金属層の線幅に、ばらつきが生じていたとしても、サンプリング用トランジスタ31のソースsと、接地配線35との間に、静電容量Casの補助容量221を設けることで、画素ごとの輝度のばらつきを改善する(抑制する)ことができる。
図20は、図15に示した画素101に対応する画素201の配線パターンレイアウトであって、補助容量221を設ける場合の画素201の配線パターンレイアウトを示している。
図20において、補助容量221は、その点線内の第1の金属層と第2の金属層の対向する部分に相当する。補助容量221のサンプリング用トランジスタ31のソースsと接続される電極は、サンプリング用トランジスタ31のソースsと同様に第2の金属層で形成し、補助容量221の接地配線35と接続される電極は、第1の金属層で形成することができる。従って、画素201内に容易に補助容量221を形成することができる。
図21は、画素201の第2の実施の形態の構成例を示している。
図21の画素201は、サンプリング用トランジスタ31のゲートgと、接地配線35に接続されている補助容量231が新たに設けられている点が、画素101と異なる。ここで、補助容量231の静電容量Casは、サンプリング用トランジスタ31の寄生容量Cwsよりも大である(Cws<Cas)。
書き込み+移動度補正期間T5において、図10を参照して説明したように、サンプリング用トランジスタ31がオンし、その後、オフする。画素201では、サンプリング用トランジスタ31がオンされたとき、即ち、走査線WSL10の電位が高電位に設定されたとき、補助容量231は、そこに供給される電荷を蓄え、所定の電位を保持する。サンプリング用トランジスタ31がオフしたとき、補助容量231に蓄えられた電荷により、駆動用トランジスタ32のゲート電位Vgの変化が鈍る。
即ち、サンプリング用トランジスタ31のゲートgと接地配線35との間に、静電容量Casの補助容量231を設けることで、図22に示すように、書き込み+移動度補正期間T5における書き込みパルスを鈍らせることができる。即ち、時刻t7および時刻t8における走査線WSL10の電位の切り替えを鈍らせることができる。
そして、書き込みパルスが鈍ることで、図22において丸を囲んで示すように、フィールドスルー電圧降下量を小さくすることができる。フィールドスルー電圧降下量が小さくなると、パネル200を構成する画素201ごとの輝度のばらつきも小さくなるので、フィールドスルー電圧降下による画素ごとの輝度のばらつきを改善することができる。
従って、第2の実施の形態においても、第1の実施の形態と同様に、画素ごとの輝度のばらつきを改善する(抑制する)ことができる。
なお、第1の実施の形態においては、駆動用トランジスタ32のゲート電位Vgの変化を直接鈍らせることでフィールドスルー電圧降下量を小さくしたが、第2の実施の形態では、駆動用トランジスタ32のゲート電位Vgの変化を直接鈍らせることによる効果(フィールドスルー電圧降下量の縮小)と、書き込みパルスが鈍ることに起因して駆動用トランジスタ32のゲート電位Vgの変化を鈍らせることによる効果(フィールドスルー電圧降下量の縮小)の両方を奏する。
図23は、補助容量231を設ける場合の画素201の配線パターンレイアウトを示している。
図23において、補助容量231は、その点線内の第1の金属層と第2の金属層の対向する部分に相当する。補助容量231のサンプリング用トランジスタ31のゲートgと接続される電極は、サンプリング用トランジスタ31のゲートgと同様に第1の金属層で形成し、補助容量231の接地配線35と接続される電極は、第2の金属層で形成することができる。従って、画素201内に容易に補助容量231を形成することができる。
図24は、画素201の第3の実施の形態の構成例を示している。
図24の画素201は、駆動用トランジスタ32のゲートgとドレインdに接続されている補助容量241が新たに設けられている点が、画素101と異なる。ここで、補助容量241の静電容量Casは、サンプリング用トランジスタ31の寄生容量Cwsよりも大である(Cws<Cas)。
図7を参照して説明したように、閾値補正期間T3の最初の時刻t4において、電源スキャナ105が電源線DSL10の電位を低電位Vssから高電位Vccに切換えると、駆動用トランジスタ32の発光素子34のアノードと接続されている側がソースsとなり、保持容量33に向けて電流が流れ、保持容量33において電荷が蓄積される。このとき、補助容量241も、電荷を蓄積し、所定の電位を保持する。
駆動用トランジスタ32のゲートgとドレインdとの間に補助容量241を設けた場合、図14に示した寄生容量を含む画素101の等価回路からも分かるように、駆動用トランジスタ32のゲート‐ドレイン間に発生する寄生容量Cgdが大となることと等しい。
駆動用トランジスタ32のゲート‐ドレイン間に発生する寄生容量Cgdが大となると、式(2)の第1項である分数の分子は変わらず分母が大となることから、フィールドスルー電圧降下量を小さくすることができる。フィールドスルー電圧降下量が小さくなると、パネル200を構成する画素201ごとの輝度のばらつきも小さくなるので、フィールドスルー電圧降下による画素ごとの輝度のばらつきを改善することができる。
従って、第3の実施の形態においても、画素ごとの輝度のばらつきを改善する(抑制する)ことができる。
図25は、補助容量241を設ける場合の画素201の配線パターンレイアウトを示している。
図25Aと図25Bに示される画素201の配線パターンレイアウトでは、新たに設ける補助容量241を形成するための金属層の構成は同一であるが、配線パターンの形状が異なる。
即ち、図25Aおよび図25Bのいずれにおいても、補助容量241は、その点線内の第1の金属層と第2の金属層の対向する部分に相当する(ただし、駆動用トランジスタ32部分を除く)。また、図25Aと図25Bのいずれにおいても、補助容量241の駆動用トランジスタ32のドレインdと接続される電極は、駆動用トランジスタ32のドレインdと同様に第2の金属層で形成され、補助容量241の駆動用トランジスタ32のゲートgと接続される電極は、駆動用トランジスタ32のゲートgと同様に第1の金属層で形成される。従って、画素201内に容易に補助容量241を形成することができる。
図25Bに示される画素201の配線パターンレイアウトでは、補助容量241を形成する第1および第2の金属層の配線パターンの形状が、駆動用トランジスタ32を中心として図面左右方向に線対称となるような形状となっている。換言すれば、補助容量241を形成する第1および第2の金属層の配線パターンの形状が、保持容量33を形成する第1および第2の金属層の配線パターンの形状と線対称となるように形成されている。
このように補助容量241の配線パターンを線対称に形成することにより、画素201内の配線パターンレイアウトが隣接する画素201どうしでミラー反転するようにELパネル200が構成されている場合、レーザアニール処理工程において、全画素のトランジスタに対して均等に(同一の照射条件で)レーザが照射されるので、レーザ照射方向によるシリコン結晶性にばらつきが生じることを抑制することができ、これにより、TFT特性のバラツキを抑えることができる。さらに、TFT特性のバラツキを抑えることで、画素ごとの輝度のばらつきを改善する(抑制する)ことができる。
図26は、画素201の第4の実施の形態の構成例を示している。
図26の画素201は、サンプリング用トランジスタ31のゲートgとソースsに接続されている補助容量251が新たに設けられている点が、画素101と異なる。ここで、補助容量251の静電容量Casは、サンプリング用トランジスタ31の寄生容量Cwsよりも大である(Cws<Cas)。
上述したように、書き込み+移動度補正期間T5に、サンプリング用トランジスタ31がオンし、その後、オフする。画素201では、サンプリング用トランジスタ31がオンされたとき、即ち、走査線WSL10の電位が高電位に設定されたとき、補助容量251は、そこに供給される電荷を蓄え、所定の電位を保持する。
サンプリング用トランジスタ31のゲートgとソースsとの間に補助容量251を設けた場合、図14に示した画素101の等価回路からも分かるように、サンプリング用トランジスタ31の寄生容量Cwsが大となることと等しい。
サンプリング用トランジスタ31の寄生容量Cwsが大となるということは、式(2)において、第1項の分数の分子と分母に含まれる寄生容量Cwsがともに大となり、フィールドスルー電圧降下量自体は大きくなる。しかしながら、製造プロセスにおける第1の金属層と第2の金属層の線幅の誤差(製造誤差)から生じるサンプリング用トランジスタ31の寄生容量Cwsは、補助容量251の静電容量Casに比して小さくなる。同様に、駆動用トランジスタ32のゲート‐ソース間に発生する寄生容量Cgs、および、駆動用トランジスタ32のゲート‐ドレイン間に発生する寄生容量Cgdの影響も、補助容量251の静電容量Casに比して小さくなる。
従って、フィールドスルー電圧降下量自体は大きくなったとしても、画素201ごとのフィールドスルー電圧降下量のばらつきは小さくなる。換言すれば、全画素のフィールドスルー電圧降下量の分散(σ2)を小さくすることができる。
従って、第4の実施の形態においても、画素ごとの輝度のばらつきを改善する(抑制する)ことができる。
図27は、補助容量251を設ける場合の画素201の配線パターンレイアウトを示している。
図27において、補助容量251は、その点線内の第1の金属層と第2の金属層の対向する部分に相当する(ただし、駆動用トランジスタ32部分を除く)。補助容量251のサンプリング用トランジスタ31のゲートgと接続される電極は、サンプリング用トランジスタ31のゲートgと同様に第1の金属層で形成し、補助容量231のサンプリング用トランジスタ31のソースsと接続される電極は、サンプリング用トランジスタ31のソースsと同様に第2の金属層で形成することができる。従って、画素201内に容易に補助容量251を形成することができる。
以上のように、第1乃至第4の実施の形態の画素201を有するELパネル200によれば、画素ごとの輝度のばらつきを改善することができるので、ELパネル200を用いた表示装置では、輝度ムラのない高品位な画質を得ることが可能である。
なお、ELパネル200は、上述した第1乃至第4の実施の形態の画素201の構成のいずれか1つを採用して構成するものでもよいし、第1乃至第4の実施の形態の画素201のうちの2つ以上を併用するものでもよい。
また、上述した第1乃至第4の実施の形態では、新たに設けた補助容量221、231、241、および251の静電容量Casを、いずれも同一のものとしたが、補助容量221、231、241、および251の静電容量は必ずしも同一である必要はない。また、静電容量Casはサンプリング用トランジスタ31の寄生容量Cwsよりも大きければ大きいほどよい。
本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
200 ELパネル, 201 画素(画素回路), 221,231,241,251 補助容量
Claims (4)
- ダイオード特性を有し、駆動電流に応じて発光する発光素子と、
映像信号をサンプリングするサンプリング用トランジスタと、
前記駆動電流を前記発光素子に供給する駆動用トランジスタと、
前記発光素子のアノード側と前記駆動用トランジスタのゲートに接続され、所定の電位を保持する保持容量と、
前記駆動用トランジスタのゲートと、前記駆動用トランジスタのソースまたはドレインのうちの一方であって前記発光素子のカソード側と接続されていない側に接続され、所定の電位を保持する補助容量と
を有する画素回路
を備えるパネル。 - 前記補助容量の静電容量は、前記サンプリング用トランジスタの寄生容量より大である
請求項1に記載のパネル - 前記保持容量と前記補助容量それぞれは、第1の金属層と第2の金属層により形成され、
前記保持容量と前記補助容量の配線パターンの形状が、前記駆動トランジスタの中心線に対して線対称となるように前記第1の金属層と第2の金属層により形成される
請求項2に記載のパネル - ダイオード特性を有し、駆動電流に応じて発光する発光素子と、映像信号をサンプリングするサンプリング用トランジスタと、前記駆動電流を前記発光素子に供給する駆動用トランジスタと、前記発光素子のアノード側と前記駆動用トランジスタのゲートに接続され、所定の電位を保持する保持容量と、前記駆動用トランジスタのゲートと、前記駆動用トランジスタのソースまたはドレインのうちの一方であって前記発光素子のカソード側と接続されていない側に接続され、所定の電位を保持する補助容量とを有する画素回路を備えるパネルの、
前記補助容量は、前記駆動用トランジスタの閾値電圧に相当する電圧を前記保持容量に保持させるときに流れる電流により、所定の電位を保持する
駆動制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008142056A JP2009288592A (ja) | 2008-05-30 | 2008-05-30 | パネルおよび駆動制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008142056A JP2009288592A (ja) | 2008-05-30 | 2008-05-30 | パネルおよび駆動制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009288592A true JP2009288592A (ja) | 2009-12-10 |
Family
ID=41457845
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008142056A Withdrawn JP2009288592A (ja) | 2008-05-30 | 2008-05-30 | パネルおよび駆動制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009288592A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130090088A (ko) * | 2012-02-03 | 2013-08-13 | 삼성디스플레이 주식회사 | 화소 및 이를 이용한 유기전계발광 표시장치 |
-
2008
- 2008-05-30 JP JP2008142056A patent/JP2009288592A/ja not_active Withdrawn
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130090088A (ko) * | 2012-02-03 | 2013-08-13 | 삼성디스플레이 주식회사 | 화소 및 이를 이용한 유기전계발광 표시장치 |
CN103247253A (zh) * | 2012-02-03 | 2013-08-14 | 三星显示有限公司 | 像素以及使用该像素的有机发光显示器 |
JP2013161081A (ja) * | 2012-02-03 | 2013-08-19 | Samsung Display Co Ltd | 画素およびこれを用いた有機電界発光表示装置 |
TWI619245B (zh) * | 2012-02-03 | 2018-03-21 | 三星顯示器有限公司 | 像素結構及使用其之有機發光顯示器 |
KR101882297B1 (ko) | 2012-02-03 | 2018-07-30 | 삼성디스플레이 주식회사 | 화소 및 이를 이용한 유기전계발광 표시장치 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4203772B2 (ja) | 表示装置およびその駆動方法 | |
JP4984715B2 (ja) | 表示装置の駆動方法、及び、表示素子の駆動方法 | |
JP4983018B2 (ja) | 表示装置及びその駆動方法 | |
US20140078130A1 (en) | Pixel circuit and display apparatus | |
US8237698B2 (en) | Panel and driving controlling method | |
US8477087B2 (en) | Panel and drive control method | |
JP2007310311A (ja) | 表示装置及びその駆動方法 | |
JP2008032862A (ja) | 表示装置及びその駆動方法 | |
JP2009244666A (ja) | パネルおよび駆動制御方法 | |
JP2007133284A (ja) | 表示装置及びその駆動方法 | |
JP2008033194A (ja) | 表示装置 | |
JP2008032863A5 (ja) | ||
JP2007140318A (ja) | 画素回路 | |
JP5218269B2 (ja) | 表示装置および駆動制御方法 | |
JP2006227237A (ja) | 表示装置、表示方法 | |
JP2008281671A (ja) | 画素回路および表示装置 | |
JP2008026468A (ja) | 画像表示装置 | |
JP2009288625A (ja) | 電子回路およびパネル | |
JP5309879B2 (ja) | パネル | |
JP2010097050A (ja) | パネル | |
JP2009288590A (ja) | パネルおよび駆動制御方法 | |
JP5293364B2 (ja) | 表示装置および駆動制御方法 | |
KR20090104664A (ko) | 패널 및 구동 제어 방법 | |
JP2009288592A (ja) | パネルおよび駆動制御方法 | |
JP2009288593A (ja) | パネルおよび駆動制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110802 |