JP2010002495A - パネルおよび駆動制御方法 - Google Patents

Abstract

【課題】低コスト化かつ画質の向上を実現することができるようにする。
【解決手段】各行の信号書き込みのタイミングを１フィールド毎に反転させ、同様に、各行の逆バイアス期間の開始タイミングも１フィールド毎に反転させる方式をいう。また、信号書き込み反転方式では、映像信号線ＤＴＬ１０−１乃至１０−Ｎに印加する逆バイアス電位Ｖｉｎｉは、２フィールド分の信号電圧を反映した電位とする。本発明は、例えば、ＥＬパネルに適用できる。
【選択図】図２０

Description

本発明は、パネルおよび駆動制御方法に関し、特に、低コスト化を実現することができるようにするパネルおよび駆動制御方法に関する。

発光素子として有機ＥＬ(Electro Luminescent)デバイスを用いた平面自発光型のパネル（ＥＬパネル）の開発が近年盛んになっている。有機ＥＬデバイスは有機薄膜に電界をかけると発光する現象を利用したデバイスである。有機ＥＬデバイスは印加電圧が１０Ｖ以下で駆動するため低消費電力である。また有機ＥＬデバイスは自ら光を発する自発光素子であるため、照明部材を必要とせず軽量化及び薄型化が容易である。さらに有機ＥＬデバイスの応答速度は数μｓ程度と非常に高速であるので、動画表示時の残像が発生しない。

有機ＥＬデバイスを画素に用いた平面自発光型のパネルの中でも、とりわけ駆動素子として薄膜トランジスタを各画素に集積形成したアクティブマトリクス型のパネルの開発が盛んである。アクティブマトリクス型平面自発光パネルは、例えば以下の特許文献１乃至５に記載されている。

特開２００３−２５５８５６号公報 特開２００３−２７１０９５号公報 特開２００４−１３３２４０号公報 特開２００４−０２９７９１号公報 特開２００４−０９３６８２号公報

しかしながら、先行して普及してきている液晶ディスプレイ（LCD :Liquid Crystal Display）と比較すると、有機ＥＬデバイスを画素に用いた平面自発光型のパネルについては、さらなる低コスト化が要請されている。

本発明は、このような状況に鑑みてなされたものであり、低コスト化を実現することができるようにするものである。

本発明の一側面のパネルは、駆動電流に応じて発光する発光素子と、映像信号をサンプリングするサンプリング用トランジスタと、前記駆動電流を前記発光素子に供給する駆動用トランジスタと、所定の信号電位を保持するキャパシタとを備える画素回路を行列状に配置する画素アレイ部を備え、前記画素アレイ部に対して、電源ラインを全画素で共通とし、１フィールドにおいて、閾値補正準備動作、閾値補正動作を全画素共通で行い、その後、行を単位とする信号書き込み動作を所定の行順番で順次行っていく駆動制御を行うパネルにおいて、前記駆動制御の少なくとも一部として、書き込み動作が終了した行の前記駆動用トランジスタに対して逆バイアスをかける逆バイアス動作を行単位で行い、フィールド周期の整数倍である一定周期内での前記逆バイアス動作の総期間を各行で一致させる逆バイアス制御を含む。

前記逆バイアス制御は、信号書き込み動作のタイミング及び前記逆バイアス動作のタイミングについての行順番をフィールド毎に反転させる制御である。

前記逆バイアス制御は、各行のそれぞれについて、前記信号書き込み動作のタイミングおよび逆バイアスタイミングの位相を前記一定周期で変化させる制御である。

前記逆バイアス動作の開始タイミングは、前記サンプリング用トランジスタの状態がオン状態になるタイミングである。

前記逆バイアス制御は、前記逆バイアスの開始時に前記駆動トランジスタのゲートに入力される電圧を、前記一定周期に含まれ得るフィールドのうちの２以上の信号電圧を反映した電圧とする制御を含む。

前記駆動制御は、フィールド内で発生する閾値電圧の変動量を、フィールドで全画素共通で行う前記閾値補正動作によって補正する制御を含む。

前記逆バイアス制御は、前記一定周期内で、前記駆動用トランジスタの正方向の閾値変動量と負方向の変動量とを一致させる制御を含む。

本発明の一側面の駆動制御方法は、上述した本発明のパネルに対応する駆動制御方法である。

本発明の一側面においては、駆動電流に応じて発光する発光素子と、映像信号をサンプリングするサンプリング用トランジスタと、前記駆動電流を前記発光素子に供給する駆動用トランジスタと、所定の信号電位を保持するキャパシタとを備える画素回路を行列状に配置する画素アレイ部を備えるパネルの駆動制御として、次のような制御が行われる。即ち、前記画素アレイ部に対して、電源ラインを全画素で共通とし、１フィールドにおいて、閾値補正準備動作、閾値補正動作を全画素共通で行い、その後、行を単位とする信号書き込み動作を所定の順番で順次行っていく駆動制御が行われる。そして、前記駆動制御の少なくとも一部として、書き込み動作が終了した行の前記駆動用トランジスタに対して逆バイアスをかける逆バイアス動作を行単位で行い、フィールド周期の整数倍である一定周期内での前記逆バイアス動作の総期間を各行で一致させる逆バイアス制御が実行される。

本発明の一側面によれば、ＥＬパネルの低コスト化を実現することができる。

また、本発明の一側面によれば、画質を向上させることができる。

以下に本発明の実施の形態を説明するが、本発明の構成要件と、明細書又は図面に記載の実施の形態との対応関係を例示すると、次のようになる。この記載は、本発明をサポートする実施の形態が、明細書又は図面に記載されていることを確認するためのものである。従って、明細書又は図面中には記載されているが、本発明の構成要件に対応する実施の形態として、ここには記載されていない実施の形態があったとしても、そのことは、その実施の形態が、その構成要件に対応するものではないことを意味するものではない。逆に、実施の形態が構成要件に対応するものとしてここに記載されていたとしても、そのことは、その実施の形態が、その構成要件以外の構成要件には対応しないものであることを意味するものでもない。

本発明の一側面のパネルは、駆動電流に応じて発光する発光素子（例えば、図５の発光素子３４）と、映像信号をサンプリングするサンプリング用トランジスタ（例えば、図５のサンプリング用トランジスタ３１）と、前記駆動電流を前記発光素子に供給する駆動用トランジスタ（例えば、図５の駆動用トランジスタ３２）と、所定の信号電位を保持するキャパシタ（例えば、図５のキャパシタ３３）とを備える画素回路を行列状に配置する画素アレイ部（例えば、図１の画素アレイ部１０２）を備え、
前記画素アレイ部に対して、電源ラインを全画素で共通とし（例えば、図１６や図２０に示されるように、電源線ＤＳＬ２１２で共通とし）、１フィールドにおいて、閾値補正準備動作、閾値補正動作を全画素共通で行い、その後、行を単位とする信号書き込み動作を所定の順番で順次行っていく駆動制御（例えば、図２０のタイミングで行っていく駆動制御）を行うパネル（例えば図１６のＥＬパネル２００）において、
前記駆動制御の少なくとも一部として、
書き込み動作が終了した行の前記駆動用トランジスタに対して逆バイアスをかける逆バイアス動作（例えば図２０における１行目乃至Ｍ行目逆バイアス期間における動作）を行単位で行い、フィールド周期の整数倍である一定周期内での前記逆バイアス動作の総期間（例えば図２０の例では、２Ｆの周期における各行目逆バイアス期間の総期間）を各行で一致させる逆バイアス制御を含む。

以下、図を参照して、本発明の実施の形態について説明する。

最初に、本発明の理解を容易にし、且つ、背景を明らかにするため、有機ＥＬデバイスを用いたパネル（以下、ＥＬパネルと称する）の基本となる構成と動作について図１乃至図１５を参照して説明する。

図１は、基本となるＥＬパネルの構成例を示すブロック図である。

図１のＥＬパネル１００は、Ｎ×Ｍ個の画素（画素回路）１０１−（１，１）乃至１０１−（Ｎ，Ｍ）が行列状に配置されている画素アレイ部１０２と、これを駆動する駆動部である水平セレクタ（ＨＳＥＬ）１０３、ライトスキャナ（ＷＳＣＮ）１０４、および電源スキャナ（ＤＳＣＮ）１０５とにより構成されている。

また、ＥＬパネル１００は、Ｍ本の走査線ＷＳＬ１０−１乃至１０−Ｍ、Ｍ本の電源線ＤＳＬ１０−１乃至１０−Ｍ、およびＮ本の映像信号線ＤＴＬ１０−１乃至１０−Ｎも有する。

なお、以下において、走査線ＷＳＬ１０−１乃至１０−Ｍ、映像信号線ＤＴＬ１０−１乃至１０−Ｎ、画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）、または電源線ＤＳＬ１０−１乃至１０−Ｍのそれぞれを特に区別する必要がない場合、単に、走査線ＷＳＬ１０、映像信号線ＤＴＬ１０、画素１０１、または電源線ＤＳＬ１０と称する。

画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）のうちの第１行目の画素１０１−（１，１）乃至１０１−（Ｎ，１）は、走査線ＷＳＬ１０−１でライトスキャナ１０４と、電源線ＤＳＬ１０−１で電源スキャナ１０５とそれぞれ接続されている。また、画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）のうちの第Ｍ行目の画素１０１−（１，Ｍ）乃至１０１−（Ｎ，Ｍ）は、走査線ＷＳＬ１０−Ｍでライトスキャナ１０４と、電源線ＤＳＬ１０−Ｍで電源スキャナ１０５とそれぞれ接続されている。画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）の行方向に並ぶその他の画素１０１についても同様である。

また、画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）のうちの第１列目の画素１０１−（１，１）乃至１０１−（１，Ｍ）は、映像信号線ＤＴＬ１０−１で水平セレクタ１０３と接続されている。画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）のうちの第Ｎ列目の画素１０１−（Ｎ，１）乃至１０１−（Ｎ，Ｍ）は、映像信号線ＤＴＬ１０−Ｎで水平セレクタ１０３と接続されている。画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）の列方向に並ぶその他の画素１０１についても同様である。

ライトスキャナ１０４は、走査線ＷＳＬ１０−１乃至１０−Ｍに水平周期（１Ｈ）で順次制御信号を供給して画素１０１を行単位で線順次走査する。電源スキャナ１０５は、線順次走査に合わせて電源線ＤＳＬ１０−１乃至１０−Ｍに第１電位（後述するＶｃｃ）または第２電位（後述するＶｓｓ）の電源電圧を供給する。水平セレクタ１０３は、線順次走査に合わせて各水平期間内（１Ｈ）で映像信号となる信号電位Ｖｓｉｇと基準電位Ｖｏｆｓとを切換えて列状の映像信号線ＤＴＬ１０−１乃至１０−Ｍに供給する。

図１のように構成されるＥＬパネル１００に、ソースドライバおよびゲートドライバとからなるドライバＩＣ(Integrated Circuit)が付加されることによりパネルモジュールが構成され、さらに、パネルモジュールに、電源回路、画像ＬＳＩ(Large Scale Integration)などを付加したものが表示装置となる。ＥＬパネル１００を含む表示装置は、例えば、携帯電話機、デジタルスチルカメラ、デジタルビデオカメラ、テレビジョン受像機、プリンタ等の表示部として使用することができる。

図２は、図１に示したＥＬパネル１００に含まれるＮ×Ｍ個の画素１０１のうちの１つの画素１０１を拡大することにより、画素１０１の詳細な構成を示したブロック図である。

なお、図２において画素１０１と接続されている走査線ＷＳＬ１０、映像信号線ＤＴＬ１０、および電源線ＤＳＬ１０は、図１から明らかなように、画素１０１−（ｎ，ｍ）（ｎ＝１，２，・・・，Ｎ，ｍ＝１，２，・・・，Ｍ）に対して、走査線ＷＳＬ１０−（ｎ，ｍ）、映像信号線ＤＴＬ１０−（ｎ，ｍ）、および電源線ＤＳＬ１０−（ｎ，ｍ）となる。

図２に示す画素１０１の構成は、従来から用いられている構成であり、この構成を有する画素１０１を画素１０１ａと呼ぶことにする。

画素１０１ａは、サンプリング用トランジスタ２１、駆動用トランジスタ２２、保持容量２３、および有機ＥＬ素子である発光素子２４を含む。ここで、サンプリング用トランジスタ２１はＮチャネル型トランジスタであり、駆動用トランジスタ２２はＰチャネル型トランジスタである。サンプリング用トランジスタ２１のゲートは走査線ＷＳＬ１０に接続し、サンプリング用トランジスタ２１のドレインが映像信号線ＤＴＬ１０に接続し、ソースが駆動用トランジスタ２２のゲートｇに接続している。

駆動用トランジスタ２２のソースｓは電源線ＤＳＬ１０と接続され、ドレインｄは発光素子２４のアノードと接続されている。保持容量２３は、駆動用トランジスタ２２のソースｓとゲートｇの間に接続されている。また、発光素子２４のカソードは接地されている。

有機ＥＬ素子は電流発光素子であるため、発光素子２４に流れる電流値をコントロールすることで、発色の階調を得ることができる。図２の画素１０１ａでは、駆動用トランジスタ２２のゲート印加電圧を変化させることで、発光素子２４に流れる電流値をコントロールしている。

より具体的には、駆動用トランジスタ２２のソースｓは電源線ＤＳＬ１０に接続されており、常に飽和領域で動作するように設計されているので、駆動用トランジスタ２２は、次式（１）で表される電流値Ｉｄｓを流す定電流源として機能する。

式（１）において、μは移動度を示し、Ｗはゲート幅を表し、Ｌはゲート長を表し、Ｃｏｘは単位面積あたりのゲート酸化膜容量を示す。また、Ｖｇｓは、駆動用トランジスタ２２のゲートｇとソースｓ間の電圧（ゲートソース間電圧）であり、Ｖｔｈは、駆動用トランジスタ２２の閾値電圧である。なお、飽和領域とは、（Ｖｇｓ−Ｖｔｈ＜Ｖｄｓ）の条件を満たした状態をいう（Ｖｄｓは、駆動用トランジスタ２２のソースｓとドレインｄ間の電圧）。

図２の画素１０１ａでは、経時劣化により有機ＥＬ素子のＩ−Ｖ特性は、図３に示すように変化し、駆動用トランジスタ２２のドレイン電圧は変化するが、駆動用トランジスタ２２のゲートソース間電圧Ｖｇｓを一定に保つことで、発光素子２４には一定量の電流Ｉｄｓが流れる。即ち、電流Ｉｄｓと、有機ＥＬ素子の発光輝度とは比例関係にあるので、輝度自体は経時劣化によってもほぼ変化しない。

しかしながら、Ｐチャネル型トランジスタは、低温ポリシリコンよりも安価に作成できるアモルファスシリコンで作成することができないため、より安価に画素回路を構成しようとする場合には、Ｎチャネル型トランジスタで構成する方が望ましい。

そこで、図４の画素１０１ｂに示すように、Ｐチャネル型である駆動用トランジスタ２２をＮチャネル型の駆動用トランジスタ２５に代えることが考えられる。

すなわち、図４の画素１０１ｂは、図３に示した画素１０１ａの構成のうち、Ｐチャネル型の駆動用トランジスタ２２をＮチャネル型の駆動用トランジスタ２５に代えた構成を示している。

図４の画素１０１ｂの構成では、駆動用トランジスタ２５のソースｓが発光素子２４に接続されてしまうため、有機ＥＬ素子の経時変化とともに駆動用トランジスタ２５のゲートソース間電圧Ｖｇｓが変化してしまう。これにより、発光素子２４に流れる電流が変化し、発光輝度は変化してしまう。また、画素１０１ｂごとに駆動用トランジスタの閾値電圧Ｖｔｈおよび移動度μは異なるため、式（１）に応じて電流値Ｉｄｓにバラツキが生じ、発光輝度も画素ごとに異なることになる。

そこで、有機ＥＬ素子の経時劣化、駆動用トランジスタの特性バラツキを防止し、かつ、画素１０１を構成する素子数が少ない回路として、後述する本発明を適用したＥＬパネルにも採用する図５に示す画素１０１ｃの構成が、本出願人により提案されている。

図５の画素１０１ｃは、サンプリング用トランジスタ３１、駆動用トランジスタ３２、保持容量３３、および発光素子３４を有する。サンプリング用トランジスタ３１のゲートは走査線ＷＳＬ１０と接続され、サンプリング用トランジスタ３１のドレインは映像信号線ＤＴＬ１０と接続されるとともに、ソースが駆動用トランジスタ３２のゲートｇと接続されている。

駆動用トランジスタ３２のソースｓ及びドレインｄの一方は発光素子３４のアノードに接続され、他方が電源線ＤＳＬ１０に接続される。保持容量３３は、駆動用トランジスタ３２のゲートｇと発光素子３４のアノードの間に接続されている。また、発光素子３４のカソードは所定の電位Ｖｃａｔに設定されている配線３５に接続されている。

以上のように構成される画素１０１ｃにおいて、サンプリング用トランジスタ３１が、走査線ＷＳＬ１０から供給された制御信号に応じてオン（導通）すると、保持容量３３は、映像信号線ＤＴＬ１０を介して水平セレクタ１０３から供給された電荷を蓄積して保持する。駆動用トランジスタ３２は、第１電位Ｖｃｃにある電源線ＤＳＬ１０から電流の供給を受け、保持容量３３に保持された信号電位Ｖｓｉｇに応じて駆動電流Ｉｄｓを発光素子３４に流す。発光素子３４に所定の駆動電流Ｉｄｓが流れることにより、画素１０１ｃが発光する。

画素１０１ｃは、閾値補正機能を有する。閾値補正機能とは、駆動用トランジスタ３２の閾値電圧Ｖｔｈに相当する電圧を保持容量３３に保持させる機能であり、これにより、ＥＬパネル１００の画素毎のばらつきの原因となる駆動用トランジスタ３２の閾値電圧Ｖｔｈの影響をキャンセルすることができる。

また、画素１０１ｃは、上述した閾値補正機能に加え、移動度補正機能も有する。移動度補正機能とは、保持容量３３に信号電位Ｖｓｉｇを保持する際、駆動用トランジスタ３２の移動度μに対する補正を信号電位Ｖｓｉｇに加える機能である。

さらに、画素１０１ｃは、ブートストラップ機能も備えている。ブートストラップ機能とは、駆動用トランジスタ３２のソース電位Ｖｓの変動にゲート電位Ｖｇを連動させる機能であり、これにより、駆動用トランジスタ３２のゲートｇとソースｓ間の電圧Ｖｇｓを一定に維持することが出来る。

なお、閾値補正機能、移動度補正機能、およびブートストラップ機能については、後述する図１０、図１４、および図１５などでも説明する。

以下では、単に画素１０１という場合であっても、画素１０１は、図５に示した画素１０１ｃの構成を有しているものとする。

図６は、画素１０１の動作を説明するタイミングチャートである。

図６は、同一の時間軸（図面横方向）に対する走査線ＷＳＬ１０、電源線ＤＳＬ１０、および映像信号線ＤＴＬ１０の電位変化と、それに対応する駆動用トランジスタ３２のゲート電位Ｖｇ及びソース電位Ｖｓの変化を示している。

図６において、時刻ｔ₁までの期間は、前の水平期間（１Ｈ）の発光がなされている発光期間Ｔ₁である。

発光期間Ｔ₁が終了した時刻ｔ₁から時刻ｔ₄までは、駆動用トランジスタ３２のゲート電位Ｖｇ及びソース電位Ｖｓを初期化することで閾電圧補正動作の準備を行う閾値補正準備期間Ｔ₂である。

閾値補正準備期間Ｔ₂では、時刻ｔ₁において、電源スキャナ１０５が、電源線ＤＳＬ１０の電位を高電位であるＶｃｃから低電位であるＶｓｓに切換え、時刻ｔ₂において、水平セレクタ１０３が、映像信号線ＤＴＬ１０の電位を信号電位Ｖｓｉｇから基準電位Ｖｏｆｓに切換える。次に、時刻ｔ₃において、ライトスキャナ１０４が、走査線ＷＳＬ１０の電位を高電位に切換え、サンプリング用トランジスタ３１をオンさせる。これにより、駆動用トランジスタ３２のゲート電位Ｖｇが基準電位Ｖｏｆｓにリセットされ、且つ、ソース電位Ｖｓが映像信号線ＤＴＬ１０の低電位Ｖｓｓにリセットされる。

時刻ｔ₄から時刻ｔ₅までは、閾値補正動作を行う閾値補正期間Ｔ₃である。閾値補正期間Ｔ₃では、時刻ｔ₄において、電源スキャナ１０５により、電源線ＤＳＬ１０の電位が高電位Ｖｃｃに切換えられ、閾値電圧Ｖｔｈに相当する電圧が、駆動用トランジスタ３２のゲートｇとソースｓとの間に接続された保持容量３３に書き込まれる。

時刻ｔ₅から時刻ｔ₇までの書き込み＋移動度補正準備期間Ｔ₄では、走査線ＷＳＬ１０の電位が高電位から低電位一旦切換えられるとともに、時刻ｔ₇の前の時刻ｔ₆において、水平セレクタ１０３が、映像信号線ＤＴＬ１０の電位を基準電位Ｖｏｆｓから階調に応じた信号電位Ｖｓｉｇに切換える。

そして、時刻ｔ₇から時刻ｔ₈までの書き込み＋移動度補正期間Ｔ₅において、映像信号の書き込みと移動度補正動作が行われる。即ち、時刻ｔ₇から時刻ｔ₈までの間、走査線ＷＳＬ１０の電位が高電位に設定され、これにより、映像信号の信号電位Ｖｓｉｇが閾値電圧Ｖｔｈに足し込まれる形で保持容量３３に書き込まれると共に、移動度補正用の電圧ΔＶ_μが保持容量３３に保持された電圧から差し引かれる。

書き込み＋移動度補正期間Ｔ₅終了後の時刻ｔ₈において、走査線ＷＳＬ１０の電位が低電位に設定され、それ以降、発光期間Ｔ₆として、信号電圧Ｖｓｉｇに応じた発光輝度で発光素子３４が発光する。信号電圧Ｖｓｉｇは、閾値電圧Ｖｔｈに相当する電圧と移動度補正用の電圧ΔＶ_μとによって調整されているため、発光素子３４の発光輝度は駆動用トランジスタ３２の閾値電圧Ｖｔｈや移動度μのばらつきの影響を受けることがない。

なお、発光期間Ｔ₆の最初でブートストラップ動作が行われ、駆動用トランジスタ３２のゲート‐ソース間電圧Ｖｇｓ＝Ｖｓｉｇ＋Ｖｔｈ−ΔＶ_μを一定に維持したまま、駆動用トランジスタ３２のゲート電位Ｖｇ及びソース電位Ｖｓが上昇する。

また、時刻ｔ₈から所定時間経過後の時刻ｔ₉において、映像信号線ＤＴＬ１０の電位が、信号電位Ｖｓｉｇから基準電位Ｖｏｆｓに落とされる。図６において、時刻ｔ₂から時刻ｔ₉までの期間は水平期間（１Ｈ）に相当する。

以上のようにして、画素１０１として画素１０１ｃの構成を有するＥＬパネル１００では、駆動用トランジスタ３２の閾値電圧Ｖｔｈや移動度μのばらつきの影響を受けることがなく、発光素子３４を発光させることができる。

図７乃至図１５を参照して、画素１０１（１０１ｃ）の動作についてさらに詳細に説明する。

図７は、発光期間Ｔ₁の画素１０１の状態を示している。

発光期間Ｔ₁では、サンプリング用トランジスタ３１がオフ（走査線ＷＳＬ１０の電位が低電位）、かつ電源線ＤＳＬ１０の電位が高電位Ｖｃｃとなっており、駆動用トランジスタ３２が駆動電流Ｉｄｓを発光素子３４に供給している。このとき駆動用トランジスタ３２は飽和領域で動作するように設定されているため、発光素子３４に流れる駆動電流Ｉｄｓは、駆動用トランジスタ３２のゲートソース間電圧Ｖｇｓに応じて式（１）で表される値をとる。

そして、閾値補正準備期間Ｔ₂の最初の時刻ｔ₁において、図８に示すように、電源スキャナ１０５は、電源線ＤＳＬ１０の電位を高電位Ｖｃｃ（第１電位）から低電位Ｖｓｓ（第２電位）に切換える。このとき電源線ＤＳＬ１０の電位Ｖｓｓが発光素子３４の閾値電圧Ｖｔｈｅｌとカソード電位Ｖｃａｔの和よりも小さければ（Ｖｓｓ＜Ｖｔｈｅｌ＋Ｖｃａｔ）発光素子３４は消光し、駆動用トランジスタ３２の電源線ＤＳＬ１０と接続された側がソースｓとなる。また、発光素子３４のアノードは電位Ｖｓｓに充電される。

次に、図９に示すように、時刻ｔ₂において、水平セレクタ１０３が映像信号線ＤＴＬ１０の電位を基準電位Ｖｏｆｓにした後、時刻ｔ₃において、ライトスキャナ１０４が、走査線ＷＳＬ１０の電位を高電位に切換えることより、サンプリング用トランジスタ３１をオンにする。これにより、駆動用トランジスタ３２のゲート電位ＶｇはＶｏｆｓとなり、ゲートソース間電圧Ｖｇｓは、Ｖｏｆｓ−Ｖｓｓという値をとる。ここで、駆動用トランジスタ３２のゲートソース間電圧Ｖｇｓである（Ｖｏｆｓ−Ｖｓｓ）は、次の閾値補正期間Ｔ₃で閾値補正動作を行うため、閾値電圧Ｖｔｈよりも大である（Ｖｏｆｓ−Ｖｓｓ＞Ｖｔｈ）必要がある。逆に言うと、（Ｖｏｆｓ−Ｖｓｓ＞Ｖｔｈ）の条件を満たすように、電位ＶｏｆｓおよびＶｓｓが設定される。

そして、閾値補正期間Ｔ₃の最初の時刻ｔ₄において、図１０に示すように、電源スキャナ１０５が電源線ＤＳＬ１０の電位を低電位Ｖｓｓから高電位Ｖｃｃに切換えると、駆動用トランジスタ３２の発光素子３４のアノードと接続されている側がソースｓとなり、図１０において１点鎖線で示されるように電流が流れる。

ここで、発光素子３４は等価的にダイオード３４Ａと寄生容量をＣｅｌとする保持容量３４Ｂで表すことができ、発光素子３４のリーク電流が駆動用トランジスタ３２に流れる電流よりもかなり小さい（Ｖｅｌ≦Ｖｃａｔ＋Ｖｔｈｅｌを満たす）という条件の下では、駆動用トランジスタ３２に流れる電流は保持容量３３と３４Ｂを充電するために使用される。発光素子３４のアノード電位Ｖｅｌ（駆動用トランジスタ３２のソース電位Ｖｓ）は、図１１に示されるように、駆動用トランジスタ３２を流れる電流に応じて上昇する。所定時間経過後、駆動用トランジスタ３２のゲートソース間電圧ＶｇｓがＶｔｈという値をとる。また、このときの発光素子３４のアノード電位Ｖｅｌは（Ｖｏｆｓ−Ｖｔｈ）である。ここで、発光素子３４のアノード電位Ｖｅｌは、発光素子３４の閾値電圧Ｖｔｈｅｌとカソード電位Ｖｃａｔの和以下となっている（Ｖｅｌ＝（Ｖｏｆｓ−Ｖｔｈ）≦（Ｖｃａｔ＋Ｖｔｈｅｌ））。

その後、時刻ｔ₅において、図１２に示されるように、走査線ＷＳＬ１０の電位が高電位から低電位に切替えられ、サンプリング用トランジスタ３１がオフして閾値補正動作（閾値補正期間Ｔ₃）が完了する。

続く書き込み＋移動度補正準備期間Ｔ₄の時刻ｔ₆において、水平セレクタ１０３によって、映像信号線ＤＴＬ１０の電位が、基準電位Ｖｏｆｓから、階調に応じた信号電位Ｖｓｉｇに切換えられた（図１２）後、書き込み＋移動度補正期間Ｔ₅に入り、図１３に示されるように、時刻ｔ₇において、走査線ＷＳＬ１０の電位が高電位に設定されることでサンプリング用トランジスタ３１がオンして、映像信号の書き込みと移動度補正動作が行われる。駆動用トランジスタ３２のゲート電位Ｖｇは、サンプリング用トランジスタ３１がオンしているため信号電位Ｖｓｉｇとなるが、サンプリング用トランジスタ３１には電源線ＤＳＬ１０からの電流が流れるため、駆動用トランジスタ３２のソース電位Ｖｓは、時間とともに上昇していく。

駆動用トランジスタ３２の閾値補正動作は既に完了している。よって、式（１）の右辺の閾値補正の項、即ち（Ｖｓｉｇ−Ｖｏｆｓ）²の項の影響はなくなるので、駆動用トランジスタ３２が流す電流Ｉｄｓは移動度μを反映したものとなる。具体的には、図１４に示されるように、移動度μが大きい場合には、駆動用トランジスタ３２が流す電流Ｉｄｓは大きくなり、ソース電位Ｖｓの上昇も早い。一方、移動度μが小さい場合には、駆動用トランジスタ３２が流す電流Ｉｄｓは小さくなり、ソース電位Ｖｓの上昇は遅くなる。換言すると、一定時間経過時点では、移動度μが大きい場合には、駆動用トランジスタ３２のソース電位Ｖｓの上昇量△Ｖ_μ（電位補正値）は大きくなり、移動度μが小さい場合には、駆動用トランジスタ３２のソース電位Ｖｓの上昇量△Ｖ_μ（電位補正値）は小さくなる。これによって、各画素１０１の駆動用トランジスタ３２のゲートソース間電圧Ｖｇｓのバラツキが、移動度μを反映して小さくなり、一定時間経過後の各画素１０１のゲートソース間電圧Ｖｇｓは、移動度μのバラツキを完全に補正した電圧となる。

時刻ｔ₈において、走査線ＷＳＬ１０の電位が低電位に設定されることでサンプリング用トランジスタ３１がオフして、書き込み＋移動度補正期間Ｔ₅が終了し、発光期間Ｔ₆となる（図１５）。

発光期間Ｔ₆では、駆動用トランジスタ３２のゲートソース間電圧Ｖｇｓは一定であるので、駆動用トランジスタ３２は一定電流Ｉｄｓ’を発光素子３４に供給し、発光素子３４のアノード電位Ｖｅｌは、発光素子３４に一定電流Ｉｄｓ’という電流が流れる電圧Ｖｘまで上昇し、発光素子３４は発光する。駆動用トランジスタ３２のソース電位Ｖｓが上昇すると、保持容量３３のブートストラップ機能により、駆動用トランジスタ３２のゲート電位Ｖｇも連動して上昇する。

画素１０１ｃを採用した画素１０１においても、発光素子３４は、発光時間が長くなると、Ｉ−Ｖ特性は変化する。そのため、図１５に示されるＢ点の電位も時間とともに変化する。しかしながら、駆動用トランジスタ３２のゲートソース間電圧Ｖｇｓは一定値に保たれているので、発光素子３４に流れる電流は変化しない。したがって、発光素子のＩ−Ｖ特性が経時劣化しても、一定電流Ｉｄｓ’が流れ続けるので、発光素子３４の輝度が変化することはない。

以上のように、画素１０１（１０１ｃ）を備える図５のＥＬパネル１００においては、閾値補正機能および移動度補正機能によって画素１０１ごとの閾値電圧Ｖｔｈ及び移動度μの相違を補正することができる。また、発光素子３４の経時変動（劣化）も補正することができる。

これにより、図５のＥＬパネル１００を用いた表示装置では、高品位な画質を得ることが可能である。

しかしながら、図５のＥＬパネル１００の構成を、液晶ディスプレイ（LCD）の構成と比較すると、液晶ディスプレイには電源線ＤＳＬ１０に相当する制御線がなく、ＥＬパネル１００は制御線の数が多いということが言える。

そこで、より構成を簡素化し、より低コスト化を図ったＥＬパネルとして、図１６のＥＬパネル２００を示す。

即ち、図１６は、本発明を適用したＥＬパネルの一実施の形態の構成例を示すブロック図である。なお、図１６において、図１と対応する部分については同一の符号を付してあり、その説明を適宜省略する。

図１のＥＬパネル１００では、各行の画素１０１に対して個別に設けられていた電源線ＤＳＬ１０−１乃至１０−Ｍに代えて、ＥＬパネル２００では、全ての画素１０１に対して共通の電源線ＤＳＬ２１２が設けられており、第１電位としての高電位Ｖｃｃまたは第２電位としての低電位Ｖｓｓの電源電圧が、電源供給部２１１から電源線ＤＳＬ２１２を介して、全ての画素１０１に一律に供給される。すなわち、電源供給部２１１は、画素アレイ部１０２の全ての画素１０１に対して同一の電源電圧制御を行う。

ＥＬパネル２００の電源供給部２１１および電源線２１２以外の構成は、図１のＥＬパネル１００と同様である。ただし、画素アレイ部１０２の各画素１０１は、図５に示した画素１０１ｃの構成を有している。

次に、図１７を参照して、ＥＬパネル２００で基本となる駆動制御方式（以下、基本駆動制御方式という）について説明する。図１７は、電源線ＤＳＬ２１２を介して電源供給部２１１から全ての画素１０１に電源電圧が供給されるタイミングと、各行の画素１０１の発光タイミングを示している。

図１７において、時刻ｔ₂₁から時刻ｔ₃₄までの期間が１枚の映像を表示するための単位時間（以下、１フィールド期間（１Ｆ）という）であり、そのうちの時刻ｔ₂₁から時刻ｔ₂₅までの期間が全画素が共通に制御される期間（以下、全画素共通期間という）である。また、時刻ｔ₂₅から時刻ｔ₃₄までの期間は全画素１０１に対して線順次に走査を行う線順次走査期間である。

最初に、全画素共通期間の時刻ｔ₂₁において、電源供給部２１１は、電源線ＤＳＬ２１２に供給する電位を高電位Ｖｃｃから低電位Ｖｓｓに切換える。なお、時刻ｔ₂₁においては、走査線ＷＳＬ１０−１乃至１０−Ｍの各電位および映像信号線ＤＴＬ１０−１乃至１０−Ｎの各電位は、低電位側に設定されている。

そして、時刻ｔ₂₂において、ライトスキャナ１０４が、供給する電位を走査線ＷＳＬ１０−１乃至１０−Ｍに対して同時に高電位に切換える。これにより、図９を参照して説明したように、駆動用トランジスタ３２のゲート電位ＶｇはＶｏｆｓとなり、ソース電位ＶｓはＶｓｓとなる。その結果、ゲートソース間電圧Ｖｇｓが駆動用トランジスタ３２の閾値電圧Ｖｔｈよりも大であるＶｏｆｓ−Ｖｓｓ（＞Ｖｔｈ）という値をとることになり、閾値補正を行う前の閾値補正準備動作が行われている。したがって、時刻ｔ₂₂から時刻ｔ₂₃までは閾値補正準備期間である。

閾値補正の準備が完了すると、時刻ｔ₂₃において、電源供給部２１１が電源線ＤＳＬ２１２に供給する電位を低電位Ｖｓｓから高電位Ｖｃｃに切換えることにより、全画素１０１で同時に閾値補正動作が開始される。すなわち、図１０を参照して説明したように、発光素子３４のアノード電位Ｖｅｌ（駆動用トランジスタ３２のソース電位）が、駆動用トランジスタ３２を流れる電流に応じて上昇し、所定時間後には（Ｖｏｆｓ−Ｖｔｈ）に等しくなる。時刻ｔ₂₄には、走査線ＷＳＬ１０−１乃至１０−Ｍそれぞれに供給する電位が、ライトスキャナ１０４により、一斉に低電位に切換えられ、閾値補正動作が終了する。

そして、時刻ｔ₂₅から、画素１０１に対して線順次に映像信号を書き込む線順次走査期間が開始する。

すなわち、時刻ｔ₂₅から時刻ｔ₃₀までの期間、映像信号線ＤＴＬ１０−１乃至１０−Ｎそれぞれの電位が階調に応じた信号電位Ｖｓｉｇに設定され、その間に、ライトスキャナ１０４は、走査線ＷＳＬ１０−１乃至１０−Ｍに対して順番に（線順次に）、供給する電位をＴｓ時間だけ高電位に切換える。Ｔｓ時間だけ高電位に切換えられた行の画素１０１の発光素子３４は発光する。

なお、走査線ＷＳＬ１０の電位が高電位に設定されるあいだは、図１３を参照して説明したように、駆動用トランジスタ３２のソース電位Ｖｓも上昇していくので、映像信号の書き込みとともに移動度補正も行われている。

Ｍ行目の走査線ＷＳＬ１０−Ｍに対する高電位の電源電圧の供給が終了すると、時刻ｔ₃₀に、映像信号線ＤＴＬ１０−１乃至１０−Ｎそれぞれの電位が一斉に基準電位Ｖｏｆｓに切替えられる。

そして、基準電位Ｖｏｆｓが映像信号線ＤＴＬ１０−１乃至１０−Ｎそれぞれに対して供給されている状態で、時刻ｔ₃₁から、ライトスキャナ１０４は、走査線ＷＳＬ１０−１乃至１０−Ｍに対して順番に（線順次に）、Ｔｓ時間だけ高電位に切替える。Ｔｓ時間だけ高電位に切換えられた行の画素１０１では、駆動用トランジスタ３２のゲートｇに基準電位Ｖｏｆｓが供給されることとなり、駆動用トランジスタ３２のゲートソース間電圧Ｖｇｓが閾値電圧Ｖｔｈ以下となって、発光素子３４が消光する。ここで、発光素子３４を消光させるためには、駆動用トランジスタ３２のゲートｇに供給する電位は、必ずしも基準電位Ｖｏｆｓである必要はなく、発光素子３４のカソード電位Ｖｃａｔと発光素子３４の閾値電圧Ｖｔｈｅｌ、および駆動用トランジスタ３２の閾値電圧Ｖｔｈの和（Ｖｃａｔ＋Ｖｔｈｅｌ＋Ｖｔｈ）以下であればよいが、閾値補正の基準電位Ｖｏｆｓと同一にすることで、制御を簡単にすることができる。

基本制御方式においては、基準電位Ｖｏｆｓが映像信号線ＤＴＬ１０に供給されている状態でサンプリング用トランジスタ３１をオンすることで発光素子３４を消光させ、各行の発光期間を制御している。したがって、発光期間は、信号電位Ｖｓｉｇが映像信号線ＤＴＬ１０に供給されている状態におけるサンプリング用トランジスタ３１のオフから、基準電位Ｖｏｆｓが映像信号線ＤＴＬ１０に供給されている状態におけるサンプリング用トランジスタ３１のオンまでである。なお、発光期間は各行で同一とする必要があるため、最終行のＭ行目の映像信号の書き込みは、１フィールド期間の終了時から発光期間だけ前に行われる必要がある。

以上のように、電源ラインである電源線ＤＳＬ２１２を全画素共通として、全画素共通期間内に、閾値補正準備動作と閾値補正動作を全画素で同時に（一斉に）行うことにより、ＥＬパネル２００の回路を簡素化し、電源制御を容易にすることが可能となるので、パネル全体のコストを低減させることが可能となる。

ここで各画素の駆動用トランジスタ３２について考える。

図１８のＡは、駆動用トランジスタ３２に正バイアスをかけたときの、そのゲートソース間の電圧Ｖｇｓと電流値Ｉｄｓとの関係を示す図である。図１８のＢは、駆動用トランジスタ３２に負バイアスをかけたときの、そのソースｓとドレインｄ間の電圧Ｖｄｓと電流値Ｉｄｓとの関係を示す図である。図１８のＡ，Ｂとも、実線は、初期状態の特性を示しており、点線は、経時変化後の特性を示している。

駆動用トランジスタ３２は、ゲートｇにバイアスをかけることで、その閾値電圧Ｖｔｈが変動する。この閾値電圧Ｖｔｈの変動は、図１８のＡ，Ｂにおいては、実線から点線に水平方向に引かれた矢印として示されている。即ち、図１８のＡの矢印によって示されるように、閾値電圧Ｖｔｈは、正バイアスならば正方向に変動する。これに対して、図１８のＢの矢印によって示されるように、閾値電圧Ｖｔｈは、負バイアスならば負方向に変動する。特に、駆動用トランジスタ３２がアモルファスシリコンで作成されている場合には、時間に対する閾値電圧Ｖｔｈの変動量が非常に大きい。

本実施の形態では、上述の如く、駆動トランジスタ３２の閾値電圧Ｖｔｈを補正する方式をとっているが、閾値電圧補正動作前に駆動トランジスタ３２のゲートソース間電圧Ｖｇｓを閾値電圧Ｖｔｈ以上にする必要がある。

なぜならば、ゲートソース間電圧Ｖｇｓが閾値電圧Ｖｔｈ以下であると、電流Ｉｄｓとしてはリーク電流しか流れなくなるため、駆動トランジスタ３２のゲートソース間電圧Ｖｇｓは、Ｖｏｆｓ−Ｖｓｓ（ＶｏｆｓとＶｓｓｇは例えば図１７参照）からほとんど変化しなくなるため、閾値補正動作ができないという問題が発生するからである。

そこで、かかる問題の解決策として、ＥＬ素子を消光する際にＥＬ素子に信号電圧に応じた逆バイアスを印加して閾値電圧の変動量を小さくするという手法を採用することができる。具体的には例えば、図１９は、かかる手法を、図１７の基本駆動制御方式に適用した場合のタイミングチャートを示している。

逆バイアスをかける時間（以下、逆バイアス期間という）は、ＥＬ素子を消光してから、電源線ＤＳＬ２１２を高電位であるＶｃｃから低電位であるＶｓｓに切換えるまでの期間となる。このため、図１９中では、１行目逆バイアス期間が最も長く、最終行目（＝Ｍ行目）逆バイアス期間が最も短くなる。このため、各行の各ＥＬ素子はたとえ同一の輝度で発光していても、逆バイアス期間が行毎に異なってしまうという問題（以下、逆バイアス行間アンバランス問題という）が発生してしまう。

そこで、本発明人は、逆バイアス行間アンバランス問題を解消すべく、図２０に示されるような駆動制御方式（以下、信号書き込み反転方式）をさらに発明した。即ち、図２０は、本発明が適用される駆動制御方式の一例である信号書き込み反転方式を説明するタイミングチャートである。

なお、図２１は、かかる信号書き込み反転方式を模式的に説明する図である。図２１において、四角の形状は１つのフィールドを示しており、各フィールドの左辺近傍の数字は行（ライン）を示している。

図２０や図２１に示されるように、信号書き込み反転方式とは、駆動制御方式自体は図１９の方式を踏襲するが、各行の信号書き込みのタイミングを１フィールド毎に反転させ、同様に、各行の逆バイアス期間の開始タイミングも１フィールド毎に反転させる方式をいう。また、信号書き込み反転方式では、映像信号線ＤＴＬ１０−１乃至１０−Ｎに対して印加する逆バイアス電圧の電位Ｖｉｎｉ（以下、逆バイアス電位Ｖｉｎｉという）は、２フィールド分の信号電圧Ｖｓｉｇを反映した電位とする。具体的には例えば、２フィールド間の変化が、白→白のときが、逆バイアス電位の絶対値｜Ｖｉｎｉ｜は最大値となり、黒→黒のときが、逆バイアス電位の絶対値｜Ｖｉｎｉ｜は最小値となる。

具体的には例えば、図２０に示されるように、２フィールドのうちの最初のフィールドの信号書き込み期間では、映像信号線ＤＴＬ１０−１乃至１０−Ｎそれぞれの電位が階調に応じた信号電位Ｖｓｉｇに設定され、その間に、ライトスキャナ１０４は、走査線ＷＳＬ１０−１乃至１０−Ｍに対して順番に（線順次に）、供給する電位をＴｓ時間だけ高電位に切換える。Ｔｓ時間だけ高電位に切換えられた行の画素１０１の発光素子３４は発光する。

詳細には、最初に、１行目の走査線ＷＳＬ１０−１の電位が時刻ｔ₂₆で高電位に切り替えられＴｓ時間経過後、１行目発光期間が開始する。次に、２行目の走査線ＷＳＬ１０−２の電位が時刻ｔ₂₇で高電位に切り替えられＴｓ時間経過後、２行目発光期間が開始する。その後、各行の発光期間が順次開始され、最終的に、最終行（Ｍ行）目の走査線ＷＳＬ１０−Ｍの電位が時刻ｔ₂₈で高電位に切り替えられＴｓ時間経過後、Ｍ行目発光期間が開始する。

その後、時刻ｔ₃₀に、映像信号線ＤＴＬ１０−１乃至１０−Ｎそれぞれの電位が一斉に、基準電位Ｖｏｆｓよりも低い逆バイアス電位Ｖｉｎｉに切替えられる。これにより、各行毎に、その発光期間が順次終了していく度に、その順番で逆バイアス期間に順次移行していく（図２１の左側のフィールドの矢印参照）。

即ち、逆バイアス電位Ｖｉｎｉが映像信号線ＤＴＬ１０−１乃至１０−Ｎそれぞれに対して供給されている状態で、時刻ｔ₃₁から、ライトスキャナ１０４は、走査線ＷＳＬ１０−１乃至１０−Ｍに対して順番に（線順次に）、Ｔｓ時間だけ高電位に切替える。Ｔｓ時間だけ高電位に切換えられた行の画素１０１では、駆動用トランジスタ３２のゲートｇに逆バイアス電位Ｖｉｎｉが供給されることとなり、駆動用トランジスタ３２のゲートソース間電圧Ｖｇｓが閾値電圧Ｖｔｈ以下となって、発光素子３４が消光し、逆バイアス期間に移行する。

詳細には、最初に、１行目の走査線ＷＳＬ１０−１が高電位に切り替えられた時刻ｔ₃₁で１行目発光期間が終了し、Ｔｓ時間経過後に１行目逆バイアス期間に移行する。次に、２行目の走査線ＷＳＬ１０−２が高電位に切り替えられた時刻ｔ₃₂で２行目発光期間が終了し、Ｔｓ時間経過後に２行目逆バイアス期間に移行する。その後、発光期間終了から逆バイアス期間移行への動作が各行毎にその順番で順次行われ、最終的に、最終行（Ｍ行）の走査線ＷＳＬ１０−Ｍが高電位に切り替えられた時刻ｔ₃₃でＭ行目発光期間が終了し、Ｔｓ時間経過後にＭ行目逆バイアス期間に移行する。

その後、時刻ｔ₃₄に、電源供給部２１１は、電源線ＤＳＬ２１２に供給する電位を高電位Ｖｃｃから低電位Ｖｓｓに切換える。また、映像信号線ＤＴＬ１０−１乃至１０−Ｎそれぞれの電位が一斉に、逆バイアス電位Ｖｉｎiから基準電位Ｖｏｆｓに切替えられる。これにより、全ての行の逆バイアス期間が終了する。

換言すると、時刻ｔ₃₄とは、次のフィールドについての全画素共通期間の開始時刻でもある。即ち、時刻ｔ₃₄の後、次のフィールドについても、前のフィールドと全く同様に、閾値補正準備動作と閾値補正動作が行われる。その後、次のフィールドの信号書き込み動作が行われる。ただし、次のフィールドの信号書き込み動作は、上述したフィールド（次のフィールドにとっての直前のフィールド）の信号書き込み動作と反転した動作になる。

即ち、映像信号線ＤＴＬ１０−１乃至１０−Ｎそれぞれの電位が階調に応じた信号電位Ｖｓｉｇに設定され、その間に、ライトスキャナ１０４は、走査線ＷＳＬ１０−１乃至１０−Ｍに対して逆の順番に（線順次とは逆に）、供給する電位をＴｓ時間だけ高電位に切換える。Ｔｓ時間だけ高電位に切換えられた行の画素１０１の発光素子３４は発光する。

詳細には、最初に、最終行（Ｍ行）目の走査線ＷＳＬ１０−Ｍの電位が時刻ｔ₆₁で高電位に切り替えられＴｓ時間経過後、Ｍ行目発光期間が開始する。次に、図２０に図示はしないが、最終行（Ｍ行）の１つ上の行（Ｍ−１行）目の走査線ＷＳＬ１０−（Ｍ−１）の電位が高電位に切り替えられＴｓ時間経過後、（Ｍ−１）行目発光期間が開始する。その後、各行の発光期間が、下から上に向かう順番（逆の順番）で順次開始される。そして、２行目の走査線ＷＳＬ１０−２の電位が時刻ｔ₆₂で高電位に切り替えられＴｓ時間経過後、２行目発光期間が開始した後、最終的に、１行目の走査線ＷＳＬ１０−１の電位が時刻ｔ₆₃で高電位に切り替えられＴｓ時間経過後、１行目発光期間が開始する。

その後、時刻ｔ₇₀に、映像信号線ＤＴＬ１０−１乃至１０−Ｎそれぞれの電位が一斉に、基準電位Ｖｏｆｓよりも低い逆バイアス電位Ｖｉｎｉに切替えられる。これにより、各行毎に、その発光期間が、下から上に向かう順番（逆の順番）で順次終了していく度に、その逆の順番で逆バイアス期間に順次移行していく（図２１の右側のフィールドの矢印参照）。

即ち、逆バイアス電位Ｖｉｎｉが映像信号線ＤＴＬ１０−１乃至１０−Ｎそれぞれに対して供給されている状態で、時刻ｔ₇₁から、ライトスキャナ１０４は、走査線ＷＳＬ１０−１乃至１０−Ｍに対して逆の順番に（線順次とは逆に）、Ｔｓ時間だけ高電位に切替える。Ｔｓ時間だけ高電位に切換えられた行の画素１０１では、駆動用トランジスタ３２のゲートｇに逆バイアス電位Ｖｉｎｉが供給されることとなり、駆動用トランジスタ３２のゲートソース間電圧Ｖｇｓが閾値電圧Ｖｔｈ以下となって、発光素子３４が消光し、逆バイアス期間に移行する。

詳細には、最初に、Ｍ行目の走査線ＷＳＬ１０−Ｍが高電位に切り替えられた時刻ｔ₇₁でＭ行目発光期間が終了し、Ｔｓ時間経過後にＭ行目逆バイアス期間に移行する。次に、図２０に図示はしないが、最終行（Ｍ行）の１つ上の行（Ｍ−１行）目の走査線ＷＳＬ１０−（Ｍ−１）の電位が高電位に切り替えられた時刻で（Ｍ−１）行目発光期間が終了し、Ｔｓ時間経過後に（Ｍ−１）行目逆バイアス期間に移行する。その後、発光期間終了から逆バイアス期間移行への動作が各行毎にその逆の順番（下から上に向かう順番）で順次行われる。そして、２行目の走査線ＷＳＬ１０−２が高電位に切り替えられた時刻ｔ₇₂で２行目発光期間が終了し、Ｔｓ時間経過後に２行目逆バイアス期間に移行した後、最終的に、１行目の走査線ＷＳＬ１０−１が高電位に切り替えられた時刻ｔ₇₃で１行目発光期間が終了し、Ｔｓ時間経過後に１行目逆バイアス期間に移行する。

その後、時刻ｔ₇₄に、電源供給部２１１は、電源線ＤＳＬ２１２に供給する電位を高電位Ｖｃｃから低電位Ｖｓｓに切換える。また、映像信号線ＤＴＬ１０−１乃至１０−Ｎそれぞれの電位が一斉に、逆バイアス電位Ｖｉｎiから基準電位Ｖｏｆｓに切替えられる。これにより、全ての行の逆バイアス期間が終了する。

以上図２０や図２１を用いて説明したように、信号書き込み反転方式を採用することで、即ち、１フィールド毎にＥＬ素子の消光タイミングを反転させることで、２フィールド単位でみると、ＥＬ素子にかかる逆バイアスの時間、即ち、逆バイアス期間を全行で一定とすることができる。また、２フィールド分の信号電圧を反映した逆バイアス電位Ｖｉｎｉを印加することができるので、同じ白表示においても、各行毎に信号線電位を変える必要もなくなる。

なお、信号書き込み反転方式を採用するにあたって、２フィールドで駆動トランジスタ３２の閾値電圧Ｖｔｈの正方向と負方向の両変動量を合わせる必要がある。このため、逆バイアス動作を行っても、１フィールド終了時には表示画像の行によって駆動トランジスタ３２の閾値電圧Ｖｔｈの変動量が補正されていない場合もある。しかしながら、この変動は、次のフィールドの最初に行う閾値補正動作によって補正されるため、問題とならない。また、１フィールドで閾値補正動作を行うことで、１フィールドでの閾値電圧Ｖｔｈの変動量を補正することができる。

さらに、信号書き込み反転方式は、例えば、１行目の発光が最終行の信号書き込み以前に終了する場合についても、映像信号線ＤＴＬ１０−１乃至１０−Ｎの電位を、逆バイアス電位Ｖｉｎｉ、信号電位Ｖｓｉｇという順で出力することで適用可能である。さらに、１フィールドで閾値補正動作を行い、さらに信号書き込み動作前に再び閾値補正動作を行う方式であっても、映像信号線ＤＴＬ１０−１乃至１０−Ｎの電位を、閾値補正のための基準電位Ｖｏｆｓ、逆バイアス電位Ｖｉｎｉ、信号電位Ｖｓｉｇとすることで、信号書き込み反転方式を適用することができる。

このように、信号書き込み反転方式を採用することで、２フィールドの単位でみると、白表示時でも黒表示時でも、発光期間時における閾値電圧Ｖｔｈの正方向の変動分だけ非発光時である逆バイアス期間に逆バイアスをかけて、閾値電圧Ｖｔｈの変動量を補正することができるので、その結果、経時変化後もＴＦＴ起因の焼き付き等のない均一な画質を得ることができるようになる。

さらに、本発明人は、逆バイアス行間アンバランス問題を解消すべく、信号書き込み反転方式のみならず、次のような駆動制御方式も発明した。即ち、図２２に示されるように、各行のそれぞれについて、信号書き込みによる発光期間の開始タイミングと、非発光期間である逆バイアス期間の開始タイミングの位相を１フィールド毎に一定周期で変化させる方式（以下、信号書き込み位相変化方式という）を、本発明人はさらに発明した。なお、図２２において、白色の期間が各行の発光期間を示しており、濃い灰色の期間が各行の逆バイアス期間（非発光期間）を示しており、薄い灰色の期間が各行の閾値補正準備から信号書き込みが行われるまでの動作期間を示している。

また、図示はしないが、信号書き込み位相変化方式では、映像信号線ＤＴＬ１０−１乃至１０−Ｎに印加する逆バイアス電位Ｖｉｎｉは、一定周期内の信号電圧全てを反映した電位とする。

具体的には例えば、図２３は、４フィールドを一定周期とした場合の信号書き込み位相変化方式の一例を模式的に説明する図である。図２３において、四角の形状は１つのフィールドを示しており、各フィールドの左辺近傍の数字は行（ライン）を示している。なお、このことは、図２４も同様であるとする。

図２３に示されるように、４フィールドのうちの１番目のフィールドでは、１行乃至Ｍ行（最終行）の行順番で順次、各行のそれぞれについて、信号書き込みによる発光期間が開始され、それが終了すると、非発光期間である逆バイアス期間が開始される。

次の２番目のフィールドでは、例えば５０行乃至Ｍ行（最終行）の行順番で順次、各行のそれぞれについて、信号書き込みによる発光期間が開始され、それが終了すると、非発光期間である逆バイアス期間が開始される。その後、さらに、１行乃至４９行の行順番で順次、各行のそれぞれについて、信号書き込みによる発光期間が開始され、それが終了すると、非発光期間である逆バイアス期間が開始される。

なお、例えば５０行乃至Ｍ行（最終行）の行順番と記述したのは、先頭の行を５０行とすることは必須でなく、単なる例示に過ぎないからである。

次の３番目のフィールドでは、４９行乃至１行の逆の行順番で順次、各行のそれぞれについて、信号書き込みによる発光期間が開始され、それが終了すると、非発光期間である逆バイアス期間が開始される。その後、さらに、Ｍ行（最終行）乃至５０行の行順番で順次、各行のそれぞれについて、信号書き込みによる発光期間が開始され、それが終了すると、非発光期間である逆バイアス期間が開始される。

最後の４番目のフィールドでは、Ｍ行（最終行）乃至１行の逆の行順番で順次、各行のそれぞれについて、信号書き込みによる発光期間が開始され、それが終了すると、非発光期間である逆バイアス期間が開始される。

ここで、例えば４９行目の視点から上述した内容を換言すると、１番目のフィールドでは、４９番目のタイミング（位相）で、信号書き込みによる発光期間が開始され、それが終了すると、非発光期間である逆バイアス期間が開始される。次の２番目のフィールドでは、今度は、Ｍ番目のタイミング（位相）で、信号書き込みによる発光期間が開始され、それが終了すると、非発光期間である逆バイアス期間が開始される。次の３番目のフィールドでは、今度は、１番目のタイミング（位相）で、信号書き込みによる発光期間が開始され、それが終了すると、非発光期間である逆バイアス期間が開始される。そして、最後の４番目のフィールドでは、今度は、Ｍ−４９番目のタイミング（位相）で、信号書き込みによる発光期間が開始され、それが終了すると、非発光期間である逆バイアス期間が開始される。

以上図２２や図２３を用いて説明したように、信号書き込み位相変化方式を採用することで、即ち、１フィールド毎にＥＬ素子の消光タイミングの位相を一定周期内で変化させていくことで、一定周期単位でみると、ＥＬ素子にかかる逆バイアスの時間、即ち、逆バイアス期間を全行で一定とすることができる。また、一定周期内の信号電圧を全て反映した逆バイアス電位Ｖｉｎｉを印加することができるので、同じ白表示においても、各行毎に信号線電位を変える必要もなくなる。

換言すると、１フィールド毎のＥＬ素子の消光タイミングの位相の変化の仕方は、一定周期単位でみて、ＥＬ素子にかかる逆バイアスの時間、即ち、逆バイアス期間を全行で一定とすることができる変化の仕方であれば足り、特に限定されない。具体的には例えば、図２３の代わりに、図２４に示されるように位相を変化させるようにしても構わない。

このように、信号書き込み位相変化方式を採用することで、一定周期単位でみると、白表示時でも黒表示時でも、発光期間時における閾値電圧Ｖｔｈの正方向の変動分だけ非発光時である逆バイアス期間に逆バイアスをかけて、閾値電圧Ｖｔｈの変動量を補正することができるので、その結果、経時変化後もＴＦＴ起因の焼き付き等のない均一な画質を得ることができるようになる。また、一定周期内で発生する閾値電圧Ｖｔｈの変動量は閾値補正動作で補正することができるようになる。

以上、図１９の駆動制御方式で発生する逆バイアス行間アンバランス問題を解消できる駆動制御方式として、信号書き込み反転方式と、信号書き込み位相変化方式とについて説明した。しかしながら、これらの方式に限定されず、結局、次のような方式であれば、図１９の駆動制御方式で発生する逆バイアス行間アンバランス問題を解消できる。即ち、次の方式とは、本発明が適用される駆動制御方式であって、信号書き込み反転方式と、信号書き込み位相変化方式とは、かかる駆動制御方式の例示にしか過ぎない。

即ち、書き込み動作が終了した行の駆動用トランジスタ３２に対して逆バイアスをかける逆バイアス動作を行単位で行い、フィールド周期の整数倍である一定周期内での逆バイアス動作の総期間を各行で一致させる逆バイアス制御を含むような駆動制御方式であれば、逆バイアス行間アンバランス問題を解消できる。

また、上述した例では、最初の閾値補正をＥＬパネル２００の全画素（すべての行）に対して行う例について説明したが、２行以上の単位で順次閾値補正を行うようにしてもよい。この場合、電源供給部２１１と電源線ＤＳＬ２１２は、最初の閾値補正を行う単位である複数行単位で制御を可能とするように構成される。

本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。

基本となるＥＬパネルの構成例を示すブロック図である。 従来の画素の構成例を示したブロック図である。 有機ＥＬ素子のＩ−Ｖ特性を示す図である。 従来の画素の構成例を示したブロック図である。 本発明を適用したＥＬパネルに採用する画素の構成例を示すブロック図である。 図６の画素の動作を説明するタイミングチャートである。 図６の画素の動作について詳細に説明する図である。 図６の画素の動作について詳細に説明する図である。 図６の画素の動作について詳細に説明する図である。 図６の画素の動作について詳細に説明する図である。 図６の画素の動作について詳細に説明する図である。 図６の画素の動作について詳細に説明する図である。 図６の画素の動作について詳細に説明する図である。 図６の画素の動作について詳細に説明する図である。 図６の画素の動作について詳細に説明する図である。 本発明を適用したＥＬパネルの一実施の形態の構成例を示すブロック図である。 図１６のＥＬパネルによる基本駆動制御方式を説明するタイミングチャートである。 駆動用トランジスタに正バイアスまたは負バイアスをかけたときの特性を示す図である。 図１７の基本駆動制御方式に対して、逆バイアスを印加して閾値電圧の変動量を小さくするという手法を適用した場合のタイミングチャートである。 図１９の駆動制御方式で発生する逆バイアス行間アンバランス問題を解消できる駆動制御方式の一例としての、信号書き込み反転方式を説明するタイミングチャートである。 図２０の信号書き込み反転方式を模式的に説明する図である。 図１９の駆動制御方式で発生する逆バイアス行間アンバランス問題を解消できる駆動制御方式の一例としての、信号書き込み位相変化方式を模式的に説明する図である。 図２２の信号書き込み位相変化方式を別の視点から模式的に説明する図である。 図２２の信号書き込み位相変化方式を別の視点から模式的に説明する図である。

符号の説明

３１ サンプリング用トランジスタ， ３２ 駆動用トランジスタ， ３３ キャパシタ， ３４ 発光素子， １０１ 画素（画素回路）， １０３ 水平セレクタ， １０４ ライトスキャナ， ２００ ＥＬパネル， ２１１ 電源供給部， ２１２ 電源線

Claims (8)

1. 駆動電流に応じて発光する発光素子と、映像信号をサンプリングするサンプリング用トランジスタと、前記駆動電流を前記発光素子に供給する駆動用トランジスタと、所定の信号電位を保持するキャパシタとを備える画素回路を行列状に配置する画素アレイ部を備え、
   前記画素アレイ部に対して、電源ラインを全画素で共通とし、１フィールドにおいて、閾値補正準備動作、閾値補正動作を全画素共通で行い、その後、行を単位とする信号書き込み動作を所定の順番で順次行っていく駆動制御を行うパネルにおいて、
   前記駆動制御の少なくとも一部として、
   書き込み動作が終了した行の前記駆動用トランジスタに対して逆バイアスをかける逆バイアス動作を行単位で行い、フィールド周期の整数倍である一定周期内での前記逆バイアス動作の総期間を各行で一致させる逆バイアス制御を含む
   パネル。
2. 前記逆バイアス制御は、信号書き込み動作のタイミング及び前記逆バイアス動作のタイミングについての前記行順番をフィールド毎に反転させる制御である
   請求項１に記載のパネル。
3. 前記逆バイアス制御は、各行のそれぞれについて、前記信号書き込み動作のタイミングおよび逆バイアスタイミングの位相を前記一定周期で変化させる制御である
   請求項１に記載のパネル。
4. 前記逆バイアス動作の開始タイミングは、前記サンプリング用トランジスタの状態がオン状態になるタイミングである
   請求項１に記載のパネル。
5. 前記逆バイアス制御は、
   前記逆バイアスの開始時に前記駆動トランジスタのゲートに入力される電圧を、前記一定周期に含まれ得るフィールドのうちの２以上の信号電圧を反映した電圧とする制御を含む
   請求項１に記載のパネル。
6. 前記駆動制御は、
   フィールド内で発生する閾値電圧の変動量を、フィールドで全画素共通で行う前記閾値補正動作によって補正する制御を含む
   請求項１に記載のパネル。
7. 前記逆バイアス制御は、
   前記一定周期内で、前記駆動用トランジスタの正方向の閾値変動量と負方向の変動量とを一致させる制御を含む
   請求項１に記載のパネル。
8. 駆動電流に応じて発光する発光素子と、映像信号をサンプリングするサンプリング用トランジスタと、前記駆動電流を前記発光素子に供給する駆動用トランジスタと、所定の信号電位を保持するキャパシタとを備える画素回路を行列状に配置する画素アレイ部を備えるパネルの駆動制御方法であって、
   前記画素アレイ部に対して、電源ラインを全画素で共通とし、１フィールドにおいて、閾値補正準備動作、閾値補正動作を全画素共通で行い、その後、行を単位とする信号書き込み動作を所定の順番で順次行っていく駆動制御方法において、
   前記駆動制御方法の少なくとも一部のステップとして、
   書き込み動作が終了した行の前記駆動用トランジスタに対して逆バイアスをかける逆バイアス動作を行単位で行い、フィールド周期の整数倍である一定周期内での前記逆バイアス動作の総期間を各行で一致させる逆バイアス制御を
   実行するステップを含む駆動制御方法。

Images