KR20110046274A - 표시 장치, 및, 표시 장치의 구동 방법 - Google Patents

표시 장치, 및, 표시 장치의 구동 방법 Download PDF

Info

Publication number
KR20110046274A
KR20110046274A KR1020100099665A KR20100099665A KR20110046274A KR 20110046274 A KR20110046274 A KR 20110046274A KR 1020100099665 A KR1020100099665 A KR 1020100099665A KR 20100099665 A KR20100099665 A KR 20100099665A KR 20110046274 A KR20110046274 A KR 20110046274A
Authority
KR
South Korea
Prior art keywords
period
display element
driving
source
drain region
Prior art date
Application number
KR1020100099665A
Other languages
English (en)
Other versions
KR101659629B1 (ko
Inventor
토모아키 한다
테츠로 야마모토
히데키 스기모토
카츠히데 우치노
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20110046274A publication Critical patent/KR20110046274A/ko
Application granted granted Critical
Publication of KR101659629B1 publication Critical patent/KR101659629B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

구동 회로 및 전류 구동형의 발광부를 각각 갖는 표시 소자를 행방향과 열방향으로 2차원 매트릭스형상으로 배열함에 의해 형성되고, 구동 회로가 게이트 전극과 소스/드레인 영역을 갖는 구동 트랜지스터를 적어도 구비하고, 구동 트랜지스터의 소스/드레인 영역을 통하여 발광부에 전류가 흐르는 표시 장치를 구동하는 표시 장치의 구동 방법은 표시 소자의 행수를 M으로 하고, 각 행을 구성하는 표시 소자의 수를 N으로 하고, 제 1행부터 제 M행까지의 표시 소자를 행마다 주사하는 전 시간을 M으로 나눈 시간을 단위 시간(To)으로 하였을 때, M행의 표시 소자를 복수의 표시 소자행군으로 나누고, 각 표시 소자행군을 구성하는 복수의 표시 소자행의 수(Q)와 단위 시간(To)과의 곱에 의해 나타내여지는 기간(TQ)에서, 표시 소자행군을 구성하는 Q×N개의 표시 소자에 대해, 소정의 기준 전압을 구동 트랜지스터의 게이트 전극에 인가함과 함께 한쪽의 소스/드레인 영역에 소정의 구동 전압을 인가하고, 이로서, 다른쪽의 소스/드레인 영역의 전위를 기준 전압에서 구동 트랜지스터의 임계치 전압을 뺀 전위를 향하여 변화시키는 임계치 전압 캔슬 처리를 표시 소자행 단위로 행하는 스텝과, 표시 소자행을 구성하는 N개의 표시 소자에 대해 영상 신호를 구동 트랜지스터의 게이트 전극에 인가하는 기록 처리를 Q회 순차로 행하는 스텝을 포함한다.

Description

표시 장치, 및, 표시 장치의 구동 방법{DISPLAY APPARATUS AND METHOD OF DRIVING DISPLAY APPARATUS}
본 발명은 표시 장치, 및, 표시 장치의 구동 방법에 관한 것이다. 보다 상세하게는 구동 회로 및 전류 구동형의 발광부를 갖는 표시 소자를 구비한 표시 장치, 및, 이러한 표시 장치의 구동 방법에 관한 것이다.
전류 구동형의 발광부를 갖는 표시 소자, 및, 이러한 표시 소자를 구비한 표시 장치는 공지되어 있다. 예를 들면, 유기 재료의 일렉트로루미네선스(Electroluminescence)를 이용한 유기 일렉트로루미네선스 발광부를 구비한 표시 소자는 저전압 직류 구동에 의한 고휘도 발광이 가능한 표시 소자로서 주목받고 있다.
액정 표시 장치와 마찬가지로, 전류 구동형의 발광부를 갖는 표시 소자를 구비한 표시 장치에서도, 구동 방식으로서, 단순 매트릭스 방식, 및, 액티브 매트릭스 방식이 주지이다. 액티브 매트릭스 방식은 구조가 복잡하게 된다는 결점은 있지만, 화상의 휘도를 높은 것으로 할 수 있는 등의 이점을 갖는다. 액티브 매트릭스 방식에 의해 구동되는 전류 구동형의 발광부를 갖는 표시 소자에서는 발광부에 더하여, 발광부를 구동하기 위한 구동 회로를 구비하고 있다.
JP-A-2009-122352호 공보의 도 2에는 발광 소자(EL)(발광부에 상당한다)와, 샘플링용 트랜지스터(T1)와, 구동용 트랜지스터(T2)와, 보존 용량(C1)으로 구성되어 있는 화소 회로(2)가 개시되어 있고, 또한, 도 1에는 화소 회로(2)를 구비한 표시 장치가 개시되어 있다.
JP-A-2009-122352호 공보에는 구동용 트랜지스터(T2)의 임계치 전압(Vth)의 편차가 발광 소자(EL)에 흐르는 드레인 전류(Ids)에 주는 영향을 캔슬하기 위해, 1수평 주사 기간에서 임계전압 보정 동작과 신호 전위 기록 동작을 행하는 것이 개시되어 있고, 또한, 표시 장치의 고정밀화 등에 의해 1수평 주사 기간이 짧아지면, 1수평 주사 기간에서 임계전압 보정 동작과 신호 전위 기록 동작을 행하는 것이 곤란해지는 것이 개시되어 있다(JP-A-2009-122352호 공보의 단락 0011 등).
그리고, JP-A-2009-122352호 공보에는 복수의 주사선의 각각에 할당되어 있는 주사 기간을 합쳐서 제 1 기간 및 제 2 기간을 포함하는 합성 주사 기간으로 하고, 제 1 기간에, 복수의 주사선에 일제히 제어 신호를 출력하여 일제히 임계전압 보정 동작을 실행하고, 제 2 기간에, 해당 복수의 주사선에 순차로 제어 신호를 출력하여, 순차로, 신호 전위 기록 동작을 실행하는 것이 개시되어 있다(JP-A-2009-122352호 공보의 단락 0012 등).
JP-A-2009-122352호 공보의 도 14에는 2수평 주사 기간(2H)을 합성한 경우의 동작이 도시되어 있다. 제 1 기간에서 2개의 주사선(N라인 및 (N+1)라인)에 일제히 제어 신호(P1)를 출력하여, 일제히 임계전압 보정 동작을 실행한다. 계속해서, 제 2 기간에 2개의 주사선에, 순차로, 제어 신호(P2)를 출력하여, 순차로, 신호 전위 기록 동작을 실행한다. 입력 신호는 제 1 기간에서는 Vofs이고, 제 2 기간의 전반은 Vsig1, 후반은 Vsig2이다. N라인째의 샘플링용 트랜지스터(T1(N))는 제어 신호(P2)에 응하여 도통 상태가 되고, Vsig1를 샘플링한다. 계속해서 (N+1)라인째의 샘플링용 트랜지스터(T1(N+1))가 제어 신호(P2)에 응하여 도통 상태가 되고, Vsig2를 샘플링 한다(JP-A-2009-122352호 공보의 단락 0038 등).
임계전압 보정 동작에서는 JP-A-2009-122352호 공보의 도 7에 도시하는 바와 같이, 도통 상태가 된 샘플링용 트랜지스터(T1)를 통하여, 구동용 트랜지스터(T2)의 게이트에 Vofs를 인가하고, 구동용 트랜지스터(T2)의 드레인에 제 1 전위(Vcc)를 인가한다. 구동용 트랜지스터(T2)의 소스 전위는 시간과 함께 상승하여, 구동용 트랜지스터(T2)는 겉오프되고(비도통 상태가 되고), 소스 전위는 (Vofs -Vth)가 된다(JP-A-2009-122352호 공보의 도 8, 및, 단락 0028 등).
JP-A-2009-122352호 공보의 도 14에 도시하는 동작에서는 N라인째의 제어 신호(P1)의 하강부터 제어 신호(P2)의 상승까지의 기간에서, N라인째의 샘플링용 트랜지스터(T1(N))는 비도통 상태이다. 또한, (N+1)라인째의 제어 신호(P1)의 하강부터 제어 신호(P2)의 상승까지의 기간에서, (N+1)라인째의 샘플링용 트랜지스터(T1(N+1))도 비도통 상태이다.
이상적으로는 제어 신호(P1)의 하강부터 제어 신호(P2)의 상승까지의 기간에서, 구동용 트랜지스터(T2)의 소스 전위는 (Vofs -Vth)를 유지한다. 그러나, 실제로는 제어 신호(P1)의 하강부터 제어 신호(P2)의 상승까지의 기간에서, 발광 소자(EL)나 구동용 트랜지스터(T2)에는 리크 전류 등이 흐르고, 구동용 트랜지스터(T2)의 소스 전위는 임계전압 보정 동작에 의해 설정한 전위로부터 서서히 변화한다. 이 변화의 정도는 제어 신호(P1)의 하강부터 제어 신호(P2)의 상승까지의 기간이 길어질수록 커진다.
따라서, 제어 신호(P1)의 하강부터 제어 신호(P2)의 상승까지의 기간이 길어질수록, 구동용 트랜지스터(T2)의 소스 전위가, 임계전압 보정 동작에 의해 설정한 전위로부터 빗나간 상태에서 신호 전위 기록 동작이 행하여진다. 그리고, JP-A-2009-122352호 공보의 도 14에 도시하는 동작에서는 N라인째의 제어 신호(P1)의 하강부터 제어 신호(P2)의 상승까지의 기간보다도, (N+1)라인째의 제어 신호(P1)의 하강부터 제어 신호(P2)의 상승까지의 기간이 길다. 이에 의해, 예를 들어 같은 값의 신호 전위를 기록하였다고 하여도, N라인째와 (N+1)라인째에서, 신호 전위 기록 후에 발광 소자(EL)에 흐르는 전류에는 차(差)가 생기고, 표시 장치의 휘도의 균일성이 저하된다.
따라서, 본 발명의 목적은 주사 기간이 짧아져도 양호하게 임계치 전압 캔슬 처리(임계전압 보정 동작) 및 영상 신호의 기록 처리(신호 전위 기록 동작)를 행할 수가 있고, 휘도의 균일성에 우수한 표시 장치 및 표시 장치의 구동 방법을 제공하는 것에 있다.
상기한 목적을 달성하기 위한 본 발명의 표시 장치, 및, 본 발명의 표시 장치의 구동 방법에 이용되는 표시 장치는 구동 회로 및 전류 구동형의 발광부를 갖는 표시 소자가, 행방향과 열방향으로 2차원 매트릭스형상으로 배열되어 이루어지고, 구동 회로는 게이트 전극과 소스/드레인 영역을 갖는 구동 트랜지스터를 적어도 구비하고 있고, 구동 트랜지스터의 소스/드레인 영역을 통하여 발광부에 전류가 흐르는 표시 장치에 관한 것이다.
그리고, 상기한 목적을 달성하기 위한 본 발명의 표시 장치의 구동 방법은 표시 소자의 행수를 M으로 하고, 각 행을 구성하는 표시 소자의 수를 N으로 하고, 제 1행부터 제 M행까지의 표시 소자를 행마다 주사하는 전(全) 시간을 M으로 나눈 시간을 단위 시간(To)으로 하였을 때, M행의 표시 소자를 복수의 표시 소자행군으로 나누고, 각 표시 소자행군을 구성하는 복수의 표시 소자행의 수(Q)와 단위 시간(To)과의 곱에 의해 나타내여지는 기간(TQ)에서, 표시 소자행군을 구성하는 Q×N개의 표시 소자에 대해, 소정의 기준 전압을 구동 트랜지스터의 게이트 전극에 인가함과 함께 한쪽의 소스/드레인 영역에 소정의 구동 전압을 인가하고, 이로서, 다른쪽의 소스/드레인 영역의 전위를 기준 전압에서 구동 트랜지스터의 임계치 전압을 뺀 전위를 향하여 변화시키는 임계치 전압 캔슬 처리를, 표시 소자행 단위로 행하고, 계속해서, 표시 소자행을 구성하는 N개의 표시 소자에 대해 영상 신호를 구동 트랜지스터의 게이트 전극에 인가하는 기록 처리를, Q회, 순차로 행하는 표시 장치의 구동 방법으로서, 기간(TQ)의 반분을 초과하지 않는 기간 내에 기록 처리를, Q회, 순차로 행함과 함께, 표시 소자행군을 구성하는 각 표시 소자행에서의 임계치 전압 캔슬 처리의 종료부터 기록 처리의 시작까지의 기간의 길이가 일정하게 되도록, 임계치 전압 캔슬 처리를 행하는 표시 장치의 구동 방법이다.
또한, 상기한 목적을 달성하기 위한 본 발명의 표시 장치는 표시 소자의 행수를 M으로 하고, 각 행을 구성하는 표시 소자의 수를 N으로 하고, 제 1행부터 제 M행까지의 표시 소자를 행마다 주사하는 전 시간을 M으로 나눈 시간을 단위 시간(To)으로 하였을 때,
M행의 표시 소자를 복수의 표시 소자행군으로 나누고, 각 표시 소자행군을 구성하는 복수의 표시 소자행의 수(Q)와 단위 시간(To)과의 곱에 의해 나타내여지는 기간(TQ)에서, 표시 소자행군을 구성하는 Q×N개의 표시 소자에 대해, 소정의 기준 전압을 구동 트랜지스터의 게이트 전극에 인가함과 함께 한쪽의 소스/드레인 영역에 소정의 구동 전압을 인가하고, 이로서, 다른쪽의 소스/드레인 영역의 전위를 기준 전압에서 구동 트랜지스터의 임계치 전압을 뺀 전위를 향하여 변화시키는 임계치 전압 캔슬 처리가, 표시 소자행 단위로 행하여지고, 계속해서, 표시 소자행을 구성하는 N개의 표시 소자에 대해 영상 신호를 구동 트랜지스터의 게이트 전극에 인가하는 기록 처리가, Q회, 순차로 행하여지는 표시 장치로서, 기간(TQ)의 반분을 초과하지 않는 기간 내에 기록 처리가, Q회, 순차로 행하여짐과 함께, 표시 소자행군을 구성하는 각 표시 소자행에서의 임계치 전압 캔슬 처리의 종료부터 기록 처리의 시작까지의 기간의 길이가 일정하게 되도록, 임계치 전압 캔슬 처리가 행하여지는 표시 장치이다.
본 발명의 표시 장치, 및, 본 발명의 표시 장치의 구동 방법에서는 표시 소자행군을 구성하는 각 표시 소자행에서의 임계치 전압 캔슬 처리의 종료부터 기록 처리의 시작까지의 기간의 길이는 일정하기 때문에, 임계치 전압 캔슬 처리의 종료부터 기록 처리의 시작까지의 사이에 리크 전류 등에 의해 구동 트랜지스터의 다른쪽의 소스/드레인 영역의 전위가 변화하여도, 그 변화의 정도는 표시 소자행군을 구성하는 각 표시 소자에서 거의 같게 된다. 따라서, 상술한 구동 트랜지스터의 다른쪽의 소스/드레인 영역의 전위 변화에 수반한 휘도 변화의 정도도 표시 소자행군을 구성하는 각 표시 소자에서 거의 같게 되기 때문에, 상대적인 휘도 변화가 시인되기 어렵게 된다. 이에 의해, 표시되는 화상의 휘도의 균일성을 개선할 수 있다.
도 1은 실시예의 표시 장치의 개념도.
도 2는 구동 회로를 포함하는 표시 소자의 등가 회로도.
도 3은 표시 장치의 일부분의 모식적인 일부 단면도.
도 4는 실시예의 표시 장치의 구동 방법에서의 각종 타이밍의 모식도.
도 5는 종래예의 표시 장치의 구동 방법에서의 각종 타이밍의 모식도.
도 6은 실시예의 표시 장치의 구동 방법에서의 표시 소자의 동작을 설명하기 위한 타이밍 차트의 모식도.
도 7의 (A) 내지 (F)는 표시 소자의 구동 회로를 구성하는 각 트랜지스터의 도통 상태/비도통 상태 등을 모식적으로 도시하는 도면.
도 8의 (A) 내지 (D)는 도 7의 (F)에 계속해서, 표시 소자의 구동 회로를 구성하는 각 트랜지스터의 도통 상태/비도통 상태 등을 모식적으로 도시하는 도면.
도 9는 구동 회로를 포함하는 표시 소자의 등가 회로도.
이하, 도면을 참조하여, 실시예에 의거하여 본 발명을 설명하지만, 본 발명은 실시예로 한정되는 것이 아니고, 실시예에 있어서의 여러가지의 수치나 재료는 예시이다. 또한, 설명은 이하의 순서로 행한다.
1. 본 발명의 표시 장치, 및, 본 발명의 표시 장치의 구동 방법, 전반에 관한 설명
2. 실시예
[본 발명의 표시 장치, 및, 본 발명의 표시 장치의 구동 방법, 전반에 관한 설명]
본 발명의 표시 장치, 및, 본 발명의 표시 장치의 구동 방법(이하, 이들을 총칭하여, 단지, 본 발명이라고 부르는 경우가 있다)에서는 M행의 표시 소자를 복수의 표시 소자행군으로 나눈다. 표시 소자행군을 구성하는 복수의 표시 소자행은 인접하여 배치되어 있어도 좋고, 복수의 표시 소자행의 전부 또는 그 일부는 이간하여 배치되어 있는 구성이라도 좋다. 표시 장치에서의 제어의 용이성이라는 관점 등으로부터는 복수의 표시 소자행은 인접하여 배치되어 있는 구성이 바람직하다.
하나의 표시 소자행군을 구성하는 표시 소자행의 수(Q)는 표시 소자의 행수(M)의 몇퍼센트 정도를 상한의 기준으로 하여, 표시 장치의 설계 등에 응하여 적절히 설정하면 좋다. Q의 최소치는 2이지만, 임계치 전압 캔슬 처리를 행하는 기간을 충분히 길게 확보하는 관점에서는 Q의 값이 어느 정도 큰 것이 바람직하다. M의 값에도 따르지만, Q의 값으로서, 3 내지 25, 바람직하게는 4 내지 20, 보다 바람직하게는 5 내지 15를 예시할 수 있다. Q의 값은 각 표시 소자행군에서 같은 값이라도 좋고, 일부의 표시 소자행군에서 값이 달라도 좋다. 예를 들면, M행의 표시 소자를 복수의 표시 소자행군으로 균등하게 나누면 잉여가 발생할 때, 잉여분을 적절히 표시 소자행군에 나눈 구성으로 하면 좋다. 표시 장치에서의 제어의 용이성이라는 관점 등에서는 Q의 값은 각 표시 소자행군에서 같은 값인 구성이 바람직하다. 또한, 경우에 따라서는 모든 표시 소자행군에서 값이 달라도 좋다.
본 발명의 표시 장치의 구동 방법에 있어서, 표시 소자행을 구성하는 N개의 표시 소자에 대해 영상 신호를 구동 트랜지스터의 게이트 전극에 인가하는 기록 처리를, Q회, 순차로 행할 때에는 표시 소자행군을 구성하는 표시 소자행의 배치의 순서에 응하여 행하는 것이 편리하지만, 이것으로 한하는 것이 아니다. 기록 처리를 행하는 순번은 표시 장치의 설계 등에 응하여 적절히 설정할 수 있다. 또한, 본 발명의 표시 장치에 있어서, 기록 처리가, Q회, 순차로 행하여지는 경우에 관해서도 마찬가지이다.
본 발명에 있어서, 단위 시간(To)은 표시 장치를 표시 소자행마다 순차로 주사한다고 한 때, 각 표시 소자행에 할당되는 시간에 상당한다. 환언하면, 단위 시간(To)은 표시 장치를 행 단위로 선순차(line sequential) 주사할 때의 주사 기간, 보다 구체적으로는 이른바 수평 주사 기간에 상당한다.
본 발명의 표시 장치의 구동 방법에서는 표시 소자행군을 구성하는 각 표시 소자행에서 임계치 전압 캔슬 처리를 행하는 기간의 길이는 일정한 구성으로 할 수 있다. 이 구성에서는 표시 소자행에서의 임계치 전압 캔슬 처리를 행하는 기간과 기록 처리를 행하는 기간과의 관계가, 각 표시 소자행에서 같게 된다. 또한, 본 발명의 표시 장치에서는 임계치 전압 캔슬 처리가 행하여지는 기간의 길이는 일정한 구성으로 할 수 있다.
이상에 설명한 바람직한 구성을 포함하는 본 발명에서는 표시 장치는 또한, 행방향으로 늘어나는 복수의 주사선과, 열방향으로 늘어나는 복수의 데이터선을 구비하고 있고, 구동 회로는 주사선에 접속된 게이트 전극과, 데이터선에 접속된 한쪽의 소스/드레인 영역과, 구동 트랜지스터의 게이트 전극에 접속된 다른쪽의 소스/드레인 영역을 갖는 기록 트랜지스터를 또한 구비하고 있고, 주사선으로부터의 주사 신호에 의거하여 기록 트랜지스터를 도통 상태로 하고, 데이터선으로부터 영상 신호 및 소정의 기준 전압을 구동 트랜지스터의 게이트 전극에 인가하는 구성으로 할 수 있다.
이상에 설명한 각종의 바람직한 구성을 포함하는 본 발명의 표시 장치의 구동 방법에서는 구동 트랜지스터의 한쪽의 소스/드레인 영역에 소정의 구동 전압을 인가하고 있는 상태에서 기록 처리를 행하고, 계속해서, 구동 트랜지스터의 다른쪽의 소스/드레인 영역의 전위를 변화시키는 구성으로 할 수 있다. 또는 또한, 이상에 설명한 각종의 바람직한 구성을 포함하는 본 발명의 표시 장치에서는 구동 트랜지스터의 한쪽의 소스/드레인 영역에 소정의 구동 전압을 인가하고 있는 상태에서 기록 처리가 행하여지고, 구동 트랜지스터의 다른쪽의 소스/드레인 영역의 전위를 변화시키는 구성으로 할 수 있다.
이상에 설명한 각종의 바람직한 구성을 포함하는 본 발명에서는 구동 회로는 구동 트랜지스터의 다른쪽의 소스/드레인 영역에 접속된 한쪽의 전극과, 구동 트랜지스터의 게이트 전극에 접속된 다른쪽의 전극을 갖는 용량부를 또한 구비하고 있고, 발광부는 구동 트랜지스터의 다른쪽의 소스/드레인 영역에 접속되어 있고, 각 기록 처리의 후, 구동 트랜지스터의 게이트 전극에의 영상 신호의 인가가 정지됨에 의해, 용량부에 보존된 전압의 값에 응한 전류가 구동 트랜지스터의 소스/드레인 영역을 통하여 발광부에 흐르는 구성으로 할 수 있다.
이상에 설명한 각종의 바람직한 구성을 포함하는 본 발명에서는 표시 장치는 또한, 행방향으로 늘어나는 복수의 급전선을 구비하고 있고, 구동 트랜지스터의 한쪽의 소스/드레인 영역은 급전선에 접속되어 있고, 급전선으로부터 소정의 구동 전압을 구동 트랜지스터의 한쪽의 소스/드레인 영역에 인가하는 구성으로 할 수 있다.
전류 구동형의 발광부로서, 유기 일렉트로루미네선스 발광부, 무기 일렉트로루미네선스 발광부, LED 발광부, 반도체 레이저 발광부 등을 들 수 있다. 이들의 발광부는 주지의 재료나 방법을 이용하여 구성할 수 있다. 컬러 표시의 평면 표시 장치를 구성하는 관점에서는 그 중에서도, 발광부는 유기 일렉트로루미네선스 발광부로 이루어지는 구성이 바람직하다. 유기 일렉트로루미네선스 발광부는 이른바 윗면 발광형이라도 좋고, 하면 발광형이라도 좋다.
표시 소자행군을 구성하는 각 표시 소자행에서의 임계치 전압 캔슬 처리의 종료부터 기록 처리의 시작까지의 기간의 길이가 일정하다」란, 엄밀하게 일정한 경우 외에, 실질적으로 일정한 경우도 포함된다. 표시 소자행군을 구성하는 표시 소자행에서의, 임계치 전압 캔슬 처리의 종료부터 기록 처리의 시작까지의 기간의 평균 길이를 기준으로 하였을 때, 평균 길이의 0.8배 내지 1.2배의 범위 내라면, 실질적으로 일정하다고 해석된다. 또한, 「표시 소자행군을 구성하는 각 표시 소자행에서의 임계치 전압 캔슬 처리를 행하는 기간의 길이가 일정하다」에 관해서도, 상술한 바와 마찬가지이다.
본 명세서에서의 각종 식으로 나타내는 조건은 식이 수학적으로 엄밀하게 성립하는 경우 외에, 식이 실질적으로 성립하는 경우에도 충복된다. 식의 성립에 관해, 표시 소자나 표시 장치의 설계상 또는 제조상 생기는 여러가지의 편차의 존재는 허용된다.
본 발명에서는 임계치 전압 캔슬 처리에 의해, 구동 트랜지스터의 다른쪽의 소스/드레인 영역의 전위가 기준 전압에서 구동 트랜지스터의 임계치 전압을 뺀 전위에 달하면, 구동 트랜지스터는 비도통 상태가 된다. 한편, 구동 트랜지스터의 다른쪽의 소스/드레인 영역의 전위가 기준 전압에서 구동 트랜지스터의 임계치 전압을 뺀 전위에 달하지 않는 경우에는 구동 트랜지스터는 비도통 상태로는 되지 않는다. 본 발명에서는 임계치 전압 캔슬 처리의 결과로서, 반드시 구동 트랜지스터가 비도통 상태가 되는 것을 필요로 하지 않는다.
표시 장치는 이른바 흑백 표시의 구성이라도 좋고, 컬러 표시의 구성이라도 좋다. 예를 들면, 하나의 화소는 복수의 부화소로 이루어지는 구성, 구체적으로는 하나의 화소는 적색 발광 부화소, 녹색 발광 부화소, 청색 발광 부화소의 3개의 부화소로 구성되어 있는 컬러 표시의 구성으로 할 수 있다. 나아가서는 이들의 3종의 부화소에 다시 1종류 또는 복수종류의 부화소를 더한 1조(예를 들면, 휘도 향상을 위해 백색광을 발광하는 부화소를 더한 1조, 색 재현 범위를 확대하기 위해 보색을 발광하는 부화소를 더한 1조, 색 재현 범위를 확대하기 위해 옐로를 발광하는 부화소를 더한 1조, 색 재현 범위를 확대하기 위해 옐로 및 시안을 발광하는 부화소를 더한 1조)로 구성할 수도 있다.
표시 장치의 화소(픽셀)의 값으로서, VGA(640, 480), S-VGA(800, 600), XGA(1024, 768), APRC(1152, 900), S-XGA(1280, 1024), U-XGA(1600, 1200), HD-TV(1920, 1080), Q-XGA(2048, 1536) 외에, (1920, 1035), (720, 480), (1280, 960) 등, 화상 표시용 해상도의 몇가지를 예시할 수 있지만, 이들의 값으로 한정하는 것이 아니다.
표시 장치에서는 주사선, 데이터선, 급전선 등의 각종의 배선, 발광부의 구성이나 구조는 주지의 구성이나 구조로 할 수 있다. 예를 들면, 발광부를 유기 일렉트로루미네선스 발광부로 구성하는 경우에는 애노드 전극, 정공 수송층, 발광층, 전자 수송층, 캐소드 전극 등으로 구성할 수 있다. 후술하는 전원부, 주사 회로, 및, 신호 출력 회로 등의 각종의 회로는 주지의 회로 소자 등을 이용하여 구성할 수 있다.
구동 회로를 구성하는 트랜지스터로서, n채널형의 박막 트랜지스터(TFT)를 들 수 있다. 구동 회로를 구성하는 트랜지스터는 인핸스먼트형이라도 좋고, 디플레이션형이라도 좋다. n채널형의 트랜지스터에서는 LDD 구조(Lightly Doped Drain 구조)가 형성되어 있어도 좋다. 경우에 따라서는 LDD 구조는 비대칭으로 형성되어 있어도 좋다. 예를 들면, 구동 트랜지스터에 큰 전류가 흐르는 것은 표시 소자의 발광시이기 때문에, 발광시에 있어서 드레인 영역측이 되는 한쪽의 소스/드레인 영역측에만 LDD 구조를 형성한 구성으로 할 수도 있다. 또한, 예를 들면, p채널형의 박막 트랜지스터를 이용하여도 좋다.
구동 회로를 구성하는 용량부는 한쪽의 전극, 다른쪽의 전극, 및, 이들의 전극에 끼여진 유전체층으로 구성할 수 있다. 구동 회로를 구성하는 상술한 트랜지스터 및 용량부는 어느 평면 내에 형성되고(예를 들면, 지지체상에 형성되고), 발광부는 예를 들면, 층간 절연층을 통하여, 구동 회로를 구성하는 트랜지스터 및 용량부의 상방에 형성되어 있다. 또한, 구동 트랜지스터의 다른쪽의 소스/드레인 영역은 발광부의 일단(발광부에 구비된 애노드 전극 등)에, 예를 들면, 콘택트 홀을 통하여 접속되어 있다. 또한, 반도체 기판 등에 트랜지스터를 형성한 구성이라도 좋다.
하나의 트랜지스터가 갖는 2개의 소스/드레인 영역에 있어서, 「한쪽의 소스/드레인 영역」이라는 용어를, 전원측에 접속된 소스/드레인 영역이라는 의미에서 사용하는 경우가 있다. 또한, 트랜지스터가 도통 상태에 있다는 것은 소스/드레인 영역 사이에 채널이 형성되어 있는 상태를 의미한다. 이러한 트랜지스터의 한쪽의 소스/드레인 영역부터 다른쪽의 소스/드레인 영역에 전류가 흐르고 있는지의 여부는 불문한다. 한편, 트랜지스터가 비도통 상태에 있다는 것은 소스/드레인 영역 사이에 채널이 형성되지 않은 상태를 의미한다. 또한, 소스/드레인 영역은 불순물을 함유한 폴리실리콘이나 어모퍼스 실리콘 등의 도전성 물질로 구성할 수 있을 뿐만 아니라, 금속, 합금, 도전성 입자, 이들의 적층 구조, 유기 재료(도전성 고분자)로 이루어지는 층으로 구성할 수가 있다.
이하의 설명에서 이용한 타이밍 차트에 있어서, 각 기간을 나타내는 횡축의 길이(시간 길이)는 모식적인 것이고, 각 기간의 시간 길이의 비율을 나타내는 것이 아니다. 종축에서도 마찬가지이다. 또한, 타이밍 차트에 있어서의 파형(波形)의 형상도 모식적인 것이다.
[실시예]
실시예는 본 발명의 표시 장치의 구동 방법 및 표시 장치에 관한 것이다.
실시예의 표시 장치의 개념도를 도 1에 도시하고, 구동 회로(11)를 포함하는 표시 소자(10)의 등가 회로도를 도 2에 도시한다. 도 1에 도시하는 바와 같이, 실시예의 표시 장치는 구동 회로(11) 및 전류 구동형의 발광부(ELP)를 갖는 표시 소자(10)가, 행방향과 열방향으로 2차원 매트릭스형상으로 배열되어 이루어진다. 행방향으로 N개, 열방향으로 M개, 합계 N×M개의 표시 소자(10)가 배열되어 있다. 또한, 도 1에서는 3열의 표시 소자(10)를 도시하고 있지만, 이것은 어디까지나 예시에 지나지 않는다.
표시 장치는 또한, 주사 회로(101)에 접속되고, 행방향으로 늘어나는 복수의 주사선(SCL)과, 신호 출력 회로(102)에 접속되고, 열방향으로 늘어나는 복수의 데이터선(DTL)과, 전원부(100)에 접속되고, 행방향으로 늘어나는 복수의 급전선(PS1)을 구비하고 있다.
표시 소자(10)의 행수는 M이고, 각 행을 구성하는 표시 소자(10)의 수는 N이다. 제 m행째(단, m=1, 2 …, M)의 표시 소자(10)는 제 m번째의 주사선(SCLm), 및, 제 m번째의 급전선(PS1m)에 접속되어 있고, 하나의 표시 소자행(DLm)을 구성한다. 또한, 제 n행째(단, n=1, 2 …, N)의 표시 소자(10)는 제 n번째의 데이터선(DTLn)에 접속되어 있다.
도 2에 도시하는 바와 같이, 구동 회로(11)는 게이트 전극과 소스/드레인 영역을 갖는 구동 트랜지스터(TRD)를 적어도 구비하고 있고, 구동 트랜지스터(TRD)의 소스/드레인 영역을 통하여 발광부(ELP)에 전류가 흐른다. 표시 소자(10)는 구동 회로(11)와, 이 구동 회로(11)에 접속된 발광부(ELP)가 적층된 구조를 갖는다. 발광부(ELP)는 유기 일렉트로루미네선스 발광부로 이루어진다.
구동 회로(11)는 구동 트랜지스터(TRD)에 더하여, 또한, 기록 트랜지스터(TRW)와 용량부(C1)를 구비하고 있다. 구동 트랜지스터(TRD)는 게이트 전극과 소스/드레인 영역을 갖는 n채널형의 TFT로 이루어진다. 또한, 기록 트랜지스터(TRW)도, 게이트 전극과 소스/드레인 영역을 갖는 n채널형의 TFT로 이루어진다. 또한, 예를 들면 기록 트랜지스터(TRW)가 p채널형의 TFT로 이루어지는 구성으로 할 수도 있다. 또한, 구동 회로(11)는 또다른 트랜지스터를 구비하고 있어도 좋다. 용량부(C1)에 관해서는 후술한다.
구동 트랜지스터(TRD)에서는 한쪽의 소스/드레인 영역은 급전선(PS1)에 접속되어 있다. 다른쪽의 소스/드레인 영역은 발광부(ELP)의 일단(실시예에서는 발광부(ELP)에 구비된 애노드 전극)에 접속되고, 또한, 용량부(C1)의 한쪽의 전극에 접속되어 있다. 게이트 전극은 기록 트랜지스터(TRW)의 다른쪽의 소스/드레인 영역에 접속되고, 또한, 용량부(C1)의 다른쪽의 전극에 접속되어 있다.
기록 트랜지스터(TRW)에서는 한쪽의 소스/드레인 영역은 데이터선(DTL)에 접속되어 있고, 게이트 전극은 주사선(SCL)에 접속되어 있다.
구동 트랜지스터(TRD)의 게이트 전극에는 기록 트랜지스터(TRW)의 다른쪽의 소스/드레인 영역과 용량부(C1)의 다른쪽의 전극이 접속되어 있고, 구동 트랜지스터(TRD)의 게이트 전극은 제 1 노드(ND1)를 구성한다. 구동 트랜지스터(TRD)의 다른쪽의 소스/드레인 영역에는 용량부(C1)의 한쪽의 전극과 발광부(ELP)의 일단(구체적으로는 애노드 전극)이 접속되어 있고, 구동 트랜지스터(TRD)의 다른쪽의 소스/드레인 영역은 제 2 노드(ND2)를 구성한다.
발광부(ELP)의 타단(구체적으로는 캐소드 전극)은 제 2의 급전선(PS2)에 접속되어 있다. 제 2의 급전선(PS2)은 모든 표시 소자(10)에서 공통이다. 또한, 도 1에서는 급전선(PS2)의 도시를 생략하였다.
발광부(ELP)의 캐소드 전극에는 제 2의 급전선(PS2)으로부터, 후술하는 소정의 전압 VCat가 인가된다. 발광부(ELP)의 용량을 부호 CEL로 나타낸다. 또한, 발광부(ELP)의 발광에 필요하게 되는 임계치 전압을 Vth-EL로 한다. 즉, 발광부(ELP)의 애노드 전극과 캐소드 전극 사이에 Vth-EL 이상의 전압이 인가되면, 발광부(ELP)는 발광한다.
발광부(ELP)는 예를 들면, 애노드 전극, 정공 수송층, 발광층, 전자 수송층, 및, 캐소드 전극 등으로 이루어지는 주지의 구성이나 구조를 갖는다. 전원부(100), 주사 회로(101), 신호 출력 회로(102), 주사선(SCL), 데이터선(DTL), 급전선(PS1), 및, 제 2의 급전선(PS2)의 구성이나 구조는 주지의 구성이나 구조로 할 수 있다.
여기서, 구동 트랜지스터(TRD)는 표시 소자(10)의 발광 상태에서는 포화 영역에서 동작하도록 전압 설정되어 있고, 이하의 식(1)에 따라 드레인 전류(Ids)를 흘리도록 구동된다. 표시 소자(10)의 발광 상태에서는 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역은 드레인 영역으로서 작용라고, 다른쪽의 소스/드레인 영역은 소스 영역으로서 작용한다. 설명의 편리함을 위해, 이하의 설명에서, 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역을 단지 드레인 영역이라고 부르고, 다른쪽의 소스/드레인 영역을 단지 소스 영역이라고 부르는 경우가 있다. 또한,
μ : 실효적인 이동도
L : 채널 길이
W : 채널 폭
Vgs : 게이트 전극과 소스 영역 사이의 전위차
Vth : 임계치 전압
Cox : (게이트 절연층의 비유전율)×(진공의 유전율)/(게이트 절연층의 두께)
k≡(1/2)·(W/L)·Cox로 한다.
식(1)
Ids=k·μ·(Vgs -Vth)2
이 드레인 전류(Ids)가 발광부(ELP)를 흐름으로써, 표시 소자(10)의 발광부(ELP)가 발광한다. 나아가서는 이 드레인 전류(Ids)의 값의 대소에 의해, 표시 소자(10)의 발광부(ELP)에서의 발광 상태(휘도)가 제어된다.
기록 트랜지스터(TRW)의 한쪽의 소스/드레인 영역에는 데이터선(DTL)으로부터, 신호 출력 회로(102)의 동작에 의거하여 소정의 전압이 인가된다. 구체적으로는 신호 출력 회로(102)로부터, 발광부(ELP)에서의 휘도를 제어하기 위한 영상 신호(구동 신호, 휘도 신호)Vsig나, 후술하는 기준 전압(Vofs)이 공급된다. 기록 트랜지스터(TRW)의 도통 상태/비도통 상태는 기록 트랜지스터(TRW)의 게이트 전극에 접속된 주사선(SCL)으로부터의 주사 신호, 구체적으로는 주사 회로(101)로부터의 주사 신호에 의해 제어된다.
도 3에 표시 장치의 일부분의 모식적인 일부 단면도를 도시한다. 구동 회로(11)를 구성하는 트랜지스터(TRD, TRW) 및 용량부(C1)는 지지체(20)상에 형성되고, 발광부(ELP)는 예를 들면, 층간 절연층(40)을 통하여, 구동 회로(11)를 구성하는 트랜지스터(TRD, TRW) 및 용량부(C1)의 상방에 형성되어 있다. 또한, 구동 트랜지스터(TRD)의 다른쪽의 소스/드레인 영역은 발광부(ELP)에 구비된 애노드 전극에, 콘택트 홀을 통하여 접속되어 있다. 또한, 도 3에서는 구동 트랜지스터(TRD)만을 도시한다. 그 밖의 트랜지스터는 은폐되어 보이지 않는다.
보다 구체적으로는 구동 트랜지스터(TRD)는 게이트 전극(31), 게이트 절연층(32), 반도체층(33)에 마련된 소스/드레인 영역(35, 35), 및, 소스/드레인 영역(35, 35) 사이의 반도체층(33)의 부분이 해당하는 채널 형성 영역(34)으로 구성되어 있다. 한편, 용량부(C1)는 다른쪽의 전극(36), 게이트 절연층(32)의 연재부로 구성된 유전체층, 및, 한쪽의 전극(37)으로 이루어진다. 게이트 전극(31), 게이트 절연층(32)의 일부, 및, 용량부(C1)를 구성하는 다른쪽의 전극(36)은 지지체(20)상에 형성되어 있다. 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역(35)은 배선(38)(급전선(PS1)에 대응한다)에 접속되고, 다른쪽의 소스/드레인 영역(35)은 한쪽의 전극(37)에 접속되어 있다. 구동 트랜지스터(TRD) 및 용량부(C1) 등은 층간 절연층(40)으로 덮이여 있고, 층간 절연층(40)상에, 애노드 전극(51), 정공 수송층, 발광층, 전자 수송층, 및, 캐소드 전극(53)으로 이루어지는 발광부(ELP)가 마련되어 있다. 또한, 도면에서는 정공 수송층, 발광층, 및, 전자 수송층을 1층(52)으로 나타내였다. 발광부(ELP)가 마련되지 않은 층간 절연층(40)의 부분의 위에는 제 2 층간 절연층(54)이 마련되고, 제 2 층간 절연층(54) 및 캐소드 전극(53)상에는 투명한 기판(21)이 배치되어 있고, 발광층에서 발광한 광은 기판(21)을 통과하여, 외부에 출사된다. 또한, 한쪽의 전극(37)과 애노드 전극(51)은 층간 절연층(40)에 마련된 콘택트 홀에 의해 접속되어 있다. 또한, 캐소드 전극(53)은 제 2 층간 절연층(54), 층간 절연층(40)에 마련된 콘택트 홀(56, 55)을 통하여, 게이트 절연층(32)의 연재부상에 마련된 배선(39)(제 2의 급전선(PS2)에 대응한다)에 접속되어 있다.
도 3 등에 도시하는 표시 장치의 제조 방법을 설명한다. 우선, 지지체(20)상에, 주사선(SCL) 등의 각종 배선, 용량부(C1)를 구성하는 전극, 반도체층으로 이루어지는 트랜지스터, 층간 절연층, 콘택트 홀 등을, 주지의 방법에 의해 적절히 형성한다. 계속해서, 주지의 방법에 의해 성막 및 패터닝을 행하고, 매트릭스형상으로 배열된 발광부(ELP)를 형성한다. 그리고, 상기 공정을 경유한 지지체(20)와 기판(21)을 대향시켜서 주위를 밀봉한 후, 예를 들면 외부의 회로와의 결선을 행하여, 표시 장치를 얻을 수 있다.
실시예의 표시 장치는 복수의 표시 소자(10)(예를 들면, N×M=1920×480)를 구비하고 있는 컬러 표시의 표시 장치이다. 각 표시 소자(10)는 부화소를 구성함과 함께, 복수의 부화소로 이루어지는 군에 의해 1화소를 구성하고, 행방향과 열방향으로 2차원 매트릭스형상으로 화소가 배열되어 있다. 1화소는 주사선(SCL)이 늘어나는 방향으로 나열한, 적색을 발광하는 적색 발광 부화소, 녹색을 발광하는 녹색 발광 부화소, 및, 청색을 발광하는 청색 발광 부화소의 3종류의 부화소로 구성되어 있다.
표시 장치는 (N/3)×M개의 2차원 매트릭스형상으로 배열된 화소로 구성되어 있다. 표시 프레임 레이트를 FR(회/초)로 한다. 제 m행째에 배열된 (N/3)개의 화소(N개의 부화소)의 각각을 구성하는 표시 소자(10)가 동시에 구동된다. 환언하면, 하나의 표시 소자행(DL)을 구성하는 N개의 표시 소자(10)에서는 그 발광/비발광의 타이밍은 그들이 속하는 표시 소자행 단위로 제어된다. 제 1행부터 제 M행까지의 표시 소자(10)를 행마다 주사하는 전 시간을 M으로 나눈 시간을 단위 시간(To)으로 나타낸다. 상술한 바와 같이, 단위 시간(To)은 표시 장치를 행 단위로 선순차 주사할 때의 1행당의 주사 기간, 보다 구체적으로는 1수평 주사 기간(이른바 1H)의 시간 길이에 상당한다. 단위 시간(To)은 (1/FR)×(1/M)초 미만이다.
이하의 설명에서는 편리함을 위해, M행의 표시 소자(10)를 인접하는 표시 소자행(DL)으로 이루어지는 복수의 표시 소자행군으로 나누고, 각 표시 소자행군을 구성하는 복수의 표시 소자행(DL)의 수(Q)는 모든 표시 소자행군에서 같은 값이라고 한다. 또한, 기록 처리를, Q회, 순차로 행할 때에는 표시 소자행군을 구성하는 표시 소자행의 배치의 순서에 응하여 행하는 것으로 한다. 도 1에는 한 예로서, Q=5인 경우를 나타내였다. 표시 소자행군의 수를 P로 나타내면, 이 경우에는 P=M/5이다. 제 1번째의 표시 소자행군(LG1)은 표시 소자행(DL1) 내지 표시 소자행(DL5)으로 구성되어 있고, 제 2번째의 표시 소자행군(LG2)은 표시 소자행(DL6) 내지 표시 소자행(DL10)으로 구성되어 있다. 제 P번째의 표시 소자행군(LGP)은 표시 소자행(DLM-4) 내지 표시 소자행(DLM)으로 구성되어 있다(도 1에서는 표시 소자행(DL6) 내지 표시 소자행(DL10), 표시 소자행(DLM-4) 내지 표시 소자행(DLM-2)의 도시는 생략되어 있다). 또한, Q=5는 어디까지나 예시에 지나지 않는다.
여기서, 제 p번째(단, p=1, 2, 3 …, P)의 표시 소자행군을 부호 LGp로 나타내고, 표시 소자행군(LGp)에서의 제 q행째(단, q=1, 2, 3 …, Q)의 표시 소자행(DL)을, 제 [p, q]행의 표시 소자행(DL)으로 나타낸다. M행의 표시 소자(10)는 인접하는 표시 소자행(DL)으로 이루어지는 표시 소자행군(LG)으로 나뉘여 있고, 각 표시 소자행군(LG)을 구성하는 표시 소자행(DL)의 수(Q)는 모든 표시 소자행군(LG)에서 같은 값이라는 조건하에서는 제 [p, q]행의 표시 소자행(DL)은 제 (Q·(p-1)+q)행째의 표시 소자행(DL)에 대응한다. 이하의 설명에서는 예를 들면, 제 [p, q]행의 표시 소자행(DL)에 속하는 주사선(SCL)이나 급전선(PS1)을, [p, q]라는 표기를 이용하여 나타낸다. 다른 표시 소자행(DL)에서도 마찬가지이다. 또한, 신호선(DTL)에 인가하는 영상 신호(Vsig)도 같은 표기를 이용하여 나타낸다.
계속해서, 실시예의 표시 장치의 구동 방법(이하, 단지, 실시예의 구동 방법이라고 약칭한다)에 관해 설명한다. 도 4는 실시예의 구동 방법에서의 각종 타이밍의 모식도이다. 우선, 표시 장치를 행 단위로 선순차 주사하고, 1주사 기간, 보다 구체적으로는 1수평 주사 기간(이른바 1H) 내에서의 임계치 전압 캔슬 처리와 기록 처리를 행할 때, 1수평 주사 기간(1H) 내의 기간(Ta)에서 임계치 전압 캔슬 처리를 행하고, 그 후, 1수평 주사 기간(1H) 내의 기간(tb)에서 기록 처리를 행한다고 한다. 상술한 바와 같이, 1수평 주사 기간(1H)은 본 발명에서의 단위 시간(To)에 상당하고, To=Ta+tb라는 관계에 있다.
또한, 제 1 기간에서 일제히 임계치 전압 캔슬 처리를 행한다, 종래예의 표시 장치의 구동 방법(이하, 단지, 종래예의 구동 방법이라고 약칭한다)에서의 각종 타이밍의 모식도를, 도 5에 도시한다.
또한, 임계치 전압 캔슬 처리의 동작에 관해서는 나중에, 도 6의 [기간-TP(2)2]에서의 동작 설명에서 상세히 설명한다. 마찬가지로, 기록 처리의 동작의 상세에 관해서도, 도 6의 [기간-TP(2)4]에서의 동작 설명에서 상세히 설명한다.
실시예의 구동 방법에서는 제 p번째의 표시 소자행군(LGp)을 구성하는 Q행의 표시 소자행(DL)에 관해, Q×(1H)=Q×To로 표시되는 기간(TQ)의 전반(제 1 기간)에서, 표시 소자행군(LG)을 구성하는 Q×N개의 표시 소자(10)에 대해, 소정의 기준 전압(Vofs)을 구동 트랜지스터(TRD)의 게이트 전극에 인가함과 함께 한쪽의 소스/드레인 영역에 소정의 구동 전압(VCC-H)을 인가하고, 이로서, 다른쪽의 소스/드레인 영역의 전위를 기준 전압(Vofs)으로부터 구동 트랜지스터(TRD)의 임계치 전압(Vth)을 뺀 전위를 향하여 변화시키는 임계치 전압 캔슬 처리를, 표시 소자행 단위로 행한다.
또한, 기간(TQ)의 후반(제 2 기간)에서, 표시 소자행(DL)을 구성하는 N개의 표시 소자(10)에 대해 영상 신호를 구동 트랜지스터(TRD)의 게이트 전극에 인가하는 기록 처리를, Q회, 순차로 행한다.
그리고, 실시예의 구동 방법에서는 기간(TQ)의 반분을 초과하지 않는 기간 내에 기록 처리를, Q회, 순차로 행함과 함께, 표시 소자행군(LG)을 구성하는 각 표시 소자행(DL)에서의 임계치 전압 캔슬 처리의 종료부터 기록 처리의 시작까지의 기간(이하, 단지, 「대기 기간」으로 부르는 경우가 있다)의 길이가 일정하게 되도록, 임계치 전압 캔슬 처리를 행한다.
또한, 대기 기간에서의 동작에 관해서는 나중에, 도 6의 [기간-TP(2)3]에서의 동작 설명에서 상세히 설명한다.
또한, 실시예의 구동 방법에서는 표시 소자행군(LG)을 구성하는 각 표시 소자행(DL)에서 임계치 전압 캔슬 처리를 행하는 기간의 길이는 일정하게 한다. 이 구성에서는 표시 소자행(DL)에서의 임계치 전압 캔슬 처리를 행하는 기간과 기록 처리를 행하는 기간의 관계는 각 표시 소자행(DL)에서 같게 된다.
도 4에 도시하는 바와 같이, 기간(TQ)의 전반(제 1 기간)은 길이가 Q×Ta의 기간이다. 기간(TQ)의 후반(제 2 기간)은 길이가 Q×tb의 기간이다.
제 1 기간의 동안, 신호 출력 회로(102)의 동작에 의거하여, 데이터선(DTL)에 소정의 기준 전압(Vofs)을 인가한다. 또한, 제 2 기간의 동안, 신호 출력 회로(102)의 동작에 의거하여, 데이터선(DTL)에 각 표시 소자행(DL)에 대응하는 영상 신호를, 기간(tb)마다, 순차로, 인가한다. 구체적으로는 제 2 기간의 시기(始期)부터 기간(tb)의 동안, 데이터선(DTL)에는 제 [p, 1]행의 표시 소자행(DL)에 대응하는 영상 신호(Vsig_[p, 1])를 인가하고, 그 후, 데이터선(DTL)에는 제 [p, 2]행의 표시 소자행(DL)에 대응하는 영상 신호(Vsig_[p, 2])를 , 기간(tb)의 동안, 인가한다. 제 [p, 3]행 이후의 표시 소자행(DL)에 대응하는 영상 신호(Vsig)에서도 마찬가지이다.
제 1 기간의 동안, 데이터선(DTL)의 전압은 기준 전압(Vofs)이다. 실시예에서는 기록 트랜지스터(TRW)를 통하여 데이터선(DTL)으로부터 구동 트랜지스터(TRD)의 게이트 전극에 기준 전압(Vofs)을 인가함과 함께, 급전선(PS1)으로부터 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역에 소정의 구동 전압(VCC-H)을 인가하여, 임계치 전압 캔슬 처리를 행한다. 따라서, 제 1 기간 내는 임계치 전압 캔슬 처리를 행할 수 있는 기간이다.
여기서, 제 1 기간의 종기(end)부터 영상 신호의 기록 처리를 행하기까지의 기간은 기록 처리의 순번의 관계로부터, 제 [p, Q]행의 표시 소자행(DL)에 관해 최장이 되고, 그 기간은 (Q-1)×tb가 된다. 환언하면, 제 [p, Q]행에서는 대기 기간이 (Q-1)×tb보다 짧아지는 일은 없다.
따라서 실시예의 구동 방법에서는 제 [p, 1]행 내지 제 [p, Q]행의 표시 소자행(DL)에서의 대기 기간이 전부 일정, 구체적으로는 (Q-1)×tb가 되도록, 임계치 전압 캔슬 처리를 행한다. 구체적으로는 임계치 전압 캔슬 처리의 종기는 상술한 조건을 충족시키도록 설정되어 있다. 또한, 이 경우, 대기 기간을 일정하게 하는 조건하에서 대기 기간은 취할 수 있는 최단의 기간으로 설정되어 있다.
그리고, 대기 기간이 (Q-1)×tb로 일정하게 되도록 설정한 경우, 제 1 기간의 시기부터 임계치 전압 캔슬 처리의 종기까지가 최단이 되는 것은 제 [p, 1]행의 표시 소자행(DL)이다. 이 기간의 길이(ta')는 이하의 식(A)으로 나타낼 수 있다.
식(A)
ta'=Q×ta-(Q-1)×tb = ta+(Q-1)×(ta-tb)
따라서, 임계치 전압 캔슬 처리를 행하는 기간의 길이를 일정하게 하는 조건하에서, 임계치 전압 캔슬 처리를 행할 수 있는 기간의 최장의 길이는 상술한 ta'가 된다. 실시예의 구동 방법에서는 임계치 전압 캔슬 처리를 행하는 시기와 종기의 사이가, 상술한 ta'가 되고, 또한, 제 [p, 1]행 내지 제 [p, Q]행의 표시 소자행(DL)에서의 대기 기간의 전부가 (Q-1)×tb가 되도록, 임계치 전압 캔슬 처리를 행한다.
이 경우, 제 1 기간의 시기부터, 임계치 전압 캔슬 처리를 행하는 시기까지의 기간의 길이는 제 [p, Q]행의 표시 소자행(DL)에서 최장이 되고, 제 [p, 1]행의 표시 소자행(DL)에서 최단이 된다. 제 [p, q]행의 표시 소자행(DL)에서는 제 1 기간의 시기부터, 임계치 전압 캔슬 처리를 행하는 시기까지의 기간의 길이는 (q-1)×tb이다.
여기서, 기간(TQ)의 반분을 초과하지 않는 기간 내에 기록 처리를, Q회, 순차로 행하기 때문에, 제 2 기간은 제 1 기간보다도 짧다. 그리고, 제 1 기간의 길이는 Q×Ta, 제 2 기간의 길이는 Q×tb이기 때문에, Ta>tb이다. 따라서, 식(A)의 제 2항은 항상 정(正)의 값이다. 1수평 주사 기간(1H) 내에서의 임계치 전압 캔슬 처리와 기록 처리를 행하는 경우에 비하여, 임계치 전압 캔슬 처리를 행하는 기간이 길어지기 때문에, 양호하게 임계치 전압 캔슬 처리를 행할 수가 있다.
도 5에 도시하는 종래예의 구동 방법에서는 제 1 기간에서 일제히 임계치 전압 캔슬 처리를 행하기 때문에, 제 [p, 1]행 내지 제 [p, Q]행의 표시 소자행(DL)에서, 각 표시 소자행마다 대기 기간의 길이가 다르다. 이에 대해, 실시예의 구동 방법에서는 대기 기간이 일정하다. 따라서, 대기 기간의 동안에 리크 전류 등에 의해 구동 트랜지스터(TRD)의 다른쪽의 소스/드레인 영역의 전위가 변화하여도, 그 변화의 정도는 제 [p, 1]행 내지 제 [p, Q]행의 표시 소자행(DL)을 구성하는 표시 소자(10)에서 거의 같게 된다.
상술한 구동 트랜지스터(TRD)의 다른쪽의 소스/드레인 영역의 전위 변화에 수반하는 휘도 변화의 정도도, 제 [p, 1]행 내지 제 [p, Q]행의 표시 소자행(DL)을 구성하는 표시 소자(10)에서 거의 같게 되기 때문에, 상대적인 휘도 변화가 시인되기 어렵게 된다. 이에 의해, 표시되는 화상의 휘도의 균일성을 개선할 수 있다.
계속해서, 실시예의 구동 방법에서의, 제 [p, q]행의 표시 소자행(DL)에서의 제 n열째의 표시 소자(10)의 동작을 상세히 설명한다.
이하의 설명에서, 전압 또는 전위의 값을 이하와 같이 하지만, 이것은 어디까지나 설명을 위한 값이고, 이들의 값으로 한정되는 것이 아니다.
Vsig : 발광부(ELP)에서의 휘도를 제어하기 위한 영상 신호: 1볼트(흑 표시) 내지 8 볼트(백표시)
VCC-H : 발광부(ELP)에 전류를 흘리기 위한 구동 전압: 20볼트
VCC-L : 제 2 노드 초기화 전압: -10볼트
Vofs : 구동 트랜지스터(TRD)의 게이트 전극의 전위(제 1 노드(ND1)의 전위)를 초기화하기 위한 기준 전압: 0볼트
Vth : 구동 트랜지스터(TRD)의 임계치 전압: 3볼트
VCat : 발광부(ELP)의 캐소드 전극에 인가되는 전압: 0볼트
Vth-EL : 발광부(ELP)의 임계치 전압: 3볼트
실시예의 구동 방법에서의 표시 소자(10)의 동작을 설명하기 위한 타이밍 차트를 모식적으로 도 6에 도시하고, 표시 소자(10)의 각 트랜지스터의 도통 상태/비도통 상태 등을 모식적으로 도 7의 (A) 내지 (F), 및, 도 8의 (A) 내지 (C)에 도시한다.
[기간-TP(2)-1](도 6, 도 7의 (A)참조)
이 [기간-TP(2)-1]은 예를 들면, 전(previous)의 표시 프레임에서의 동작이고, 전회의 각종의 처리 완료 후에 제 [p, q]행의 표시 소자(10)가 발광 상태에 있는 기간이다. 즉, 제 [p, q]행, 제 n열째의 부화소를 구성하는 표시 소자(10)에서의 발광부(ELP)에는 후술하는 식(5)에 의거한 드레인 전류(I'ds)가 흐르고 있고, 제 [p, q]행, 제 n열째의 부화소를 구성하는 표시 소자(10)의 휘도는 이러한 드레인 전류(I'ds)에 대응하는 값이다. 여기서, 기록 트랜지스터(TRW)는 비도통 상태이고, 구동 트랜지스터(TRD)는 도통 상태이다. 제 [p, q]행의 표시 소자(10)의 발광 상태는 발광 기간의 길이가 일정하게 되도록 계속된다. 도 6에 도시하는 예에서는 제 p'번째의 표시 소자행군에 대응하는 기간(TQ)(편리함을 위해, TQ(p')로 나타낸다)에서의, 제 [p', q]행의 표시 소자행(DL)에 대응하는 영상 신호(Vsig_[p', q])가 데이터선(DTL)에 인가되는 기간의 종기까지 계속된다.
또한, 각 기간(TQ)에 대응하여, 데이터선(DTLn)에는 기준 전압(Vofs)으로 영상 신호(Vsig)가 인가된다. 그러나, 기록 트랜지스터(TRW)는 비도통 상태이기 때문에, [기간-TP(2)-1]에서 데이터선(DTLn)의 전위(전압)가 변화하여도, 제 1 노드(ND1)와 제 2 노드(ND2)의 전위는 변화하지 않는다(실제로는 기생 용량 등의 정전 결합에 의한 전위 변화가 생길 수 있지만, 통상, 이들은 무시할 수 있다). 후술하는 [기간-TP(2)0]에서도 마찬가지이다.
도 6에 도시하는 [기간-TP(2)0] 내지 [기간-TP(2)3]은 전회의 각종의 처리 완료 후의 발광 상태가 종료된 후로부터, 다음 기록 처리가 행하여지기 직전까지의 동작 기간이다. 그리고, [기간-TP(2)0] 내지 [기간-TP(2)4]에서, 제 [p, q]행의 표시 소자(10)는 원칙으로서 비발광 상태에 있다. 도 6에 도시하는 바와 같이, [기간-TP(2)1] 내지 [기간-TP(2)4]은 제 p번째의 표시 소자행군(LGp)에 대응하는 기간(TQ)(편리함을 위해, 기간(TQ)(p)으로 나타낸다)에 포함된다. [기간-TP(2)4]에 계속되는 [기간-TP(2)5]은 기간(TQ)(p)의 일부를 포함하는 경우가 있다. 구체적으로는 데이터선(DTL)에 제 [p, q]행의 표시 소자행(DL)에 대응하는 영상 신호(Vsig_[p, q])가 인가된 기간의 종기부터 기간(TQ)(p)의 종기까지가, [기간-TP(2)5]에 포함된다.
이하, [기간-TP(2)0] 내지 [기간-TP(2)5]의 각 기간에 관해 설명한다.
[기간-TP(2)0](도 6, 도 7의 (B)참조)
이 [기간-TP(2)0]은 예를 들면, 전의 표시 프레임부터 현 표시 프레임에서의 동작이다. 즉, 이 [기간-TP(2)0]은 전의 표시 프레임에서의, 제 [p', q+1]행의 표시 소자행(DL)에 대응하는 영상 신호(Vsig)_[p', q+1]의 인가의 시기부터, 현 표시 프레임에서의 기간(TQ)(p)의 시기까지의 기간이다. 그리고, 이 [기간-TP(2)0]에서, 제 [p, q]행의 표시 소자(10)는 원칙으로서 비발광 상태에 있다. [기간-TP(2)0]의 시기에서, 전원부(100)로부터 급전선(PS1[p, q])에 공급되는 전압이 구동 전압(VCC-H)으로부터 제 2 노드 초기화 전압(VCC-L)으로 전환된다. 그 결과, 제 2 노드(ND2)의 전위는 VCC-L까지 저하되고, 발광부(ELP)의 애노드 전극과 캐소드 전극 사이에 역방향 전압이 인가되고, 발광부(ELP)는 비발광 상태가 된다. 또한, 제 2 노드(ND2)의 전위 저하를 모방하도록, 제 1 노드(ND1)(구동 트랜지스터(TRD)의 게이트 전극)의 전위도 저하된다.
[기간-TP(2)1](도 6, 도 7의 (C)참조)
그리고, 현 표시 프레임에서의 기간(TQ)(p)이 시작된다. 데이터선(DTLn)의 전압이, 전기 간TQ(p-1)에서의 영상 신호로부터, 기준 전압(Vofs)으로 전환된다.
이 [기간-TP(2)1]은 도 4에 도시하는 제 1 기간의 시기부터 임계치 전압 캔슬 처리의 시기까지의 기간에 대응한다. [기간-TP(2)1]의 길이는 도 4를 참조하여 설명한 바와 같이, (q-1)×tb이다. 표시 소자(10)는 종전의 상태를 유지한다.
[기간-TP(2)2](도 6, 도 7의 (D) 내지 (F)참조)
이 [기간-TP(2)2]은 도 4에 도시하는 임계치 전압 캔슬 처리를 행하는 기간에 상당한다. 이 기간의 길이는 도 4를 참조하여 설명한 바와 같이, ta'=Ta+(Q-1)×(Ta-tb)이다. 그리고, 기준 전압(Vofs)을 구동 트랜지스터(TRD)의 게이트 전극에 인가함과 함께 한쪽의 소스/드레인 영역에 소정의 구동 전압을 인가하고, 이로서, 다른쪽의 소스/드레인 영역의 전위를 기준 전압(Vofs)으로부터 구동 트랜지스터(TRD)의 임계치 전압(Vth)을 뺀 전위를 향하여 변화시키는 임계치 전압 캔슬 처리를, 표시 소자행 단위로 행한다.
구체적으로는 [기간-TP(2)2]의 시기에, 주사선(SCL[p, q])을 하이 레벨로 함에 의해, 기록 트랜지스터(TRW)를 도통 상태로 한다(도 7의 (D)). 그리고, 데이터선(DTLn)으로부터 기준 전압(Vofs)을 구동 트랜지스터(TRD)의 게이트 전극에 인가한다. 그 결과, 제 1 노드(ND1)의 전위는 Vofs(0볼트)가 된다. 급전선(PS1[p, q])으로부터 제 2 노드 초기화 전압(VCC-L)(-10볼트)을 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역에 인가하고 있기 때문에, 제 2 노드(ND2)의 전위는 계속해서 VCC-L이다.
제 1 노드(ND1)와 제 2 노드(ND2) 사이의 전위차는 10볼트이고, 구동 트랜지스터(TRD)의 임계치 전압(Vth)은 3볼트이기 때문에, 구동 트랜지스터(TRD)는 도통 상태이다. 또한, 제 2 노드(ND2)에서 발광부(ELP)에 구비된 캐소드 전극과의 사이의 전위차는 -10볼트이고, 발광부(ELP)의 임계치 전압(Vth-EL)을 초과하지 않는다.
계속해서, 기록 트랜지스터(TRW)의 도통 상태를 유지한 상태에서, 급전선(PS1[p, q])의 전압을, 전압(VCC-L)으로부터 구동 전압(VCC-H)으로 전환한다. 그 결과, 제 1 노드(ND1)의 전위는 변화하지 않지만(Vofs=0볼트를 유지), 제 1 노드(ND1)의 전위에서 구동 트랜지스터(TRD)의 임계치 전압(Vth)을 뺀 전위를 향하여, 제 2 노드(ND2)의 전위는 변화한다. 즉, 제 2 노드(ND2)의 전위가 상승한다(도 7의 (E)).
이 [기간-TP(2)2]이 충분히 길면, 구동 트랜지스터(TRD)의 게이트 전극과 다른쪽의 소스/드레인 영역 사이의 전위차가 Vth에 달하고, 구동 트랜지스터(TRD)는 비도통 상태가 된다(도 7의 (F)). 즉, 제 2 노드(ND2)의 전위가 (Vofs -Vth)에 근접하고, 최종적으로 (Vofs -Vth)가 된다. 여기서, 이하의 식(2)이 보증되어 있으면, 환언하면, 식(2)을 만족하도록 전위를 선택, 결정하여 두면, 발광부(ELP)가 발광하는 일은 없다.
식(2)
(Vofs -Vth)<(Vth-EL+VCat)
이상 설명한 바와 같이, 구동 트랜지스터(TRD)의 임계치 전압(Vth), 및, 기준 전압(Vofs)만에 의존하여, 제 2 노드(ND2)의 전위는 결정된다. 그리고, 발광부(ELP)의 임계치 전압(Vth-EL)과는 관계가 없다.
[기간-TP(2)3](도 6, 도 8의 (A) 및 (B)참조)
이 [기간-TP(2)3]은 도 4를 참조하여 설명한 「대기 기간」에 상당한다. 이 기간의 길이는 도 4를 참조하여 설명한 바와 같이, (Q-1)×tb이다. [기간-TP(2)3]의 시작시, 주사선(SCL[p, q])을 로우 레벨로 함에 의해, 기록 트랜지스터(TRW)를 비도통 상태로 한다(도 8의 (A)).
임계치 전압 캔슬 처리에서 구동 트랜지스터(TRD)가 비도통 상태에 달하여 있다고 하면, 이상적으로는 제 1 노드(ND1)와 제 2 노드(ND2)의 전위는 변화하지 않는다. 그러나, 실제로는 제 2 노드(ND2)의 전위는 구동 트랜지스터(TRD)나 발광부(ELP)로부터의 리크 전류에 의해, 임계치 전압 캔슬 처리에 의해 설정한 전위로부터 서서히 변화(상승)한다. 또한, 임계치 전압 캔슬 처리에서 구동 트랜지스터(TRD)가 비도통 상태에 달하지 않은 경우에는 구동 트랜지스터(TRD)를 통하여 리크 전류를 초과하는 값의 전류가 제 2 노드(ND2)에 흐르고, 제 2 노드(ND2)의 전위는 변화(상승)한다. [기간-TP(2)3]에서의 제 2 노드(ND2)의 전위의 변화량(△Vw)은 [기간-TP(2)3]의 길이, 즉, 대기 기간의 길이가 길어질수록, 커진다. 또한, 제 1 노드(ND1)의 전위도 부트스트랩 동작에 의해 상승한다.
종래예의 구동 방법에서는 [기간-TP(2)3]의 길이가 표시 소자행마다 다르기 때문에, 상술한 변화량(△Vw)이 표시 소자행마다 다르다. 한편, 상술한 바와 같이, 실시예의 구동 방법에서는 [기간-TP(2)3]의 길이가 일정하다. 따라서, 상술한 변화량(△Vw)의 값은 각 표시 소자(10)에서 거의 같게 된다.
[기간-TP(2)4](도 6, 도 8의 (C)참조)
제 [p, q]행의 표시 소자행(DL)에 대응하는 영상 신호(Vsig_[p, q])가 데이터선(DTLn)에 인가되는 이 기간 내에, 기록 처리를 행한다. 주사선(SCL[p, q])으로부터의 주사 신호에 의해 기록 트랜지스터(TRW)를 도통 상태로 한다. 그리고, 기록 트랜지스터(TRW)를 통하여, 데이터선(DTLn)으로부터 영상 신호(Vsig_[p, q])를 제 1 노드(ND1)에 인가한다. 그 결과, 제 1 노드(ND1)의 전위는 Vsig_[p, q]로 상승한다. 구동 트랜지스터(TRD)는 도통 상태이다.
여기서, 용량부(C1)의 값을 값(c1)으로 하고, 발광부(ELP)의 용량(CEL)의 값을 값(cEL)으로 한다. 그리고, 구동 트랜지스터(TRD)의 게이트 전극과 다른쪽의 소스/드레인 영역 사이의 용량의 값을 cgs로 한다. 제 1 노드(ND1)와 제 2 노드(ND2) 사이의 용량치를 부호 cA로 나타내면, cA=c1+cgs이다. 또한, 제 2 노드(ND2)와 제 2의 급전선(PS2) 사이의 용량치를 부호 cB로 나타내면, cB=cEL이다. 또한, 발광부(ELP)의 양단에, 추가의 용량부가 병렬로 접속되어 있는 구성이라도 좋지만, 그 경우에는 cB에는 다시 추가의 용량부의 용량치가 가산된다.
구동 트랜지스터(TRD)의 게이트 전극의 전위가 Vofs로부터 Vsig_[p, q](>Vofs)로 변화한 때, 제 1 노드(ND1)와 제 2 노드(ND2) 사이의 전위는 변화한다. 즉, 구동 트랜지스터(TRD)의 게이트 전극의 전위(=제 1 노드(ND1)의 전위)의 변화분(Vsig_[p, q] -Vofs)에 의거한 전하가, 제 1 노드(ND1)와 제 2 노드(ND2) 사이의 용량치와, 제 2 노드(ND2)와 제 2의 급전선(PS2) 사이의 용량치에 응하여, 분배된다. 그런데도 불구하고, 값(cb)(=cEL)이, 값(cA)(=c1+cgs)과 비교하여 충분히 큰 값이면, 제 2 노드(ND2)의 전위의 변화는 작다. 그리고, 일반적으로, 발광부(ELP)의 용량(CEL)의 값(cEL)은 용량부(C1)의 값(c1) 및 구동 트랜지스터(TRD)의 기생 용량의 값(cgs)보다도 크다. 편리함을 위해, 이하, 제 1 노드(ND1)의 전위 변화에 의해 생기는 제 2 노드(ND2)의 전위 변화는 고려하지 않고 설명을 행한다. 또한, 도 6에 도시한 구동의 타이밍 차트에서는 제 1 노드(ND1)의 전위 변화에 의해 생기는 제 2 노드(ND2)의 전위 변화를 고려하지 않고 나타내였다.
상술한 기록 처리에서는 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역에는 급전선(PS1[p, q])으로부터 구동 전압(VCC-H)이 인가된 상태에서, 구동 트랜지스터(TRD)의 게이트 전극에 영상 신호(Vsig_[p, q])가 인가된다. 이 때문에, 도 6에 도시하는 바와 같이, [기간-TP(2)4]에서 제 2 노드(ND2)의 전위가 상승한다. 이 전위의 상승량(도 6에 도시하는 △V)에 관해서는 후술한다. 구동 트랜지스터(TRD)의 게이트 전극(제 1 노드(ND1))의 전위를 Vg, 구동 트랜지스터(TRD)의 다른쪽의 소스/드레인 영역(제 2 노드(ND2))의 전위를 Vs로 하였을 때, [기간-TP(2)4]에서의 제 2 노드(ND2)의 전위의 상승을 고려하지 않는다면, Vg의 값, Vs의 값은 이하와 같이 된다. 제 1 노드(ND1)와 제 2 노드(ND2)의 전위차, 즉, 구동 트랜지스터(TRD)의 게이트 전극과 소스 영역으로서 작용하는 다른쪽의 소스/드레인 영역 사이의 전위차(Vgs)는 이하의 식(3)으로 나타낼 수 있다.
식(3)
Vg=Vsig_[p, q]
Vs≒Vofs-Vth+△Vw
Vgs≒Vsig_[p, q] -(Vofs -Vth+△Vw)
즉, 구동 트랜지스터(TRD)에 대한 기록 처리에서 얻어진 Vgs는 기본적으로는 발광부(ELP)에서의 휘도를 제어하기 위한 영상 신호(Vsig_[p, q]), 구동 트랜지스터(TRD)의 임계치 전압(Vth), 및, 기준 전압(Vofs)에 의존하고 있다. 그리고, 발광부(ELP)의 임계치 전압(Vth-EL)과는 관계가 없다.
계속해서, 상술한 [기간-TP(2)4]에서의 제 2 노드(ND2)의 전위의 상승에 관해 설명한다. 상술한 구동 방법에서는 기록 처리에서, 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역에 구동 전압을 인가하고 있는 상태에서 기록 처리를 행하고, 이로서, 구동 트랜지스터(TRD)의 다른쪽의 소스/드레인 영역의 전위를 변화시킨다. 이에 의해, 구동 트랜지스터(TRD)의 특성(예를 들면, 이동도(μ)의 대소 등)에 응하여 구동 트랜지스터(TRD)의 다른쪽의 소스/드레인 영역의 전위(즉, 제 2 노드(ND2)의 전위)를 상승시키는 이동도 보정 처리가 행하여진다.
구동 트랜지스터(TRD)를 폴리실리콘 박막 트랜지스터 등으로 제작한 경우, 트랜지스터 사이에서 이동도(μ)에 편차가 생기는 것은 피하기 어렵다. 따라서, 이동도(μ)에 차이가 있는 복수의 구동 트랜지스터(TRD)의 게이트 전극에 같은 값의 영상 신호(Vsig)를 인가하였다고 하여도, 이동도(μ)가 큰 구동 트랜지스터(TRD)를 흐르는 드레인 전류(Ids)와, 이동도(μ)가 작은 구동 트랜지스터(TRD)를 흐르는 드레인 전류(Ids)의 사이에, 차이가 생겨 버린다. 그리고, 이와 같은 차이가 생기면, 표시 장치의 화면의 균일성(유니포미티)이 손상되어 버린다.
상술한 구동 방법에서는 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역에는 급전선(PS1[p, q])으로부터 구동 전압(VCC-H)이 인가된 상태에서, 구동 트랜지스터(TRD)의 게이트 전극에 영상 신호(Vsig_[p, q])가 인가된다. 이 때문에, 도 6에 도시하는 바와 같이, [기간-TP(2)4]에서 제 2 노드(ND2)의 전위가 상승한다. 구동 트랜지스터(TRD)의 이동도(μ)의 값이 큰 경우, 구동 트랜지스터(TRD)의 다른쪽의 소스/드레인 영역에서의 전위(즉, 제 2 노드(ND2)의 전위)의 상승량(△V)(전위 보정치)은 커진다. 역으로, 구동 트랜지스터(TRD)의 이동도(μ)의 값이 작은 경우, 구동 트랜지스터(TRD)의 다른쪽의 소스/드레인 영역에서의 전위의 상승량(△V)(전위 보정치)은 작아진다. 여기서, 구동 트랜지스터(TRD)의 게이트 전극과 소스 영역으로서 작용하는 다른쪽의 소스/드레인 영역 사이의 전위차(Vgs)는 식(3)으로부터 이하의 식(4)과 같이 변형된다.
식(4)
Vgs≒Vsig_[p, q] -(Vofs -Vth+△4Vw)-△V
또한, 기록 처리를 실행하는 소정의 시간(보다 정확하게는 [기간-TP(2)4]에서 기록 트랜지스터(TRW)를 도통 상태로 하는 전(全) 시간)은 표시 소자(10)나 표시 장치의 설계에 응하여 결정하면 좋다. 또한, 이 때의 구동 트랜지스터(TRD)의 다른쪽의 소스/드레인 영역에서의 전위(Vofs -Vth+△V+△Vw)가 이하의 식(2')을 만족하도록, 기록 처리를 실행하는 소정의 시간은 결정되어 있다고 한다. [기간-TP(2)4]에서, 발광부(ELP)가 발광하는 일은 없다. 이 이동도 보정 처리에 의해, 계수(k)(≡(1/2)·(W/L)·Cox)의 편차의 보정도 동시에 행하여진다.
식(2')
(Vofs-Vth+△V+△Vw)<(Vth-EL+VCat)
[기간-TP(2)5](도 6, 및, 도 8의 (D)참조)
기록 처리의 후, 구동 트랜지스터(TRD)의 게이트 전극에의 영상 신호의 인가가 정지됨에 의해, 용량부(C1)에 보존된 전압의 값에 응한 전류가 구동 트랜지스터(TRD)의 소스/드레인 영역을 통하여 발광부(ELP)에 흐른다.
이 [기간-TP(2)5]의 직전에, 주사 회로(101)의 동작에 의거하여 주사선(SCL[p, q])을 로우 레벨로 하고, 기록 트랜지스터(TRW)를 비도통 상태로 하고, 제 1 노드(ND1), 즉, 구동 트랜지스터(TRD)의 게이트 전극을 데이터선(DTLn)으로부터 전기적으로 분리한다.
구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역에 급전선(PS1[p, q])으로부터 구동 전압(VCC-H)이 인가된 상태를 유지하고 있기 때문에, 이상의 결과로서, 제 2 노드(ND2)의 전위는 상승한다.
여기서, 용량부(C1)가 존재하기 때문에, 이른바 부트스트랩 회로에서와 같은 현상이 구동 트랜지스터(TRD)의 게이트 전극에 생기고, 제 1 노드(ND1)의 전위도 상승한다. 그 결과, 구동 트랜지스터(TRD)의 게이트 전극과 소스 영역으로서 작용하는 다른쪽의 소스/드레인 영역 사이의 전위차(Vgs)는 식(4)의 값을 유지한다.
또한, 제 2 노드(ND2)의 전위가 상승하고, (Vth-EL+VCat)를 초과하기 때문에, 발광부(ELP)는 발광을 시작한다(도 6의 (F)참조). 이 때, 발광부(ELP)를 흐르는 전류는 구동 트랜지스터(TRD)의 드레인 영역부터 소스 영역으로 흐르는 드레인 전류(Ids)이기 때문에, 식(1)으로 나타낼 수 있다. 여기서, 식(1)과 식(4)으로부터, 식(1)은 이하의 식(5)과 같이 변형할 수 있다.
식(5)
Ids=k·μ·(Vsig_[p, q]-Vofs-△V-△Vw)2
따라서 발광부(ELP)를 흐르는 전류(Ids)는 예를 들면, Vofs를 0볼트로 설정하고, 또한, △V>>△Vw라고 하면, 발광부(ELP)에서의 휘도를 제어하기 위한 영상 신호(Vsig_[p, q])의 값으로부터, 구동 트랜지스터(TRD)의 이동도(μ)에 기인하는 전위 보정치(△V)의 값을 뺀 값의 2승에 비례한다. 환언하면, 발광부(ELP)를 흐르는 전류(Ids)는 발광부(ELP)의 임계치 전압(Vth-EL), 및, 구동 트랜지스터(TRD)의 임계치 전압(Vth)에는 의존하지 않는다. 즉, 발광부(ELP)의 발광량(휘도)은 발광부(ELP)의 임계치 전압(Vth-EL)의 영향, 및, 구동 트랜지스터(TRD)의 임계치 전압(Vth)의 영향을 받지 않는다. 그리고, 제 [p, q]행의 표시 소자(10)의 휘도는 이러한 전류(Ids)에 대응한 값이다.
게다가, 이동도(μ)가 큰 구동 트랜지스터(TRD)일수록 전위 보정치(△V)가 커지기 때문에, 식(4)의 좌변의 Vgs의 값이 작아진다. 따라서, 식(5)에서, 이동도(μ)의 값이 클수록, (Vsig_[p, q]-Vofs-△V-△Vw2)의 값이 작아지는 결과, 구동 트랜지스터(TRD)의 이동도(μ)의 편차(나아가서는 k의 편차)에 기인하는 드레인 전류(Ids)의 편차를 보정할 수 있다. 이에 의해, 이동도(μ)의 편차(나아가서는 k의 편차)에 기인하는 발광부(ELP)의 휘도의 편차를 보정할 수 있다.
그리고, 발광부(ELP)의 발광 상태를, 제 p'번째의 표시 소자행군에 대응하는 기간(TQ)(p')에서의, 제 [p', q]행의 표시 소자행(DL)에 대응하는 영상 신호(Vsig_[p', q])의 인가 기간의 종기까지 계속한다. 이 기간이 발광 기간이 된다.
이상, 바람직한 실시예에 의거하여 본 발명을 설명하였지만, 본 발명은 이 실시예로 한정되는 것이 아니다. 실시예에서 설명한 표시 장치나 표시 소자의 구성이나 구조, 표시 소자 및 표시 장치의 구동 방법의 공정은 예시이고, 적절히 변경할 수 있다.
실시예의 구동 방법에서는 대기 기간을 일정하게 하는 조건하에서 대기 기간을 최단의 기간으로 설정함과 함께, 임계치 전압 캔슬 처리를 행하는 기간의 길이를 일정하게 하는 조건하에서 임계치 전압 캔슬 처리를 행하는 기간을 최장의 기간으로 설정하였지만, 이것에 한하는 것이 아니다. 대기 기간은 반드시 최단의 기간으로 설정되어 있지 않아도 좋고, 임계치 전압 캔슬 처리를 행하는 기간도 반드시 최장의 기간으로 설정되어 있지 않아도 좋다.
실시예의 구동 방법에서는 표시 소자행군(LG)을 구성하는 각 표시 소자행(DL)에서 임계치 전압 캔슬 처리를 행하는 기간의 길이는 일정하다고 하였다. 임계치 전압 캔슬 처리를 행하는 기간의 길이의 상위가 특별한 영향을 주지 않는 경우에는 제 [p, 1]행 내지 제 [p, Q]행의 표시 소자행(DL)에서, 예를 들면 제 1 기간의 시기부터 임계치 전압 캔슬 처리를 시작한다는 구성으로 할 수도 있다.
또한, 도 9에 도시하는 바와 같이, 표시 소자(10)를 구성하는 구동 회로(11)가, 제 1 노드(ND1)에 접속된 트랜지스터(제 1 트랜지스터(TR1))를 구비하고 있는 구성이라도 좋다. 제 1 트랜지스터(TR1)에서는 한쪽의 소스/드레인 영역은 기준 전압(Vofs)이 인가되고, 다른쪽의 소스/드레인 영역은 제 1 노드(ND1)에 접속되어 있다. 제 1 트랜지스터 제어선(AZ1)을 통하여 제 1 트랜지스터 제어 회로(103)로부터의 제어 신호가 제 1 트랜지스터(TR2)의 게이트 전극에 인가되고, 제 1 트랜지스터(TR1)의 도통 상태/비도통 상태를 제어한다. 이에 의해, 제 1 노드(ND1)의 전위를 설정할 수 있다. 또한, 또다른 트랜지스터를 구비하고 있는 구성으로 할 수도 있다.
실시예에서는 구동 트랜지스터(TRD)가 n채널형인 것으로 하여 설명하였다. 구동 트랜지스터(TRD)를 p채널형 트랜지스터로 하는 경우에는 발광부(ELP)의 애노드 전극과 캐소드 전극을 교체한 결선을 하면 좋다. 또한, 이 구성에서는 드레인 전류의 흐르는 방향이 변하기 때문에, 급전선 등에 인가하는 전압의 값 등을 적절히 변경하면 좋다.
본 출원은 JP-2009-245176호(2009년 10월 26일 출원)에 근거한 우선권주장출원이다.
이상, 본 발명의 실시예를 도면을 참조하여 상술하여 왔지만, 구체적인 구성은 이 실시예에 한 정되는 것이 아니라, 본 발명의 요지를 일탈하지않는 범위의 설계의 변경등이 있더라도 본 발명에 포함된다.

Claims (10)

  1. 구동 회로 및 전류 구동형의 발광부를 각각 갖는 표시 소자를 행방향과 열방향으로 2차원 매트릭스형상으로 배열함에 의해 형성되고,
    구동 회로가 게이트 전극과 소스/드레인 영역을 갖는 구동 트랜지스터를 적어도 구비하고, 구동 트랜지스터의 소스/드레인 영역을 통하여 발광부에 전류가 흐르는 표시 장치를 구동하는 표시 장치의 구동 방법에 있어서,
    표시 소자의 행수를 M으로 하고, 각 행을 구성하는 표시 소자의 수를 N으로 하고, 제 1행부터 제 M행까지의 표시 소자를 행마다 주사하는 전 시간을 M으로 나눈 시간을 단위 시간(To)으로 하였을 때,
    M행의 표시 소자를 복수의 표시 소자행군으로 나누고, 각 표시 소자행군을 구성하는 복수의 표시 소자행의 수(Q)와 단위 시간(To)과의 곱에 의해 나타내여지는 기간(TQ)에서, 표시 소자행군을 구성하는 Q×N개의 표시 소자에 대해, 소정의 기준 전압을 구동 트랜지스터의 게이트 전극에 인가함과 함께 한쪽의 소스/드레인 영역에 소정의 구동 전압을 인가하고, 이로서, 다른쪽의 소스/드레인 영역의 전위를 기준 전압에서 구동 트랜지스터의 임계치 전압을 뺀 전위를 향하여 변화시키는 임계치 전압 캔슬 처리를 표시 소자행 단위로 행하는 스텝과,
    표시 소자행을 구성하는 N개의 표시 소자에 대해 영상 신호를 구동 트랜지스터의 게이트 전극에 인가하는 기록 처리를 Q회 순차로 행하는 스텝을 포함하고,
    기간(TQ)의 반분을 초과하지 않는 기간 내에 기록 처리를, Q회, 순차로 행함과 함께, 표시 소자행군을 구성하는 각 표시 소자행에서의 임계치 전압 캔슬 처리의 종료부터 기록 처리의 시작까지의 기간의 길이가 일정하게 되도록, 임계치 전압 캔슬 처리를 행하는 것을 특징으로 하는 표시 장치의 구동 방법.
  2. 제1항에 있어서,
    표시 소자행군을 구성하는 각 표시 소자행에서의 임계치 전압 캔슬 처리를 행하는 기간의 길이는 일정한 것을 특징으로 하는 표시 장치의 구동 방법.
  3. 제1항에 있어서,
    표시 장치는 또한, 행방향으로 늘어나는 복수의 주사선과, 열방향으로 늘어나는 복수의 데이터선을 구비하고 있고,
    구동 회로는 주사선에 접속된 게이트 전극과, 데이터선에 접속된 한쪽의 소스/드레인 영역과, 구동 트랜지스터의 게이트 전극에 접속된 다른쪽의 소스/드레인 영역을 갖는 기록 트랜지스터를 또한 구비하고 있고,
    주사선으로부터의 주사 신호에 의거하여 기록 트랜지스터를 도통 상태로 하고, 데이터선으로부터 영상 신호 및 소정의 기준 전압을 구동 트랜지스터의 게이트 전극에 인가하는 것을 특징으로 하는 표시 장치의 구동 방법.
  4. 제1항에 있어서,
    구동 트랜지스터의 한쪽의 소스/드레인 영역에 소정의 구동 전압을 인가하고 있는 상태에서 기록 처리를 행하고, 이로서, 구동 트랜지스터의 다른쪽의 소스/드레인 영역의 전위를 변화시키는 것을 특징으로 하는 표시 장치의 구동 방법.
  5. 제4항에 있어서,
    구동 회로는 구동 트랜지스터의 다른쪽의 소스/드레인 영역에 접속된 한쪽의 전극과, 구동 트랜지스터의 게이트 전극에 접속된 다른쪽의 전극을 갖는 용량부를 또한 구비하고 있고,
    발광부는 구동 트랜지스터의 다른쪽의 소스/드레인 영역에 접속되어 있고,
    각 기록 처리의 후, 구동 트랜지스터의 게이트 전극에의 영상 신호의 인가가 정지됨에 의해, 용량부에 보존된 전압의 값에 응한 전류가 구동 트랜지스터의 소스/드레인 영역을 통하여 발광부에 흐르는 것을 특징으로 하는 표시 장치의 구동 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    표시 장치는 또한, 행방향으로 늘어나는 복수의 급전선을 구비하고 있고,
    구동 트랜지스터의 한쪽의 소스/드레인 영역은 급전선에 접속되어 있고, 급전선으로부터 소정의 구동 전압을 구동 트랜지스터의 한쪽의 소스/드레인 영역에 인가하는 것을 특징으로 하는 표시 장치의 구동 방법.
  7. 제1항에 있어서,
    발광부는 유기 일렉트로루미네선스 발광부로 이루어지는 것을 특징으로 하는 표시 장치의 구동 방법.
  8. 구동 회로 및 전류 구동형의 발광부를 각각 갖는 표시 소자를 행방향과 열방향으로 2차원 매트릭스형상으로 배열함에 의해 형성되는 표시 장치에 있어서,
    구동 회로가 게이트 전극과 소스/드레인 영역을 갖는 구동 트랜지스터를 적어도 구비하고,
    구동 트랜지스터의 소스/드레인 영역을 통하여 발광부에 전류가 흐르고,
    표시 소자의 행수를 M으로 하고, 각 행을 구성하는 표시 소자의 수를 N으로 하고, 제 1행부터 제 M행까지의 표시 소자를 행마다 주사하는 전 시간을 M으로 나눈 시간을 단위 시간(To)으로 하였을 때, M행의 표시 소자를 복수의 표시 소자행군으로 나누고, 각 표시 소자행군을 구성하는 복수의 표시 소자행의 수(Q)와 단위 시간(To)과의 곱에 의해 나타내여지는 기간(TQ)에서, 표시 소자행군을 구성하는 Q×N개의 표시 소자에 대해, 소정의 기준 전압을 구동 트랜지스터의 게이트 전극에 인가함과 함께 한쪽의 소스/드레인 영역에 소정의 구동 전압을 인가하고, 이로서, 다른쪽의 소스/드레인 영역의 전위를 기준 전압에서 구동 트랜지스터의 임계치 전압을 뺀 전위를 향하여 변화시키는 임계치 전압 캔슬 처리가, 표시 소자행 단위로 행하여지고, 표시 소자행을 구성하는 N개의 표시 소자에 대해 영상 신호를 구동 트랜지스터의 게이트 전극에 인가하는 기록 처리가, Q회, 순차로 행하여지고, 기간(TQ)의 반분을 초과하지 않는 기간 내에 기록 처리가, Q회, 순차로 행하여짐과 함께, 표시 소자행군을 구성하는 각 표시 소자행에서의 임계치 전압 캔슬 처리의 종료부터 기록 처리의 시작까지의 기간의 길이가 일정하게 되도록, 임계치 전압 캔슬 처리가 행하여지는 것을 특징으로 하는 표시 장치.
  9. 구동 회로 및 발광부를 각각 갖는 표시 소자를 행방향과 열방향으로 배열함에 의해 형성되는 표시 장치의 구동 방법에 있어서,
    소정의 기준 전압이 복수의 행(row)의 구동 트랜지스터의 게이트 전극에 인가되는 제1의 처리를 실행하는 스텝과,
    영상 신호가 하나의 행의 구동 트랜지스터의 게이트 전극에 인가되는 제2의 처리를 순차적으로 실행하는 스텝을 포함하고,
    상기 제1의 처리는 상기 제1의 처리의 종료부터 상기 제2의 처리의 시작까지의 기간의 길이가 각각의 행에서 일정하게 되도록 실행되는 것을 특징으로 하는 표시 장치의 구동 방법.
  10. 제9항에 있어서,
    상기 제1의 처리가 행해지는 기간의 길이는 각각의 행에서 일정한 것을 특징으로 하는 표시 장치의 구동 방법.
KR1020100099665A 2009-10-26 2010-10-13 표시 장치, 및, 표시 장치의 구동 방법 KR101659629B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009245176A JP2011090241A (ja) 2009-10-26 2009-10-26 表示装置、及び、表示装置の駆動方法
JPJP-P-2009-245176 2009-10-26

Publications (2)

Publication Number Publication Date
KR20110046274A true KR20110046274A (ko) 2011-05-04
KR101659629B1 KR101659629B1 (ko) 2016-09-26

Family

ID=43898029

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100099665A KR101659629B1 (ko) 2009-10-26 2010-10-13 표시 장치, 및, 표시 장치의 구동 방법

Country Status (4)

Country Link
US (1) US8094252B2 (ko)
JP (1) JP2011090241A (ko)
KR (1) KR101659629B1 (ko)
CN (1) CN102054430B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9685112B2 (en) 2011-12-09 2017-06-20 Joled Inc. Display unit, display panel, and method of driving the same, and electronic apparatus
JP2013122481A (ja) * 2011-12-09 2013-06-20 Sony Corp 表示装置およびその駆動方法、ならびに電子機器
JP5891493B2 (ja) * 2012-03-16 2016-03-23 株式会社Ｊｏｌｅｄ 表示パネルおよびその駆動方法、表示装置ならびに電子機器
US9448643B2 (en) * 2013-03-11 2016-09-20 Barnes & Noble College Booksellers, Llc Stylus sensitive device with stylus angle detection functionality
US9424794B2 (en) * 2014-06-06 2016-08-23 Innolux Corporation Display panel and display device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070024534A (ko) * 2004-05-20 2007-03-02 쿄세라 코포레이션 화상표시장치 및 그 구동방법
JP2009244666A (ja) * 2008-03-31 2009-10-22 Sony Corp パネルおよび駆動制御方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008233933A (ja) * 2001-10-30 2008-10-02 Semiconductor Energy Lab Co Ltd 半導体装置
JP2006003752A (ja) * 2004-06-18 2006-01-05 Casio Comput Co Ltd 表示装置及びその駆動制御方法
US7907137B2 (en) * 2005-03-31 2011-03-15 Casio Computer Co., Ltd. Display drive apparatus, display apparatus and drive control method thereof
FR2900492B1 (fr) * 2006-04-28 2008-10-31 Thales Sa Ecran electroluminescent organique
KR20080000294A (ko) * 2006-06-27 2008-01-02 엘지.필립스 엘시디 주식회사 유기전계 발광 디스플레이 장치 및 그 구동방법
JP5186888B2 (ja) * 2007-11-14 2013-04-24 ソニー株式会社 表示装置及びその駆動方法と電子機器
JP2009237041A (ja) * 2008-03-26 2009-10-15 Sony Corp 画像表示装置及び画像表示方法
CN100541586C (zh) * 2008-05-23 2009-09-16 上海广电光电子有限公司 有机发光显示器的像素电路及其驱动方法
JP2010002498A (ja) * 2008-06-18 2010-01-07 Sony Corp パネルおよび駆動制御方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070024534A (ko) * 2004-05-20 2007-03-02 쿄세라 코포레이션 화상표시장치 및 그 구동방법
JP2009244666A (ja) * 2008-03-31 2009-10-22 Sony Corp パネルおよび駆動制御方法

Also Published As

Publication number Publication date
CN102054430A (zh) 2011-05-11
JP2011090241A (ja) 2011-05-06
CN102054430B (zh) 2014-11-26
US20110096065A1 (en) 2011-04-28
KR101659629B1 (ko) 2016-09-26
US8094252B2 (en) 2012-01-10

Similar Documents

Publication Publication Date Title
KR101532183B1 (ko) 주사 구동 회로 및 주사 구동 회로를 구비한 표시 장치
JP5278119B2 (ja) 表示装置の駆動方法
KR102293409B1 (ko) 유기 발광 표시 장치
KR101529323B1 (ko) 표시장치 및 그 구동방법
JP5696463B2 (ja) 表示装置及び表示装置の駆動方法
JP5625864B2 (ja) 表示装置及び表示装置の駆動方法
JP5262930B2 (ja) 表示素子の駆動方法、及び、表示装置の駆動方法
JP2006317696A (ja) 画素回路および表示装置、並びに画素回路の制御方法
JP2008058853A (ja) 表示装置及びその製造方法
JP5652188B2 (ja) 表示装置
KR20150112108A (ko) 표시 장치
KR20090115661A (ko) 표시장치 및 표시장치의 구동방법
US9483978B2 (en) Display device and method of driving the same
KR101659629B1 (ko) 표시 장치, 및, 표시 장치의 구동 방법
KR20100051536A (ko) 유기 일렉트로 루미네선스 발광부의 구동 방법
JP4182919B2 (ja) 画素回路および表示装置
JP5293417B2 (ja) 表示装置の駆動方法
KR101634823B1 (ko) 표시 장치 및 표시 장치의 구동 방법, 및, 표시 소자의 구동 방법
US11844252B2 (en) Display device
JP2005338592A (ja) 表示装置
KR100699999B1 (ko) 유기 전계 발광 표시장치
KR100601375B1 (ko) 유기 전계 발광 표시장치
JP2011154086A (ja) 表示装置、及び、表示装置の駆動方法
CN116805476A (zh) 像素电路以及具有该像素电路的显示装置
KR20220089336A (ko) 유기 발광 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant