KR20100051536A - 유기 일렉트로 루미네선스 발광부의 구동 방법 - Google Patents

유기 일렉트로 루미네선스 발광부의 구동 방법 Download PDF

Info

Publication number
KR20100051536A
KR20100051536A KR1020090089959A KR20090089959A KR20100051536A KR 20100051536 A KR20100051536 A KR 20100051536A KR 1020090089959 A KR1020090089959 A KR 1020090089959A KR 20090089959 A KR20090089959 A KR 20090089959A KR 20100051536 A KR20100051536 A KR 20100051536A
Authority
KR
South Korea
Prior art keywords
node
light emitting
transistor
period
driving
Prior art date
Application number
KR1020090089959A
Other languages
English (en)
Inventor
준이치 야마시타
마사카즈 카토
카츠히데 우치노
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20100051536A publication Critical patent/KR20100051536A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/60—Circuit arrangements for operating LEDs comprising organic material, e.g. for operating organic light-emitting diodes [OLED] or polymer light-emitting diodes [PLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/046—Dealing with screen burn-in prevention or compensation of the effects thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명의 유기 일렉트로 루미네선스 발광부의 구동 방법은 (a) 전처리를 행하고, (b) 임계치 전압 캔슬 처리를 행하고, (c) 기록 처리를 행하고, (d) 제 1 노드를 부유 상태로 하고, (e) 유기 일렉트로 루미네선스 발광부를 구동한 후, 유기 일렉트로 루미네선스 발광부의 애노드 전극과 캐소드 전극 사이에 역방향 전압을 인가하는 일련의 공정을 적어도 1회 행하는 공정을 구비한 유기 일렉트로 루미네선스 발광부의 구동 방법으로서, 공정(a) 내지 공정(e)까지의 일련의 공정을 반복하여 행함과 함께, 공정(e)과 다음 공정(a) 사이에, 어떤 기간에 걸쳐서 유기 일렉트로 루미네선스 발광부의 애노드 전극과 캐소드 전극 사이에 순방향 전압을 인가하는 보조구동 공정을 구비하고 있고, 보조구동 공정의 종기로부터 다음 공정(b)의 종기까지의 기간을 1밀리초 이하로 한다.
유기 일렉트로 루미네선스 발광

Description

유기 일렉트로 루미네선스 발광부의 구동 방법{ORGANIC ELECTROLUMINESCENCE LIGHT EMITTING UNIT DRIVING METHOD}
본 발명은 유기 일렉트로 루미네선스 발광부의 구동 방법에 관한 것이다.
발광부를 구비한 표시 소자, 및, 이러한 표시 소자를 구비한 표시 장치가 주지이다. 예를 들면, 유기 재료의 일렉트로 루미네선스(Electroluminescence : 이하, EL이라고 약칭하는 경우가 있다)을 이용한 유기 일렉트로 루미네선스 발광부를 구비한 표시 소자(이하, 단지, 유기 EL 표시 소자라고 약칭하는 경우가 있다)는 저전압 직류 구동에 의한 고휘도 발광이 가능한 표시 소자로서 주목받고 있다.
액정 표시 장치와 마찬가지로, 예를 들면, 유기 EL 표시 소자를 구비한 표시 장치(이하, 단지, 유기 EL 표시 장치라고 약칭하는 경우가 있다)에서도, 구동 방식으로서, 단순 매트릭스 방식, 및, 액티브 매트릭스 방식이 주지이다. 액티브 매트릭스 방식은 구조가 복잡하게 된다는 결점은 있지만, 화상의 휘도를 높은 것으로 할 수 있는 등의 이점을 갖는다. 액티브 매트릭스 방식에 의해 구동되는 유기 EL 표시 소자에서는 발광층을 포함하는 유기층 등으로 구성된 발광부에 더하여, 발광부를 구동하기 위한 구동 회로를 구비하고 있다.
유기 일렉트로 루미네선스 발광부(이하, 단지, 발광부라고 약칭하는 경우가 있다)를 구동하기 위한 회로로서, 2개의 트랜지스터와 하나의 용량부로 구성된 구동 회로(2Tr/1C 구동 회로라고 부른다)가, 예를 들면, 일본국 특개2007-310311호 공보로부터 주지이다. 이 2Tr/1C 구동 회로는 도 2에 도시하는 바와 같이, 기록 트랜지스터(TRW), 구동 트랜지스터(TRD)의 2개의 트랜지스터로 구성되고, 나아가서는 하나의 용량부(C1)로 구성되어 있다. 여기서, 구동 트랜지스터(TRD)의 다른쪽의 소스/드레인 영역은 제 2 노드(ND2)를 구성하고, 구동 트랜지스터(TRD)의 게이트 전극은 제 1 노드(ND1)를 구성한다.
그리고, 도 5에 타이밍 차트를 도시하는 바와 같이 [기간-TP(2)1]에서, 임계치 전압 캔슬 처리를 행하기 위한 전처리가 실행된다. 즉, 주사선(SCL)으로부터의 신호에 의해 온 상태가 된 기록 트랜지스터(TRW)를 통하여, 데이터선(DTL)으로부터 제 1 노드 초기화 전압(VOfs)(예를 들면, 0볼트)을 제 1 노드(ND1)에 인가한다. 이로써, 제 1 노드(ND1)의 전위는 VOfs가 된다. 또한, 구동 트랜지스터(TRD)를 통하여, 전원부(100)로부터 제 2 노드 초기화 전압(VCC-L)(예를 들면, -10볼트)을 제 2 노드(ND2)에 인가한다. 이로써, 제 2 노드(ND2)의 전위는 VCC-L가 된다. 구동 트랜지스터(TRD)의 임계치 전압을 전압(Vth)(예를 들면, 3볼트)로 나타낸다. 구동 트랜지스 터(TRD)의 게이트 전극과 다른쪽의 소스/드레인 영역(이하, 편의상, 소스 영역이라고 부르는 경우가 있다) 사이의 전위차가 Vth 이상이 되고, 구동 트랜지스터(TRD)는 온 상태가 된다.
뒤이어, [기간-TP(2)2]에서, 임계치 전압 캔슬 처리가 행하여진다. 즉, 기록 트랜지스터(TRW)의 온 상태를 유지한 채로, 전원부(100)의 전압을 제 2 노드 초기화 전압(VCC-L)으로부터 구동 전압(VCC-H)(예를 들면, 20볼트)으로 전환한다. 그 결과, 제 1 노드(ND1)의 전위로부터 구동 트랜지스터(TRD)의 임계치 전압(Vth)을 뺀 전위를 향하여, 제 2 노드(ND2)의 전위는 변화한다. 즉, 부유 상태의 제 2 노드(ND2)의 전위는 상승한다. 그리고, 구동 트랜지스터(TRD)의 게이트 전극과 소스 영역 사이의 전위차가 Vth에 달하면, 구동 트랜지스터(TRD)가 오프 상태가 된다. 이 상태에서는 제 2 노드(ND2)의 전위는 대강 (VOfs-Vth)이다.
그 후, [기간-TP(2)3]에서, 기록 트랜지스터(TRW)를 오프 상태로 한다. 그리고, 데이터선(DTL)의 전압을 영상 신호에 상당한 전압[발광부(ELP)에서의 휘도를 제어하기 위한 영상 신호(구동 신호, 휘도 신호)(VSig_m)]으로 한다.
뒤이어, [기간-TP(2)4]에서, 기록 처리를 행한다. 구체적으로는 주사선(SCL)을 하이 레벨로 함에 의해 기록 트랜지스터(TRW)를 온 상태로 한다. 그 결과, 제 1 노드(ND1)의 전위는 영상 신호(VSig_m)로 상승한다.
여기서, 용량부(C1)의 값을 값(c1)으로 하고, 발광부(ELP)의 용량(CEL)의 값을 값(cEL)으로 한다. 그리고, 구동 트랜지스터(TRD)의 게이트 전극과 다른쪽의 소스/드레인 영역 사이의 기생 용량의 값을 cgs로 한다. 구동 트랜지스터(TRD)의 게이트 전극의 전위가 VOfs로부터 VSig_m (>VOfs)로 변화한 때, 용량부(C1)의 양단의 전위(환언하면, 제 1 노드(ND1)와 제 2 노드(ND2)의 전위)는 원칙으로서, 변화한다. 즉, 구동 트랜지스터(TRD)의 게이트 전극의 전위(=제 1 노드(ND1)의 전위)의 변화분(VSig_m-VOfs)에 의거한 전하가, 용량부(C1), 발광부(ELP)의 용량(CEL), 구동 트랜지스터(TRD)의 게이트 전극과 다른쪽의 소스/드레인 영역 사이의 기생 용량에 배분된다. 그런데도, 값(cEL)이, 값(c1) 및 값(cgs)과 비교하여 충분히 큰 값이면, 구동 트랜지스터(TRD)의 게이트 전극의 전위의 변화분(VSig_m-VOfs)에 의거한 구동 트랜지스터(TRD)의 다른쪽의 소스/드레인 영역(제 2 노드(ND2))의 전위의 변화는 작다. 그리고, 일반적으로, 발광부(ELP)의 용량(CEL)의 값(cEL)은 용량부(C1)의 값(c1) 및 구동 트랜지스터(TRD)의 기생 용량의 값(cgs)보다도 크다. 그래서, 설명의 편리를 위해, 제 1 노드(ND1)의 전위 변화에 의해 생기는 제 2 노드(ND2)의 전위 변화는 고려하지 않고 설명을 행한다. 또한, 도 5에 도시한 구동의 타이밍 차트는 제 1 노드(ND1)의 전위 변화에 의해 생기는 제 2 노드(ND2)의 전위 변화를 고려하지 않고 나타내였다.
상술한 동작에서는 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역에 전원부(100)로부터 전압(VCC-H)이 인가된 상태에서, 구동 트랜지스터(TRD)의 게이트 전극에 영상 신호(VSig_m)가 인가된다. 이 때문에, 도 5에 도시하는 바와 같이, [기간-TP(2)4]에서의 제 2 노드(ND2)의 전위가 상승한다. 이 전위의 상승량(△V)(전위 보정치)에 관해서는 후술한다. 구동 트랜지스터(TRD)의 게이트 전극(제 1 노드(ND1))의 전위를 Vg로 하고, 다른쪽의 소스/드레인 영역(제 2 노드(ND2))의 전위를 Vs로 하였을 때, 상술한 제 2 노드(ND2)의 전위의 상승량(△V)를 고려하지 않는다면, Vg의 값, Vs의 값은 이하와 같이 된다. 제 1 노드(ND1)와 제 2 노드(ND2)의 전위차, 즉, 구동 트랜지스터(TRD)의 게이트 전극과, 소스 영역으로서 일하는 다른쪽의 소스/드레인 영역 사이의 전위차(Vgs)는 이하의 식(A)으로 표시할 수 있다.
Vg=VSig_m
Vs≒VOfs-Vth
Vgs≒VSig_m-(VOfs-Vth) … (A)
즉, 구동 트랜지스터(TRD)에 대한 기록 처리에서 얻어진 Vgs는 발광부(ELP)에서의 휘도를 제어하기 위한 영상 신호(VSig_m), 구동 트랜지스터(TRD)의 임계치 전압(Vth), 및, 구동 트랜지스터(TRD)의 게이트 전극의 전위를 초기화하기 위한 전압(VOfs)만에 의존하고 있다. 그리고, 발광부(ELP)의 임계치 전압(Vth-EL)과는 관계가 없다.
뒤이어, 이동도 보정 처리에 관해 간단히 설명한다. 상술한 동작에서는 기록 처리에 있어서, 구동 트랜지스터(TRD)의 특성(예를 들면, 이동도(μ)의 대소 등)에 응하여 구동 트랜지스터(TRD)의 다른쪽의 소스/드레인 영역의 전위(즉, 제 2 노드(ND2)의 전위)를 변화시키는 이동도 보정 처리가 아울러서 행하여진다.
상술한 바와 같이, 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역에 전원부(100)로부터 전압(VCC-H)이 인가된 상태에서, 구동 트랜지스터(TRD)의 게이트 전극에 영상 신호(VSig_m)가 인가된다. 여기서, 도 5에 도시하는 바와 같이, [기간-TP(2)4]에서 제 2 노드(ND2)의 전위가 상승한다. 그 결과, 구동 트랜지스터(TRD)의 이동도(μ)의 값이 큰 경우, 구동 트랜지스터(TRD)의 소스 영역에서의 전위의 상승량(△V)(전위 보정치)은 커지고, 구동 트랜지스터(TRD)의 이동도(μ)의 값이 작은 경우, 구동 트랜지스터(TRD)의 소스 영역에서의 전위의 상승량(△V)(전위 보정치)은 작아진다. 구동 트랜지스터(TRD)의 게이트 전극과 소스 영역 사이의 전위차(Vgs)는 식(A)으로부터 이하의 식(B)과 같이 변형된다. 또한, [기간-TP(2)4]의 전시간(t0)은 유기 EL 표시 장치의 설계할 때, 설계치로서 미리 결정해 두면 좋다.
Vgs≒VSig_m-(VOfs-Vth)-△V … (B)
이상의 조작에 의해, 임계치 전압 캔슬 처리, 기록 처리, 이동도 보정 처리가 완료된다. 그리고, 그 후의 [기간-TP(2)5]의 시기(始期)에서, 주사선(SCL)으로부터의 신호에 의해 기록 트랜지스터(TRW)를 오프 상태로 함에 의해 제 1 노드(ND1)를 부유 상태로 한다. 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역(이하, 편의상, 드레인 영역이라고 부르는 경우가 있다)에는 전원부(100)로부터 전압(VCC-H)이 인가된 상태에 있다. 따라서, 이상의 결과로서, 제 2 노드(ND2)의 전위가 상승하고, 이른바 부트스트랩 회로에서와 같은 현상이 구동 트랜지스터(TRD)의 게이트 전극에 생기고, 제 1 노드(ND1)의 전위도 상승한다. 구동 트랜지스터(TRD)의 게이트 전극과 소스 영역 사이의 전위차(Vgs)는 식(B)의 값을 유지한다. 또한, 발광부(ELP)를 흐르는 전류는 구동 트랜지스터(TRD)의 드레인 영역부터 소스 영역으로 흐르는 드레인 전류(Ids)이다. 구동 트랜지스터(TRD)가 포화 영역에서 이상적으로 동작한다고 하면, 드레인 전류(Ids)는 이하의 식(C)으로 표시할 수 있다. 발광부(ELP)는 드레인 전류(Ids)의 값에 응한 휘도로 발광하다. 또한, 계수(k)에 관해서는 후술한다.
Ids=k·μ·(Vgs-Vth)2
=k·μ·(VSig_m-VOfs-△V)2 … (C)
그리고, 도 5에 도시하는 [기간-TP(2)5]을 발광 기간으로 하고, [기간-TP(2)6']의 시기부터 다음의 발광 기간까지의 사이를 비발광 기간으로 한다. 비발광 기간을 마련함에 의해, 액티브 매트릭스 구동에 수반하는 잔상 흐림이 저감되고, 동화 품위를 보다 우수한 것으로 할 수 있다.
이상에 개요를 설명한 2Tr/1C 구동 회로의 동작에 관해서도, 후에 상세히 설명한다.
상술한 구동 방법에 의해 발광부를 구동하는 유기 EL 표시 장치에서는 예를 들면 어떤 패턴을 장시간 표시시키면, 그 패턴에 응한 휘도 변화가 남는다는 이른바 늘어붙음(燒付)이 남는 경우가 있다. 예를 들면, 도 33의 (A)에 도시하는 바와 같이, 유기 EL 표시 장치의 표시 영역(EA)에서, 영역(A)을 백표시로 하고, 창형상의 영역(B)을 흑표시로 하여 장시간 표시시킨다. 그 후, 예를 들면 표시 영역(EA) 전체를 백표시로 하면, 도 33의 (B)에 도시하는 바와 같이, 영역(B)에 대응하는 부분의 휘도에 대해, 영역(A)에 대응하는 부분의 휘도는 상대적으로 낮아진다는 현상이 인정된다. 그 결과, 유기 EL 표시 장치의 표시 품질의 저하를 초래한다는 문제가 생긴다.
따라서 본 발명의 목적은 유기 일렉트로 루미네선스 표시 장치에 있어서, 상술한 상대적인 휘도 변화의 정도를 경감할 수 있는 유기 일렉트로 루미네선스 발광부의 구동 방법을 제공하는 것에 있다.
상기한 목적을 달성하기 위한 본 발명의 유기 일렉트로 루미네선스 발광부의 구동 방법은 기록 트랜지스터, 구동 트랜지스터, 및, 용량부로 구성된 구동 회로를 이용하는 것으로서, 구동 트랜지스터에서는 한쪽의 소스/드레인 영역은 전원부에 접속되어 있고, 다른쪽의 소스/드레인 영역은 유기 일렉트로 루미네선스 발광부에 구비된 애노드 전극에 접속되고, 또한, 용량부의 한쪽의 전극에 접속되어 있고, 제 2 노드를 구성하고, 게이트 전극은 기록 트랜지스터의 다른쪽의 소스/드레인 영역에 접속되고, 또한, 용량부의 다른쪽의 전극에 접속되어 있고, 제 1 노드를 구성하고, 기록 트랜지스터에서는 한쪽의 소스/드레인 영역은 데이터선에 접속되어 있고, 게이트 전극은 주사선에 접속되어 있는 구동 회로를 이용한 유기 일렉트로 루미네선스 발광부의 구동 방법이다.
유기 일렉트로 루미네선스 발광부 구동 방법은 (a) 제 1 노드와 제 2 노드 사이의 전위차가 구동 트랜지스터의 임계치 전압을 초과하고, 또한, 제 2 노드와 유기 일렉트로 루미네선스 발광부에 구비된 캐소드 전극 사이의 전위차가 유기 일렉트로 루미네선스 발광부의 임계치 전압을 초과하지 않도록, 제 1 노드의 전위 및 제 2 노드의 전위를 초기화하는 전처리를 행하고, 뒤이어, (b) 제 1 노드의 전위를 유지한 상태에서, 제 1 노드의 전위로부터 구동 트랜지스터의 임계치 전압을 뺀 전위를 향하여 제 2 노드의 전위를 변화시키는 임계치 전압 캔슬 처리를 행하고, 그 후, (c) 주사선으로부터의 신호에 의해 온 상태가 된 기록 트랜지스터를 통하여, 데이터선으로부터 영상 신호를 제 1 노드에 인가하는 기록 처리를 행하고, 뒤이어, (d) 주사선으로부터의 신호에 의해 기록 트랜지스터를 오프 상태로 함에 의해 제 1 노드를 부유 상태로 하고, (e) 전원부로부터 구동 트랜지스터를 통하여 제 1 노드와 제 2 노드 사이의 전위차의 값에 응한 전류를 유기 일렉트로 루미네선스 발광부에 흘림에 의해 유기 일렉트로 루미네선스 발광부를 구동한 후, 유기 일렉트로 루미네선스 발광부의 애노드 전극과 캐소드 전극 사이에 역방향 전압을 인가하는 일련의 공정을, 적어도 1회 행하는 공정을 구비한 유기 일렉트로 루미네선스 발광부 의 구동 방법이다.
상기 유기 일렉트로 루미네선스 구동 방법에서는, 공정(a) 내지 공정(e)까지의 일련의 공정을 반복하여 행함과 함께, 공정(e)과 다음 공정(a) 사이에, 어떤 기간에 걸쳐서 유기 일렉트로 루미네선스 발광부의 애노드 전극과 캐소드 전극 사이에 순방향 전압을 인가하는 보조구동 공정을 구비하고 있고, 보조구동 공정의 종기(終期)로부터 다음 공정(b)의 종기까지의 기간을 1밀리초 이하로 한다.
본 발명에서는 공정(a) 내지 공정(e)까지의 일련의 공정을 반복하여 행함과 함께, 공정(e)과 다음 공정(a) 사이에, 어떤 기간에 걸쳐서 발광부의 애노드 전극과 캐소드 전극 사이에 순방향 전압을 인가하는 보조구동 공정을 구비하고 있고, 보조구동 공정의 종기로부터 다음 공정(b)의 종기까지의 기간을 1밀리초 이하로 한다. 이로써, 상술한 상대적인 휘도 변화의 정도를 경감할 수 있다. 본 발명을 적용한 유기 EL 표시 장치에서는 휘도의 균일성에 우수한 화상을 표시할 수 있다.
이하, 도면을 참조하여, 실시예에 의거하여 본 발명을 설명한다. 또한, 설명은 이하의 순서로 행한다.
1. 본 발명의 유기 일렉트로 루미네선스 발광부의 구동 방법에 관한 보다 상세한 설명
2. 각 실시예에서 사용되는 유기 EL 표시 장치의 개요의 설명
3. 실시예 1(2Tr/1C 구동 회로의 상태)
4. 실시예 2(제 1의 3Tr/1C 구동 회로의 상태)
5. 실시예 3(제 2의 3Tr/1C 구동 회로의 상태)
6. 실시예 4(4Tr/1C 구동 회로의 상태)
<본 발명의 유기 일렉트로 루미네선스 발광부의 구동 방법에 관한 보다 상세한 설명>
상술한 본 발명의 유기 일렉트로 루미네선스 발광부의 구동 방법(이하, 단지, 본 발명의 구동 방법이라고 부르는 경우가 있다)에서는 기본적으로는 보조구동 공정의 종기로부터 다음 공정(b)의 종기까지의 기간의 길이를 단축할 수록, 상대적인 휘도 변화가 경감된다는 관계가 인정된다. 유기 일렉트로 루미네선스 발광부의 사양 등에도 따르지만, 기본적으로는 보조구동 공정의 종기로부터 다음 공정(b)의 종기까지의 기간을 1밀리초 이하로 함으로써 효과가 인정된다. 보다 바람직하게는 상기 기간을 0.5밀리초 이하로 하는 것이 바람직하다.
본 발명의 구동 방법에서는 보조구동 공정에 있어서, 어떤 기간에 걸쳐서 유기 일렉트로 루미네선스 발광부의 애노드 전극과 캐소드 전극 사이에 순방향 전압을 인가한다. 이 경우에 있어서, 구동 방법의 공정을 공통화한다는 관점에서는 보조구동 공정이, 전원부로부터 구동 트랜지스터를 통하여 제 1 노드와 제 2 노드 사이의 전위차의 값에 응한 전류를 유기 일렉트로 루미네선스 발광부에 흘림에 의해 유기 일렉트로 루미네선스 발광부를 구동하는 공정인 구성으로 하는 것이 바람직하다. 상술한 구성에 의하면, 공정(e)과 보조구동 공정의 쌍방에서 유기 일렉트로 루 미네선스 발광부가 구동된다. 유기 일렉트로 루미네선스 발광부의 사양 등에도 따르지만, 보조구동 공정을 행하는 기간의 길이는 대강 1밀리초 정도를 하회하지 않도록 하면 좋다. 공정(e)의 기간의 길이는 일률적으로 고정된 기간으로 할 수 있다. 또는 또한, 공정(e)의 기간의 길이가, 예를 들면 영상 신호의 값에 응하여 변화한다는 구성으로 할 수도 있다.
여기서, 이상에 설명한 각종의 바람직한 구성을 포함하는 본 발명의 구동 방법에서는 상기 공정(a)에서, 주사선으로부터의 신호에 의해 온 상태가 된 기록 트랜지스터를 통하여, 데이터선으로부터 제 1 노드 초기화 전압을 제 1 노드에 인가하는 구성으로 할 수가 있다.
또한, 데이터선에 인가되는 전압이 영상 신호로부터 제 1 노드 초기화 전압으로 전환되는 것을 기다려서 기록 트랜지스터를 온 상태로 하는 구성이라도 좋고, 동작에 지장이 생기지 않는 범위에서 선행(先行)하여 기록 트랜지스터를 온 상태로 하는 구성이라도 좋다. 후자의 구성에 의하면, 데이터선에 제 1 노드 초기화 전압이 인가되면 곧바로 제 1 노드의 전위가 초기화된다. 전자의 구성에서는 데이터선의 전압의 전환를 기다리는 시간도 포함하여 전처리에 시간을 배분할 필요가 있다. 후자의 구성에서는 데이터선의 전압의 전환를 기다리는 시간이 불필요하여, 전처리를 보다 짧은 시간에 행할 수 있다. 후자의 구성에서는 전처리에 계속해서 행하여지는 임계치 전압 캔슬 처리에 의해 긴 시간을 배분할 수 있다.
또한, 상기 공정(a)에서, 구동 트랜지스터를 통하여, 전원부로부터 제 2 노드 초기화 전압을 제 2 노드에 인가하는 구성으로 할 수가 있다.
또한, 상기 공정(b)에서, 주사선으로부터의 신호에 의해 온 상태가 된 기록 트랜지스터를 통하여, 데이터선으로부터 제 1 노드 초기화 전압을 제 1 노드에 인가하는 상태를 유지하고, 따라서, 제 1 노드의 전위를 유지한 상태로 하는 구성으로 할 수가 있다.
또한, 상기 공정(b)에서, 전원부로부터 구동 트랜지스터의 한쪽의 소스/드레인 영역에, 제 1 노드의 전위로부터 구동 트랜지스터의 임계치 전압을 뺀 전압보다도 높은 전압을 인가하고, 따라서, 제 1 노드의 전위로부터 구동 트랜지스터의 임계치 전압을 뺀 전위를 향하여 제 2 노드의 전위를 변화시키는 구성으로 할 수가 있다.
또한, 상기 공정(e)에서, 구동 트랜지스터를 통하여, 전원부로부터 제 2 노드 초기화 전압을 제 2 노드에 인가하고, 따라서, 유기 일렉트로 루미네선스 발광부의 애노드 전극과 캐소드 전극 사이에 역방향 전압을 인가하는 구성으로 할 수가 있다.
또는 또한, 본 발명의 구동 방법에서는,
구동 회로는 또한, 제 1 트랜지스터를 구비하고 있고,
제 1 트랜지스터에서는,
(C-1) 다른쪽의 소스/드레인 영역은 제 2 노드에 접속되어 있고,
(C-2) 한쪽의 소스/드레인 영역에는 제 2 노드 초기화 전압이 인가되고,
(C-3) 게이트 전극은 제 1 트랜지스터 제어선에 접속되어 있는 구성으로 할 수가 있다.
그리고, 이상에 설명한 각종의 바람직한 구성을 포함하는 본 발명의 구동 방법에서는 상기 공정(a)에서, 제 1 트랜지스터 제어선으로부터의 신호에 의해 온 상태가 된 제 1 트랜지스터를 통하여, 제 2 노드에 제 2 노드 초기화 전압을 인가하는 구성으로 할 수가 있다.
그리고, 이상에 설명한 각종의 바람직한 구성을 포함하는 본 발명의 구동 방법에서는 상기 공정(e)에서, 제 1 트랜지스터 제어선으로부터의 신호에 의해 온 상태가 된 제 1 트랜지스터를 통하여, 제 2 노드에 제 2 노드 초기화 전압을 인가하고, 따라서, 유기 일렉트로 루미네선스 발광부의 애노드 전극과 캐소드 전극 사이에 역방향 전압을 인가하는 구성으로 할 수가 있다.
또는 또한, 본 발명의 구동 방법에서는,
구동 회로는 또한, 제 2트랜지스터를 구비하고 있고,
제 2트랜지스터에서는,
(D-1) 다른쪽의 소스/드레인 영역은 제 1 노드에 접속되어 있고,
(D-2) 한쪽의 소스/드레인 영역에는 제 1 노드 초기화 전압이 인가되고,
(D-3) 게이트 전극은 제 2트랜지스터 제어선에 접속되어 있는 구성으로 할 수가 있다.
그리고, 이상에 설명한 각종의 바람직한 구성을 포함하는 본 발명의 구동 방법에서는 상기 공정(a)에서, 제 2트랜지스터 제어선으로부터의 신호에 의해 온 상태가 된 제 2트랜지스터를 통하여, 제 1 노드 초기화 전압을 제 1 노드에 인가하는 구성으로 할 수가 있다.
그리고, 상기 공정(b)에서, 제 2트랜지스터 제어선으로부터의 신호에 의해 온 상태가 된 제 2트랜지스터를 통하여, 제 1 노드 초기화 전압을 제 1 노드에 인가하는 상태를 유지하고, 따라서, 제 1 노드의 전위를 유지한 상태로 하는 구성으로 할 수가 있다.
이상에 설명한 각종의 바람직한 구성을 포함하는 본 발명의 구동 방법(이하, 단지, 본 발명이라고 약칭하는 경우가 있다)에서의 공정(b)에서는 제 1 노드의 전위로부터 구동 트랜지스터의 임계치 전압을 뺀 전위를 향하여, 제 2 노드의 전위를 변화시키는 임계치 전압 캔슬 처리를 행한다. 정성적으로는 임계치 전압 캔슬 처리에 있어서, 제 1 노드와 제 2 노드 사이의 전위차(환언하면, 구동 트랜지스터의 게이트 전극과 다른쪽의 소스/드레인 영역 사이의 전위차)가 구동 트랜지스터의 임계치 전압에 근접하는 정도는 임계치 전압 캔슬 처리의 시간에 의해 좌우된다. 따라서, 예를 들면 임계치 전압 캔슬 처리의 시간을 충분히 길게 확보한 구성에서는 제 2 노드의 전위는 제 1 노드의 전위로부터 구동 트랜지스터의 임계치 전압을 뺀 전위에 달한다. 그리고, 제 1 노드와 제 2 노드 사이의 전위차가 구동 트랜지스터의 임계치 전압에 달하면, 구동 트랜지스터는 오프 상태가 된다. 한편, 예를 들면 임계치 전압 캔슬 처리의 시간을 짧게 설정하지 않을 수 없는 구성에서는 제 1 노드와 제 2 노드 사이의 전위차가 구동 트랜지스터의 임계치 전압보다 크고, 구동 트랜지스터는 오프 상태로는 되지 않는 경우가 있다. 본 발명에서는 임계치 전압 캔슬 처리의 결과로서, 반드시 구동 트랜지스터가 오프 상태가 되는 것을 필요로 하지 않는다.
본 발명에서는 공정(d)에서, 주사선으로부터의 신호에 의해 기록 트랜지스터를 오프 상태로 한다. 이 시기와, 유기 일렉트로 루미네선스 발광부에 전류를 흘리기 위해, 소정의 구동 전압을 전원부로부터 구동 트랜지스터의 한쪽의 소스/드레인 영역에 인가하는 시기와의 선후 관계는 특히 한정하는 것이 아니다. 예를 들면, 기록 트랜지스터를 오프 상태로 한 후, 곧바로, 또는 소정의 간격을 띄우고, 구동 트랜지스터의 한쪽의 소스/드레인 영역에 구동 전압을 인가하는 양태라도 좋고, 구동 트랜지스터의 한쪽의 소스/드레인 영역에 구동 전압을 인가한 상태에서, 기록 트랜지스터를 오프 상태로 하는 양태라도 좋다. 후자의 양태에서는 구동 트랜지스터의 한쪽의 소스/드레인 영역에 구동 전압을 인가하는 상태에서, 데이터선으로부터 영상 신호가 제 1 노드에 인가하는 기간이 존재한다. 이 기간에서, 구동 트랜지스터의 특성에 응하여 제 2 노드의 전위를 상승시키는 이동도 보정 처리의 동작이 행하여진다.
상술한 구동 전압과, 공정(b)에서 구동 트랜지스터의 한쪽의 소스/드레인 영역에 인가하는 전압은 다른 값의 전압이라도 좋지만, 전원부로부터 인가하는 전압의 종류를 삭감하는 관점에서는 공정(b), 및, 공정(e)에서의 유기 일렉트로 루미네선스 발광부의 구동에 즈음하여, 전원부는 구동 전압을 구동 트랜지스터의 한쪽의 소스/드레인 영역에 인가하는 구성인 것이 바람직하다.
또한, 본 발명에서는 구동 트랜지스터의 한쪽의 소스/드레인 영역에 구동 전압이 인가된 상태에서, 공정(c)을 행하는 구성으로 할 수도 있다. 이 구성에서는 기록 처리에서 상술한 이동도 보정 처리가 아울러서 행하여진다.
본 발명이 적용되는 유기 일렉트로 루미네선스 표시 장치는 예를 들면,
(1) 주사 회로,
(2) 신호 출력 회로,
(3) 제 1의 방향으로 N개, 제 1의 방향과는 다른 제 2의 방향으로 M개, 합계 N×M개의, 2차원 매트릭스형상으로 배열되고, 각각이 유기 일렉트로 루미네선스 발광부, 및, 유기 일렉트로 루미네선스 발광부를 구동하기 위한 구동 회로를 구비하고 있는 유기 일렉트로 루미네선스 표시 소자,
(4) 주사 회로에 접속되고, 제 1의 방향으로 늘어나는 M개의 주사선,
(5) 신호 출력 회로에 접속되고, 제 2의 방향으로 늘어나는 N개의 데이터선, 및,
(6) 전원부,
를 구비하고 있는 구성으로 할 수가 있다. 그리고, 각 유기 일렉트로 루미네선스 표시 소자(이하, 단지, 유기 EL 표시 소자라고 부르는 경우가 있다)는 구동 트랜지스터, 기록 트랜지스터, 및, 용량부를 구비한 구동 회로, 및, 유기 일렉트로 루미네선스 발광부로 구성되어 있다.
본 발명이 적용되는 유기 일렉트로 루미네선스 표시 장치(이하, 단지, 유기 EL 표시 장치라고 부르는 경우가 있다)에서는 이른바 모노클로 표시의 구성이라도 좋고, 컬러 표시의 구성이라도 좋다. 예를 들면, 하나의 화소는 복수의 부화소로 구성되어 있는 구성, 구체적으로는 하나의 화소는 적색 발광 부화소, 녹색 발광 부화소, 청색 발광 부화소의 3개의 부화소로 구성되어 있는 컬러 표시의 구성으로 할 수가 있다. 나아가서는 이들 3종의 부화소에 다시 1종류 또는 복수종류의 부화소를 더한 1조(組)(예를 들면, 휘도 향상을 위해 백색광을 발광하는 부화소를 더한 1조, 색 재현 범위를 확대하기 위해 보색을 발광하는 부화소를 더한 1조, 색 재현 범위를 확대하기 위해 옐로를 발광하는 부화소를 더한 1조, 색 재현 범위를 확대하기 위해 옐로 및 시안을 발광하는 부화소를 더한 1조)로 구성하는 것도 가능하다.
유기 EL 표시 장치에서는 주사 회로, 신호 출력 회로 등의 각종의 회로, 주사선, 데이터선 등의 각종의 배선, 전원부, 유기 일렉트로 루미네선스 발광부(이하, 단지, 발광부라고 부르는 경우가 있다)의 구성, 구조는 주지의 구성, 구조로 할 수 있다. 구체적으로는 발광부는 예를 들면, 애노드 전극, 정공 수송층, 발광층, 전자 수송층, 캐소드 전극 등으로 구성할 수 있다.
구동 회로를 구성하는 트랜지스터로서, n채널형의 박막 트랜지스터(TFT)를 들 수 있다. 구동 회로를 구성하는 트랜지스터는 인핸스먼트형이라도 좋고, 디플레이션형이라도 좋다. n채널형의 트랜지스터에서는 LDD 구조(Lightly Doped Drain 구조)가 형성되어 있어도 좋다. 경우에 따라서는 LDD 구조는 비대칭으로 형성되어 있어도 좋다. 예를 들면, 구동 트랜지스터에 큰 전류가 흐르는 것은 유기 EL 표시 소자의 발광시이기 때문에, 발광시에 있어서 드레인 영역측이 되는 한쪽의 소스/드레인 영역측에만 LDD 구조를 형성한 구성으로 할 수도 있다. 또한, 예를 들면, 기록 트랜지스터 등에 p채널형의 박막 트랜지스터를 이용하여도 좋다.
구동 회로를 구성하는 용량부는 한쪽의 전극, 다른쪽의 전극, 및, 이들의 전극에 끼여진 유전체층(절연층)으로 구성할 수 있다. 구동 회로를 구성하는 상술한 트랜지스터 및 용량부는 어떤 평면 내에 형성되고(예를 들면, 지지체상에 형성되고), 발광부는 예를 들면, 층간 절연층을 통하여, 구동 회로를 구성하는 트랜지스터 및 용량부의 상방에 형성되어 있다. 또한, 구동 트랜지스터의 다른쪽의 소스/드레인 영역은 발광부에 구비된 애노드 전극에, 예를 들면, 콘택트 홀을 통하여 접속되어 있다. 또한, 반도체 기판 등에 트랜지스터를 형성한 구성이라도 좋다.
이하, 도면을 참조하여, 실시예에 의거하여 본 발명을 설명하지만, 그에 앞서서, 각 실시예에서 사용되는 유기 EL 표시 장치의 개요를 설명한다.
<각 실시예에서 사용되는 유기 EL 표시 장치의 개요>
각 실시예에서의 사용에 적합한 유기 EL 표시 장치는 복수의 화소를 구비한 유기 EL 표시 장치이다. 하나의 화소는 복수의 부화소(각 실시예에서는 3개의 부화소인 적색 발광 부화소, 녹색 발광 부화소, 청색 발광 부화소)로 구성되어 있다. 각 부화소는 구동 회로(11)와, 이 구동 회로(11)에 접속된 발광부(발광부(ELP))가 적층된 구조를 갖는 유기 EL 표시 소자(10)로 구성되어 있다.
실시예 1, 실시예 2, 실시예 3 및 실시예 4에서의 유기 EL 표시 장치의 개념도를, 각각, 도 1, 도 16, 도 21 및 도 26에 도시한다. 실시예 1, 실시예 2, 실시예 3 및 실시예 4에서의 유기 EL 표시 장치를 구성하는 유기 EL 표시 소자의 등가회로도를, 각각, 도 2, 도 17, 도 22 및 도 27에 도시한다. 도 2에는 2트랜지스터/1용량부로 기본적으로 구성된 구동 회로(2Tr/1C 구동 회로라고 부르는 경우가 있다)를 도시한다. 도 17 및 도 22에는 3트랜지스터/1용량부로 기본적으로 구성된 구 동 회로를 도시hkd다. 또한, 도 17에 도시하는 회로를 제 1의 3Tr/1C 구동 회로라고 부르고, 도 22에 도시하는 회로를 제 2의 3Tr/1C 구동 회로라고 부르는 경우가 있다. 도 27에는 4트랜지스터/1용량부로 기본적으로 구성된 구동 회로(4Tr/1C 구동 회로라고 부르는 경우가 있다)를 도시한다.
여기서, 각 실시예에서의 유기 EL 표시 장치는,
(1) 주사 회로(101),
(2) 신호 출력 회로(102),
(3) 제 1의 방향으로 N개, 제 1의 방향과는 다른 제 2의 방향으로 M개, 합계 N×M개의, 2차원 매트릭스형상으로 배열되고, 각각이 발광부(ELP), 및, 발광부(ELP)를 구동하기 위한 구동 회로(11)를 구비하고 있는 유기 EL 표시 소자(10),
(4) 주사 회로(101)에 접속되고, 제 1의 방향으로 늘어나는 M개의 주사선(SCL),
(5) 신호 출력 회로(102)에 접속되고, 제 2의 방향으로 늘어나는 N개의 데이터선(DTL), 및,
(6) 전원부(100),
를 구비하고 있다. 도 1, 도 16, 도 21 및 도 26에서는 3×3개의 유기 EL 표시 소자(10)를 도시하고 있지만, 이것은 어디까지나 예시에 지나지 않는다. 또한, 편리를 위해, 도 1, 도 16, 도 21 및 도 26에서는 도 2 등에 도시하는 급전선(PS2)의 도시를 생략하였다.
발광부(ELP)는 예를 들면, 애노드 전극, 정공 수송층, 발광층, 전자 수송층, 캐소드 전극 등으로 이루어지는 주지의 구성, 구조를 갖는다. 주사 회로(101), 신호 출력 회로(102), 주사선(SCL), 데이터선(DTL), 전원부(100)의 구성, 구조는 주지의 구성, 구조로 할 수 있다.
구동 회로(11)의 최소 구성 요소를 설명한다. 구동 회로(11)는 적어도, 구동 트랜지스터(TRD), 기록 트랜지스터(TRW), 및, 한 쌍의 전극을 구비한 용량부(C1)로 구성되어 있다. 구동 트랜지스터(TRD)는 소스/드레인 영역, 채널형성 영역, 및, 게이트 전극을 구비한, n채널형의 TFT로 이루어진다. 또한, 기록 트랜지스터(TRW)도, 소스/드레인 영역, 채널형성 영역, 및, 게이트 전극을 구비한, n채널형의 TFT로 이루어진다. 또한, 기록 트랜지스터(TRW)가 p채널형의 TFT로 이루어지는 구성이라도 좋다.
여기서, 구동 트랜지스터(TRD)에서는,
(A-1) 한쪽의 소스/드레인 영역은 전원부(100)에 접속되어 있고,
(A-2) 다른쪽의 소스/드레인 영역은 발광부(ELP)에 구비된 애노드 전극에 접속되고, 또한, 용량부(C1)의 한쪽의 전극에 접속되어 있고, 제 2 노드(ND2)를 구성하고,
(A-3) 게이트 전극은 기록 트랜지스터(TRW)의 다른쪽의 소스/드레인 영역에 접속되고, 또한, 용량부(C1)의 다른쪽의 전극에 접속되어 있고, 제 1 노드(ND1)를 구성한다.
또한, 기록 트랜지스터(TRW)에서는,
(B-1) 한쪽의 소스/드레인 영역은 데이터선(DTL)에 접속되어 있고,
(B-2) 게이트 전극은 주사선(SCL)에 접속되어 있다.
도 3에 유기 EL 표시 장치의 일부분의 모식적인 일부 단면도를 도시한다. 구동 회로(11)를 구성하는 트랜지스터(TRD, TRW) 및 용량부(C1)는 지지체(20)상에 형성되고, 발광부(ELP)는 예를 들면, 층간 절연층(40)을 통하여, 구동 회로(11)를 구성하는 트랜지스터(TRD, TRW) 및 용량부(C1)의 상방에 형성되어 있다. 또한, 구동 트랜지스터(TRD)의 다른쪽의 소스/드레인 영역은 발광부(ELP)에 구비된 애노드 전극에, 콘택트 홀을 통하여 접속되어 있다. 또한, 도 3에서는 구동 트랜지스터(TRD)만을 도시한다. 그 밖의 트랜지스터는 숨겨저서 보이지 않는다.
보다 구체적으로는 구동 트랜지스터(TRD)는 게이트 전극(31), 게이트 절연층(32), 반도체층(33)에 마련된 소스/드레인 영역(35, 35), 및, 소스/드레인 영역(35, 35)의 사이의 반도체층(33)의 부분이 해당하는 채널형성 영역(34)으로 구성되어 있다. 한편, 용량부(C1)는 다른쪽의 전극(36), 게이트 절연층(32)의 연재부로 구성된 유전체층, 및, 한쪽의 전극(37)(제 2 노드(ND2)에 상당한다)으로 이루어진다. 게이트 전극(31), 게이트 절연층(32)의 일부, 및, 용량부(C1)를 구성하는 다른쪽의 전극(36)은 지지체(20)상에 형성되어 있다. 구동 트랜지스터(TRD)의 한쪽의 소 스/드레인 영역(35)은 배선(38)에 접속되고, 다른쪽의 소스/드레인 영역(35)은 한쪽의 전극(37)에 접속되어 있다. 구동 트랜지스터(TRD) 및 용량부(C1) 등은 층간 절연층(40)으로 덮이여 있고, 층간 절연층(40)상에, 애노드 전극(51), 정공 수송층, 발광층, 전자 수송층, 및, 캐소드 전극(53)으로 이루어지는 발광부(ELP)가 마련되어 있다. 또한, 도면에서는 정공 수송층, 발광층, 및, 전자 수송층을 1층(52)으로 나타내였다. 발광부(ELP)가 마련되지 않은 층간 절연층(40)의 부분의 위에는 제 2 층간 절연층(54)이 마련되고, 제 2 층간 절연층(54) 및 캐소드 전극(53)상에는 투명한 기판(21)이 배치되어 있고, 발광층에서 발광한 광은 기판(21)을 통과하여, 외부에 출사된다. 또한, 한쪽의 전극(37)(제 2 노드(ND2))과 애노드 전극(51)은 층간 절연층(40)에 마련된 콘택트 홀에 의해 접속되어 있다. 또한, 캐소드 전극(53)은 제 2 층간 절연층(54), 층간 절연층(40)에 마련된 콘택트 홀(56, 55)을 통하여, 게이트 절연층(32)의 연재부상에 마련된 배선(39)에 접속되어 있다.
도 3 등에 도시하는 유기 EL 표시 장치의 제조 방법을 설명한다. 우선, 지지체(20)상에, 주사선(SCL) 등의 각종 배선, 용량부(C1)를 구성하는 전극, 반도체층으로 이루어지는 트랜지스터, 층간 절연층, 콘택트 홀 등을, 주지의 방법에 의해 적절히 형성한다. 뒤이어, 주지의 방법에 의해 성막 및 패터닝을 행하여, 매트릭스형상으로 배열된 발광부(ELP)를 형성한다. 그리고, 상기 공정을 거쳤던 지지체(20)와 기판(21)을 대향시켜서 주위를 밀봉한 후, 예를 들면 외부의 회로와의 결선을 행하여, 유기 EL 표시 장치를 얻을 수 있다.
유기 EL 표시 장치는 (N/3)×M개의 2차원 매트릭스형상으로 배열된 화소로 구성되어 있다. 그리고, 각 화소를 구성하는 유기 EL 표시 소자(10)는 선순차 구동된다고 하고, 표시 프레임 레이트를 FR(회/초)로 한다. 즉, 제 m행째(단, m=1, 2, 3 … , M)에 배열된 (N/3)개의 화소의 각각(N개의 부화소)을 구성하는 유기 EL 표시 소자(10)가 동시에 구동된다. 환언하면, 하나의 행을 구성하는 각 유기 EL 표시 소자(10)에서는 그 발광/비발광의 타이밍은 그들이 속하는 행 단위로 제어된다. 또한, 하나의 행을 구성하는 각 화소에 대해 영상 신호를 기록하는 처리는 모든 화소에 대해 동시에 영상 신호를 기록하는 처리(이하, 단지, 동시 기록 처리라고 부르는 경우가 있다)라도 좋고, 각 화소마다 순차적으로 영상 신호를 기록하는 처리(이하, 단지, 순차 기록 처리라고 부르는 경우가 있다)라도 좋다. 어느 기록 처리로 하는지는 유기 EL 표시 장치의 구성에 응하여 적절히 선택하면 좋다.
여기서, 원칙으로서, 제 m행, 제 n열째(단, n=1, 2, 3 … , N)에 위치하는 유기 EL 표시 소자(10)에 관한 구동, 동작을 설명하지만, 이러한 유기 EL 표시 소자(10)를, 이하, 제 (n, m)번째의 유기 EL 표시 소자(10) 또는 제 (n, m)번째의 부화소라고 부른다. 그리고, 제 m행째에 배열된 각 유기 EL 표시 소자(10)의 수평 주사 기간(제 m번째의 수평 주사 기간)이 종료될 때까지에, 각종의 처리(후술하는 임계치 전압 캔슬 처리, 기록 처리, 이동도 보정 처리)가 행하여진다. 또한, 기록 처리나 이동도 보정 처리는 제 m번째의 수평 주사 기간 내에 행하여지지만, 경우에 따라서는 제 (m-m")번째의 수평 주사 기간부터 제 m번째의 수평 주사 기간에 걸쳐서, 행하여지는 경우도 있다. 한편, 구동 회로의 종류에 의해서는 임계치 전압 캔 슬 처리나 이에 수반하는 전처리를 제 m번째의 수평 주사 기간보다 선행하여 행할 수 있다.
그리고, 상술한 각종의 처리가 전부 종료한 후, 제 m행째에 배열된 각 유기 EL 표시 소자(10)를 구성하는 발광부를 발광시킨다. 또한, 상술한 각종의 처리가 전부 종료한 후, 곧바로 발광부를 발광시켜도 좋고, 소정의 기간(예를 들면, 소정의 행수분의 수평 주사 기간)이 경과한 후에 발광부를 발광시켜도 좋다. 이 소정의 기간은 유기 EL 표시 장치의 사양이나 구동 회로의 구성 등에 응하여, 적절히 설정할 수 있다. 또한, 이하의 설명에서는 설명의 편리를 위해, 각종의 처리 종료 후, 곧바로 발광부를 발광시키는 것으로 한다. 그리고, 제 m행째에 배열된 각 유기 EL 표시 소자(10)를 구성하는 발광부의 발광 상태는 예를 들면, 제 (m+m')행째에 배열된 각 유기 EL 표시 소자(10)의 수평 주사 기간의 시작 직전까지 계속된다. 여기서, 「m'」는 유기 EL 표시 장치의 설계 사양에 의해 결정된다. 즉, 어떤 표시 프레임의 제 m행째에 배열된 각 유기 EL 표시 소자(10)를 구성하는 발광부의 발광은 제 (m+m'-1)번째의 수평 주사 기간까지 계속된다. 한편, 제 (m+m')번째의 수평 주사 기간의 시기(始期)부터, 예를 들면, 후술하는 보조구동 공정의 시기까지 발광부(ELP)의 애노드 전극과 캐소드 전극 사이에 역방향 전압을 인가함에 의해, 비발광 상태를 유지한다. 비발광 상태의 기간(이하, 단지, 비발광 기간이라고 부르는 경우가 있다)을 마련함에 의해, 액티브 매트릭스 구동에 수반하는 잔상 흐림이 저감되고, 동화 품위를 보다 우수한 것으로 할 수 있다. 또한, 수평 주사 기간의 시간 길이는 (1/FR)×(1/M)초 미만의 시간 길이이다. (m+m')의 값이 M을 초과하는 경 우, 초과한 분의 수평 주사 기간은 다음의 표시 프레임에서 처리된다. 단, 각 부화소(유기 EL 표시 소자(10))의 발광 상태/비발광 상태는 이상에 설명한 상태로 한정하는 것이 아니다. 상술한 각종의 처리가 전부 종료한 후, 보조구동 공정의 시기까지의 사이에, 발광 상태/비발광 상태를 복수회 반복하는 구성이라도 좋다.
하나의 트랜지스터가 갖는 2개의 소스/드레인 영역에 있어서, 「한쪽의 소스/드레인 영역」이라는 용어를, 전원부에 접속된 측의 소스/드레인 영역이라는 의미로 사용하는 경우가 있다. 또한, 트랜지스터가 온 상태에 있다는 것은 소스/드레인 영역 사이에 채널이 형성되어 있는 상태를 의미한다. 이러한 트랜지스터의 한쪽의 소스/드레인 영역부터 다른쪽의 소스/드레인 영역으로 전류가 흐르고 있는지의 여부는 묻지 않는다. 한편, 트랜지스터가 오프 상태에 있다는 것은 소스/드레인 영역 사이에 채널이 형성되어 있지 않은 상태를 의미한다. 또한, 어떤 트랜지스터의 소스/드레인 영역이 다른 트랜지스터의 소스/드레인 영역에 접속되어 있다는 것은 어떤 트랜지스터의 소스/드레인 영역과 다른 트랜지스터의 소스/드레인 영역이 같은ㅈ 영역을 차지하고 있는 형태를 포함한다. 나아가서는 소스/드레인 영역은 불순물을 함유한 폴리실리콘이나 어모퍼스 실리콘 등의 도전성 물질로 구성할 수 있을 뿐만 아니라, 금속, 합금, 도전성 입자, 이들의 적층 구조, 유기 재료(도전성 고분자)로 이루어지는 층으로 구성할 수 있다. 또한, 이하의 설명에서 이용하는 타이밍 차트에 있어서, 각 기간을 나타내는 횡축의 길이(시간 길이)는 모식적인 것이고, 각 기간의 시간 길이의 비율을 나타내는 것이 아니다. 종축에서도 마찬가지이다. 또한, 타이밍 차트에 있어서 파형의 형상도 모식적인 것이다.
이하, 실시예에 의거하여, 발광부(ELP)의 구동 방법을 설명한다.
[실시예 1]
실시예 1은 본 발명의 유기 일렉트로 루미네선스 발광부의 구동 방법에 관한 것이다. 실시예 1에서는 구동 회로(11)는 2트랜지스터/1용량부로 구성되어 있다. 구동 회로(11)를 포함하는 유기 EL 표시 소자(10)의 등가회로도를 도 2에 도시한다.
우선, 구동 회로나 발광부의 상세에 관해 설명한다.
이 구동 회로(11)는 기록 트랜지스터(TRW), 구동 트랜지스터(TRD)의 2개의 트랜지스터로 구성되고, 나아가서는 1개의 용량부(C1)로 구성되어 있다(2Tr/1C 구동 회로).
[구동 트랜지스터(TRD)]
구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역은 급전선(PS1)을 통하여, 전원부(100)에 접속되어 있다. 한편, 구동 트랜지스터(TRD)의 다른쪽의 소스/드레인 영역은 [1] 발광부(ELP)의 애노드 전극, 및, [2] 용량부(C1)의 한쪽의 전극,에 접속되어 있고, 제 2 노드(ND2)를 구성한다. 또한, 구동 트랜지스터(TRD)의 게이트 전극은 [1] 기록 트랜지스터(TRW)의 다른쪽의 소스/드레인 영역, 및, [2] 용량부(C1)의 다른쪽의 전극,에 접속되어 있고, 제 1 노드(ND1)를 구성한다. 또한, 전원부(100)로 부터는 후술하는 바와 같이, 전압(VCC-H), 및, 전압(VCC-L)이 공급된다.
여기서, 구동 트랜지스터(TRD)는 유기 EL 표시 소자(10)의 발광 상태에서는 이하의 식(1)에 따라 드레인 전류(Ids)를 흘리도록 구동된다. 유기 EL 표시 소자(10)의 발광 상태에서는 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역은 드레인 영역으로서 작용하고, 다른쪽의 소스/드레인 영역은 소스 영역으로서 작용한다. 설명의 편리를 위해, 이하의 설명에 있어서, 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역을 단지 드레인 영역이라고 부르고, 다른쪽의 소스/드레인 영역을 단지 소스 영역이라고 부르는 경우가 있다. 또한,
μ : 실효적인 이동도
L : 채널 길이
W : 채널 폭
Vgs : 게이트 전극과 소스 영역 사이의 전위차
Vth : 임계치 전압
Cox : (게이트 절연층의 비유전율)×(진공의 유전율)/(게이트 절연층의 두께)
k≡(1/2)·(W/L)·Cox로 한다.
Ids=k·μ·(Vgs-Vth)2 (1)
이 드레인 전류(Ids)가 유기 EL 표시 소자(10)의 발광부(ELP)를 흐름으로써, 유기 EL 표시 소자(10)의 발광부(ELP)가 발광한다. 나아가서는 이 드레인 전류(Ids)의 값의 대소에 의해, 유기 EL 표시 소자(10)의 발광부(ELP)에 있어서의 발광 상태(휘도)가 제어된다.
[기록 트랜지스터(TRW)]
기록 트랜지스터(TRW)의 다른쪽의 소스/드레인 영역은 상술한 바와 같이, 구동 트랜지스터(TRD)의 게이트 전극에 접속되어 있다. 한편, 기록 트랜지스터(TRW)의 한쪽의 소스/드레인 영역은 데이터선(DTL)에 접속되어 있다. 그리고, 신호 출력 회로(102)로부터 데이터선(DTL)을 통하여, 발광부(ELP)에서의 휘도를 제어하기 위한 영상 신호(구동 신호, 휘도 신호)(VSig)가, 한쪽의 소스/드레인 영역에 공급된다. 또한, 데이터선(DTL)을 통하여, VSig 이외의 여러가지의 신호·전압(프리차지 구동을 위한 신호나 각종의 기준 전압 등)이, 한쪽의 소스/드레인 영역에 공급되어도 좋다. 또한, 기록 트랜지스터(TRW)의 온/오프 동작은 기록 트랜지스터(TRW)의 게이트 전극에 접속된 주사선(SCL)으로부터의 신호, 구체적으로는 주사 회로(101)로부터의 신호에 의해 제어된다.
[발광부(ELP)]
발광부(ELP)의 애노드 전극은 상술한 바와 같이, 구동 트랜지스터(TRD)의 소 스 영역에 접속되어 있다. 한편, 발광부(ELP)의 캐소드 전극은 전압(VCat)이 인가되는 급전선(PS2)에 접속되어 있다. 발광부(ELP)의 기생 용량을 부호 CEL로 나타낸다. 또한, 발광부(ELP)의 발광에 필요하게 된 임계치 전압을 Vth-EL로 한다. 즉, 발광부(ELP)의 애노드 전극과 캐소드 전극 사이에 Vth-EL 이상의 전압이 인가되면, 발광부(ELP)는 발광한다.
뒤이어, 실시예 1에서의 발광부(ELP)의 구동 방법에 관해 설명한다.
이하의 설명에 있어서, 전압 또는 전위의 값을 이하와 같이 하지만, 이것은 어디까지나 설명을 위한 값이고, 이들의 값으로 한정되는 것이 아니다.
VSig : 발광부(ELP)에서의 휘도를 제어하기 위한 영상 신호 … 0볼트 내지 10볼트
VCC-H : 발광부(ELP)에 전류를 흘리기 위한 구동 전압 … 20볼트
VCC-L : 제 2 노드 초기화 전압 … -10볼트
VOfs : 구동 트랜지스터(TRD)의 게이트 전극의 전위(제 1 노드(ND1)의 전위)를 초기화하기 위한 제 1 노드 초기화 전압 … 0볼트
Vth : 구동 트랜지스터(TRD)의 임계치 전압 … 3볼트
VCat : 발광부(ELP)의 캐소드 전극에 인가되는 전압 … 0볼트
Vth-EL : 발광부(ELP)의 임계치 전압 … 3볼트
각 실시예에서의 발광부(ELP)의 구동 방법은 상술한 구동 회로를 이용하여,
(a) 제 1 노드(ND1)와 제 2 노드(ND2) 사이의 전위차가 구동 트랜지스터(TRD)의 임계치 전압(Vth)을 초과하고, 또한, 제 2 노드(ND2)와 발광부(ELP)에 구비된 캐소드 전극 사이의 전위차가 발광부(ELP)의 임계치 전압(Vth-EL)을 초과하지 않도록, 제 1 노드(ND1)의 전위 및 제 2 노드(ND2)의 전위를 초기화하는 전처리를 행하고, 뒤이어,
(b) 제 1 노드(ND1)의 전위를 유지한 상태에서, 제 1 노드(ND1)의 전위로부터 구동 트랜지스터(TRD)의 임계치 전압(Vth)을 뺀 전위를 향하여 제 2 노드(ND2)의 전위를 변화시키는 임계치 전압 캔슬 처리를 행하고, 그 후, ]
(c) 주사선(SCL)으로부터의 신호에 의해 온 상태가 된 기록 트랜지스터(TRW)를 통하여, 데이터선(DTL)으로부터 영상 신호(VSig)를 제 1 노드(ND1)에 인가하는 기록 처리를 행하고, 뒤이어,
(d) 주사선(SCL)으로부터의 신호에 의해 기록 트랜지스터(TRW)를 오프 상태로 함에 의해 제 1 노드(ND1)를 부유 상태로 하고,
(e) 전원부(100)로부터 구동 트랜지스터(TRD)를 통하여 제 1 노드(ND1)와 제 2 노드(ND2) 사이의 전위차의 값에 응한 전류를 발광부(ELP)에 흘림에 의해 발광 부(ELP)를 구동한 후, 발광부(ELP)의 애노드 전극과 캐소드 전극 사이에 역방향 전압을 인가하는 일련의 공정을, 적어도 1회 행하는 공정을 구비하고 있다.
그리고, 각 실시예에서의 발광부(ELP)의 구동 방법에서는 공정(a) 내지 공정(e)까지의 일련의 공정을 반복하여 행함과 함께, 공정(e)과 다음 공정(a) 사이에, 어떤 기간에 걸쳐서 발광부(ELP)의 애노드 전극과 캐소드 전극 사이에 순방향 전압을 인가하는 보조구동 공정을 구비하고 있고, 보조구동 공정의 종기로부터 다음 공정(b)의 종기까지의 기간을 1밀리초 이하로 한다.
도 4에, 실시예 1에 관한 발광부(ELP)의 구동의 타이밍 차트를 모식적으로 도시한다. 나중에 상세히 설명하지만, 도 4에 도시하는 [기간-TP(2)6]의 종기와 [기간-TP(2)+1]의 시기 사이에는 [기간-TP(2)7]과 [기간-TP(2)8]이 존재한다. 그리고, [기간-TP(2)7]에서, 상술한 보조구동 공정이 행하여진다.
우선, 발명의 이해를 돕기 위해, 실시예 1에 관한 발광부(ELP)의 구동 방법의 공정중, 상술한 보조구동 공정을 생략한 경우의 동작과, 그 경우의 문제점에 관해 설명한다. 도 4에 도시하는 [기간-TP(2)7] 및 [기간-TP(2)8]에서의 동작을 생략하고, 이들의 기간을 전부 직전의 [기간-TP(2)6']에 포함시킨, 참고례에 관한 발광부(ELP)의 구동의 타이밍 차트를 모식적으로 도 5에 도시하고, 각 트랜지스터의 온/오프 상태 등을 모식적으로 도 6의 (a) 내지 (F), 및, 도 7의 (a) 및 (b)에 도시한다.
도 5에 도시하는 [기간-TP(2)0] 내지 [기간-TP(2)3]은 기록 처리가 행하여지는 [기간-TP(2)4]의 직전까지의 동작 기간이다. 그리고, [기간-TP(2)0] 내지 [기간-TP(2)3]에서, 제 (n, m)번째의 유기 EL 표시 소자(10)는 원칙으로서 비발광 상태에 있다. 도 5에 도시하는 바와 같이, [기간-TP(2)4] 외에, [기간-TP(2)1] 내지 [기간-TP(2)3]는 제 m번째의 수평 주사 기간에 포함된다. 또한, 설명의 편리를 위해, [기간-TP(2)1]의 시기, 및, [기간-TP(2)4]의 종기는 각각, 제 m번째의 수평 주사 기간의 시기 및 종기에 일치한 것으로 하여 설명한다.
이하, [기간-TP(2)0] 내지 [기간-TP(2)3]의 각 기간에 관해, 설명한다. 또한, [기간-TP(2)1] 내지 [기간-TP(2)3]의 각 기간의 길이는 유기 EL 표시 장치의 설계에 응하여 적절히 설정하면 좋다.
[기간-TP(2)0](도 5, 도 6의 (a) 참조)
이 [기간-TP(2)0]는 예를 들면, 전의 표시 프레임부터 현 표시 프레임에서의 동작이다. 즉, 이 [기간-TP(2)0]은 전의 표시 프레임에서의 제 (m+m')번째의 수평 주사 기간부터, 현 표시 프레임에서의 제 (m-1)번째의 수평 주사 기간까지의 기간이다. 그리고, 이 [기간-TP(2)0]에서, 제 (n, m)번째의 유기 EL 표시 소자(10)는 비발광 상태에 있다. [기간-TP(2)0]의 시기는 도시되어 있지 않지만, 전원부(100)로부 터 공급되는 전압이 구동 전압(VCC-H)으로부터 제 2 노드 초기화 전압(VCC-L)으로 전환된다. 그 결과, 제 2 노드(ND2)의 전위는 VCC-L까지 저하되고, 발광부(ELP)의 애노드 전극과 캐소드 전극 사이에 역방향 전압이 인가되고, 발광부(ELP)는 비발광 상태가 된다. 또한, 제 2 노드(ND2)의 전위 저하를 모방하도록, 부유 상태의 제 1 노드(ND1)(구동 트랜지스터(TRD)의 게이트 전극)의 전위도 저하된다.
후술하는 바와 같이, 실시예 1의 유기 EL 표시 장치에서는 각 수평 주사 기간에서, 신호 출력 회로(102)로부터 데이터선(DTL)에, 제 1 노드 초기화 전압(VOfs)을 인가하고, 뒤이어, 제 1 노드 초기화 전압(VOfs)에 대신하여 영상 신호(VSig)를 인가한다. 보다 구체적으로는 현 표시 프레임에서의 제 m번째의 수평 주사 기간에 대응하여, 데이터선(DTL)에는 제 1 노드 초기화 전압(VOfs)이 인가되고, 뒤이어, 제 1 노드 초기화 전압(VOfs)에 대신하여 제 (n, m)번째의 부화소에 대응한 영상 신호(편리를 위해, VSig_m로 나타낸다. 다른 영상 신호에서도 마찬가지이다.)가 인가된다. 마찬가지로, 제 (m+1)번째의 수평 주사 기간에 대응하여, 데이터선(DTL)에는 제 1 노드 초기화 전압(VOfs)이 인가되고, 뒤이어, 제 1 노드 초기화 전압(VOfs)에 대신하여 제 (n, m+1)번째의 부화소에 대응하는 영상 신호(VSig_m+1)가 인가된다. 도 5에서는 기재를 생략하였지만, 제 m번째 및 제 (m+1)번째의 수평 주사 기간 이외의 각 수평 주사 기간에서도, 데이터선(DTL)에는 제 1 노드 초기화 전압(VOfs)과 영상 신호(VSig)가 인가된다.
[기간-TP(2)1](도 5, 도 6의 (b) 참조)
그리고, 현 표시 프레임에서의 제 m행째의 수평 주사 기간이 시작한다. 이 [기간-TP(2)1]에서, 상기한 공정(a), 즉, 상술한 전처리를 행한다.
실시예 1에서는 상기 공정(a)에서, 주사선(SCL)으로부터의 신호에 의해 온 상태가 된 기록 트랜지스터(TRW)를 통하여, 데이터선(DTL)으로부터 제 1 노드 초기화 전압(VOfs)을 제 1 노드(ND1)에 인가한다. 또한, 상기 공정(a)에서, 구동 트랜지스터(TRD)를 통하여, 전원부(100)로부터 제 2 노드 초기화 전압(VCC-L)을 제 2 노드(ND2)에 인가한다.
구체적으로는 [기간-TP(2)1]의 시작시, 주사선(SCL)을 하이 레벨로 함에 의해, 기록 트랜지스터(TRW)를 온 상태로 한다. 그 결과, 제 1 노드(ND1)의 전위는 VOfs(0볼트)가 된다. 전원부(100)로부터 제 2 노드 초기화 전압(VCC-L)을 제 2 노드(ND2)에 인가하고 있기 때문에, 제 2 노드(ND2)의 전위는 VCC-L(-10볼트)를 유지한다.
제 1 노드(ND1)와 제 2 노드(ND2) 사이의 전위차는 10볼트이고, 구동 트랜지 스터(TRD)의 임계치 전압(Vth)은 3볼트이기 때문에, 구동 트랜지스터(TRD)는 온 상태이다. 또한, 제 2 노드(ND2)와 발광부(ELP)에 구비된 캐소드 전극 사이의 전위차는 -10볼트이고, 발광부(ELP)의 임계치 전압(Vth-EL)을 초과하지 않는다. 이로써, 제 1 노드(ND1)의 전위 및 제 2 노드(ND2)의 전위를 초기화하는 전처리가 완료된다.
[기간-TP(2)2](도 5, 도 6의 (C) 참조)
이 [기간-TP(2)2]에서, 상기한 공정(b), 즉, 상술한 임계치 전압 캔슬 처리를 행한다.
실시예 1에서는 상기 공정(b)에서, 주사선(SCL)으로부터의 신호에 의해 온 상태가 된 기록 트랜지스터(TRW)를 통하여, 데이터선(DTL)으로부터 제 1 노드 초기화 전압(VOfs)을 제 1 노드(ND1)에 인가하는 상태를 유지하고, 따라서, 제 1 노드(ND1)의 전위를 유지한 상태로 한다. 또한, 상기 공정(b)에서, 전원부(100)로부터 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역에, 제 1 노드(ND1)의 전위로부터 구동 트랜지스터(TRD)의 임계치 전압(Vth)을 뺀 전압보다도 높은 전압을 인가하고, 따라서, 제 1 노드(ND1)의 전위로부터 구동 트랜지스터(TRD)의 임계치 전압(Vth)을 뺀 전위를 향하여 제 2 노드(ND2)의 전위를 변화시킨다.
즉, 기록 트랜지스터(TRW)의 온 상태를 유지한 채로, 전원부(100)로부터 공 급되는 전압을, VCC-L로부터 전압(VCC-H)으로 전환한다. 그 결과, 제 1 노드(ND1)의 전위는 변화하지 않지만 (VOfs=0볼트를 유지), 제 1 노드(ND1)의 전위로부터 구동 트랜지스터(TRD)의 임계치 전압(Vth)을 뺀 전위를 향하여, 제 2 노드(ND2)의 전위는 변화한다. 즉, 부유 상태의 제 2 노드(ND2)의 전위가 상승한다. 설명의 편리를 위해, [기간-TP(2)2]의 길이는 제 2 노드(ND2)의 전위를 충분히 변화시키는데 족한 길이로 한다.
이 [기간-TP(2)2]이 충분히 길면, 구동 트랜지스터(TRD)의 게이트 전극과 다른쪽의 소스/드레인 영역 사이의 전위차가 Vth에 달하고, 구동 트랜지스터(TRD)는 오프 상태가 된다. 즉, 부유 상태의 제 2 노드(ND2)의 전위가 (VOfs-Vth=-3볼트)에 근접하고, 최종적으로 (VOfs-Vth)가 된다. 여기서, 이하의 식(2)이 보증되어 있으면, 환언하면, 식(2)을 만족하도록 전위를 선택, 결정하여 두면, 발광부(ELP)가 발광한 일은 없다.
(VOfs-Vth)<(Vth-EL+VCat) … (2)
이 [기간-TP(2)2]에서는 제 2 노드(ND2)의 전위는 최종적으로, (VOfs-Vth)가 된다. 즉, 구동 트랜지스터(TRD)의 임계치 전압(Vth), 및, 구동 트랜지스터(TRD)의 게이트 전극의 전위를 초기화하기 위한 전압(VOfs)만에 의존하여, 제 2 노드(ND2)의 전위는 결정된다. 그리고, 발광부(ELP)의 임계치 전압(Vth-EL)과는 관계가 없다.
[기간-TP(2)3](도 5, 도 6의 (D) 참조)
이 [기간-TP(2)3]의 시기에서, 주사선(SCL)으로부터의 신호에 의해 기록 트랜지스터(TRW)를 오프 상태로 한다. 또한, 데이터선(DTL)에 인가되는 전압이, 제 1 노드 초기화 전압(VOfs)으로부터 영상 신호(VSig_m)로 전환된다. 임계치 전압 캔슬 처리에서 구동 트랜지스터(TRD)가 오프 상태에 달하고 있다고 하면, 실질상, 제 1 노드(ND1)와 제 2 노드(ND2)의 전위는 변화하지 않는다. 또한, 임계치 전압 캔슬 처리에서 구동 트랜지스터(TRD)가 오프 상태에 달하지 않은 경우에는 [기간-TP(2)3]에서의 부트스트랩 동작이 생기고, 제 1 노드(ND1)와 제 2 노드(ND2)의 전위는 다소 상승한다.
[기간-TP(2)4](도 5, 도 6의 (E) 참조)
이 기간 내에, 상기한 공정(c), 즉, 상술한 기록 처리를 행한다. 주사선(SCL)으로부터의 신호에 의해 기록 트랜지스터(TRW)를 온 상태로 한다. 그리고, 기록 트랜지스터(TRW)를 통하여, 데이터선(DTL)으로부터 영상 신호(VSig_m)를 제 1 노드(ND1)에 인가한다. 그 결과, 제 1 노드(ND1)의 전위는 VSig_m로 상승한다. 구동 트랜지스터(TRD)는 온 상태이다. 또한, 경우에 따라서는 [기간-TP(2)3]에서 기록 트랜 지스터(TRW)의 온 상태를 유지한 구성으로 할 수도 있다. 이 구성에서는 [기간-TP(2)3]에서의 데이터선(DTL)의 전압이 제 1 노드 초기화 전압(VOfs)으로부터 영상 신호(VSig_m)로 전환되면 곧바로 기록 처리가 시작된다.
여기서, 용량부(C1)의 용량은 값(c1)이고, 발광부(ELP)의 용량(CEL)의 용량은 값(cEL)으로 한다. 그리고, 구동 트랜지스터(TRD)의 게이트 전극과 다른쪽의 소스/드레인 영역 사이의 기생 용량을 값(cgs)으로 한다. 구동 트랜지스터(TRD)의 게이트 전극의 전위가 VOfs로부터 VSig_m(>VOfs)로 변화한 때, 용량부(C1)의 양단의 전위(제 1 노드(ND1) 및 제 2 노드(ND2)의 전위)는 원칙으로서, 변화한다. 즉, 구동 트랜지스터(TRD)의 게이트 전극의 전위(=제 1 노드(ND1)의 전위)의 변화분(VSig_m-VOfs)에 의거한 전하가, 용량부(C1), 발광부(ELP)의 용량(CEL), 구동 트랜지스터(TRD)의 게이트 전극과 다른쪽의 소스/드레인 영역 사이의 기생 용량에 분배된다. 그런데도, 값(cEL)이, 값(c1) 및 값(cgs)과 비교하여 충분히 큰 값이면, 구동 트랜지스터(TRD)의 게이트 전극의 전위의 변화분(VSig_m-VOfs)에 의거한 구동 트랜지스터(TRD)의 다른쪽의 소스/드레인 영역(제 2 노드(ND2))의 전위의 변화는 작다. 그리고, 일반적으로, 발광부(ELP)의 용량(CEL)의 용량의 값(cEL)은 용량부(C1)의 용량의 값(c1) 및 구동 트랜지스터(TRD)의 기생 용량의 값(cgs)보다도 크다. 따라서, 상술한 설명에서는 제 1 노드(ND1)의 전위 변화에 의해 생기는 제 2 노드(ND2)의 전위 변화를 고려하고 있지 않다. 또한, 특단(特段)의 필요가 있는 경우를 제외하고, 제 1 노드(ND1)의 전위 변화에 의해 생기는 제 2 노드(ND2)의 전위 변화는 고려하지 않고 설명을 행한다. 다른 실시예에서도 마찬가지이다. 또한, 구동의 타이밍 차트는 제 1 노드(ND1)의 전위 변화에 의해 생기는 제 2 노드(ND2)의 전위 변화를 고려하지 않고 나타내였다.
상술한 기록 처리에서는 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역에는 전원부(100)로부터 구동 전압(VCC-H)이 인가된 상태에서, 구동 트랜지스터(TRD)의 게이트 전극에 영상 신호(VSig_m)가 인가된다. 이 때문에, 도 5에 도시하는 바와 같이, [기간-TP(2)4]에서 제 2 노드(ND2)의 전위가 상승한다. 이 전위의 상승량(도 5에 도시하는 △V)에 관해서는 후술한다. 구동 트랜지스터(TRD)의 게이트 전극(제 1 노드(ND1))의 전위를 Vg, 구동 트랜지스터(TRD)의 다른쪽의 소스/드레인 영역(제 2 노드(ND2))의 전위를 Vs로 하였을 때, 상술한 제 2 노드(ND2)의 전위의 상승을 고려하지 않는다면, Vg의 값, Vs의 값은 이하와 같이 된다. 제 1 노드(ND1)와 제 2 노드(ND2)의 전위차, 즉, 구동 트랜지스터(TRD)의 게이트 전극과 소스 영역으로서 작용하는 다른쪽의 소스/드레인 영역 사이의 전위차(Vgs)는 이하의 식(3)으로 표시할 수 있다.
Vg=VSig_mVs≒VOfs-VthVgs≒VSig_m-(VOfs-Vth) … (3)
즉, 구동 트랜지스터(TRD)에 대한 기록 처리에서 얻어진 Vgs는 발광부(ELP)에서의 휘도를 제어하기 위한 영상 신호(VSig_m), 구동 트랜지스터(TRD)의 임계치 전압(Vth), 및, 구동 트랜지스터(TRD)의 게이트 전극의 전위를 초기화하기 위한 전압(VOfs)만에 의존하고 있다. 그리고, 발광부(ELP)의 임계치 전압(Vth-EL)과는 관계가 없다.
뒤이어, 상술한 [기간-TP(2)4]에서의 제 2 노드(ND2)의 전위의 상승에 관해 설명한다. 상술한 구동 방법에서는 기록 처리에 있어서, 구동 트랜지스터(TRD)의 특성(예를 들면, 이동도(μ)의 대소 등)에 응하여 구동 트랜지스터(TRD)의 다른쪽의 소스/드레인 영역의 전위(즉, 제 2 노드(ND2)의 전위)를 상승시키는 이동도 보정 처리가 아울러서 행하여진다.
구동 트랜지스터(TRD)를 폴리실리콘 박막 트랜지스터 등으로부제작한 경우, 트랜지스터 사이에서 이동도(μ)에 편차가 생기는 것은 피하기 어렵다. 따라서, 이동도(μ)에 차이가 있는 복수의 구동 트랜지스터(TRD)의 게이트 전극에 같은 값의 영상 신호(VSig)를 인가하였다고 하여도, 이동도(μ)가 큰 구동 트랜지스터(TRD)를 흐르는 드레인 전류(Ids)와, 이동도(μ)가 작은 구동 트랜지스터(TRD)를 흐르는 드 레인 전류(Ids) 사이에, 차이가 생겨 버린다. 그리고, 이와 같은 차이가 생기면, 유기 EL 표시 장치의 화면의 균일성(유니포미티)이 손상되어 버린다.
상술한 구동 방법에서는 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역에는 전원부(100)로부터 구동 전압(VCC-H)이 인가된 상태에서, 구동 트랜지스터(TRD)의 게이트 전극에 영상 신호(VSig_m)가 인가된다. 이 때문에, 도 5에 도시하는 바와 같이, [기간-TP(2)4]에서 제 2 노드(ND2)의 전위가 상승한다. 구동 트랜지스터(TRD)의 이동도(μ)의 값이 큰 경우, 구동 트랜지스터(TRD)의 다른쪽의 소스/드레인 영역에서의 전위(즉, 제 2 노드(ND2)의 전위)의 상승량(△V)(전위 보정치)은 커진다. 역으로, 구동 트랜지스터(TRD)의 이동도(μ)의 값이 작은 경우, 구동 트랜지스터(TRD)의 다른쪽의 소스/드레인 영역에서의 전위의 상승량(△V)(전위 보정치)은 작아진다. 여기서, 구동 트랜지스터(TRD)의 게이트 전극과 소스 영역으로서 작용하는 다른쪽의 소스/드레인 영역 사이의 전위차(Vgs)는 식(3)으로부터 이하의 식(4)과 같이 변형된다.
Vgs≒VSig_m-(VOfs-Vth)-△V … (4)
또한, 기록 처리를 실행하기 위한 소정의 시간(도 5에서는 [기간-TP(2)4]의 전(全)시간(t0))은 유기 EL 표시 장치의 설계할 때, 설계치로서 미리 결정하여 두면 좋다. 또한, 이 때의 구동 트랜지스터(TRD)의 다른쪽의 소스/드레인 영역에서의 전위(VOfs-Vth+△V)가 이하의 식(2')을 만족하도록, [기간-TP(2)4]의 전시간(t0)은 결정되어 있다. 그리고, 이로써, [기간-TP(2)4]에서, 발광부(ELP)가 발광하는 일은 없다. 나아가서는 이 이동도 보정 처리에 의해, 계수(k)(≡(1/2)·(W/L)·Cox)의 편차의 보정도 동시에 행하여진다.
(VOfs-Vth+△V)<(Vth-EL+VCat) … (2')
[기간-TP(2)5](도 5, 및, 도 6의 (F) 참조)
이상의 조작에 의해, 임계치 전압 캔슬 처리, 기록 처리, 이동도 보정 처리가 완료된다. 그 후, 이 [기간-TP(2)5]에서, 상기한 공정(e)의 전반을 구성하는 발광부(ELP)의 구동을 행한다. 즉, 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역에 전원부(100)로부터 구동 전압(VCC-H)이 인가된 상태를 유지한 상태에서, 주사 회로(101)의 동작에 의거하여 주사선(SCL)을 로우 레벨로 하고, 기록 트랜지스터(TRW)를 오프 상태로 하고, 제 1 노드(ND1), 즉, 구동 트랜지스터(TRD)의 게이트 전극을 부유 상태로 한다. 따라서, 이상의 결과로서, 제 2 노드(ND2)의 전위는 상승한다.
여기서, 상술한 바와 같이, 구동 트랜지스터(TRD)의 게이트 전극은 부유 상태에 있고, 게다가, 용량부(C1)가 존재하기 때문에, 이른바 부트스트랩 회로에서와 같은 현상이 구동 트랜지스터(TRD)의 게이트 전극에 생기고, 제 1 노드(ND1)의 전위도 상승한다. 그 결과, 구동 트랜지스터(TRD)의 게이트 전극과 소스 영역으로서 작용하는 다른쪽의 소스/드레인 영역 사이의 전위차(Vgs)는 식(4)의 값을 유지한다.
또한, 제 2 노드(ND2)의 전위가 상승하고, (Vth-EL+VCat)를 초과하기 때문에, 발광부(ELP)는 발광을 시작한다. 이 때, 발광부(ELP)를 흐르는 전류는 구동 트랜지스터(TRD)의 드레인 영역부터 소스 영역으로 흐르는 드레인 전류(Ids)이기 때문에, 식(1)으로 표시할 수 있다. 여기서, 식(1)과 식(4)으로부터, 식(1)은 이하의 식(5)과 같이 변형할 수 있다.
Ids=k·μ·(VSig_m-VOfs-△V)2 … (5)
따라서 발광부(ELP)를 흐르는 전류(Ids)는 예를 들면, VOfs를 0볼트로 설정하였다고 한 경우, 발광부(ELP)에서의 휘도를 제어하기 위한 영상 신호(VSig_m)의 값으로부터, 구동 트랜지스터(TRD)의 이동도(μ)에 기인한 전위 보정치(△V)의 값을 뺀 값의 2승에 비례한다. 환언하면, 발광부(ELP)를 흐르는 전류(Ids)는 발광부(ELP)의 임계치 전압(Vth-EL), 및, 구동 트랜지스터(TRD)의 임계치 전압(Vth)에는 의존하지 않는다. 즉, 발광부(ELP)의 발광량(휘도)은 발광부(ELP)의 임계치 전압(Vth-EL)의 영향, 및, 구동 트랜지스터(TRD)의 임계치 전압(Vth)의 영향을 받지 않는다. 그리고, 제 (n, m)번째의 유기 EL 표시 소자(10)의 휘도는 이러한 전류(Ids)에 대응한 값이다.
게다가, 이동도(μ)가 큰 구동 트랜지스터(TRD)일수록, 전위 보정치(△V)가 커지기 때문에, 식(4)의 좌변의 Vgs의 값이 작아진다. 따라서, 식(5)에 있어서, 이동도(μ)의 값이 커짐과 함께, (VSig_m-VOfs-△V)2의 값이 작아지는 결과, 드레인 전류(Ids)를 보정할 수 있다. 즉, 이동도(μ)가 다른 구동 트랜지스터(TRD)에서도, 영상 신호(VSig)의 값으면, 드레인 전류(Ids)가 거의 같게 되는 결과, 발광부(ELP)를 흐르고, 발광부(ELP)의 휘도를 제어한 전류(Ids)이 균일화된다. 이로써, 이동도(μ)의 편차(나아가서는 k의 편차)에 기인하는 발광부(ELP)의 휘도의 편차를 보정할 수 있다.
그리고, 발광부(ELP)의 발광 상태를 제 (m+m'-1)번째의 수평 주사 기간까지 계속한다. 이 제 (m+m'-1)번째의 수평 주사 기간 종기는 [기간-TP(2)5]의 종기에 상당한다.
[기간-TP(2)6'](도 5, 및, 도 7의 (a) 참조)
뒤이어, 상기한 공정(e)의 후반을 구성하는 발광부(ELP)의 애노드 전극과 캐소드 전극 사이에 역방향 전압을 인가하는 공정을 행한다.
실시예 1에서는 상기 공정(e)에서, 구동 트랜지스터(TRD)를 통하여, 전원 부(100)로부터 제 2 노드 초기화 전압(VCC-L)을 제 2 노드(ND2)에 인가하고, 따라서, 발광부(ELP)의 애노드 전극과 캐소드 전극 사이에 역방향 전압을 인가한다.
구체적으로는 기록 트랜지스터(TRW)의 오프 상태를 유지한 상태에서, [기간-TP(2)6']의 시기(환언하면, 제 (m+m')번째의 수평 주사 기간의 시기)에 있어서, 전원부(100)로부터 공급되는 전압을, 전압(VCC-H)으로부터 전압(VCC-L)으로 전환한다. 그 결과, 제 2 노드(ND2)의 전위는 VCC-L까지 저하되고, 발광부(ELP)의 애노드 전극과 캐소드 전극 사이에 역방향 전압이 인가되고, 발광부(ELP)는 비발광 상태가 된다. 또한, 제 2 노드(ND2)의 전위 저하를 모방하도록, 부유 상태의 제 1 노드(ND1)(구동 트랜지스터(TRD)의 게이트 전극)의 전위도 저하된다.
그리고, 상술한 비발광 상태를, 다음의 프레임에서의 제 (m-1)번째의 수평 주사 기간까지 계속한다. 이 시점은 도 5에 도시하는 [기간-TP(2)+1]의 시기의 직전에 상당한다. 이와 같이, 발광부(ELP)를 발광 상태로 한 후에, 발광부(ELP)를 비발광 상태로 함에 의해, 액티브 매트릭스 구동에 수반하는 잔상 흐림이 저감되고, 동화 품위를 보다 우수한 것으로 할 수 있다.
그리고, [기간-TP(2)+1] 이후에서는 상술한 [기간-TP(2)1] 내지 [기간-TP(2)6']에서 설명한 바와 같은 공정이 반복된다(도 5, 및, 도 7의 (b) 참조).
상술한 참고예의 구동 방법에 의해 발광부(ELP)를 구동하는 유기 EL 표시 장 치에서는 예를 들면 어떤 패턴을 장시간 표시시키면, 그 패턴에 응한 휘도 변화가 남는 경우가 있다. 배경 기술에서 설명하였지만, 도 33의 (A)에 도시하는 바와 같이, 유기 EL 표시 장치의 표시 영역(EA)에서, 영역(A)을 백표시로 하고, 창형상의 영역(B)을 흑표시로 하여 장시간 표시시킨다. 그리고, 그 후, 표시 영역(EA) 전체를 백표시로 하면, 도 33의 (B)에 도시하는 바와 같이, 영역(B)에 상당하는 부분의 휘도에 대해, 영역(A)에 대응하는 부분의 휘도는 상대적으로 낮아진다는 현상이 인정된다. 그 결과, 유기 EL 표시 장치의 표시 품질의 저하를 초래한다는 문제가 생긴다.
발명자들은 도 5에 도시하는 구동의 타이밍 차트로 유기 EL 표시 장치를 구동하고, 도 33의 (A)의 패턴을 유기 EL 표시 장치에 장시간 표시시킨 후에, 발광부(ELP)의 전압-전류 특성의 변화를 측정하였다. 구체적으로는 영역(A)(백표시 부분)의 화소를 구성하고 있는 어떤 발광색(예를 들면, 녹색)의 발광부(ELP)의 양단에 직류 전압을 인가하고, 전압의 값을 바꾸어 전압-전류 특성을 측정하였다. 마찬가지로, 영역(B)(흑표시 부분)의 화소를 구성하고 있던 해당 어떤 발광색의 발광부(ELP)의 양단에 직류 전압을 인가하고, 전압의 값을 바꾸어 전압-전류 특성을 측정하였다. 측정 결과를 도 8의 (a)에 도시한다.
그 결과, 영역(A)(백표시 부분)을 구성하고 있는 발광부(ELP)와, 영역(B)(흑표시 부분)을 구성하고 있는 발광부(ELP) 사이에는 주로 역방향 전류의 값에 차가 있는 것이 인정되었다. 구체적으로는 도 8의 (a)에 도시하는 바와 같이, 영역(A)(백표시 부분)을 구성하고 있는 발광부(ELP)는 영역(B)(흑표시 부분)을 구성하 고 있는 발광부(ELP)에 대해, 역방향 전류의 전류치의 절대치가 커지는 경향이 인정되었다. 발명자들은 이 발광부(ELP)에 있어서의 역방향 전류의 특성의 변화가 [기간-TP(2)2] 내지 [기간-TP(2)3]에서 제 2 노드(ND2)의 전위에 주는 영향, 나아가서는 발광부(ELP)의 휘도에 주는 영향에 관해, 이하와 같이 고찰하였다.
도 5를 참조하여 [기간-TP(2)2]의 동작을 설명하였지만, 상술한 설명에서는 발광부(ELP)의 역방향 전류에 관해서는 특별히 고려되어 있지 않다. 그러나, [기간-TP(2)2]에서는 발광부(ELP)에는 역방향 전압이 인가된 상태에 있다. [기간-TP(2)3]에서도 마찬가지이다.
도 8의 (b)는 발광부(ELP)에 흐르는 역방향 전류를 고려한 경우의, [기간-TP(2)2]에서의 제 2 노드(ND2)의 전위 변화를 설명하기 위한 모식적인 회로도이다. 도 8의 (C)는 발광부(ELP)에 흐르는 역방향 전류를 고려한 경우의, [기간-TP(2)3]에서의 제 2 노드(ND2)의 전위 변화를 설명하기 위한 모식적인 회로도이다.
도 8의 (b)에 도시하는 바와 같이, [기간-TP(2)2]에서는 영역(A)(백표시 부분)을 구성하고 있는 발광부(ELP)에는 상대적으로 큰 역방향 전류가 흐른다. 마찬가지로, 도 8의 (C)에 도시하는 바와 같이, [기간-TP(2)3]에서도, 영역(A)(백표시 부분)을 구성하고 있는 발광부(ELP)에는 상대적으로 큰 역방향 전류가 흐른다.
도 9는 발광부(ELP)의 역방향 전류에 차가 있을 때의, 구동 회로(11)에서의 제 1 노드(ND1)와 제 2 노드(ND2)의 전위 변화를 도시한 모식도이다. 발광부(ELP)의 역방향 전류가 커지면, [기간-TP(2)2] 내지 [기간-TP(2)3]에서, 제 2 노드(ND2)의 전위는 보다 상승한다. 이에 수반하여, 제 1 노드(ND1)와 제 2 노드(ND2)의 전위차는 보다 작아진다.
따라서 발광부(ELP)의 역방향 전류가 커지면, [기간-TP(2)5]에서의 구동 트랜지스터(TRD)를 흐르는 전류는 감소하고, 제 2 노드(ND2)의 전위 상승은 작아짐과 함께, 부트스트랩 동작에 의한 제 1 노드(ND1)의 전위 상승도 작아진다. 그리고, [기간-TP(2)5]에서의 구동 트랜지스터(TRD)를 흐르는 전류가 감소하기 때문에, 발광부(ELP)의 휘도도 감소한다. 즉, 영역(A)(백표시 부분)을 구성하고 있는 발광부(ELP)의 휘도는 영역(B)(흑표시 부분)을 구성하고 있는 발광부(ELP)의 휘도에 대해 상대적으로 저하된다. 이로써, 도 33의 (B)에 도시하는 현상이 발생할 수 있다.
그래서, 발명자들은 도 33의 (B)에 도시하는 휘도차의 정도를 경감할 수 있는 구동 방법에 관해 여러가지 검토하였다. 그 결과, 공정(e)과 다음 공정(a) 사이에, 어떤 기간에 걸쳐서 발광부(ELP)의 애노드 전극과 캐소드 전극 사이에 순방향 전압을 인가하는 보조구동 공정을 구비하고 있고, 보조구동 공정의 종기로부터 다음 공정(b)의 종기까지의 기간을 1밀리초 이하로 하는 구동 방법에 의해, 도 33의 (B)에 도시하는 휘도차의 정도를 경감할 수 있는 것을 발견하였다.
상술한 바와 같이, 도 4는 보조구동 공정을 구비하고 있는 실시예 1에 관한 발광부(ELP)의 구동의 타이밍 차트의 모식도이다. 실시예 1에서는 공정(e)과 다음 공정(a) 사이, 보다 구체적으로는 [기간-TP(2)6]의 다음[기간-TP(2)7]에서 보조구동 공정을 행한다. 그리고, 보조구동 공정의 종기로부터 다음 공정(b)의 종기까지의 기간, 보다 구체적으로는 [기간-TP(2)7]의 종기로부터 [기간-TP(2)+2]의 종기까지의 기간(TD)은 1밀리초 이하로 한다. 또한, 도시되어 있지 않지만, 도 4에 도시하는 [기간-TP(2)0]의 전에서도, 상술한 바와 같은 보조구동 공정이 행하여진다. 도 4에 도시하는 [기간-TP(2)7] 내지 [기간-TP(2)+2]에서의 각 트랜지스터의 온/오프 상태 등을 모식적으로 도 10의 (a) 내지 (D)에 도시한다.
도 4에 도시하는 [기간-TP(2)0] 내지 [기간-TP(2)5]에서의 동작은 도 5를 참조하여 설명한 [기간-TP(2)0] 내지 [기간-TP(2)5]에서의 동작과 마찬가지이기 때문에, 설명을 생략한다. 도 4에 도시하는 [기간-TP(2)6]에서의 동작은 종기가 다른 외는 도 5를 참조하여 설명한 [기간-TP(2)6']에서의 동작과 마찬가지이기 때문에 설명을 생략한다. 도 4에 도시하는 [기간-TP(2)6]은 예를 들면, 제 (m+m'+△m')행째에 배열된 각 유기 EL 표시 소자(10)의 수평 주사 기간, 즉, 제 (m+m'+△m')번째의 수평 주사 기간의 직전까지 계속된다. 여기서, 「△m'」는 유기 EL 표시 장치의 설계 사양에 의해 결정된다. (m+m'+△m')의 값이 M을 초과하는 경우, 초과한 분의 수평 주사 기간은 다음의 표시 프레임에서 처리된다.
실시예 1에서는 기록 트랜지스터(TRW)의 오프 상태를 유지한 상태에서, [기간-TP(2)7]의 시기, 즉, 제 (m+m'+△m')번째의 수평 주사 기간의 시기에서, 전원부(100)의 전압을 전압(VCC-L)으로부터 전압(VCC-H)으로 전환하고, [기간-TP(2)7]의 동안 이 상태를 유지한다. 이로써, [기간-TP(2)7]에 걸쳐서 발광부(ELP)의 애노드 전극과 캐소드 전극 사이에 순방향 전압이 인가된다. 실시예 1에서는 [기간-TP(2)7]의 길이는 약 3밀리초가 되는 소정의 길이로 고정되어 있다. 후술하는 다른 실시예에서도 마찬가지이다.
구동 트랜지스터(TRD)의 게이트 전극과 소스 영역으로서 작용하는 다른쪽의 소스/드레인 영역 사이의 전위차(Vgs)는 기본적으로는 상술한 식(4)의 값을 유지한 상태이기 때문에, 도 10의 (a)에 도시하는 바와 같이, 발광부(ELP)에는 상술한 식(5)에 표시하는 값의 드레인 전류(Ids)이 흐른다. 즉, 실시예 1에서는 보조구동 공정은 전원부(100)로부터 구동 트랜지스터(TRD)를 통하여 제 1 노드(ND1)와 제 2 노드(ND2) 사이의 전위차의 값에 응한 전류를 발광부(ELP)에 흘림에 의해 발광부(ELP)를 구동하는 공정이다.
그리고, 기록 트랜지스터(TRW)의 오프 상태를 유지한 상태에서, [기간-TP(2)8]의 시기에서, 전원부(100)로부터 공급되는 전압을, VCC-H로부터 전압(VCC-L)으 로 전환한다. 그 결과, 제 2 노드(ND2)의 전위는 VCC-L까지 저하되고, 발광부(ELP)의 애노드 전극과 캐소드 전극 사이에 역방향 전압이 인가되고, 발광부(ELP)는 비발광 상태가 된다. 또한, 제 2 노드(ND2)의 전위 저하를 모방하도록, 부유 상태의 제 1 노드(ND1)(구동 트랜지스터(TRD)의 게이트 전극)의 전위도 저하된다.
그리고, 발광부(ELP)의 비발광 상태를, 다음의 프레임에서의 제 (m-1)번째의 수평 주사 기간까지 계속한다. 이 시점은 도 4에 도시하는 [기간-TP(2)+1]의 시기의 직전에 상당한다.
그리고, [기간-TP(2)+1] 이후에서는 상술한 [기간-TP(2)1] 내지 [기간-TP(2)8]에서 설명한 바와 같은 공정이 반복된다. 즉, [기간-TP(2)+1]에서는 도 4에서 설명한 [기간-TP(2)1]과 마찬가지로 공정(a), 즉 전처리가 행하여진다(도 10의 (C) 참조). 또한, [기간-TP(2)+2]에서는 도 4에서 설명한 [기간-TP(2)2]과 마찬가지로 공정(b), 즉 임계치 전압 캔슬 처리가 행하여진다(도 10의 (D) 참조).
여기서, 보조구동 공정의 종기로부터 다음 공정(b)의 종기까지의 기간은 1밀리초 이하가 되도록 설정되어 있다. 구체적으로는 보조구동 공정의 종기인 [기간-TP(2)7]의 종기로부터, 다음 공정(b)의 시기인 [기간-TP(2)+2]의 시기까지의, 도 4에 도시하는 기간(TD)이 1밀리초 이하가 되도록, [기간-TP(2)7] 및 [기간-TP(2)8]은 설정되어 있다.
도 11은 도 5에 도시하는 구동의 타이밍 차트로 유기 EL 표시 장치를 구동하고, 도 33의 (A)의 패턴을 유기 EL 표시 장치에 장시간 표시시킨 후에, 도 4 및 도 5에 도시하는 구동의 타이밍 차트로 유기 EL 표시 장치를 구동함과 함께, 유기 EL 표시 장치를 전백표시로 하였을 때의, 영역(A)과 영역(B)의 휘도를 설명하기 위한 모식도이다.
우선, 보조구동 공정을 행하지 않는 도 5에 도시하는 타이밍 차트로 유기 EL 표시 장치를 구동함과 함께, 유기 EL 표시 장치를 전백표시로 하였다. 이 때, 영역(B)의 휘도를 1로서 정규화하면, 영역(A)의 휘도는 0.95였다.
뒤이어, 도 4에 도시하는 타이밍 차트로 유기 EL 표시 장치를 구동하고, 전백표시로 하였다. 또한, 보조구동 공정에서도 발광부(ELP)가 발광하기 때문에, 실질적으로 발광 기간이 증가하고, 휘도는 약간 증가한다. 상술한 기간(TD)을 3밀리초로 설정한 때의 영역(B)의 휘도를 1로서 규격화하면, 영역(A)의 휘도는 0.95였다. 기간(TD)을 2밀리초로 설정한 때의 영역(B)의 휘도는 1.00이고, 영역(A)의 휘도는 0.95였다. 기간(TD)을 1밀리초로 설정한 때의 영역(B)의 휘도는 0.95이고, 영역(A)의 휘도는 0.92였다. 기간(TD)을 0.5밀리초로 설정한 때의 영역(B)의 휘도는 0.90이고, 영역(A)의 휘도는 0.90이였다.
기간(TD)이 2밀리초 내지 3밀리초 정도인 경우, 영역(A)과 영역(B)의 휘도차의 정도의 경감 효과는 인정되지 않았다. 그러나, 기간(TD)을 1밀리초로 하면, 영 역(A)과 영역(B)의 휘도차의 정도가 약간 경감되고, 기간(TD)을 0.5밀리초로 하면, 영역(A)과 영역(B)의 휘도차는 거의 인정되지 않게 되었다.
이와 같이, 기간(TD)을 짧게 하면 할수록, 유기 EL 표시 장치 전체의 휘도가 저하되면서, 또한, 영역(A)과 영역(B)의 휘도차의 정도가 경감된다는 경향이 인정된다. 이와 같은 경향이 생기는 이유의 상세는 분명하지 않지만, 기간(TD)을 짧게 하면 할수록, [기간-TP(2)2]과 [기간-TP(2)3]에서의 발광부(ELP)의 역방향 전류가 증가하는 것이 추정된다. 또한, 기간(TD)을 짧게 하면 할수록, 영역(A)(백표시 부분)을 구성하고 있는 발광부(ELP)의 역방향 전류 특성과, 영역(B)(흑표시 부분)을 구성하고 있는 발광부(ELP)의 역방향 전류 특성과의 차가 감소하는 것이 추정된다. 즉, 발광부(ELP)의 양단에 직류 전압을 인가하고, 전압의 값을 바꾸어 전압-전류 특성을 측정한 때의 특성은 도 8의 (a)인 채이다. 그러나, 동적인 동작시의 발광부(ELP)의 역방향 전류 특성은 예를 들면 기간(TD)을 0.5밀리초로 설정한 때에는 도 12의 파선으로 도시하는 바와 같이 영역(A)(백표시 부분)을 구성하고 있는 발광부(ELP)와 영역(B)(흑표시 부분)을 구성하고 있는 발광부(ELP)에서 같은 거동을 나타낸다고 추정된다.
이상, 실시예 1의 발광부(ELP)의 구동 방법에 관해 설명하였다. 이하, 실시예 1의 변형례에 관해 설명한다.
도 13은 변형례 1에 관한 발광부(ELP)의 구동의 타이밍 차트의 모식도이다. 변형례 1에서는 발광부(ELP)를 구동한 후발 광부 ELP의 애노드 전극과 캐소드 전극 사이에 역방향 전압을 인가하는 일련의 공정을, 복수회 행한다. 도 13에서는 일련의 공정을 2회 행하는 경우의 예를 도시하였다. 즉, 도 13에 도시하는 [기간-TP(2)5] 내지 [기간-TP(2)6A]이 1회째의 일련의 공정에 해당하고, [기간-TP(2)6B] 내지 [기간-TP(2)6C]이 2회째의 일련의 공정에 해당한다. 이로써, 유기 EL 표시 장치에 표시되는 화상이 어른거림(플리커)을 보다 저감할 수 있다. [기간-TP(2)6A] 및 [기간-TP(2)6C]에서의 구동 회로(11)의 동작은 기본적으로는 도 5의 [기간-TP(2)6]을 참조하여 설명한 바와 마찬가지이다. 또한, [기간-TP(2)6B]의 동작은 기본적으로는 도 5의 [기간-TP(2)7]을 참조하여 설명한 바와 마찬가지이다.
도 14는 변형례 2에 관한 발광부(ELP)의 구동의 타이밍 차트의 모식도이다. 변형례 2는 변형례 1에 대해, 전원부(100)는 제 2 노드 초기화 전압으로서 2종류의 전압을 공급하는 점이 상위하다. 구체적으로는 제 2 노드 초기화 전압으로서 상술한 전압(VCC-L) 외에, 중간 전압(VCC-M)(예를 들면, -3볼트)을 공급한다. 그리고, [기간-TP(2)6A] 및 [기간-TP(2)6C]에서, 전원부(100)는 중간 전압(VCC-M)를 인가한다. 예를 들면, [기간-TP(2)6A]에서의 제 2 노드(ND1)의 전위가 크게 저하할 수록, 기생 용량 등의 영향에 의해 제 1 노드(ND1)와 제 2 노드(ND2) 사이의 전위차가 감소하고, [기간-TP(2)6B]에서의 발광부(ELP)의 휘도가 저하된다는 문제가 발생한다. 중간 전압(VCC-M)를 공급함에 의해, 이와 같은 휘도의 저하를 경감할 수 있다.
또한, 상술한 도 4의 [기간-TP(2)6]에서, 전원부(100)이 상술한 중간 전압(VCC-M)을 인가한다는 도 15에 도시하는 구성으로 할 수도 있다(변형례 3). 나아가서는 도 4, 도 13, 도 14 및 도 15에 도시하는 [기간-TP(2)8]에서, 전원부(100)가 중간 전압(VCC-M)를 인가한다는 구성, 또는 또한, [기간-TP(2)8]을 생략하고, 보조구동 공정의 후 곧바로 전처리 공정을 행한다는 구성으로 할 수도 있다.
[실시예 2]
실시예 2도, 본 발명의 유기 일렉트로 루미네선스 발광부의 구동 방법에 관한 것이다. 실시예 2에서는 구동 회로(11)는 3트랜지스터/1용량부로 구성되어 있다(제 1의 3Tr/1C 구동 회로). 실시예 2에서의 유기 EL 표시 장치의 개념도를 도 16에 도시하고, 구동 회로(11)를 포함하는 유기 EL 표시 소자(10)의 등가회로도를 도 17에 도시한다.
우선, 구동 회로나 발광부의 상세에 관해 설명한다.
제 1의 3Tr/1C 구동 회로도, 상술한 2Tr/1C 구동 회로와 마찬가지로, 기록 트랜지스터(TRW), 구동 트랜지스터(TRD)의 2개의 트랜지스터, 1개의 용량부(C1)를 구비하고 있다. 그리고, 제 1의 3Tr/1C 구동 회로에서는 또한, 제 1 트랜지스터(TR1)를 구비하고 있다.
[구동 트랜지스터(TRD)]
구동 트랜지스터(TRD)의 구성은 실시예 1에서 설명한 구동 트랜지스터(TRD)의 구성과 같기 때문에, 상세한 설명은 생략한다. 또한, 실시예 1에서는 전원부(100)로부터 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역에 전압(VCC-L)을 인가함에 의해, 제 2 노드(ND2)의 전위를 초기화하였다. 한편, 실시예 2에서는 후술하는 바와 같이, 제 1 트랜지스터(TR1)를 통하여 제 2 노드(ND2)의 전위를 초기화한다. 따라서, 실시예 2에서는 제 2 노드(ND2)의 전위의 초기화를 위해, 전원부(100)로부터 전압(VCC-L)을 인가할 필요는 없다. 이상의 이유에 의해, 실시예 2에서는 전원부(100)는 일정한 전압(VCC)을 인가한다.
[기록 트랜지스터(TRW)]
기록 트랜지스터(TRW)의 구성은 실시예 1에서 설명한 기록 트랜지스터(TRW)의 구성과 같기 때문에, 상세한 설명은 생략한다. 실시예 1과 마찬가지로, 신호 출력 회로(102)로부터 데이터선(DTL)을 통하여, 발광부(ELP)에서의 휘도를 제어하기 위한 영상 신호(구동 신호, 휘도 신호)(VSig), 나아가서는 제 1 노드 초기화 전압(VOfs)가, 한쪽의 소스/드레인 영역에 공급된다.
[제 1 트랜지스터(TR1)]
제 1 트랜지스터(TR1)에서는,
(C-1) 다른쪽의 소스/드레인 영역은 제 2 노드(ND2)에 접속되어 있고,
(C-2) 한쪽의 소스/드레인 영역에는 제 2 노드 초기화 전압(VSS)가 인가되고,
(C-3) 게이트 전극은 제 1 트랜지스터 제어선(AZ1)에 접속되어 있다. 전압(VSS)에 관해서는 후술한다.
제 1 트랜지스터(TR1)의 온 상태/오프 상태는 제 1 트랜지스터 제어선(AZ1)으로부터의 신호에 의해 제어된다. 보다 구체적으로는 제 1 트랜지스터 제어선(AZ1)은 제 1 트랜지스터 제어 회로(103)에 접속되어 있다. 그리고, 제 1 트랜지스터 제어 회로(103)의 동작에 의거하여, 제 1 트랜지스터 제어선(AZ1)을 로우 레벨 또는 하이 레벨로 하고, 제 1 트랜지스터(TR1)를 온 상태 또는 오프 상태로 한다.
[발광부(ELP)]
발광부(ELP)의 구성은 실시예 1에서 설명한 발광부(ELP)의 구성과 같기 때문에, 상세한 설명은 생략한다.
뒤이어, 실시예 2에서의 발광부(ELP)의 구동 방법에 관해 설명한다.
이하의 설명에 있어서, 전압(VCC)의 값, 및, 전압(VSS)의 값을 이하와 같이 하지만, 이것은 어디까지나 설명을 위한 값이고, 이들의 값으로 한정되는 것이 아니다.
VCC : 발광부(ELP)에 전류를 흘리기 위한 구동 전압 … 20볼트
VSS : 제 2 노드(ND2)의 전위를 초기화하기 위한 제 2 노드 초기화 전압 … -10볼트
도 18에, 보조구동 공정을 구비하고 있는 실시예 2의 구동 방법에 관한 발광부(ELP)의 구동의 타이밍 차트를 모식적으로 도시한다. 나중에 상세히 설명하지만, 도 18에 도시하는 [기간-TP(3)6]의 종기와 [기간-TP(3)+1]의 시기 사이에는 [기간-TP(3)7]과 [기간-TP(3)8]이 존재한다. 그리고, [기간-TP(3)7]에서, 상술한 보조구동 공정이 행하여진다. 각 트랜지스터의 온/오프 상태 등을 모식적으로 도 19의 (a) 내지 (F), 및, 도 20의 (a) 내지 (E)에 도시한다.
도 18에 도시하는 [기간-TP(3)0] 내지 [기간-TP(3)3]은 기록 처리가 행하여지는 [기간-TP(3)4]의 직전까지의 동작 기간이다. 그리고, [기간-TP(3)0] 내지 [기간-TP(3)3]에서, 제 (n, m)번째의 유기 EL 표시 소자(10)는 원칙으로서 비발광 상태에 있다. 도 18에 도시하는 바와 같이, [기간-TP(3)4] 외에, [기간-TP(3)1] 내지 [기간-TP(3)3]은 제 m번째의 수평 주사 기간에 포함된다. 또한, 설명의 편리를 위해, [기간-TP(3)1]의 시기, 및, [기간-TP(3)4]의 종기는 각각, 제 m번째의 수평 주사 기간의 시기, 및, 종기에 일치하는 것으로 하여 설명한다.
이하, [기간-TP(3)0] 내지 [기간-TP(3)3]의 각 기간에 관해, 설명한다. 또 한, [기간-TP(3)1] 내지 [기간-TP(3)3]의 각 기간의 길이는 유기 EL 표시 장치의 설계에 응하여 적절히 설정하면 좋다.
[기간-TP(3)0](도 19의 (a) 참조)
이 [기간-TP(3)0]은 예를 들면, 전의 표시 프레임부터 현 표시 프레임에서의 동작이다. 즉, 이 [기간-TP(3)0]은 전의 표시 프레임에서의 보조구동 기간 종료 후로부터, 현 표시 프레임에서의 제 (m-1)번째의 수평 주사 기간까지의 기간이다. 그리고, 이 [기간-TP(3)0]에서, 제 (n, m)번째의 유기 EL 표시 소자(10)는 비발광 상태에 있다. [기간-TP(3)0]에서, 제 1 트랜지스터(TR1)는 온 상태이다. 제 2 노드(ND2)에는 온 상태의 제 1 트랜지스터(TR1)를 통하여 제 2 노드 초기화 전압(VSS)이 인가된다.
제 2 노드(ND2)에는 구동 트랜지스터(TRD)를 통하여 전압(VCC)도 인가되어 있다. 이 때문에, 제 2 노드(ND2)의 전위는 전압(VSS) 및 전압(VCC), 및, 제 1 트랜지스터(TR1)의 온 저항의 값 및 구동 트랜지스터(TRD)의 온 저항의 값에 의해 정해진다. 여기서, 제 1 트랜지스터(TR1)의 온 저항이 충분히 낮다고 하면, 제 2 노드(ND2)의 전위는 약 VSS까지 저하되고, 발광부(ELP)의 애노드 전극과 캐소드 전극 사이에 역방향 전압이 인가되고, 발광부(ELP)는 비발광 상태가 된다. 또한, 제 2 노드(ND2)의 전위 저하를 모방하도록, 부유 상태의 제 1 노드(ND1)(구동 트랜지스터(TRD)의 게이트 전극)의 전위도 저하된다. 이하, 편리를 위해, 제 1 트랜지스터(TR1)가 온 상태인 때는 제 2 노드(ND2)의 전위는 VSS라고 하여 설명한다. 또한, 도 18에서도, 제 1 트랜지스터(TR1)가 온 상태인 때는 제 2 노드(ND2)의 전위는 VSS라고 하여 나타내였다.
실시예 2의 유기 EL 표시 장치에서도, 각 수평 주사 기간에서, 신호 출력 회로(102)로부터 데이터선(DTL)에, 제 1 노드 초기화 전압(VOfs)을 인가하고, 뒤이어, 제 1 노드 초기화 전압(VOfs)에 대신하여 영상 신호(VSig)를 인가한다. 상세는 실시예 1에서 설명한 바와 마찬가지이기 때문에, 설명을 생략한다.
[기간-TP(3)1](도 19의 (b) 참조)
그리고, 현 표시 프레임에서의 제 m행째의 수평 주사 기간이 시작한다. 이 [기간-TP(3)1]에서, 상기한 공정(a), 즉, 상술한 전처리가 행하여진다.
실시예 1과는 달리 실시예 2에서는 상기 공정(a)에서, 제 1 트랜지스터 제어선(AZ1)으로부터의 신호에 의해 온 상태가 된 제 1 트랜지스터(TR1)를 통하여, 제 2 노드(ND2)에 제 2 노드 초기화 전압(VSS)을 인가한다. 또한, 실시예 1과 마찬가지로, 상기 공정(a)에서, 주사선(SCL)으로부터의 신호에 의해 온 상태가 된 기록 트랜지스터(TRW)를 통하여, 데이터선(DTL)으로부터 제 1 노드 초기화 전압(VOfs)을 제 1 노드(ND1)에 인가한다.
구체적으로는 제 1 트랜지스터(TR1)의 온 상태를 유지하고, [기간-TP(3)1]의 시작시, 주사선(SCL)을 하이 레벨로 함에 의해, 기록 트랜지스터(TRW)를 온 상태로 한다. 그 결과, 제 1 노드(ND1)의 전위는 VOfs(0볼트)가 된다. 제 2 노드(ND2)의 전위는 VSS(-10볼트)를 유지한다.
실시예 1의 [기간-TP(2)1]에서 설명한 바와 마찬가지로, 제 2 노드(ND2)와 발광부(ELP)에 구비된 캐소드 전극 사이의 전위차는 -10볼트이고, 발광부(ELP)의 임계치 전압(Vth-EL)을 초과하지 않는다. 이로써, 제 1 노드(ND1)의 전위 및 제 2 노드(ND2)의 전위를 초기화하는 전처리가 완료된다.
[기간-TP(3)2](도 19의 (C) 참조)
이 [기간-TP(3)2]에서, 상기한 공정(b), 즉, 상술한 임계치 전압 캔슬 처리를 행한다. 즉, 기록 트랜지스터(TRW)의 온 상태를 유지한 채로, 제 1 트랜지스터(TR1)를 온 상태로부터 오프 상태로 한다. 상술한 바와 같이, 실시예 2에서는 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역에 일정한 전압(VCC)이 인가된 상태에 있다. 그 결과, 제 1 노드(ND1)의 전위는 변화하지 않지만 (VOfs=0볼트를 유지), 제 1 노드(ND1)의 전위로부터 구동 트랜지스터(TRD)의 임계치 전압(Vth)을 뺀 전위를 향하여, 제 2 노드(ND2)의 전위는 변화한다. 즉, 부유 상태의 제 2 노드(ND2)의 전위가 상승한다. 설명의 편리를 위해, [기간-TP(3)3]의 길이는 제 2 노드(ND2)의 전위를 충분히 변화시키는데 족한 길이로 한다.
실시예 1의 [기간-TP(2)2]에서 설명한 바와 마찬가지로, 부유 상태의 제 2 노드(ND2)의 전위가 (VOfs-Vth=-3볼트)에 근접하고, 최종적으로 (VOfs-Vth)가 된다. 상술한 식(2)이 보증되어 있으면, 발광부(ELP)가 발광한 일은 없다. 즉, 구동 트랜지스터(TRD)의 임계치 전압(Vth), 및, 구동 트랜지스터(TRD)의 게이트 전극의 전위를 초기화하기 위한 전압(VOfs)만에 의존하여, 제 2 노드(ND2)의 전위는 결정된다. 그리고, 발광부(ELP)의 임계치 전압(Vth-EL)과는 관계가 없다.
[기간-TP(3)3](도 18, 도 19의 (D) 참조)
제 1 트랜지스터(TR1)의 오프 상태를 유지한 상태에서, 이 [기간-TP(3)3]의 시기에서, 주사선(SCL)으로부터의 신호에 의해 기록 트랜지스터(TRW)를 오프 상태로 한다. 또한, 데이터선(DTL)에 인가되는 전압이, 제 1 노드 초기화 전압(VOfs)으로부터 영상 신호(VSig_m)로 전환된다. 동작의 상세는 실시예 1의 [기간-TP(2)3]에서 설명한 바와 마찬가지이기 때문에, 설명을 생략한다.
[기간-TP(3)4](도 18, 도 19의 (E) 참조)
이 기간 내에, 상기한 공정(c), 즉, 상술한 기록 처리를 행한다. 구체적으로는 제 1 트랜지스터(TR1)의 오프 상태를 유지한 상태에서, 주사선(SCL)으로부터의 신호에 의해 기록 트랜지스터(TRW)를 온 상태로 한다. 그리고, 기록 트랜지스터(TRW)를 통하여, 데이터선(DTL)으로부터 영상 신호(VSig_m)를 제 1 노드(ND1)에 인가한다. 그 결과, 제 1 노드(ND1)의 전위는 VSig_m로 상승한다. 동작의 상세는 실시예 1의 [기간-TP(2)4]의 설명에 있어서 전압(VCC-H)을 전압(VCC)과 바꾸어 읽은 것과 마찬가지이기 때문에, 설명을 생략한다. 구동 트랜지스터(TRD)의 게이트 전극과 소스 영역으로서 작용하는 다른쪽의 소스/드레인 영역 사이의 전위차(Vgs)는 상술한 식(4)으로 표시된다.
[기간-TP(3)5](도 18, 및, 도 19의 (F) 참조)
이상의 조작에 의해, 임계치 전압 캔슬 처리, 기록 처리, 이동도 보정 처리가 완료된다. 그 후, 이 [기간-TP(3)5]에서, 상기한 공정(e)의 전반을 구성하는 발광부(ELP)의 구동을 행한다. 구체적으로는 제 1 트랜지스터(TR1)의 오프 상태를 유지한다. 그리고, 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역에 전원부(100)로부터 전압(VCC)이 인가된 상태를 유지한 상태에서, 주사 회로(101)의 동작에 의거하여 주사선(SCL)을 로우 레벨로 하고, 기록 트랜지스터(TRW)를 오프 상태로 하고, 제 1 노드(ND1), 즉, 구동 트랜지스터(TRD)의 게이트 전극을 부유 상태로 한다. 동작의 상세는 실시예 1의 [기간-TP(2)5]의 설명에서 전압(VCC-H)을 전압(VCC)과 바꾸어 읽은 것과 마찬가지이기 때문에, 설명을 생략한다. 구동 트랜지스터(TRD)의 드레인 영역부터 소스 영역으로 흐르는 드레인 전류(Ids)는 상술한 식(5)으로 표시할 수 있다.
그리고, 발광부(ELP)의 발광 상태를 제 (m+m'-1)번째의 수평 주사 기간까지 계속한다. 이 제 (m+m'-1)번째의 수평 주사 기간의 종기는 [기간-TP(3)5]의 종기에 상당한다.
[기간-TP(3)6](도 18, 및, 도 20의 (a) 참조)
뒤이어, 상기한 공정(e)의 후반을 구성하는 발광부(ELP)의 애노드 전극과 캐소드 전극 사이에 역방향 전압을 인가하는 공정을 행한다.
실시예 2에서는 상기 공정(e)에서, 제 1 트랜지스터 제어선(AZ1)으로부터의 신호에 의해 온 상태가 된 제 1 트랜지스터(TR1)를 통하여, 제 2 노드(ND2)에 제 2 노드 초기화 전압(VSS)을 인가하고, 따라서, 발광부(ELP)의 애노드 전극과 캐소드 전극 사이에 역방향 전압을 인가한다.
구체적으로는 기록 트랜지스터(TRW)의 오프 상태를 유지한 상태에서, [기간-TP(3)6]의 시기(환언하면, 제 (m+m')번째의 수평 주사 기간의 시기)에서, 제 1 트랜지스터(TR1)를 오프 상태로부터 온 상태로 한다. 그리고, 제 1 트랜지스터(TR1)의 온 상태를 [기간-TP(3)6]의 종기까지 지지한다. 그 결과, 제 2 노드(ND2)의 전위는 VSS까지 저하되고, 발광부(ELP)의 애노드 전극과 캐소드 전극 사이에 역방향 전압이 인가되고, 발광부(ELP)는 비발광 상태가 된다. 또한, 제 2 노드(ND2)의 전위 저하를 모방하도록, 부유 상태의 제 1 노드(ND1)(구동 트랜지스터(TRD)의 게이트 전극)의 전위도 저하된다.
실시예 1의 [기간-TP(2)6]에서 설명한 바와 마찬가지로, [기간-TP(3)6]은 예를 들면, 제 (m+m'+△m')행째에 배열된 각 유기 EL 표시 소자(10)의 수평 주사 기간, 즉, 제 (m+m'+△m')번째의 수평 주사 기간의 직전까지 계속된다. 여기서, 「△m'」는 유기 EL 표시 장치의 설계 사양에 의해 결정된다. (m+m'+△m')의 값이 M을 초과하는 경우, 초과한 분의 수평 주사 기간은 다음의 표시 프레임에서 처리된다.
실시예 2에서는 [기간-TP(3)7]에서, 보조구동 공정을 행한다. 구체적으로는 기록 트랜지스터(TRW)의 오프 상태를 유지한 상태에서, [기간-TP(3)7]의 시기, 즉, 제 (m+m'+△m')번째의 수평 주사 기간의 시기에서, 제 1 트랜지스터(TR1)를 온 상태로부터 오프 상태로 하고, [기간-TP(3)7]의 동안 이 상태를 유지한다. 이로써, [기간-TP(3)7]에 걸쳐서 발광부(ELP)의 애노드 전극과 캐소드 전극 사이에 순방향 전압이 인가된다. 실시예 2에서도, [기간-TP(3)7]의 길이는 약 2밀리초가 되는 소정의 길이로 고정되어 있다.
실시예 1의 [기간-TP(2)7]에서 설명한 바와 마찬가지로, 구동 트랜지스터(TRD)의 게이트 전극과 소스 영역으로서 작용하는 다른쪽의 소스/드레인 영역 사이의 전위차(Vgs)는 기본적으로는 상술한 식(4)의 값을 유지한 상태이기 때문에, 도 20의 (b)에 도시하는 바와 같이, 발광부(ELP)에는 상술한 식(5)에 표시하는 값의 드레인 전류(Ids)가 흐른다. 즉, 실시예 2에서도, 보조구동 공정은 전원부(100)로부터 구동 트랜지스터(TRD)를 통하여 제 1 노드(ND1)와 제 2 노드(ND2) 사이의 전위차의 값에 응한 전류를 발광부(ELP)에 흘림에 의해 발광부(ELP)를 구동하는 공정이다.
그리고, 기록 트랜지스터(TRW)의 오프 상태를 유지한 상태에서, [기간-TP(3)8]의 시기에서, 제 1 트랜지스터(TR1)를 오프 상태로부터 온 상태로 한다. 그 결과, 제 2 노드(ND2)의 전위는 VSS까지 저하되고, 발광부(ELP)의 애노드 전극과 캐소드 전극 사이에 역방향 전압이 인가되고, 발광부(ELP)는 비발광 상태가 된다. 또한, 제 2 노드(ND2)의 전위 저하를 모방하도록, 부유 상태의 제 1 노드(ND1)(구동 트랜지스터(TRD)의 게이트 전극)의 전위도 저하된다(도 20의 (C) 참조).
그리고, [기간-TP(3)+1] 이후에서는 상술한 [기간-TP(3)1] 내지 [기간-TP(3)8]에서 설명한 바와 같은 공정이 반복된다. 예를 들면, [기간-TP(3)+1]에서는 도 19의 (b)를 참조하여 설명한 [기간-TP(3)1]과 마찬가지로 공정(a), 즉 전처리가 행하여진다(도 20의 (D) 참조). 또한, [기간-TP(3)+2]에서는 도 19의 (C)를 참조하여 설명한 [기간-TP(3)2]과 마찬가지로 공정(b), 즉 임계치 전압 캔슬 처리가 행하여진다(도 20의 (E) 참조).
여기서, 보조구동 공정의 종기로부터 다음 공정(b)의 종기까지의 기간은 1밀리초 이하가 되도록 설정되어 있다. 구체적으로는 보조구동 공정의 종기인 [기간-TP(3)7]의 종기로부터, 다음 공정(b)의 시기인 [기간-TP(3)+2]의 시기까지의, 도 18에 도시하는 기간(TD)이 1밀리초 이하가 되도록, [기간-TP(3)7] 및 [기간-TP(3)8]은 설정되어 있다.
실시예 2에서의 효과의 상세는 실시예 1에 있어서 도 11을 참조하여 설명한 바와 마찬가지이기 때문에, 설명을 생략한다.
이상, 실시예 2의 발광부(ELP)의 구동 방법에 관해 설명하였다. 실시예 2의 변형례 로서, 실시예 1의 변형례 1과 같이, 발광부(ELP)를 구동한 후, 발광부(ELP)의 애노드 전극과 캐소드 전극 사이에 역방향 전압을 인가하는 일련의 공정을, 복수회 행하는 구성으로 할 수가 있다. 또는 또한, 실시예 1의 변형례 2나 변형례 3과는 전압의 인가 방법이 상위하지만, 제 1 트랜지스터를 통하여 인가하는 제 2 노드 초기화 전압으로서 2종류의 전압을 공급하는 구성으로 할 수도 있다.
[실시예 3]
실시예 3도, 본 발명의 유기 일렉트로 루미네선스 발광부의 구동 방법에 관한 것이다. 실시예 3에서는 구동 회로(11)는 3트랜지스터/1용량부로 구성되어 있다(제 2의 3Tr/1C 구동 회로). 실시예 3에서의 유기 EL 표시 장치의 개념도를 도 21에 도시하고, 구동 회로(11)를 포함하는 유기 EL 표시 소자(10)의 등가회로도를 도 22에 도시한다.
우선, 구동 회로나 발광부의 상세에 관해 설명한다.
제 2의 3Tr/1C 구동 회로도, 상술한 2Tr/1C 구동 회로와 마찬가지로, 기록 트랜지스터(TRW), 구동 트랜지스터(TRD)의 2개의 트랜지스터, 1개의 용량부(C1)를 구비하고 있다. 그리고, 제 2의 3Tr/1C 구동 회로에서는 또한, 제 2트랜지스터(TR2)를 구비하고 있다.
[구동 트랜지스터(TRD)]
구동 트랜지스터(TRD)의 구성은 실시예 1에서 설명한 구동 트랜지스터(TRD)의 구성과 같기 때문에, 상세한 설명은 생략한다. 실시예 3에서는 실시예 1과 마찬가지로, 전원부(100)로부터 구동 트랜지스터(TRD)의 한쪽의 소스/드레인 영역에 전압(VCC-L)을 인가함에 의해, 제 2 노드(ND2)의 전위를 초기화한다. 따라서, 전원부(100)로부터는 전압(VCC-H), 및, 전압(VCC-L)이 공급된다.
[기록 트랜지스터(TRW)]
기록 트랜지스터(TRW)의 구성은 실시예 1에서 설명한 기록 트랜지스터(TRW)의 구성과 같기 때문에, 상세한 설명은 생략한다. 또한, 실시예 1 및 실시예 2에서는 신호 출력 회로(102)로부터 데이터선(DTL)을 통하여, 영상 신호(VSig), 나아가서는 제 1 노드 초기화 전압(VOfs)을, 한쪽의 소스/드레인 영역에 공급한다. 한편, 실시예 3에서는 후술하는 바와 같이, 제 2트랜지스터(TR2)를 이용하여 제 1 노드(ND1)의 전위를 초기화한다. 따라서, 실시예 3에서는 데이터선(DTL)으로부터 제 1 노드 초기화 전압(VOfs)을 인가할 필요는 없다. 이상의 이유에 의해, 실시예 3에서는 데이터선(DTL)에는 영상 신호(VSig)만이 공급된다. 그리고, 실시예 3에서는 공정(a) 및 공정(b), 즉, 전처리나 임계치 전압 캔슬 처리를, 제 m번째의 수평 주사 기간보다 전의 주사 기간에 행할 수 있다.
[제 2트랜지스터(TR2)]
구동 회로(11)는 또한, 제 2트랜지스터(TR2)를 구비하고 있고,
제 2트랜지스터(TR2)에서는,
(D-1) 다른쪽의 소스/드레인 영역은 제 1 노드(ND1)에 접속되어 있고,
(D-2) 한쪽의 소스/드레인 영역에는 제 1 노드 초기화 전압(VOfs)이 인가되고,
(D-3) 게이트 전극은 제 2트랜지스터 제어선(AZ2)에 접속되어 있다.
제 2트랜지스터(TR2)의 온 상태/오프 상태는 제 2트랜지스터 제어선(AZ2)으로부터의 신호에 의해 제어된다. 보다 구체적으로는 제 2트랜지스터 제어선(AZ2)은 제 2트랜지스터 제어 회로(104)에 접속되어 있다. 그리고, 제 2트랜지스터 제어 회로(104)의 동작에 의거하여, 제 2트랜지스터 제어선(AZ2)을 로우 레벨 또는 하이 레벨로 하고, 제 2트랜지스터(TR2)를 온 상태 또는 오프 상태로 한다.
[발광부(ELP)]
발광부(ELP)의 구성은 실시예 1에서 설명한 발광부(ELP)의 구성과 같기 때문에, 상세한 설명은 생략한다.
뒤이어, 실시예 3에서의 발광부(ELP)의 구동 방법에 관해 설명한다.
도 23에, 보조구동 공정을 구비하고 있는 실시예 3에 관한 발광부(ELP)의 구동의 타이밍 차트를 모식적으로 도시한다. 나중에 상세히 설명하지만, 도 23에 도시하는 [기간-TP(3B)6]의 종기와 [기간-TP(3B)+1]의 시기 사이에는 [기간-TP(3B)7]과 [기간-TP(3B)8]이 존재한다. 그리고, [기간-TP(3B)7]에서, 상술한 보조구동 공정이 행하여진다. 각 트랜지스터의 온/오프 상태 등을 모식적으로 도 24의 (A) 내지 (F), 및, 도 25의 (A) 내지 (E)에 도시한다.
도 23에 도시하는 [기간-TP(3B)0] 내지 [기간-TP(3B)3]은 기록 처리가 행하여지는 [기간-TP(3B)4]의 직전까지의 동작 기간이다. 그리고, [기간-TP(3B)0] 내지 [기간-TP(3B)3]에서, 제 (n, m)번째의 유기 EL 표시 소자(10)는 원칙으로서 비발광 상태에 있다. 상술한 실시예 1 및 실시예 2와는 달리, [기간-TP(3B)1] 내지 [기간-TP(3B)3]은 제 (m-1)번째의 수평 주사 기간의 종기까지 행하여진다. 그리고, [기간-TP(3B)4]은 제 m번째의 수평 주사 기간에 포함된다. 또한, 설명의 편리를 위해, [기간-TP(3B)4]의 시기, 및, [기간-TP(3B)4]의 종기는 각각, 제 m번째의 수평 주사 기간의 시기, 및, 종기에 일치하는 것으로 하여 설명한다.
이하, [기간-TP(3B)0] 내지 [기간-TP(3B)3]의 각 기간에 관해, 설명한다. 또한, [기간-TP(3B)1] 내지 [기간-TP(3B)3]의 각 기간의 길이는 유기 EL 표시 장치의 설계에 응하여 적절히 설정하면 좋다. 여기서는 설명의 편리를 위해, [기간-TP(3B)1], [기간-TP(3B)2] 및 [기간-TP(3B)3]의 각 기간의 길이는 1수평 주사 기간인 것으로 하여 설명한다.
[기간-TP(3B)0](도 23, 도 24의 (A) 참조)
이 [기간-TP(3B)0]은 예를 들면, 전의 표시 프레임부터 현 표시 프레임에서의 동작이다. 즉, 이 [기간-TP(3B)0]은 전의 표시 프레임에서의 보조구동 기간 종료 후로부터, 현 표시 프레임에서의 제 (m-4)번째의 수평 주사 기간까지의 기간이다. 제 2트랜지스터(TR2)는 오프 상태이다. 그리고, 이 [기간-TP(3B)0]에서, 제 (n, m)번째의 유기 EL 표시 소자(10)는 비발광 상태에 있다.
[기간-TP(3B)0]에서, 전원부(100)로부터 공급된 전압이 VCC-H로부터 전압(VCC-L)으로 전환된다. 그 결과, 제 2 노드(ND2)의 전위는 VCC-L까지 저하되고, 발광부(ELP)의 애노드 전극과 캐소드 전극 사이에 역방향 전압이 인가되고, 발광부(ELP)는 비발광 상태가 된다. 또한, 제 2 노드(ND2)의 전위 저하를 모방하도록, 부유 상태의 제 1 노드(ND1)(구동 트랜지스터(TRD)의 게이트 전극)의 전위도 저하된다.
[기간-TP(3B)1](도 23, 도 24의 (b) 참조)
그리고, 현 표시 프레임에서의 제 (m-3)번째의 수평 주사 기간이 시작한다. 이 [기간-TP(3B)1]에서, 상기한 공정(a), 즉, 상술한 전처리가 행하여진다.
실시예 1과는 달리 실시예 3에서는 상기 공정(a)에서, 제 2트랜지스터 제어선(AZ2)으로부터의 신호에 의해 온 상태가 된 제 2트랜지스터(TR2)를 통하여, 제 1 노드 초기화 전압(VOfs)을 제 1 노드(ND1)에 인가한다. 또한, 실시예 1과 마찬가지로, 상기 공정(a)에서, 구동 트랜지스터(TRD)를 통하여, 전원부(100)로부터 제 2 노드 초기화 전압(VCC-L)을 제 2 노드(ND2)에 인가한다.
구체적으로는 [기간-TP(3B)1]의 시작시, 제 2트랜지스터(TR2)를 오프 상태로부터 온 상태로 한다. 그 결과, 제 1 노드(ND1)의 전위는 VOfs(0볼트)가 된다. 제 2 노드(ND2)의 전위는 VCC-L(-10볼트)를 유지한다.
[기간-TP(3B)2](도 23, 도 24의 (C) 참조)
그리고, 현 표시 프레임에서의 제 (m-2)번째의 수평 주사 기간이 시작한다. 이 [기간-TP(3B)2]에서, 상기한 공정(b), 즉, 상술한 임계치 전압 캔슬 처리를 행한다.
실시예 3에서는 상기 공정(b)에서, 제 2트랜지스터 제어선(AZ2)으로부터의 신호에 의해 온 상태가 된 제 2트랜지스터(TR2)를 통하여, 제 1 노드 초기화 전압(VOfs)을 제 1 노드(ND1)에 인가하는 상태를 유지하고, 따라서, 제 1 노드(ND1)의 전위를 유지한 상태로 한다.
즉, 제 2트랜지스터(TR2)의 온 상태를 유지한 채로, 전원부(100)로부터 공급되는 전압을, VCC-L로부터 전압(VCC-H)으로 전환한다. 그 결과, 제 1 노드(ND1)의 전위는 변화하지 않지만(VOfs=0볼트를 유지), 제 1 노드(ND1)의 전위로부터 구동 트랜지스터(TRD)의 임계치 전압(Vth)을 뺀 전위를 향하여, 제 2 노드(ND2)의 전위는 변화한다. 즉, 부유 상태의 제 2 노드(ND2)의 전위가 상승한다. 설명의 편리를 위해, [기간-TP(3B)2]의 길이는 제 2 노드(ND2)의 전위를 충분히 변화시키는데 족한 길이로 한다.
실시예 1의 [기간-TP(2)2]에서 설명한 바와 마찬가지로, 부유 상태의 제 2 노드(ND2)의 전위가 (VOfs-Vth=-3볼트)에 근접하고, 최종적으로 (VOfs-Vth)가 된다. 상술한 식(2)이 보증되어 있으면, 발광부(ELP)가 발광하는 일은 없다. 즉, 구동 트랜지스터(TRD)의 임계치 전압(Vth), 및, 구동 트랜지스터(TRD)의 게이트 전극의 전위를 초기화하기 위한 전압(VOfs)만에 의존하고, 제 2 노드(ND2)의 전위는 결정된다. 그리고, 발광부(ELP)의 임계치 전압(Vth-EL)과는 관계가 없다.
[기간-TP(3B)3](도 23, 도 24의 (D) 참조)
그리고, 현 표시 프레임에서의 제 (m-1)번째의 수평 주사 기간이 시작한다. 이 [기간-TP(3B)3]의 시기에서, 제 2트랜지스터(TR2)를 오프 상태로 한다. 임계치 전압 캔슬 처리에서 구동 트랜지스터(TRD)가 오프 상태에 달하고 있다고 하면, 실질상, 제 1 노드(ND1)와 제 2 노드(ND2)의 전위는 변화하지 않는다.
[기간-TP(3B)4](도 23, 도 24의 (E) 참조)
그리고, 현 표시 프레임에서의 제 m번째의 수평 주사 기간이 시작한다. 데이터선(DTL)의 전압이 영상 신호(VSig_m)로 전환된 후, 주사선(SCL)으로부터의 신호에 의해 기록 트랜지스터(TRW)를 온 상태로 한다. 그 결과, 제 1 노드(ND1)의 전위는 VSig_m로 상승한다. 구동 트랜지스터(TRD)는 온 상태이다. 동작의 상세는 실시예 1의 [기간-TP(2)4]에서 설명한 바와 마찬가지이기 때문에, 설명을 생략한다.
[기간-TP(3B)5](도 23, 및, 도 24의 (F) 참조)
이상의 조작에 의해, 임계치 전압 캔슬 처리, 기록 처리, 이동도 보정 처리가 완료된다. 그 후, 이 기간에서, 상기한 공정(e)의 전반(前半)을 구성하는 발광부(ELP)의 구동을 행한다.
구체적으로는 제 2트랜지스터(TR2)의 오프 상태를 유지한다. 그리고, 실시예 1의 [기간-TP(2)5]에서 설명한 바와 마찬가지의 동작을 행한다. 구동 트랜지스터(TRD)의 드레인 영역부터 소스 영역으로 흐르는 드레인 전류(Ids)는 상술한 식(5)으로 표시할 수 있다. 그리고, 발광부(ELP)의 발광 상태를 제 (m+m'-1)번째의 수평 주사 기간까지 계속한다. 이 제 (m+m'-1)번째의 수평 주사 기간의 종기는 [기간-TP(3B)5]의 종기에 상당한다.
[기간-TP(3B)6](도 23, 및, 도 25의 (A) 참조)
뒤이어, 상기한 공정(e)의 후반을 구성하는 발광부(ELP)의 애노드 전극과 캐소드 전극 사이에 역방향 전압을 인가하는 공정을 행한다. 구체적으로는 제 2트랜지스터(TR2)의 오프 상태와 기록 트랜지스터(TRW)의 오프 상태를 유지한 상태에서, [기간-TP(3B)6]의 시기(환언하면, 제 (m+m')번째의 수평 주사 기간의 시기)에서, 전원부(100)로부터 공급되는 전압을, VCC-H로부터 전압(VCC-L)으로 전환한다. 그 결과, 제 2 노드(ND2)의 전위는 VCC-L까지 저하되고, 발광부(ELP)의 애노드 전극과 캐소드 전극 사이에 역방향 전압이 인가되고, 발광부(ELP)는 비발광 상태가 된다. 또한, 제 2 노드(ND2)의 전위 저하를 모방하도록, 부유 상태의 제 1 노드(ND1)(구동 트랜지스터(TRD)의 게이트 전극)의 전위도 저하된다.
실시예 1의 [기간-TP(2)6]에서 설명한 바와 마찬가지로, [기간-TP(3B)6]은 예를 들면, 제 (m+m'+△m')행째에 배열된 각 유기 EL 표시 소자(10)의 수평 주사 기간, 즉, 제 (m+m'+△m')번째의 수평 주사 기간의 직전까지 계속된다. 여기서, 「△m'」는 유기 EL 표시 장치의 설계 사양에 의해 결정된다. (m+m'+△m')의 값이 M을 초과하는 경우, 초과한 분의 수평 주사 기간은 다음의 표시 프레임에서 처리된다.
실시예 3에서는 [기간-TP(3B)7]에서, 보조구동 공정을 행한다. 구체적으로는 제 2트랜지스터(TR2)의 오프 상태 및 기록 트랜지스터(TRW)의 오프 상태를 유지한 상태에서, [기간-TP(3B)7]의 시기, 즉, 제 (m+m'+△m')번째의 수평 주사 기간의 시기에서, 전원부(100)의 전압을 전압(VCC-L)으로부터 전압(VCC-H)으로 전환하고, [기간-TP(3B)7]의 동안 이 상태를 유지한다. 이로써, [기간-TP(3B)7]에 걸쳐서 발광부(ELP)의 애노드 전극과 캐소드 전극 사이에 순방향 전압이 인가된다. 실시예 3에서도, [기간-TP(3B)7]의 길이는 약 2밀리초가 되는 소정의 길이로 고정되어 있다.
실시예 1의 [기간-TP(2)7]에서 설명한 바와 마찬가지로, 구동 트랜지스터(TRD)의 게이트 전극과 소스 영역으로서 작용하는 다른쪽의 소스/드레인 영역 사이의 전위차(Vgs)는 기본적으로는 상술한 식(4)의 값을 유지한 상태이기 때문에, 도 25의 (b)에 도시하는 바와 같이, 발광부(ELP)에는 상술한 식(5)에 표시하는 값의 드레인 전류(Ids)가 흐른다. 즉, 실시예 3에서도, 보조구동 공정은 전원부(100)로부터 구동 트랜지스터(TRD)를 통하여 제 1 노드(ND1)와 제 2 노드(ND2) 사이의 전위차의 값에 응한 전류를 발광부(ELP)에 흘림에 의해 발광부(ELP)를 구동하는 공정이다.
그리고, 제 2트랜지스터(TR2)의 오프 상태 및 기록 트랜지스터(TRW)의 오프 상태를 유지한 상태에서, [기간-TP(3B)8]의 시기에서, 전원부(100)의 전압을 전압(VCC-H)으로부터 전압(VCC-L)으로 전환한다. 그 결과, 제 2 노드(ND2)의 전위는 VCC-L까지 저하되고, 발광부(ELP)의 애노드 전극과 캐소드 전극 사이에 역방향 전압이 인가되고, 발광부(ELP)는 비발광 상태가 된다. 또한, 제 2 노드(ND2)의 전위 저하를 모방하도록, 부유 상태의 제 1 노드(ND1)(구동 트랜지스터(TRD)의 게이트 전극)의 전위도 저하된다(도 25의 (C) 참조).
그리고, [기간-TP(3B)+1] 이후에서는 상술한 [기간-TP(3B)1] 내지 [기간- TP(3B)8]에서 설명한 바와 같은 공정이 반복된다. 즉, [기간-TP(3B)+1]에서는 도 24의 (b)를 참조하여 설명한 [기간-TP(3B)1]과 마찬가지로 공정(a), 즉 전처리가 행하여진다(도 25의 (D) 참조). 또한, [기간-TP(3B)+2]에서는 도 24의 (C)를 참조하여 설명한 [기간-TP(3B)2]과 마찬가지로 공정(b), 즉 임계치 전압 캔슬 처리가 행하여진다(도 25의 (E) 참조).
여기서, 보조구동 공정의 종기로부터 다음 공정(b)의 종기까지의 기간은 1밀리초 이하가 되도록 설정되어 있다. 구체적으로는 보조구동 공정의 종기인 [기간-TP(3B)7]의 종기로부터, 다음 공정(b)의 시기인 [기간-TP(3B)+2]의 시기까지의, 도 23에 도시하는 기간(TD)이 1밀리초 이하가 되도록, [기간-TP(3B)7] 및 [기간-TP(3B)8]은 설정되어 있다.
실시예 3에서의 효과의 상세는 실시예 1에 있어서 도 11을 참조하여 설명한 바와 마찬가지이기 때문에, 설명을 생략한다.
이상, 실시예 3의 발광부(ELP)의 구동 방법에 관해 설명하였다. 실시예 3의 변형례 로서, 실시예 1의 변형례 1과 같이, 발광부(ELP)를 구동한 후, 발광부(ELP)의 애노드 전극과 캐소드 전극 사이에 역방향 전압을 인가하는 일련의 공정을, 복수회 행하는 구성으로 할 수가 있다. 또는 또한, 실시예 1의 변형례 2나 변형례 3과 마찬가지로, 제 2 노드 초기화 전압으로서 2종류의 전압을 공급하는 구성으로 할 수도 있다.
[실시예 4]
실시예 4도, 본 발명의 유기 일렉트로 루미네선스 발광부의 구동 방법에 관한 것이다. 실시예 4에서는 구동 회로(11)는 4트랜지스터/1용량부로 구성되어 있다(4Tr/1C 구동 회로). 실시예 4에서의 유기 EL 표시 장치의 개념도를 도 26에 도시하고, 구동 회로(11)를 포함하는 유기 EL 표시 소자(10)의 등가회로도를 도 27에 도시한다.
우선, 구동 회로나 발광부의 상세에 관해 설명한다.
4Tr/1C 구동 회로도, 상술한 2Tr/1C 구동 회로와 마찬가지로, 기록 트랜지스터(TRW), 구동 트랜지스터(TRD)의 2개의 트랜지스터, 1개의 용량부(C1)를 구비하고 있다. 그리고, 4Tr/1C 구동 회로에서는 또한, 제 1 트랜지스터(TR1), 및, 제 2트랜지스터(TR2)를 구비하고 있다.
실시예 4는 실시예 3의 변형이다. 실시예 3에서는 실시예 1과 마찬가지로, 전원부(100)로부터 제 2 노드(ND2)에 제 2 노드 초기화 전압(VCC-L)을 인가하였다. 이에 대해, 실시예 4에서는 실시예 2에서 설명한 제 1 트랜지스터(TR1)를 통하여, 제 2 노드(ND2)에 제 2 노드 초기화 전압(VSS)을 인가한다.
[구동 트랜지스터(TRD)]
구동 트랜지스터(TRD)의 구성은 실시예 1에서 설명한 구동 트랜지스터(TRD)의 구성과 같기 때문에, 상세한 설명은 생략한다. 또한, 실시예 2와 마찬가지로, 전원부(100)는 일정한 전압(VCC)을 인가한다.
[기록 트랜지스터(TRW)]
기록 트랜지스터(TRW)의 구성은 실시예 1에서 설명한 기록 트랜지스터(TRW)의 구성과 같기 때문에, 상세한 설명은 생략한다. 또한, 실시예 3과 마찬가지로, 데이터선(DTL)에는 영상 신호(VSig)만이 공급된다. 그리고, 실시예 4에서도, 공정(a) 및 공정(b), 즉, 전처리나 임계치 전압 캔슬 처리를, 제 m번째의 수평 주사 기간보다 전의 주사 기간에 행할 수 있다.
[제 1 트랜지스터(TR1)]
제 1 트랜지스터(TR1)의 구성은 실시예 2에서 설명한 제 1 트랜지스터(TR1)의 구성과 같기 때문에, 설명을 생략한다.
[제 2트랜지스터(TR2)]
제 2트랜지스터(TR2)의 구성은 실시예 3에서 설명한 제 2트랜지스터(TR2)의 구성과 같기 때문에, 설명을 생략한다.
[발광부(ELP)]
발광부(ELP)의 구성은 실시예 1에서 설명한 발광부(ELP)의 구성과 같기 때문에, 상세한 설명은 생략한다.
뒤이어, 실시예 4에서의 발광부(ELP)의 구동 방법에 관해 설명한다.
도 28에, 보조구동 공정을 구비하고 있는 실시예 4에 관한 발광부(ELP)의 구 동의 타이밍 차트를 모식적으로 도시한다. 각 트랜지스터의 온/오프 상태 등을 모식적으로 도 29의 (A) 내지 (F), 및, 도 30의 (A) 내지 (E)에 도시한다. 도 28에 도시하는 [기간-TP(4)0] 내지 [기간-TP(4)+5]의 각 기간은 실시예 3에서 참조한, 도 23에 도시하는 [기간-TP(3B)0] 내지 [기간-TP(3B)+5]의 각 기간에 상당한다.
도 28 및 도 23으로부터 분명한 바와 같이, 실시예 4의 동작은 실시예 3에서 전원부(100)로부터 전압(VCC-L)이 인가되는 기간에 대응하여 제 1 트랜지스터(TR1)를 온 상태로 하고, 전원부(100)로부터 전압(VCC-H)이 인가되는 기간에 대응하여 제 1 트랜지스터(TR1)를 오프 상태로 한 것이다. 상술한 점이 상위한 외에, 실시예 4의 동작은 실시예 3의 동작을 적절히 바꾸어 읽은 것이기 때문에, 설명을 생략한다.
이상, 본 발명을 바람직한 실시예에 의거하여 설명하였지만, 본 발명은 이들의 실시예로 한정되는 것이 아니다. 실시예에서 설명한 유기 EL 표시 장치, 유기 EL 표시 소자, 구동 회로를 구성하는 각종의 구성 요소의 구성, 구조, 발광부의 구동 방법에 있어서 공정은 예시이고, 적절히, 변경할 수 있다.
실시예 2에서는 예를 들면, [기간-TP(3)0]에서, 제 2 노드(ND2)에는 전원부(100)로부터 구동 트랜지스터(TRD)를 통하여 전압(VCC)이 인가되고, 또한, 제 1 트랜지스터(TR1)를 통하여 전압(VSS)이 인가된 상태가 된다. 이 때문에, 전원부(100)로부터 제 1 트랜지스터(TR1)를 통하여 전류가 흐르고, 소비 전력이 증가한 다. 이것을 피하기 위해, 예를 들면 도 31에 도시하는 바와 같이, 제 3트랜지스터(TR3)를 통하여 전원부(100)와 구동 트랜지스터(TR1)의 한쪽의 소스/드레인 영역을 접속한다. 제 3트랜지스터(TR3)의 게이트 전극을 제어선(CL)에 접속되어 있고, 제어선(CL)의 일단은 제 3트랜지스터 제어 회로(105)에 접속되어 있다. 그리고, [기간-TP(3)0] 등에 있어서의 제 3트랜지스터 제어 회로(105)로부터의 신호에 의거하여, 제 3트랜지스터(TR3)를 적절히 오프 상태로 한다는 구성으로 할 수가 있다.
또한, 실시예 4에서도, 상술한 바와 같은 현상이 생길 수 있다. 이 때문에, 도 32에 도시하는 바와 같이, 제 3트랜지스터(TR3)를 통하여 전원부(100)와 구동 트랜지스터(TR1)의 한쪽의 소스/드레인 영역을 접속하고, 제 3트랜지스터(TR3)를 적절히 오프 상태로 한다는 구성으로 할 수가 있다.
본 출원은 일본국 제2008-286233호(2008년 11월 7일 출원)의 우선권주장출원이다.
이상 본 발명을 상기 실시예에 입각하여 설명하였지만, 본 발명은 상기 실시예의 구성에만 한정되는 것이 아니고, 특허청구의 범위의 각 청구항의 발명의 범위 내에서 당업자라면 행할 수 있는 각종 변형, 수정을 포함하는 것은 물론이다.
도 1은 실시예 1의 유기 일렉트로 루미네선스 표시 장치의 개념도.
도 2는 구동 회로를 포함하는 유기 일렉트로 루미네선스 표시 소자의 등가 회로.
도 3은 유기 일렉트로 루미네선스 표시 장치의 모식적인 일부 단면도.
도 4는 실시예 1에 관한 유기 일렉트로 루미네선스 발광부의 구동의 타이밍 차트의 모식도.
도 5는 참고례에 관한 유기 일렉트로 루미네선스 발광부의 구동의 타이밍 차트의 모식도.
도 6의 (A) 내지 (F)는 유기 일렉트로 루미네선스 표시 소자의 구동 회로를 구성하는 각 트랜지스터의 온/오프 상태 등을 모식적으로 도시하는 도면.
도 7의 (A) 및 (B)는 도 6의 (F)에 계속해서, 유기 일렉트로 루미네선스 표시 소자의 구동 회로를 구성하는 각 트랜지스터의 온/오프 상태 등을 모식적으로 도시하는 도면.
도 8의 (A)는 영역(A)의 화소를 구성하고 있는 유기 일렉트로 루미네선스 발광부의 양단과, 영역(B)의 화소를 구성하고 있는 유기 일렉트로 루미네선스 발광부의 양단에 직류 전압을 인가하고, 전압의 값을 바꾸어 전압-전류 특성을 측정한 때의 측정 결과. 도 8의 (B)는 유기 일렉트로 루미네선스 발광부에 흐르는 역방향 전류를 고려한 경우의, [기간-TP(2)2]에서의 제 2 노드의 전위 변화를 설명하기 위한 모식적인 회로도. 도 8의 (C)는 유기 일렉트로 루미네선스 발광부에 흐르는 역방향 전류를 고려한 경우의, [기간-TP(2)3]에서의 제 2 노드의 전위 변화를 설명하기 위한 모식적인 회로도.
도 9는 유기 일렉트로 루미네선스 발광부의 역방향 전류에 차가 있을 때의, 구동 회로에 있어서의 제 1 노드와 제 2 노드의 전위 변화를 도시한 모식도.
도 10의 (A) 내지 (D)는 도 4에 도시하는 [기간-TP(2)7] 내지 [기간-TP(2)+2]에서의 각 트랜지스터의 온/오프 상태 등을 모식적으로 도시하는 도면.
도 11은 도 5에 도시하는 구동의 타이밍 차트로 유기 일렉트로 루미네선스 표시 장치를 구동하고, 도 33의 (A)의 패턴을 유기 일렉트로 루미네선스 표시 장치에 장시간 표시시킨 후에, 도 4 및 도 5에 도시하는 구동의 타이밍 차트로 유기 일렉트로 루미네선스 표시 장치를 구동함과 함께, 유기 일렉트로 루미네선스 표시 장치를 전백표시로 하였을 때의, 영역(A)과 영역(B)의 휘도를 설명하기 위한 모식도.
도 12는 동적인 동작시의 유기 일렉트로 루미네선스 발광부의 역방향 전류 특성을 설명하기 위한, 모식적인 그래프.
도 13은 변형례 1에 관한 유기 일렉트로 루미네선스 발광부의 구동의 타이밍 차트의 모식도.
도 14는 변형례 2에 관한 유기 일렉트로 루미네선스 발광부의 구동의 타이밍 차트의 모식도.
도 15는 변형례 3에 관한 유기 일렉트로 루미네선스 발광부의 구동의 타이밍 차트의 모식도.
도 16은 실시예 2의 유기 일렉트로 루미네선스 표시 장치의 개념도.
도 17은 구동 회로를 포함하는 유기 일렉트로 루미네선스 표시 소자의 등가회로도.
도 18은 실시예 2에 관한 유기 일렉트로 루미네선스 발광부의 구동의 타이밍 차트의 모식도.
도 19의 (A) 내지 (F)는 유기 일렉트로 루미네선스 표시 소자의 구동 회로를 구성하는 각 트랜지스터의 온/오프 상태 등을 모식적으로 도시하는 도면.
도 20의 (A) 내지 (E)는 도 19의 (F)에 계속해서, 유기 일렉트로 루미네선스 표시 소자의 구동 회로를 구성하는 각 트랜지스터의 온/오프 상태 등을 모식적으로 도시하는 도면.
도 21은 실시예 3의 유기 일렉트로 루미네선스 표시 장치의 개념도.
도 22는 구동 회로를 포함하는 유기 일렉트로 루미네선스 표시 소자의 등가회로도.
도 23은 실시예 3에 관한 유기 일렉트로 루미네선스 발광부의 구동의 타이밍 차트의 모식도.
도 24의 (A) 내지 (F)는 유기 일렉트로 루미네선스 표시 소자의 구동 회로를 구성하는 각 트랜지스터의 온/오프 상태 등을 모식적으로 도시하는 도면.
도 25의 (A) 내지 (E)는 도 24의 (F)에 계속해서, 유기 일렉트로 루미네선스 표시 소자의 구동 회로를 구성하는 각 트랜지스터의 온/오프 상태 등을 모식적으로 도시하는 도면.
도 26은 실시예 4의 유기 일렉트로 루미네선스 표시 장치의 개념도.
도 27은 구동 회로를 포함하는 유기 일렉트로 루미네선스 표시 소자의 등가회로도.
도 28은 실시예 4에 관한 유기 일렉트로 루미네선스 발광부의 구동의 타이밍 차트의 모식도.
도 29의 (A) 내지 (F)는 유기 일렉트로 루미네선스 표시 소자의 구동 회로를 구성하는 각 트랜지스터의 온/오프 상태 등을 모식적으로 도시하는 도면.
도 30의 (A) 내지 (E)는 도 29의 (F)에 계속해서, 유기 일렉트로 루미네선스 표시 소자의 구동 회로를 구성하는 각 트랜지스터의 온/오프 상태 등을 모식적으로 도시하는 도면.
도 31은 제 1 트랜지스터 및 제 3트랜지스터를 또한 구비한 구동 회로의 등가회로도.
도 32는 제 1 트랜지스터, 제 2트랜지스터 및 제 3트랜지스터를 또한 구비한 구동 회로의 등가회로도.
도 33의 (A)는 유기 일렉트로 루미네선스 표시 장치의 표시 영역(EA)에서, 영역(A)을 백표시로 하고, 창형상의 영역(B)을 흑표시로 하여 표시하는 것을 설명하기 위한 모식도. 도 33의 (B)는 영역(B)에 대응하는 부분의 휘도에 대해, 영역(A)에 대응하는 부분의 휘도는 상대적으로 낮아지는 현상을 설명하기 위한 모식도.

Claims (17)

  1. 발광 소자와,
    그 일단이 상기 발광소자에 접속되고 타단이 구동신호측에 접속된 트랜지스터로 이루어진 발광장치의 구동 방법에 있어서,
    상기 구동 신호는,
    제 1 발광 기간과,
    비발광 기간과,
    제 2 발광 기간으로 이루어진 것을 특징으로 하는 발광 장치의 구동 방법.
  2. 제 1항에 있어서,
    상기 제 1 발광 기간은 상기 제 2 발광 기간보다 긴 것을 특징으로 하는 발광 장치의 구동 방법.
  3. 제 1항에 있어서,
    상기 비발광 기간의 상기 구동 신호의 레벨이 중간 전위인 것을 특징으로 하는 발광 장치의 구동 방법.
  4. 기록 트랜지스터, 구동 트랜지스터, 및, 용량부로 구성된 구동 회로로서,
    구동 트랜지스터에서는
    (A-1) 한쪽의 소스/드레인 영역은 전원부에 접속되어 있고,
    (A-2) 다른쪽의 소스/드레인 영역은 유기 일렉트로 루미네선스 발광부에 구비된 애노드 전극에 접속되고, 또한, 용량부의 한쪽의 전극에 접속되어 있고, 제 2 노드를 구성하고,
    (A-3) 게이트 전극은 기록 트랜지스터의 다른쪽의 소스/드레인 영역에 접속되고, 또한, 용량부의 다른쪽의 전극에 접속되어 있고, 제 1 노드를 구성하고,
    기록 트랜지스터에서는
    (B-1) 한쪽의 소스/드레인 영역은 데이터선에 접속되어 있고,
    (B-2) 게이트 전극은 주사선에 접속되어 있는 구동 회로를 이용하여,
    (a) 제 1 노드와 제 2 노드 사이의 전위차가 구동 트랜지스터의 임계치 전압을 초과하고, 또한, 제 2 노드와 유기 일렉트로 루미네선스 발광부에 구비된 캐소드 전극 사이의 전위차가 유기 일렉트로 루미네선스 발광부의 임계치 전압을 초과하지 않도록, 제 1 노드의 전위 및 제 2 노드의 전위를 초기화하는 전처리를 행하고, 뒤이어,
    (b) 제 1 노드의 전위를 유지한 상태에서, 제 1 노드의 전위로부터 구동 트랜지스터의 임계치 전압을 뺀 전위를 향하여 제 2 노드의 전위를 변화시키는 임계치 전압 캔슬 처리를 행하고, 그 후,
    (c) 주사선으로부터의 신호에 의해 온 상태가 된 기록 트랜지스터를 통하여, 데이터선으로부터 영상 신호를 제 1 노드에 인가하는 기록 처리를 행하고, 뒤이어,
    (d) 주사선으로부터의 신호에 의해 기록 트랜지스터를 오프 상태로 함에 의 해 제 1 노드를 부유 상태로 하고,
    (e) 전원부로부터 구동 트랜지스터를 통하여 제 1 노드와 제 2 노드 사이의 전위차의 값에 응한 전류를 유기 일렉트로 루미네선스 발광부에 흘림에 의해 유기 일렉트로 루미네선스 발광부를 구동한 후, 유기 일렉트로 루미네선스 발광부의 애노드 전극과 캐소드 전극 사이에 역방향 전압을 인가하는 일련의 공정을, 적어도 1회 행하는 공정을 구비한 유기 일렉트로 루미네선스 발광부의 구동 방법으로서,
    공정(a) 내지 공정(e)까지의 일련의 공정을 반복하여 행함과 함께, 공정(e)과 다음 공정(a) 사이에, 어떤 기간에 걸쳐서 유기 일렉트로 루미네선스 발광부의 애노드 전극과 캐소드 전극 사이에 순방향 전압을 인가하는 보조구동 공정을 구비하고 있고, 보조구동 공정의 종기로부터 다음 공정(b)의 종기까지의 기간을 1밀리초 이하로 하는 것을 특징으로 하는 유기 일렉트로 루미네선스 발광부의 구동 방법.
  5. 제 4항에 있어서,
    보조구동 공정의 종기로부터 다음 공정(b)의 종기까지의 기간을 0.5밀리초 이하로 하는 것을 특징으로 하는 유기 일렉트로 루미네선스 발광부의 구동 방법.
  6. 제 4항 또는 제 5항에 있어서,
    보조구동 공정은 전원부로부터 구동 트랜지스터를 통하여 제 1 노드와 제 2 노드 사이의 전위차의 값에 응한 전류를 유기 일렉트로 루미네선스 발광부에 흘림 에 의해 유기 일렉트로 루미네선스 발광부를 구동하는 공정인 것을 특징으로 하는 유기 일렉트로 루미네선스 발광부의 구동 방법.
  7. 제 4항에 있어서,
    상기 공정(a)에서, 주사선으로부터의 신호에 의해 온 상태가 된 기록 트랜지스터를 통하여, 데이터선으로부터 제 1 노드 초기화 전압을 제 1 노드에 인가하는 것을 특징으로 하는 유기 일렉트로 루미네선스 발광부의 구동 방법.
  8. 제 4항에 있어서,
    상기 공정(a)에서, 구동 트랜지스터를 통하여, 전원부로부터 제 2 노드 초기화 전압을 제 2 노드에 인가하는 것을 특징으로 하는 유기 일렉트로 루미네선스 발광부의 구동 방법.
  9. 제 4항에 있어서,
    상기 공정(b)에서, 주사선으로부터의 신호에 의해 온 상태가 된 기록 트랜지스터를 통하여, 데이터선으로부터 제 1 노드 초기화 전압을 제 1 노드에 인가하는 상태를 유지하고, 따라서, 제 1 노드의 전위를 유지한 상태로 하는 것을 특징으로 하는 유기 일렉트로 루미네선스 발광부의 구동 방법.
  10. 제 4항에 있어서,
    상기 공정(b)에서, 전원부로부터 구동 트랜지스터의 한쪽의 소스/드레인 영역에, 제 1 노드의 전위로부터 구동 트랜지스터의 임계치 전압을 뺀 전압보다도 높은 전압을 인가하고, 따라서, 제 1 노드의 전위로부터 구동 트랜지스터의 임계치 전압을 뺀 전위를 향하여 제 2 노드의 전위를 변화시키는 것을 특징으로 하는 유기 일렉트로 루미네선스 발광부의 구동 방법.
  11. 제 4항에 있어서,
    상기 공정(e)에서, 구동 트랜지스터를 통하여, 전원부로부터 제 2 노드 초기화 전압을 제 2 노드에 인가하고, 따라서, 유기 일렉트로 루미네선스 발광부의 애노드 전극과 캐소드 전극 사이에 역방향 전압을 인가하는 것을 특징으로 하는 유기 일렉트로 루미네선스 발광부의 구동 방법.
  12. 제 4항에 있어서,
    구동 회로는 또한, 제 1 트랜지스터를 구비하고 있고,
    제 1 트랜지스터에서는
    (C-1) 다른쪽의 소스/드레인 영역은 제 2 노드에 접속되어 있고,
    (C-2) 한쪽의 소스/드레인 영역에는 제 2 노드 초기화 전압이 인가되고,
    (C-3) 게이트 전극은 제 1 트랜지스터 제어선에 접속되어 있는 것을 특징으로 하는 유기 일렉트로 루미네선스 발광부의 구동 방법.
  13. 제 12항에 있어서,
    상기 공정(a)에서, 제 1 트랜지스터 제어선으로부터의 신호에 의해 온 상태가 된 제 1 트랜지스터를 통하여, 제 2 노드에 제 2 노드 초기화 전압을 인가하는 것을 특징으로 하는 유기 일렉트로 루미네선스 발광부의 구동 방법.
  14. 제 12항에 있어서,
    상기 공정(e)에서, 제 1 트랜지스터 제어선으로부터의 신호에 의해 온 상태가 된 제 1 트랜지스터를 통하여, 제 2 노드에 제 2 노드 초기화 전압을 인가하고, 따라서, 유기 일렉트로 루미네선스 발광부의 애노드 전극과 캐소드 전극 사이에 역방향 전압을 인가하는 것을 특징으로 하는 유기 일렉트로 루미네선스 발광부의 구동 방법.
  15. 제 4항에 있어서,
    구동 회로는 또한, 제 2트랜지스터를 구비하고 있고,
    제 2트랜지스터에서는
    (D-1) 다른쪽의 소스/드레인 영역은 제 1 노드에 접속되어 있고,
    (D-2) 한쪽의 소스/드레인 영역에는 제 1 노드 초기화 전압이 인가되고,
    (D-3) 게이트 전극은 제 2트랜지스터 제어선에 접속되어 있는 것을 특징으로 하는 유기 일렉트로 루미네선스 발광부의 구동 방법.
  16. 제 15항에 있어서,
    상기 공정(a)에서, 제 2트랜지스터 제어선으로부터의 신호에 의해 온 상태가 된 제 2트랜지스터를 통하여, 제 1 노드 초기화 전압을 제 1 노드에 인가하는 것을 특징으로 하는 유기 일렉트로 루미네선스 발광부의 구동 방법.
  17. 제 15항에 있어서,
    상기 공정(b)에서,
    제 2트랜지스터 제어선으로부터의 신호에 의해 온 상태가 된 제 2트랜지스터를 통하여, 제 1 노드 초기화 전압을 제 1 노드에 인가하는 상태를 유지하고, 따라서, 제 1 노드의 전위를 유지한 상태로 하는 것을 특징으로 하는 유기 일렉트로 루미네선스 발광부의 구동 방법.
KR1020090089959A 2008-11-07 2009-09-23 유기 일렉트로 루미네선스 발광부의 구동 방법 KR20100051536A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008286233A JP2010113188A (ja) 2008-11-07 2008-11-07 有機エレクトロルミネッセンス発光部の駆動方法
JPJP-P-2008-286233 2008-11-07

Publications (1)

Publication Number Publication Date
KR20100051536A true KR20100051536A (ko) 2010-05-17

Family

ID=42164791

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090089959A KR20100051536A (ko) 2008-11-07 2009-09-23 유기 일렉트로 루미네선스 발광부의 구동 방법

Country Status (5)

Country Link
US (1) US9183777B2 (ko)
JP (1) JP2010113188A (ko)
KR (1) KR20100051536A (ko)
CN (1) CN101739952B (ko)
TW (1) TW201023141A (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4957713B2 (ja) 2008-12-08 2012-06-20 ソニー株式会社 有機エレクトロルミネッセンス表示装置の駆動方法
EP2526572B1 (en) * 2010-01-19 2019-08-14 LG Innotek Co., Ltd. Package and manufacturing method of the same
JP6018409B2 (ja) * 2011-05-13 2016-11-02 株式会社半導体エネルギー研究所 発光装置
JP5870546B2 (ja) * 2011-08-23 2016-03-01 ソニー株式会社 表示装置及び電子機器
JP2014102319A (ja) 2012-11-19 2014-06-05 Sony Corp 発光素子及び表示装置
JP6164059B2 (ja) 2013-11-15 2017-07-19 ソニー株式会社 表示装置、電子機器、及び表示装置の駆動方法
CN104751804A (zh) * 2015-04-27 2015-07-01 京东方科技集团股份有限公司 一种像素电路、其驱动方法及相关装置
CN108932928A (zh) * 2017-05-23 2018-12-04 Tcl集团股份有限公司 一种被动式驱动量子点显示面板的驱动方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4023335B2 (ja) * 2003-02-19 2007-12-19 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動方法および電子機器
JP2004325885A (ja) * 2003-04-25 2004-11-18 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法および電子機器
JP2005017485A (ja) * 2003-06-24 2005-01-20 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法、及び電子機器
US7173590B2 (en) * 2004-06-02 2007-02-06 Sony Corporation Pixel circuit, active matrix apparatus and display apparatus
JP4103850B2 (ja) * 2004-06-02 2008-06-18 ソニー株式会社 画素回路及、アクティブマトリクス装置及び表示装置
JP2007108378A (ja) * 2005-10-13 2007-04-26 Sony Corp 表示装置の駆動方法および表示装置
KR101171188B1 (ko) * 2005-11-22 2012-08-06 삼성전자주식회사 표시 장치 및 그 구동 방법
CN102176304B (zh) * 2005-12-02 2013-07-03 株式会社半导体能源研究所 半导体器件
JP4240059B2 (ja) * 2006-05-22 2009-03-18 ソニー株式会社 表示装置及びその駆動方法
JP4984715B2 (ja) * 2006-07-27 2012-07-25 ソニー株式会社 表示装置の駆動方法、及び、表示素子の駆動方法
JP4300490B2 (ja) * 2007-02-21 2009-07-22 ソニー株式会社 表示装置及びその駆動方法と電子機器
JP4715849B2 (ja) * 2008-01-15 2011-07-06 ソニー株式会社 表示装置及びその駆動方法と電子機器
JP4640443B2 (ja) * 2008-05-08 2011-03-02 ソニー株式会社 表示装置、表示装置の駆動方法および電子機器
JP4640442B2 (ja) * 2008-05-08 2011-03-02 ソニー株式会社 表示装置、表示装置の駆動方法および電子機器

Also Published As

Publication number Publication date
JP2010113188A (ja) 2010-05-20
US9183777B2 (en) 2015-11-10
CN101739952A (zh) 2010-06-16
TW201023141A (en) 2010-06-16
CN101739952B (zh) 2016-01-06
US20100118017A1 (en) 2010-05-13

Similar Documents

Publication Publication Date Title
JP5278119B2 (ja) 表示装置の駆動方法
JP4479755B2 (ja) 有機エレクトロルミネッセンス素子、及び、有機エレクトロルミネッセンス表示装置
KR101529323B1 (ko) 표시장치 및 그 구동방법
JP4844634B2 (ja) 有機エレクトロルミネッセンス発光部の駆動方法
JP5262930B2 (ja) 表示素子の駆動方法、及び、表示装置の駆動方法
JP2008256916A (ja) 有機エレクトロルミネッセンス発光部の駆動方法
US8102388B2 (en) Method of driving organic electroluminescence display apparatus
JP2009288767A (ja) 表示装置及びその駆動方法
KR20100051536A (ko) 유기 일렉트로 루미네선스 발광부의 구동 방법
JP2009063719A (ja) 有機エレクトロルミネッセンス発光部の駆動方法
KR20080082472A (ko) 유기 전계발광 표시 장치
JP2009271199A (ja) 表示装置及び表示装置の駆動方法
JP5141192B2 (ja) 有機エレクトロルミネッセンス発光部の駆動方法
KR20080085714A (ko) 유기 일렉트로 루미네선스 발광부의 구동 방법
KR20080085713A (ko) 유기 일렉트로 루미네선스 발광부의 구동 방법
JP5098508B2 (ja) 有機エレクトロルミネッセンス表示装置、及び、有機エレクトロルミネッセンス発光部を駆動するための駆動回路、並びに、有機エレクトロルミネッセンス発光部の駆動方法
JP5293417B2 (ja) 表示装置の駆動方法
JP4844641B2 (ja) 表示装置及びその駆動方法
JP2011090241A (ja) 表示装置、及び、表示装置の駆動方法
JP5157317B2 (ja) 有機エレクトロルミネッセンス発光部の駆動方法、及び、有機エレクトロルミネッセンス表示装置
JP2008281612A (ja) 有機エレクトロルミネッセンス発光部を駆動するための駆動回路、有機エレクトロルミネッセンス発光部の駆動方法、及び、有機エレクトロルミネッセンス表示装置
JP2011007842A (ja) 表示装置、及び、表示装置の駆動方法
JP2009098166A (ja) 有機エレクトロルミネッセンス発光部の駆動方法
JP2011007843A (ja) 表示装置、及び、表示装置の駆動方法
JP2008242369A (ja) 有機エレクトロルミネッセンス素子及び有機エレクトロルミネッセンス表示装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid