KR20080085713A - 유기 일렉트로 루미네선스 발광부의 구동 방법 - Google Patents

유기 일렉트로 루미네선스 발광부의 구동 방법 Download PDF

Info

Publication number
KR20080085713A
KR20080085713A KR1020080024270A KR20080024270A KR20080085713A KR 20080085713 A KR20080085713 A KR 20080085713A KR 1020080024270 A KR1020080024270 A KR 1020080024270A KR 20080024270 A KR20080024270 A KR 20080024270A KR 20080085713 A KR20080085713 A KR 20080085713A
Authority
KR
South Korea
Prior art keywords
transistor
node
light emission
driving
emission control
Prior art date
Application number
KR1020080024270A
Other languages
English (en)
Inventor
테츠로 야마모토
카츠히데 우치노
나오부미 토요무라
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20080085713A publication Critical patent/KR20080085713A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 주사 회로, 영상 신호 출력 회로, M개의 주사선, N개의 데이터선으로 된 합계 N×M개의 유기 일렉트로 루미네선스 소자를 포함하는 유기 EL 표시 장치의 유기 일렉트로 루미네선스 발광부의 구동 방법을 제공한다. 상기 구동 방법은 전처리를 실행하는 스텝과, 임계치 전압 캔슬 처리를 실행하는 스텝과, 기록 처리를 실행하는 스텝과, 유기 일렉트로 루미네선스 발광부에 전류를 공급하여 유기 일렉트로 루미네선스 발광부를 구동하는 스텝을 포함한다.
유기 일렉트로 루미네선스 발광

Description

유기 일렉트로 루미네선스 발광부의 구동 방법{DRIVING METHOD FOR ORGANIC ELECTROLUMINESCENCE LIGHT EMITTING SECTION}
본 발명은 유기 일렉트로 루미네선스 발광부의 구동 방법에 관한 것이다.
유기 일렉트로 루미네선스 소자(이하, 단지, 유기 EL 소자라고 약칭한다)를 발광 소자로서 이용한 유기 일렉트로 루미네선스 표시 장치(이하, 단지, 유기 EL 표시 장치라고 약칭한다)에서, 유기 EL 소자의 휘도는 유기 EL 소자를 흐르는 전류치에 의해 제어된다. 그리고, 액정 표시 장치와 마찬가지로, 유기 EL 표시 장치에서도, 구동 방식으로서, 단순 매트릭스 방식, 및, 액티브 매트릭스 방식이 주지(周知)이다. 액티브 매트릭스 방식은 단순 매트릭스 방식에 비하여 구조가 복잡하게 된다는 결점은 있지만, 화상의 휘도를 높은 것으로 할 수 있는 등, 여러가지의 이점을 갖는다.
유기 EL 소자를 구성하는 유기 일렉트로 루미네선스 발광부(이하, 단지, 발광부라고 약칭한다)를 구동하기 위한 회로로서, 5개의 트랜지스터와 하나의 콘덴서부로 구성된 구동 회로(5Tr/1C 구동 회로라고 부른다)가, 예를 들면, 일본국 특개2006-215213호 공보로부터 주지이다. 5Tr/1C 구동 회로는 도 2에 도시하는 바와 같 이, 영상 신호 기록 트랜지스터(TSig), 구동 트랜지스터(TDrv), 발광 제어 트랜지스터(TEL_C), 제 1 노드 초기화 트랜지스터(TND1), 제 2 노드 초기화 트랜지스터(TND2)의 5개의 트랜지스터로 구성되고, 나아가서는 하나의 콘덴서부(C1)로 구성되어 있다. 여기서, 구동 트랜지스터(TDrv)의 다른 쪽의 소스/드레인 영역은 제 2 노드(ND2)를 구성하고, 구동 트랜지스터(TDrv)의 게이트 전극은 제 1 노드(ND1)를 구성한다.
또한, 이들의 트랜지스터 및 콘덴서부에 관해서는 후에 상세히 설명한다.
예를 들면, 각 트랜지스터는 n채널형의 박막 트랜지스터(TFT)로 이루어지고, 발광부(ELP)는 구동 회로를 덮도록 형성된 층간절연층 등의 위에 마련되어 있다. 발광부(ELP)의 애노드 전극은 구동 트랜지스터(TDrv)의 다른 쪽의 소스/드레인 영역에 접속되어 있다. 한편, 발광부(ELP)의 캐소드 전극에는 전압(VCat)(예를 들면, 0볼트)이 인가된다. 부호 CEL은 발광부(ELP)의 기생 용량을 나타낸다.
구동의 타이밍 차트를 모식적으로 도 4에 도시하고, 각 트랜지스터의 온/오프 상태 등을 모식적으로 도 6의 (A) 내지 (D) 및 도 7의 (A) 내지 (E)에 도시한다. 도 4에 도시하는 바와 같이, [기간-TP(5)1]에서, 임계치 전압 캔슬 처리를 행하기 위한 전처리가 실행된다. 즉, 도 6의 (B)에 도시하는 바와 같이, 제 1 노드 초기화 트랜지스터(TND1) 및 제 2 노드 초기화 트랜지스터(TND2)를 온 상태로 함으로써, 제 1 노드(ND1)의 전위는 VOfs(예를 들면, 0볼트)가 된다. 한편, 제 2 노드(ND2)의 전위는 VSS(예를 들면, -10볼트)가 된다. 그리고, 이로써, 구동 트랜지스터(TDrv)의 게이트 전극과 다른 쪽의 소스/드레인 영역 사이의 전위차가, 구동 트랜지스터(TDrv)의 임계치 전압(Vth) 이상이 된다. 구동 트랜지스터(TDrv)는 온 상태이다.
뒤이어, 도 4에 도시하는 바와 같이, [기간-TP(5)2] 내지 [기간-TP(5)3]에서, 임계치 전압 캔슬 처리가 행하여진다. 도 6의 (D)에 도시하는 바와 같이, 제 1 노드 초기화 트랜지스터(TND1)의 온 상태를 유지한 채로, 발광 제어 트랜지스터(TEL_C)를 온 상태로 한다. 그 결과, 제 1 노드(ND1)의 전위로부터 구동 트랜지스터(TDrv)의 임계치 전압(Vth)을 뺀 전위를 향하여, 제 2 노드(ND2)의 전위는 변화한다. 즉, 부유 상태의 제 2 노드(ND2)의 전위가 상승한다. 그리고, 구동 트랜지스터(TDrv)의 게이트 전극과 다른 쪽의 소스/드레인 영역 사이의 전위차가 Vth에 달하면, 구동 트랜지스터(TDrv)가 오프 상태로 된다. 이 상태에서는 제 2 노드의 전위는 대강 (VOfs-Vth)이다. 그 후, [기간-TP(5)3]에서, 제 1 노드 초기화 트랜지스터(TND1)의 온 상태를 유지한 채로, 발광 제어 트랜지스터(TEL_C)를 오프 상태로 한다. 다음에, [기간-TP(5)4]에서, 제 1 노드 초기화 트랜지스터(TND1)를 오프 상태로 한다.
뒤이어, 도 4에 도시하는 바와 같이, [기간-TP(5)5]에서, 구동 트랜지스터(TDrv)에 대한 기록 처리를 행한다. 구체적으로는 도 7의 (C)에 도시하는 바와 같 이, 제 1 노드 초기화 트랜지스터(TND1), 제 2 노드 초기화 트랜지스터(TND2), 및, 발광 제어 트랜지스터(TEL_C)의 오프 상태를 유지한 채로, 데이터선(DTL)의 전위를 영상 신호에 상당하는 전압[발광부(ELP)에서의 휘도를 제어하기 위한 영상 신호(구동 신호, 휘도 신호)(VSig)]으로 하고, 뒤이어, 주사선(SCL)을 하이 레벨로 함에 의해 영상 신호 기록 트랜지스터(TSig)를 온 상태로 한다. 그 결과, 제 1 노드(ND1)의 전위는 VSig로 상승한다. 제 1 노드(ND1)의 전위의 변화분에 의거하는 전하는 콘덴서부(C1), 발광부(ELP)의 기생 용량(CEL), 구동 트랜지스터(TDrv)의 게이트 전극과 소스 영역 사이의 기생 용량에 배분된다. 따라서, 제 1 노드(ND1)의 전위가 변화하면, 제 2 노드(ND2)의 전위도 변화한다. 그러나, 발광부(ELP)의 기생 용량(CEL)의 용량치가 큰 값일수록, 제 2 노드(ND2)의 전위의 변화는 작아진다. 그리고, 일반적으로, 발광부(ELP)의 기생 용량(CEL)의 용량치는 콘덴서부(C1)의 용량치 및 구동 트랜지스터(TDrv)의 기생 용량의 값보다도 크다. 그래서, 제 2 노드(ND2)의 전위는 거의 변화하지 않는다고 하면, 구동 트랜지스터(TDrv)의 게이트 전극과 다른 쪽의 소스/드레인 영역 사이의 전위차(Vgs)는 이하의 식 (A)와 같이 된다.
Vgs≒VSig-(VOfs-Vth) (A)
그 후, 도 4에 도시하는 바와 같이, [기간-TP(5)6]에서, 구동 트랜지스 터(TDrv)의 특성(예를 들면, 이동도(μ)의 대소 등)에 따라 구동 트랜지스터(TDrv)의 다른 쪽의 소스/드레인 영역의 전위(즉, 제 2 노드(ND2)의 전위)를 상승시키는 이동도 보정 처리를 행한다. 구체적으로는 도 7의 (D)에 도시하는 바와 같이, 구동 트랜지스터(TDrv)의 온 상태를 유지한 채로, 발광 제어 트랜지스터(TEL_C)를 온 상태로 하고, 뒤이어, 소정의 시간(t0)이 경과한 후, 영상 신호 기록 트랜지스터(TSig)를 오프 상태로 한다. 그 결과, 구동 트랜지스터(TDrv)의 이동도(μ)의 값이 큰 경우, 구동 트랜지스터(TDrv)의 다른 쪽의 소스/드레인 영역에서의 전위의 상승량(△V)(전위 보정치)은 커지고, 구동 트랜지스터(TDrv)의 이동도(μ)의 값이 작은 경우, 구동 트랜지스터(TDrv)의 다른 쪽의 소스/드레인 영역에서의 전위의 상승량(△V)(전위 보정치)은 작아진다. 여기서, 구동 트랜지스터(TDrv)의 게이트 전극과 다른 쪽의 소스/드레인 영역 사이의 전위차(Vgs)는 식 (A)로부터 이하의 식 (B)와 같이 변형된다. 또한, 이동도 보정 처리를 실행하기 위한 소정의 시간([기간-TP(5)6])의 모든(全) 시간(t0)은 유기 EL 표시 장치의 설계에 즈음하여, 설계치로서 미리 결정하여 두면 좋다.
Vgs≒VSig-(VOfs-Vth)-△V (B)
이상의 조작에 의해, 임계치 전압 캔슬 처리, 기록 처리, 이동도 보정 처리 가 완료된다. 그리고, 그 후의 [기간-TP(5)7]에서, 영상 신호 기록 트랜지스터(TSig)가 오프 상태로 되고, 제 1 노드(ND1), 즉, 도 7의 (E)에 도시하는 바와 같이, 구동 트랜지스터(TDrv)의 게이트 전극은 부유 상태로 되는 한편, 발광 제어 트랜지스터(TEL_C)는 온 상태를 유지하고 있고, 발광 제어 트랜지스터(TEL_C)의 한쪽의 소스/드레인 영역은 발광부(ELP)의 발광을 제어하기 위한 전류 공급부(전압(VCC), 예를 들면 20볼트)에 접속된 상태에 있다. 따라서, 이상의 결과로서, 제 2 노드(ND2)의 전위가 상승하고, 이른바 부트 스트랩 회로에서와 같은 현상이 구동 트랜지스터(TDrv)의 게이트 전극에 생기고, 제 1 노드(ND1)의 전위도 상승한다. 그 결과, 구동 트랜지스터(TDrv)의 게이트 전극과 다른 쪽의 소스/드레인 영역 사이의 전위차(Vgs)는 식 (B)의 값을 유지한다. 또한, 발광부(ELP)를 흐르는 전류는 구동 트랜지스터(TDrv)의 드레인 영역부터 소스 영역으로 흐르는 드레인 전류(Ids)이기 때문에, 식 (C)로 표시할 수 있다. 발광부(ELP)는 드레인 전류(Ids)의 값에 따른 휘도로 발광한다.
Ids=k·μ·(Vgs-Vth)2=k·μ·(VSig-VOfs-△V)2 (C)
이상으로 개요를 설명한 5Tr/1C 구동 회로의 구동 등에 대해서도, 후에 상세히 설명한다.
그런데, 유기 EL 표시 장치는 도 3에 개념도를 도시하는 바와 같이,
(1) 주사 회로(101),
(2) 영상 신호 출력 회로(102),
(3) 제 1의 방향으로 N개, 제 1의 방향과는 다른 제 2의 방향(구체적으로는 제 1의 방향으로 직교하는 방향)으로 M개, 합계 N×M개의, 2차원 매트릭스형상으로 배열되고, 각각이 유기 일렉트로 루미네선스 발광부(ELP), 및, 유기 일렉트로 루미네선스 발광부(ELP)를 구동하기 위한 구동 회로를 구비하고 있는 유기 일렉트로 루미네선스 소자(10),
(4) 주사 회로(101)에 접속되고, 제 1의 방향으로 늘어나는 M개의 주사선(SCL),
(5) 영상 신호 출력 회로(102)에 접속되고, 제 2의 방향으로 늘어나는 N개의 데이터선(DTL), 및,
(6) 전류 공급부(100),를 구비하고 있다. 또한, 도 3에서는 편의를 위해 3×3개의 유기 EL 소자(10)를 도시하였지만, 이것은 단순한 예시에 지나지 않는다.
여기서, 각 유기 EL 소자(10)는 상술한 바와 같이, 5Tr/1C 구동 회로, 및, 발광부(ELP)를 구비하고 있다. 발광 제어 트랜지스터(TEL_C)의 동작은 발광 제어 트랜지스터 제어 회로(103)에 접속된 발광 제어 트랜지스터 제어선(CLEL _C)에 인가되는 전압에 의해 규정된다. 상술한 임계치 전압 캔슬 처리에서는 발광 제어 트랜지스터 제어 회로(103)의 동작에 의거하여, [기간-TP(5)2]에서 발광 제어 트랜지스터(TEL_C) 를 온 상태로 하기 위한 소정의 전압(예를 들면 30볼트)이 발광 제어 트랜지스터 제어선(CLEL _C)에 인가된다. 또한, [기간-TP(5)3]에서 발광 제어 트랜지스터(TEL_C)를 오프 상태로 하기 위한 소정의 전압(예를 들면 -10볼트)이 발광 제어 트랜지스터 제어선(CLEL _C)에 인가된다. 나아가서는 [기간-TP(5)6] 이후에서, 상술한 발광 제어 트랜지스터(TEL_C)를 온 상태로 하기 위한 소정의 전압(30볼트)이 발광 제어 트랜지스터 제어선(CLEL _C)에 인가된다. 따라서, 후술하는 도 20에 도시하는 바와 같이, 발광 제어 트랜지스터 제어 회로(103)의 신호의 파형(AF0)은 기본적으로, -10볼트와 30볼트의 2치로 이루어지는 구형파이다.
일반적으로, 배선을 전달하는 신호의 형상은 분포 용량 등의 영향에 의해 신호의 상승/하강이 무디어지고, 변형한다. 그리고, 변형의 정도는 신호가 전달하는 경로가 길어지면 길어질수록, 현저해진다. 예를 들면, 발광 제어 트랜지스터 제어 회로(103)의 신호에 주목하면, 도 3에 도시하는 유기 EL 표시 장치에서, 발광 제어 트랜지스터 제어 회로(103)에 가장 가까운 유기 EL 소자(10), 즉, 좌단에 배열된 유기 EL 소자(10))와, 발광 제어 트랜지스터 제어 회로(103)로부터 가장 떨어진 유기 EL 소자(10), 즉 우단에 배열된 유기 EL 소자(10))에서는 신호가 전달한 경로 길이(환언하면, 각 유기 EL 소자(10)로부터 발광 제어 트랜지스터 제어 회로(103)에 이르는 부분의 발광 제어 트랜지스터 제어선(CLEL _C)의 길이)가 상위하다. 도 19에, 도 3에 도시하는 유기 EL 표시 장치에 관해, 제 1행째의 유기 EL 소자(10)와, 발광 제어 트랜지스터 제어 회로(103)와, 발광 제어 트랜지스터 제어선(CLEL _C)의 관계를 모식적으로 도시한다.
도 19에 도시하는 예에서는 유기 EL 소자(101)의 경로 길이가 가장 짧고, 유기 EL 소자(10N)의 경로 길이가 가장 길다. 따라서, 발광 제어 트랜지스터 제어 회로(103)의 신호의 파형(AF0)은 좌단에 배열된 유기 EL 소자(10N)에, 보다 변형하여 전달된다. 도 19에, 상술한 [기간-TP(5)2] 내지 [기간-TP(5)7]에서, 유기 EL 표시 장치의 발광 제어 트랜지스터 제어선(CLEL _C)을 전달하는 신호의 파형(AF0, AF1, AFN)을 모식적으로 도시하였다. 발광 제어 트랜지스터 제어 회로(103)의 신호의 파형(AF0)은 발광 제어 트랜지스터(TEL_C)를 온 상태로 하기 위한 전압(예를 들면 30볼트)과, 오프 상태로 하기 위한 전압(예를 들면 -10볼트)의 2치로 이루어지는 구형파이고, 발광 제어 트랜지스터(TEL_C)의 게이트 전극에 인가된다. 도 19에 도시하는 바와 같이, 유기 EL 소자(101)에는 원(元) 파형, 즉 파형(AF0)에 대해, 거의 열화가 없는 파형(AF1)이 전달되고, 유기 EL 소자(101)의 발광 제어 트랜지스터(TEL_C)의 게이트 전극에 인가된다. 한편, 유기 EL 소자(10N)에는 변형한 개략 사다리꼴 모양의 파형(AFN)이 전달되고, 유기 EL 소자(10N)의 발광 제어 트랜지스터(TEL_C)의 게이트 전극에 인가된다. 도 20에, 도 19에 도시하는 파형(AF0, AF1, AFN)과, 도 4의 상단에 도시하는 타이밍 차트를 대비하여 도시한다.
여기서, 상술한 임계치 전압 캔슬 처리가 행하여지는 [기간-TP(5)2] 및 그 전후에 있어서, 발광 제어 트랜지스터(TEL_C)의 게이트 전극에 상술한 파형(AF1)이 인가된 경우와, 파형(AFN)이 인가된 경우에서, 발광 제어 트랜지스터(TEL_C)와 구동 트랜지스터(TDrv)의 접속부(보다 구체적으로는 후술하는 소스/드레인 영역(A1, A2))에 일어나는 전위 변동의 차에 관해 고찰한다. 도 21의 (A) 및 (B)는 상술한 [기간 -TP(5)2] 내지 [기간-TP(5)3]에서의, 구동 회로의 동작을 설명하기 위한 등가 회로도이다. 발광 제어 트랜지스터(TEL_C)의 게이트 전극과 소스/드레인 영역(A1) 사이의 기생 용량을 부호 CA1, 구동 트랜지스터(TDrv)의 게이트 전극과 소스/드레인 영역(A2) 사이의 기생 용량을 부호 CA2로 나타낸다.
상술한 바와 같이, [기간-TP(5)2]의 시기(始期)에서는 구동 트랜지스터(TDrv)는 온 상태에 있다. 그리고, 발광 제어 트랜지스터(TEL_C)를 온 상태로 하는 결과, 부유 상태의 제 2 노드(ND2)의 전위가 상승하고, 구동 트랜지스터(TDrv)의 게이트 전극과 다른 쪽의 소스/드레인 영역 사이의 전위차가 Vth에 달하면, 구동 트랜지스터(TDrv)가 오프 상태로 된다. 이로써, 도 21의 (A)의 좌측에 도시하는 바와 같이, 파형(AF1), 파형(AFN)의 하강시에서, 구동 트랜지스터(TDrv)는 오프 상태에 있다. 따라서, 파형(AF1), 파형(AFN)의 하강시에서, 소스/드레인 영역(A1, A2)은 발광 제어 트랜지스터(TEL_C)가 온 상태라면 전압(VCC)이 인가되어 있고 부유 상태가 아니지만, 발광 제어 트랜지스터(TEL_C)가 오프 상태로 되면 부유 상태로 된다. 발광 제어 트랜지스터(TEL_C)와 구동 트랜지스터(TDrv)의 접속부(소스/드레인 영역(A1, A2))가 부유 상태에 있을 때, 발광 제어 트랜지스터(TEL_C)의 게이트 전극의 전위가 변화하면, 기 생 용량(CA1) 등에 의한 정전(靜電) 결합에 의해, 소스/드레인 영역(A1, A2)의 전위도 변화한다.
여기서, 파형(AFN)은 파형(AF1)에 대해 하강이 무디어져 있다. 도 20의 하단, 및, 도 21의 (A)에 도시하는 △T1 은 파형(AF1)의 하강에서, 발광 제어 트랜지스터(TEL_C)의 온 상태와 오프 상태가 전환될 때까지의 시간을 나타낸다(이상적인 구형파라면, △T1은 0이다). 마찬가지로, 도 20의 하단, 및, 도 21의 (A)에 도시하는 △Tn은 파형(AFN)의 하강에서, 발광 제어 트랜지스터(TEL_C)의 온 상태와 오프 상태가 전환될 때까지의 시간을 나타낸다. 도면으로부터 분명한 바와 같이, △T1<△Tn이다. 상술한 바와 같이, 소스/드레인 영역(A1, A2)은 발광 제어 트랜지스터(TEL_C)가 온 상태라면 전압(VCC)이 인가된다. 따라서, 파형(AFn)의 하강에서는 파형(AF1)의 하강에 대해, (△Tn-△T1)만큼 길게 소스/드레인 영역(A1, A2)에 전압(VCC)이 인가된 상태로 된다. 환언하면, 파형(AFn)의 하강에서는 파형(AF1)의 하강에 대해, 소스/드레인 영역(A1, A2)의 전위는 보다 전압(VCC)측으로 유지된다. 이로써, 도 21의 (B)에 도시하는 바와 같이, 파형(AF1), 파형(AFN)의 하강시에서, 정전 결합에 의한 소스/드레인 영역(A1, A2)의 전위 변동은 파형(AF1)에서 보다 현저하게 나타난다. 보다 구체적으로는 파형(AF1)이 인가되는 구동 회로와, 파형(AFN)이 인가되는 구동 회로를 비교하 면, 전자의 구동 회로에서의 발광 제어 트랜지스터(TEL_C)와 구동 트랜지스터(TDrv)의 접속부의 전위가, 보다 마이너스측으로 변화한다.
발광 제어 트랜지스터(TEL_C)와 구동 트랜지스터(TDrv)의 접속부의 전위 변동은 기생 용량(CA2) 등을 통한 정전 결합에 의해, 최종적으로는 제 2 노드(ND2)에 전파된다. 이로써, 파형(AF1)이 인가되는 구동 회로와, 파형(AFN)이 인가되는 구동 회로에서는 제 2 노드(ND2)의 전위에 약간의 차가 생긴다. 이에 기인하여 [기간-TP(5)7]에서의 드레인 전류의 값이 변동한다. 즉, 좌단에 배열된 유기 EL 소자(101)와, 우단에 배열된 유기 EL 소자(10N)에서, 발광부(ELP)의 휘도에 차가 생긴다. 또한, 다른 유기 EL 소자(10)에서도 마찬가지 현상이 일어나는데, 그 정도는 신호 파형의 변형의 정도에 따라 변화한다. 상술한 바와 같이, 신호 파형의 변형의 정도는 각 유기 EL 소자(10)로부터 발광 제어 트랜지스터 제어 회로(103)에 이르는 부분의 발광 제어 트랜지스터 제어선(CLEL _C)의 길이에 따라 변화한다. 결국, 도 19에 도시하는 예에서는 유기 EL 표시 장치의 휘도가 화면의 좌단부터 우단을 향하여 서서히 변화하는 현상이 일어나고, 표시 화면의 휘도 균일성이 악화한다.
따라서 본 발명의 목적은 발광 제어 트랜지스터 제어선(CLEL_C)을 전달하는 신호 파형의 변형에 기인하는 표시 화면의 휘도 균일성의 악화를 억제할 수 있는 유기 일렉트로 루미네선스 발광부의 구동 방법을 제공하는 데 있다.
상기한 목적을 달성하기 위한 본 발명의 유기 일렉트로 루미네선스 발광부의 구동 방법은,
(1) 주사 회로,
(2) 영상 신호 출력 회로,
(3) 제 1의 방향으로 N개, 제 1의 방향과는 다른 제 2의 방향으로 M개, 합계 N×M개의, 2차원 매트릭스형상으로 배열되고, 각각이 유기 일렉트로 루미네선스 발광부, 및, 유기 일렉트로 루미네선스 발광부를 구동하기 위한 구동 회로를 구비하고 있는 유기 일렉트로 루미네선스 소자,
(4) 주사 회로에 접속되고, 제 1의 방향으로 늘어나는 M개의 주사선,
(5) 영상 신호 출력 회로에 접속되고, 제 2의 방향으로 늘어나는 N개의 데이터선, 및,
(6) 전류 공급부를 구비한 유기 일렉트로 루미네선스 표시 장치에서의, 유기 일렉트로 루미네선스 발광부의 구동 방법에 관한 것이다.
상술한 유기 일렉트로 루미네선스 발광부를 구동하기 위한 구동 회로는,
(A) 소스/드레인 영역, 채널 형성 영역, 및, 게이트 전극을 구비한 구동 트랜지스터,
(B) 소스/드레인 영역, 채널 형성 영역, 및, 게이트 전극을 구비한 영상 신호 기록 트랜지스터,
(C) 소스/드레인 영역, 채널 형성 영역, 및, 게이트 전극을 구비한 발광 제 어 트랜지스터, 및,
(D) 한 쌍의 전극을 구비한 콘덴서부로 구성되어 있고,
구동 트랜지스터에서는,
(A-1) 한쪽의 소스/드레인 영역은 발광 제어 트랜지스터의 다른 쪽의 소스/드레인 영역에 접속되어 있고,
(A-2) 다른 쪽의 소스/드레인 영역은 유기 일렉트로 루미네선스 발광부에 구비된 애노드 전극에 접속되고, 또한, 콘덴서부의 한쪽의 전극에 접속되어 있고, 제 2 노드를 구성하고,
(A-3) 게이트 전극은 영상 신호 기록 트랜지스터의 다른 쪽의 소스/드레인 영역에 접속되고, 또한, 콘덴서부의 다른 쪽의 전극에 접속되어 있고, 제 1 노드를 구성하고,
영상 신호 기록 트랜지스터에서는,
(B-1) 한쪽의 소스/드레인 영역은 데이터선에 접속되어 있고,
(B-2) 게이트 전극은 주사선에 접속되어 있고,
발광 제어 트랜지스터에서는,
(C-1) 한쪽의 소스/드레인 영역은 전류 공급부에 접속되어 있고,
(C-2) 게이트 전극은 발광 제어 트랜지스터 제어선에 접속되어 있다.
상기한 목적을 달성하기 위한 본 발명의 유기 일렉트로 루미네선스 발광부의 구동 방법은 상술한 구동 회로를 이용하여,
(a) 제 1 노드와 제 2 노드 사이의 전위차가, 구동 트랜지스터의 임계치 전 압을 초과하고, 또한, 제 2 노드와 유기 일렉트로 루미네선스 발광부에 구비된 캐소드 전극 사이의 전위차가, 유기 일렉트로 루미네선스 발광부의 임계치 전압을 초과하지 않도록, 제 1 노드에 제 1 노드 초기화 전압을 인가하고, 제 2 노드에 제 2 노드 초기화 전압을 인가하는 전처리를 행하고, 뒤이어,
(b) 제 1 노드의 전위를 유지한 상태에서, 제 1 노드의 전위로부터 구동 트랜지스터의 임계치 전압을 뺀 전위를 향하여, 제 2 노드의 전위를 변화시키는 임계치 전압 캔슬 처리를 행하고, 그 후,
(c) 주사선으로부터의 신호에 의해 온 상태로 된 영상 신호 기록 트랜지스터를 통하여, 데이터선으로부터 영상 신호를 제 1 노드에 인가하는 기록 처리를 행하고, 뒤이어,
(d) 주사선으로부터의 신호에 의해 영상 신호 기록 트랜지스터를 오프 상태로 함에 의해 제 1 노드를 부유 상태로 하고, 전류 공급부로부터, 발광 제어 트랜지스터와 구동 트랜지스터를 통하여, 제 1 노드와 제 2 노드 사이의 전위차의 값에 따른 전류를 유기 일렉트로 루미네선스 발광부에 흐름으로써, 유기 일렉트로 루미네선스 발광부를 구동하는 구동 방법에 관한 것이다.
그리고, 상기한 목적을 달성하기 위한 본 발명의 유기 일렉트로 루미네선스 발광부의 구동 방법은,
상기 공정(b)은,
(b-1) 발광 제어 트랜지스터를 온 상태로 하기 위한 제 1의 전압을, 발광 제어 트랜지스터 제어선을 통하여 발광 제어 트랜지스터의 게이트 전극에 인가하고, 온 상태의 발광 제어 트랜지스터를 통하여 구동 트랜지스터의 한쪽의 소스/드레인 영역을 전류 공급부와 도통시키고, 이로써, 구동 트랜지스터의 한쪽의 소스/드레인 영역의 전위를 상기 공정(a)에서의 제 2 노드의 전위보다도 높게 하고, 뒤이어,
(b-2) 발광 제어 트랜지스터를 오프 상태로 하기 위한 제 2의 전압을, 발광 제어 트랜지스터 제어선을 통하여 발광 제어 트랜지스터의 게이트 전극에 인가하는 공정으로 구성되어 있고,
상기 공정(d)에서, 발광 제어 트랜지스터를 온 상태로 하기 위한 제 3의 전압을, 발광 제어 트랜지스터 제어선을 통하여 발광 제어 트랜지스터의 게이트 전극에 인가하고, 온 상태의 발광 제어 트랜지스터를 통하여 구동 트랜지스터의 한쪽의 소스/드레인 영역을 전류 공급부와 도통시키고, 이로써, 제 1 노드와 제 2 노드 사이의 전위차의 값에 따른 전류를 유기 일렉트로 루미네선스 발광부에 흐르고,
제 1의 전압을 V1 _ON, 제 2의 전압을 V2 _OFF, 제 3의 전압을 V3 _ON로 나타낼 때, |V1_ON-V2_OFF|<|V3_ON-V2_OFF|를 충족시키는 것을 특징으로 한다.
또한, 본 발명의 유기 일렉트로 루미네선스 발광부의 구동 방법에서는 구동 회로는,
(E) 소스/드레인 영역, 채널 형성 영역, 및, 게이트 전극을 구비한 제 2 노드 초기화 트랜지스터를 또한 구비하고 있고,
제 2 노드 초기화 트랜지스터에서는,
(E-1) 한쪽의 소스/드레인 영역은 제 2 노드 초기화 전압 공급선에 접속되어 있고,
(E-2) 다른 쪽의 소스/드레인 영역은 제 2 노드에 접속되어 있고,
(E-3) 게이트 전극은 제 2 노드 초기화 트랜지스터 제어선에 접속되어 있고,
상기 공정(a)에서, 제 2 노드 초기화 트랜지스터 제어선으로부터의 신호에 의해 온 상태로 된 제 2 노드 초기화 트랜지스터를 통하여, 제 2 노드 초기화 전압 공급선으로부터 제 2 노드에 제 2 노드 초기화 전압을 인가한 후, 제 2 노드 초기화 트랜지스터 제어선으로부터의 신호에 의해 제 2 노드 초기화 트랜지스터를 오프 상태로 하는 구성으로 할 수 있다.
또한, 상기한 각종의 바람직한 구성을 포함하는 본 발명의 유기 일렉트로 루미네선스 발광부의 구동 방법에서는 구동 회로는,
(F) 소스/드레인 영역, 채널 형성 영역, 및, 게이트 전극을 구비한 제 1 노드 초기화 트랜지스터를 또한 구비하고 있고,
제 1 노드 초기화 트랜지스터에서는,
(F-1) 한쪽의 소스/드레인 영역은 제 1 노드 초기화 전압 공급선에 접속되어 있고,
(F-2) 다른 쪽의 소스/드레인 영역은 제 1 노드에 접속되어 있고,
(F-3) 게이트 전극은 제 1 노드 초기화 트랜지스터 제어선에 접속되어 있고,
상기 공정(a)에서, 제 1 노드 초기화 트랜지스터 제어선으로부터의 신호에 의해 온 상태로 된 제 1 노드 초기화 트랜지스터를 통하여, 제 1 노드 초기화 전압 공급선으로부터 제 1 노드에 제 1 노드 초기화 전압을 인가하는 구성으로 할 수 있 다.
본 발명의 구동 방법에서는 제 1의 전압(V1 _ON)은 유기 EL 표시 장치의 설계에 따라 적절히 설정하면 좋다. 예를 들면, 발광 제어 트랜지스터의 동작이 선형(線形) 영역부터 비포화 영역으로 전환되는 임계치(이하, 임계 전압이라고 부르는 경우가 있다)를 기준으로 하여, 제 1의 전압(V1 _ON)을 설정할 수도 있다. 예를 들면, 발광 제어 트랜지스터가 n채널형이고, 임계 전압이, 임계 전압의 설계치±V0볼트의 범위에서 흐트러지는 경우에는 편차의 하한(위의 예에서는 임계 전압의 설계치-V0볼트)을 약간 하회하는 값을 기준으로 하여, 제 1의 전압(V1 _ON)을 설정할 수도 있다. 마찬가지로, p채널형의 경우에는 임계 전압의 설계치+V0볼트를 약간 상회하는 값을 기준으로 하여 설정할 수도 있다.
본 발명의 구동 방법에서는 공정(b)에서, 제 1 노드의 전위로부터 구동 트랜지스터의 임계치 전압을 뺀 전위를 향하여, 제 2 노드의 전위를 변화시키는 임계치 전압 캔슬 처리를 행한다. 정성적으로는 임계치 전압 캔슬 처리에서, 제 1 노드와 제 2 노드 사이의 전위차(환언하면, 구동 트랜지스터의 게이트 전극과 소스 영역 사이의 전위차)가 구동 트랜지스터의 임계치 전압에 근접하는 정도는 임계치 전압 캔슬 처리의 시간에 의해 좌우된다. 따라서, 예를 들면 임계치 전압 캔슬 처리의 시간을 충분히 길게 확보한 형태에서는 제 2 노드의 전위는 제 1 노드의 전위로부터 구동 트랜지스터의 임계치 전압을 뺀 전위에 달한다. 그리고, 제 1 노드와 제 2 노드 사이의 전위차는 구동 트랜지스터의 임계치 전압에 달하고, 구동 트랜지스터는 오프 상태로 된다. 한편, 예를 들면 임계치 전압 캔슬 처리의 시간을 짧게 설정하지 않을 수 없는 형태에서는 제 1 노드와 제 2 노드 사이의 전위차가 구동 트랜지스터의 임계치 전압보다 크고, 구동 트랜지스터는 오프 상태로는 되지 않는 경우가 있다. 본 발명의 구동 방법에서는 임계치 전압 캔슬 처리의 결과로서, 반드시 구동 트랜지스터가 오프 상태로 되는 것을 필요로 하지 않는다.
상술한 바람직한 구성, 형태를 포함하는 본 발명의 유기 일렉트로 루미네선스 발광부의 구동 방법(이하, 단지, 본 발명의 구동 방법이라고 부르는 경우가 있다)에서는 발광 제어 트랜지스터의 게이트 전극에는 제 1의 전압(V1 _ON), 제 2의 전압(V2 _OFF), 제 3의 전압(V3 _ON)이 순차적으로 인가된다. 그리고, 이들의 전압은 |V1_ON-V2_OFF|<|V3_ON-V2_OFF|의 관계를 충족시킨다. 종래의 구동 방법은 공정(b), 공정(d)을 불문하고, 발광 제어 트랜지스터를 온 상태로 할 때에, 모두, 제 3의 전압(V3_ON)을 인가하는 양태에 상당한다. 이에 대해, 본 발명의 구동 방법에 의하면, 임계치 전압 캔슬 처리에서, 발광 제어 트랜지스터를 오프 상태로 하기 전의 발광 제어 트랜지스터의 게이트 전극에는 제 1의 전압(V1 _ON)을 인가한다. 그리고, 상술한 식에 표시되어 있는 바와 같이, 제 1의 전압(V1 _ON)과 제 2의 전압(V2 _OFF)의 전위차의 절대치는 제 3의 전압(V3 _ON)과 제 2의 전압(V2 _OFF)의 전위차의 절대치보다도 작다. 이로써, 종래의 단순한 구형파를 인가하는 구동 방법에 대해, 도 20, 도 21의 (A) 에 도시하는 △Tn의 값을 작게 할 수 있다. 그리고, 발광 제어 트랜지스터(TEL_C)와 구동 트랜지스터(TDrv)의 접속부의 전위 변동의 차가 작아지고, 상술한 표시 화면의 휘도 균일성의 악화를 억제할 수 있다. 또한, 발광시에 있어서, 구동 트랜지스터는 상술한 식 (C)로 표시하는 드레인 전류(Ids)가 흐르는데, 구동 트랜지스터와 직렬로 접속된 발광 제어 트랜지스터의 게이트 전압이 임계 전압에 가까와지면, 발광 제어 트랜지스터의 전류 용량의 제한에 의해, 상술한 식 (C)에 표시하는 값의 드레인 전류(Ids)가 흐를 수 없고, 표시 장치의 동작에 지장을 초래할 우려가 있다. 따라서, 발광 제어 트랜지스터는 식 (C)에 표시하는 드레인 전류(Ids)가 표시 장치의 설계상의 최대치가 되었을 때라도, 지장 없이 전류가 흐를 수 있어야 한다. 본 발명의 구동 방법에 의하면, 충분한 전류 용량을 확보할 수 있는 값의 전압을, 제 3의 전압(V3 _ON)으로서 구동 트랜지스터의 게이트에 인가할 수 있기 때문에, 표시 장치의 동작에 지장을 초래하는 일이 없다.
본 발명의 구동 방법에서는 공정(d)에서, 주사선으로부터의 신호에 의해 영상 신호 기록 트랜지스터를 오프 상태로 한다. 이 시기와, 제 3의 전압을 발광 제어 트랜지스터의 게이트 전극에 인가하는 시기와의 선후 관계는 유기 EL 표시 장치의 설계에 따라 적절히 설정할 수 있다. 예를 들면, 영상 신호 기록 트랜지스터를 오프 상태로 한 후, 곧바로, 또는 소정의 간격을 두고, 제 3의 전압을 발광 제어 트랜지스터의 게이트 전극에 인가하는 양태라도 좋고, 제 3의 전압을 발광 제어 트 랜지스터의 게이트 전극에 인가한 후, 영상 신호 기록 트랜지스터를 오프 상태로 하는 양태라도 좋다. 또한, 제 3의 전압을 발광 제어 트랜지스터의 게이트 전극에 인가한 후, 영상 신호 기록 트랜지스터를 오프 상태로 하는 양태에서는 발광 제어 트랜지스터와 영상 신호 기록 트랜지스터가 함께 온 상태로 되는 기간이 존재한다. 이 기간에서, 구동 트랜지스터의 특성에 따라 제 2 노드의 전위를 상승시키는 이동도 보정 처리의 동작이 행하여진다. 또한, 제 3의 전압을 발광 제어 트랜지스터의 게이트 전극에 인가한 상태에서, 공정(c)을 행하는 구성으로 할 수도 있다. 이 구성에서는 기록 처리에서 실질적으로 이동도 보정 처리가 아울러서 행하여진다.
이상으로 설명한 각종의 바람직한 구성을 포함하는 본 발명의 구동 방법(이하, 이들을 단지, 본 발명이라고 약칭하는 경우가 있다)에서, 주사 회로, 영상 신호 출력 회로 등의 각종의 회로, 주사선, 데이터선 등의 각종의 배선, 전류 공급부, 유기 일렉트로 루미네선스 발광부(이하, 단지, 발광부라고 부르는 경우가 있다)의 구성, 구조는 주지의 구성, 구조로 할 수 있다. 구체적으로는 발광부는 예를 들면, 애노드 전극, 정공 수송층, 발광층, 전자 수송층, 캐소드 전극 등으로 구성할 수 있다.
구동 회로의 상세는 후술하지만, 예를 들면, 5개의 트랜지스터와 하나의 콘덴서부로 구성된 구동 회로(5Tr/1C 구동 회로), 4개의 트랜지스터와 하나의 콘덴서부로 구성된 구동 회로(4Tr/1C 구동 회로라고 부른다), 3개의 트랜지스터와 하나의 콘덴서부로 구성된 구동 회로(3Tr/1C 구동 회로라고 부른다)로 구성할 수 있다.
구동 회로를 구성하는 트랜지스터로서, n채널형의 박막 트랜지스터(TFT)를 들 수 있지만, 경우에 따라서는 예를 들면, 발광 제어 트랜지스터나 영상 신호 기록 트랜지스터 등에 p채널형의 박막 트랜지스터를 이용할 수도 있다. 콘덴서부는 한쪽의 전극, 다른 쪽의 전극, 및, 이들의 전극에 끼운 유전체층(절연층)으로 구성할 수 있다. 구동 회로를 구성하는 트랜지스터 및 콘덴서부는 어떤 평면 내에 형성되고(예를 들면, 지지체상에 형성되고), 발광부는 예를 들면, 층간절연층을 통하여, 구동 회로를 구성하는 트랜지스터 및 콘덴서부의 상방에 형성되어 있다. 또한, 구동 트랜지스터의 다른 쪽의 소스/드레인 영역은 발광부에 구비된 애노드 전극에, 예를 들면, 콘택트 홀을 통하여 접속되어 있다. 또한, 반도체 기판 등에 트랜지스터를 형성한 구성이라도 좋다.
본 발명에 의하면, 발광 제어 트랜지스터의 게이트 전극에는 제 1의 전압(V1 _ON), 제 2의 전압(V2 _OFF), 제 3의 전압(V3 _ON)이 순차적으로 인가된다. 그리고, 이들의 전압은 |V1 _ON-V2 _OFF|<|V3 _ON-V2 _OFF|의 관계를 충족시킨다. 이로써, 도 20, 도 21의 (A)에 도시하는 △Tn의 값을 작게 할 수 있기 때문에, 발광 제어 트랜지스터(TEL_C)와 구동 트랜지스터(TDrv)의 접속부의 전위 변동의 차가 작아진다. 따라서, 기생 용량 등을 통한 정전 결합에 의해 생기는 제 2 노드의 전위 변동의 차도 억제되기 때문에, 배경 기술에서 설명한 표시 화면의 휘도 균일성의 악화가 억제된다. 또한, 발광시에 있어서, 구동 트랜지스터는 상술한 식 (C)로 표시하는 드레인 전류(Ids)가 흐르는데, 구동 트랜지스터와 직렬로 접속된 발광 제어 트랜지스터의 게 이트 전압이 임계 전압에 가까와지면, 발광 제어 트랜지스터의 전류 용량의 제한에 의해 표시 장치의 동작에 지장을 초래할 우려가 있다. 본 발명의 구동 방법에 의하면, 충분한 전류 용량을 확보할 수 있는 값의 전압을, 제 3의 전압(V3 _ON)으로서 구동 트랜지스터의 게이트에 인가할 수 있기 때문에, 표시 장치의 동작에 지장을 초래하는 일이 없다.
이하, 도면을 참조하여, 실시예에 의거하여 본 발명을 설명한다.
[실시예]
실시예의 유기 EL 표시 장치는 도 14에 유기 EL 회로의 개념도를 도시하는 바와 같이,
(1) 주사 회로(101),
(2) 영상 신호 출력 회로(102),
(3) 제 1의 방향으로 N개, 제 1의 방향과는 다른 제 2의 방향(구체적으로는 제 1의 방향에 직교하는 방향)으로 M개, 합계 N×M개의, 2차원 매트릭스형상으로 배열되고, 각각이 유기 일렉트로 루미네선스 발광부(ELP), 및, 유기 일렉트로 루미네선스 발광부(ELP)를 구동하기 위한 구동 회로를 구비하고 있는 유기 일렉트로 루미네선스 소자(10),
(4) 주사 회로(101)에 접속되고, 제 1의 방향으로 늘어나는 M개의 주사선(SCL),
(5) 영상 신호 출력 회로(102)에 접속되고, 제 2의 방향으로 늘어나는 N개의 데이터선(DTL), 및,
(6) 전류 공급부(100)를 구비하고 있다. 또한, 도 14 또는 후술하는 도 3, 도 9에서는 3×3개의 유기 EL 소자(10)를 도시하고 있지만, 이것은 어디까지나 예시에 지나지 않는다.
상술한 바와 같이, 각 유기 EL 소자(10)는 구동 회로, 및, 발광부(ELP)를 구비하고 있다. 여기서, 발광부(ELP)는 예를 들면, 애노드 전극, 정공 수송층, 발광층, 전자 수송층, 캐소드 전극 등의 주지의 구성, 구조를 갖는다. 또한, 주사선(SCL)의 한 끝에 주사 회로(101)가 마련되어 있다. 나아가서는 주사 회로(101), 영상 신호 출력 회로(102), 주사선(SCL), 데이터선(DTL), 전류 공급부(100)의 구성, 구조는 주지의 구성, 구조로 할 수 있다.
구동 회로는 기본적으로, 3개의 트랜지스터와 하나의 콘덴서부(C1)로 구성된 구동 회로(3Tr/1C 구동 회로)이다. 즉, 실시예의 구동 회로는 도 13에 도시하는 바와 같이, (A) 구동 트랜지스터(TDrv), (B) 영상 신호 기록 트랜지스터(TSig), (C) 발광 제어 트랜지스터(TEL_C), (D) 한 쌍의 전극을 구비한 콘덴서부(C1)로 구성되어 있다. 또한, 도 8에 도시하는 구동 회로는 또한, (E) 제 2 노드 초기화 트랜지스터(TND2)를 구비한 구동 회로(4Tr/1C 구동 회로)이다. 또한, 도 2에 도시하는 구동 회로는 이에 더하여, (F) 제 1 노드 초기화 트랜지스터(TND1)를 구비한 구동 회 로(5Tr/1C 구동 회로)이다.
상술한 구동 트랜지스터(TDrv), 영상 신호 기록 트랜지스터(TSig), 발광 제어 트랜지스터(TEL_C), 제 1 노드 초기화 트랜지스터(TND1), 및, 제 2 노드 초기화 트랜지스터(TND2)는 각각, 소스/드레인 영역, 채널 형성 영역, 및, 게이트 전극을 구비한, n채널형의 TFT로 이루어진다. 후술하는 다른 실시예에서도 마찬가지이다. 또한, 영상 신호 기록 트랜지스터(TSig), 발광 제어 트랜지스터(TEL_C), 제 1 노드 초기화 트랜지스터(TND1), 및, 제 2 노드 초기화 트랜지스터(TND2)를 p채널형의 TFT로 형성하여도 좋다.
여기서, 구동 트랜지스터(TDrv)에서는,
(A-1) 한쪽의 소스/드레인 영역은 발광 제어 트랜지스터(TEL_C)의 다른 쪽의 소스/드레인 영역에 접속되어 있고,
(A-2) 다른 쪽의 소스/드레인 영역은 발광부(ELP)에 구비된 애노드 전극에 접속되고, 또한, 콘덴서부(C1)의 한쪽의 전극에 접속되어 있고, 제 2 노드(ND2)를 구성하고,
(A-3) 게이트 전극은 영상 신호 기록 트랜지스터(TSig)의 다른 쪽의 소스/드레인 영역에 접속되고, 또한, 콘덴서부(C1)의 다른 쪽의 전극에 접속되어 있고, 제 1 노드(ND1)를 구성한다.
또한, 영상 신호 기록 트랜지스터(TSig)에서는,
(B-1) 한쪽의 소스/드레인 영역은 데이터선(DTL)에 접속되어 있고,
(B-2) 게이트 전극은 주사선(SCL)에 접속되어 있다. 주사선(SCL)은 주사 회로(101)에 접속되어 있다.
그리고, 발광 제어 트랜지스터(TEL_C)에서는,
(C-1) 한쪽의 소스/드레인 영역은 전류 공급부(100)에 접속되어 있고,
(C-2) 게이트 전극은 발광 제어 트랜지스터 제어선(CLEL_C)에 접속되어 있다. 발광 제어 트랜지스터 제어선(CLEL _C)은 발광 제어 트랜지스터 제어 회로(103)에 접속되어 있다.
또한, 도 8에 도시하는 4Tr/1C 구동 회로, 및, 도 2에 도시하는 4Tr/1C 구동 회로에서는 또한, 제 2 노드 초기화 트랜지스터(TND2)를 구비하고 있다. 제 2 노드 초기화 트랜지스터(TND2)에서는,
(E-1) 한쪽의 소스/드레인 영역은 제 2 노드 초기화 전압 공급선(PSND2)에 접속되어 있고,
(E-2) 다른 쪽의 소스/드레인 영역은 제 2 노드(ND2)에 접속되어 있고,
(E-3) 게이트 전극은 제 2 노드 초기화 트랜지스터 제어선(AZND2)에 접속되어 있다. 제 2 노드 초기화 트랜지스터 제어선(AZND2)은 제 2 노드 초기화 트랜지스터 제어 회로(105)에 접속되어 있다.
또한, 도 2에 도시하는 5Tr/1C 구동 회로에서는 또한, 제 1 노드 초기화 트랜지스터(TND1)를 구비하고 있다. 제 1 노드 초기화 트랜지스터(TND1)에서는
(F-1) 한쪽의 소스/드레인 영역은 제 1 노드 초기화 전압 공급선(PSND1)에 접속되어 있고,
(F-2) 다른 쪽의 소스/드레인 영역은 제 1 노드(ND1)에 접속되어 있고,
(F-3) 게이트 전극은 제 1 노드 초기화 트랜지스터 제어선(AZND1)에 접속되어 있다. 제 1 노드 초기화 트랜지스터 제어선(AZND1)은 제 1 노드 초기화 트랜지스터 제어 회로(104)에 접속되어 있다.
도 18에 유기 EL 소자의 일부분의 모식적인 일부 단면도를 도시하는 바와 같이, 구동 회로를 구성하는 각 트랜지스터 및 콘덴서부(C1)는 지지체(20)상에 형성되고, 발광부(ELP)는 예를 들면, 층간절연층(40)을 통하여, 구동 회로를 구성하는 트랜지스터 및 콘덴서부(C1)의 상방에 형성되어 있다. 또한, 구동 트랜지스터(TDrv)의 소스 영역은 발광부(ELP)에 구비된 애노드 전극에, 콘택트 홀을 통하여 접속되어 있다. 또한, 도 18에서는 구동 트랜지스터(TDrv)만을 도시한다. 구동 트랜지스터(TDrv) 이외의 트랜지스터는 은폐되어 보이지 않는다.
보다 구체적으로는 구동 트랜지스터(TDrv)는 게이트 전극(31), 게이트 절연 층(32), 반도체층(33), 반도체층(33)에 마련된 소스/드레인 영역(35), 및, 소스/드레인 영역(35) 사이의 반도체층(33)의 부분이 해당하는 채널 형성 영역(34)으로 구성되어 있다. 한편, 콘덴서부(C1)는 다른 쪽의 전극(36), 게이트 절연층(32)의 연재부로 구성된 유전체층, 및, 한쪽의 전극(37)(제 2 노드(ND2)에 상당한다)으로 이루어진다. 게이트 전극(31), 게이트 절연층(32)의 일부, 및, 콘덴서부(C1)를 구성하는 다른 쪽의 전극(36)은 지지체(20)상에 형성되어 있다. 구동 트랜지스터(TDrv)의 한쪽의 소스/드레인 영역(35)은 배선(38)에 접속되고, 다른 쪽의 소스/드레인 영역(35)은 한쪽의 전극(37)(제 2 노드(ND2)에 상당한다)에 접속되어 있다. 구동 트랜지스터(TDrv) 및 콘덴서부(C1) 등은 층간절연층(40)으로 덮여 있고, 층간절연층(40)상에, 애노드 전극(51), 정공 수송층, 발광층, 전자 수송층, 및, 캐소드 전극(53)으로 이루어지는 발광부(ELP)가 마련되어 있다. 또한, 도면에서는 정공 수송층, 발광층, 및, 전자 수송층을 1층(52)으로 도시하였다. 발광부(ELP)가 마련되지 않은 층간절연층(40)의 부분의 위에는 제 2 층간절연층(54)이 마련되고, 제 2 층간절연층(54) 및 캐소드 전극(53)상에는 투명한 기판(21)이 배치되어 있고, 발광층에서 발광한 광은 기판(21)을 통과하여, 외부에 출사된다. 또한, 한쪽의 전극(37)(제 2 노드(ND2))과 애노드 전극(51)은 층간절연층(40)에 마련된 콘택트 홀에 의해 접속되어 있다. 또한, 캐소드 전극(53)은 제 2 층간절연층(54), 층간절연층(40)에 마련된 콘택트 홀(56, 55)을 통하여, 게이트 절연층(32)의 연재부상에 마련된 배선(39)에 접속되어 있다.
이상, 실시예의 유기 EL 표시 장치, 및, 발광부(ELP)를 구동하기 위한 구동 회로의 구성에 관해 설명하였다.
후술하는 도 1 및 도 5에 도시하는 바와 같이, 실시예의 구동 방법에 의하면, 각 유기 EL 소자(10)에는 발광 제어 트랜지스터 제어선(CLEL _C)으로부터 제 1의 전압(V1 _ON), 제 2의 전압(V2 _OFF), 제 3의 전압(V3 _ON)으로 이루어지는 파형(BF0 내지 BFN)으로 나타내는 전압이 인가된다. 종래의 구동 방법은 발광 제어 트랜지스터(TEL_C)의 게이트 전극에 제 3의 전압(V3 _ON), 제 2의 전압(V2 _OFF)을 순차적으로 인가하는 양태에 상당한다. 실시예의 구동 방법에 의하면, 후술하는 바와 같이, 임계치 전압 캔슬 처리를 행함에 즈음하여, 오프 상태로 하기 전의 발광 제어 트랜지스터(TEL_C)의 게이트 전극에는 제 1의 전압(V1 _ON)이 인가된다. 그리고, 이들의 전압은 |V1_ON-V2_OFF|<|V3_ON-V2_OFF|의 관계를 충족시킨다.
이하, 실시예의 구동 방법에 관해 설명하지만, 상술한 배경 기술에서의 구동 회로의 동작과의 대비의 편의상, 여기서는 도 2에 도시하는 5Tr/1C 구동 회로의 동작에 의거하여 설명한다.
도 1은 실시예의 구동 방법에서, 도 4에 도시하는 [기간-TP(5)2] 내지 [기간-TP(5)7]에서, 유기 EL 표시 장치의 발광 제어 트랜지스터 제어선(CLEL _C)을 전달하 는 신호의 파형(BF0, BF1, BFN)을 모식적으로 도시한 도면이다. 5Tr/1C 구동 회로의 등가 회로도를 도 2에 도시하고, 유기 EL 표시 장치의 개념도를 도 3에 도시하고, 구동의 타이밍 차트를 모식적으로 도 4에 도시한다. 도 5는 배경 기술에서 참조한 도 20에 대응하고, 도 1에 도시하는 파형(BF0, BF1, BFN)과, 도 4의 상단에 도시하는 타이밍 차트를 대비하여 도시한 도면이다. 각 트랜지스터의 온/오프 상태 등을 모식적으로 도 6의 (A) 내지 (D) 및 도 7의 (A) 내지 (E)에 도시한다.
실시예의 구동 방법에서는 배경 기술에서 개략을 기술한 바와 같이,
(a) 제 1 노드(ND1)와 제 2 노드(ND2) 사이의 전위차가, 구동 트랜지스터(TDrv)의 임계치 전압(Vth)을 초과하고, 또한, 제 2 노드(ND2)와 발광부(ELP)에 구비된 캐소드 전극 사이의 전위차가, 발광부(ELP)의 임계치 전압(Vth -EL)을 초과하지 않도록, 제 1 노드(ND1)에 제 1 노드 초기화 전압을 인가하고, 제 2 노드(ND2)에 제 2 노드 초기화 전압을 인가하는 전처리를 행하고, 뒤이어,
(b) 제 1 노드(ND1)의 전위를 유지한 상태에서, 제 1 노드(ND1)의 전위로부터 구동 트랜지스터(TDrv)의 임계치 전압(Vth)을 뺀 전위를 향하여, 제 2 노드(ND2)의 전위를 변화시키는 임계치 전압 캔슬 처리를 행하고, 그 후,
(c) 주사선(SCL)으로부터의 신호에 의해 온 상태로 된 영상 신호 기록 트랜지스터(TSig)를 통하여, 데이터선(DTL)으로부터 영상 신호를 제 1 노드(ND1)에 인가 하는 기록 처리를 행하고, 뒤이어,
(d) 주사선(SCL)으로부터의 신호에 의해 영상 신호 기록 트랜지스터(TSig)를 오프 상태로 함에 의해 제 1 노드(ND1)를 부유 상태로 하고, 전류 공급부(100)로부터, 발광 제어 트랜지스터(TEL_C)와 구동 트랜지스터(TDrv)를 통하여, 제 1 노드(ND1)와 제 2 노드(ND2) 사이의 전위차의 값에 따른 전류를 발광부(ELP)에 흐름으로써, 발광부(ELP)를 구동한다.
또한, 실시예의 이해의 편의를 도모하기 위해, 상기한 공정(a), 공정(c)의 상세는 나중에, 도 4, 도 6의 (A) 내지 (C)를 참조하면서 상세히 설명한다.
이하, 설명의 편의를 위해, 발광 제어 트랜지스터(TEL_C)의 게이트 전극의 전압으로서 20볼트를 경계로 하여, 발광 제어 트랜지스터(TEL_C)의 동작이 선형 영역으로부터 비포화 영역으로 전환된다고 한다. 즉, 임계 전압은 20볼트이다.
발명이 해결하고자 하는 과제의 난에서 설명하였지만, 도 4에 도시하는 [기간-TP(5)2] 및 이 전후에서, 임계치 전압 캔슬 처리가 행하여진다. 그리고, 종래의 구동 방법에서는 도 20에 도시하는 바와 같이, 발광 제어 트랜지스터 제어 회로(103)의 신호의 파형(AF0)은 발광 제어 트랜지스터(TEL_C)를 온 상태로 하기 위한 전압(예를 들면 30볼트)과, 오프 상태로 하기 위한 전압(예를 들면 -10볼트)의 2치로 이루어지는 구형파이었다.
한편, 실시예에서는 임계치 전압 캔슬 처리를 행하는 상기 공정(b)은 이하의 공정(b-1), 공정(b-2)으로 구성되어 있다.
[공정(b-1)]
[기간-TP(5)2]의 시기(initial timing)에서 발광 제어 트랜지스터 제어 회로(103)의 동작에 의거하여, 발광 제어 트랜지스터(TEL_C)를 온 상태로 하기 위한 제 1의 전압(V1_ON)(예를 들면 18볼트)을, 발광 제어 트랜지스터 제어선(CLEL_C)을 통하여 발광 제어 트랜지스터(TEL_C)의 게이트 전극에 인가한다. 그리고, 온 상태의 발광 제어 트랜지스터(TEL_C)를 통하여 구동 트랜지스터(TDrv)의 한쪽의 소스/드레인 영역을 전류 공급부(100)와 도통시키고, 이로써, 구동 트랜지스터(TDrv)의 한쪽의 소스/드레인 영역의 전위를 상기 공정(a)에서의 제 2 노드(ND2)의 전위보다도 높게 한다. 보다 구체적으로는 상기 공정(a)에서의 제 2 노드(ND2)의 전위에 구동 트랜지스터(TDrv)의 임계치 전압(Vth)을 가한 전압을 초과하는 전압을, 전류 공급부(100)로부터 구동 트랜지스터(TDrv)의 한쪽의 소스/드레인 영역에 인가한다. 그 결과, 제 1 노드(ND1)의 전위로부터 구동 트랜지스터(TDrv)의 임계치 전압(Vth)을 뺀 전위를 향하여, 제 2 노드(ND2)의 전위는 변화한다.
[공정(b-2)]
뒤이어, [기간-TP(5)3]의 시기에서, 발광 제어 트랜지스터 제어 회로(103)의 동작에 의거하여, 발광 제어 트랜지스터(TEL_C)를 오프 상태로 하기 위한 제 2의 전압(V2_OFF)(예를 들면 -10볼트)을, 발광 제어 트랜지스터 제어선(CLEL_C)을 통하여 발광 제어 트랜지스터(TEL_C)의 게이트 전극에 인가한다.
그리고, 공정(d)에서, 발광 제어 트랜지스터(TEL_C)를 온 상태로 하기 위한 제 3의 전압(V3 _ON)(예를 들면 30볼트)을, 발광 제어 트랜지스터 제어선(CLEL_C)을 통하여 발광 제어 트랜지스터(TEL_C)의 게이트 전극에 인가하고, [기간-TP(5)7]에서 온 상태의 발광 제어 트랜지스터(TEL_C)를 통하여 구동 트랜지스터(TDrv)의 한쪽의 소스/드레인 영역을 전류 공급부(100)와 도통시키고, 이로써, 제 1 노드(ND1)와 제 2 노드(ND2) 사이의 전위차의 값에 따른 전류를 발광부(ELP)에 흐른다. 또한, 실시예에서는 제 1 노드(ND1)를 부유 상태로 하기 전부터, 제 3의 전압(V3 _ON)을 발광 제어 트랜지스터(TEL_C)의 게이트 전극에 인가함에 의해, 상술한 이동도 보정 처리도 행하는 양태로 하였다.
이하의 공정(b-1), 공정(b-2), 공정(d)에서의 구동 회로의 동작의 상세는 나중에 도 4, 도 6의 (D), 도 7의 (A) 내지 (E)를 참조하면서 상세히 설명한다.
발광 제어 트랜지스터 제어 회로(103)의 신호의 파형(BF0)은 도 5에 도시하는 바와 같이, 상술한 공정(b-1), 공정(b-2), 공정(d)에 대응하고, 상술한 제 1의 전압(V1 _ON), 제 2의 전압(V2 _OFF), 제 3의 전압(V3 _ON)의 3치로 이루어진다. 이들의 전압은|V1 _ON-V2 _OFF|<|V3 _ON-V2 _OFF|를 충족시키는 관계에 있다.
배경 기술에서 설명한 바와 마찬가지로, 상기한 파형(BF0)도 발광 제어 트랜지스터 제어선(CLEL _C)을 전반할 때에 상승/하강이 무디어지고, 변형한다. 도 1 및 도 5에 도시하는 파형(BF1, BFN)은 도 19 및 도 20에 도시한 파형(AF1, AFN)과 마찬가지로, 발광 제어 트랜지스터 제어 회로(103)에 가장 가까운, 좌단의 유기 EL 소자(101)와, 발광 제어 트랜지스터 제어 회로(103)로부터 가장 떨어진, 우단의 유기 EL 소자(10N)에 인가되는 파형을 도시한다. 도 1의 하단, 및, 도 5에 도시하는 △T1'는 파형(BF1)의 하강에서, 발광 제어 트랜지스터(TEL_C)의 온 상태와 오프 상태가 전환될 때까지의 시간을 나타내고(이상적으로는 △T1'는 0이다), △Tn'는 파형(BFN)의 하강에서, 발광 제어 트랜지스터(TEL_C)의 온 상태와 오프 상태가 전환될 때까지의 시간을 나타낸다.
종래의 구동 방법에서는 공정(b)에서, 발광 제어 트랜지스터(TEL_C)를 오프 상태로 하기 전의 게이트 전극의 전압은 30볼트였다. 한편, 실시예의 구동 방법에서는 발광 제어 트랜지스터(TEL_C)를 오프 상태로 하기 전의 게이트 전극의 전압은 V1_ON(18볼트)이다. 따라서, 도 5에 도시하는 바와 같이, [기간-TP(5)2]의 파형(BFN) 의 하강에서의 시간(△Tn')은 도 20의 시간(△Tn)보다 짧다. 즉, 도 20에 도시하는 △T1, △Tn의 관계에서, |△Tn-△T1|>|△Tn'-△T1'|이다. 즉, 파형의 하강에서 소스/드레인 영역(A1, A2)의 전위가 전압(VCC)측으로 유지되는 시간의 차가 감소한다. 이로써, 좌단의 유기 EL 소자(101)에서의 발광 제어 트랜지스터(TEL_C)와 구동 트랜지스터(TDrv)의 접속부의 전위 변동과, 우단의 유기 EL 소자(10N)에서의 발광 제어 트랜지스터(TEL_C)와 구동 트랜지스터(TDrv)의 접속부의 전위 변동의 차가 작아진다.
발명이 해결하고자 하는 과제의 난에서 설명한 바와 같이, 발광 제어 트랜지스터(TEL_C)와 구동 트랜지스터(TDrv)의 접속부의 전위 변동은 최종적으로는 제 2 노드(ND2)에 전파된다. 그리고, 이에 기인하여 [기간-TP(5)7]에서의 드레인 전류의 값이 변동한다. 실시예에서는 상술한 바와 같이, 발광 제어 트랜지스터 제어 회로(103)에 가장 가까운 좌단의 유기 EL 소자(101)와, 발광 제어 트랜지스터 제어 회로(103)로부터 가장 떨어진 우단의 유기 EL 소자(10N)에서의 전위 변동의 차가 작아진다. 다른 유기 EL 소자(10)에서도 마찬가지이다. 따라서, [기간-TP(5)7]에서의 드레인 전류의 값의 변동이 작아지고, 표시 화면의 휘도 균일성의 악화를 억제할 수 있다.
또한, 도 5와 도 20에 도시하는 바와 같이, [기간-TP(5)7]에서는 발광 제어 트랜지스터(TEL_C)를 온 상태로 하기 위해, 종래의 구동 방법과 같은 값의 제 3의 전압(V3_ON)을 게이트 전극에 인가하다. 따라서, 공정(d)에서의 발광 제어 트랜지스터의 전류 용량은 종래의 구동 방법과 마찬가지로 되고, 발광부의 발광 휘도에 영향을 주는 일도 없다.
이상, 실시예의 구동 방법에 관해 설명하였다.
이하, 5Tr/1C 구동 회로, 4Tr/1C 구동 회로, 3Tr/1C 구동 회로, 및, 이들의 구동 회로를 이용한 발광부(ELP)의 구동 방법을 설명한다.
유기 EL 표시 장치는 (N/3)×M개의 2차원 매트릭스형상으로 배열된 화소로 구성되어 있는데, 이하의 설명에서, 하나의 화소는 3개의 부화소(적색을 발광하는 적색 발광 부화소, 녹색을 발광하는 녹색 발광 부화소, 청색을 발광하는 청색 발광 부화소)로 구성되어 있다고 한다. 또한, 각 화소를 구성하는 유기 EL 소자(10)는 선순차 구동된다고 하고, 표시 프레임 레이트를 FR(회/초)로 한다. 즉, 제 m행째(단, m=1, 2, 3 … M)에 배열된 (N/3)개의 화소(N개의 부화소)의 각각을 구성하는 유기 EL 소자(10)가 동시에 구동된다. 환언하면, 하나의 행을 구성하는 각 유기 EL 소자(10)에서는 그 발광/비발광의 타이밍은 그들이 속하는 행 단위로 제어된다. 또한, 하나의 행을 구성하는 각 화소에 대해 영상 신호를 기록하는 처리는 모든 화소에 대해 동시에 영상 신호를 기록하는 처리(이하, 단지, 동시 기록 처리라고 부르는 경우가 있다)라도 좋고, 각 화소마다 순차적으로 영상 신호를 기록하는 처리(이하, 단지, 순차 기록 처리라고 부르는 경우가 있다)라도 좋다. 어느 기록 처리로 하는지는 구동 회로의 구성에 따라 적절히 선택하면 좋다.
여기서, 원칙적으로, 제 m행째, 제 n열(단, n=1, 2, 3 … N)에 위치하는 화소에서의 하나의 부화소를 구성하는 유기 EL 소자(10)에 관한 구동, 동작을 설명하는데, 이러한 부화소 또는 유기 EL 소자(10)를, 이하, 제 (n, m)번째의 부화소 또는 제 (n, m)번째의 유기 EL 소자(10)라고 부른다. 그리고, 제 m행째에 배열된 각 유기 EL 소자(10)의 수평 주사 기간이 종료될 때까지에, 각종의 처리(후술하는 임계치 전압 캔슬 처리, 기록 처리, 이동도 보정 처리)가 행하여진다. 또한, 기록 처리나 이동도 보정 처리는 제 m번째의 수평 주사 기간 내에 행하여질 필요가 있다. 한편, 구동 회로의 종류에 따라서는 임계치 전압 캔슬 처리나 이에 수반하는 전처리를 제 m번째의 수평 주사 기간보다 선행하여 행할 수 있다.
그리고, 상술한 각종의 처리가 전부 종료한 후, 제 m행째에 배열된 각 유기 EL 소자(10)를 구성하는 발광부를 발광시킨다. 또한, 상술한 각종의 처리가 전부 종료한 후, 곧바로 발광부를 발광시켜도 좋고, 소정의 기간(예를 들면, 소정의 행수분의 수평 주사 기간)이 경과한 후에 발광부를 발광시켜도 좋다. 이 소정의 기간은 유기 EL 표시 장치의 사양이나 구동 회로의 구성 등에 따라, 적절히 설정할 수 있다. 또한, 이하의 설명에서는 설명의 편의를 위해, 각종의 처리 종료 후, 곧바로 발광부를 발광시키는 것으로 한다. 그리고, 제 m행째에 배열된 각 유기 EL 소자(10)를 구성하는 발광부의 발광은 제 (m+m')행째에 배열된 각 유기 EL 소자(10)의 수평 주사 기간의 시작 직전까지 계속된다. 여기서, 「m'」은 유기 EL 표시 장치의 설계 사양에 의해 결정된다. 즉, 어떤 표시 프레임의 제 m행째에 배열된 각 유기 EL 소자(10)를 구성하는 발광부의 발광은 제 (m+m'-1)번째의 수평 주사 기간까지 계속된다. 한편, 제 (m+m')번째의 수평 주사 기간의 시기로부터, 다음의 표시 프레임에서의 제 m번째의 수평 주사 기간 내에서 기록 처리나 이동도 보정 처리가 완료될 때까지, 제 m행째에 배열된 각 유기 EL 소자(10)를 구성하는 발광부는 비발광 상태를 유지한다. 상술한 비발광 상태의 기간(이하, 단지, 비발광 기간이라고 부르는 경우가 있다)을 마련함에 의해, 액티브 매트릭스 구동에 수반하는 잔상 흐림이 저감되고, 동화 품위를 보다 우수한 것으로 할 수 있다. 단, 각 부화소(유기 EL 소자(10))의 발광 상태/비발광 상태는 이상으로 설명한 상태로 한정하는 것이 아니다. 또한, 수평 주사 기간의 시간 길이는 (1/FR)×(1/M)초 미만의 시간 길이이다. (m+m')의 값이 M을 초과하는 경우, 초과한 분의 수평 주사 기간은 다음의 표시 프레임에서 처리된다.
하나의 트랜지스터가 갖는 2개의 소스/드레인 영역에서, 「한쪽의 소스/드레인 영역」이라는 용어를, 전원부에 접속된 측의 소스/드레인 영역이라는 의미로 사용하는 경우가 있다. 또한, 트랜지스터가 온 상태에 있다는 것은 소스/드레인 영역 사이에 채널이 형성되어 있는 상태를 의미한다. 이러한 트랜지스터의 한쪽의 소스/드레인 영역으로부터 다른 쪽의 소스/드레인 영역으로 전류가 흐르고 있는지의 여부는 불문한다. 한편, 트랜지스터가 오프 상태에 있다는 것은 소스/드레인 영역 사이에 채널이 형성되지 않은 상태를 의미한다. 또한, 어떤 트랜지스터의 소스/드레인 영역이 다른 트랜지스터의 소스/드레인 영역에 접속되어 있다는 것은 어떤 트랜지스터의 소스/드레인 영역과 다른 트랜지스터의 소스/드레인 영역이 같은 영역을 차지하고 있는 형태를 포함한다. 나아가서는 소스/드레인 영역은 불순물을 함유한 폴리실리콘이나 어모퍼스 실리콘 등의 도전성 물질로 구성할 수 있을뿐만 아니라, 금속, 합금, 도전성 입자, 이들의 적층 구조, 유기 재료(도전성 고분자)로 이루어지는 층으로 구성할 수 있다. 또한, 이하의 설명에서 이용하는 타이밍 차트에서, 각 기간을 나타내는 횡축의 길이(시간 길이)는 모식적인 것이고, 각 기간의 시간 길이의 비율을 나타내는 것이 아니다.
[5Tr/1C 구동 회로]
상술한 바와 같이, 5Tr/1C 구동 회로의 등가 회로도를 도 2에 도시하고, 유기 EL 표시 장치의 개념도를 도 3에 도시하고, 구동의 타이밍 차트를 모식적으로 도 4에 도시하고, 각 트랜지스터의 온/오프 상태 등을 모식적으로 도 6의 (A) 내지 (D) 및 도 7의 (A) 내지 (E)에 도시하였다.
이 5Tr/1C 구동 회로는 영상 신호 기록 트랜지스터(TSig), 구동 트랜지스터(TDrv), 발광 제어 트랜지스터(TEL_C), 제 1 노드 초기화 트랜지스터(TND1), 제 2 노드 초기화 트랜지스터(TND2)의 5개의 트랜지스터로 구성되고, 나아가서는 하나의 콘덴서부(C1)로 구성되어 있다.
[발광 제어 트랜지스터(TEL_C)]
발광 제어 트랜지스터(TEL_C)의 한쪽의 소스/드레인 영역은 전류 공급부(100)(전압(VCC))에 접속되고, 발광 제어 트랜지스터(TEL_C)의 다른 쪽의 소스/드레 인 영역은 구동 트랜지스터(TDrv)의 한쪽의 소스/드레인 영역에 접속되어 있다. 또한, 발광 제어 트랜지스터(TEL_C)의 온/오프 동작은 발광 제어 트랜지스터(TEL_C)의 게이트 전극에 접속된 발광 제어 트랜지스터 제어선(CLEL _C)에 의해 제어된다. 또한, 전류 공급부(100)는 유기 EL 소자(10)의 발광부(ELP)에 전류를 공급하고, 발광부(ELP)의 발광을 제어하기 위해 마련되어 있다. 또한, 발광 제어 트랜지스터 제어선(CLEL _C)은 발광 제어 트랜지스터 제어 회로(103)에 접속되어 있다.
[구동 트랜지스터(TDrv)]
구동 트랜지스터(TDrv)의 한쪽의 소스/드레인 영역은 상술한 바와 같이, 발광 제어 트랜지스터(TEL_C)의 다른 쪽의 소스/드레인 영역에 접속되어 있다. 즉, 구동 트랜지스터(TDrv)의 한쪽의 소스/드레인 영역은 발광 제어 트랜지스터(TEL_C)를 통하여, 전류 공급부(100)에 접속되어 있다. 한편, 구동 트랜지스터(TDrv)의 다른 쪽의 소스/드레인 영역은 (1) 발광부(ELP)의 애노드 전극, (2) 제 2 노드 초기화 트랜지스터(TND2)의 다른 쪽의 소스/드레인 영역, 및, (3) 콘덴서부(C1)의 한쪽의 전극에 접속되어 있고, 제 2 노드(ND2)를 구성한다. 또한, 구동 트랜지스터(TDrv)의 게이트 전극은 (1) 영상 신호 기록 트랜지스터(TSig)의 다른 쪽의 소스/드레인 영역, (2) 제 1 노드 초기화 트랜지스터(TND1)의 다른 쪽의 소스/드레인 영역, 및, (3) 콘덴서 부(C1)의 다른 쪽의 전극에 접속되어 있고, 제 1 노드(ND1)를 구성한다.
여기서, 구동 트랜지스터(TDrv)는 유기 EL 소자(10)의 발광 상태에서는 이하의 식 (1)에 따라 드레인 전류(Ids)가 흐르도록 구동된다. 유기 EL 소자(10)의 발광 상태에서는 구동 트랜지스터(TDrv)의 한쪽의 소스/드레인 영역은 드레인 영역으로서 작용하고, 다른 쪽의 소스/드레인 영역은 소스 영역으로서 작용한다. 설명의 편의를 위해, 이하의 설명에서, 구동 트랜지스터(TDrv)의 한쪽의 소스/드레인 영역을 단지 드레인 영역이라고 부르고, 다른 쪽의 소스/드레인 영역을 단지 소스 영역이라고 부르는 경우가 있다. 또한,
μ : 실효적인 이동도
L : 채널 길이
W : 채널 폭
Vgs : 게이트 전극과 소스 영역 사이의 전위차
Vth : 임계치 전압
Cox : (게이트 절연층의 비유전율)×(진공의 유전율)/(게이트 절연층의 두께)
k≡(1/2)·(W/L)·Cox
로 한다.
Ids=k·μ·(Vgs-Vth)2 (1)
이 드레인 전류(Ids)가 유기 EL 소자(10)의 발광부(ELP)를 흐름으로써, 유기 EL 소자(10)의 발광부(ELP)가 발광한다. 나아가서는 이 드레인 전류(Ids)의 값의 대소에 의해, 유기 EL 소자(10)의 발광부(ELP)에서의 발광 상태(휘도)가 제어된다.
[영상 신호 기록 트랜지스터(TSig)]
영상 신호 기록 트랜지스터(TSig)의 다른 쪽의 소스/드레인 영역은 상술한 바와 같이, 구동 트랜지스터(TDrv)의 게이트 전극에 접속되어 있다. 한편, 영상 신호 기록 트랜지스터(TSig)의 한쪽의 소스/드레인 영역은 데이터선(DTL)에 접속되어 있다. 그리고, 영상 신호 출력 회로(102)로부터 데이터선(DTL)을 통하여, 발광부(ELP)에서의 휘도를 제어하기 위한 영상 신호(VSig)가, 한쪽의 소스/드레인 영역에 공급된다. 또한, 데이터선(DTL)을 통하여, VSig 이외의 여러가지의 신호·전압(프리차지 구동을 위한 신호나 각종의 기준 전압 등)이, 한쪽의 소스/드레인 영역에 공급되어도 좋다. 또한, 영상 신호 기록 트랜지스터(TSig)의 온/오프 동작은 영상 신호 기록 트랜지스터(TSig)의 게이트 전극에 접속된 주사선(SCL)에 의해 제어된다.
[제 1 노드 초기화 트랜지스터(TND1)]
제 1 노드 초기화 트랜지스터(TND1)의 다른 쪽의 소스/드레인 영역은 상술한 바와 같이, 구동 트랜지스터(TDrv)의 게이트 전극에 접속되어 있다. 한편, 제 1 노드 초기화 트랜지스터(TND1)의 한쪽의 소스/드레인 영역에는 제 1 노드(ND1)의 전위(즉, 구동 트랜지스터(TDrv)의 게이트 전극의 전위)를 초기화하기 위한 전압(VOfs)이 공급된다. 또한, 제 1 노드 초기화 트랜지스터(TND1)의 온/오프 동작은 제 1 노드 초기화 트랜지스터(TND1)의 게이트 전극에 접속된 제 1 노드 초기화 트랜지스터 제어선(AZND1)에 의해 제어된다. 제 1 노드 초기화 트랜지스터 제어선(AZND1)은 제 1 노드 초기화 트랜지스터 제어 회로(104)에 접속되어 있다.
[제 2 노드 초기화 트랜지스터(TND2)]
제 2 노드 초기화 트랜지스터(TND2)의 다른 쪽의 소스/드레인 영역은 상술한 바와 같이, 구동 트랜지스터(TDrv)의 소스 영역에 접속되어 있다. 한편, 제 2 노드 초기화 트랜지스터(TND2)의 한쪽의 소스/드레인 영역에는 제 2 노드(ND2)의 전위(즉, 구동 트랜지스터(TDrv)의 소스 영역의 전위)를 초기화하기 위한 전압(VSS)이 공급된다. 또한, 제 2 노드 초기화 트랜지스터(TND2)의 온/오프 동작은 제 2 노드 초기화 트랜지스터(TND2)의 게이트 전극에 접속된 제 2 노드 초기화 트랜지스터 제어선(AZND2)에 의해 제어된다. 제 2 노드 초기화 트랜지스터 제어선(AZND2)은 제 2 노드 초기화 트랜지스터 제어 회로(105)에 접속되어 있다.
[발광부(ELP)]
발광부(ELP)의 애노드 전극은 상술한 바와 같이, 구동 트랜지스터(TDrv)의 소스 영역에 접속되어 있다. 한편, 발광부(ELP)의 캐소드 전극에는 전압(VCat)이 인가된다. 발광부(ELP)의 기생 용량을 부호 CEL로 나타낸다. 또한, 발광부(ELP)의 발광에 필요하게 되는 임계치 전압을 Vth -EL로 한다. 즉, 발광부(ELP)의 애노드 전극과 캐소드 전극 사이에 Vth -EL 이상의 전압이 인가되면, 발광부(ELP)는 발광한다.
이하의 설명에서, 전압 또는 전위의 값을 이하와 같다고 하지만, 이것은 어디까지나 설명을 위한 값이고, 이들의 값으로 한정되는 것이 아니다.
VSig : 발광부(ELP)에서의 휘도를 제어하기 위한 영상 신호 … 0볼트 내지 10볼트
VCC : 발광부(ELP)의 발광을 제어하기 위한 전류 공급부의 전압 … 20볼트
VOfs : 구동 트랜지스터(TDrv)의 게이트 전극의 전위(제 1 노드(ND1)의 전위)를 초기화하기 위한 전압 … 0볼트
VSS : 구동 트랜지스터(TDrv)의 소스 영역의 전위(제 2 노드(ND2)의 전위)를 초기화하기 위한 전압 … -10볼트
Vth : 구동 트랜지스터(TDrv)의 임계치 전압 … 3볼트
VCat : 발광부(ELP)의 캐소드 전극에 인가되는 전압 … 0볼트
Vth -EL : 발광부(ELP)의 임계치 전압 … 3볼트
V1 _ON : 발광 제어 트랜지스터를 온 상태로 하기 위한 제 1의 전압 … 18볼트
V2 _OFF : 발광 제어 트랜지스터를 오프 상태로 하기 위한 제 2의 전압 … -10볼트
V3 _ON : 발광 제어 트랜지스터를 온 상태로 하기 위한 제 3의 전압 … 30볼트
이하, 5Tr/1C 구동 회로의 동작 설명을 행한다. 또한, 상술한 바와 같이, 각종의 처리(임계치 전압 캔슬 처리, 기록 처리, 이동도 보정 처리)가 전부 완료한 후, 곧바로 발광 상태가 시작되는 것으로 하여 설명하지만, 이것으로 한하는 것이 아니다. 후술하는 4Tr/1C 구동 회로, 3Tr/1C 구동 회로의 설명에서도 마찬가지이다.
또한, 종래의 구동 방법에서의 동작은 실질적으로 [기간-TP(5)2]에서, 공정(b-1)에서 제 1의 전압(V1 _ON) 대신에 제 3의 전압(V3 _ON)을 인가하는 동작으로 되는 점이 상위한 외에, 같은 동작이 된다.
[기간-TP(5)-1](도 4, 도 6의 (A) 참조)
이 [기간-TP(5)-1]은 예를 들면, 전(preceding)의 표시 프레임에서의 동작이고, 전회의 각종의 처리 완료 후에 제 (n, m)번째의 유기 EL 소자(10)가 발광 상태 에 있는 기간이다. 즉, 제 (n, m)번째의 부화소를 구성하는 유기 EL 소자(10)에서의 발광부(ELP)에는 후술하는 식 (5)에 의거한 드레인 전류(I'ds)가 흐르고 있고, 제 (n, m)번째의 부화소를 구성하는 유기 EL 소자(10)의 휘도는 이러한 드레인 전류(I'ds)에 대응한 값이다. 여기서, 영상 신호 기록 트랜지스터(TSig), 제 1 노드 초기화 트랜지스터(TND1) 및 제 2 노드 초기화 트랜지스터(TND2)는 오프 상태이고, 발광 제어 트랜지스터(TEL_C) 및 구동 트랜지스터(TDrv)는 온 상태이다. 제 (n, m)번째의 유기 EL 소자(10)의 발광 상태는 제 (m+m')행째에 배열된 유기 EL 소자(10)의 수평 주사 기간의 시작 직전까지 계속된다.
도 4에 도시하는 [기간-TP(5)0] 내지 [기간-TP(5)4]은 전회의 각종의 처리 완료 후의 발광 상태가 종료된 후로부터, 다음의 기록 처리가 행하여지기 직전까지의 동작 기간이다. 즉, 이 [기간-TP(5)0] 내지 [기간-TP(5)4]은 예를 들면, 전의 표시 프레임에서의 제 (m+m')번째의 수평 주사 기간의 시기로부터, 현 표시 프레임에서의 제 (m-1)번째의 수평 주사 기간의 종기까지의 어떤 시간 길이의 기간이다. 또한, [기간-TP(5)1] 내지 [기간-TP(5)4]을, 현 표시 프레임에서의 제 m번째의 수평 주사 기간 내에 포함하는 구성으로 할 수도 있다.
그리고, 이 [기간-TP(5)0] 내지 [기간-TP(5)4]에서, 제 (n, m)번째의 유기 EL 소자(10)는 비발광 상태에 있다. 즉, [기간-TP(5)0] 내지 [기간-TP(5)1], [기간- TP(5)3] 내지 [기간-TP(5)4]에서는 발광 제어 트랜지스터(TEL_C)는 오프 상태이기 때문에, 유기 EL 소자(10)는 발광하지 않는다. 또한, [기간-TP(5)2]에서는 발광 제어 트랜지스터(TEL_C)는 온 상태로 된다. 그러나, 이 기간에서는 후술하는 임계치 전압 캔슬 처리가 행하여지고 있다. 임계치 전압 캔슬 처리의 설명에서 상세히 기술하지만, 후술하는 식 (2)를 충족시키는 것을 전제로 하면, 유기 EL 소자(10)가 발광하는 일은 없다.
이하, [기간-TP(5)0] 내지 [기간-TP(5)4]의 각 기간에 관해, 우선, 설명한다. 또한, [기간-TP(5)1]의 시기(initial timing)나, [기간-TP(5)1] 내지 [기간-TP(5)4]의 각 기간의 길이는 유기 EL 표시 장치의 설계에 따라 적절히 설정하면 좋다.
[기간-TP(5)0]
상술한 바와 같이, 이 [기간-TP(5)0]에서, 제 (n, m)번째의 유기 EL 소자(10)는 비발광 상태에 있다. 영상 신호 기록 트랜지스터(TSig), 제 1 노드 초기화 트랜지스터(TND1), 제 2 노드 초기화 트랜지스터(TND2)는 오프 상태이다. 또한, [기간-TP(5)-1]부터 [기간-TP(5)0]으로 이전되는 시점에서, 발광 제어 트랜지스터(TEL_C)가 오프 상태로 되기 때문에, 제 2 노드(ND2)(구동 트랜지스터(TDrv)의 소스 영역 또는 발광부(ELP)의 애노드 전극)의 전위는 (Vth -EL+VCat)까지 저하되고, 발광부(ELP)는 비발광 상태로 된다. 또한, 제 2 노드(ND2)의 전위 저하를 모방하도록, 부유 상태의 제 1 노드(ND1)(구동 트랜지스터(TDrv)의 게이트 전극)의 전위도 저하된다.
[기간-TP(5)1](도 4, 도 5, 도 6의 (B) 및 (C) 참조)
이 기간 내에, 상기한 공정(a), 즉, 상술한 전처리를 행한다. 이하, 상세히 설명한다.
즉, [기간-TP(5)1]의 시작시, 제 1 노드 초기화 트랜지스터 제어 회로(104) 및 제 2 노드 초기화 트랜지스터 제어 회로(105)의 동작에 의거하여, 제 1 노드 초기화 트랜지스터 제어선(AZND1) 및 제 2 노드 초기화 트랜지스터 제어선(AZND2)을 하이 레벨로 하고, 제 1 노드 초기화 트랜지스터(TND1) 및 제 2 노드 초기화 트랜지스터(TND2)를 온 상태로 한다. 또한, 제 1 노드 초기화 트랜지스터(TND1)의 온 상태 및 제 2 노드 초기화 트랜지스터(TND2)를 동시에 온 상태로 하여도 좋고, 제 1 노드 초기화 트랜지스터(TND1)를 먼저 온 상태로 하여도 좋고, 제 2 노드 초기화 트랜지스터(TND2)를 먼저 온 상태로 하여도 좋다. 그리고, 온 상태로 된 제 1 노드 초기화 트랜지스터(TND1)를 통하여, 제 1 노드 초기화 전압 공급선(PSND1)으로부터 제 1 노드(ND1)에 제 1 노드 초기화 전압을 인가하고, 온 상태로 된 제 2 노드 초기화 트랜 지스터(TND2)를 통하여, 제 2 노드 초기화 전압 공급선(PSND2)으로부터 제 2 노드(ND2)에 제 2 노드 초기화 전압을 인가한다.
그 결과, 제 1 노드(ND1)의 전위는 VOfs(0볼트)가 된다. 한편, 제 2 노드(ND2)의 전위는 VSS(-10볼트)가 된다. 제 1 노드(ND1)와 제 2 노드(ND2) 사이의 전위차는 10볼트이고, 구동 트랜지스터(TDrv)의 임계치 전압(Vth)은 3볼트이기 때문에, 구동 트랜지스터(TDrv)는 온 상태로 된다. 또한, 제 2 노드(ND2)와 발광부(ELP)에 구비된 캐소드 전극 사이의 전위차는 -10볼트이고, 발광부(ELP)의 임계치 전압(Vth -EL)을 초과하지 않는다.
이상의 처리에 의해, 구동 트랜지스터(TDrv)의 게이트 전극과 소스 영역 사이의 전위차가 Vth 이상이 된다. 구동 트랜지스터(TDrv)는 온 상태이다.
이 [기간-TP(5)1]의 완료 이전에, 제 2 노드 초기화 트랜지스터 제어 회로(105)의 동작에 의거하여, 제 2 노드 초기화 트랜지스터 제어선(AZND2)을 로우 레벨로 함에 의해, 제 2 노드 초기화 트랜지스터(TND2)를 오프 상태로 한다.
[기간-TP(5)2] 내지 [기간-TP(5)3](도 4, 도 5, 도 6의 (D), 도 7의 (A) 참조)
이 기간에, 상기한 공정(b), 보다 구체적으로는 상술한 공정(b-1), 공정(b- 2)으로 구성된 임계치 전압 캔슬 처리를 행한다. 이하, 상세히 설명한다.
우선, 상술한 공정(b-1)을 행한다. 즉, 제 1 노드 초기화 트랜지스터(TND1)의 온 상태를 유지한 채로, [기간-TP(5)2]의 시기에서 발광 제어 트랜지스터 제어 회로(103)의 동작에 의거하여, 발광 제어 트랜지스터(TEL_C)를 온 상태로 하기 위한 제 1의 전압(V1 _ON)을, 발광 제어 트랜지스터 제어선(CLEL_C)을 통하여 발광 제어 트랜지스터(TEL_C)의 게이트 전극에 인가한다. 그리고, 발광 제어 트랜지스터(TEL_C)를 온 상태로 한다. 그 결과, 제 1 노드(ND1)의 전위는 변화하지 않지만(VOfs=0볼트를 유지), 제 1 노드(ND1)의 전위로부터 구동 트랜지스터(TDrv)의 임계치 전압(Vth)을 뺀 전위를 향하여, 제 2 노드(ND2)의 전위는 변화한다. 즉, 부유 상태의 제 2 노드(ND2)의 전위가 상승한다. 그리고, 구동 트랜지스터(TDrv)의 게이트 전극과 소스 영역 사이의 전위차가 Vth에 달하면, 구동 트랜지스터(TDrv)가 오프 상태로 된다. 구체적으로는 부유 상태의 제 2 노드(ND2)의 전위가 (VOfs-Vth=-3볼트>VSS)에 가까와지고, 최종적으로(VOfs-Vth)가 된다. 여기서, 이하의 식 (2)가 보증되어 있으면, 환언하면, 식 (2)를 만족하도록 전위를 선택, 결정하여 두면, 발광부(ELP)가 발광하는 일은 없다.
(VOfs-Vth)<(Vth -EL+VCat) (2)
뒤이어, 상술한 공정(b-2)을 행한다. 즉, 제 1 노드 초기화 트랜지스터(TND1)의 온 상태를 유지한 채로, [기간-TP(5)3]의 시기에서, 발광 제어 트랜지스터 제어 회로(103)의 동작에 의거하여, 발광 제어 트랜지스터(TEL_C)를 오프 상태로 하기 위한 제 2의 전압(V2 _OFF)을, 발광 제어 트랜지스터 제어선(CLEL_C)을 통하여 발광 제어 트랜지스터(TEL_C)의 게이트 전극에 인가한다. 그 결과, 발광 제어 트랜지스터(TEL_C)는 오프 상태로 된다. 제 1 노드(ND1)의 전위는 변화하지 않고(VOfs=0볼트를 유지), 부유 상태의 제 2 노드(ND2)의 전위도 개략 (VOfs-Vth=-3볼트)를 유지한다.
이상 설명한 바와 같이, 공정(b-1), 공정(b-2)에 의해, 제 2 노드(ND2)의 전위는 최종적으로, (VOfs-Vth)가 된다. 즉, 구동 트랜지스터(TDrv)의 임계치 전압(Vth), 및, 구동 트랜지스터(TDrv)의 게이트 전극을 초기화하기 위한 전압(VOfs)만에 의존하여, 제 2 노드(ND2)의 전위는 결정된다. 그리고, 발광부(ELP)의 임계치 전압(Vth-EL)과는 관계가 없다.
[기간-TP(5)4](도 7의 (B) 참조)
뒤이어, 제 1 노드 초기화 트랜지스터 제어 회로(104)의 동작에 의거하여 제 1 노드 초기화 트랜지스터 제어선(AZND1)을 로우 레벨로 함에 의해, 제 1 노드 초기화 트랜지스터(TND1)를 오프 상태로 한다. 제 1 노드(ND1) 및 제 2 노드(ND2)의 전위 는 실질상 변화하지 않는다. 실제로는 기생 용량 등의 정전 결합에 의해 전위 변화가 생길 수 있지만, 통상 이들은 무시할 수 있다.
뒤이어, [기간-TP(5)5] 내지 [기간-TP(5)7]의 각 기간에 관해 설명한다. 또한, 후술하는 바와 같이, [기간-TP(5)5]에서 기록 처리가 행하여지고, [기간-TP(5)6]에서 이동도 보정 처리가 행하여진다. 상술한 바와 같이, 이들의 처리는 제 m번째의 수평 주사 기간 내에 행하여질 필요가 있다. 설명의 편의를 위해, [기간-TP(5)5]의 시기와 [기간-TP(5)6]의 종기는 각각, 제 m번째의 수평 주사 기간의 시기와 종기에 일치하는 것으로 하여 설명한다.
[기간-TP(5)5](도 4, 및, 도 7의 (C) 참조)
이 기간 내에, 상기한 공정(c), 즉, 상술한 기록 처리를, 이하와 같이 행한다. 구체적으로는 제 1 노드 초기화 트랜지스터(TND1), 제 2 노드 초기화 트랜지스터(TND2), 및, 발광 제어 트랜지스터(TEL_C)의 오프 상태를 유지한 채로, 영상 신호 출력 회로(102)의 동작에 의거하여, 데이터선(DTL)의 전위를, 발광부(ELP)에서의 휘도를 제어하기 위한 영상 신호(VSig)로 하고, 뒤이어, 주사 회로(101)의 동작에 의거하여 주사선(SCL)을 하이 레벨로 함에 의해, 영상 신호 기록 트랜지스터(TSig)를 온 상태로 한다. 그 결과, 제 1 노드(ND1)의 전위는 VSig로 상승한다.
여기서, 콘덴서부(C1)의 용량은 값(c1)이고, 발광부(ELP)의 기생 용량(CEL)의 용량은 값(cEL)이다. 그리고, 구동 트랜지스터(TDrv)의 게이트 전극과 소스 영역 사이의 기생 용량의 값을 cgs로 한다. 구동 트랜지스터(TDrv)의 게이트 전극의 전위가 VOfs로부터 VSig(>VOfs)로 변화한 때, 콘덴서부(C1)의 양단의 전위(제 1 노드(ND1) 및 제 2 노드(ND2)의 전위)는 원칙적으로, 변화한다. 즉, 구동 트랜지스터(TDrv)의 게이트 전극의 전위(=제 1 노드(ND1)의 전위)의 변화분(VSig-VOfs)에 의거한 전하가, 콘덴서부(C1), 발광부(ELP)의 기생 용량(CEL), 구동 트랜지스터(TDrv)의 게이트 전극과 소스 영역 사이의 기생 용량에 배분된다. 그런데도, 값(cEL)이, 값(c1) 및 값(cgs)과 비교하여 충분히 큰 값이라면, 구동 트랜지스터(TDrv)의 게이트 전극의 전위의 변화분(VSig-VOfs)에 의거한 구동 트랜지스터(TDrv)의 소스 영역(제 2 노드(ND2))의 전위의 변화는 작다. 그래서, 일반적으로, 발광부(ELP)의 기생 용량(CEL)의 용량치(cEL)는 콘덴서부(C1)의 용량치(c1) 및 구동 트랜지스터(TDrv)의 기생 용량의 값(cgs) 보다도 크다. 그래서, 설명의 편의를 위해, 특단의 필요가 있는 경우를 제외하고, 제 1 노드(ND1)의 전위 변화에 의해 생기는 제 2 노드(ND2)의 전위 변화는 고려하지 않고 설명을 행한다. 다른 구동 회로에서도 마찬가지이다. 또한, 도 4에 도시한 구동의 타이밍 차트도, 제 1 노드(ND1)의 전위 변화에 의해 생기는 제 2 노드(ND2)의 전위 변화를 고려하지 않고 도시하였다. 구동 트랜지스터(TDrv)의 게이트 전극(제 1 노 드(ND1))의 전위를 Vg, 구동 트랜지스터(TDrv)의 소스 영역(제 2 노드(ND2))의 전위를 Vs로 하였을 때, Vg의 값, Vs의 값은 이하와 같이 된다. 그러므로, 제 1 노드(ND1)와 제 2 노드(ND2)의 전위차, 즉, 구동 트랜지스터(TDrv)의 게이트 전극과 소스 영역 사이의 전위차(Vgs)는 이하의 식 (3)으로 표시할 수 있다.
Vg=VSigVs≒VOfs-VthVgs≒VSig-(VOfs-Vth) (3)
즉, 구동 트랜지스터(TDrv)에 대한 기록 처리에서 얻어진 Vgs 는 발광부(ELP)에서의 휘도를 제어하기 위한 영상 신호(VSig), 구동 트랜지스터(TDrv)의 임계치 전압(Vth), 및, 구동 트랜지스터(TDrv)의 게이트 전극을 초기화하기 위한 전압(VOfs)만에 의존하고 있다. 그리고, 발광부(ELP)의 임계치 전압(Vth -EL)과는 관계가 없다.
[기간-TP(5)6](도 7의 (D) 참조)
그 후, 구동 트랜지스터(TDrv)의 이동도(μ)의 대소에 의거한 구동 트랜지스터(TDrv)의 소스 영역(제 2 노드(ND2))의 전위의 보정(이동도 보정 처리)을 행한다.
일반적으로, 구동 트랜지스터(TDrv)를 폴리실리콘 박막 트랜지스터 등으로 제작한 경우, 트랜지스터 사이에서 이동도(μ)에 편차가 생기는 것은 피하기 어렵다. 따라서, 이동도(μ)에 차이가 있는 복수의 구동 트랜지스터(TDrv)의 게이트 전극에 같은 값의 영상 신호(VSig)를 인가하였다고 하여도, 이동도(μ)가 큰 구동 트랜지스 터(TDrv)를 흐르는 드레인 전류(Ids)와, 이동도(μ)가 작은 구동 트랜지스터(TDrv)를 흐르는 드레인 전류(Ids) 사이에, 차이가 생겨 버린다. 그리고, 이와 같은 차이가 생기면, 유기 EL 표시 장치의 화면의 균일성(유니포미티)이 손상되어 버린다.
따라서 구체적으로는 구동 트랜지스터(TDrv)의 온 상태를 유지한 채로, 발광 제어 트랜지스터 제어 회로(103)의 동작에 의거하여, 발광 제어 트랜지스터(TEL_C)를 온 상태로 하기 위한 제 3의 전압(V3 _ON)을, 발광 제어 트랜지스터 제어선(CLEL_C)을 통하여 발광 제어 트랜지스터(TEL_C)의 게이트 전극에 인가한다. 뒤이어, 소정의 시간(t0)이 경과한 후, 주사 회로(101)의 동작에 의거하여 주사선(SCL)을 로우 레벨로 함에 의해, 영상 신호 기록 트랜지스터(TSig)를 오프 상태로 하고, 제 1 노드(ND1)(구동 트랜지스터(TDrv)의 게이트 전극)를 부유 상태로 한다. 그리고, 이상의 결과, 구동 트랜지스터(TDrv)의 이동도(μ)의 값이 큰 경우, 구동 트랜지스터(TDrv)의 소스 영역에서의 전위의 상승량(△V)(전위 보정치)은 커지고, 구동 트랜지스터(TDrv)의 이동도(μ)의 값이 작은 경우, 구동 트랜지스터(TDrv)의 소스 영역에서의 전위의 상승량(△V)(전위 보정치)은 작아진다. 여기서, 구동 트랜지스터(TDrv)의 게이트 전극과 소스 영역 사이의 전위차(Vgs)는 식 (3)으로부터 이하의 식 (4)와 같이 변형된다.
Vgs≒VSig-(VOfs-Vth)-△V (4)
또한, 이동도 보정 처리를 실행하기 위한 소정의 시간([기간-TP(5)6]의 모든 시간(t0))은 유기 EL 표시 장치의 설계에 즈음하여, 설계치로서 미리 결정하여 두면 좋다. 또한, 이 때의 구동 트랜지스터(TDrv)의 소스 영역에서의 전위(VOfs-Vth+△V)가 이하의 식 (2')를 만족하도록, [기간-TP(5)6]의 모든 시간(t0)은 결정되어 있다. 그리고, 이로써, [기간-TP(5)6]에서, 발광부(ELP)가 발광하는 일은 없다. 나아가서는 이 이동도 보정 처리에 의해, 계수k(≡(1/2)·(W/L)·Cox)의 편차의 보정도 동시에 행하여진다.
(VOfs-Vth+△V)<(Vth -EL+VCat) (2')
[기간-TP(5)7](도 4, 도 5, 도 7의 (E) 참조)
이상의 조작에 의해, 임계치 전압 캔슬 처리, 기록 처리, 이동도 보정 처리가 완료된다. 그 후, 이 기간 내에, 상기한 공정(d)을 이하와 같이 행한다. 즉, 주사 회로(101)의 동작에 의거하여 주사선(SCL)을 로우 레벨로 하고, 영상 신호 기록 트랜지스터(TSig)를 오프 상태로 하고, 제 1 노드(ND1), 즉, 구동 트랜지스터(TDrv)의 게이트 전극을 부유 상태로 한다. 그리고, 발광 제어 트랜지스터(TEL_C)를 온 상태로 하기 위한 제 3의 전압(V3 _ON)을, 발광 제어 트랜지스터 제어선(CLEL_C)을 통하여 발 광 제어 트랜지스터(TEL_C)의 게이트 전극에 인가한 상태를 유지하고, 발광 제어 트랜지스터(TEL_C)의 드레인 영역은 발광부(ELP)의 발광을 제어하기 위한 전류 공급부(100)(전압(VCC), 예를 들면 20볼트)에 접속된 상태로 유지한다. 따라서, 이상의 결과로서, 제 2 노드(ND2)의 전위는 상승한다.
여기서, 상술한 바와 같이, 구동 트랜지스터(TDrv)의 게이트 전극은 부유 상태에 있고, 게다가, 콘덴서부(C1)가 존재하기 때문에, 이른바 부트 스트랩 회로에서와 같은 현상이 구동 트랜지스터(TDrv)의 게이트 전극에 생기고, 제 1 노드(ND1)의 전위도 상승한다. 그 결과, 구동 트랜지스터(TDrv)의 게이트 전극과 소스 영역 사이의 전위차(Vgs)는 식 (4)의 값을 유지한다.
또한, 제 2 노드(ND2)의 전위가 상승하고, (Vth -EL+VCat)를 초과하기 때문에, 발광부(ELP)는 발광을 시작한다. 이때, 발광부(ELP)를 흐르는 전류는 구동 트랜지스터(TDrv)의 드레인 영역부터 소스 영역으로 흐르는 드레인 전류(Ids)이기 때문에, 식 (1)로 표시할 수 있다. 여기서, 식 (1)과 식 (4)로부터, 식 (1)은 이하의 식 (5)와 같이 변형할 수 있다.
Ids=k·μ·(VSig-VOfs-△V)2 (5)
따라서 발광부(ELP)를 흐르는 전류(Ids)는 예를 들면, VOfs를 0볼트로 설정하 였다고 한 경우, 발광부(ELP)에서의 휘도를 제어하기 위한 영상 신호(VSig)의 값으로부터, 구동 트랜지스터(TDrv)의 이동도(μ)에 기인한 제 2 노드(ND2)(구동 트랜지스터(TDrv)의 소스 영역)에서의 전위 보정치(△V)의 값을 뺀 값의 2승에 비례한다. 환언하면, 발광부(ELP)를 흐르는 전류(Ids)는 발광부(ELP)의 임계치 전압(Vth -EL), 및, 구동 트랜지스터(TDrv)의 임계치 전압(Vth)에는 의존하지 않는다. 즉, 발광부(ELP)의 발광량(휘도)은 발광부(ELP)의 임계치 전압(Vth -EL)의 영향, 및, 구동 트랜지스터(TDrv)의 임계치 전압(Vth)의 영향을 받지 않는다. 그리고, 제 (n, m)번째의 유기 EL 소자(10)의 휘도는 이러한 전류(Ids)에 대응한 값이다.
게다가, 이동도(μ)가 큰 구동 트랜지스터(TDrv)일수록, 전위 보정치(△V)가 커지기 때문에, 식 (4)의 좌변의 Vgs의 값이 작아진다. 따라서, 식 (5)에서, 이동도(μ)의 값이 크더라도, (VSig-VOfs-△V)2의 값이 작아지는 결과, 드레인 전류(Ids)를 보정할 수 있다. 즉, 이동도(μ)가 다른 구동 트랜지스터(TDrv)에서도, 영상 신호(VSig)의 값이 같으면, 드레인 전류(Ids)가 개략 같게 되는 결과, 발광부(ELP)를 흐르고, 발광부(ELP)의 휘도를 제어한 전류(Ids)가 균일화된다. 즉, 이동도(μ)의 편차(나아가서는 k의 편차)에 기인하는 발광부의 휘도의 편차를 보정할 수 있다.
발광부(ELP)의 발광 상태를 제 (m+m'-1)번째의 수평 주사 기간까지 계속한 다. 이 시점은 [기간-TP(5)-1]의 끝에 상당한다.
이상에 의해, 유기 EL 소자(10)[제 (n, m)번째의 부화소(유기 EL 소자(10))]의 발광의 동작이 완료된다.
다음에, 4Tr/1C 구동 회로에 관한 설명을 행한다.
[4Tr/1C 구동 회로]
4Tr/1C 구동 회로의 등가 회로도를 도 8에 도시하고, 유기 EL 표시 장치의 개념도를 도 9에 도시하고, 구동의 타이밍 차트를 모식적으로 도 10에 도시하고, 각 트랜지스터의 온/오프 상태 등을 모식적으로 도 11의 (A) 내지 (D) 및 도 12의 (A) 내지 (D)에 도시한다.
이 4Tr/1C 구동 회로에서는 전술한 5Tr/1C 구동 회로로부터, 제 1 노드 초기화 트랜지스터(TND1)가 생략되어 있다. 즉, 이 4Tr/1C 구동 회로는 영상 신호 기록 트랜지스터(TSig), 구동 트랜지스터(TDrv), 발광 제어 트랜지스터(TEL_C), 제 2 노드 초기화 트랜지스터(TND2)의 4개의 트랜지스터로 구성되고, 나아가서는 하나의 콘덴서부(C1)로 구성되어 있다.
[발광 제어 트랜지스터(TEL_C)]
발광 제어 트랜지스터(TEL_C)의 구성은 5Tr/1C 구동 회로에서 설명한 발광 제어 트랜지스터(TEL_C)의 구성과 같기 때문에, 상세한 설명은 생략한다.
[구동 트랜지스터(TDrv)]
구동 트랜지스터(TDrv)의 구성은 5Tr/1C 구동 회로에서 설명한 구동 트랜지스터(TDrv)의 구성과 같기 때문에, 상세한 설명은 생략한다.
[제 2 노드 초기화 트랜지스터(TND2)]
제 2 노드 초기화 트랜지스터(TND2)의 구성은 5Tr/1C 구동 회로에서 설명한 제 2 노드 초기화 트랜지스터(TND2)의 구성과 같기 때문에, 상세한 설명은 생략한다.
[영상 신호 기록 트랜지스터(TSig)]
영상 신호 기록 트랜지스터(TSig)의 구성은 5Tr/1C 구동 회로에서 설명한 영상 신호 기록 트랜지스터(TSig)의 구성과 같기 때문에, 상세한 설명은 생략한다. 단, 영상 신호 기록 트랜지스터(TSig)의 한쪽의 소스/드레인 영역은 데이터선(DTL)에 접속되어 있지만, 영상 신호 출력 회로(102)로부터, 발광부(ELP)에서의 휘도를 제어하기 위한 영상 신호(VSig)뿐만 아니라, 구동 트랜지스터(TDrv)의 게이트 전극을 초기화하기 위한 전압(VOfs)도 공급된다. 이 점이, 5Tr/1C 구동 회로에서 설명한 영상 신호 기록 트랜지스터(TSig)의 동작과 상위하고 있다. 또한, 영상 신호 출력 회로(102)로부터, 데이터선(DTL)을 통하여, VSig나 VOfs 이외의 신호·전압(예를 들면, 프리차지 구동을 위한 신호)이, 한쪽의 소스/드레인 영역에 공급되어도 좋다.
[발광부(ELP)]
발광부(ELP)의 구성은 5Tr/1C 구동 회로에서 설명한 발광부(ELP)의 구성과 같기 때문에, 상세한 설명은 생략한다.
이하, 4Tr/1C 구동 회로의 동작 설명을 행한다.
[기간-TP(4)-1](도 10, 및, 도 11의 (A) 참조)
이 [기간-TP(4)-1]은 예를 들면, 앞의 표시 프레임에서의 동작이고, 5Tr/1C 구동 회로에서 설명한 [기간-TP(5)-1]과 같은 동작이다.
도 10에 도시하는 [기간-TP(4)0] 내지 [기간-TP(4)4]은 도 4에 도시하는 [기간-TP(5)0] 내지 [기간-TP(5)4]에 대응하는 기간이고, 다음의 기록 처리가 행하여지기 직전까지의 동작 기간이다. 그리고, 5Tr/1C 구동 회로와 마찬가지로, [기간-TP(4)0] 내지 [기간-TP(4)4]에서, 제 (n, m)번째의 유기 EL 소자(10)는 비발광 상태에 있다. 단, 4Tr/1C 구동 회로의 동작에서는 도 10에 도시하는 [기간-TP(4)5] 내지 [기간-TP(4)6] 외에, [기간-TP(4)2] 내지 [기간-TP(4)4]도 제 m번째의 수평 주사 기간에 포함되는 점이, 5Tr/1C 구동 회로의 동작과는 다르다. 또한, 설명의 편의를 위해, [기간-TP(4)2]의 시기, 및, [기간-TP(4)6]의 종기는 각각, 제 m번째의 수평 주사 기간의 시기, 및, 종기에 일치하는 것으로 하여 설명한다.
이하, [기간-TP(4)0] 내지 [기간-TP(4)4]의 각 기간에 관해, 설명한다. 또한, 5Tr/1C 구동 회로에서 설명한 바와 마찬가지로, [기간-TP(4)1]의 시기나, [기간-TP(4)1] 내지 [기간-TP(4)4]의 각 기간의 길이는 유기 EL 표시 장치의 설계에 따라 적절히 설정하면 좋다.
[기간-TP(4)0]
이 [기간-TP(4)0]은 예를 들면, 앞의 표시 프레임부터 현 표시 프레임에서의 동작이고, 5Tr/1C 구동 회로에서 설명한 [기간-TP(5)0]과, 실질적으로 같은 동작이다.
[기간-TP(4)1] 내지 [기간-TP(4)2](도 11의 (B) 및 (C) 참조)
이 기간에, 상기한 공정(a), 즉, 상술한 전처리를 행한다. 이하, 상세히 설명한다.
[기간-TP(4)1](도 11의 (B) 참조)
이 [기간-TP(4)1]은 5Tr/1C 구동 회로에서 설명한 [기간-TP(5)1]에 상당한다. [기간-TP(4)1]의 시작시, 제 2 노드 초기화 트랜지스터 제어 회로(105)의 동작에 의거하여 제 2 노드 초기화 트랜지스터 제어선(AZND2)을 하이 레벨로 함에 의해, 제 2 노드 초기화 트랜지스터(TND2)를 온 상태로 한다. 그 결과, 제 2 노드(ND2)의 전위는 VSS(예를 들면, -10볼트)가 된다. 또한, 제 2 노드(ND2)의 전위 저하를 모방하도록, 부유 상태의 제 1 노드(ND1)(구동 트랜지스터(TDrv)의 게이트 전극)의 전위도 저하된다. 또한, [기간-TP(4)1]에서의 제 1 노드(ND1)의 전위는 [기간-TP(4)-1]에서의 제 1 노드(ND1)의 전위(전 프레임의 VSig의 값에 따라 정해진다)에 의해 좌우되기 때문에, 일정한 값을 취하는 것이 아니다.
[기간-TP(4)2](도 11의 (C) 참조)
그 후, 영상 신호 출력 회로(102)의 동작에 의거하여 데이터선(DTL)의 전위를 VOfs로 하고, 주사 회로(101)의 동작에 의거하여 주사선(SCL)을 하이 레벨로 함에 의해, 영상 신호 기록 트랜지스터(TSig)를 온 상태로 한다. 그 결과, 제 1 노드(ND1)의 전위는 VOfs(예를 들면, 0볼트)가 된다. 제 2 노드(ND2)의 전위는 VSS(예를 들면, -10볼트)를 유지한다. 그 후, 제 2 노드 초기화 트랜지스터 제어 회로(105)의 동작에 의거하여 제 2 노드 초기화 트랜지스터 제어선(AZND2)을 로우 레벨로 함에 의해, 제 2 노드 초기화 트랜지스터(TND2)를 오프 상태로 한다.
또한, [기간-TP(4)1]의 시작과 동시에, 또는 [기간-TP(4)1]의 도중에, 영상 신호 기록 트랜지스터(TSig)를 온 상태로 하여도 좋다.
이상의 처리에 의해, 구동 트랜지스터(TDrv)의 게이트 전극과 소스 영역 사이 의 전위차가 Vth 이상이 되고, 구동 트랜지스터(TDrv)는 온 상태로 된다.
[기간-TP(4)3] 내지 [기간-TP(4)4](도 11의 (D), 도 12의 (A) 참조)
이 기간에, 상기한 공정(b), 보다 구체적으로는 상술한 공정(b-1), 공정(b-2)으로 구성된 임계치 전압 캔슬 처리를 행한다. 이하, 상세히 설명한다.
[기간-TP(4)3](도 11의 (D) 참조)
우선, 상술한 공정(b-1)을 행한다. 즉, 영상 신호 기록 트랜지스터(TSig)의 온 상태를 유지한 채로, [기간-TP(4)3]의 시기에서 발광 제어 트랜지스터 제어 회로(103)의 동작에 의거하여, 발광 제어 트랜지스터(TEL_C)를 온 상태로 하기 위한 제 1의 전압(V1 _ON)을, 발광 제어 트랜지스터 제어선(CLEL_C)을 통하여 발광 제어 트랜지스터(TEL_C)의 게이트 전극에 인가한다. 그리고, 발광 제어 트랜지스터(TEL_C)를 온 상태로 한다. 그 결과, 제 1 노드(ND1)의 전위는 변화하지 않지만(VOfs=0볼트를 유지), 제 1 노드(ND1)의 전위로부터 구동 트랜지스터(TDrv)의 임계치 전압(Vth)을 뺀 전위를 향하여, 제 2 노드(ND2)의 전위는 변화한다. 즉, 부유 상태의 제 2 노드(ND2)의 전위가 상승한다. 그리고, 구동 트랜지스터(TDrv)의 게이트 전극과 소스 영역 사이의 전위차가 Vth에 달하면, 구동 트랜지스터(TDrv)가 오프 상태로 된다. 구체적으로는 부유 상태의 제 2 노드(ND2)의 전위가 (VOfs-Vth=-3볼트)에 가까와지고, 최종적으로(VOfs-Vth)가 된다. 여기서, 상술한 식 (2)가 보증되어 있으면, 환언하면, 식 (2)를 만족하도록 전위를 선택, 결정하여 두면, 발광부(ELP)가 발광하는 일은 없다.
[기간-TP(4)4](도 12의 (A) 참조)
뒤이어, 상술한 공정(b-2)을 행한다. 즉, 영상 신호 기록 트랜지스터(TSig)의 온 상태를 유지한 채로, [기간-TP(4)4]의 시기에서, 발광 제어 트랜지스터 제어 회로(103)의 동작에 의거하여, 발광 제어 트랜지스터(TEL_C)를 오프 상태로 하기 위한 제 2의 전압(V2 _OFF)을, 발광 제어 트랜지스터 제어선(CLEL_C)을 통하여 발광 제어 트랜지스터(TEL_C)의 게이트 전극에 인가한다. 그 결과, 발광 제어 트랜지스터(TEL_C)는 오프 상태로 된다. 제 1 노드(ND1)의 전위는 변화하지 않고(VOfs=0볼트를 유지), 부유 상태의 제 2 노드(ND2)의 전위도 개략 (VOfs-Vth=-3볼트)를 유지한다.
이상 설명한 바와 같이, 공정(b-1), 공정(b-2)에 의해, 제 2 노드(ND2)의 전위는 최종적으로, (VOfs-Vth)가 된다. 즉, 구동 트랜지스터(TDrv)의 임계치 전압(Vth), 및, 구동 트랜지스터(TDrv)의 게이트 전극을 초기화하기 위한 전압(VOfs)만에 의존하여, 제 2 노드(ND2)의 전위는 결정된다. 그리고, 발광부(ELP)의 임계치 전압(Vth-EL)과는 관계가 없다.
뒤이어, [기간-TP(4)5] 내지 [기간-TP(4)7]의 각 기간에 관해 설명한다. 이들의 기간은 5Tr/1C 구동 회로에서 설명한 [기간-TP(5)5] 내지 [기간-TP(5)7]과, 실질적으로 같은 동작이다.
[기간-TP(4)5](도 12의 (B) 참조)
이 기간 내에, 상기한 공정(c), 즉, 상술한 기록 처리를 행한다. 구체적으로는 영상 신호 기록 트랜지스터(TSig)의 온 상태를 유지하고, 제 2 노드 초기화 트랜지스터(TND2), 및, 발광 제어 트랜지스터(TEL_C)의 오프 상태를 유지한 채로, 영상 신호 출력 회로(102)의 동작에 의거하여 데이터선(DTL)의 전위를, VOfs로부터, 발광부(ELP)에서의 휘도를 제어하기 위한 영상 신호(VSig)로 전환한다. 그 결과, 제 1 노드(ND1)의 전위는 VSig로 상승한다. 또한, 영상 신호 기록 트랜지스터(TSig)를, 일단, 오프 상태로 하고, 영상 신호 기록 트랜지스터(TSig), 제 2 노드 초기화 트랜지스터(TND2), 및, 발광 제어 트랜지스터(TEL_C)의 오프 상태를 유지한 채로, 영상 신호 출력 회로(102)의 동작에 의거하여 데이터선(DTL)의 전위를, 발광부(ELP)에서의 휘도를 제어하기 위한 영상 신호(VSig)로 변경하고, 그 후, 제 2 노드 초기화 트랜지스터(TND2), 및, 발광 제어 트랜지스터(TEL_C)의 오프 상태를 유지한 채로, 주사선(SCL)을 하이 레벨로 함에 의해, 영상 신호 기록 트랜지스터(TSig)를 온 상태로 하여도 좋다.
이로써, 5Tr/1C 구동 회로에서 설명한 바와 마찬가지로, 제 1 노드(ND1)와 제 2 노드(ND2)의 전위차, 즉, 구동 트랜지스터(TDrv)의 게이트 전극과 소스 영역 사이의 전위차(Vgs)로서, 식 (3)에서 설명한 값을 얻을 수 있다.
즉, 4Tr/1C 구동 회로에서도, 구동 트랜지스터(TDrv)에 대한 기록 처리에서 얻어진 Vgs 는 발광부(ELP)에서의 휘도를 제어하기 위한 영상 신호(VSig), 구동 트랜지스터(TDrv)의 임계치 전압(Vth), 및, 구동 트랜지스터(TDrv)의 게이트 전극을 초기화하기 위한 전압(VOfs)만에 의존하고 있다. 그리고, 발광부(ELP)의 임계치 전압(Vth -EL)과는 관계가 없다.
[기간-TP(4)6](도 12의 (C) 참조)
그 후, 구동 트랜지스터(TDrv)의 이동도(μ)의 대소에 의거한 구동 트랜지스터(TDrv)의 소스 영역(제 2 노드(ND2))의 전위의 보정(이동도 보정 처리)을 행한다. 구체적으로는 5Tr/1C 구동 회로에서 설명한 [기간-TP(5)6]과 같은 동작을 행하면 좋다. 또한, 이동도 보정 처리를 실행하기 위한 소정의 시간([기간-TP(4)6]의 모든 시간(t0))은 유기 EL 표시 장치의 설계에 즈음하여, 설계치로서 미리 결정하여 두면 좋다.
[기간-TP(4)7](도 12의 (D) 참조)
이상의 조작에 의해, 임계치 전압 캔슬 처리, 기록 처리, 이동도 보정 처리가 완료된다. 그 후, 이 기간 내에, 상기한 공정(d)을 행한다. 즉, 5Tr/1C 구동 회로에서 설명한 [기간-TP(5)7]과 같은 처리가 이루어지고, 제 2 노드(ND2)의 전위가 상승하고, (Vth -EL+VCat)를 초과하기 때문에, 발광부(ELP)는 발광을 시작한다. 이때, 발광부(ELP)를 흐르는 전류는 전술한 식 (5)에서 얻을 수 있기 때문에, 발광부(ELP)를 흐르는 전류(Ids)는 발광부(ELP)의 임계치 전압(Vth -EL), 및, 구동 트랜지스터(TDrv)의 임계치 전압(Vth)에는 의존하지 않는다. 즉, 발광부(ELP)의 발광량(휘도)은 발광부(ELP)의 임계치 전압(Vth -EL)의 영향, 및, 구동 트랜지스터(TDrv)의 임계치 전압(Vth)의 영향을 받지 않는다. 더하여, 구동 트랜지스터(TDrv)에서의 이동도(μ)의 편차에 기인한 드레인 전류(Ids)의 편차 발생을 억제할 수 있다.
그리고, 발광부(ELP)의 발광 상태를 제 (m+m'-1)번째의 수평 주사 기간까지 계속한다. 이 시점은 [기간-TP(4)-1]의 끝에 상당한다.
이상에 의해, 유기 EL 소자(10)[제 (n, m)번째의 부화소(유기 EL 소자(10))]의 발광의 동작이 완료된다.
다음에, 3Tr/1C 구동 회로에 관한 설명을 행한다.
[3Tr/1C 구동 회로]
3Tr/1C 구동 회로의 등가 회로도를 도 13에 도시하고, 유기 EL 표시 장치의 개념도를 도 14에 도시하고, 구동의 타이밍 차트를 모식적으로 도 15에 도시하고, 각 트랜지스터의 온/오프 상태 등을 모식적으로 도 16의 (A) 내지 (D) 및 도 17의 (A) 내지 (E)에 도시한다.
이 3Tr/1C 구동 회로에서는 전술한 5Tr/1C 구동 회로로부터, 제 1 노드 초기화 트랜지스터(TND1), 및, 제 2 노드 초기화 트랜지스터(TND2)의 2개의 트랜지스터가 생략되어 있다. 즉, 이 3Tr/1C 구동 회로는 영상 신호 기록 트랜지스터(TSig), 발광 제어 트랜지스터(TEL_C), 및, 구동 트랜지스터(TDrv)의 3개의 트랜지스터로 구성되고, 나아가서는 하나의 콘덴서부(C1)로 구성되어 있다.
[발광 제어 트랜지스터(TEL_C)]
발광 제어 트랜지스터(TEL_C)의 구성은 5Tr/1C 구동 회로에서 설명한 발광 제어 트랜지스터(TEL_C)의 구성과 같기 때문에, 상세한 설명은 생략한다.
[구동 트랜지스터(TDrv)]
구동 트랜지스터(TDrv)의 구성은 5Tr/1C 구동 회로에서 설명한 구동 트랜지스터(TDrv)의 구성과 같기 때문에, 상세한 설명은 생략한다.
[영상 신호 기록 트랜지스터(TSig)]
영상 신호 기록 트랜지스터(TSig)의 구성은 5Tr/1C 구동 회로에서 설명한 영상 신호 기록 트랜지스터(TSig)의 구성과 같기 때문에, 상세한 설명은 생략한다. 단, 영상 신호 기록 트랜지스터(TSig)의 한쪽의 소스/드레인 영역은 데이터선(DTL)에 접속되어 있지만, 영상 신호 출력 회로(102)로부터, 발광부(ELP)에서의 휘도를 제어하기 위한 영상 신호(VSig)뿐만 아니라, 구동 트랜지스터(TDrv)의 게이트 전극을 초기화하기 위한 전압(VOfs -H) 및 전압(VOfs -L)도 공급된다. 이 점이, 5Tr/1C 구동 회로에서 설명한 영상 신호 기록 트랜지스터(TSig)의 동작과 상위하고 있다. 또한, 영상 신호 출력 회로(102)로부터, 데이터선(DTL)을 통하여, VSig나 VOfs -H/VOfs -L 이외의 신호·전압(예를 들면, 프리차지 구동을 위한 신호)이, 한쪽의 소스/드레인 영역에 공급되어도 좋다. 전압(VOfs -H) 및 전압(VOfs -L)의 값으로서, 한정하는 것은 아니지만, 예를 들면, VOfs -H=약 30볼트 VOfs -L=약 0볼트를 예시할 수 있다.
[CEL와 C1의 값의 관계]
후술하는 바와 같이, 3Tr/1C 구동 회로에서는 데이터선(DTL)을 이용하여 제 2 노드(ND2)의 전위를 변화시킬 필요가 있다. 상술한 5Tr/1C 구동 회로나 4Tr/1C의 구동 회로에서는 값(cEL)은 값(c1) 및 값(cgs)과 비교하여 충분히 큰 값인 것으로 하고, 구동 트랜지스터(TDrv)의 게이트 전극의 전위의 변화분(VSig-VOfs)에 의거한 구동 트랜지스터(TDrv)의 소스 영역(제 2 노드(ND2))의 전위의 변화를 고려하지 않고 설명을 행하였다. 한편, 3Tr/1C 구동 회로에서는 값(c1)을, 설계상, 다른 구동 회로보다도 큰 값(예를 들면, 값(c1)을 값(cEL)의 약 1/4 내지 1/3 정도)으로 설정한다. 따라서, 다른 구동 회로보다도, 제 1 노드(ND1)의 전위 변화에 의해 생기는 제 2 노드(ND2)의 전위 변화의 정도는 크다. 이 때문에, 3Tr/1C의 설명에서는 제 1 노드(ND1)의 전위 변화에 의해 생기는 제 2 노드(ND2)의 전위 변화를 고려하여 설명을 행한다. 또한, 도 15에 도시한 구동의 타이밍 차트도, 제 1 노드(ND1)의 전위 변화에 의해 생기는 제 2 노드(ND2)의 전위 변화를 고려하여 도시하였다.
[발광부(ELP)]
발광부(ELP)의 구성은 5Tr/1C 구동 회로에서 설명한 발광부(ELP)의 구성과 같기 때문에, 상세한 설명은 생략한다.
이하, 3Tr/1C 구동 회로의 동작 설명을 행한다.
[기간-TP(3)-1](도 16의 (A) 참조)
이 [기간-TP(3)-1]은 예를 들면, 앞의 표시 프레임에서의 동작이고, 실질적으로, 5Tr/1C 구동 회로에서 설명한 [기간-TP(5)-1]과 같은 동작이다.
도 15에 도시하는 [기간-TP(3)0] 내지 [기간-TP(3)4]은 도 4에 도시하는 [기 간-TP(5)0] 내지 [기간-TP(5)4]에 대응하는 기간이고, 다음의 기록 처리가 행하여지기 직전까지의 동작 기간이다. 그리고, 5Tr/1C 구동 회로와 마찬가지로, [기간-TP(3)0] 내지 [기간-TP(3)4]에서, 제 (n, m)번째의 유기 EL 소자(10)는 비발광 상태에 있다. 단, 3Tr/1C 구동 회로의 동작에서는 도 15에 도시하는 바와 같이, [기간-TP(3)5] 내지 [기간-TP(3)6] 외에, [기간-TP(3)1] 내지 [기간-TP(3)4]도 제 m번째의 수평 주사 기간에 포함되는 점이, 5Tr/1C 구동 회로의 동작과는 다르다. 또한, 설명의 편의를 위해, [기간-TP(3)1]의 시기, 및, [기간-TP(3)6]의 종기는 각각, 제 m번째의 수평 주사 기간의 시기, 및, 종기에 일치하는 것으로 하여 설명한다.
이하, [기간-TP(3)0] 내지 [기간-TP(3)4]의 각 기간에 관해, 설명한다. 또한, 5Tr/1C 구동 회로에서 설명한 바와 마찬가지로, [기간-TP(3)1] 내지 [기간-TP(3)4]의 각 기간의 길이는 유기 EL 표시 장치의 설계에 따라 적절히 설정하면 좋다.
[기간-TP(3)0](도 16의 (B) 참조)
이 [기간-TP(3)0]은 예를 들면, 앞의 표시 프레임부터 현 표시 프레임에서의 동작이고, 5Tr/1C 구동 회로에서 설명한 [기간-TP(5)0]과, 실질적으로 같은 동작이다.
[기간-TP(3)1] 내지 [기간-TP(3)2](도 16의 (C) 및 (D) 참조)
이 기간 내에, 상기한 공정(a), 즉, 상술한 전처리를 행한다. 이하, 상세히 설명한다.
[기간-TP(3)1](도 16의 (C) 참조)
그리고, 현 표시 프레임에서의 제 m행째의 수평 주사 기간이 시작한다. [기간-TP(3)1]의 시작시, 영상 신호 출력 회로(102)의 동작에 의거하여 데이터선(DTL)의 전위를, 구동 트랜지스터(TDrv)의 게이트 전극을 초기화하기 위한 전압(VOfs -H)으로 하고, 뒤이어, 주사 회로(101)의 동작에 의거하여 주사선(SCL)을 하이 레벨로 함에 의해, 영상 신호 기록 트랜지스터(TSig)를 온 상태로 한다. 그 결과, 제 1 노드(ND1)의 전위는 VOfs -H가 된다. 상술한 바와 같이, 콘덴서부(C1)의 값(c1)을, 설계상, 다른 구동 회로보다도 큰 값으로 하였기 때문에, 소스 영역의 전위(제 2 노드(ND2)의 전위)는 상승한다. 그리고, 발광부(ELP)의 양단의 전위차가 임계치 전압(Vth-EL)을 초과하기 때문에, 전위 발광부(ELP)는 도통 상태로 되지만, 구동 트랜지스터(TDrv)의 소스 영역의 전위는 재차, (Vth -EL+VCat)까지, 곧바로 저하된다. 또한, 이 과정에서, 발광부(ELP)가 발광할 수 있지만, 발광은 한 순간이고, 실용상, 문제로는 되지 않는다. 한편, 구동 트랜지스터(TDrv)의 게이트 전극은 전압(VOfs -H)을 유지한다.
[기간-TP(3)2](도 16의 (D) 참조)
그 후, 영상 신호 출력 회로(102)의 동작에 의거하여, 데이터선(DTL)의 전위를, 구동 트랜지스터(TDrv)의 게이트 전극을 초기화하기 위한 전압(VOfs -H)으로부터 전압(VOfs -L)으로 변경함에 의해, 제 1 노드(ND1)의 전위는 VOfs -L가 된다. 그리고, 제 1 노드(ND1)의 전위의 저하에 수반하여, 제 2 노드(ND2)의 전위도 저하된다. 즉, 구동 트랜지스터(TDrv)의 게이트 전극의 전위의 변화분(VOfs -L-VOfs -H)에 의거한 전하가, 콘덴서부(C1), 발광부(ELP)의 기생 용량(CEL), 구동 트랜지스터(TDrv)의 게이트 전극과 소스 영역 사이의 기생 용량에 배분된다. 또한, 후술하는 [기간-TP(3)3]에서의 동작의 전제로서, [기간-TP(3)2]의 종기에서, 제 2 노드(ND2)의 전위가 VOfs -L-Vth보다도 낮은 것이 필요하게 된다. VOfs -H의 값 등은 이 조건을 충족시키도록 설정되어 있다. 즉, 이상의 처리에 의해, 구동 트랜지스터(TDrv)의 게이트 전극과 소스 영역 사이의 전위차가 Vth 이상이 되고, 구동 트랜지스터(TDrv)는 온 상태로 된다.
[기간-TP(3)3] 내지 [기간-TP(3)4](도 17의 (A) 및 (B) 참조)
이 기간에, 상기한 공정(b), 보다 구체적으로는 상술한 공정(b-1), 공정(b-2)으로 구성된 임계치 전압 캔슬 처리를 행한다. 이하, 상세히 설명한다.
[기간-TP(3)3](도 17의 (A) 참조)
우선, 상술한 공정(b-1)을 행한다. 즉, 영상 신호 기록 트랜지스터(TSig)의 온 상태를 유지한 채로, [기간-TP(3)3]의 시기에서 발광 제어 트랜지스터 제어 회로(103)의 동작에 의거하여, 발광 제어 트랜지스터(TEL_C)를 온 상태로 하기 위한 제 1의 전압(V1 _ON)을, 발광 제어 트랜지스터 제어선(CLEL_C)을 통하여 발광 제어 트랜지스터(TEL_C)의 게이트 전극에 인가한다. 그리고, 발광 제어 트랜지스터(TEL_C)를 온 상태로 한다. 그 결과, 제 1 노드(ND1)의 전위는 변화하지 않지만(VOfs -L=0볼트를 유지), 제 1 노드(ND1)의 전위로부터 구동 트랜지스터(TDrv)의 임계치 전압(Vth)을 뺀 전위를 향하여, 제 2 노드(ND2)의 전위는 변화한다. 즉, 부유 상태의 제 2 노드(ND2)의 전위가 상승한다. 그리고, 구동 트랜지스터(TDrv)의 게이트 전극과 소스 영역 사이의 전위차가 Vth에 달하면, 구동 트랜지스터(TDrv)가 오프 상태로 된다. 구체적으로는 부유 상태의 제 2 노드(ND2)의 전위가 (VOfs -L-Vth=-3볼트)에 가까와지고, 최종적으로(VOfs-L-Vth)가 된다. 여기서, 상술한 식 (2)가 보증되어 있으면, 환언하면, 식 (2)를 만족하도록 전위를 선택, 결정하여 두면, 발광부(ELP)가 발광하는 일은 없다.
[기간-TP(3)4](도 17의 (B) 참조)
뒤이어, 상술한 공정(b-2)을 행한다. 즉, 영상 신호 기록 트랜지스터(TSig)의 온 상태를 유지한 채로, [기간-TP(3)4]의 시기에서, 발광 제어 트랜지스터 제어 회 로(103)의 동작에 의거하여, 발광 제어 트랜지스터(TEL_C)를 오프 상태로 하기 위한 제 2의 전압(V2 _OFF)을, 발광 제어 트랜지스터 제어선(CLEL_C)을 통하여 발광 제어 트랜지스터(TEL_C)의 게이트 전극에 인가한다. 그 결과, 발광 제어 트랜지스터(TEL_C)는 오프 상태로 된다. 제 1 노드(ND1)의 전위는 변화하지 않고(VOfs -L=0볼트를 유지), 부유 상태의 제 2 노드(ND2)의 전위도 개략 (VOfs -L-Vth=-3볼트)를 유지한다.
이상 설명한 바와 같이, 공정(b-1), 공정(b-2)에 의해, 제 2 노드(ND2)의 전위는 최종적으로, (VOfs -L-Vth)가 된다. 즉, 구동 트랜지스터(TDrv)의 임계치 전압(Vth), 및, 구동 트랜지스터(TDrv)의 게이트 전극을 초기화하기 위한 전압(VOfs-L)만에 의존하여, 제 2 노드(ND2)의 전위는 결정된다. 그리고, 발광부(ELP)의 임계치 전압(Vth-EL)과는 관계가 없다.
뒤이어, [기간-TP(3)5] 내지 [기간-TP(3)7]의 각 기간에 관해 설명한다. 이들은 5Tr/1C 구동 회로에서 설명한 [기간-TP(5)5] 내지 [기간-TP(5)7]과, 실질적으로 같은 동작이다.
[기간-TP(3)5](도 17의 (C) 참조)
이 기간 내에, 상기한 공정(c), 즉, 상술한 기록 처리를, 이하와 같이 행한다. 구체적으로는 영상 신호 기록 트랜지스터(TSig)의 온 상태를 유지하고, 발광 제 어 트랜지스터(TEL_C)의 오프 상태를 유지한 채로, 영상 신호 출력 회로(102)의 동작에 의거하여, 데이터선(DTL)의 전위를, 발광부(ELP)에서의 휘도를 제어하기 위한 영상 신호(VSig)로 한다. 그 결과, 제 1 노드(ND1)의 전위는 VSig로 상승한다. 또한, 영상 신호 기록 트랜지스터(TSig)를, 일단, 오프 상태로 하고, 영상 신호 기록 트랜지스터(TSig), 및, 발광 제어 트랜지스터(TEL_C)의 오프 상태를 유지한 채로, 데이터선(DTL)의 전위를, 발광부(ELP)에서의 휘도를 제어하기 위한 영상 신호(VSig)로 변경하고, 그 후, 발광 제어 트랜지스터(TEL_C)의 오프 상태를 유지한 채로, 주사선(SCL)을 하이 레벨로 함에 의해, 영상 신호 기록 트랜지스터(TSig)를 온 상태로 하여도 좋다.
[기간-TP(3)5]에서, 제 1 노드(ND1)의 전위가, VOfs -L로부터 VSig로 상승한다. 이 때문에, 제 1 노드(ND1)의 전위 변화에 의해 생기는 제 2 노드(ND2)의 전위 변화를 고려하면, 제 2 노드(ND1)의 전위도, 약간, 상승한다. 즉, 제 2 노드(ND1)의 전위를, VOfs -L-Vth+α·(VSig-VOfs -L)로 표시할 수 있다. 단, 0<α<1이고, α의 값은 콘덴서부(C1), 발광부(ELP)의 기생 용량(CEL)의 값 등에 의해 정해진다.
이로써, 5Tr/1C 구동 회로에서 설명한 바와 마찬가지로, 제 1 노드(ND1)와 제 2 노드(ND2)의 전위차, 즉, 구동 트랜지스터(TDrv)의 게이트 전극과 소스 영역 사 이의 전위차(Vgs)로서, 이하의 식 (3')에서 설명한 값을 얻을 수 있다.
Vgs≒VSig-(VOfs -L-Vth)-α·(VSig-VOfs -L) (3')
즉, 3Tr/1C 구동 회로에서도, 구동 트랜지스터(TDrv)에 대한 기록 처리에서 얻어진 Vgs 는 발광부(ELP)에서의 휘도를 제어하기 위한 영상 신호(VSig), 구동 트랜지스터(TDrv)의 임계치 전압(Vth), 및, 구동 트랜지스터(TDrv)의 게이트 전극을 초기화하기 위한 전압(VOfs -L)만에 의존하고 있다. 그리고, 발광부(ELP)의 임계치 전압(Vth- EL)과는 관계가 없다.
[기간-TP(3)6](도 17의 (D) 참조)
그 후, 구동 트랜지스터(TDrv)의 이동도(μ)의 대소에 의거한 구동 트랜지스터(TDrv)의 소스 영역(제 2 노드(ND2))의 전위의 보정(이동도 보정 처리)을 행한다. 구체적으로는 5Tr/1C 구동 회로에서 설명한 [기간-TP(5)6]과 같은 동작을 행하면 좋다. 또한, 이동도 보정 처리를 실행하기 위한 소정의 시간([기간-TP(3)6]의 모든 시간(t0))은 유기 EL 표시 장치의 설계에 즈음하여, 설계치로서 미리 결정하여 두면 좋다.
[기간-TP(3)7](도 17의 (E) 참조)
이상의 조작에 의해, 임계치 전압 캔슬 처리, 기록 처리, 이동도 보정 처리 가 완료된다. 그 후, 이 기간 내에, 상기한 공정(d)을 이하와 같이 행한다. 즉, 5Tr/1C 구동 회로에서 설명한 [기간-TP(5)7]과 같은 처리가 이루어지고, 제 2 노드(ND2)의 전위가 상승하고, (Vth -EL+VCat)를 초과하기 때문에, 발광부(ELP)는 발광을 시작한다. 이때, 발광부(ELP)를 흐르는 전류는 전술한 식 (5)에서 얻을 수 있기 때문에, 발광부(ELP)를 흐르는 전류(Ids)는 발광부(ELP)의 임계치 전압(Vth -EL), 및, 구동 트랜지스터(TDrv)의 임계치 전압(Vth)에는 의존하지 않는다. 즉, 발광부(ELP)의 발광량(휘도)은 발광부(ELP)의 임계치 전압(Vth -EL)의 영향, 및, 구동 트랜지스터(TDrv)의 임계치 전압(Vth)의 영향을 받지 않는다. 더하여, 구동 트랜지스터(TDrv)에서의 이동도(μ)의 편차에 기인한 드레인 전류(Ids)의 편차 발생을 억제할 수 있다.
그리고, 발광부(ELP)의 발광 상태를 제 (m+m'-1)번째의 수평 주사 기간까지 계속한다. 이 시점은 [기간-TP(3)-1]의 끝에 상당한다.
이상에 의해, 유기 EL 소자(10)[제 (n, m)번째의 부화소(유기 EL 소자(10))]의 발광의 동작이 완료된다.
이상, 본 발명을 바람직한 실시예에 의거하여 설명하였지만, 본 발명은 이들의 실시예로 한정되는 것이 아니다. 실시예에서 설명한 유기 EL 표시 장치, 유기 EL 소자, 구동 회로를 구성하는 각종의 구성 요소의 구성, 구조, 발광부의 구동 방법에서의 공정은 예시이고, 적절히, 변경할 수 있다.
도 1은 [기간-TP(5)2] 내지 [기간-TP(5)7]에서, 유기 EL 표시 장치의 발광 제어 트랜지스터 제어선을 전달하는 신호의 파형(BF0, BF1, BFN)을 모식적으로 도시한 도면.
도 2는 5트랜지스터/1콘덴서부로 기본적으로 구성된 구동 회로의 등가 회로도.
도 3은 유기 EL 표시 장치의 개념도.
도 4는 5트랜지스터/1콘덴서부로 기본적으로 구성된 구동 회로의 구동의 타이밍 차트를 모식적으로 도시하는 도면.
도 5는 도 1에 도시하는 파형(BF0, BF1, BFN)과, 도 4의 상단에 도시하는 타이밍 차트를 대비하여 도시한 도면.
도 6의 (A) 내지 (D)는 5트랜지스터/1콘덴서부로 기본적으로 구성된 구동 회로를 구성하는 각 트랜지스터의 온/오프 상태 등을 모식적으로 도시하는 도면.
도 7의 (A) 내지 (E)는 도 6의 (D)에 계속해서, 5트랜지스터/1콘덴서부로 기본적으로 구성된 구동 회로를 구성하는 각 트랜지스터의 온/오프 상태 등을 모식적으로 도시하는 도면.
도 8은 4트랜지스터/1콘덴서부로 기본적으로 구성된 구동 회로의 등가 회로도.
도 9는 4트랜지스터/1콘덴서부로 기본적으로 구성된 구동 회로의 개념도.
도 10은 4트랜지스터/1콘덴서부로 기본적으로 구성된 구동 회로의 구동의 타이밍 차트를 모식적으로 도시하는 도면.
도 11의 (A) 내지 (D)는 4트랜지스터/1콘덴서부로 기본적으로 구성된 구동 회로를 구성하는 각 트랜지스터의 온/오프 상태 등을 모식적으로 도시하는 도면.
도 12의 (A) 내지 (D)는 도 11의 (D)에 계속해서, 4트랜지스터/1콘덴서부로 기본적으로 구성된 구동 회로를 구성하는 각 트랜지스터의 온/오프 상태 등을 모식적으로 도시하는 도면.
도 13은 3트랜지스터/1콘덴서부로 기본적으로 구성된 구동 회로의 등가 회로도.
도 14는 3트랜지스터/1콘덴서부로 기본적으로 구성된 구동 회로의 개념도.
도 15는 3트랜지스터/1콘덴서부로 기본적으로 구성된 구동 회로의 구동의 타이밍 차트를 모식적으로 도시하는 도면.
도 16의 (A) 내지 (D)는 3트랜지스터/1콘덴서부로 기본적으로 구성된 구동 회로를 구성하는 각 트랜지스터의 온/오프 상태 등을 모식적으로 도시하는 도면.
도 17의 (A) 내지 (E)는 도 16의 (D)에 계속해서, 3트랜지스터/1콘덴서부로 기본적으로 구성된 구동 회로를 구성하는 각 트랜지스터의 온/오프 상태 등을 모식적으로 도시하는 도면.
도 18은 유기 일렉트로 루미네선스 소자의 일부분의 모식적인 일부 단면도.
도 19는 [기간-TP(5)2] 내지 [기간-TP(5)7]에서, 유기 EL 표시 장치의 발광 제어 트랜지스터 제어선을 전달하는 신호의 파형(AF0, AF1, AFN)을 모식적으로 도시한 도면.
도 20은 도 19에 도시하는 파형(AF0, AF1, AFN)과, 도 4의 상단에 도시하는 타이밍 차트를 대비하여 도시한 도면.
도 21의 (A) 및 (B)는 [기간-TP(5)2] 내지 [기간-TP(5)3]에서, 구동 회로의 동작을 설명하기 위한 등가 회로도.

Claims (3)

  1. (1) 주사 회로,
    (2) 영상 신호 출력 회로,
    (3) 제 1의 방향으로 N개, 제 1의 방향과는 다른 제 2의 방향으로 M개, 합계 N×M개의, 2차원 매트릭스형상으로 배열되고, 각각이 유기 일렉트로 루미네선스 발광부, 및, 유기 일렉트로 루미네선스 발광부를 구동하기 위한 구동 회로를 구비하고 있는 유기 일렉트로 루미네선스 소자,
    (4) 주사 회로에 접속되고, 제 1의 방향으로 늘어나는 M개의 주사선,
    (5) 영상 신호 출력 회로에 접속되고, 제 2의 방향으로 늘어나는 N개의 데이터선, 및,
    (6) 전류 공급부를 구비하고,
    상기 구동 회로는,
    (A) 소스/드레인 영역, 채널 형성 영역, 및, 게이트 전극을 구비한 구동 트랜지스터,
    (B) 소스/드레인 영역, 채널 형성 영역, 및, 게이트 전극을 구비한 영상 신호 기록 트랜지스터,
    (C) 소스/드레인 영역, 채널 형성 영역, 및, 게이트 전극을 구비한 발광 제어 트랜지스터, 및,
    (D) 한 쌍의 전극을 구비한 콘덴서부로 구성되어 있고,
    구동 트랜지스터에서는,
    (A-1) 한쪽의 소스/드레인 영역은 발광 제어 트랜지스터의 다른 쪽의 소스/드레인 영역에 접속되어 있고,
    (A-2) 다른 쪽의 소스/드레인 영역은 유기 일렉트로 루미네선스 발광부에 구비된 애노드 전극에 접속되고, 또한, 콘덴서부의 한쪽의 전극에 접속되어 있고, 제 2 노드를 구성하고,
    (A-3) 게이트 전극은 영상 신호 기록 트랜지스터의 다른 쪽의 소스/드레인 영역에 접속되고, 또한, 콘덴서부의 다른 쪽의 전극에 접속되어 있고, 제 1 노드를 구성하고,
    영상 신호 기록 트랜지스터에서는,
    (B-1) 한쪽의 소스/드레인 영역은 데이터선에 접속되어 있고,
    (B-2) 게이트 전극은 주사선에 접속되어 있고,
    발광 제어 트랜지스터에서는,
    (C-1) 한쪽의 소스/드레인 영역은 전류 공급부에 접속되어 있고,
    (C-2) 게이트 전극은 발광 제어 트랜지스터 제어선에 접속되어 있는 유기 EL 표시 장치에서의 유기 일렉트로 루미네선스 발광부의 구동 방법으로서,
    (a) 제 1 노드와 제 2 노드 사이의 전위차가, 구동 트랜지스터의 임계치 전압을 초과하고, 또한, 제 2 노드와 유기 일렉트로 루미네선스 발광부에 구비된 캐소드 전극과의 사이의 전위차가, 유기 일렉트로 루미네선스 발광부의 임계치 전압을 초과하지 않도록, 제 1 노드에 제 1 노드 초기화 전압을 인가하고, 제 2 노드에 제 2 노드 초기화 전압을 인가하는 전처리를 행하고, 뒤이어,
    (b) 제 1 노드의 전위를 유지한 상태에서, 제 1 노드의 전위로부터 구동 트랜지스터의 임계치 전압을 뺀 전위를 향하여, 제 2 노드의 전위를 변화시키는 임계치 전압 캔슬 처리를 행하고, 그 후,
    (c) 주사선으로부터의 신호에 의해 온 상태로 된 영상 신호 기록 트랜지스터를 통하여, 데이터선으로부터 영상 신호를 제 1 노드에 인가하는 기록 처리를 행하고, 뒤이어,
    (d) 주사선으로부터의 신호에 의해 영상 신호 기록 트랜지스터를 오프 상태로 함에 의해 제 1 노드를 부유 상태로 하고, 전류 공급부로부터, 발광 제어 트랜지스터와 구동 트랜지스터를 통하여, 제 1 노드와 제 2 노드 사이의 전위차의 값에 따른 전류를 유기 일렉트로 루미네선스 발광부에 흐름으로써, 유기 일렉트로 루미네선스 발광부를 구동하는 공정으로 이루어지고,
    상기 공정(b)은,
    (b-1) 발광 제어 트랜지스터를 온 상태로 하기 위한 제 1의 전압을, 발광 제어 트랜지스터 제어선을 통하여 발광 제어 트랜지스터의 게이트 전극에 인가하고, 온 상태의 발광 제어 트랜지스터를 통하여 구동 트랜지스터의 한쪽의 소스/드레인 영역을 전류 공급부와 도통시키고, 이로써, 구동 트랜지스터의 한쪽의 소스/드레인 영역의 전위를 상기 공정(a)에서의 제 2 노드의 전위보다도 높게 하고, 뒤이어,
    (b-2) 발광 제어 트랜지스터를 오프 상태로 하기 위한 제 2의 전압을, 발광 제어 트랜지스터 제어선을 통하여 발광 제어 트랜지스터의 게이트 전극에 인가하는 공정으로 구성되어 있고,
    상기 공정(d)에서, 발광 제어 트랜지스터를 온 상태로 하기 위한 제 3의 전압을, 발광 제어 트랜지스터 제어선을 통하여 발광 제어 트랜지스터의 게이트 전극에 인가하고, 온 상태의 발광 제어 트랜지스터를 통하여 구동 트랜지스터의 한쪽의 소스/드레인 영역을 전류 공급부와 도통시키고, 이로써, 제 1 노드와 제 2 노드 사이의 전위차의 값에 따른 전류를 유기 일렉트로 루미네선스 발광부에 흐르고, 제 1의 전압을 V1 _ON, 제 2의 전압을 V2 _OFF, 제 3의 전압을 V3 _ON로 나타낼 때, |V1 _ON-V2_OFF|<|V3_ON-V2_OFF|를 충족시키는 것을 특징으로 하는 구동 방법.
  2. 제 1항에 있어서,
    구동 회로는,
    (E) 소스/드레인 영역, 채널 형성 영역, 및, 게이트 전극을 구비한 제 2 노드 초기화 트랜지스터를 또한 구비하고 있고,
    제 2 노드 초기화 트랜지스터에서는,
    (E-1) 한쪽의 소스/드레인 영역은 제 2 노드 초기화 전압 공급선에 접속되어 있고,
    (E-2) 다른 쪽의 소스/드레인 영역은 제 2 노드에 접속되어 있고,
    (E-3) 게이트 전극은 제 2 노드 초기화 트랜지스터 제어선에 접속되어 있고,
    상기 공정(a)에서, 제 2 노드 초기화 트랜지스터 제어선으로부터의 신호에 의해 온 상태로 된 제 2 노드 초기화 트랜지스터를 통하여, 제 2 노드 초기화 전압 공급선으로부터 제 2 노드에 제 2 노드 초기화 전압을 인가한 후, 제 2 노드 초기화 트랜지스터 제어선으로부터의 신호에 의해 제 2 노드 초기화 트랜지스터를 오프 상태로 하는 것을 특징으로 하는 구동 방법.
  3. 제 2항에 있어서,
    구동 회로는,
    (F) 소스/드레인 영역, 채널 형성 영역, 및, 게이트 전극을 구비한 제 1 노드 초기화 트랜지스터를 또한 구비하고 있고,
    제 1 노드 초기화 트랜지스터에서는,
    (F-1) 한쪽의 소스/드레인 영역은 제 1 노드 초기화 전압 공급선에 접속되어 있고,
    (F-2) 다른 쪽의 소스/드레인 영역은 제 1 노드에 접속되어 있고,
    (F-3) 게이트 전극은 제 1 노드 초기화 트랜지스터 제어선에 접속되어 있고,
    상기 공정(a)에서, 제 1 노드 초기화 트랜지스터 제어선으로부터의 신호에 의해 온 상태로 된 제 1 노드 초기화 트랜지스터를 통하여, 제 1 노드 초기화 전압 공급선으로부터 제 1 노드에 제 1 노드 초기화 전압을 인가하는 것을 특징으로 하는 구동 방법.
KR1020080024270A 2007-03-20 2008-03-17 유기 일렉트로 루미네선스 발광부의 구동 방법 KR20080085713A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007072504A JP2008233502A (ja) 2007-03-20 2007-03-20 有機エレクトロルミネッセンス発光部の駆動方法
JPJP-P-2007-00072504 2007-03-20

Publications (1)

Publication Number Publication Date
KR20080085713A true KR20080085713A (ko) 2008-09-24

Family

ID=39774002

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080024270A KR20080085713A (ko) 2007-03-20 2008-03-17 유기 일렉트로 루미네선스 발광부의 구동 방법

Country Status (5)

Country Link
US (1) US20080231199A1 (ko)
JP (1) JP2008233502A (ko)
KR (1) KR20080085713A (ko)
CN (1) CN101271666B (ko)
TW (1) TW200901130A (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008233501A (ja) * 2007-03-20 2008-10-02 Sony Corp 有機エレクトロルミネッセンス発光部の駆動方法
JP2009063719A (ja) * 2007-09-05 2009-03-26 Sony Corp 有機エレクトロルミネッセンス発光部の駆動方法
KR20090132858A (ko) * 2008-06-23 2009-12-31 삼성전자주식회사 표시 장치 및 그 구동 방법
JP5736114B2 (ja) * 2009-02-27 2015-06-17 株式会社半導体エネルギー研究所 半導体装置の駆動方法、電子機器の駆動方法
KR101008482B1 (ko) * 2009-04-17 2011-01-14 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR101058110B1 (ko) * 2009-09-16 2011-08-24 삼성모바일디스플레이주식회사 디스플레이 패널의 화소 회로, 그 구동방법, 및 이를 포함하는 유기 발광 표시 장치
US8665187B2 (en) * 2009-12-14 2014-03-04 Sharp Kabushiki Kaisha Pixel array substrate and display device
TWI424412B (zh) 2010-10-28 2014-01-21 Au Optronics Corp 有機發光二極體之像素驅動電路
CN104575348B (zh) * 2013-10-28 2017-04-26 宸鸿光电科技股份有限公司 像素电路
KR102357390B1 (ko) 2015-02-09 2022-02-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 구동 방법
CN104715723B (zh) * 2015-03-19 2017-08-29 北京大学深圳研究生院 显示装置及其像素电路和驱动方法
CN104978931B (zh) * 2015-07-09 2017-11-21 上海天马有机发光显示技术有限公司 加载数据电压信号的装置及方法、显示面板、显示器
CN110831300A (zh) * 2019-12-24 2020-02-21 深圳创维－Rgb电子有限公司 Led矩阵调光电路、方法及电子设备
CN112200214B (zh) * 2020-08-24 2022-09-13 贵州大学 一种基于图像识别和卷积神经网络的pmsm多故障诊断方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW354380B (en) * 1995-03-17 1999-03-11 Hitachi Ltd A liquid crystal device with a wide visual angle
JP3613253B2 (ja) * 2002-03-14 2005-01-26 日本電気株式会社 電流制御素子の駆動回路及び画像表示装置
JP3750616B2 (ja) * 2002-03-05 2006-03-01 日本電気株式会社 画像表示装置及び該画像表示装置に用いられる制御方法
US7612749B2 (en) * 2003-03-04 2009-11-03 Chi Mei Optoelectronics Corporation Driving circuits for displays
JP5017773B2 (ja) * 2004-09-17 2012-09-05 ソニー株式会社 画素回路及び表示装置とこれらの駆動方法
JP4923410B2 (ja) * 2005-02-02 2012-04-25 ソニー株式会社 画素回路及び表示装置
JP2007108381A (ja) * 2005-10-13 2007-04-26 Sony Corp 表示装置および表示装置の駆動方法

Also Published As

Publication number Publication date
CN101271666A (zh) 2008-09-24
TW200901130A (en) 2009-01-01
JP2008233502A (ja) 2008-10-02
CN101271666B (zh) 2011-01-12
US20080231199A1 (en) 2008-09-25

Similar Documents

Publication Publication Date Title
KR20080085713A (ko) 유기 일렉트로 루미네선스 발광부의 구동 방법
KR101474565B1 (ko) 유기 ｅｌ 소자, 및, 유기 ｅｌ 표시 장치
US8907940B2 (en) Driving method for organic electroluminescence light emitting section
JP5278119B2 (ja) 表示装置の駆動方法
JP5262930B2 (ja) 表示素子の駆動方法、及び、表示装置の駆動方法
JP4844634B2 (ja) 有機エレクトロルミネッセンス発光部の駆動方法
KR20090115693A (ko) 표시장치 및 그 구동방법
KR20130023077A (ko) 표시 장치 및 전자 기기
US7834556B2 (en) Driving method for organic electroluminescence light emitting section
JP2009063719A (ja) 有機エレクトロルミネッセンス発光部の駆動方法
JP2009271199A (ja) 表示装置及び表示装置の駆動方法
JP5141192B2 (ja) 有機エレクトロルミネッセンス発光部の駆動方法
KR20080082472A (ko) 유기 전계발광 표시 장치
KR20100051536A (ko) 유기 일렉트로 루미네선스 발광부의 구동 방법
JP5098508B2 (ja) 有機エレクトロルミネッセンス表示装置、及び、有機エレクトロルミネッセンス発光部を駆動するための駆動回路、並びに、有機エレクトロルミネッセンス発光部の駆動方法
JP4844641B2 (ja) 表示装置及びその駆動方法
JP5293417B2 (ja) 表示装置の駆動方法
JP2010181788A (ja) 表示装置及びその駆動方法
JP2011090241A (ja) 表示装置、及び、表示装置の駆動方法
JP5157317B2 (ja) 有機エレクトロルミネッセンス発光部の駆動方法、及び、有機エレクトロルミネッセンス表示装置
JP2008176141A (ja) 有機エレクトロルミネッセンス表示装置
JP2008281612A (ja) 有機エレクトロルミネッセンス発光部を駆動するための駆動回路、有機エレクトロルミネッセンス発光部の駆動方法、及び、有機エレクトロルミネッセンス表示装置
JP2009098166A (ja) 有機エレクトロルミネッセンス発光部の駆動方法
JP2008242369A (ja) 有機エレクトロルミネッセンス素子及び有機エレクトロルミネッセンス表示装置
JP2008292612A (ja) 有機エレクトロルミネッセンス発光部の駆動方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid