CN104575348B

CN104575348B - 像素电路

Info

Publication number: CN104575348B
Application number: CN201310515853.4A
Authority: CN
Inventors: 刘维钧; 张祖强; 刘振宇
Original assignee: TPK Touch Solutions Inc
Current assignee: TPK Touch Solutions Inc
Priority date: 2013-10-28
Filing date: 2013-10-28
Publication date: 2017-04-26
Anticipated expiration: 2033-10-28
Also published as: TW201517004A; CN104575348A; TWI541781B; TWM493127U

Abstract

一种像素电路，包括第一开关单元具有第一端、第二端耦接至第一节点和控制端耦接至第二节点；第二开关单元具有第一端耦接至第一电压源、第二端耦接至第一开关单元的第一端，和控制端；第三开关单元具有第一端耦接至第一开关单元的控制端、第二端耦接至第一节点和控制端；第四开关单元具有第一端耦接至第二节点、第二端耦接至第一开关单元的第一端和控制端；第五开关单元具有第一端耦接至数据信号线、第二端耦接至第二节点和控制端；第一和第二电容耦接于第二节点和第一电压源之间；以及发光单元耦接于第一节点和第二电压源之间。

Description

像素电路

技术领域

本发明是有关于一种显示面板，且特别是有关于一种显示面板中的像素电路。

背景技术

有机发光二极管(Organic Lighting Emitting Diodes,OLEDs)的基本原理是由两层电极包夹一层有机发光材料，当施加电压时，电极两端形成电场，使得所产生的电子与电洞在有机材料中经由移动而再结合，并且释放能量，其中一部分的能量会以可见光的形式放出。

一般而言，有机发光二极管由像素电路驱动以产生可见光。像素电路一般由驱动薄膜晶体管、开关薄膜晶体管和储存电容所组成，像素电路依据一数据电压产生一驱动电流，藉由调整通过有机发光二极管的驱动电流来控制有机发光二极管的亮度表现。

然而，因为制程均匀性的问题，每个像素中的薄膜晶体管特性略有差异，加上薄膜晶体管经长时间操作会使得其临界电压产生不同程度的飘移现象，影响像素电路所产生的驱动电流大小。此外，在操作一段时间后，有机发光二极管上的跨压会因为材料劣化而上升，造成导通电流下降。综合上述因素，使得每个像素的发光亮度与其所接收到的数据电压无法维持相对应关系，导致显示面板的不同像素在显示相同亮度色彩时亮度不均匀。

发明内容

为了解决显示面板亮度不均匀的情况，本发明提供一种像素电路，用以驱动一发光单元。像素电路包括一第一开关单元、一第二开关单元、一第三开关单元、一第四开关单元、一第五开关单元、一第一电容和一第二电容。该第一开关单元具有一第一端、一第二端和一控制端，其中该第二端耦接至一第一节点，该控制端耦接至一第二节点。该第二开关单元具有一第一端、一第二端和一控制端，其中该第一端耦接至一第一电压源，该第二端耦接至该第一开关单元的第一端，该控制端耦接至一第一扫描信号线。该第三开关单元具有一第一端、第二端和一控制端，其中该第一端耦接至该第一开关单元的控制端，该第二端耦接至该第一节点，该控制端耦接至一第二扫描信号线。该第四开关单元具有一第一端、一第二端和一控制端，其中该第一端耦接至该第二节点，该第二端耦接至该第一开关单元的第一端，该控制端耦接至一第三扫描信号线。该第五开关单元具有一第一端、一第二端和一控制端，其中该第一端耦接至一数据信号线，该第二端耦接至该第二节点，该控制端耦接至一第四扫描信号线。该第一电容耦接于该第一节点与该第二节点之间。该第二电容，耦接于该第一节点与该第一电压源之间。

本发明像素电路利用两个电容之间的耦合作用，产生和开关单元(例如薄膜晶体管)制程上的差异以及发光单元(例如有机发光二极管)的跨压无关的驱动电流。因此，本发明可以改善因开关单元制程上的差异，以及开关单元和发光单元在操作一段时间后产生的变异，造成像素的发光亮度与其所接收到的数据电压无法维持相对应关系，进而导致显示面板的不同像素显示相同亮度色彩时亮度不均匀的问题，有效提升显示面板的质量和使用寿命。

附图说明

图1为本发明的像素电路100的一实施例；

图2为本发明的像素电路100的一时序图；

图3为本发明的像素电路100的另一时序图；

图4为本发明的像素电路200的一实施例；

图5为本发明的像素电路200的一时序图；

图6为本发明的像素电路300的一实施例；

图7为本发明的像素电路300的一时序图；

图8为本发明的像素电路400的一实施例；

图9为本发明的像素电路400的一时序图；以及

图10为本发明的像素电路400的另一时序图。

具体实施方式

图1是本发明的像素电路100的一实施例。像素电路100用以产生驱动电流Id1驱动发光单元ED，使得发光单元ED根据驱动电流Id1来发光。在本发明实施例中，发光单元ED为有机发光二极管(Organic Light Emitting Diode,OLED)。像素电路100包括开关单元T1、T2、T3、T4和T5、电容C1和C2。在本发明实施例中，开关单元T1～T5可以是非晶硅薄膜晶体管(a-Si TFT)或铟镓锌氧化物薄膜晶体管(InGaZnO thin film transistor，IGZO TFT)，但不限于此。举例来说，本发明实施例中的开关单元T1、T3、T4和T5可以用任何N型薄膜晶体管来实现，开关单元T2可以用任何P型薄膜晶体管来实现。

详细而言，开关单元T1具有第一端T11耦接至开关单元T2的第二端T22、第二端T12耦接至节点N1，和控制端G1耦接至节点N2。开关单元T2具有第一端T21耦接至电压源VDD、第二端T22耦接至开关单元T1的第一端T11，和控制端G2耦接至扫描信号线SL1。开关单元T3具有第一端T31耦接至开关单元T1的控制端G1、第二端T32耦接至节点N1，和控制端G3耦接至扫描信号线SL2。开关单元T4具有第一端T41耦接至节点N2、第二端T42耦接至开关单元T1的第一端T11，和控制端G4耦接至扫描信号线SL3。开关单元T5具有第一端T51耦接至数据信号线DL、第二端T52耦接至节点N2，和控制端G5耦接至扫描信号线SL1。电容C1耦接于节点N1与节点N2之间，电容C2耦接于节点N1与电压源VDD之间。此外，发光单元ED具有第一端ED1耦接至节点N1，和第二端ED2耦接至电压源VSS。

图2是本发明的像素电路100的时序图。如图2所示，于重置周期P1时，扫描信号线SL1上的扫描信号S1操作在高电平，使得开关单元T2根据高电平操作在关闭状态，并且开关单元T5根据高电平操作在开启状态。扫描信号线SL2上的扫描信号S2操作在高电平，使得开关单元T3根据高电平操作在开启状态。扫描信号线SL3上的扫描信号S3操作在高电平，使得开关单元T4根据高电平操作在开启状态。数据信号线DL上的数据信号DATA操作在低电平。因此，节点N1通过开关单元T3和T5被放电至电压源VSS的电平VS，节点N2通过开关单元T5被放电至电平VS。

于重置周期P1后的补偿周期P2时，扫描信号S1操作在高电平，使得开关单元T2根据高电平操作在关闭状态，并且开关单元T5根据高电平操作在开启状态。扫描信号S2操作在低电平，使得开关单元T3根据低电平操作在关闭状态。扫描信号S3操作在高电平，使得开关单元T4根据高电平操作在开启状态。数据信号DATA操作在参考电平VREF。因此，开关单元T5将参考电平VREF输入至节点N2，并且开关单元T1根据参考电平VREF将节点N1从电平VS充电至电平V1。由于节点N1到达电平V1时，电平V1与参考电平VREF的差值为开关单元T1的临界电压Vth(即V1＝VREF-Vth)，使得开关单元T1关闭。须说明的是，参考电平VREF得高于数据信号DATA的低电平来进行补偿程序。

于补偿周期P2后的加载周期P3时，扫描信号S1操作在高电平，使得开关单元T2根据高电平操作在关闭状态，并且开关单元T5根据高电平操作在开启状态。扫描信号S2操作在低电平，使得开关单元T3根据低电平操作在关闭状态。扫描信号S3操作在低电平，使得开关单元T4根据低电平操作在关闭状态。数据信号DATA操作在数据电平VDATA。因此，开关单元T5将数据电平VDATA输入至节点N2，并且藉由电容C1和C2将节点N1从电平V1耦合至电平V2，使得节点N1的电平V2，可以表示为：V2＝VREF-Vth+α(VDATA-VREF)。电平V1和电平V2的差值(即α(VDATA-VREF))与预定系数α有关，并且预定系数α与电容C1和C2的电容值有关，即其中C1o和C2o分别为电容C1和C2的电容值。

于加载周期P3后的发光周期P4时，扫描信号S1操作在低电平，使得开关单元T2根据低电平操作在开启状态，并且开关单元T5根据低电平操作在关闭状态。扫描信号S2操作在低电平，使得开关单元T3根据低电平操作在关闭状态。扫描信号S3操作在低电平，使得开关单元T4根据低电平操作在关闭状态。数据信号DATA操作在低电平。因此，节点N1根据电压源VSS上的电平VS以及发光单元ED的跨压VOLED被操作在电平V3，并且电容C1根据电平V3将节点N2耦合至电平V4，以便开关单元T1根据电平V3和V4操作在开启状态中的饱和状态，并且产生驱动电流Id1驱动发光单元ED。在发光周期P4期间，电平V3和V4如下所示：

V3＝VS+VOLED ---公式1

V4＝VDATA+(VS+VOLED-(VREF-Vth+α(VDATA-VREF))) ---公式2

驱动电流Id1的公式如下所示：

其中V_GS为在发光周期P4时，节点N2的电平V4减去节点N1的电平V3(即V_GS＝V4-V3)。将电平V3和电平V4带公式3，化简后可以得到下式：

由公式4可知，驱动电流Id1没有开关单元T1的临界电压Vth和发光单元ED的跨压VOLED的因子，因此驱动电流Id1独立于开关单元T1的临界电压Vth和发光单元ED的跨压VOLED，使得驱动电流Id1不受临界电压Vth和跨压OLED的变异影响。

图3是本发明的像素电路100的另一时序图。图3与图2相似，不同之处在于重置周期P1的扫描信号S2和数据信号DATA，以及发光周期P4的数据信号DATA。如图3所示，于重置周期P1时，扫描信号线SL1上的扫描信号S1操作在高电平，使得开关单元T2根据高电平操作在关闭状态，并且开关单元T5根据高电平操作在开启状态。扫描信号线SL2上的扫描信号S2操作在高电平，使得开关单元T3根据高电平操作在开启状态。扫描信号线SL3上的扫描信号S3操作在高电平，使得开关单元T4根据高电平操作在开启状态。数据信号线DL上的数据信号DATA操作在参考电平VREF。因此，节点N1通过开关单元T3和T5被放电至电压源VSS的电平VS，节点N2通过开关单元T5被放电至电平VS。须说明的是，扫描信号S2的高电平得高于图2重置周期P1的扫描信号S2的高电平来进行重置程序。

由于图3的补偿周期P2和加载周期P3的作动方式与图2的补偿周期P2和加载周期P3作动方式相同，故不再赘述。

于加载周期P3后的发光周期P4时，扫描信号S1操作在低电平，使得开关单元T2根据低电平操作在开启状态，并且开关单元T5根据低电平操作在关闭状态。扫描信号S2操作在低电平，使得开关单元T3根据低电平操作在关闭状态。扫描信号S3操作在低电平，使得开关单元T4根据低电平操作在关闭状态。数据信号DATA操作在参考电平VREF。因此，节点N1根据电压源VSS上的电平VS以及发光单元ED的跨压VOLED被操作在电平V3，并且电容C1根据电平V3将节点N2耦合至电平V4，以便开关单元T1根据电平V3和V4操作在开启状态中的饱和状态，并且产生驱动电流Id1驱动发光单元ED。由于电平V3、V4和驱动电流Id1与图2的发光周期P4的电平V3、V4和驱动电流Id1相同，故不再赘述。

图4是本发明的像素电路200的一实施例。像素电路200用以产生驱动电流Id1驱动发光单元ED，使得发光单元ED根据驱动电流Id1来发光。在本发明实施例中，发光单元ED为有机发光二极管，但不限于此。像素电路200包括开关单元T1、T2、T3、T4、T5和T6、电容C1和C2。在本发明实施例中，开关单元T1～T6可以是非晶硅薄膜晶体管或铟镓锌氧化物薄膜晶体管，但不限于此。举例来说，本发明实施例中的开关单元T1、T3、T4和T5可以用任何N型薄膜晶体管来实现，开关单元T2和T6可以用任何P型薄膜晶体管来实现。

详细而言，开关单元T1具有第一端T11耦接至开关单元T2的第二端T22、第二端T12耦接至节点N1，和控制端G1耦接至节点N2。开关单元T2具有第一端T21耦接至电压源VDD、第二端T22耦接至开关单元T1的第一端T11，和控制端G2耦接至扫描信号线SL1。开关单元T3具有第一端T31耦接至开关单元T1的控制端G1、第二端T32耦接至节点N1，和控制端G3耦接至扫描信号线SL2。开关单元T4具有第一端T41耦接至节点N2、第二端T42耦接至开关单元T1的第一端T11，和控制端G4耦接至扫描信号线SL3。开关单元T5具有第一端T51耦接至数据信号线DL、第二端T52耦接至节点N2，和控制端G5耦接至扫描信号线SL1。开关单元T6具有第一端T61耦接至节点N1、第二端T62耦接至发光单元ED，和控制端G6耦接至扫描信号线SL1。电容C1耦接于节点N1与节点N2之间，电容C2耦接于节点N1与电压源VDD之间。此外，发光单元ED具有第一端ED1耦接至节点N1，和第二端ED2耦接至电压源VSS。

图5是本发明的像素电路200的时序图。如图5所示，于重置周期P1时，扫描信号线SL1上的扫描信号S1操作在高电平，使得开关单元T2和T6根据高电平操作在关闭状态，并且开关单元T5根据高电平操作在开启状态。扫描信号线SL2上的扫描信号S2操作在高电平，使得开关单元T3根据高电平操作在开启状态。扫描信号线SL3上的扫描信号S3操作在高电平，使得开关单元T4根据高电平操作在开启状态。数据信号线DL上的数据信号DATA操作在低电平。因此，节点N1通过开关单元T3和T5被放电至电压源VSS的电平VS，节点N2通过开关单元T5被放电至电平VS。

于重置周期P1后的补偿周期P2时，扫描信号S1操作在高电平，使得开关单元T2和T6根据高电平操作在关闭状态，并且开关单元T5根据高电平操作在开启状态。扫描信号S2操作在低电平，使得开关单元T3根据低电平操作在关闭状态。扫描信号S3操作在高电平，使得开关单元T4根据高电平操作在开启状态。数据信号DATA操作在参考电平VREF。因此，开关单元T5将参考电平VREF输入至节点N2，并且开关单元T1根据参考电平VREF将节点N1从电平VS充电至电平V1。由于节点N1到达电平V1时，电平V1与参考电平VREF的差值为开关单元T1的临界电压Vth(即V1＝VREF-Vth)，使得开关单元T1关闭。须说明的是，参考电平VREF得高于数据信号DATA的低电平来进行补偿程序。

于补偿周期P2后的加载周期P3时，扫描信号S1操作在高电平，使得开关单元T2和T6根据高电平操作在关闭状态，并且开关单元T5根据高电平操作在开启状态。扫描信号S2操作在低电平，使得开关单元T3根据低电平操作在关闭状态。扫描信号S3操作在低电平，使得开关单元T4根据低电平操作在关闭状态。数据信号DATA操作在数据电平VDATA。因此，开关单元T5将数据电平VDATA输入至节点N2，并且藉由电容C1和C2将节点N1从电平V1耦合至电平V2，使得节点N1的电平V2，可以表示为：V2＝VREF-Vth+α(VDATA-VREF)。电平V1和电平V2的差值(即α(VDATA-VREF))与预定系数α有关，并且预定系数α与电容C1和C2的电容值有关，即其中C1o和C2o分别为电容C1和C2的电容值。

于加载周期P3后的发光周期P4时，扫描信号S1操作在低电平，使得开关单元T2和T6根据低电平操作在开启状态，并且开关单元T5根据低电平操作在关闭状态。扫描信号S2操作在低电平，使得开关单元T3根据低电平操作在关闭状态。扫描信号S3操作在低电平，使得开关单元T4根据低电平操作在关闭状态。数据信号DATA操作在低电平。因此，开关单元T6根据电压源VSS上的电平VS以及发光单元ED的跨压VOLED将电平V3输入至节点N1，并且电容C1根据电平V3将节点N2耦合至电平V4，以便开关单元T1根据电平V3和V4操作在开启状态中的饱和状态，并且产生驱动电流Id1驱动发光单元ED。在发光周期P4期间，电平V3如公式1所示，电平V4如公式4所示，以及驱动电流Id1的公式如公式3所示。其中V_GS为在发光周期P4时，节点N2的电平V4减去节点N1的电平V3(即V_GS＝V4-V3)。将电平V3和电平V4带入公式3，化简后可以得到下式：

由公式5可知，驱动电流Id1没有开关单元T1的临界电压Vth和发光单元ED的跨压VOLED的因子，因此驱动电流Id1独立于开关单元T1的临界电压Vth和发光单元ED的跨压VOLED，使得驱动电流Id1不受临界电压Vth和跨压OLED的变异影响。

图6是本发明的像素电路300的一实施例。像素电路300用以产生驱动电流Id1驱动发光单元ED，使得发光单元ED根据驱动电流Id1来发光。在本发明实施例中，发光单元ED为有机发光二极管。像素电路300包括开关单元T1、T2、T3、T4、T5和T6、电容C1和C2。在本发明实施例中，开关单元T1～T6可以是非晶硅薄膜晶体管或铟镓锌氧化物薄膜晶体管，但不限于此。举例来说，本发明实施例中的开关单元T1～T6可以用任何N型薄膜晶体管来实现。

详细而言，开关单元T1具有第一端T11耦接至开关单元T2的第二端T22、第二端T12耦接至节点N1，和控制端G1耦接至节点N2。开关单元T2具有第一端T21耦接至电压源VDD、第二端T22耦接至开关单元T1的第一端T11，和控制端G2耦接至扫描信号线SL1。开关单元T3具有第一端T31耦接至开关单元T1的控制端G1、第二端T32耦接至节点N1，和控制端G3耦接至扫描信号线SL2。开关单元T4具有第一端T41耦接至节点N2、第二端T42耦接至开关单元T1的第一端T11，和控制端G4耦接至扫描信号线SL3。开关单元T5具有第一端T51耦接至数据信号线DL、第二端T52耦接至节点N2，和控制端G5耦接至扫描信号线SL4。开关单元T6具有第一端T61耦接至节点N1、第二端T62耦接至发光单元ED，和控制端G6耦接至扫描信号线SL1。电容C1耦接于节点N1与节点N2之间，电容C2耦接于节点N1与电压源VDD之间。此外，发光单元ED具有第一端ED1耦接至节点N1，和第二端ED2耦接至电压源VSS。

图7是本发明的像素电路300的时序图。如图7所示，于重置周期P1时，扫描信号线SL1上的扫描信号S1操作在低电平，使得开关单元T2和T6根据低电平操作在关闭状态。扫描信号线SL2上的扫描信号S2操作在高电平，使得开关单元T3根据高电平操作在开启状态。扫描信号线SL3上的扫描信号S3操作在高电平，使得开关单元T4根据高电平操作在开启状态。扫描信号线SL4上的扫描信号S4操作在高电平，使得开关单元T5根据高电平操作在开启状态。数据信号线DL上的数据信号DATA操作在低电平。因此，节点N1通过开关单元T3和T5被放电至电压源VSS的电平VS，节点N2通过开关单元T5被放电至电平VS。

于重置周期P1后的补偿周期P2时，扫描信号S1操作在低电平，使得开关单元T2和T6根据低电平操作在关闭状态。扫描信号S2操作在低电平，使得开关单元T3根据低电平操作在关闭状态。扫描信号S3操作在高电平，使得开关单元T4根据高电平操作在开启状态。扫描信号S4操作在高电平，使得开关单元T5根据高电平操作在开启状态。数据信号DATA操作在参考电平VREF。因此，开关单元T5将参考电平VREF输入至节点N2，并且开关单元T1根据参考电平VREF将节点N1从电平VS充电至电平V1。由于节点N1到达电平V1时，电平V1与参考电平VREF的差值为开关单元T1的临界电压Vth(即V1＝VREF-Vth)，使得开关单元T1关闭。须说明的是，参考电平VREF得高于数据信号DATA的低电平来进行补偿程序。

于补偿周期P2后的加载周期P3时，扫描信号S1操作在低电平，使得开关单元T2和T6根据低电平操作在关闭状态。扫描信号S2操作在低电平，使得开关单元T3根据低电平操作在关闭状态。扫描信号S3操作在低电平，使得开关单元T4根据低电平操作在关闭状态。扫描信号S4操作在高电平，使得开关单元T5根据高电平操作在开启状态。数据信号DATA操作在数据电平VDATA。因此，开关单元T5将数据电平VDATA输入至节点N2，并且藉由电容C1和C2将节点N1从电平V1耦合至电平V2，使得节点N1的电平V2，可以表示为：V2＝VREF-Vth+α(VDATA-VREF)。电平V1和电平V2的差值(即α(VDATA-VREF))与预定系数α有关，并且预定系数α与电容C1和C2的电容值有关，即其中C1o和C2o分别为电容C1和C2的电容值。

于加载周期P3后的发光周期P4时，扫描信号S1操作在高电平，使得开关单元T2和T6根据高电平操作在开启状态。扫描信号S2操作在低电平，使得开关单元T3根据低电平操作在关闭状态。扫描信号S3操作在低电平，使得开关单元T4根据低电平操作在关闭状态。扫描信号S4操作在低电平，使得开关单元T5根据低电平操作在关闭状态。数据信号DATA操作在低电平。因此，开关单元T6根据电压源VSS上的电平VS以及发光单元ED的跨压VOLED将电平V3输入至节点N1，并且电容C1根据电平V3将节点N2耦合至电平V4，以便开关单元T1根据电平V3和V4操作在开启状态中的饱和状态，并且产生驱动电流Id1驱动发光单元ED。在发光周期P4期间，电平V3如公式1所示，电平V4如公式2所示，并且，驱动电流Id1的公式如公式3所示。其中V_GS为在发光周期P4时，节点N2的电平V4减去节点N1的电平V3(即V_GS＝V4-V3)。将电平V3和电平V4带入公式3，化简后可以得到下式：

由公式6可知，驱动电流Id1没有开关单元T1的临界电压Vth和发光单元ED的跨压VOLED的因子，因此驱动电流Id1独立于开关单元T1的临界电压Vth和发光单元ED的跨压VOLED，使得驱动电流Id1不受临界电压Vth和跨压OLED的变异影响。

图8是本发明的像素电路400的一实施例。像素电路400用以产生驱动电流Id2驱动发光单元ED，使得发光单元ED根据驱动电流Id2来发光。在本发明实施例中，发光单元ED为有机发光二极管。像素电路400包括开关单元T1、T2、T3、T4、T5和T6、电容C1和C2。在本发明实施例中，开关单元T1～T6可以是非晶硅薄膜晶体管或铟镓锌氧化物薄膜晶体管，但不限于此。举例来说，本发明实施例中的开关单元T1～T6可以用任何N型薄膜晶体管来实现。

详细而言，开关单元T1具有第一端T11耦接至开关单元T2的第二端T22、第二端T12耦接至节点N1，和控制端G1耦接至节点N2。开关单元T2具有第一端T21耦接至电压源VDD、第二端T22耦接至开关单元T1的第一端T11，和控制端G2耦接至扫描信号线SL1。开关单元T3具有第一端T31耦接至开关单元T1的控制端G1、第二端T32耦接至节点N1，和控制端G3耦接至扫描信号线SL2。开关单元T4具有第一端T41耦接至节点N2、第二端T42耦接至开关单元T1的第一端T11，和控制端G4耦接至扫描信号线SL3。开关单元T5具有第一端T51耦接至数据信号线DL、第二端T52耦接至节点N2，和控制端G5耦接至扫描信号线SL4。开关单元T6具有第一端T61耦接至节点N1、第二端T62耦接至发光单元ED，和控制端G6耦接至扫描信号线SL5。电容C1耦接于节点N1与节点N2之间，电容C2耦接于节点N1与电压源VDD之间。此外，发光单元ED具有第一端ED1耦接至节点N1，和第二端ED2耦接至电压源VSS。

图9是本发明的像素电路400的时序图。如图9所示，于重置周期P1时，扫描信号线SL1上的扫描信号S1操作在低电平，使得开关单元T2根据低电平操作在关闭状态。扫描信号线SL2上的扫描信号S2操作在高电平，使得开关单元T3根据高电平操作在开启状态。扫描信号线SL3上的扫描信号S3操作在高电平，使得开关单元T4根据高电平操作在开启状态。扫描信号线SL4上的扫描信号S4操作在高电平，使得开关单元T5根据高电平操作在开启状态。扫描信号线SL5上的扫描信号S5操作在低电平，使得开关单元T6根据低电平操作在关闭状态。数据信号线DL上的数据信号DATA操作在低电平。因此，节点N1通过开关单元T3和T5被放电至电压源VSS的电平VS，节点N2通过开关单元T5被放电至电平VS。在某些实施例中，于重置周期P1时，开关单元T4操作在关闭状态。

于重置周期P1后的补偿周期P2时，扫描信号S1操作在高电平，使得开关单元T2根据高电平操作在开启状态。扫描信号S2操作在低电平，使得开关单元T3根据低电平操作在关闭状态。扫描信号S3操作在高电平，使得开关单元T4根据高电平操作在开启状态。扫描信号S4操作在低电平，使得开关单元T5根据低电平操作在关闭状态。扫描信号S5操作在低电平，使得开关单元T6根据低电平VL5操作在关闭状态。数据信号DATA操作在低电平。因此，开关单元T2将电压源VDD的电平VD输入至节点N2，并且开关单元T1根据电平VD将节点N1从电平VS充电至电平V1。由于节点N1到达电平V1时，电平V1与电平VD的差值为开关单元T1的临界电压Vth(即V1＝VD-Vth)，使得开关单元T1关闭。

于补偿周期P2后的加载周期P3时，扫描信号S1操作在低电平，使得开关单元T2根据低电平操作在关闭状态。扫描信号S2操作在低电平，使得开关单元T3根据低电平操作在关闭状态。扫描信号S3操作在低电平，使得开关单元T4根据低电平操作在关闭状态。扫描信号S4操作在高电平，使得开关单元T5根据高电平操作在开启状态。扫描信号S5操作在低电平，使得开关单元T6根据低电平操作在关闭状态。数据信号DATA操作在数据电平VDATA。因此，开关单元T5将数据电平VDATA输入至节点N2，并且藉由电容C1和C2将节点N1从电平V1耦合至电平V2，使得节点N1的电平V2，可以表示为：V2＝VD-Vth+α(VDATA-VD)。电平V1和电平V2的差值(即α(VDATA-VD))与预定系数α有关，并且预定系数α与电容C1和C2的电容值有关，即其中C1o和C2o分别为电容C1和C2的电容值。

于加载周期P3后的发光周期P4时，扫描信号S1操作在高电平，使得开关单元T2根据高电平操作在开启状态。扫描信号S2操作在低电平，使得开关单元T3根据低电平操作在关闭状态。扫描信号S3操作在低电平，使得开关单元T4根据低电平操作在关闭状态。扫描信号S4操作在低电平，使得开关单元T5根据低电平操作在关闭状态。扫描信号S5操作在高电平，使得开关单元T6根据高电平操作在开启状态。数据信号DATA操作在低电平。因此，开关单元T6根据电压源VSS上的电平VS以及发光单元ED的跨压VOLED将电平V3输入至节点N1，并且电容C1根据电平V3将节点N2耦合至电平V4，以便开关单元T1根据电平V3和V4操作在开启状态中的饱和状态，并且产生驱动电流Id2驱动发光单元ED。在发光周期P4期间，电平V3和V4如下所示：

V3＝VS+VOLED ---公式7

V4＝VDATA+(VS+VOLED-(VD-Vth+α(VDATA-VD))) --公式8

驱动电流Id2的公式如下所示：

其中V_GS为在发光周期P4时，节点N2的电平V4减去节点N1的电平V3(即V_GS＝V4-V3)。将电平V3和电平V4带入公式9，化简后可以得到下式：

由公式10可知，驱动电流Id1没有开关单元T1的临界电压Vth和发光单元ED的跨压VOLED的因子，因此驱动电流Id2独立于开关单元T1的临界电压Vth和发光单元ED的跨压VOLED，使得驱动电流Id2不受临界电压Vth和跨压OLED的变异影响。

图10是本发明的像素电路400的另一时序图。如图10所示，于重置周期P1时，扫描信号线SL1上的扫描信号S1操作在高电平，使得开关单元T2根据高电平操作在开启状态。扫描信号线SL2上的扫描信号S2操作在高电平，使得开关单元T3根据高电平操作在开启状态。扫描信号线SL3上的扫描信号S3操作在高电平，使得开关单元T4根据高电平操作在开启状态。扫描信号线SL4上的扫描信号S4操作在低电平，使得开关单元T5根据低电平操作在关闭状态。扫描信号线SL5上的扫描信号S5操作在低电平，使得开关单元T6根据低电平操作在关闭状态。电压源VDD上的电压信号DD操作在低电平。数据信号线DL上的数据信号DATA操作在低电平。因此，节点N1通过开关单元T1和T2被放电至电压源VSS的电平VS，节点N2通过开关单元T2和T4被放电至电平VS。

于重置周期P1后的补偿周期P2时，扫描信号S1操作在高电平，使得开关单元T2根据高电平操作在开启状态。扫描信号S2操作在低电平，使得开关单元T3根据低电平操作在关闭状态。扫描信号S3操作在高电平，使得开关单元T4根据高电平操作在开启状态。扫描信号S4操作在低电平，使得开关单元T5根据低电平操作在关闭状态。扫描信号S5操作在低电平，使得开关单元T6根据低电平操作在关闭状态。电压信号DD操作在电平VD。数据信号DATA操作在低电平。因此，开关单元T2将电压源VDD的电平VD输入至节点N2，并且开关单元T1根据电平VD将节点N1从电平VS充电至电平V1。由于节点N1到达电平V1时，电平V1与电平VD的差值为开关单元T1的临界电压Vth(即V1＝VD-Vth)，使得开关单元T1关闭。

于补偿周期P2后的加载周期P3时，扫描信号S1操作在低电平，使得开关单元T2根据低电平操作在关闭状态。扫描信号S2操作在低电平，使得开关单元T3根据低电平操作在关闭状态。扫描信号S3操作在低电平，使得开关单元T4根据低电平操作在关闭状态。扫描信号S4操作在高电平，使得开关单元T5根据高电平操作在开启状态。扫描信号S5操作在低电平，使得开关单元T6根据低电平操作在关闭状态。电压信号DD操作在电平VD。数据信号DATA操作在数据电平VDATA。因此，开关单元T5将数据电平VDATA输入至节点N2，并且藉由电容C1和C2将节点N1从电平V1耦合至电平V2，使得节点N1的电平V2，可以表示为：V2＝VD-Vth+α(VDATA-VD)。电平V1和电平V2的差值(即α(VDATA-VD))与预定系数α有关，并且预定系数α与电容C1和C2的电容值有关，即其中C1o和C2o分别为电容C1和C2的电容值。

于加载周期P3后的发光周期P4时，扫描信号S1操作在高电平，使得开关单元T2根据高电平操作在开启状态。扫描信号S2操作在低电平，使得开关单元T3根据低电平操作在关闭状态。扫描信号S3操作在低电平，使得开关单元T4根据低电平操作在关闭状态。扫描信号S4操作在低电平，使得开关单元T5根据低电平操作在关闭状态。扫描信号S5操作在高电平，使得开关单元T6根据高电平操作在开启状态。电压信号DD操作在电平VD。数据信号DATA操作在低电平。因此，开关单元T6根据电压源VSS上的电平VS以及发光单元ED的跨压VOLED将电平V3输入至节点N1，并且电容C1根据电平V3将节点N2耦合至电平V4，以便开关单元T1根据电平V3和V4操作在开启状态中的饱和状态，并且产生驱动电流Id2驱动发光单元ED。在发光周期P4期间，电平V3如公式7所示，电平V4如公式8所示，并且驱动电流Id2的公式如公式9所示。其中V_GS为在发光周期P4时，节点N2的电平V4减去节点N1的电平V3(即V_GS＝V4-V3)。将电平V3和电平V4带入公式9，化简后可以得到下式：

由公式11可知，驱动电流Id2没有开关单元T1的临界电压Vth和发光单元ED的跨压VOLED的因子，因此驱动电流Id2独立于开关单元T1的临界电压Vth和发光单元ED的跨压VOLED，使得驱动电流Id2不受临界电压Vth和跨压OLED的变异影响。

在某些实施例中，本发明的时序图(即图2、图3、图5、图7、图9和图10)的各周期之间(即重置周期P1和补偿周期P2之间、补偿周期P2和加载周期P3之间、加载周期P3和发光周期P4之间)可能具有一缓冲期，以方便像素电路的设计与操作。

综合以上所述，本发明提供一种显示面板的像素电路以及对应的驱动方法，藉由多个开关单元与电容组合的像素电路，产生与开关单元的临界电压(例如Vth)和发光单元的跨压(例如VOLED)无关的驱动电流。因此，在使用一段时间后，即便开关单元的临界电压以及发光单元的跨压上升，本发明能够维持发光单元的驱动电流来改善像素的亮度衰减，和显示面板的不同像素在显示相同亮度色彩时亮度不均匀的问题。

以上说明是执行本发明的最佳模式。本领域技术人员应能知悉在不脱离本发明的精神和架构的前提下，当可作些许更动、替换和置换。本发明的权利要求范围当视所附的权利要求范围而定。

Claims

1.一种像素电路，用以驱动一发光单元，其特征在于，包括：

一第一开关单元，具有一第一端、一第二端耦接至一第一节点，和一控制端耦接至一第二节点；

一第二开关单元，具有一第一端耦接至一第一电压源、一第二端耦接至该第一开关单元的第一端，和一控制端耦接至一第一扫描信号线；

一第三开关单元，具有一第一端耦接至该第一开关单元的控制端、一第二端耦接至该第一节点，和一控制端耦接至一第二扫描信号线；

一第四开关单元，具有一第一端耦接至该第二节点、一第二端耦接至该第一开关单元的第一端，和一控制端耦接至一第三扫描信号线；

一第五开关单元，具有一第一端耦接至一数据信号线、一第二端耦接至该第二节点，和一控制端耦接至一第四扫描信号线；

一第一电容，耦接于该第一节点与该第二节点之间；以及

一第二电容，耦接于该第一节点与该第一电压源之间。

2.根据权利要求1所述的像素电路，其特征在于，其中于一重置周期时，该第二开关单元操作在关闭状态，并且该第三、该第四和该第五开关单元操作在开启状态，使得该第一节点和该第二节点通过该第五开关单元被放电至一第二电压源的电平。

3.根据权利要求2所述的像素电路，其特征在于，其中于该重置周期后的一补偿周期时，该第二和该第三开关单元操作在关闭状态，并且该第四和该第五开关单元操作在开启状态，使得该第五开关单元将一参考电平输入至该第二节点，并且该第一开关单元根据该参考电平将该第一节点充电至一第一电平，其中该第一电平与该参考电平相差一临界电压。

4.根据权利要求3所述的像素电路，其特征在于，其中于该补偿周期后的一加载周期时，该第二、该第三和该第四开关单元操作在关闭状态，并且该第五开关单元操作在开启状态，使得该第五开关单元将一数据电平输入至该第二节点，并且藉由该第一电容与该第二电容将该第一节点耦合至一第二电平。

5.根据权利要求4所述的像素电路，其特征在于，其中于该加载周期后的一发光周期时，该第三、该第四和该第五开关单元操作在关闭状态，并且该第一和该第二开关单元操作在开启状态，使得该第一节点根据该第二电压源的电平被操作在一第三电平，并且该第一电容根据该第三电平将该第二节点耦合至一第四电平，以便该第一开关单元根据该第三电平和该第四电平产生一驱动电流驱动该发光单元，其中该第三电平相依于该第二电压源的电平与该发光单元的一跨压。

6.根据权利要求5所述的像素电路，其特征在于，其中该第二开关单元为P型晶体管，并且该第一扫描信号线与该第四扫描信号线相同。

7.根据权利要求4所述的像素电路，其特征在于，还包括：

一第六开关单元，具有一第一端耦接至该第一节点、一第二端耦接至该发光单元，和一控制端耦接至一第五扫描信号线，

其中于该加载周期后的一发光周期时，该第三、该第四和该第五开关单元操作在关闭状态，并且该第一、该第二和该第六开关单元操作在开启状态，使得该第六开关单元根据该第二电压源的电平将一第三电平输入至该第一节点，并且该第一电容根据该第三电平将第二节点耦合至一第四电平，以便该第一开关单元根据该第三电平和该第四电平产生一驱动电流驱动该发光单元，其中该第三电平相依于该第二电压源的电平与该发光单元的一跨压。

8.根据权利要求7所述的像素电路，其特征在于，其中该第二和该第六开关单元为P型晶体管，并且该第一扫描信号线、该第四扫描信号线和该第五扫描信号线相同。

9.根据权利要求7所述的像素电路，其特征在于，该第一扫描信号线与该第五扫描信号线相同。

10.根据权利要求2所述的像素电路，其特征在于，还包括：

其中于该重置周期后的一补偿周期时，该第三、该第五和该第六开关单元操作在关闭状态，并且该第二和该第四开关单元操作在开启状态，使得该第二开关单元将一高电平输入至该第二节点，并且该第一开关单元根据该高电平将该第一节点充电至一第一电平，其中该第一电平与该高电平相差一临界电压。

11.根据权利要求10所述的像素电路，其特征在于，其中于该补偿周期后的一加载周期时，该第二、该第三、该第四和该第六开关单元操作在关闭状态，并且该第五开关单元操作在开启状态，使得该第五开关单元将一数据电平输入至该第二节点，并且藉由该第一电容与该第二电容将该第一节点耦合至一第二电平。

12.根据权利要求11所述的像素电路，其特征在于，其中于该加载周期后的一发光周期时，该第三、该第四和该第五开关单元操作在关闭状态，并且该第一、该第二和该第六开关单元操作在开启状态，使得该第六开关单元根据该第二电压源的电平将一第三电平输入至该第一节点，并且该第一电容根据该第三电平将该第二节点耦合至一第四电平，以便该第一开关单元根据该第三电平和该第四电平产生一驱动电流驱动该发光单元，其中该第三电平相依于该第二电压源的电平与该发光单元的一跨压。

13.根据权利要求1所述的像素电路，其特征在于，还包括：

其中于一重置周期时，该第五和该第六开关单元操作在关闭状态，并且该第一、该第二、该第三和该第四开关单元操作在开启状态，使得该第一节点和该第二节点通过该第二开关单元被放电至一第二电压源的电平。

14.根据权利要求13所述的像素电路，其特征在于，其中于该重置周期后的一补偿周期时，该第三、该第五和该第六开关单元操作在关闭状态，并且该第二和第四开关单元操作在开启状态，使得该第二开关单元将该第一电压源的一高电平输入至该第二节点，并且该第一开关单元根据该高电平将该第一节点充电至一第一电平，其中该第一电平与该高电平相差一临界电压。

15.根据权利要求14所述的像素电路，其特征在于，其中于该补偿周期后的一加载周期时，该第二、该第三、该第四和该第六开关单元操作在关闭状态，并且该第五开关单元操作在开启状态，使得该第五开关单元将一数据电平输入至该第二节点，并且藉由该第一电容与该第二电容将该第一节点耦合至一第二电平。

16.根据权利要求15所述的像素电路，其特征在于，其中于该加载周期后的一发光周期时，该第三、该第四和该第五开关单元操作在关闭状态，并且该第一、该第二和该第六开关单元操作在开启状态，使得该第六开关单元根据该第二电压源的电平将一第三电平输入至该第一节点，并且该第一电容根据该第三电平将该第二节点耦合至一第四电平，以便该第一开关单元根据该第三电平和该第四电平产生一驱动电流驱动该发光单元，其中该第三电平相依于该第二电压源的电平与该发光单元的一跨压。

17.根据权利要求4、11或15所述的像素电路，其特征在于，其中该第二电平与该第一电平的差值与一预定系数有关，并且该预定系数与该第一电容以及该第二电容的电容值有关。

18.根据权利要求5、7、12或16所述的像素电路，其特征在于，其中该第三电平与该第四电平的差值相依于该数据电平与一预定系数。

19.根据权利要求5、7、12或16所述的像素电路，其特征在于，其中该驱动电流独立于该临界电压和该跨压。