JP2009122335A - 表示装置、表示装置の駆動方法および電子機器 - Google Patents
表示装置、表示装置の駆動方法および電子機器 Download PDFInfo
- Publication number
- JP2009122335A JP2009122335A JP2007295382A JP2007295382A JP2009122335A JP 2009122335 A JP2009122335 A JP 2009122335A JP 2007295382 A JP2007295382 A JP 2007295382A JP 2007295382 A JP2007295382 A JP 2007295382A JP 2009122335 A JP2009122335 A JP 2009122335A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- transistor
- power supply
- signal
- reference potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 59
- 238000012937 correction Methods 0.000 claims abstract description 133
- 238000012545 processing Methods 0.000 claims abstract description 29
- 230000008878 coupling Effects 0.000 claims abstract description 16
- 238000010168 coupling process Methods 0.000 claims abstract description 16
- 238000005859 coupling reaction Methods 0.000 claims abstract description 16
- 230000008569 process Effects 0.000 claims description 48
- 239000011159 matrix material Substances 0.000 claims description 17
- 238000003860 storage Methods 0.000 claims description 14
- 230000007704 transition Effects 0.000 claims description 10
- 230000004044 response Effects 0.000 claims description 8
- 238000005401 electroluminescence Methods 0.000 description 96
- 238000010586 diagram Methods 0.000 description 36
- 239000003990 capacitor Substances 0.000 description 30
- 239000010410 layer Substances 0.000 description 13
- 239000010408 film Substances 0.000 description 12
- 241000750042 Vini Species 0.000 description 11
- 230000006870 function Effects 0.000 description 9
- 230000008859 change Effects 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 239000008186 active pharmaceutical agent Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 230000007423 decrease Effects 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 239000012044 organic layer Substances 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 101150010989 VCATH gene Proteins 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 206010047571 Visual impairment Diseases 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 230000005525 hole transport Effects 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
【課題】閾値補正処理の終了時の容量カップリングによる駆動トランジスタのゲート電位の変動の影響を受けることなく、映像信号の書込み処理および移動度補正処理を安定して行うことによって表示品質をより向上できるようにする。
【解決手段】閾値補正処理の終了直前のタイミングから終了後までの一定期間、第1基準電位Vofs1に代えて当該基準電位Vofs1よりも高い第2基準電位Vofs2を駆動トランジスタ22のゲート電極に書き込むようにすることで、書込みパルスWSの立下がり時の容量カップリングによる電位の飛び込みによる駆動トランジスタのゲート電位Vgの低下があったとしても、その低下したゲート電位Vgを第1基準電位Vofs1とほぼ同電位に抑えるようにする。
【選択図】図11
【解決手段】閾値補正処理の終了直前のタイミングから終了後までの一定期間、第1基準電位Vofs1に代えて当該基準電位Vofs1よりも高い第2基準電位Vofs2を駆動トランジスタ22のゲート電極に書き込むようにすることで、書込みパルスWSの立下がり時の容量カップリングによる電位の飛び込みによる駆動トランジスタのゲート電位Vgの低下があったとしても、その低下したゲート電位Vgを第1基準電位Vofs1とほぼ同電位に抑えるようにする。
【選択図】図11
Description
本発明は、表示装置、表示装置の駆動方法および電子機器に関し、特に電気光学素子を含む画素が行列状(マトリクス状)に2次元配置された平面型(フラットパネル型)の表示装置、当該表示装置の駆動方法および当該表示装置を有する電子機器に関する。
近年、画像表示を行う表示装置の分野では、発光素子を含む画素(画素回路)が行列状に配置されてなる平面型の表示装置が急速に普及している。平面型の表示装置としては、画素の発光素子として、デバイスに流れる電流値に応じて発光輝度が変化するいわゆる電流駆動型の電気光学素子、例えば有機薄膜に電界をかけると発光する現象を利用した有機EL(Electro Luminescence)素子を用いた有機EL表示装置が開発され、商品化が進められている。
有機EL表示装置は次のような特長を持っている。すなわち、有機EL素子は、10V以下の印加電圧で駆動できるために低消費電力である。有機EL素子は、自発光素子であるために、画素ごとに液晶にて光源(バックライト)からの光強度を制御することによって画像を表示する液晶表示装置に比べて、画像の視認性が高く、しかもバックライト等の照明部材を必要としないために軽量化および薄型化が容易である。さらに、有機EL素子の応答速度が数μsec程度と非常に高速であるために動画表示時の残像が発生しない。
有機EL表示装置では、液晶表示装置と同様に、その駆動方式として単純(パッシブ)マトリクス方式とアクティブマトリクス方式とを採ることができる。ただし、単純マトリクス方式の表示装置は、構造が簡単であるものの、電気光学素子の発光期間が走査線(即ち、画素数)の増加によって減少するために、大型でかつ高精細な表示装置の実現が難しいなどの問題がある。
そのため、近年、電気光学素子に流れる電流を、当該電気光学素子と同じ画素内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタ(一般には、TFT(Thin Film Transistor;薄膜トランジスタ))によって制御するアクティブマトリクス方式の表示装置の開発が盛んに行われている。アクティブマトリクス方式の表示装置は、電気光学素子が1フレームの期間に亘って発光を持続するために、大型でかつ高精細な表示装置の実現が容易である。
ところで、一般的に、有機EL素子のI−V特性(電流−電圧特性)は、時間が経過すると劣化(いわゆる、経時劣化)することが知られている。有機EL素子を電流駆動するトランジスタ(以下、「駆動トランジスタ」と記述する)としてNチャネル型のTFTを用いた画素回路では、駆動トランジスタのソース側に有機EL素子が接続されることになるために、有機EL素子のI−V特性が経時劣化すると、駆動トランジスタのゲート−ソース間電圧Vgsが変化し、その結果、有機EL素子の発光輝度も変化する。
このことについてより具体的に説明する。駆動トランジスタのソース電位は、当該駆動トランジスタと有機EL素子の動作点で決まる。そして、有機EL素子のI−V特性が劣化すると、駆動トランジスタと有機EL素子の動作点が変動してしまうために、駆動トランジスタのゲートに同じ電圧を印加したとしても駆動トランジスタのソース電位が変化する。これにより、駆動トランジスタのソース−ゲート間電圧Vgsが変化するために、当該駆動トランジスタに流れる電流値が変化する。その結果、有機EL素子に流れる電流値も変化するために、有機EL素子の発光輝度が変化することになる。
また、ポリシリコンTFTを用いた画素回路では、有機EL素子のI−V特性の経時劣化に加えて、駆動トランジスタの閾値電圧Vthや、駆動トランジスタのチャネルを構成する半導体薄膜の移動度(以下、「駆動トランジスタの移動度」と記述する)μが経時的に変化したり、製造プロセスのばらつきによって閾値電圧Vthや移動度μが画素ごとに異なったりする(個々のトランジスタ特性にばらつきがある)。
駆動トランジスタの閾値電圧Vthや移動度μが画素ごとに異なると、画素ごとに駆動トランジスタに流れる電流値にばらつきが生じるために、駆動トランジスタのゲート電極に画素間で同じ電圧を印加しても、有機EL素子の発光輝度に画素間でばらつきが生じ、その結果、画面のユニフォーミティ(一様性)が損なわれる。
そこで、有機EL素子のI−V特性が経時劣化したり、駆動トランジスタの閾値電圧Vthや移動度μが経時変化したりしても、それらの影響を受けることなく、有機EL素子の発光輝度を一定に保つようにするために、有機EL素子の特性変動に対する補償機能、さらには駆動トランジスタの閾値電圧Vthの変動に対する補正(以下、「閾値補正」と記述する)や、駆動トランジスタの移動度μの変動に対する補正(以下、「移動度補正」と記述する)の各補正機能を画素回路の各々に持たせる構成を採っている(例えば、特許文献1参照)。
このように、画素回路の各々に、有機EL素子の特性変動に対する補償機能および駆動トランジスタの閾値電圧Vthや移動度μの変動に対する補正機能を持たせることで、有機EL素子のI−V特性が経時劣化したり、駆動トランジスタの閾値電圧Vthや移動度μが経時変化したりしたとしても、それらの影響を受けることなく、有機EL素子の発光輝度を一定に保つことができるために、有機EL表示装置の表示品質を改善できる。
特許文献1記載の従来技術では、画素回路の各々に、有機EL素子の特性変動に対する補償機能および駆動トランジスタの閾値電圧Vthや移動度μの変動に対する補正機能を持たせることで、有機EL素子のI−V特性が経時劣化したり、駆動トランジスタの閾値電圧Vthや移動度μが経時変化したりしたとしても、それらの影響を受けることなく、有機EL素子の発光輝度を一定に保つことができるが、その反面、画素回路を構成する素子数が多く、画素サイズの微細化、ひいては表示装置の高精細化の妨げとなる。
これに対して、画素回路を構成する素子数や配線数の削減を図るために、例えば、画素回路の駆動トランジスタに供給する電源電位を切り替え可能な構成とし、当該電源電位の切り替えによって有機EL素子の発光/非発光を制御するトランジスタと、駆動トランジスタのソース電位を初期化するトランジスタを省略し、さらに、駆動トランジスタのゲート電位に与える基準電位を映像信号と同じ信号線から供給する構成を採ることで、駆動トランジスタのゲート電位を初期化するトランジスタを省略した画素回路が本願出願人によって提案されている(特願2006−141836号明細書参照)。
この提案に係る画素構成を採ることにより、必要最小限の構成素子数、具体的には、輝度情報に応じた映像信号の信号電圧を画素内に書き込む書込みトランジスタと、この書込みトランジスタによって書き込まれた映像信号の信号電圧を保持する保持容量と、この保持容量に保持された映像信号の信号電圧に基づいて有機EL素子を駆動する駆動トランジスタとによって画素回路を構成できる。
この画素回路の場合は、書込みトランジスタのゲート電極に印加される書込みパルスがアクティブになり、書込みトランジスタが導通状態になると、信号線を通して供給される基準電位が駆動トランジスタのゲート電極に印加されることによってゲート電位の基準電位への初期化が行われ、しかる後閾値補正処理が行われる。
閾値補正処理が終わって書込みパルスが非アクティブとなり、書込みトランジスタが非導通状態になるときに、書込みパルスのアクティブ状態から非アクティブ状態への遷移時の瞬間的な電位変化が、書込みトランジスタのゲート−ドレイン間に存在する寄生容量によるカップリングによって駆動トランジスタのゲート電極に飛び込むために、駆動トランジスタのゲート電位が変動する。
そして、閾値補正処理の終了後に書込みトランジスタによる映像信号の書込み処理と移動度補正処理が同時に実行される訳であるが、駆動トランジスタのゲート電位の変動により、映像信号の書込み時のゲート電位の変動量が容量カップリングによる電位変動分だけ増えるために、映像信号の書込みが完了するまでの時間が長くなる。すると、映像信号の書込みが終わらないうちに移動度補正が必要以上にかかり、補正過剰となってしまうために移動度補正を安定して行えなくなり、その結果、発光輝度の画素間でのばらつきに起因するスジムラが悪化する(その詳細については後述する)。
そこで、本発明は、閾値補正処理の終了時の容量カップリングによる駆動トランジスタのゲート電位の変動の影響を受けることなく、映像信号の書込み処理および移動度補正処理を安定して行うことによって表示品質をより向上できるようにした表示装置、当該表示装置の駆動方法および当該表示装置を用いた電子機器を提供することを目的とする。
本発明による表示装置は、
電気光学素子と、
ゲート電極が走査線に接続され、一方の電極が信号線に接続された書込みトランジスタと、
ゲート電極が前記書込みトランジスタの他方の電極に接続され、一方の電極が電源供給線に接続され、他方の電極が前記電気光学素子のアノード電極に接続された駆動トランジスタと、
一方の電極が前記駆動トランジスタのゲート電極に接続され、他方の電極が前記駆動トランジスタの他方の電極に接続された保持容量と
を有する画素が行列状に配置された画素アレイ部と、
前記電源供給線に第1電源電位と当該第1電源電位よりも低い第2電源電位とを選択的に供給する電源供給走査回路と、
前記信号線に対して映像信号と、第1基準電位と、当該第1基準電位よりも絶対値が大きい第2基準電位とを選択的に出力する信号出力回路とを備え、
前記電源供給走査回路は、
前記電源供給線を介して前記駆動トランジスタの他方の電極に前記第2電源電位を供給することによって当該他方の電極の電位の初期化を行った後、前記電源供給線の電位を前記第2電源電位から前記第1電源電位に切り替え、
前記信号出力回路は、
前記走査線を通して与えられる走査信号によって前記書込みトランジスタが導通状態にあるときに、前記信号線に前記第1基準電位を出力し、前記書込みトランジスタを介して前記駆動トランジスタのゲート電極に供給することによって当該ゲート電極の電位の初期化を行い、
次いで、前記駆動トランジスタのゲート電極の初期化電位を基準として当該初期化電位から前記駆動トランジスタの閾値電圧を減じた電位に向かって、前記駆動トランジスタの他方の電極の電位を変化させる閾値補正処理が終了する直前のタイミングから一定期間前記第1基準電位に代えて前記第2基準電位を前記信号線に出力して前記書込みトランジスタを介して前記駆動トランジスタのゲート電極に供給し、
次いで、前記一定期間の終了後に前記映像信号を前記信号線に出力し、前記書込みトランジスタを介して前記駆動トランジスタのゲート電極に供給する
構成となっている。
電気光学素子と、
ゲート電極が走査線に接続され、一方の電極が信号線に接続された書込みトランジスタと、
ゲート電極が前記書込みトランジスタの他方の電極に接続され、一方の電極が電源供給線に接続され、他方の電極が前記電気光学素子のアノード電極に接続された駆動トランジスタと、
一方の電極が前記駆動トランジスタのゲート電極に接続され、他方の電極が前記駆動トランジスタの他方の電極に接続された保持容量と
を有する画素が行列状に配置された画素アレイ部と、
前記電源供給線に第1電源電位と当該第1電源電位よりも低い第2電源電位とを選択的に供給する電源供給走査回路と、
前記信号線に対して映像信号と、第1基準電位と、当該第1基準電位よりも絶対値が大きい第2基準電位とを選択的に出力する信号出力回路とを備え、
前記電源供給走査回路は、
前記電源供給線を介して前記駆動トランジスタの他方の電極に前記第2電源電位を供給することによって当該他方の電極の電位の初期化を行った後、前記電源供給線の電位を前記第2電源電位から前記第1電源電位に切り替え、
前記信号出力回路は、
前記走査線を通して与えられる走査信号によって前記書込みトランジスタが導通状態にあるときに、前記信号線に前記第1基準電位を出力し、前記書込みトランジスタを介して前記駆動トランジスタのゲート電極に供給することによって当該ゲート電極の電位の初期化を行い、
次いで、前記駆動トランジスタのゲート電極の初期化電位を基準として当該初期化電位から前記駆動トランジスタの閾値電圧を減じた電位に向かって、前記駆動トランジスタの他方の電極の電位を変化させる閾値補正処理が終了する直前のタイミングから一定期間前記第1基準電位に代えて前記第2基準電位を前記信号線に出力して前記書込みトランジスタを介して前記駆動トランジスタのゲート電極に供給し、
次いで、前記一定期間の終了後に前記映像信号を前記信号線に出力し、前記書込みトランジスタを介して前記駆動トランジスタのゲート電極に供給する
構成となっている。
上記構成の表示装置および当該表示装置を有する電子機器において、閾値補正処理が終了する直前のタイミングから一定期間駆動トランジスタのゲート電極に書き込む基準電位を第1基準電位から当該第1基準電位よりも絶対値が大きい第2基準電位に切り替えることで、閾値補正処理が終わって走査信号である書込みパルスがアクティブ状態から非アクティブ状態へ遷移するときの書込みトランジスタのゲート−ドレイン間に存在する寄生容量によるカップリングによって駆動トランジスタのゲート電位が変動したとしても、第2基準電位からの変動となるために、第1基準電位に対する変動量が最小限に抑えられる。これにより、映像信号を書き込むときには第1基準電位の近傍電位から書き込めば良いことになる。すなわち、書込みパルスがアクティブ状態から非アクティブ状態へ遷移するときの容量カップリングに起因して映像信号を書き込むときの電圧振幅が広がり、映像信号の書込みが完了するまでの時間が長くなるのを回避できる。
本発明によれば、書込みパルスがアクティブ状態から非アクティブ状態へ遷移するときの容量カップリングに起因して映像信号を書き込むときの電圧振幅が広がり、映像信号の書込みが完了するまでの時間が長くなるのを回避できることにより、映像信号の書込み処理と移動度補正を安定して行うことができる、即ち移動度補正が過剰補正となったりすることなく、所望の移動度補正処理を確実に実行できるために、移動度補正処理に伴う表示品質の改善効果を十分に得ることができる。
以下、本発明の実施の形態について図面を参照して詳細に説明する。
[システム構成]
図1は、本発明が適用されるアクティブマトリクス型表示装置の構成の概略を示すシステム構成図である。
図1は、本発明が適用されるアクティブマトリクス型表示装置の構成の概略を示すシステム構成図である。
ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機EL素子(有機電界発光素子)を画素(画素回路)の発光素子として用いたアクティブマトリクス型有機EL表示装置の場合を例に挙げて説明するものとする。
図1に示すように、有機EL表示装置10は、発光素子を含む複数の画素(PXLC)20と、当該画素20が行列状(マトリクス状)に2次元配置された画素アレイ部30と、当該画素アレイ部30の周辺に配置され、各画素20を駆動する駆動部とを有する構成となっている。画素20を駆動する駆動部としては、例えば、書込み走査回路40、電源供給走査回路50および信号出力回路60が設けられている。
ここで、有機EL表示装置10がカラー表示用の場合は、1つの画素は複数の副画素から構成され、この副画素が画素20に相当することになる。より具体的には、カラー表示用の表示装置では、1つの画素は、赤色光(R)を発光する副画素、緑色光(G)を発光する副画素、青色光(B)を発光する副画素の3つの副画素から構成される。
ただし、1つの画素としては、RGBの3原色の副画素の組み合わせに限られるものではなく、3原色の副画素にさらに1色あるいは複数色の副画素を加えて1つの画素を構成することも可能である。より具体的には、例えば、輝度向上のために白色光(W)を発光する副画素を加えて1つの画素を構成したり、色再現範囲を拡大するために補色光を発光する少なくとも1つの副画素を加えて1つの画素を構成したりすることも可能である。
画素アレイ部30には、m行n列の画素20の配列に対して、第1の方向(図1では、左右方向/水平方向)に沿って走査線31−1〜31−mと電源供給線32−1〜32−mとが画素行ごとに配線され、第1の方向と直交する第2の方向(図1では、上下方向/垂直方向)にそって信号線33−1〜33−nが画素列ごとに配線されている。
走査線31−1〜31−mは、書込み走査回路40の対応する行の出力端にそれぞれ接続されている。電源供給線32−1〜32−mは、電源供給走査回路50の対応する行の出力端にそれぞれ接続されている。信号線33−1〜33−nは、信号出力回路60の対応する列の出力端にそれぞれ接続されている。
画素アレイ部30は、通常、ガラス基板などの透明絶縁基板上に形成されている。これにより、有機EL表示装置10は、平面型(フラット型)のパネル構造となっている。画素アレイ部30の各画素20の駆動回路は、アモルファスシリコンTFTまたは低温ポリシリコンTFTを用いて形成することができる。低温ポリシリコンTFTを用いる場合には、書込み走査回路40、電源供給走査回路50および信号出力回路60についても、画素アレイ部30を形成する表示パネル(基板)70上に実装することができる。
書込み走査回路40は、クロックパルスckに同期してスタートパルスspを順にシフト(転送)するシフトレジスタ等によって構成され、画素アレイ部30の各画素20への映像信号の書込みに際して、走査線31−1〜31−mに順次書込みパルス(走査信号)WS1〜WSmを供給することによって画素アレイ部30の各画素20を行単位で順番に走査(線順次走査)する。
電源供給走査回路50は、クロックパルスckに同期してスタートパルスspを順にシフトするシフトレジスタ等によって構成され、書込み走査回路40による線順次走査に同期して、第1電源電位Vccpと当該第1電源電位Vccpよりも低い第2電源電位Viniで切り替わる電源供給線電位DS1〜DSmを電源供給線32−1〜32−mに供給することにより、画素20の発光/非発光の制御を行なうとともに、発光素子である有機EL素子に駆動電流を供給する。
信号出力回路60は、信号供給源(図示せず)から供給される輝度情報に応じた映像信号の信号電圧(以下、単に「信号電圧」と記述する場合もある)Vsigと基準電位Vofsのいずれか一方を適宜選択し、信号線33−1〜33−nを介して画素アレイ部30の各画素20に対して例えば行単位で書き込む。すなわち、信号出力回路60は、映像信号の信号電圧Vsigを行(ライン)単位で書き込む線順次書き込みの駆動形態を採っている。
ここで、基準電位Vofsは、輝度情報に応じた映像信号の信号電圧Vsigの基準となる電位(例えば、黒レベルに相当する電位)である。また、第2電源電位Viniは、基準電位Vofsよりも低い電位、例えば、駆動トランジスタ22の閾値電圧をVthとするときVofs−Vthよりも低い電位、好ましくはVofs−Vthよりも十分に低い電位に設定される。
(画素回路)
図2は、画素(画素回路)20の具体的な構成例を示す回路図である。
図2は、画素(画素回路)20の具体的な構成例を示す回路図である。
図2に示すように、画素20は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機EL素子21と、当該有機EL素子21を駆動する駆動回路とによって構成されている。有機EL素子21は、全ての画素20に対して共通に配線(いわゆる、ベタ配線)された共通電源供給線34にカソード電極が接続されている。
有機EL素子21を駆動する駆動回路は、駆動トランジスタ22と、書込みトランジスタ23と、保持容量24と、補助容量25とから構成されている。ここでは、駆動トランジスタ22および書込みトランジスタ23としてNチャネル型のTFTを用いている。ただし、駆動トランジスタ22および書込みトランジスタ23の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
なお、駆動トランジスタ22および書込みトランジスタ23としてNチャネル型のTFTを用いると、アモルファスシリコン(a−Si)プロセスを用いることができる。a−Siプロセスを用いることで、TFTを作成する基板の低コスト化、ひいては本有機EL表示装置10の低コスト化を図ることが可能になる。また、駆動トランジスタ22および書込みトランジスタ23を同じ導電型の組み合わせにすると、両トランジスタ22,23を同じプロセスで作成することができるため低コスト化に寄与できる。
駆動トランジスタ22は、一方の電極(ソース/ドレイン電極)が有機EL素子21のアノード電極に接続され、他方の電極(ドレイン/ソース電極)が電源供給線32(32−1〜32−m)に接続されている。
書込みトランジスタ23は、ゲート電極が走査線31(31−1〜31−m)に接続され、一方の電極(ソース/ドレイン電極)が信号線33(33−1〜33−n)に接続され、他方の電極(ドレイン/ソース電極)が駆動トランジスタ22のゲート電極に接続されている。
駆動トランジスタ22および書込みトランジスタ23において、一方の電極とは、ソース/ドレイン領域に電気的に接続された金属配線を言い、他方の電極とは、ドレイン/ソース領域に電気的に接続された金属配線を言う。また、一方の電極と他方の電極との電位関係によって一方の電極がソース電極ともなればドレイン電極ともなり、他方の電極がドレイン電極ともなればソース電極ともなる。
保持容量24は、一方の電極が駆動トランジスタ22のゲート電極に接続され、他方の電極が駆動トランジスタ22の他方の電極および有機EL素子21のアノード電極に接続されている。
補助容量25は、一方の電極が有機EL素子21のアノード電極に、他方の電極が共通電源供給線34にそれぞれ接続されている。この補助容量25は、有機EL素子21の容量不足分を補い、保持容量24に対する映像信号の書込みゲインを高めるために、必要に応じて設けられるものである。すなわち、補助容量25は必須の構成要素ではなく、有機EL素子21の容量が十分である場合は省略可能である。
ここでは、補助容量25の他方の電極を共通電源供給線34に接続するとしたが、他方の電極の接続先としては、共通電源供給線34に限られるものではなく、固定電位のノードであれば、有機EL素子21の容量不足分を補い、保持容量24に対する映像信号の書込みゲインを高めるという所期の目的を達成することができる。
上記構成の画素20において、書込みトランジスタ23は、書込み走査回路40から走査線31を通してゲート電極に印加される高レベルの走査信号WSに応答して導通状態となることにより、信号線33を通して信号出力回路60から供給される輝度情報に応じた映像信号の信号電圧Vsigまたは基準電位Vofsをサンプリングして画素20内に書き込む。この書き込まれた信号電圧Vsigまたは基準電位Vofsは、駆動トランジスタ22のゲート電極に印加されるとともに保持容量24に保持される。
駆動トランジスタ22は、電源供給線32(32−1〜32−m)の電位DSが第1電源電位Vccpにあるときには、一方の電極がドレイン電極、他方の電極がソース電極となって飽和領域で動作することで、電源供給線32から電流の供給を受けて有機EL素子21を電流駆動にて発光駆動する。より具体的には、駆動トランジスタ22は、飽和領域で動作することにより、保持容量24に保持された信号電圧Vsigの電圧値に応じた電流値の駆動電流を有機EL素子21に供給し、当該有機EL素子21を電流駆動することによって発光させる。
駆動トランジスタ22はさらに、電源供給線32(32−1〜32−m)の電位DSが第1電源電位Vccpから第2電源電位Viniに切り替わったときには、一方の電極がソース電極、他方の電極がドレイン電極となってスイッチングトランジスタとして動作することで、有機EL素子21への駆動電流の供給を停止し、有機EL素子21を非発光状態にする。すなわち、駆動トランジスタ22は、有機EL素子21の発光/非発光を制御するトランジスタとしての機能をも併せ持っている。
この駆動トランジスタ22のスイッチング動作により、有機EL素子21が非発光状態となる期間(非発光期間)を設け、有機EL素子21の発光期間と非発光期間の割合(デューティ)を制御するデューティ制御を行なうことにより、1フレーム期間に亘って画素が発光することに伴う残像ボケを低減できるために、特に動画の画品位をより優れたものとすることができる。
(画素構造)
図3は、画素20の断面構造の一例を示す断面図である。図3に示すように、画素20は、駆動トランジスタ22等を含む駆動回路が形成されたガラス基板201上に絶縁膜202、絶縁平坦化膜203およびウインド絶縁膜204がその順に形成され、当該ウインド絶縁膜204の凹部204Aに有機EL素子21が設けられた構成となっている。ここでは、駆動回路の各構成素子のうち、駆動トランジスタ22のみを図示し、他の構成素子については省略して示している。
図3は、画素20の断面構造の一例を示す断面図である。図3に示すように、画素20は、駆動トランジスタ22等を含む駆動回路が形成されたガラス基板201上に絶縁膜202、絶縁平坦化膜203およびウインド絶縁膜204がその順に形成され、当該ウインド絶縁膜204の凹部204Aに有機EL素子21が設けられた構成となっている。ここでは、駆動回路の各構成素子のうち、駆動トランジスタ22のみを図示し、他の構成素子については省略して示している。
有機EL素子21は、上記ウインド絶縁膜204の凹部204Aの底部に形成された金属等からなるアノード電極205と、当該アノード電極205上に形成された有機層(電子輸送層、発光層、ホール輸送層/ホール注入層)206と、当該有機層206上に全画素共通に形成された透明導電膜等からなるカソード電極207とから構成されている。
この有機EL素子21において、有機層206は、アノード電極205上にホール輸送層/ホール注入層2061、発光層2062、電子輸送層2063および電子注入層(図示せず)が順次堆積されることによって形成される。そして、図2の駆動トランジスタ22による電流駆動の下に、駆動トランジスタ22からアノード電極205を通して有機層206に電流が流れることで、当該有機層206内の発光層2062において電子と正孔が再結合する際に発光するようになっている。
駆動トランジスタ22は、ゲート電極221と、半導体層222の一方側に設けられたソース/ドレイン領域223と、半導体層222の他方側に設けられたドレイン/ソース領域224と、半導体層222のゲート電極221と対向する部分のチャネル形成領域225とから構成されている。ソース/ドレイン領域223は、コンタクトホールを介して有機EL素子21のアノード電極205と電気的に接続されている。
そして、図3に示すように、駆動トランジスタ22を含む駆動回路が形成されたガラス基板201上に、絶縁膜202、絶縁平坦化膜203およびウインド絶縁膜204を介して有機EL素子21が画素単位で形成された後は、パッシベーション膜208を介して封止基板209が接着剤210によって接合され、当該封止基板209によって有機EL素子21が封止されることにより、表示パネル70が形成される。
(有機EL表示装置の理想的な動作状態での回路動作)
次に、上記構成の画素20が行列状に2次元配置されてなる有機EL表示装置10における理想的な動作状態での回路動作について、図4のタイミング波形図を基に図5および図6の動作説明図を用いて説明する。
次に、上記構成の画素20が行列状に2次元配置されてなる有機EL表示装置10における理想的な動作状態での回路動作について、図4のタイミング波形図を基に図5および図6の動作説明図を用いて説明する。
なお、図5および図6の動作説明図では、図面の簡略化のために、書込みトランジスタ23をスイッチのシンボルで図示している。また、有機EL素子21は容量成分を持っており、当該容量成分と補助容量25との合成容量をCsubとして図示している。
図4のタイミング波形図においては、走査線31(31−1〜31−m)の電位(走査信号/書込みパルス)WSの変化、電源供給線32(32−1〜32−m)の電位DSの変化、駆動トランジスタ22のゲート電位Vgおよびソース電位Vsの変化を表している。また、ゲート電位Vgの波形を一点鎖線で示し、ソース電位Vsの波形を点線で示すことで、両者を識別できるようにしている。
<前フレームの発光期間>
図4のタイミング波形図において、時刻t1以前は、前のフレームにおける有機EL素子21の発光期間となる。この発光期間では、電源供給線32の電位DSが第1電源電位(以下、「高電位」と記述する)Vccpにあり、また、書込みトランジスタ23が非導通状態にある。
図4のタイミング波形図において、時刻t1以前は、前のフレームにおける有機EL素子21の発光期間となる。この発光期間では、電源供給線32の電位DSが第1電源電位(以下、「高電位」と記述する)Vccpにあり、また、書込みトランジスタ23が非導通状態にある。
このとき、駆動トランジスタ22は飽和領域で動作するように設定されているために、図5(A)に示すように、駆動トランジスタ22のゲート−ソース間電圧Vgsに応じた駆動電流(ドレイン−ソース間電流)Idsが、電源供給線32から駆動トランジスタ22を通して有機EL素子21に供給される。よって、有機EL素子21が駆動電流Idsの電流値に応じた輝度で発光する。
<閾値補正準備期間>
そして、時刻t1になると、線順次走査の新しいフレーム(現フレーム)に入る。そして、図5(B)に示すように、電源供給線32の電位DSが高電位Vccpから、信号線33の基準電位Vofsに対してVofs−Vthよりも十分に低い第2電源電位(以下、「低電位」と記述する)Viniに切り替わる。
そして、時刻t1になると、線順次走査の新しいフレーム(現フレーム)に入る。そして、図5(B)に示すように、電源供給線32の電位DSが高電位Vccpから、信号線33の基準電位Vofsに対してVofs−Vthよりも十分に低い第2電源電位(以下、「低電位」と記述する)Viniに切り替わる。
ここで、有機EL素子21の閾値電圧をVel、共通電源供給線34の電位をVcathとするとき、低電位ViniをVini<Vel+Vcathとすると、駆動トランジスタ22のソース電位Vsが低電位Viniにほぼ等しくなるために、有機EL素子21は逆バイアス状態となって消光する。
次に、時刻t2で走査線31の電位WSが低電位側から高電位側に遷移することで、図5(C)に示すように、書込みトランジスタ23が導通状態となる。このとき、信号出力回路60から信号線33に対して基準電位Vofsが供給されているために、駆動トランジスタ22のゲート電位Vgが基準電位Vofsになる。また、駆動トランジスタ22のソース電位Vsは、基準電位Vofsよりも十分に低い電位Viniにある。
このとき、駆動トランジスタ22のゲート−ソース間電圧VgsはVofs−Viniとなる。ここで、Vofs−Viniが駆動トランジスタ22の閾値電圧Vthよりも大きくないと、後述する閾値補正処理を行うことができないために、Vofs−Vini>Vthなる電位関係に設定する必要がある。
このように、駆動トランジスタ22のゲート電位Vgを基準電位Vofsに、ソース電位Vsを低電位Viniにそれぞれ固定して(確定させて)初期化する処理が、後述する閾値補正処理を行う前の準備(閾値補正準備)の処理である。
<閾値補正期間>
次に、時刻t3で、図5(D)に示すように、電源供給線32の電位DSが低電位Viniから高電位Vccpに切り替わると、駆動トランジスタ22のゲート電位Vgが保たれた状態で、当該ゲート電位Vgから駆動トランジスタ22の閾値電圧Vthを減じた電位に向かって駆動トランジスタ22のソース電位Vsが上昇を開始する。やがて、駆動トランジスタ22のゲート−ソース間電圧Vgsが駆動トランジスタ22の閾値電圧Vthに収束し、当該閾値電圧Vthに相当する電圧が保持容量24に保持される。
次に、時刻t3で、図5(D)に示すように、電源供給線32の電位DSが低電位Viniから高電位Vccpに切り替わると、駆動トランジスタ22のゲート電位Vgが保たれた状態で、当該ゲート電位Vgから駆動トランジスタ22の閾値電圧Vthを減じた電位に向かって駆動トランジスタ22のソース電位Vsが上昇を開始する。やがて、駆動トランジスタ22のゲート−ソース間電圧Vgsが駆動トランジスタ22の閾値電圧Vthに収束し、当該閾値電圧Vthに相当する電圧が保持容量24に保持される。
ここでは、便宜上、駆動トランジスタ22のゲート電位Vgを保った状態で、駆動トランジスタ22のゲート電極の初期化電位Vofsを基準として、当該初期化電位Vofs(=ゲート電位Vg)から駆動トランジスタ22の閾値電圧Vthを減じた電位に向かって駆動トランジスタ22のソース電位Vsを変化、具体的には上昇させ、最終的に収束した駆動トランジスタ22のゲート−ソース間電圧Vgsを駆動トランジスタ22の閾値電圧Vthとして検出して当該閾値電圧Vthに相当する電圧を保持容量24に保持する処理を行なう期間を閾値補正期間と呼んでいる。
なお、この閾値補正期間において、電流が専ら保持容量24側に流れ、有機EL素子21側には流れないようにするために、有機EL素子21がカットオフ状態となるように共通電源供給線34の電位Vcathを設定しておくこととする。
次に、時刻t4で走査線31の電位WSが低電位側に遷移することで、図6(A)に示すように、書込みトランジスタ23が非導通状態となる。このとき、駆動トランジスタ22のゲート電極が信号線33から電気的に切り離されることによってフローティング状態になるが、ゲート−ソース間電圧Vgsが駆動トランジスタ22の閾値電圧Vthに等しいために、当該駆動トランジスタ22はカットオフ状態にある。したがって、駆動トランジスタ22にドレイン−ソース間電流Idsは流れない。
<書込み期間/移動度補正期間>
次に、時刻t5で、図6(B)に示すように、信号線33の電位が基準電位Vofsから映像信号の信号電圧Vsigに切り替わる。続いて、時刻t6で、走査線31の電位WSが高電位側に遷移することで、図6(C)に示すように、書込みトランジスタ23が導通状態になって映像信号の信号電圧Vsigをサンプリングして画素20内に書き込む。
次に、時刻t5で、図6(B)に示すように、信号線33の電位が基準電位Vofsから映像信号の信号電圧Vsigに切り替わる。続いて、時刻t6で、走査線31の電位WSが高電位側に遷移することで、図6(C)に示すように、書込みトランジスタ23が導通状態になって映像信号の信号電圧Vsigをサンプリングして画素20内に書き込む。
この書込みトランジスタ23による信号電圧Vsigの書き込みにより、駆動トランジスタ22のゲート電位Vgが信号電圧Vsigとなる。そして、映像信号の信号電圧Vsigによる駆動トランジスタ22の駆動の際に、当該駆動トランジスタ22の閾値電圧Vthが保持容量24に保持された閾値電圧Vthに相当する電圧と相殺されることによって閾値補正が行われる。閾値補正の原理の詳細については後述する。
このとき、有機EL素子21は始めカットオフ状態(ハイインピーダンス状態)にあるために、映像信号の信号電圧Vsigに応じて電源供給線32から駆動トランジスタ22に流れる電流(ドレイン−ソース間電流Ids)は有機EL素子21に並列に接続された合成容量Csubに流れ込む。よって、合成容量Csubの充電が開始される。
この合成容量Csubの充電により、駆動トランジスタ22のソース電位Vsが時間の経過と共に上昇していく。このとき既に、駆動トランジスタ22の閾値電圧Vthの画素ごとのばらつきは補正されており、駆動トランジスタ22のドレイン−ソース間電流Idsは当該駆動トランジスタ22の移動度μに依存したものとなる。
ここで、書込みゲイン(映像信号の信号電圧Vsigに対する保持容量24の保持電圧Vgsの比率)が1(理想値)であると仮定すると、駆動トランジスタ22のソース電位VsがVofs−Vth+ΔVの電位まで上昇することで、駆動トランジスタ22のゲート‐ソース間電圧VgsはVsig−Vofs+Vth−ΔVとなる。
すなわち、駆動トランジスタ22のソース電位Vsの上昇分ΔVは、保持容量24に保持された電圧(Vsig−Vofs+Vth)から差し引かれるように、換言すれば、保持容量24の充電電荷を放電するように作用し、負帰還がかけられたことになる。したがって、ソース電位Vsの上昇分ΔVは負帰還の帰還量となる。
このように、駆動トランジスタ22に流れるドレイン−ソース間電流Idsを当該駆動トランジスタ22のゲート入力に、即ちゲート‐ソース間電圧Vgsに負帰還することにより、駆動トランジスタ22のドレイン−ソース間電流Idsの移動度μに対する依存性を打ち消す、即ち移動度μの画素ごとのばらつきを補正する移動度補正が行われる。
より具体的には、映像信号の信号電圧Vsigが高いほどドレイン−ソース間電流Idsが大きくなるために、負帰還の帰還量(補正量)ΔVの絶対値も大きくなる。したがって、発光輝度レベルに応じた移動度補正が行われる。
また、映像信号の信号電圧Vsigを一定とした場合、駆動トランジスタ22の移動度μが大きいほど負帰還の帰還量ΔVの絶対値も大きくなるために、画素ごとの移動度μのばらつきを取り除くことができる。移動度補正の原理の詳細については後述する。
<発光期間>
次に、時刻t7で走査線31の電位WSが低電位側に遷移することで、図6(D)に示すように、書込みトランジスタ23が非導通状態となる。これにより、駆動トランジスタ22のゲート電極は、信号線33から電気的に切り離されるためにフローティング状態になる。
次に、時刻t7で走査線31の電位WSが低電位側に遷移することで、図6(D)に示すように、書込みトランジスタ23が非導通状態となる。これにより、駆動トランジスタ22のゲート電極は、信号線33から電気的に切り離されるためにフローティング状態になる。
ここで、駆動トランジスタ22のゲート電極がフローティング状態にあるときは、駆動トランジスタ22のゲート−ソース間に保持容量24が接続されていることにより、駆動トランジスタ22のソース電位Vsが変動すると、当該ソース電位Vsの変動に連動して(追従して)駆動トランジスタ22のゲート電位Vgも変動する。このように、駆動トランジスタ22のゲート電位Vgがソース電位Vsの変動に連動して変動する動作が、保持容量24によるブートストラップ動作である。
駆動トランジスタ22のゲート電極がフローティング状態になり、それと同時に、駆動トランジスタ22のドレイン−ソース間電流Idsが有機EL素子21に流れ始めることにより、有機EL素子21のアノード電位は、駆動トランジスタ22のドレイン−ソース間電流Idsに応じて上昇する。
そして、有機EL素子21のアノード電位がVel+Vcathを越えることで、有機EL素子21が発光を開始する。また、有機EL素子21のアノード電位の上昇は、即ち駆動トランジスタ22のソース電位Vsの上昇に他ならない。駆動トランジスタ22のソース電位Vsが上昇すると、保持容量24のブートストラップ動作により、駆動トランジスタ22のゲート電位Vgも連動して上昇する。
このとき、ブートストラップゲインが1(理想値)であると仮定した場合、ゲート電位Vgの上昇量はソース電位Vsの上昇量に等しくなる。故に、発光期間中駆動トランジスタ22のゲート‐ソース間電圧VgsはVsig−Vofs+Vth−ΔVで一定に保持される。そして、時刻t8で信号線33の電位が映像信号の信号電圧Vsigからオフセット電圧Vofsに切り替わる。
(閾値補正の原理)
ここで、駆動トランジスタ22の閾値補正の原理について説明する。駆動トランジスタ22は、飽和領域で動作するように設計されているために定電流源として動作する。これにより、有機EL素子21には駆動トランジスタ22から、次式(1)で与えられる一定のドレイン−ソース間電流(駆動電流)Idsが供給される。
Ids=(1/2)・μ(W/L)Cox(Vgs−Vth)2 ……(1)
ここで、Wは駆動トランジスタ22のチャネル幅、Lはチャネル長、Coxは単位面積当たりのゲート容量である。
ここで、駆動トランジスタ22の閾値補正の原理について説明する。駆動トランジスタ22は、飽和領域で動作するように設計されているために定電流源として動作する。これにより、有機EL素子21には駆動トランジスタ22から、次式(1)で与えられる一定のドレイン−ソース間電流(駆動電流)Idsが供給される。
Ids=(1/2)・μ(W/L)Cox(Vgs−Vth)2 ……(1)
ここで、Wは駆動トランジスタ22のチャネル幅、Lはチャネル長、Coxは単位面積当たりのゲート容量である。
図7に、駆動トランジスタ22のドレイン−ソース間電流Ids対ゲート−ソース間電圧Vgsの特性を示す。
この特性図に示すように、駆動トランジスタ22の閾値電圧Vthの画素ごとのばらつきに対する補正を行わないと、閾値電圧VthがVth1のとき、ゲート−ソース間電圧Vgsに対応するドレイン−ソース間電流IdsがIds1になる。
これに対して、閾値電圧VthがVth2(Vth2>Vth1)のとき、同じゲート−ソース間電圧Vgsに対応するドレイン−ソース間電流IdsがIds2(Ids2<Ids)になる。すなわち、駆動トランジスタ22の閾値電圧Vthが変動すると、ゲート−ソース間電圧Vgsが一定であってもドレイン−ソース間電流Idsが変動する。
一方、上記構成の画素(画素回路)20では、先述したように、発光時の駆動トランジスタ22のゲート−ソース間電圧VgsがVsig−Vofs+Vth−ΔVであるために、これを式(1)に代入すると、ドレイン−ソース間電流Idsは、
Ids=(1/2)・μ(W/L)Cox(Vsig−Vofs−ΔV)2
……(2)
で表される。
Ids=(1/2)・μ(W/L)Cox(Vsig−Vofs−ΔV)2
……(2)
で表される。
すなわち、駆動トランジスタ22の閾値電圧Vthの項がキャンセルされており、駆動トランジスタ22から有機EL素子21に供給されるドレイン−ソース間電流Idsは、駆動トランジスタ22の閾値電圧Vthに依存しない。その結果、駆動トランジスタ22の製造プロセスのばらつきや経時変化により、駆動トランジスタ22の閾値電圧Vthが画素ごとに変動したとしても、ドレイン−ソース間電流Idsが変動しないために、有機EL素子21の発光輝度を一定に保つことができる。
(移動度補正の原理)
次に、駆動トランジスタ22の移動度補正の原理について説明する。図8に、駆動トランジスタ22の移動度μが相対的に大きい画素Aと、駆動トランジスタ22の移動度μが相対的に小さい画素Bとを比較した状態で特性カーブを示す。駆動トランジスタ22をポリシリコン薄膜トランジスタなどで構成した場合、画素Aや画素Bのように、画素間で移動度μがばらつくことは避けられない。
次に、駆動トランジスタ22の移動度補正の原理について説明する。図8に、駆動トランジスタ22の移動度μが相対的に大きい画素Aと、駆動トランジスタ22の移動度μが相対的に小さい画素Bとを比較した状態で特性カーブを示す。駆動トランジスタ22をポリシリコン薄膜トランジスタなどで構成した場合、画素Aや画素Bのように、画素間で移動度μがばらつくことは避けられない。
画素Aと画素Bで移動度μにばらつきがある状態で、例えば両画素A,Bに同レベルの映像信号の信号電圧Vsigを書き込んだ場合に、何ら移動度μの補正を行わないと、移動度μの大きい画素Aに流れるドレイン−ソース間電流Ids1′と移動度μの小さい画素Bに流れるドレイン−ソース間電流Ids2′との間には大きな差が生じてしまう。このように、移動度μの画素ごとのばらつきに起因してドレイン−ソース間電流Idsに画素間で大きな差が生じると、画面のユニフォーミティが損なわれる。
ここで、先述した式(1)のトランジスタ特性式から明らかなように、移動度μが大きいとドレイン−ソース間電流Idsが大きくなる。したがって、負帰還における帰還量ΔVは移動度μが大きくなるほど大きくなる。図8に示すように、移動度μの大きな画素Aの帰還量ΔV1は、移動度の小さな画素Vの帰還量ΔV2に比べて大きい。
そこで、移動度補正処理によって駆動トランジスタ22のドレイン−ソース間電流Idsを映像信号の信号電圧Vsig側に負帰還させることにより、移動度μが大きいほど負帰還が大きくかかることになるために、移動度μの画素ごとのばらつきを抑制することができる。
具体的には、移動度μの大きな画素Aで帰還量ΔV1の補正をかけると、ドレイン−ソース間電流IdsはIds1′からIds1まで大きく下降する。一方、移動度μの小さな画素Bの帰還量ΔV2は小さいために、ドレイン−ソース間電流IdsはIds2′からIds2までの下降となり、それ程大きく下降しない。結果的に、画素Aのドレイン−ソース間電流Ids1と画素Bのドレイン−ソース間電流Ids2とはほぼ等しくなるために、移動度μの画素ごとのばらつきが補正される。
以上をまとめると、移動度μの異なる画素Aと画素Bがあった場合、移動度μの大きい画素Aの帰還量ΔV1は移動度μの小さい画素Bの帰還量ΔV2に比べて大きくなる。つまり、移動度μが大きい画素ほど帰還量ΔVが大きく、ドレイン−ソース間電流Idsの減少量が大きくなる。
したがって、駆動トランジスタ22のドレイン−ソース間電流Idsを、映像信号の信号電圧Vsigが印加される駆動トランジスタ22のゲート電極側に負帰還させることにより、移動度μの異なる画素のドレイン−ソース間電流Idsの電流値が均一化される。その結果、移動度μの画素ごとのばらつきを補正することができる。すなわち、駆動トランジスタ22に流れる電流(ドレイン−ソース間電流Ids)を、駆動トランジスタ22のゲート電極側に負帰還させる処理が移動度補正処理となる。
ここで、図2に示した画素(画素回路)20において、閾値補正、移動度補正の有無による映像信号の信号電位(サンプリング電位)Vsigと駆動トランジスタ22のドレイン・ソース間電流Idsとの関係について図9を用いて説明する。
図9において、(A)は閾値補正および移動度補正を共に行わない場合、(B)は移動度補正を行わず、閾値補正のみを行った場合、(C)は閾値補正および移動度補正を共に行った場合をそれぞれ示している。図9(A)に示すように、閾値補正および移動度補正を共に行わない場合には、閾値電圧Vthおよび移動度μの画素A,Bごとのばらつきに起因してドレイン・ソース間電流Idsに画素A,B間で大きな差が生じることになる。
これに対して、閾値補正のみを行った場合は、図9(B)に示すように、当該閾値補正によってドレイン−ソース間電流Idsのばらつきをある程度低減できるものの、移動度μの画素A,Bごとのばらつきに起因する画素A,B間でのドレイン−ソース間電流Idsの差は残る。
そして、閾値補正および移動度補正を共に行うことにより、図9(C)に示すように、閾値電圧Vthおよび移動度μの画素A,Bごとのばらつきに起因する画素A,B間でのドレイン−ソース間電流Idsの差をほぼ無くすことができるために、どの階調においても有機EL素子21の輝度ばらつきは発生せず、良好な画質の表示画像を得ることができる。
また、図2に示した画素20は、閾値補正および移動度補正の各補正機能に加えて、先述した保持容量24によるブートストラップ動作の機能を備えていることで、次のような作用効果を得ることができる。
すなわち、有機EL素子21のI−V特性が経時変化し、これに伴って駆動トランジスタ22のソース電位Vsが変化したとしても、保持容量24によるブートストラップ動作により、駆動トランジスタ22のゲート−ソース間電位Vgsを一定に維持することができるために、有機EL素子21に流れる電流は変化せず一定となる。したがって、有機EL素子21の発光輝度も一定に保たれるために、有機EL素子21のI−V特性が経時変化したとしても、それに伴う輝度劣化のない画像表示を実現できる。
(実動作状態での問題点)
次に、有機EL表示装置10における実動作状態での回路動作について、図10のタイミング波形図を用いて説明する。
次に、有機EL表示装置10における実動作状態での回路動作について、図10のタイミング波形図を用いて説明する。
なお、以下に説明する実動作状態での回路動作では、駆動トランジスタ22のゲート電極の初期化電位(基準電位Vofs)を基準として当該初期化電位から駆動トランジスタ22の閾値電圧Vthを減じた電位に向かって、駆動トランジスタのソース電位Vsを変化させる閾値補正処理を、移動度補正および信号書込みを行う1水平走査期間(1H)に加えて、当該1Hに先行する複数の水平走査期間(本例では、先行する1Hとの計2H)に分割して複数回実行する(以下、「分割Vth補正」と記述する場合もある)場合を例に挙げて説明するものとする。
具体的には、2Hに亘って閾値補正処理を2回実行する場合において、図10のタイミング波形図に示すように、1回目の閾値補正処理は、移動度補正および信号書込みを行う1H期間よりも1H前、即ち1行前の画素行の1H期間におけるt12−t14の期間で行われる。また、2回目の閾値補正処理は、移動度補正および信号書込みを行う1H期間におけるt15−t16の期間で行われる。
このように、移動度補正および信号書込みを行う1H期間と、当該1H期間に先行する複数H期間に分割して閾値補正期間を設け、閾値補正処理を複数回実行することにより、高精細化に伴い多画素化によって1H期間に割り当てられる時間が短くなったとしても、閾値補正期間として十分な時間を確保することができるために、駆動トランジスタ22の閾値電圧Vthを確実に検出して保持容量24に保持でき、よって閾値補正処理を確実に行うことができる。
回路動作的には、図10のタイミング波形図における時刻t11,t13,t17〜t20は、図4のタイミング波形図における時刻t1,t3,t5〜t8に対応しており、図10のタイミング波形図における時刻t12とt15、t14とt16は、図4のタイミング波形図における時刻t2とt4に対応している。
ところで、先述した理想的な動作状態において、時刻t4で書込みパルス(走査線31の電位)WSが低電位側に遷移し、書込みトランジスタ23が非導通状態になるときに、書込みパルスSWのアクティブ状態から非アクティブ状態への遷移時、即ち立下がり時の瞬間的な電位変化が、書込みトランジスタ23のゲート−ドレイン間に存在する寄生容量C(図2参照)によるカップリングによって駆動トランジスタ22のゲート電極に飛び込むために、駆動トランジスタ22のゲート電位Vgが変動する、具体的には基準電位VofsよりもΔαだけ低下する。
そして、閾値補正処理の終了後に書込みトランジスタ23による映像信号の信号電圧Vsigの書込み処理と移動度補正処理が同時に行われる訳であるが、実動作状態では、閾値補正処理の終了時の容量カップリングによる駆動トランジスタ22のゲート電位Vgの変動によって次のような不具合が発生する。
先述した理想的な動作状態では、駆動トランジスタ22のゲート電位Vgが基準電位Vofsにある状態から書込みトランジスタ23による映像信号の信号電圧Vsigの書込みが行われ、このときの信号電圧Vsigの書込み時の駆動トランジスタ22のゲート電位Vgの変動量はVsig−Vofsとなる。
これに対して、実動作状態では、上述したように、閾値補正処理の終了時における書込みパルスWSの立下がり時の容量カップリングによる電位の飛び込みによって駆動トランジスタ22のゲート電位Vgが基準電位VofsよりもΔαだけ低下しているために、信号電圧Vsigの書込み時の駆動トランジスタ22のゲート電位Vgの変動量はVsig−Vofs+Δαとなり、理想状態に比べてゲート電位の変動量がΔαだけ増加する。
駆動トランジスタ22のゲート電位Vgの変動量が増加し、映像信号の信号電圧Vsigを書き込むときの電圧振幅が広がると、書込みトランジスタ23による信号電圧Vsigの書込みが完了するまでの時間(図10のt18−t19)が長くなる。ここで、移動度補正処理は映像信号の信号電圧Vsigの書込み処理と同時に行われることから、移動度補正処理について過剰補正とならないようにするためには、映像信号の信号電圧Vsigの書込み処理をできるだけ高速に行うことが望ましい。
しかしながら、閾値補正処理の終了時における書込みパルスWSの立下がり時の容量カップリングによる電位の飛び込みによって駆動トランジスタ22のゲート電位Vgが変動し、映像信号の信号電圧Vsigを書き込むときの電圧振幅が広がると、信号電圧Vsigの書込みが完了するまでの時間が長くなるために、信号電圧Vsigの書込みが終わらないうちに移動度補正が必要以上にかかり、補正過剰となってしまう。その結果、移動度補正を安定して行えなくなるために、移動度補正処理に伴う表示品質の改善効果を十分に得ることができなく、発光輝度の画素間でのばらつきに起因するスジムラが悪化する。
[本実施形態の特徴部分]
本実施形態では、基準電位Vofsとして、輝度情報に応じた映像信号の信号電圧Vsigの基準となる第1基準電位Vofs1(例えば、黒レベルに相当する電位)の他に、第1基準電位Vofs1よりも絶対値が大きい第2基準電位Vofs2との計2種の基準電位を用いるものとする。
本実施形態では、基準電位Vofsとして、輝度情報に応じた映像信号の信号電圧Vsigの基準となる第1基準電位Vofs1(例えば、黒レベルに相当する電位)の他に、第1基準電位Vofs1よりも絶対値が大きい第2基準電位Vofs2との計2種の基準電位を用いるものとする。
本例では、書込みトランジスタ23がNチャネル型のトランジスタであり、当該書込みトランジスタ23をハイレベルがアクティブとなる書込みパルス(走査信号)WSで駆動する構成を採っていることから、第2基準電位Vofs2が第1基準電位Vofs1よりも絶対値が大きいということは、第2基準電位Vofs2が第1基準電位Vofs1よりも高いことを意味する。
これら2種の基準電位Vofs1,Vofs2は、信号出力回路60(図1参照)から映像信号の信号電圧Vsigに代えて適宜、所定のタイミングで信号線33を通して選択行の画素20に供給されることになる。
(本実施形態に係る回路動作)
次に、基準電位Vofsとして、2種の基準電位Vofs1,Vofs2を用いる本実施形態に係る回路動作について、図11のタイミング波形図を用いて説明する。
次に、基準電位Vofsとして、2種の基準電位Vofs1,Vofs2を用いる本実施形態に係る回路動作について、図11のタイミング波形図を用いて説明する。
図11のタイミング波形図においても、図4および図10のタイミング波形図の場合と同様に、走査線31の電位WSの変化、電源供給線32の電位DSの変化、駆動トランジスタ22のゲート電位Vg(一点鎖線で示す波形)およびソース電位Vs(点線で示す波形)の変化を表している。
また、本実施形態に係る回路動作においても、駆動トランジスタ22の閾値電圧Vthの画素ごとのばらつきを補正する閾値補正期間を、移動度補正および信号書込みを行う1H期間に加えて、当該1H期間に先行する複数の水平走査期間、本例では先行する1Hの計2Hに分割して設け、閾値補正処理を複数回実行する分割Vth補正の場合を例に挙げて説明するものとする。
本実施形態に係る回路動作では、閾値補正処理(上記の例では、1回目、2回目の閾値補正処理)の終了直前のタイミングから終了後までの一定期間、第1基準電位Vofs1に代えて当該基準電位Vofs1よりも高い第2基準電位Vofs2を書込みトランジスタ23によって駆動トランジスタ22のゲート電極に書き込み、一定期間が終了した後再び第1基準電位Vofs1に戻すことを特徴としている。
より具体的な回路動作について以下に説明する。1回目の閾値補正期間(t12−t14)内における当該閾値補正期間の終了直前の時刻t21から終了後の時刻t22までの一定期間、信号出力回路60から出力する基準電位Vofsを第1基準電位Vofs1から当該基準電位Vofs1よりも高い第2基準電位Vofs2に切り替える。
1回目の閾値補正期間の終了直前のタイミングで、基準電位Vofsを第1基準電位Vofs1からそれよりも高い第2基準電位Vofs2に切り替えることにより、駆動トランジスタ22のゲート電位Vgが第1基準電位Vofs1から基準電位Vofs2まで上昇する。
そして、時刻t14で書込みパルス(走査線電位)WSが高電位側から低電位側へ立ち下がるときに、この書込みパルスWSの立下がり時の瞬間的な電位変化が、書込みトランジスタ23のゲート−ドレイン間に存在する寄生容量Cによるカップリングによって駆動トランジスタ22のゲート電極に飛び込むために、駆動トランジスタ22のゲート電位Vgが、第2基準電位VofsからΔαだけ変動する。
ここで、第2基準電位Vofsを電位変動分Δαとほぼ同電位に設定しておくことで、書込みパルスWSの立下がり時の容量カップリングによる電位の飛び込みによって駆動トランジスタ22のゲート電位VgがΔαだけ低下したときに、当該ゲート電位Vgはほぼ第1基準電位Vofs1になる。ここで、電位変動分Δαは、書込みトランジスタ23のゲート−ドレイン間に存在する寄生容量Cの容量値や書込みパルスWSの波高値などによって決まる値である。
同様の回路動作が2回目の閾値補正期間でも行われる。すなわち、2回目の閾値補正期間(t15−t16)内における当該閾値補正期間の終了直前の時刻t23から終了後の時刻t24までの一定期間、信号出力回路60から出力する基準電位Vofsを第1基準電位Vofs1から当該基準電位Vofs1よりも高い第2基準電位Vofs2に切り替える。
これにより、時刻t16での書込みパルスWSの立下がり時の容量カップリングによる電位の飛び込みによって駆動トランジスタ22のゲート電位VgがΔαだけ低下したとしても、当該ゲート電位Vgはほぼ第1基準電位Vofs1になる。そして、時刻t18で書込みパルスWSが低電位側から高電位側に遷移し、書込みトランジスタ23が導通状態になることで、第2基準電位Vofs2に代えて映像信号の信号電圧Vsigを書き込む信号書込み処理と移動度補正処理が行われる。
上述したように、閾値補正処理の終了直前のタイミングから終了後までの一定期間、第1基準電位Vofs1に代えて当該基準電位Vofs1よりも絶対値が大きい第2基準電位Vofs2(本例では、基準電位Vofs1よりも高い第2基準電位Vofs2)を駆動トランジスタ22のゲート電極に書き込み、一定期間が終了した後再び第1基準電位Vofs1に戻し、その後に映像信号の信号電圧Vsigを駆動トランジスタ22のゲート電極に書き込むようにすることで、次のような作用効果を得ることができる。
すなわち、書込みパルスWSがアクティブ状態から非アクティブ状態に遷移とするとき(本例では、ハイレベルからローレベルに立ち下がるとき)の容量カップリングによる電位の飛び込みによる駆動トランジスタ22のゲート電位Vgに変動があったとしても、その変動量を最小限に抑えることができる。より具体的には、第2基準電位Vofsをゲート電位Vgの変動分Δαとほぼ同電位に設定しておくことで、変動したゲート電位Vgを第1基準電位Vofs1とほぼ同電位に抑えることができる。
これにより、映像信号の信号電圧Vsigを書き込むときには第1基準電位Vofs1から書き込めば良いことになり、書込みパルスWSの立下がり時の容量カップリングに起因して信号電圧Vsigを書き込むときの電圧振幅が広がり、書込みトランジスタ23による信号電圧Vsigの書込みが完了するまでの時間が長くなるのを回避できるために、信号電圧Vsigの書込み処理と移動度補正を安定して行うことができる。その結果、移動度補正が過剰補正となったりすることなく、所望の移動度補正処理を確実に実行できるために、移動度補正処理に伴う表示品質の改善効果を十分に得ることができる。
なお、上述した回路動作では、閾値補正処理を複数回(本例では、2回)に分割して実行する分割Vth補正の場合において、各閾値補正期間が終了するタイミングごとに一定期間第1基準電位Vofs1から第2基準電位Vofs2に切り替える処理を行うとしたが、この処理については必ずしも毎回行う必要はなく、少なくとも最終回の閾値補正期間が終了するタイミングで行うようにしても、上述した作用効果を得ることができる。
また、本実施形態では、閾値補正期間を移動度補正および信号書込みを行う1H期間に先行する複数の水平走査期間に分割して設けて、閾値補正処理を複数回実行する分割Vth補正の場合を例に挙げて説明したが、本発明はこれに限られるものではなく、閾値補正期間を移動度補正および信号書込みの各処理を行う1H期間で1回だけ実行する場合にも同様に適用可能である。
(信号出力回路)
続いて、上述したような駆動を行うに当たって、映像信号の信号電圧Vsigと、2つの基準電位Vofs1,Vofs2とを適宜信号線33に出力する信号出力回路60の具体的な実施例について説明する。
続いて、上述したような駆動を行うに当たって、映像信号の信号電圧Vsigと、2つの基準電位Vofs1,Vofs2とを適宜信号線33に出力する信号出力回路60の具体的な実施例について説明する。
<実施例1>
図12は、実施例1に係る信号出力回路60Aの構成例を示す回路図である。ここでは、図面の簡略化のために、カラー表示用の有機EL表示装置において、ある1つの画素を構成するRGBの3つの副画素に対応した回路部分のみの回路構成を示している。また、信号線33−1〜33−nのうち、RGBの副画素に対応した3本の信号線を信号線33R,33G,33Bとして示している。
図12は、実施例1に係る信号出力回路60Aの構成例を示す回路図である。ここでは、図面の簡略化のために、カラー表示用の有機EL表示装置において、ある1つの画素を構成するRGBの3つの副画素に対応した回路部分のみの回路構成を示している。また、信号線33−1〜33−nのうち、RGBの副画素に対応した3本の信号線を信号線33R,33G,33Bとして示している。
図12において、信号線33Rの一端には3個の選択スイッチ61−r,62−r,63−rの各出力端が共通に接続されている。信号線33Gの一端には3個の選択スイッチ61−g,62−g,63−gの各出力端が共通に接続されている。信号線33Bの一端には3個の選択スイッチ61−b,62−b,63−bの各出力端が共通に接続されている。
選択スイッチ61−r〜63−r,61−g〜63−g,61−b〜63−bは、例えばCMOSトランジスタ(CMOSトランスミッションゲート)によって構成されているが、これに限られるものではない。選択スイッチ61−r,61−g,61−bの各入力端には、データ線64を通して映像信号が与えられる。この映像信号は、RGBの各映像信号が例えばRGBの順に供給される時系列の信号である。
選択スイッチ61−rは、時系列の信号のうちRの映像信号に同期してアクティブとなる互いに逆相のスイッチ制御信号SEL R,xSEL Rによって駆動されることで、Rの映像信号を選択して信号線33Rに出力する。選択スイッチ61−gは、時系列の信号のうちGの映像信号に同期してアクティブとなる互いに逆相のスイッチ制御信号SEL G,xSEL Gによって駆動されることで、Gの映像信号を選択して信号線33Gに出力する。選択スイッチ61−bは、時系列の信号のうちBの映像信号に同期してアクティブとなる互いに逆相のスイッチ制御信号SEL B,xSEL Bによって駆動されることで、Bの映像信号を選択して信号線33Rに出力する。
選択スイッチ62−r,62−g,62−bの各入力端には、第1基準電位Vofs1が与えられる。これら選択スイッチ62−r,62−g,62−bは、互いに逆相のスイッチ制御信号ofs gate1,xofs gate1によって駆動されることで、基準電位Vofs1を選択的に信号線33R,33G,33Bに出力する。
選択スイッチ63−r,63−g,63−bの各入力端には、第2基準電位Vofs2が与えられる。これら選択スイッチ63−r,63−g,63−bは、互いに逆相のスイッチ制御信号ofs gate2,xofs gate2によって駆動されることで、基準電位Vofs2を選択的に信号線33R,33G,33Bに出力する。
ここで、映像信号は、図示せぬドライバIC(信号生成部)から信号出力回路60に供給される。基準電位Vofs1,Vofs2は、図示せぬ基準電位生成部から信号出力回路60に供給される。また、スイッチ制御信号SEL R,xSEL R,SEL G,xSEL G,SEL B,xSEL Bおよびスイッチ制御信号ofs gate1,xofs gate1,ofs gate2,xofs gate2は、図示せぬタイミング発生部から信号出力回路60に供給される。
スイッチ制御信号SEL R,xSEL R,SEL G,xSEL G,SEL B,xSEL Bがアクティブとなるタイミングは、時系列の信号のRGBの各映像信号のタイミングに同期している。スイッチ制御信号ofs gate1,xofs gate1,ofs gate2,xofs gate2がアクティブとなるタイミングについては後述する。
上述したように、実施例1に係る信号出力回路60Aは、1本のデータ線64に対して複数本の信号線、本例ではRGBに対応した3本の信号線33R,33G,33Bが選択スイッチ61−r,61−g,61−bを介して接続されており、1本のデータ線64を通して時系列で供給されるRGBの映像信号の信号電圧を時分割で3本の信号線33R,33G,33Bに供給する時分割駆動方式(セレクタ駆動方式)を採用した構成となっている。
図13は、実施例1に係る信号出力回路60Aの回路動作の説明に供するタイミング波形図である。このタイミング波形図には、選択スイッチ61−r,61−g,61−bを駆動する正相のスイッチ制御信号SEL R,xSEL R,SEL Gと、選択スイッチ62−r,62−g,62−bを駆動する正相のスイッチ制御信号ofs gate1と、選択スイッチ63−r,63−g,63−bを駆動する正相のスイッチ制御信号ofs gate2と、データ(映像信号の信号電圧)Dataと、Bの副画素の信号線33Bの電位のタイミング関係を示している。第1、第2基準電位Vofs1,Vofs2は固定電位である。
また、信号出力回路60Aの回路動作には直接関係ないが、書込み走査回路40(図1参照)の動作を制御するタイミング信号WSEN1,WSEN2についても時間軸を揃えて同じタイミング波形図に示している。なお、図13のタイミング波形図は、閾値補正処理を1回実行する場合の図4のタイミング波形図に対応している。
そして、タイミング信号WSEN1は、書込み走査回路40において、図4の前半の書込みパルス(走査信号)WSを生成するのに用いられる。すなわち、タイミング信号WSEN1のアクティブ期間(ハイレベル期間)は、図4の基準電位(Vofs)書込み期間を規定している。また、タイミング信号WSEN2は、書込み走査回路40において、図4の後半の書き込みパルスWSを生成するのに用いられる。すなわち、タイミング信号WSEN2のアクティブ期間は、図4の移動度補正を含む信号電圧Vsigの書込み期間を規定している。
図13のタイミング波形図において、時刻t31でスイッチ制御信号ofs gate1がハイレベルになり、選択スイッチ62−r,62−g,62−bがオン状態となることで、第1基準電位Vofs1が信号線33R,33G,33Gの各々に出力される。そして、時刻t32でタイミング信号WSEN1がハイレベルになり、画素20の書込みトランジスタ23が導通状態になることで、第1基準電位Vofs1がRGBの各副画素に書き込まれる。
その後、時刻t33でスイッチ制御信号ofs gate1がローレベルになり、選択スイッチ62−r,62−g,62−bがオフ状態となり、続いて、時刻t34でスイッチ制御信号ofs gate2がハイレベルになり、選択スイッチ63−r,63−g,63−bがオン状態になることで、第1基準電位Vofs1に代えて第2基準電位Vofs2が信号線33R,33G,33Gの各々に出力される。この第2基準電位Vofs2は、導通状態にある書込みトランジスタ23によってRGBの各副画素に書き込まれる。
そして、時刻t35でタイミング信号WSEN1がローレベルになり、書込みトランジスタ23が非導通状態になることで、基準電位Vofsの書込み期間が終了する。次に、時刻t36でスイッチ制御信号ofs gate2がローレベルになり、選択スイッチ63−r,63−g,63−bがオフ状態になった後、RGBの各データ(信号電圧)がデータ線64を通して時系列で供給される。
そして、これら時系列のRGBの各データに同期して、スイッチ制御信号SEL R,SEL G,SEL Bが順次ハイレベルになり、選択スイッチ61−r,61−g,61−bが順にオン状態になることで、RGBの各データが信号線33R,33G,33Gの各々に出力される。
その後、時刻t37でタイミング信号WSEN2がハイレベルになり、書込みトランジスタ23が導通状態になることで、RGBの各映像信号の信号電圧VsigがRGBの各副画素に書き込まれる。そして、時刻t38でタイミング信号WSEN2がローレベルになり、書込みトランジスタ23が非導通状態になることで、各副画素に対する移動度補正を含む信号電圧Vsigの書込み期間が終了する。
以上説明した実施例1に係る信号出力回路60Aによれば、映像信号の信号電圧Vsig、第1基準電位Vofs1および第2基準電位Vofs2にそれぞれ対応して3系統の選択スイッチ61(61−r,61−g,61−b),62(62−r,62−g,62−b),63(63−r,63−g,63−b)を設けた構成を採っているために、これら3系統の選択スイッチ61,62,63によって信号電圧Vsig、基準電位Vofs1、基準電位Vofs2を所望のタイミングで的確に選択して信号線33R,33G,33Bに出力することができる。
<実施例2>
図14は、実施例2に係る信号出力回路60Bの構成例を示す回路図であり、図中、図12と同等部分には同一符号を付して示している。本実施例2に係る信号出力回路60Bも、実施例1に係る信号出力回路60Aと同様に、1本のデータ線64を通して時系列で供給されるRGBの映像信号の信号電圧を時分割で3本の信号線33R,33G,33Bに供給する時分割駆動方式を採用している。
図14は、実施例2に係る信号出力回路60Bの構成例を示す回路図であり、図中、図12と同等部分には同一符号を付して示している。本実施例2に係る信号出力回路60Bも、実施例1に係る信号出力回路60Aと同様に、1本のデータ線64を通して時系列で供給されるRGBの映像信号の信号電圧を時分割で3本の信号線33R,33G,33Bに供給する時分割駆動方式を採用している。
図14において、信号線33Rの一端には2個の選択スイッチ61−r,63−rの各出力端が共通に接続されている。信号線33Gの一端には2個の選択スイッチ61−g,63−gの各出力端が共通に接続されている。信号線33Bの一端には2個の選択スイッチ61−b,63−bの各出力端が共通に接続されている。
選択スイッチ61−r,63−r,61−g,63−g,61−b,63−bは、例えばCMOSトランジスタによって構成されているが、これに限られるものではない。選択スイッチ61−r,61−g,61−bの各入力端には、データ線64を通して映像信号と第1基準電位Vofs1とが時系列で与えられる。映像信号は、RGBの各映像信号が例えばRGBの順に供給される時系列の信号である。
選択スイッチ61−r,61−g,61−bは、後述する第1基準電位Vofs1の出力タイミングで一斉にアクティブとなる互いに逆相のスイッチ制御信号SEL R,xSEL R,SEL G,xSEL G,SEL B,xSEL Bによって駆動されることで、データ線64を通して入力される第1基準電位Vofs1を選択して信号線33R,33G,33Bに出力する。
さらに、選択スイッチ61−rは、時系列の信号のうちRの映像信号に同期してアクティブとなるスイッチ制御信号SEL R,xSEL Rによって駆動されることで、Rの映像信号を選択して信号線33Rに出力する。選択スイッチ61−gは、時系列の信号のうちGの映像信号に同期してアクティブとなるスイッチ制御信号SEL G,xSEL Gによって駆動されることで、Gの映像信号を選択して信号線33Gに出力する。選択スイッチ61−bは、時系列の信号のうちBの映像信号に同期してアクティブとなるスイッチ制御信号SEL B,xSEL Bによって駆動されることで、Bの映像信号を選択して信号線33Rに出力する。
選択スイッチ63−r,63−g,63−bの各入力端には、第2基準電位Vofs2が与えられる。これら選択スイッチ63−r,63−g,63−bは、互いに逆相のスイッチ制御信号ofs gate2,xofs gate2によって駆動されることで、基準電位Vofs2を選択的に信号線33R,33G,33Bに出力する。
ここで、映像信号と第1基準電位Vofs1は、図示せぬドライバIC(信号生成部)から信号出力回路60に供給される。第2基準電位Vofs2は、図示せぬ基準電位生成部から信号出力回路60に供給される。また、スイッチ制御信号SEL R,xSEL R,SEL G,xSEL G,SEL B,xSEL Bおよびスイッチ制御信号ofs gate2,xofs gate2は、図示せぬタイミング発生部から信号出力回路60に供給される。
図15は、実施例2に係る信号出力回路60Bの回路動作の説明に供するタイミング波形図であり、実施例1の場合と同様に、閾値補正処理を1回実行する場合の図4のタイミング波形図に対応している。
図15のタイミング波形図には、選択スイッチ61−r,61−g,61−bを駆動する正相のスイッチ制御信号SEL R,xSEL R,SEL Gと、選択スイッチ63−r,63−g,63−bを駆動する正相のスイッチ制御信号ofs gate2と、データ(映像信号の信号電圧)Dataと、Bの副画素の信号線33Bの電位のタイミング関係を示している。データDataに重畳されて供給される第1基準電位Vofs1と、単独で供給される第2基準電位Vofs2とは固定電位である。
図15のタイミング波形図において、時刻t41でスイッチ制御信号SEL R,SEL G,SEL Bが一斉にハイレベルになり、選択スイッチ61−r,61−g,61−bがオン状態になることで、データ線64を通して入力される第1基準電位Vofs1が信号線33R,33G,33Gの各々に出力される。そして、時刻t42でタイミング信号WSEN1がハイレベルになり、画素20の書込みトランジスタ23が導通状態になることで、第1基準電位Vofs1がRGBの各副画素に書き込まれる。
その後、時刻t43でスイッチ制御信号SEL R,SEL G,SEL Bが一斉にローレベルになり、選択スイッチ61−r,61−g,61−bがオフ状態となり、続いて、時刻t44でスイッチ制御信号ofs gate2がハイレベルになり、選択スイッチ63−r,63−g,63−bがオン状態になることで、第1基準電位Vofs1に代えて第2基準電位Vofs2が信号線33R,33G,33Gの各々に出力される。この第2基準電位Vofs2は、導通状態にある書込みトランジスタ23によってRGBの各副画素に書き込まれる。
そして、時刻t45でタイミング信号WSEN1がローレベルになり、書込みトランジスタ23が非導通状態になることで、基準電位Vofsの書込み期間が終了する。次に、時刻t46でスイッチ制御信号ofs gate2がローレベルになり、選択スイッチ63−r,63−g,63−bがオフ状態になった後、RGBの各データ(信号電圧)がデータ線64を通して時系列で供給される。
そして、これら時系列のRGBの各データに同期して、スイッチ制御信号SEL R,SEL G,SEL Bが順次ハイレベルになり、選択スイッチ61−r,61−g,61−bが順にオン状態になることで、RGBの各データが信号線33R,33G,33Gの各々に出力される。
その後、時刻t47でタイミング信号WSEN2がハイレベルになり、書込みトランジスタ23が導通状態になることで、RGBの各映像信号の信号電圧VsigがRGBの各副画素に書き込まれる。そして、時刻t48でタイミング信号WSEN2がローレベルになり、書込みトランジスタ23が非導通状態になることで、各副画素に対する移動度補正を含む信号電圧Vsigの書込み期間が終了する。
以上説明した実施例2に係る信号出力回路60Bによれば、第1基準電位Vofs1を映像信号と同様にドライバIC側からデータ線64を通して入力するとともに、映像信号の信号電圧Vsigおよび第2基準電位Vofs2にそれぞれ対応して2系統の選択スイッチ61(61−r,61−g,61−b),63(63−r,63−g,63−b)を設けた構成を採ることで、実施例1に係る信号出力回路60Aの場合に比べて、信号線1本につき第1基準電位Vofs1に対応する選択スイッチ62(図12を参照)を1個、本例では1対のトランジスタ(CMOSトランジスタ)を削減できるために、信号出力回路60Bの回路構成を簡略化できる。
[変形例]
なお、上記実施形態では、書込みトランジスタ23としてNチャネル型のトランジスタを用いていることによって書込みパルスWSのハイレベルがアクティブとなることから、閾値補正処理が終了する直前のタイミングから一定期間第1基準電位Vofs1よりも高い第2基準電位Vofs2を書き込むとしたが、書込みトランジスタ23としてPチャネル型のトランジスタを用いた画素回路の場合には、第1基準電位Vofs1よりも低い第2基準電位Vofs2を書き込むようにすればよい。要は、第2基準電位Vofs2が第1基準電位Vofs1よりも絶対値が大きいということである。
なお、上記実施形態では、書込みトランジスタ23としてNチャネル型のトランジスタを用いていることによって書込みパルスWSのハイレベルがアクティブとなることから、閾値補正処理が終了する直前のタイミングから一定期間第1基準電位Vofs1よりも高い第2基準電位Vofs2を書き込むとしたが、書込みトランジスタ23としてPチャネル型のトランジスタを用いた画素回路の場合には、第1基準電位Vofs1よりも低い第2基準電位Vofs2を書き込むようにすればよい。要は、第2基準電位Vofs2が第1基準電位Vofs1よりも絶対値が大きいということである。
また、上記実施形態においては、画素回路20の電気光学素子として、有機EL素子を用いた有機EL表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではない。具体的には、無機EL素子、LED素子、半導体レーザー素子など、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子(発光素子)を用いた表示装置全般に対して適用可能である。
[適用例]
以上説明した本発明による表示装置は、一例として、図16〜図20に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
以上説明した本発明による表示装置は、一例として、図16〜図20に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
このように、あらゆる分野の電子機器の表示装置として本発明による表示装置を用いることにより、先述した実施形態の説明から明らかなように、本発明による表示装置は、移動度補正処理に伴う表示品質の改善効果を十分に得ることができるために、各種の電子機器において、高品位な画像表示を行うことができる。
なお、本発明による表示装置は、封止された構成のモジュール形状のものをも含む。例えば、画素アレイ部30に透明なガラス等の対向部に貼り付けられて形成された表示モジュールが該当する。この透明な対向部には、カラーフィルタ、保護膜等、更には、上記した遮光膜が設けられてもよい。尚、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やFPC(フレキシブルプリントサーキット)等が設けられていてもよい。
以下に、本発明が適用される電子機器の具体例について説明する。
図16は、本発明が適用されるテレビジョンセットの外観を示す斜視図である。本適用例に係るテレビテレビジョンセットは、フロントパネル102やフィルターガラス103等から構成される映像表示画面部101を含み、その映像表示画面部101として本発明による表示装置を用いることにより作成される。
図17は、本発明が適用されるデジタルカメラの外観を示す斜視図であり、(A)は表側から見た斜視図、(B)は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部111、表示部112、メニュースイッチ113、シャッターボタン114等を含み、その表示部112として本発明による表示装置を用いることにより作製される。
図18は、本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体121に、文字等を入力するとき操作されるキーボード122、画像を表示する表示部123等を含み、その表示部123として本発明による表示装置を用いることにより作製される。
図19は、本発明が適用されるビデオカメラの外観を示す斜視図である。本適用例に係るビデオカメラは、本体部131、前方を向いた側面に被写体撮影用のレンズ132、撮影時のスタート/ストップスイッチ133、表示部134等を含み、その表示部134として本発明による表示装置を用いることにより作製される。
図20は、本発明が適用される携帯端末装置、例えば携帯電話機を示す外観図であり、(A)は開いた状態での正面図、(B)はその側面図、(C)は閉じた状態での正面図、(D)は左側面図、(E)は右側面図、(F)は上面図、(G)は下面図である。本適用例に係る携帯電話機は、上側筐体141、下側筐体142、連結部(ここではヒンジ部)143、ディスプレイ144、サブディスプレイ145、ピクチャーライト146、カメラ147等を含み、そのディスプレイ144やサブディスプレイ145として本発明による表示装置を用いることにより作製される。
10…有機EL表示装置、20…画素(画素回路)、21…有機EL素子、22…駆動トランジスタ、23…書込みトランジスタ、24…保持容量、30…画素アレイ部、31(31−1〜31−m)…走査線、32(32−1〜32−m)…電源供給線、33(33−1〜33−n),33R,33G,33B…信号線、34…共通電源供給線、40…書込み走査回路、50…電源供給走査回路、60,60A,60B,60C,60D,60E…信号出力回路、61−r,61−g,61−b,62−r,62−g,62−b,62−r′,62−g′,62−b′,63−r,63−g,63−b…選択スイッチ、64…データ線、65−r,65−g,65−b…容量素子、70…表示パネル、Vccp…第1電源電位、Vini…第2電源電位、Vofs1…第1基準電位、Vofs2…第2基準電位
Claims (8)
- 電気光学素子と、
ゲート電極が走査線に接続され、一方の電極が信号線に接続された書込みトランジスタと、
ゲート電極が前記書込みトランジスタの他方の電極に接続され、一方の電極が電源供給線に接続され、他方の電極が前記電気光学素子のアノード電極に接続された駆動トランジスタと、
一方の電極が前記駆動トランジスタのゲート電極に接続され、他方の電極が前記駆動トランジスタの他方の電極に接続された保持容量と
を有する画素が行列状に配置された画素アレイ部と、
前記電源供給線に第1電源電位と当該第1電源電位よりも低い第2電源電位とを選択的に供給する電源供給走査回路と、
前記信号線に対して映像信号と、第1基準電位と、当該第1基準電位よりも絶対値が大きい第2基準電位とを選択的に出力する信号出力回路とを備え、
前記電源供給走査回路は、
前記電源供給線を介して前記駆動トランジスタの他方の電極に前記第2電源電位を供給することによって当該他方の電極の電位の初期化を行った後、前記電源供給線の電位を前記第2電源電位から前記第1電源電位に切り替え、
前記信号出力回路は、
前記走査線を通して与えられる走査信号によって前記書込みトランジスタが導通状態にあるときに、前記信号線に前記第1基準電位を出力し、前記書込みトランジスタを介して前記駆動トランジスタのゲート電極に供給することによって当該ゲート電極の電位の初期化を行い、
次いで、前記駆動トランジスタのゲート電極の初期化電位を基準として当該初期化電位から前記駆動トランジスタの閾値電圧を減じた電位に向かって、前記駆動トランジスタの他方の電極の電位を変化させる閾値補正処理が終了する直前のタイミングから一定期間前記第1基準電位に代えて前記第2基準電位を前記信号線に出力して前記書込みトランジスタを介して前記駆動トランジスタのゲート電極に供給し、
次いで、前記一定期間の終了後に前記映像信号を前記信号線に出力し、前記書込みトランジスタを介して前記駆動トランジスタのゲート電極に供給する
ことを特徴とする表示装置。 - 前記第2基準電位は、前記閾値補正処理の終了時に前記走査信号がアクティブ状態から非アクティブ状態へ遷移するときの容量カップリングによって前記駆動トランジスタのゲート電位が変動する変動分だけ前記第1基準電位よりも絶対値が大きい
ことを特徴とする請求項1記載の表示装置。 - 前記信号出力回路は、前記一定期間の終了後に前記駆動トランジスタのゲート電位が前記第1基準電位と同程度の電位にある状態で前記書込みトランジスタを介して前記駆動トランジスタのゲート電極に前記映像信号を供給する
ことを特徴とする請求項2記載の表示装置。 - 前記信号出力回路から前記信号線に出力された前記映像信号を前記書込みトランジスタによって前記駆動トランジスタのゲート電極に書き込む信号書込み処理を行う1水平走査期間に先立つ複数の水平走査期間に分割して前記閾値補正処理を複数回実行する場合において、
前記信号出力回路は、複数回の閾値補正処理のうちの少なくとも最終回の閾値補正処理が終了する直前に前記第1基準電位に代えて前記第2基準電位を前記信号線に出力する
ことを特徴とする請求項1記載の表示装置。 - 前記信号出力回路は、
前記映像信号と前記第1,第2基準電位とを入力とし、
前記駆動トランジスタのゲート電位の所期化の際に与えられるスイッチ制御信号に応答して前記第1基準電位を選択して前記信号線に出力する第1選択スイッチと、
前記閾値補正処理が終了する直前のタイミングから一定期間与えられるスイッチ制御信号に応答して前記第2基準電位を選択して前記信号線に出力する第2選択スイッチと、
前記一定期間の終了後に与えられるスイッチ制御信号に応答して前記映像信号を選択して前記信号線に出力する第3選択スイッチとを有する
ことを特徴とする請求項1記載の表示装置。 - 前記信号出力回路は、
時系列で供給される前記映像信号および前記第1基準電位と前記第2基準電位とを入力とし、
前記ゲート電極の電位の所期化の際に与えられるスイッチ制御信号に応答して前記第1基準電位を選択し、前記一定期間の終了後に与えられるスイッチ制御信号に応答して前記映像信号を選択して前記信号線に出力する第1選択スイッチと、
前記閾値補正処理が終了する直前のタイミングから一定期間与えられるスイッチ制御信号に応答して前記第2基準電位を選択して前記信号線に出力する第2選択スイッチとを有する
ことを特徴とする請求項1記載の表示装置。 - 電気光学素子と、
ゲート電極が走査線に接続され、一方の電極が信号線に接続された書込みトランジスタと、
ゲート電極が前記書込みトランジスタの他方の電極に接続され、一方の電極が電源供給線に接続され、他方の電極が前記電気光学素子のアノード電極に接続された駆動トランジスタと、
一方の電極が前記駆動トランジスタのゲート電極に接続され、他方の電極が前記駆動トランジスタの他方の電極に接続された保持容量と
を有する画素が行列状に配置された画素アレイ部を備え、
前記電源供給線の電位を第1電源電位と当該第1電源電位よりも絶対値が大きい第2電源電位とに選択的に切り替える表示装置の駆動方法であって、
前記電源供給線を介して前記駆動トランジスタの他方の電極に前記第2電源電位を供給することによって当該他方の電極の電位の初期化を行うとともに、前記書込みトランジスタが導通状態にあるときに、前記書込みトランジスタによって第1基準電位を前記駆動トランジスタのゲート電極に書き込むことによって当該ゲート電極の電位の初期化を行い、
次いで、前記電源供給線の電位を前記第2電源電位から前記第1電源電位に切り替え、
次いで、前記駆動トランジスタのゲート電極の初期化電位を基準として当該初期化電位から前記駆動トランジスタの閾値電圧を減じた電位に向かって、前記駆動トランジスタの他方の電極の電位を変化させる閾値補正処理を行ない、
次いで、前記閾値補正処理が終了する直前のタイミングから一定期間前記第1基準電位に代えて当該第1基準電位よりも低い第2基準電位を前記書込みトランジスタによって前記駆動トランジスタのゲート電極に書き込み、
次いで、前記一定期間の終了後に再度導通状態になる前記書込みトランジスタによって映像信号を前記駆動トランジスタのゲート電極に書き込む
ことを特徴とする表示装置の駆動方法。 - 電気光学素子と、
ゲート電極が走査線に接続され、一方の電極が信号線に接続された書込みトランジスタと、
ゲート電極が前記書込みトランジスタの他方の電極に接続され、一方の電極が電源供給線に接続され、他方の電極が前記電気光学素子のアノード電極に接続された駆動トランジスタと、
一方の電極が前記駆動トランジスタのゲート電極に接続され、他方の電極が前記駆動トランジスタの他方の電極に接続された保持容量と
を有する画素が行列状に配置された画素アレイ部と、
前記電源供給線に第1電源電位と当該第1電源電位よりも低い第2電源電位とを選択的に供給する電源供給走査回路と、
前記信号線に対して映像信号と、第1基準電位と、当該第1基準電位よりも低い第2基準電位と、当該第2基準電位よりも高い第3基準電位とを選択的に出力する信号出力回路とを備えた表示装置を有する電子機器であって、
前記電源供給走査回路は、
前記電源供給線を介して前記駆動トランジスタの他方の電極に前記第2電源電位を供給することによって当該他方の電極の電位の初期化を行った後、前記電源供給線の電位を前記第2電源電位から前記第1電源電位に切り替え、
前記信号出力回路は、
前記走査線を通して与えられる走査信号によって前記書込みトランジスタが導通状態にあるときに、前記信号線に前記第1基準電位を出力し、前記書込みトランジスタを介して前記駆動トランジスタのゲート電極に供給することによって当該ゲート電極の電位の初期化を行い、
次いで、前記駆動トランジスタのゲート電極の初期化電位を基準として当該初期化電位から前記駆動トランジスタの閾値電圧を減じた電位に向かって、前記駆動トランジスタの他方の電極の電位を変化させる閾値補正処理が終了する直前のタイミングから一定期間前記第1基準電位に代えて前記第2基準電位を前記信号線に出力して前記書込みトランジスタを介して前記駆動トランジスタのゲート電極に供給し、
次いで、前記一定期間の終了後に前記映像信号を前記信号線に出力し、前記書込みトランジスタを介して前記駆動トランジスタのゲート電極に供給する
ことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007295382A JP2009122335A (ja) | 2007-11-14 | 2007-11-14 | 表示装置、表示装置の駆動方法および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007295382A JP2009122335A (ja) | 2007-11-14 | 2007-11-14 | 表示装置、表示装置の駆動方法および電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009122335A true JP2009122335A (ja) | 2009-06-04 |
Family
ID=40814569
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007295382A Pending JP2009122335A (ja) | 2007-11-14 | 2007-11-14 | 表示装置、表示装置の駆動方法および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009122335A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009122336A (ja) * | 2007-11-14 | 2009-06-04 | Sony Corp | 表示装置、表示装置の駆動方法および電子機器 |
JP2009251430A (ja) * | 2008-04-09 | 2009-10-29 | Sony Corp | 画像表示装置及び画像表示装置の駆動方法 |
US8034672B2 (en) | 2008-03-25 | 2011-10-11 | Sony Corporation | Method of producing display device, display device, method of producing thin-film transistor substrate, and thin-film transistor substrate |
-
2007
- 2007-11-14 JP JP2007295382A patent/JP2009122335A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009122336A (ja) * | 2007-11-14 | 2009-06-04 | Sony Corp | 表示装置、表示装置の駆動方法および電子機器 |
US8034672B2 (en) | 2008-03-25 | 2011-10-11 | Sony Corporation | Method of producing display device, display device, method of producing thin-film transistor substrate, and thin-film transistor substrate |
JP2009251430A (ja) * | 2008-04-09 | 2009-10-29 | Sony Corp | 画像表示装置及び画像表示装置の駆動方法 |
US8077124B2 (en) | 2008-04-09 | 2011-12-13 | Sony Corporation | Image display device and method of driving the same |
US8344971B2 (en) | 2008-04-09 | 2013-01-01 | Sony Corporation | Image display device and method of driving the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4428436B2 (ja) | 表示装置および電子機器 | |
JP4715833B2 (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP4293262B2 (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP4605261B2 (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP4508205B2 (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP5287210B2 (ja) | 表示装置および電子機器 | |
JP2009109521A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP4978435B2 (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2010002795A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009294635A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP4640442B2 (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2008310128A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009104013A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009204664A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009169145A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2008310127A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009128404A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP5256691B2 (ja) | 表示装置および電子機器 | |
JP2009109519A (ja) | 表示装置および電子機器 | |
JP2008249743A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2010008718A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009237426A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009251545A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009251546A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009122335A (ja) | 表示装置、表示装置の駆動方法および電子機器 |