KR101360303B1 - 표시 장치 및 전자 기기 - Google Patents

표시 장치 및 전자 기기 Download PDF

Info

Publication number
KR101360303B1
KR101360303B1 KR1020070076897A KR20070076897A KR101360303B1 KR 101360303 B1 KR101360303 B1 KR 101360303B1 KR 1020070076897 A KR1020070076897 A KR 1020070076897A KR 20070076897 A KR20070076897 A KR 20070076897A KR 101360303 B1 KR101360303 B1 KR 101360303B1
Authority
KR
South Korea
Prior art keywords
potential
signal
driving transistor
line
power supply
Prior art date
Application number
KR1020070076897A
Other languages
English (en)
Other versions
KR20080012216A (ko
Inventor
이이다 유키히또
야마시타 쥬니치
우치노 가쯔히데
Original Assignee
소니 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼가이샤 filed Critical 소니 가부시끼가이샤
Publication of KR20080012216A publication Critical patent/KR20080012216A/ko
Application granted granted Critical
Publication of KR101360303B1 publication Critical patent/KR101360303B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Abstract

표시 장치를 개시한다. 이 표시 장치는 화소 어레이부와 이것을 구동하는 구동부를 포함한다. 상기 화소 어레이부는, 행모양(行狀)의 주사선과, 열모양(列狀)의 신호선과, 양자가 교차하는 부분에 배치된 행렬모양(行列狀; matrix state)의 화소와, 화소의 각 행에 대응하여 배치된 전원선을 구비한다. 상기 구동부는, 각 주사선에 순차(順次) 제어 신호를 공급해서 화소를 행단위로 선순차 주사하는 주(主)스캐너와, 그 선순차 주사에 맞추어(동기해서) 각 전원선에 제1 전위와 제2 전위로 전환되는 전원 전압을 공급하는 전원 스캐너와, 그 선순차 주사에 맞추어 열모양의 신호선에 영상 신호로 되는 신호 전위와 기준 전위를 공급하는 신호 셀렉터를 구비한다.
화소, 스캐너, 디스플레이, 픽셀, 어레이, 주사선

Description

표시 장치 및 전자 기기 {DISPLAY DEVICE AND ELECTRONIC EQUIPMENT}
본 발명은 발광 소자를 화소에 이용한 액티브 매트릭스형 표시 장치에 관한 것이다. 보다 상세하게는, 본 발명은 발광 소자에 더하여 샘플링용 트랜지스터나 구동용 트랜지스터, 나아가서는 보존유지 커패시터를 구비한 화소의 회로 구성에 관한 것이다. 더욱 상세하게는, 영상 신호를 보존유지 커패시터(保持容量; stroage capacitor)에 샘플링할 때의 기입(書入; write; 써넣음) 게인(gain)을 개선하는 기술에 관한 것이다. 또, 이와 같은 표시 장치를 실장(incorporate)한 전자 기기에 관한 것이다.
발광 소자로서 유기 EL 디바이스를 이용한 평면 자발광형(自發光型) 표시 장치의 개발이 요즈음(근래) 활발히 이루어지고 있다. 유기 EL 디바이스는 유기 박막에 전계를 인가하면 발광하는 현상을 이용한 디바이스이다. 유기 EL 디바이스는 인가 전압이 10V 이하에서 구동하기 때문에 저소비 전력이다. 또, 유기 EL 디바이스는 스스로 빛(光)을 발하는 자발광 소자이기 때문에, 조명 부재를 필요로 하지 않아 경량화 및 박형화가 용이하다. 또, 유기 EL 디바이스의 응답 속도는 수 ㎲ 정도로 매우 고속이므로, 동화상 표시시의 잔상이 발생하지 않는다.
유기 EL 디바이스를 화소에 이용한 평면 자발광형 표시 장치 중에서도, 특히 구동 소자로서 박막 트랜지스터를 각 화소에 집적 형성한 액티브 매트릭스형 표시 장치의 개발이 활발하다. 액티브 매트릭스형 평면 자발광 표시 장치는, 예를 들면 이하의 특허 문헌 1 내지 5에 기재되어 있다.
[특허 문헌 1] 일본 특개(特開) 제2003-255856호 공보
[특허 문헌 2] 일본 특개 제2003-271095호 공보
[특허 문헌 3] 일본 특개 제2004-133240호 공보
[특허 문헌 4] 일본 특개 제2004-029791호 공보
[특허 문헌 5] 일본 특개 제2004-093682호 공보
그렇지만, 종래의 액티브 매트릭스형 평면 자발광 표시 장치는, 프로세스 변동에 의해 발광 소자를 구동하는 트랜지스터의 임계전압(threshold voltage)이나 이동도에 편차가 생겨 버린다. 또, 유기 EL 디바이스의 특성이 경시적으로(시간이 경과함에 따라서) 변동한다. 이와 같은 구동용 트랜지스터의 특성편차(variation)나 유기 EL 디바이스의 특성 변동(variation)은, 발광 휘도에 영향을 주어 버린다. 표시 장치의 화면 전체에 걸쳐서 발광 휘도를 균일하게 제어하기 위해서, 각 화소 회로내에서 상술한 트랜지스터나 유기 EL 디바이스의 특성 변동을 보정할 필요가 있다. 종래부터 이러한 보정 기능을 화소마다 갖춘(구비한) 표시 장치가 제안되어 있다. 그렇지만, 종래의 보정 기능을 갖춘 화소 회로는, 보정용 전위를 공급하는 배선과, 스위칭용 트랜지스터와, 스위칭용 펄스가 필요하고, 화소 회로의 구성이 복잡하다. 화소 회로의 구성요소가 많기 때문에, 디스플레이의 고화질(high definition 또는 high fineness)의 방해로 되고 있었다.
상술한 종래 기술의 과제를 감안해서, 본 발명은 화소 회로의 간소화에 의해 디스플레이의 고화질을 가능하게 한 표시 장치를 제공하는 것을 일반적인 목적으로 한다. 특히, 간소화된 화소 회로에서 영상 신호의 샘플링 게인을 확보하는 것을 목적으로 한다. 이러한 목적을 달성하기 위해서, 이하의 수단을 강구했다. 즉, 본 발명에 따른 표시 장치는, 기본적으로, 화소 어레이부와 이것을 구동하는 구동 부로 이루어진다. 상기 화소 어레이부는, 행모양(行狀)의 주사선과, 열모양(列狀)의 신호선과, 양자가 교차하는 부분에 배치된 행렬모양(行列狀; matrix state)의 화소와, 화소의 각 행에 대응하여 배치된 전원선을 구비하고 있다. 상기 구동부는, 각 주사선에 순차(順次) 제어 신호를 공급해서 화소를 행단위로 선순차 주사하는 주(主)스캐너와, 그 선순차 주사에 맞추어(동기해서) 각 전원선에 제1 전위와 제2 전위로 전환되는 전원 전압을 공급하는 전원 스캐너와, 그 선순차 주사에 맞추어 열모양의 신호선에 영상 신호로 되는 신호 전위와 기준 전위를 공급하는 신호 셀렉터를 구비하고 있다. 상기 화소는, 발광 소자와, 샘플링용 트랜지스터와, 구동용 트랜지스터와, 보존유지 커패시터를 포함한다. 상기 샘플링용 트랜지스터는, 그의 게이트가 그 주사선에 접속되고, 그의 소스 및 드레인의 한쪽이 그 신호선에 접속되고, 다른쪽이 그 구동용 트랜지스터의 게이트에 접속되고, 상기 구동용 트랜지스터는, 그의 소스 및 드레인의 한쪽이 그 발광 소자에 접속되고, 다른쪽이 그 전원선에 접속되고, 상기 보존유지 커패시터는, 그 구동용 트랜지스터의 소스와 게이트 사이에 접속되어 있다. 이러한 표시 장치에 있어서, 상기 샘플링용 트랜지스터는, 그 주사선으로부터 공급된 제어 신호에 따라 도통되고, 그 신호선으로부터 공급된 신호 전위를 샘플링해서 그 보존유지 커패시터에 보존유지하고, 상기 구동용 트랜지스터는, 제1 전위에 있는 그 전원선으로부터 전류의 공급을 받고 그 보존유지된 신호 전위에 따라 구동 전류를 그 발광 소자에 흐르게 한다. 여기서, 상기 주스캐너는, 그 신호선이 신호 전위에 있는 시간대에 그 샘플링용 트랜지스터를 도통 상태로 하는 타이밍에서 제어 신호를 그 주사선에 출력하고, 이것에 의해 그 보 존유지 커패시터에 신호 전위를 기입함과 동시에 그 구동용 트랜지스터의 이동도에 대한 보정을 신호 전위에 가한다(실행한다). 특징 사항으로서, 상기 화소는, 그 보존유지 커패시터에 신호 전위를 보존유지할 때의 기입 게인을 높임과 동시에, 그 이동도의 보정에 필요한(소요되는) 시간을 조정하기 위해서, 보조 커패시터를 구비한다.
구체적으로는, 상기 보조 커패시터는, 그의 일단(一端)이 그 구동용 트랜지스터의 소스에 접속되고, 타단(他端)이 해당 행의 전원선보다도 앞(前) 행에 속하는 다른 전원선에 접속되어 있다. 바람직하게는, 상기 주스캐너는, 그 보존유지 커패시터에 신호 전위가 보존유지된 시점에서, 그 샘플링용 트랜지스터를 비도통 상태로 해서 그 구동용 트랜지스터의 게이트를 그 신호선으로부터 전기적으로 절단(분리)하고, 이것에 의해 그 구동용 트랜지스터의 소스 전위의 변동에 게이트 전위가 연동하고 게이트와 소스 사이의 전압을 일정하게 유지한다. 또, 상기 주스캐너는, 그 전원선이 제1 전위에 있고 또한 그 신호선이 기준 전위에 있는 시간대에 그 샘플링용 트랜지스터를 도통시키는 제어 신호를 출력하고, 그 구동용 트랜지스터의 임계전압에 상당(相當; corresponding)하는 전압을 그 보존유지 커패시터에 보존유지하기 위한 임계전압 보정 동작을 행한다.
본 발명에 따른 표시 장치는, 화소마다 임계전압 보정 기능, 이동도 보정 기능, 부트스트랩(bootstrap) 기능 등을 갖추고 있다. 임계전압 보정 기능에 의해 구동용 트랜지스터의 임계전압 변동을 보정할 수가 있다. 또, 이동도 보정 기능에 의해 마찬가지로 구동용 트랜지스터의 이동도 변동을 보정할 수가 있다. 또, 발광시에 있어서의 보존유지 커패시터의 부트스트랩 동작에 의해, 유기 EL 디바이스의 특성 변동에 관계없이(의존하지 않고), 항상 일정한 발광 휘도를 유지할 수가 있다. 즉, 유기 EL 디바이스의 전류-전압 특성이 경시(經時; 시간이 경과함에 따라) 변동해도, 구동용 트랜지스터의 게이트-소스간 전압이 부트스트랩한 보존유지 커패시터에 의해 일정하게 유지되기 때문에, 발광 휘도를 일정하게 유지할 수가 있다.
본 발명은 각 화소에 상술한 임계전압 보정 기능, 이동도 보정 기능, 부트스트랩 동작 등을 갖추기(마련하기) 위해서, 각 화소에 공급하는 전원 전압을 스위칭 펄스로서 사용한다. 전원 전압을 스위칭 펄스화하는 것에 의해, 임계전압 보정용 스위칭 트랜지스터나 그의 게이트를 제어하는 주사선이 불필요하게 된다. 결과로서, 화소 회로의 구성 소자와 배선을 대폭 삭감할 수 있으며, 화소 에리어를 축소하는 것이 가능하게 되고, 디스플레이의 고화질을 달성할 수가 있다. 종래 이와 같은 보정 기능을 갖춘 화소 회로는 구성 소자수가 많기 때문에 레이아웃 면적이 커지고, 디스플레이의 고화질에는 적합하지 않았지만, 본 발명에서는 전원 전압을 스위칭하는 것에 의해 구성 소자수와 배선수를 삭감하고, 화소의 레이아웃 면적을 작게 하는 것이 가능하다.
단, 화소의 고화질이 진행되면, 영상 신호의 신호 전위를 샘플링하는 보존유지 커패시터의 용량값이 적어진다. 그만큼 배선 용량(wiring capacitance)이나 기생 용량의 영향을 받아서 신호 전위의 기입 게인이 저하한다. 그래서, 본 발명은, 각 화소에 보존유지 커패시터와 함께 보조 커패시터를 형성하고, 보존유지 커패시 터에 신호 전위를 보존유지할 때의 기입 게인을 높이도록 하고 있다. 또, 이 보조 커패시터를 마련하면, 이동도의 보정에 필요한(소요되는) 시간을 조정할 수 있다. 이것에 의해, 화소 어레이의 구동이 고속화하더라도, 충분히 이동도의 보정을 행할 수가 있다. 그 때, 보조 커패시터는 그의 일단이 구동용 트랜지스터의 소스에 접속되고, 타단이 해당 행의 전원선보다도 앞 행에 속하는 다른 전원선에 접속되어 있다. 이것에 의해, 전원선의 전위의 변동을 받는 일 없이, 각 화소 회로의 임계전압 보정 기능을 정상적으로 행하는 것이 가능하다. 보조 커패시터를 전단(前段)의 전원선과의 사이에 형성하는 것에 의해 임계전압 보정 동작을 확실하게 행하고, 양호한 화질을 얻을 수가 있다.
이하 도면을 참조하여 본 발명의 실시형태를 상세하게 설명한다. 우선 최초에, 본 발명의 이해를 용이하게 하고 또한 배경을 분명히 하기 위해서, 도 1을 참조하여 표시 장치의 일반적인 구성을 간결하게 설명한다. 도 1은, 일반적인 표시 장치의 1화소분을 도시하는 모식적인 회로도이다. 도시하는 바와 같이, 이 화소 회로는, 직교 배열된 주사선(1E)과 신호선(1F)의 교차부에, 샘플링용 트랜지스터(1A)가 배치되어 있다. 이 샘플링용 트랜지스터(1A)는 N형이며, 그의 게이트가 주사선(1E)에 접속되고, 드레인이 신호선(1F)에 접속되어 있다. 이 샘플링용 트랜지스터(1A)의 소스에는 보존유지 커패시터(1C)의 한쪽의 전극과, 구동용 트랜지스터(1B)의 게이트가 접속되어 있다. 구동용 트랜지스터(1B)는 N형이며, 그의 드레인에는 전원 공급선(1G)이접속되고, 그의 소스에는 발광 소자(1D)의 애노드(anode) 가 접속되어 있다. 보존유지 커패시터(1C)의 한쪽의 전극과 발광 소자(1D)의 캐소드(cathode)는, 접지 배선(1H)에 접속되어 있다.
도 2는, 도 1에 도시한 화소 회로의 동작 설명에 이용되는 타이밍차트이다. 이 타이밍차트는, 신호선(1F)으로부터 공급되는 영상 신호의 전위(영상 신호선 전위)를 샘플링하고, 유기 EL 디바이스 등으로 이루어지는 발광 소자(1D)를 발광 상태로 하는 동작을 나타내고 있다. 주사선(1E)의 전위(주사선 전위)가 고레벨로 천이함으로써, 샘플링용 트랜지스터(1A)는 온 상태로 되고, 영상 신호선 전위를 보존유지 커패시터(1C)에 충전한다. 이것에 의해, 구동용 트랜지스터(1B)의 게이트 전위(Vg)는 상승(上昇; rise, increasing)을 개시하고, 드레인 전류를 흐르게 하기 시작한다. 그 때문에, 발광 소자(1D)의 애노드 전위는 상승하고 발광을 개시한다. 그 후, 주사선 전위가 저레벨로 천이하면 보존유지 커패시터(1C)에 영상 신호선 전위가 보존유지되고, 구동용 트랜지스터(1B)의 게이트 전위가 일정하게 되며, 발광 휘도가 다음 프레임까지 일정하게 유지된다.
그렇지만, 구동용 트랜지스터(1B)의 제조 프로세스의 편차에 의해, 각 화소마다 임계전압이나 이동도 등의 특성 변동이 있다. 이 특성 변동에 의해, 구동용 트랜지스터(1B)에 동일한 게이트 전위를 인가하더라도, 화소마다 드레인 전류(구동 전류)가 변동하여, 발광도의 편차로 되어 나타난다. 또, 유기 EL 디바이스 등으로 이루어지는 발광 소자(1D)의 특성의 경시 변동(variations with time)에 의해, 발광 소자(1D)의 애노드 전위가 변동한다. 애노드 전위의 변동은 구동용 트랜지스터(1B)의 게이트-소스간 전압의 변동으로 되어 나타나며, 드레인 전류(구동 전류) 의 변동을 일으킨다. 이와 같은 여러 가지 원인에 의한 구동 전류의 변동은 화소마다의 발광 휘도의 편차로 되어 나타나며, 화질의 열화(劣化; deterioration)가 일어난다.
도 3a는, 본 발명의 바탕(元; source)으로 된 선행 개발에 따른 표시 장치의 전체 구성을 도시하는 블록도이다. 이 표시 장치는 본 발명의 표시 장치와 공통되는 부분이 많으므로, 이하 본 발명의 설명의 일부로서, 이 선행 개발에 따른 표시 장치를 상세하게 설명한다. 도시하는 바와 같이, 선행 개발에 따른 표시 장치(100)는, 기본적으로 화소 어레이부(102)와 이것을 구동하는 구동부(103, 104, 105)로 이루어진다. 화소 어레이부(102)는, 행모양의 주사선(WSL101~10m)과, 열모양의 신호선(DTL101~10n)과, 양자가 교차하는 부분에 배치된 행렬모양의 화소(PXLC)(101)와, 각 화소(101)의 각 행에 대응하여 배치된 전원선(DSL101~10m)을 구비하고 있다. 구동부(103, 104, 105)는 각 주사선(WSL101~10m)에 수평 주기(1H)에서 순차 제어 신호를 공급하고, 화소(101)를 행단위로 선순차 주사하는 주스캐너(라이트(write) 스캐너 WSCN)(104)와, 이 선순차 주사에 맞추어(동기해서) 각 전원선(DSL101~10m)에 제1 전위와 제2 전위로 전환되는 전원 전압을 공급하는 전원 스캐너(DSCN)(105)와, 이 선순차 주사에 맞추어 각 수평 기간내(1H)에서 영상 신호로 되는 신호 전위와 기준 전위를 전환해서 열모양의 신호선(DTL101~10m)에 공급하는 신호 셀렉터(수평 셀렉터 HSEL)(103)를 구비하고 있다.
도 3b는, 도 3a에 도시한 표시 장치(100)에 포함되는 화소(101)의 구체적인 구성 및 결선 관계를 도시하는 회로도이다. 도시하는 바와 같이, 이 화소(101)는, 유기 EL 디바이스 등으로 대표되는 발광 소자(3D)와, 샘플링용 트랜지스터(3A)와, 구동용 트랜지스터(3B)와, 보존유지 커패시터(3C)을 포함한다. 샘플링용 트랜지스터(3A)는, 그의 게이트가 대응하는 주사선(WSL101)에 접속되고, 그의 소스 및 드레인의 한쪽이 대응하는 신호선(DTL101)에 접속되고, 다른쪽이 구동용 트랜지스터(3B)의 게이트 g에 접속된다. 구동용 트랜지스터(3B)는, 그의 소스 s 및 드레인 d의 한쪽이 발광 소자(3D)에 접속되고, 다른쪽이 대응하는 전원선(DSL101)에 접속되어 있다. 본 실시형태에서는, 구동용 트랜지스터(3B)의 드레인 d가 전원선(DSL101)에 접속되는 반면, 소스 s가 발광 소자(3D)의 애노드에 접속되어 있다. 발광 소자(3D)의 캐소드는 접지 배선(3H)에 접속되어 있다. 또한, 이 접지 배선(3H)은 모든 화소(101)에 대해서 공통으로 배선되어 있다. 보존유지 커패시터(3C)는, 구동용 트랜지스터(3B)의 소스 s와 게이트 g 사이에 접속되어 있다.
이러한 구성에 있어서, 샘플링용 트랜지스터(3A)는, 주사선(WSL101)으로부터 공급된 제어 신호에 따라 도통되고, 신호선(DTL101)으로부터 공급된 신호 전위를 샘플링해서 보존유지 커패시터(3C)에 보존유지한다. 구동용 트랜지스터(3B)는, 제1 전위에 있는 전원선(DSL101)으로부터 전류의 공급을 받고 보존유지 커패시터(3C)에 보존유지된 신호 전위에 따라 구동 전류를 발광 소자(3D)에 흐르게 한다. 주스캐너(104)는, 전원선(DSL101)이 제1 전위에 있고 또한 신호선(DTL101)이 기준 전위에 있는 시간대에 샘플링용 트랜지스터(3A)를 도통시키는 제어 신호를 출력해서, 구동용 트랜지스터(3B)의 임계전압 Vth에 상당하는 전압을 보존유지 커패시터(3C)에 보존유지하기 위한 임계전압 보정 동작을 행한다. 이 주스캐너(104)는, 신호 전위의 샘플링에 선행하는 복수(複數)의 수평 기간에 임계전압 보정 동작을 반복(되풀이)해서 행하여 확실하게 구동용 트랜지스터(3B)의 임계전압 Vth에 상당하는 전압을 보존유지 커패시터(3C)에 보존유지한다. 이와 같이, 임계전압 보정 동작을 복수회(여러 례) 행하는 것에 의해, 충분히 긴 기입 시간을 확보하고, 이것에 의해 구동용 트랜지스터의 임계전압에 상당하는 전압을 확실하게 보존유지 커패시터(3C)에 미리 보존유지시킬 수가 있다. 이 보존유지된 임계전압 상당분은 구동용 트랜지스터의 임계전압의 소거에 이용된다. 따라서, 화소마다 구동용 트랜지스터의 임계전압에 편차가 생겨 있어도, 화소마다 완전하게 캔슬되기 때문에, 화상의 균일성uniformity)가 높아진다. 특히, 신호 전위가 저계조일 때에 나타나기 쉬운(쉽게 나타나는) 휘도 불균일(輝度斑; luminance unevenness)을 방지할 수가 있다.
주스캐너(104)는, 상술한 임계전압 보정 동작에 앞서서, 전원선(DSL101)이 제2 전위에 있고 또한 신호선(DSTL101)이 기준 전위에 있는 시간대에서, 제어 신호를 출력해서 샘플링용 트랜지스터(3A)를 도통시키고, 이것에 의해 구동용 트랜지스터(3B)의 게이트 g를 기준 전위로 세트하고 또한 소스 s를 제2 전위로 세트한다. 이와 같은 게이트 전위 및 소스 전위의 리셋 동작에 의해, 후속하는 임계전압 보정 동작을 확실하게 행하는 것이 가능하게 된다.
도 3b에 도시한 화소(101)는 상술한 임계전압 보정 기능에 더하여(부가해서), 이동도 보정 기능을 갖추고 있다. 즉, 주스캐너(104)는, 신호선(DTL101)이 신호 전위에 있는 시간대에 샘플링용 트랜지스터(3A)를 도통 상태로 하기 위해서, 상술한 시간대보다도 펄스폭이 짧은 제어 신호를 주사선(WSL101)에 출력하고, 이것에 의해 보존유지 커패시터(3C)에 신호 전위를 보존유지할 때 동시에 구동용 트랜지스터(3B)의 이동도 μ에 대한 보정을 신호 전위에 가한다(실행한다).
도 3b에 도시한 화소 회로(101)는 또 부트스트랩 기능도 구비하고 있다. 즉, 주스캐너(WSCN)(104)는, 보존유지 커패시터(3C)에 신호 전위가 보존유지된 단계에서 주사선(WSL101)에 대한 제어 신호의 인가를 해제하고, 샘플링용 트랜지스터(3A)를 비도통 상태로 해서 구동용 트랜지스터(3B)의 게이트 g를 신호선(DTL101)으로부터 전기적으로 절단(분리)하고, 이것에 의해 구동용 트랜지스터(3B)의 소스 전위(Vs)의 변동에 게이트 전위(Vg)가 연동하고 게이트 g와 소스 s 사이의 전압 Vgs를 일정하게 유지할 수가 있다.
도 4a는, 도 3b에 도시한 화소(101)의 동작 설명에 이용되는 타이밍차트이다. 시간축을 공통으로 해서, 주사선(WSL101)의 전위 변화, 전원선(DSL101)의 전위 변화 및 신호선(DTL101)의 전위 변화를 나타내고 있다. 또, 이들 전위 변화와 병행해서, 구동용 트랜지스터(3B)의 게이트 전위(Vg) 및 소스 전위(Vs)의 변화도 나타내어져 있다.
이 타이밍차트는, 화소(101) 동작의 천이에 맞추어(동기해서) 기간을 B 내지 L용으로 편의적으로 구획(분할)하고 있다. 발광 기간 B에서는 발광 소자(3D)가 발광 상태에 있다. 그 후, 선순차 주사의 새로운 필드로 들어가서 우선 최초의 기간 C에서 전원선(DSL101)이 고전위(Vcc_H)에서 저전위(Vcc_L)로 전환된다. 계속해서, 준비 기간 D에서 구동용 트랜지스터(3B)의 게이트 전위 Vg가 기준 전위 Vo로 리셋되고 또한 소스 전위 Vs가 전원선(DTL101)의 저전위 Vcc_L로 리셋된다. 계속해서, 1회째의 임계값 보정 기간 E에서 최초의 임계전압 보정 동작이 행해진다. 1회만으로는 시간폭이 짧기 때문에, 보존유지 커패시터(3C)에 기입될 전압은 Vx1로서 구동용 트랜지스터(3B)의 임계전압 Vth에는 도달하지 않는다.
계속해서, 경과 기간 F 후, 다음의 1수평 기간(1H)에서 2회째의 임계전압 보정 기간(G)으로 진행한다. 여기서, 2회째의 임계전압 보정 동작이 행해지고, 보존유지 커패시터(3C)에 기입된 전압 Vx2는 Vth에 가까워진다(근접한다). 또, 경과 기간 H 후, 다음의 1수평 기간(1H)에서 3회째의 임계전압 보정 기간(I)으로 들어가고, 3회째의 임계전압 보정 동작을 행한다. 이것에 의해, 보존유지 커패시터(3C)에 기입된 전압은 구동용 트랜지스터(3B)의 임계전압 Vth에 도달한다.
이 최후의 1수평 기간의 후반에서 영상 신호선(DTL101)이 기준 전위 Vo로부터 신호 전위 Vin으로 부상(持上; rise)한다. 여기서는, 기간 J의 경과후, 샘플링 기간/이동도 보정 기간 K에서, 영상 신호의 신호 전위 Vin이 Vth에 더해 넣어지는(가산되는) 형태로 보존유지 커패시터(3C)에 기입됨과 동시에, 이동도 보정용 전압 ΔV가 보존유지 커패시터(3C)에 보존유지된 전압으로부터 차감(差引; subtract; 공제)된다. 그 후, 발광 기간 L로 진행하고, 신호 전압 Vin에 따른 휘도로 발광 소자가 발광한다. 그 때, 신호 전압 Vin은 임계전압 Vth에 상당하는 전압과 이동도 보정용의 전압 ΔV에 의해서 조정되고 있기 때문에, 발광 소자(3D)의 발광 휘도는 구동용 트랜지스터(3B)의 임계전압 Vth나 이동도 μ의 편차의 영향을 받는 일이 없다. 또한, 발광 기간 L의 최초에서 부트스트랩 동작이 행해지고, 구동용 트랜지스터(3B)의 게이트/소스간 전압 Vgs=Vin+Vth-ΔV를 일정하게 유지한 채, 구동용 트랜 지스터(3B)의 게이트 전위 Vg 및 소스 전위 Vs가 상승한다.
도 4a에 도시한 구동 방식은, 임계전압 보정 동작을 3회 반복한 경우이며, 기간 (E), (G) 및 (I)에서 각각 임계전압 보정 동작을 행하고 있다. 이들 기간 (E), (G) 및 (I)는 각 수평 기간(1H)의 전반(前半) 시간대에 속하고, 신호선(DTL101)이 기준 전위 Vo에 있다. 이들 기간에(기간동안), 주사선(WSL101)을 하이레벨로 전환하고, 샘플링용 트랜지스터(3A)를 온 상태로 한다. 이것에 의해, 구동용 트랜지스터(3B)의 게이트 전위 Vg는 기준 전위 Vo로 된다. 이들 기간에, 구동용 트랜지스터(3B)의 임계전압 보정 동작을 행한다. 각 수평 기간(1H)의 후반(後半) 부분은 다른 행의 화소에 대한 신호 전위의 샘플링 기간으로 되어 있다. 따라서, 이 기간 F 및 H는 주사선(WSL101)을 로우레벨로 전환하고, 샘플링용 트랜지스터(3A)를 오프 상태로 한다. 이와 같은 동작을 반복하는 것에 의해, 구동용 트랜지스터(3B)의 게이트/소스간 전압 Vgs는, 곧(결국은, 이윽고) 구동용 트랜지스터(3B)의 임계전압 Vth에 도달한다. 임계전압 보정 동작의 반복 회수(回數)는 화소의 회로 구성 등에 따라서(맞추어) 최적하게 설정하고, 이것에 의해 임계전압 보정 동작을 확실하게 행하도록 하고 있다. 이것에 의해, 블랙(黑)레벨의 저계조(low gradation)부터 화이트(白) 레벨의 고계조(high gradation)까지 어느 계조에서도 양호한 화질을 얻을 수가 있다.
계속해서, 도 4b~도 4l을 참조하여, 도 3b에 도시한 화소(101)의 동작을 상세하게 설명한다. 또한, 도 4b~도 4l의 도면 번호는, 도 4a에 도시한 타이밍차트의 각 기간 B~L에 각각 대응하고 있다. 이해를 용이하게 하기 위해서, 도 4b~4l 은, 설명의 편의상 발광 소자(3D)의 용량 성분을 용량 소자(3I)로서 나타내고 있다. 우선, 도 4b에 도시하는 바와 같이, 발광 기간 B에서는, 전원 공급선(DSL101)이 고전위 Vcc_H(제1 전위)에 있고, 구동용 트랜지스터(3B)가 구동 전류 Ids를 발광 소자(3D)에 공급하고 있다. 도시하는 바와 같이, 구동 전류 Ids는 고전위 Vcc_H에 있는 전원 공급선(DSL101)으로부터 구동용 트랜지스터(3B)를 거쳐서 발광 소자(3D)를 통해서(지나서), 공통 접지 배선(3H)에 흘러들어가고 있다.
계속해서, 기간 C로 들어가면(접어들면), 도 4c에 도시하는 바와 같이, 전원 공급선(DSL101)을 고전위 Vcc_H에서 저전위 Vcc_L로 전환한다. 이것에 의해, 전원 공급선(DSL101)은 Vcc_L까지 방전되고, 또 구동용 트랜지스터(3B)의 소스 전위 Vs는 Vcc_L에 가까운 전위까지 천이한다. 전원 공급선(DSL101)의 배선 용량이 큰 경우에는 비교적 빠른 타이밍에서 전원 공급선(DSL101)을 고전위 Vcc_H에서 저전위 Vcc_L로 전환하면 좋다. 이 기간 C를 충분히 확보함으로써, 배선 용량이나 그밖의 화소 기생 용량의 영향을 받지 않도록 해 둔다.
다음에, 기간 D로 진행하면, 도 4d에 도시하는 바와 같이, 주사선(WSL101)을 저레벨에서 고레벨로 전환함으로써, 샘플링용 트랜지스터(3A)가 도통 상태로 된다. 이 때, 영상 신호선(DTL101)은 기준 전위 Vo에 있다. 따라서, 구동용 트랜지스터(3B)의 게이트 전위 Vg는 도통한 샘플링용 트랜지스터(3A)를 통해서 영상 신호선(DTL101)의 기준 전위 Vo로 된다. 이것과 동시에, 구동용 트랜지스터(3B)의 소스 전위 Vs는 즉시 저전위 Vcc_L로 고정된다. 이상에 의해, 구동용 트랜지스터(3B)의 소스 전위 Vs가 영상 신호선 DTL의 기준 전위 Vo보다도 충분히 낮은 전위 Vcc_L로 초기화(리셋)된다. 구체적으로는, 구동용 트랜지스터(3B)의 게이트-소스간 전압 Vgs(게이트 전위 Vg와 소스 전위 Vs의 차)가 구동용 트랜지스터(3B)의 임계전압 Vth보다도 커지도록, 전원 공급선(DSL101)의 저전위 Vcc_L(제2 전위)을 설정한다.
다음에, 1회째의 임계값 보정 기간 E로 진행하면, 도 4e에 도시하는 바와 같이, 전원 공급선(DSL101)의 전위가 저전위 Vcc_L에서 고전위 Vcc_H로 천이하고, 구동용 트랜지스터(3B)의 소스 전위 Vs가 상승을 개시한다. 이 기간 E는 소스 전위 Vs가 Vcc_L에서 Vx1로 된 시점에서 끝나 버린다. 그 때문에, 1회째의 임계값 보정 기간 E에서는 Vx1이 보존유지 커패시터(3C)에 기입된다.
계속해서, 이 수평 주기(1H)의 후반 기간(F)으로 되면 도 4f에 도시하는 바와 같이, 영상 신호선이 신호 전위 Vin으로 변화하는 반면 주사선(WSL101)은 로우레벨로 된다. 이 기간 F는 다른 행의 화소에 대한 신호 전위 Vin의 샘플링 기간이며, 해당 화소의 샘플링용 트랜지스터(3A)는 오프 상태로 할 필요가 있다.
다음의 1수평 주기(1H)의 전반으로 되면, 다시 임계값 보정 기간 G로 되고, 도 4g에 도시하는 바와 같이, 2회째의 임계전압 보정 동작을 행한다. 1회째와 마찬가지로, 영상 신호선(DTL101)은 기준 전위 Vo로 되고, 주사선(W니101)이 하이레벨로 되어 샘플링용 트랜지스터(3A)가 온으로 된다. 이 동작에 의해 보존유지 커패시터(3C)에 대한 전위 기입이 진행되고, Vx2까지 도달한다.
이 수평 주기(1H)의 후반 기간 H로 되면, 도 4h에 도시하는 바와 같이, 다른 행의 화소에 대한 신호 전위의 샘플링을 행하기 위해서, 해당 행의 주사선(WSL101) 은 로우레벨로 되고, 샘플링용 트랜지스터(3A)가 오프한다.
다음에, 3회째의 임계값 보정 기간 I로 진행하면, 도 4i에 도시하는 바와 같이, 다시 주사선(WSL101)이 하이레벨로 전환되어 샘플링용 트랜지스터(3A)가 온하고, 구동용 트랜지스터(3B)의 소스 전위 Vs가 상승을 개시한다. 그리고, 구동용 트랜지스터(3B)의 게이트/소스간 전압 Vgs가 정확히 임계전압 Vth로 된 곳에서 전류가 차단된다. 이와 같이 해서, 구동용 트랜지스터(3B)의 임계전압 Vth에 상당하는 전압이 보존유지 커패시터(3C)에 기입된다. 또한, 3회의 임계값 보정 기간 E, G 및 I에서는 모두(어느것이나) 구동 전류가 오로지 보존유지 커패시터(3C) 측으로 흐르고, 발광 소자(3D) 측으로는 흐르지 않도록 하기 위해서, 발광 소자(3D)가 차단되도록 공통 접지 배선(3H)의 전위를 설정해 둔다.
계속해서, 기간 J로 진행하면, 도 4j에 도시하는 바와 같이, 영상 신호선(DTL101)의 전위가 기준 전위 Vo에서 샘플링 전위(신호 전위) Vin으로 천이한다. 이것에 의해, 다음의 샘플링 동작 및 이동도 보정 동작의 준비가 완료된다.
샘플링 기간/이동도 보정 기간 K로에 들어가면, 도 4k에 도시하는 바와 같이, 주사선(WSL101)이 고전위 측으로 천이해서 샘플링용 트랜지스터(3A)가 온 상태로 된다. 따라서, 구동용 트랜지스터(3B)의 게이트 전위 Vg는 신호 전위 Vin으로 된다. 여기서, 발광 소자(3D)는 차단 상태(하이 임피던스 상태)에 있기 때문에, 구동용 트랜지스터(3B)의 드레인/소스간 전류 Ids는 발광 소자 커패시터(3I)로 흘러들어가고, 충전을 개시한다. 따라서, 구동용 트랜지스터(3B)의 소스 전위 Vs는 상승을 개시하고, 곧 구동용 트랜지스터(3B)의 게이트-소스간 전압 Vgs는 Vin+Vth- ΔV로 된다. 이와 같이 해서, 신호 전위 Vin의 샘플링과 보정량 ΔV의 조정이 동시에 행해진다. Vin이 높을 수록 Ids는 커지고, ΔV의 절대값도 커진다. 따라서, 발광 휘도 레벨에 따른 이동도 보정이 행해진다. Vin을 일정하게 한 경우, 구동용 트랜지스터(3B)의 이동도 μ가 클수록 ΔV의 절대값이 커진다. 바꾸어말하면, 이동도 μ가 클수록 부귀환량 ΔV가 커지므로, 화소마다의 이동도 μ의 편차를 없앨(제거할) 수가 있다.
마지막으로, 발광 기간(L)으로 되면, 도 4l에 도시하는 바와 같이, 주사선(WSL101)이 저전위측으로 천이하고, 샘플링용 트랜지스터(3A)는 오프 상태로 된다. 이것에 의해, 구동용 트랜지스터(3B)의 게이트 g는 신호선(DTL101)으로부터 절단(분리)된다. 동시에, 드레인 전류 Ids가 발광 소자(3D)를 흐르기 시작한다. 이것에 의해, 발광 소자(3D)의 애노드 전위는 구동 전류 Ids에 따라 Vel만큼 상승한다. 발광 소자(3D)의 애노드 전위의 상승은, 즉 구동용 트랜지스터(3B)의 소스 전위 Vs의 상승과 다름없다. 구동용 트랜지스터(3B)의 소스 전위 Vs가 상승하면, 보존유지 커패시터(3C)의 부트스트랩 동작에 의해, 구동용 트랜지스터(3B)의 게이트 전위 Vg도 연동해서 상승한다. 게이트 전위 Vg의 상승량(上昇量; elevation amount) Vel은 소스 전위 Vs의 상승량 Vel과 똑같아진다. 그 때문에, 발광 기간중 구동용 트랜지스터(3B)의 게이트-소스간 전압 Vgs는 Vin+Vth-ΔV로 일정하게 보존유지된다.
도 3b에 도시한 선행 개발에 따른 표시 장치는, 1개의 화소가 발광 소자(3D), 샘플링용 트랜지스터(3A), 구동용 트랜지스터(3B) 및 보존유지 커패시 터(3C)로 이루어지고, 매우 구성이 간소화되어 있다. 또, 배선도 기본적으로, 단지 신호선 DTL, 주사선 WSL, 전원선 DSL 및 접지 배선의 4개일 뿐으로서, 간략화되어 있다. 상술한 바와 같이, 간략화된 화소 구성이면서도, 임계전압 보정 기능, 이동도 보정 기능 및 부트스트랩 기능을 갖추고 있고, 입력 영상 신호의 계조에 따라 정밀(精密; accurately)하게 발광 소자의 휘도를 제어할 수 있다.
그렇지만, 화소의 미세화(微細化; miniaturization)가 진행되면, 당연히 보존유지 커패시터의 용량값도 내려가고(저하하고), 그 분만큼 배선 용량이나 기생 용량의 영향을 받아서, 보존유지 커패시터에 대한 신호 전위의 기입 게인이 저하한다. 이 기입 게인의 저하를 보충(보완)하기 위해서, 보조 커패시터가 이용되고 있다. 도 5는, 본 발명의 바탕으로 된 다른 선행 개발에 따른 표시 장치를 도시하는 모식적인 회로도이다. 이해를 용이하게 하기 위해서, 도 3b에 도시한 최초의 선행 개발예와 대응하는 부분에는 대응하는 참조 번호를 붙이고 있다. 다른 점은, 이 제1(두번째) 선행 개발예가 보조 커패시터(3J)를 구비하고 있는 것이다. 도면에서는, 이 보조 커패시터(3J)의 용량값을 Csub로 나타내고 있다. 한편, 보존유지 커패시터(3C)의 용량값은 Cs로 나타내고, 발광 소자(3D)의 등가 커패시터(3I)의 용량값은 Cel로 나타내고 있다. 도시하는 바와 같이, 보조 커패시터(3J)는 구동용 트랜지스터(3B)의 소스 s와 해당 행에 속하는 전원선(DSL101) 사이에 접속되어 있다. 여기서, 영상 신호의 신호 전위를 Vin으로 하면, 실제로 보존유지 커패시터(3C)의 양단(兩端)에 홀드되는 전위 Vgs는, Vin×(1-Cs/(Cs+Cel+Csub))로 나타내어진다. 따라서, 기입 게인 Vgs/Vin=1-Cs/(Cs+Cel+Csub)로 된다. 이 식으로부터 분명한 바 와 같이, Csub가 클수록 기입 게인Vgs/Vin은 1에 가까워진다. 반대로, Csub를 조정 함으로써 기입 게인을 조절할 수가 있다. RGB3 화소 사이에서 Csub를 상대적으로 조정함으로써, 화이트 밸런스를 취할 수도 있다.
또, 구동용 트랜지스터(3B)의 드레인 전류를 Ids, 이동도 보정에 의해 보정되는 전압분(電壓分)을 ΔV로 한 경우, 이동도 보정 시간 t는 (Cel+Csub)×ΔV/Ids로 나타내어진다. 따라서, 보조 커패시터(3J)의 설정에 의해, 홀드 전위 뿐만 아니라 이동도 보정 시간을 조정하는 것이 가능하게 된다. 일반적으로, 화소 어레이가 고화질이 될수록, 화소 회로와 발광 소자의 접속부의 개구 비율은 작아지고, Cel이 작아진다. 그러면, 보조 커패시터(3J)를 배치하지 않는 경우에 홀드 전위 Vgs는 영상 신호의 신호 전위 Vin으로부터 크게 손실(lost)된 값으로 되어 버린다. 이 때문에도, 보조 커패시터(3J)가 필요하다.
도 6은, 도 5에 도시한 제2(두번째) 선행 개발 표시 장치의 동작 설명에 이용되는 타이밍차트이다. 이해를 용이하게 하기 위해서, 제1(첫번째) 선행 개발예의 타이밍차트와 마찬가지 표기(表記)를 채용하고 있다. 도 6의 타이밍차트에서 문제로 되는 것은, 임계전압 보정 기간 E이다. 이 기간 E의 선두에서 전원 공급선(DSL101)으로부터 보조 커패시터(3J)를 통해서(지나서) 구동용 트랜지스터(3B)의 소스 s에 용량 커플링이 들어가고, 소스 전위 Vs가 크게 상승해 버린다. 이것에 의해, 임계전압 Vth 보정 동작을 행할 수 없게 되어 버린다. 임계전압 보정 기간 E의 선두에서 전원선(DSL101)이 저전위 Vcc_L에서 고전위 Vcc_H로 전환될 때, 이 전위 변동이 보조 커패시터(3J)를 통해서 구동용 트랜지스터의 소스 s에 커플링되 고, 소스 전위 Vs가 정(正) 방향으로 대폭 상승해 버린다. 이것에 의해, 게이트 전위 Vg와 소스 전위 Vs 사이에 임계전압 Vth 이상의 전압을 세트할 수 없어, 임계전압 보정 동작을 정상적으로 행할 수 없다.
구동용 트랜지스터(3B)의 소스 s와 전원 공급선(DSL101) 사이에 보조 커패시터(3J)를 배치하고 있기 때문에, 기간 E의 선두에서 전원 공급선(DSL101)이 저전위측에서 고전위측으로 천이할 때, 보조 커패시터(3J)에 의한 커플링으로 인해 구동용 트랜지스터(3B)의 소스 s는, (Vcc_H-Vcc_L)×(Csub/(Csub+Cel))만큼 상승한다. 이 때, 구동용 트랜지스터(3B)의 게이트/소스간 전압 Vgs가 임계전압 Vth보다도 작은 값으로 되면, 임계전압 보정 동작을 행할 수 없게 된다. 따라서, 이대로는 임계전압 편차에 의한 휘도 불균일이 발생하게 되어 버린다.
도 7은, 본 발명에 따른 표시 장치의 실시형태를 도시하는 블록도이다. 이해를 용이하게 하기 위해서, 도 5에 도시한 선행 개발예와 대응하는 부분에는 대응하는 참조 번호를 붙이고 있다. 도 7의 실시형태는, 이해를 용이하게 하기 위해서, 1행째의 주사선(WSL101)에 대응한 화소와, 2행째의 주사선(WSL102)에 대응한 화소를 나란히(위아래에) 나타내고 있다. 도 5에 도시한 선행 개발예와 다른 점은, 보조 커패시터(3J)의 접속 방식에 있다. 구체적으로는, 2행째의 주사선(WSL102)에 대응한 화소에 주목하면, 그 보조 커패시터(3J)는 일단이 구동용 트랜지스터(3B)의 소스 s에 접속되고, 타단이 해당 행(즉, 제2행)의 전원선 DSL(102)보다도 앞 행에 속하는 다른 전원선(DSL101)에 접속되어 있다. 본 실시형태에서는, 보조 커패시터(3J)의 타단은, 직전(直前) 행의 전원선(DSL101)에 접속되어 있 지만, 이것에 한정되는 것은 아니다. 직전이 아니라 그 앞의 전원선에 접속하는 것도 가능하다.
도 8은 도 7에 도시한 본 발명에 따른 표시 장치의 동작 설명에 이용되는 타이밍차트이다. 1행째부터 3행째까지의 주사선(WSL101~WSL103)과, 마찬가지로 1행째부터 3행째까지의 전원 공급선(DSL101~DSL103)에 대해, 그 전위 변화를 시계열적으로 나타내고 있다. 여기서, 해당 행을 2행째로 설정하면, 이 해당 행의 화소의 임계전압 보정 기간 E는 도시하는 바와 같이 나타내어진다. 이 임계전압 보정 기간 E의 선두에서, 해당 행의 전원 공급선(DSL102)은 저전위에서 고전위로 천이하고 있다. 그렇지만, 전단에 속하는 전원 공급선(DSL101)은 그 전위가 전혀 변화하고 있지 않고 고전위로 유지되고 있다. 본 발명에 따른 표시 장치는, 해당 단(段)의 보조 커패시터가 전단(前段)의 전원 공급선에 접속되어 있기 때문에, 임계전압 보정 기간 E의 선두에서 전원 공급선(DSL101)은 변동하고 있지 않고, 어떠한 커플링이 들어가는 일이 없다. 따라서, 해당 단의 화소는 1회째의 임계전압 보정 기간 E에 정상적으로 임계전압 보정 동작을 행할 수가 있다.
도 9는, 각 화소(2)를 구성하는 박막 트랜지스터 TFT, 보존유지 커패시터 Cs 및 보조 커패시터 Csub의 레이아웃을 도시하는 모식적인 평면도이다. 샘플링용 트랜지스터(3A) 및 구동용 트랜지스터(3B)는 절연 기판 위에 형성된 박막 트랜지스터 TFTs로 이루어지고, 보존유지 커패시터 Cs와 보조 커패시터 Csub는 마찬가지로 절연 기판 위에 형성된 박막 커패시터 소자로 이루어진다. 도시하는 예에서는, 보조 커패시터 Csub의 한쪽의 단자는 애노드 컨택트(anode contact)를 거쳐서 보존유지 커패시터 Cs에 접속하는 반면, 다른쪽의 단자는 소정의 고정 전위에 접속되어 있다. 본 실시형태에서는, 이 고정 전위는 전단에 속하는 전원 공급선으로 되어 있다. 전원 공급선은 정기적으로 저전위와 고전위 사이에서 전환되지만, 특히 해당 단의 화소가 동작하는 시간대에서는, 전위의 전환은 행해지고 있지 않아, 고정 전위로 간주된다(보여진다).
마지막으로, 참고를 위해서, 상술한 임계전압 보정 기능, 이동도 보정 기능 및 부트스트랩 동작에 대해서 상세하게 설명한다. 도 10은, 구동용 트랜지스터의 전류 전압 특성을 도시하는 그래프이다. 특히, 구동용 트랜지스터가 포화 영역에서 동작하고 있을 때의 드레인-소스간 전류 Ids는, Ids=(1/2)ㆍμㆍ(W/L)ㆍCoxㆍ(Vgs-Vth)2로 나타내어진다. 여기서, μ는 이동도를 나타내고, W는 게이트폭을 나타내고, L은 게이트 길이를 나타내고, Cox는 단위 면적당의 게이트 산화막 커패시터를 나타낸다. 이 트랜지스터 특성식으로부터 분명한 바와 같이, 임계전압 Vth가 변동하면, Vgs가 일정하더라도 드레인-소스간 전류 Ids가 변동한다. 여기서, 본 발명에 따른 화소는, 전술한 바와 같이, 발광시의 게이트-소스간 전압 Vgs가 Vin+Vth-ΔV로 나타내지기 때문에, 이것을 상술한 트랜지스터 특성식에 대입하면, 드레인-소스간 전류 Ids는, Ids=(1/2)ㆍμㆍ(W/L)ㆍCoxㆍ(Vin-ΔV)2로 나타내어지게 되며, 임계전압 Vth에 의존하지 않는다. 결과로서, 임계전압 Vth가 제조 프로세스에 의해 변동하더라도, 드레인-소스간 전류 Ids는 변동하지 않고, 유기 EL 디바이스의 발광 휘도도 변동하지 않는다.
아무런(전혀) 대책을 취하지(실시하지) 않으면, 도 10에 도시하는 바와 같이 임계전압이 Vth일 때 Vgs에 대응하는 구동 전류가 Ids로 되는데 대해, 임계전압 Vth′일 때 동일한(같은) 게이트 전압 Vgs에 대응하는 구동 전류 Ids′는 Ids와는 다르게 되어 버린다.
도 11a는 마찬가지로, 구동용 트랜지스터의 전류 전압 특성을 도시하는 그래프이다. 이동도가 μ와 μ′로 다른 2개의 구동용 트랜지스터에 대해서, 각각 특성 커브를 예시하고 있다. 그래프로부터 분명한 바와 같이, 이동도가 μ와 μ′로 다르면, 일정한 Vgs이더라도 드레인-소스간 전류가 Ids와 Ids′와 같이 되며, 변동해 버린다.
도 11b는 이동도 보정시에 있어서의 구동용 트랜지스터(3B)의 동작점을 설명하는 그래프이다. 제조 프로세스에 있어서의 이동도 μ,μ′의 편차에 대해서, 상술한 이동도 보정을 가하는(실행하는) 것에 의해서 최적한 보정 파라미터 ΔV 및 ΔV′가 결정되고, 구동용 트랜지스터(3B)의 드레인-소스간 전류 Ids 및 Ids′가 결정된다. 만일, 이동도 보정을 가하지 않으면, 게이트-소스간 전압 Vgs에 대해서, 이동도가 μ와 μ′로 다르면, 이것에 따라 드레인-소스간 전류도 Ids0와 Ids0′로 다르게 되어 버린다. 이것에 대처하기 위한 이동도 μ 및 μ′에 대해서 각각 적절한 보정 ΔV 및 ΔV′를 가하는(실행하는) 것에 의해, 드레인-소스간 전류가 Ids 및 Ids′로 되고, 동일 레벨로 된다. 도 11b의 그래프로부터 분명한 바와 같이, 이동도 μ가 높을 때 보정량 ΔV가 커지는 반면, 이동도 μ′가 작을 때 보정량 ΔV′도 작아지도록, 부귀환을 가하고(실행하고) 있다.
도 12a는, 유기 EL 디바이스로 구성되는 발광 소자(3D)의 전류-전압 특성을 도시하는 그래프이다. 발광 소자(3D)에 전류 Iel이 흐를 때, 애노드-캐소드간 전압 Vel은 일의적으로(uniquely) 결정된다. 발광 기간중에 주사선(WSL101)이 저전위측으로 천이하고, 샘플링용 트랜지스터(3A)가 오프 상태로 되면, 발광 소자(3D)의 애노드는 구동용 트랜지스터(3B)의 드레인-소스간 전류 Ids로 결정되는 애노드-캐소드간 전압 Vel분만큼 상승한다.
도 12b는, 발광 소자(3D)의 애노드 전위 상승시에 있어서의 구동용 트랜지스터(3B)의 게이트 전위 Vg와 소스 전위 Vs의 전위 변동을 도시하는 그래프이다. 발광 소자(3D)의 애노드 상승 전압이 Vel일 때, 구동용 트랜지스터(3B)의 소스도 Vel만큼 상승하고, 보존유지 커패시터(3C)의 부트스트랩 동작에 의해 구동용 트랜지스터(3B)의 게이트도 Vel만큼 상승한다. 이 때문에, 부트스트랩 전에 보존유지된 구동용 트랜지스터(3B)의 게이트-소스간 전압 Vgs=Vin+Vth-ΔV는, 부트스트랩 후에도 그대로 보존유지된다. 비록 애노드 전압이 발광소자(3D)의 시간에 따른 열화(deterioration)로 인해 변동되는 때 조차, 구동 트랜지스터(3B)의 게이트-소스간 전압은 Vin+Vth- ΔV에서 일정하게 유지된다.
본 발명에 따른 표시 장치는, 도 13에 도시하는 바와 같은 박막 디바이스 구성을 가진다. 본 도면은, 절연성 기판에 형성된 화소의 모식적인 단면 구조를 도시하고 있다. 도시하는 바와 같이, 화소는, 복수의 박막 트랜지스터를 포함하는 트랜지스터 일부(도면에서는, 1개의 TFT를 예시), 보존유지 커패시터 등의 용량부 및 유기 EL 소자 등의 발광부를 포함한다. 기판 위에 TFT 프로세스에서 트랜지스터부나 용량부가 형성되고, 그 위에 유기 EL 소자 등의 발광부가 적층되어 있다. 그 위에, 접착제를 거쳐서 투명한 대향 기판을 접착하여(붙여서) 플랫 패널로 하고 있다.
본 발명에 따른 표시 장치는, 도 14에 도시하는 바와 같이, 플랫형 모듈 형상의 것을 포함한다. 예를 들면, 절연성 기판 위에, 유기 EL 소자, 박막 트랜지스터, 박막 용량 등으로 이루어지는 화소를 매트릭스형상으로 적층 형성한 화소 어레이부를 마련한다. 이 화소 어레이부(화소 매트릭스부)를 둘러싸도록 접착제를 배치하고, 유리 등의 대향 기판을 접착해서(붙여서) 표시 모듈로 한다. 이 투명한 대향 기판에는 필요에 따라서, 컬러 필터, 보호막, 차광막 등을 마련해도 좋다. 표시 모듈에는, 외부로부터 화소 어레이에의 신호 등을 입출력하기 위한 커넥터로서, 예를 들면 FPC(Flexible Print Circuit : 유연성 인쇄 회로)를 마련해도 좋다.
이상 설명한 본 발명에 따른 표시 장치는, 평면 패널 형상을 가지고, 여러 가지 전자 기기, 예를 들면 디지털 카메라, 노트북형 퍼스널컴퓨터, 휴대 전화, 비디오 카메라 등, 전자 기기에 입력된, 또는 전자 기기내에서 생성한 영상 신호를 화상 또는 영상으로서 표시하는 모든 분야의 전자 기기의 디스플레이에 적용하는 것이 가능하다. 이하, 이와 같은 표시 장치가 적용된 전자 기기의 예를 설명한다.
도 15는 본 발명이 적용된 텔레비전이며, 프론트 패널(12),필터 유리(130) 등으로 구성되는 영상 표시 화면(11)을 포함하고, 본 발명의 표시 장치를 그 영상 표시 화면(11)에 이용하는 것에 의해 제작된다.
도 16은 본 발명이 적용된 디지털 카메라이며, 위가 정면도이고 아래가 배면도이다. 이 디지털 카메라는, 촬상 렌즈, 플래시용 발광부(15), 표시부(16), 컨트 롤 스위치, 메뉴 스위치, 셔터(19) 등을 포함하고, 본 발명의 표시 장치를 그 표시부(16)에 이용하는 것에 의해 제작된다.
도 17은 본 발명이 적용된 노트북형 퍼스널컴퓨터이며, 본체(20)에는 문자 등을 입력할 때 조작되는 키보드(21)를 포함하고, 본체 커버에는 화상을 표시하는 표시부(22)를 포함하며, 본 발명의 표시 장칠를 그 표시부(22)에 이용하는 것에 의해 제작된다.
도 18은 본 발명이 적용된 휴대 단말 장치이며, 왼쪽이 열린(개방된) 상태를 나타내고, 오른쪽이 닫힌(폐쇄된) 상태를 나타내고 있다. 이 휴대 단말 장치는, 상측 케이스(23), 하측 케이스(24), 연결부(여기서는 힌지부)(25), 디스플레이(26), 서브디스플레이(27), 픽쳐 라이트(picture light) (28), 카메라(29) 등을 포함하고, 본 발명의 표시 장치를 그 디스플레이(26)나 서브디스플레이(27)에 이용하는 것에 의해 제작된다.
도 19는 본 발명이 적용된 비디오 카메라이며, 본체부(30), 전방을 향한 측면에 피사체 촬영용 렌즈(34), 촬영시의 스타트/스톱 스위치(35), 모니터(36) 등을 포함하고, 본 발명의 표시 장치를 그 모니터(36)에 이용하는 것에 의해 제작된21다.
당업자라면, 다양한 개조, 조합, 서브-조합 및 변경이 첨부된 청구항 또는 이들의 등가물 범위내에 있는 한, 디자인 요구 및 다른 요소에 따라 발생할 수 있음을 이해해야 할 것이다.
또한, 본 발명은 일본 특허청에 출원된 일본 특허 번호 제 2006-209327 호(2006.8.1)에 관련된 요지를 포함하며, 이 출원의 전체 내용이 본 출원에 참조에 의해 병합되었다.
도 1은 일반적인 화소 구성을 도시하는 회로도이다.
도 2는 도 1에 도시한 화소 회로의 동작 설명에 이용되는 타이밍차트이다.
도 3a는 선행 개발에 따른 표시 장치의 전체 구성을 도시하는 블록도이다.
도 3b는 선행 개발에 따른 표시 장치의 회로 구성을 도시하는 회로도이다.
도 4a는 도 3b에 도시한 선행 개발예의 동작 설명에 이용되는 타이밍차트이다.
도 4b는 마찬가지로, 동작 설명에 이용되는 회로도이다.
도 4c는 마찬가지로, 동작 설명에 이용되는 회로도이다.
도 4d는 마찬가지로, 동작 설명에 이용되는 회로도이다.
도 4e는 마찬가지로, 동작 설명에 이용되는 회로도이다.
도 4f는 마찬가지로, 동작 설명에 이용되는 회로도이다.
도 4g는 마찬가지로, 동작 설명에 이용되는 회로도이다.
도 4h는 마찬가지로, 동작 설명에 이용되는 회로도이다.
도 4i는 마찬가지로, 동작 설명에 이용되는 회로도이다.
도 4j는 마찬가지로, 동작 설명에 이용되는 회로도이다.
도 4k는 마찬가지로, 동작 설명에 이용되는 회로도이다.
도 4l는 마찬가지로, 동작 설명에 이용되는 회로도이다.
도 5는 다른 선행 개발에 따른 표시 장치를 도시하는 회로도이다.
도 6은 도 5에 도시한 선행 개발예의 동작 설명에 이용되는 타이밍차트이다.
도 7은 본 발명에 따른 표시 장치를 도시하는 회로도이다.
도 8은 도 7에 도시한 본 발명에 따른 표시 장치의 동작 설명에 이용되는 타이밍차트이다.
도 9는 본 발명에 따른 화소의 평면 구조를 도시하는 모식적인 평면도이다.
도 10은 본 발명에 따른 표시 장치의 동작 설명에 이용되는 그래프이다.
도 11a는 마찬가지로, 동작 설명에 이용되는 그래프이다.
도 11b는 마찬가지로, 동작 설명에 이용되는 그래프이다.
도 12a는 마찬가지로, 동작 설명에 이용되는 그래프이다.
도 12b는 마찬가지로, 동작 설명에 이용되는 파형도이다.
도 13은 본 발명에 따른 표시 장치의 디바이스 구성을 도시하는 단면도이다.
도 14는 본 발명에 따른 표시 장치의 모듈 구성을 도시하는 평면도이다.
도 15는 본 발명에 따른 표시 장치를 구비한 텔레비전 세트를 도시하는 사시도이다.
도 16은 본 발명에 따른 표시 장치를 구비한 디지털 스틸 카메라를 도시하는 사시도이다.
도 17은 본 발명에 따른 표시 장치를 구비한 노트북형 퍼스널 컴퓨터를 도시하는 사시도이다.
도 18은 본 발명에 따른 표시 장치를 구비한 휴대 단말 장치를 도시하는 모식도이다.
도 19는 본 발명에 따른 표시 장치를 구비한 비디오 카메라를 도시하는 사시 도이다.
*****주요 도면의 부호 설명*****
100…표시 장치, 101…화소
102…화소 어레이부, 103…수평 셀렉터
104…라이트 스캐너, 105…전원 스캐너
3A…샘플링용 트랜지스터, 3B…구동용 트랜지스터
3C…보존유지 커패시터, 3D…발광 소자
3J…보조 커패시터.

Claims (6)

  1. 화소 어레이부와, 상기 화소 어레이부를 구동하는 구동부로 이루어지는 표시장치로서,
    상기 화소 어레이부는, 행모양의 주사선과, 열모양의 신호선과, 양자가 교차하는 부분에 배치된 행렬모양(matrix state)의 화소와, 화소의 각 행에 대응하여 배치된 전원선을 구비하고,
    상기 구동부는, 각 주사선에 순차 제어 신호를 공급해서 화소를 행단위로 선순차 주사하는 주스캐너와, 그 선순차 주사에 맞추어 각 전원선에 제1 전위와 제2 전위로 전환되는 전원 전압을 공급하는 전원 스캐너와,
    그 선순차 주사에 맞추어 열모양의 신호선에 영상 신호로 되는 신호 전위와, 제2 전위와는 다른 기준 전위를 공급하는 신호 셀렉터를 구비하고,
    상기 화소는, 발광 소자와, 샘플링용 트랜지스터와, 구동용 트랜지스터와, 보존유지 커패시터(storage capacitor)를 포함하고,
    상기 샘플링용 트랜지스터는, 그의 게이트가 그 주사선에 접속되고, 그의 소스 및 드레인의 한쪽이 그 신호선에 접속되고, 상기 소스 및 드레인의 다른쪽이 그 구동용 트랜지스터의 게이트에 접속되고,
    상기 구동용 트랜지스터는, 그의 소스가 그 발광 소자에 접속되고, 그의 드레인이 그 전원선에 접속되고,
    상기 보존유지 커패시터는, 그 구동용 트랜지스터의 소스와 게이트 사이에 접속되어 있고,
    상기 샘플링용 트랜지스터는, 그 주사선으로부터 공급된 제어 신호에 따라 도통하고, 그 신호선으로부터 공급된 신호 전위를 샘플링해서 그 보존유지 커패시터에 보존유지하고,
    상기 구동용 트랜지스터는, 제1 전위에 있는 그 전원선으로부터 전류의 공급을 받고 그 보존유지된 신호 전위에 따라 구동 전류를 그 발광 소자에 흐르게 하고,
    상기 전원 스캐너는, 그 신호선에 기준 전위가 공급되고 있는 동안에, 그 전원선을 제 2 전위로부터 제 1 전위로 전환하여 그 구동용 트랜지스터의 임계 전압에 상당하는 전압을 그 보존유지 커패시터에 보존유지하기 위한 임계 전압 보정 동작을 개시하고,
    그 후에 상기 주스캐너는, 그 신호선이 신호 전위에 있는 시간대에 그 샘플링용 트랜지스터를 도통 상태로 하는 타이밍에서 제어 신호를 그 주사선에 출력하고, 이것에 의해 그 보존유지 커패시터에 신호 전위를 기입하면서, 그 구동용 트랜지스터의 소스 전위를 게이트 전위를 향해서 변화시키고,
    상기 화소는, 그 보존유지 커패시터에 신호 전위를 보존유지할 때의 기입 게인을 높이기 위하여, 보조 커패시터를 구비하고,
    상기 보조 커패시터는, 그의 일단이 그 구동용 트랜지스터의 소스에 접속되고, 타단이 해당(當該) 행의 전원선보다도 앞 행에 속하는 다른 전원선에 접속되어 있는, 표시 장치.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 주스캐너는, 그 전원선이 제1 전위에 있는 상태에서 그 구동용 트랜지스터의 게이트 전위가 신호 전위로 확정된 시점에서, 그 샘플링용 트랜지스터를 비도통 상태로 해서 그 구동용 트랜지스터의 게이트를 그 신호선으로부터 전기적으로 절단하고, 이것에 의해 그 구동용 트랜지스터의 소스 전위의 변동에 게이트 전위가 연동하고 게이트와 소스 사이의 전압을 일정하게 유지하는, 표시 장치.
  4. 제 1 항에 있어서,
    상기 주스캐너는, 그 전원선이 제2 전위에 있고 또한 그 신호선이 기준 전위에 있는 시간대에서 그 샘플링용 트랜지스터를 도통시키는 제어 신호를 출력하고, 그 구동용 트랜지스터의 게이트 전위를 그 기준 전위로 설정하고 소스 전위를 그 제 2 전위로 설정하고,
    그 후에 상기 전원 스캐너는, 그 전원선을 제2 전위로부터 제1 전위로 전환하여 그 구동용 트랜지스터의 소스 전위를 게이트 전위를 향해서 변화시키고, 이것에 의해 그 구동용 트랜지스터의 임계전압에 상당하는 전압을 그 보존유지 커패시터에 보존유지하는, 표시 장치.
  5. 청구항 1에 기재된 표시 장치를 구비한 전자 기기.
  6. 삭제
KR1020070076897A 2006-08-01 2007-07-31 표시 장치 및 전자 기기 KR101360303B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00209327 2006-08-01
JP2006209327A JP4203773B2 (ja) 2006-08-01 2006-08-01 表示装置

Publications (2)

Publication Number Publication Date
KR20080012216A KR20080012216A (ko) 2008-02-11
KR101360303B1 true KR101360303B1 (ko) 2014-02-10

Family

ID=39028631

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070076897A KR101360303B1 (ko) 2006-08-01 2007-07-31 표시 장치 및 전자 기기

Country Status (5)

Country Link
US (1) US7847762B2 (ko)
JP (1) JP4203773B2 (ko)
KR (1) KR101360303B1 (ko)
CN (1) CN101136176B (ko)
TW (1) TWI379270B (ko)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4752331B2 (ja) * 2005-05-25 2011-08-17 セイコーエプソン株式会社 発光装置、その駆動方法及び駆動回路、並びに電子機器
JP5114889B2 (ja) 2006-07-27 2013-01-09 ソニー株式会社 表示素子及び表示素子の駆動方法、並びに、表示装置及び表示装置の駆動方法
JP4470960B2 (ja) * 2007-05-21 2010-06-02 ソニー株式会社 表示装置及びその駆動方法と電子機器
JP5224729B2 (ja) * 2007-06-14 2013-07-03 株式会社ジャパンディスプレイウェスト 表示装置、画素駆動方法
TWI444967B (zh) 2007-06-15 2014-07-11 Panasonic Corp Image display device
JP5152560B2 (ja) * 2007-08-03 2013-02-27 ソニー株式会社 表示装置
JP4428436B2 (ja) * 2007-10-23 2010-03-10 ソニー株式会社 表示装置および電子機器
JP5115180B2 (ja) * 2007-12-21 2013-01-09 ソニー株式会社 自発光型表示装置およびその駆動方法
JP5359141B2 (ja) * 2008-02-06 2013-12-04 セイコーエプソン株式会社 電気光学装置、その駆動方法、電子機器
JP5217500B2 (ja) * 2008-02-28 2013-06-19 ソニー株式会社 Ｅｌ表示パネルモジュール、ｅｌ表示パネル、集積回路装置、電子機器及び駆動制御方法
JP5186950B2 (ja) * 2008-02-28 2013-04-24 ソニー株式会社 Ｅｌ表示パネル、電子機器及びｅｌ表示パネルの駆動方法
JP4538767B2 (ja) 2008-03-25 2010-09-08 ソニー株式会社 表示装置の製造方法および表示装置、ならびに薄膜トランジスタ基板の製造方法および薄膜トランジスタ基板
JP4826597B2 (ja) * 2008-03-31 2011-11-30 ソニー株式会社 表示装置
JP2009244665A (ja) 2008-03-31 2009-10-22 Sony Corp パネルおよび駆動制御方法
JP4780134B2 (ja) 2008-04-09 2011-09-28 ソニー株式会社 画像表示装置及び画像表示装置の駆動方法
JP2009282192A (ja) * 2008-05-21 2009-12-03 Sony Corp 表示装置、表示装置の駆動方法および電子機器
JP2010008987A (ja) * 2008-06-30 2010-01-14 Canon Inc 駆動回路
JP2010038928A (ja) * 2008-07-31 2010-02-18 Sony Corp 表示装置およびその駆動方法ならびに電子機器
JP5458540B2 (ja) * 2008-09-29 2014-04-02 セイコーエプソン株式会社 画素回路の駆動方法、発光装置および電子機器
JP5401895B2 (ja) * 2008-09-29 2014-01-29 セイコーエプソン株式会社 画素回路の駆動方法、発光装置および電子機器
JP2010085474A (ja) * 2008-09-29 2010-04-15 Sony Corp 表示パネルモジュール及び電子機器
JP2010139926A (ja) * 2008-12-15 2010-06-24 Sony Corp 電子機器および表示装置
JP4697297B2 (ja) * 2008-12-16 2011-06-08 ソニー株式会社 表示装置、表示装置の画素レイアウト方法および電子機器
JP5386994B2 (ja) 2009-01-09 2014-01-15 ソニー株式会社 表示装置および電子機器
JP5304257B2 (ja) * 2009-01-16 2013-10-02 ソニー株式会社 表示装置および電子機器
JP5278119B2 (ja) * 2009-04-02 2013-09-04 ソニー株式会社 表示装置の駆動方法
JP2010249935A (ja) 2009-04-13 2010-11-04 Sony Corp 表示装置
JP5293364B2 (ja) * 2009-04-15 2013-09-18 ソニー株式会社 表示装置および駆動制御方法
JP5218269B2 (ja) * 2009-05-13 2013-06-26 ソニー株式会社 表示装置および駆動制御方法
JP5477004B2 (ja) * 2010-01-14 2014-04-23 ソニー株式会社 表示装置、表示駆動方法
JP5577719B2 (ja) * 2010-01-28 2014-08-27 ソニー株式会社 表示装置およびその駆動方法ならびに電子機器
KR20120062251A (ko) 2010-12-06 2012-06-14 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
TWI444972B (zh) 2011-07-29 2014-07-11 Innolux Corp 顯示系統
FR2982054B1 (fr) * 2011-10-28 2014-06-20 Ingenico Sa Procede et dispositif de gestion d'une matrice de touches, produit programme d'ordinateur et moyen de stockage correspondants.
JP5365734B2 (ja) * 2012-11-08 2013-12-11 ソニー株式会社 表示装置
KR101411621B1 (ko) * 2012-12-24 2014-07-02 엘지디스플레이 주식회사 유기 발광 다이오드 표시장치 및 그 구동 방법
WO2015118598A1 (ja) * 2014-02-06 2015-08-13 株式会社Ｊｏｌｅｄ 表示装置
JP2016177280A (ja) 2015-03-18 2016-10-06 株式会社半導体エネルギー研究所 表示装置および電子機器、並びに表示装置の駆動方法
US9916791B2 (en) 2015-04-16 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Display device, electronic device, and method for driving display device
CN104992690B (zh) * 2015-08-07 2018-09-04 京东方科技集团股份有限公司 显示面板及其驱动方法、显示装置
JP6855004B2 (ja) * 2015-12-25 2021-04-07 天馬微電子有限公司 表示装置及び表示装置の製造方法
CN114175132B (zh) * 2019-08-09 2023-08-15 夏普株式会社 显示装置
EP4229622A1 (en) * 2020-12-09 2023-08-23 Apple Inc. Displays with reduced temperature luminance sensitivity

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003271095A (ja) 2002-03-14 2003-09-25 Nec Corp 電流制御素子の駆動回路及び画像表示装置
JP2006023515A (ja) 2004-07-08 2006-01-26 Sony Corp 画素回路及、アクティブマトリクス装置及び表示装置
JP2006133542A (ja) 2004-11-08 2006-05-25 Sony Corp 画素回路及び表示装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4498669B2 (ja) * 2001-10-30 2010-07-07 株式会社半導体エネルギー研究所 半導体装置、表示装置、及びそれらを具備する電子機器
JP3956347B2 (ja) 2002-02-26 2007-08-08 インターナショナル・ビジネス・マシーンズ・コーポレーション ディスプレイ装置
WO2003075256A1 (fr) * 2002-03-05 2003-09-12 Nec Corporation Affichage d'image et procede de commande
KR100649243B1 (ko) * 2002-03-21 2006-11-24 삼성에스디아이 주식회사 유기 전계발광 표시 장치 및 그 구동 방법
US7109952B2 (en) 2002-06-11 2006-09-19 Samsung Sdi Co., Ltd. Light emitting display, light emitting display panel, and driving method thereof
JP4610843B2 (ja) * 2002-06-20 2011-01-12 カシオ計算機株式会社 表示装置及び表示装置の駆動方法
JP2004093682A (ja) 2002-08-29 2004-03-25 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示パネル、ｅｌ表示パネルの駆動方法、ｅｌ表示装置の駆動回路およびｅｌ表示装置
JP2004145300A (ja) * 2002-10-03 2004-05-20 Seiko Epson Corp 電子回路、電子回路の駆動方法、電子装置、電気光学装置、電気光学装置の駆動方法及び電子機器
JP3832415B2 (ja) 2002-10-11 2006-10-11 ソニー株式会社 アクティブマトリクス型表示装置
CN102709478B (zh) * 2003-03-26 2016-08-17 株式会社半导体能源研究所 发光装置
US7173590B2 (en) * 2004-06-02 2007-02-06 Sony Corporation Pixel circuit, active matrix apparatus and display apparatus
JP4103850B2 (ja) * 2004-06-02 2008-06-18 ソニー株式会社 画素回路及、アクティブマトリクス装置及び表示装置
JP5017773B2 (ja) * 2004-09-17 2012-09-05 ソニー株式会社 画素回路及び表示装置とこれらの駆動方法
KR100583138B1 (ko) * 2004-10-08 2006-05-23 삼성에스디아이 주식회사 발광 표시장치
JP5007491B2 (ja) * 2005-04-14 2012-08-22 セイコーエプソン株式会社 電気光学装置、及び電子機器
JP2008046377A (ja) * 2006-08-17 2008-02-28 Sony Corp 表示装置
JP4297169B2 (ja) * 2007-02-21 2009-07-15 ソニー株式会社 表示装置及びその駆動方法と電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003271095A (ja) 2002-03-14 2003-09-25 Nec Corp 電流制御素子の駆動回路及び画像表示装置
JP2006023515A (ja) 2004-07-08 2006-01-26 Sony Corp 画素回路及、アクティブマトリクス装置及び表示装置
JP2006133542A (ja) 2004-11-08 2006-05-25 Sony Corp 画素回路及び表示装置

Also Published As

Publication number Publication date
US7847762B2 (en) 2010-12-07
TWI379270B (en) 2012-12-11
KR20080012216A (ko) 2008-02-11
TW200813966A (en) 2008-03-16
CN101136176B (zh) 2013-05-15
CN101136176A (zh) 2008-03-05
JP4203773B2 (ja) 2009-01-07
JP2008033194A (ja) 2008-02-14
US20080030437A1 (en) 2008-02-07

Similar Documents

Publication Publication Date Title
KR101360303B1 (ko) 표시 장치 및 전자 기기
KR101360308B1 (ko) 표시장치 및 그 구동 방법과 전자 기기
KR101424693B1 (ko) 표시장치 및 그 구동방법
KR101402815B1 (ko) 표시 장치, 그 구동 방법 및 전자 장치
KR101414127B1 (ko) 표시장치 및 그 구동방법과 전자기기
US7986285B2 (en) Display device, driving method thereof, and electronic apparatus
JP4306753B2 (ja) 表示装置及びその駆動方法と電子機器
TWI404017B (zh) Display devices and electronic machines
KR101567734B1 (ko) 표시 장치 및 전자 기기
US8384627B2 (en) Display device and electronic equipment
TWI410927B (zh) 顯示裝置、顯示裝置之驅動方法及電子裝置
JP4985303B2 (ja) 表示装置及びその駆動方法と電子機器
JP2010122604A (ja) 表示装置及び電子機器
JP5879585B2 (ja) 表示装置及びその駆動方法
JP2010113233A (ja) 表示装置と電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee