JP2010113233A - 表示装置と電子機器 - Google Patents
表示装置と電子機器 Download PDFInfo
- Publication number
- JP2010113233A JP2010113233A JP2008286785A JP2008286785A JP2010113233A JP 2010113233 A JP2010113233 A JP 2010113233A JP 2008286785 A JP2008286785 A JP 2008286785A JP 2008286785 A JP2008286785 A JP 2008286785A JP 2010113233 A JP2010113233 A JP 2010113233A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- line
- gate
- power supply
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000008878 coupling Effects 0.000 claims abstract description 16
- 238000010168 coupling process Methods 0.000 claims abstract description 16
- 238000005859 coupling reaction Methods 0.000 claims abstract description 16
- 238000005070 sampling Methods 0.000 claims description 58
- 239000003990 capacitor Substances 0.000 claims description 38
- 239000000284 extract Substances 0.000 claims description 7
- 241000519695 Ilex integra Species 0.000 claims 2
- 230000037230 mobility Effects 0.000 description 57
- 101000873780 Homo sapiens m7GpppN-mRNA hydrolase Proteins 0.000 description 32
- 102100035860 m7GpppN-mRNA hydrolase Human genes 0.000 description 32
- 238000010586 diagram Methods 0.000 description 21
- 239000008186 active pharmaceutical agent Substances 0.000 description 15
- 102100030988 Angiotensin-converting enzyme Human genes 0.000 description 11
- 108010083141 dipeptidyl carboxypeptidase Proteins 0.000 description 11
- 241000750042 Vini Species 0.000 description 7
- 239000011159 matrix material Substances 0.000 description 7
- 239000010409 thin film Substances 0.000 description 7
- 239000000758 substrate Substances 0.000 description 6
- 101150010989 VCATH gene Proteins 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000004044 response Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 238000007667 floating Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000001771 impaired effect Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 101150082606 VSIG1 gene Proteins 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 102100030231 Homeobox protein cut-like 2 Human genes 0.000 description 1
- 101000726714 Homo sapiens Homeobox protein cut-like 2 Proteins 0.000 description 1
- 101000726742 Rattus norvegicus Homeobox protein cut-like 1 Proteins 0.000 description 1
- 206010047571 Visual impairment Diseases 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
【課題】制御信号の傾斜波形にノイズが乗ることを防止可能な表示装置を提供する。
【解決手段】電源パルス生成回路7は、一対の電源線と、スキャナに電源パルスを供給する出力端子VDDWS2と、一方の電源線VDDWSと出力端子VDDWS2との間に接続した第1トランジスタTr1と、他方の電源線である接地ラインと出力端子VDDWS2との間に接続した第2トランジスタTr2及び第3トランジスタTr3と、第1トランジスタTr1をオフした後、第2トランジスタTr2及び第3トランジスタTr3をオンして電源パルスの波形に傾斜をつける制御部と、第2トランジスタTr2がオンした時に生じるカップリングで、オフ状態にある第1トランジスタTr1がオンしてしまうことを防止する保護部8とを有する。このようにしてノイズが除去された電源パルスは、制御信号の元波形として表示パネルのスキャナに送られる。
【選択図】図7
【解決手段】電源パルス生成回路7は、一対の電源線と、スキャナに電源パルスを供給する出力端子VDDWS2と、一方の電源線VDDWSと出力端子VDDWS2との間に接続した第1トランジスタTr1と、他方の電源線である接地ラインと出力端子VDDWS2との間に接続した第2トランジスタTr2及び第3トランジスタTr3と、第1トランジスタTr1をオフした後、第2トランジスタTr2及び第3トランジスタTr3をオンして電源パルスの波形に傾斜をつける制御部と、第2トランジスタTr2がオンした時に生じるカップリングで、オフ状態にある第1トランジスタTr1がオンしてしまうことを防止する保護部8とを有する。このようにしてノイズが除去された電源パルスは、制御信号の元波形として表示パネルのスキャナに送られる。
【選択図】図7
Description
本発明は、画素毎に配した発光素子を電流駆動して画像を表示する表示装置に関する。またこのような表示装置をディスプレイに用いた電子機器に関する。詳しくは、各画素回路内に設けた絶縁ゲート型電界効果トランジスタによって有機ELなどの発光素子に通電する電流量を制御する、いわゆるアクティブマトリクス型の表示装置に関する。
発光素子として有機ELデバイスを用いた平面自発光型の表示装置の開発が近年盛んになっている。有機ELデバイスは有機薄膜に電界をかけると発光する現象を利用したデバイスである。有機ELデバイスは印加電圧が10V以下で駆動するため低消費電力である。また有機ELデバイスは自ら光を発する自発光素子であるため、照明部材を必要とせず軽量化及び薄型化が容易である。さらに有機ELデバイスの応答速度は数μs程度と非常に高速であるので、動画表示時の残像が発生しない。
有機ELデバイスを画素に用いた平面自発光型の表示装置の中でも、とりわけ駆動素子として薄膜トランジスタを各画素に集積形成したアクティブマトリクス型の表示装置の開発が盛んである。アクティブマトリクス型平面自発光表示装置は、例えば以下の特許文献1ないし7に記載されている。
特開2003−255856公報
特開2003−271095公報
特開2004−133240公報
特開2004−029791公報
特開2004−093682公報
特開2007−310311公報
特開2008−009198公報
アクティブマトリクス型の平面自発光装置は、基本的に画素アレイ部とこれを駆動する周辺の駆動部とからなる。画素アレイ部は、行状の走査線と、列状の信号線と、これらが交差する部分に配された行列状の画素と、各画素に給電する電源ライン及び接地ラインとを備えている。周辺駆動部は、各走査線に順次制御信号を供給して画素を行単位で線順次走査するスキャナを備えている。各画素は、少なくとも発光素子と、サンプリングトランジスタと、ドライブトランジスタと、画素容量とを含む。サンプリングトランジスタは、そのゲートが走査線に接続し、そのソース/ドレインの一方が信号線に接続し、他方がドライブトランジスタのゲートに接続している。ドライブトランジスタ及び発光素子は、電源ラインと接地ラインとの間で直列に接続して電流路を形成している。画素容量は、ドライブトランジスタのゲートと発光素子の間に接続している。
駆動部は、制御信号の波形の元になる電源パルスを生成してスキャナに供給する電源パルス生成回路を含んでいる。スキャナは、順次電源パルスからその波形を取り出し、制御信号の波形として各走査線に供給する。その際、スキャナが供給する制御信号は、サンプリングトランジスタをオフする立下り波形に傾斜を持つ。
サンプリングトランジスタは、スキャナから供給される制御信号に応じてオンし、信号線から映像信号をサンプリングして画素容量に書き込む。ドライブトランジスタは、画素容量に書き込まれた映像信号のレベルに応じて駆動電流を発光素子に流す。発光素子は、映像信号のレベルに応じた輝度で発光する。
従来の表示装置は、スキャナから供給される制御信号がサンプリングトランジスタのゲートに印加される。サンプリングトランジスタは、制御信号のパルス波形が立ち上がってから立ち下がるまでの間にオンし、映像信号をサンプリングして画素容量に書き込んでいる。特許文献7に記載された表示装置は、スキャナから供給される制御信号が、サンプリングトランジスタをオフする際の波形に傾斜を持っている。立ち下り波形に傾斜を持たせることで、サンプリングトランジスタがオンしている時間(即ち信号書き込み時間)に変化を付けることができる。映像信号のレベルが高い時は書き込み時間が短くなる一方、映像信号のレベルが低い時(低輝度の場合)信号書き込み時間が長くなる。このように、映像信号のレベルに応じて書き込み時間を調整することで、表示装置の画質を改善することができる。
従来の表示装置は、電源パルス生成回路を含んでおり、制御信号の波形の元になる電源パルスを生成してスキャナに供給する。その際電源パルス生成回路は、立ち下がり波形に所望の傾斜を持たせた電源パルスを生成している。スキャナは、順次電源パルスから傾斜波形を取り出し、制御信号の立ち下がり波形として各走査線に供給している。
しかしながら、従来の電源パルス生成回路は、電源パルスの波形に傾斜をつける際、貫通電流が流れてしまい、その影響で電源パルスの波形にノイズが乗るという問題があった。このノイズは、最終的に制御信号の波形にも含まれてしまう。このノイズの影響でサンプリングトランジスタがオフするタイミングに誤差が生じ、これが輝度のムラとなって表れ、画面のユニフォミティを損なうという課題があった。
上述した従来の技術の課題に鑑み、本発明は制御信号の傾斜波形にノイズが乗ることを防止可能な表示装置を提供することを目的とする。係る目的を達成するために以下の手段を講じた。即ち本発明に係る表示装置は、基本的に画素アレイ部とこれを駆動する駆動部とからなる。前記画素アレイ部は、行状の走査線と、列状の信号線と、これらが交差する部分に配された行列状の画素と、各画素に給電する電源ライン及び接地ラインとを備えている。前記駆動部は、各走査線に順次制御信号を供給して画素を行単位で線順次走査するスキャナを備えている。前記画素は、少なくとも発光素子と、サンプリングトランジスタと、ドライブトランジスタと、画素容量とを含む。前記サンプリングトランジスタは、そのゲートが該走査線に接続し、そのソース/ドレインの一方が該信号線に接続し、他方が該ドライブトランジスタのゲートに接続している。前記ドライブトランジスタ及び前記発光素子は該電源ラインと接地ラインとの間で直列に接続して電流路を形成している。前記画素容量は、該ドライブトランジスタのゲートと該発光素子の間に接続している。前記駆動部は、該制御信号の波形の元になる電源パルスを生成して該スキャナに供給する電源パルス生成回路を含む。前記スキャナは、順次該電源パルスからその波形を取り出し、該制御信号の波形として各走査線に供給する。その際前記スキャナが供給する制御信号は、該サンプリングトランジスタをオフする際の波形に傾斜をもつ。前記電源パルス生成回路は、一対の電源線と、該スキャナに電源パルスを供給する出力端子と、一方の電源線と出力端子との間に接続した第1トランジスタと、他方の電源線と出力端子との間に接続した第2トランジスタ及び第3トランジスタと、第1トランジスタをオフした後、第2トランジスタ及び第3トランジスタをオンして電源パルスの波形に前記傾斜をつける制御部と、該第2トランジスタがオンした時に生じるカップリングで、オフ状態にある該第1トランジスタがオンしてしまうことを防止する保護部とを有する。
一態様では、前記制御部は該第2トランジスタをオンするためそのゲートにパルスを印加し、前記保護部は、該制御部から供給された該パルスの波形をなまらして該第2トランジスタのゲートに印加するフィルターからなる。別の態様では、前記制御部は該第1トランジスタをオフするためそのゲートを電源線に接続する回路を含み、前記保護部は、該第1トランジスタのゲートに接続する電源線の電位よりも、該第1トランジスタのソースが接続している電源線の電位を低く設定する定電源からなる。別の態様では、前記保護部は、該電源線に接続する該第1トランジスタのソースと該出力端子との間に挿入された容量と、該第1トランジスタのソースと該電源線との間に挿入された抵抗とからなる。別の態様では、前記保護部は、該第1トランジスタのゲートと該第2トランジスタのゲートとの間に挿入された容量からなる。別の態様では、前記制御部は、該第2トランジスタをオンするためそのゲートにパルスを印加し、前記保護部は、該第1トランジスタのソースに接続している該電源線の電位を該パルスに応じて変化させる回路からなる。
本発明によれば、電源パルス生成回路は、一対の電源線と、スキャナに電源パルスを供給する出力端子と、一方の電源線と出力端子との間に接続した第1トランジスタと、他方の電源線と出力端子との間に接続した第2トランジスタ及び第3トランジスタとを含んでいる。更に電源パルス生成回路は制御部を含んでおり、第1トランジスタをオフした後、第2トランジスタ及び第3トランジスタを順次オンして、電源パルスの波形に傾斜をつける。本発明の特徴事項として、電源パルス生成回路は保護部を備えており、第2トランジスタがオンした時に生じるカップリングで、オフ状態にある第1トランジスタがオンしてしまうことを防止する。この保護部により、第1トランジスタと第2トランジスタが同時にオンすることを防いでおり、一対の電源線の間に貫通電流が流れることがない。従って電源パルスの波形にノイズが乗らない。最終的にサンプリングトランジスタのゲートに印加する制御信号にもノイズが乗らないため、画面にスジムラが現れず、ユニフォミティを改善することができる。
以下、発明を実施するための最良の形態(実施形態)について説明する。なお説明は以下の順序で行う。
第一実施形態
第二実施形態
第三実施形態
第四実施形態
第五実施形態
応用形態
第一実施形態
第二実施形態
第三実施形態
第四実施形態
第五実施形態
応用形態
〈第一実施形態〉
[全体構成]
図1は、本発明に係る表示装置の第一実施形態の全体構成を示すブロック図である。図示する様に本表示装置は、画素アレイ部1とこれを駆動する駆動部とからなる。画素アレイ部1は、行状の走査線WSと、列状の信号線SLと、両者が交差する部分に配された行列状の画素2と、画素2の各行に対応して配された給電線DSとを備えている。駆動部は、各走査線WSに順次制御信号を供給して画素2を行単位で線順次走査するライトスキャナ4と、この線順次走査に合わせて各給電線DSに高電位と低電位で切換わる電源電圧を供給するドライブスキャナ5と、この線順次走査に合わせて列状の信号線SLに映像信号となる信号電位と基準電位を供給する水平セレクタ3とを備えている。
[全体構成]
図1は、本発明に係る表示装置の第一実施形態の全体構成を示すブロック図である。図示する様に本表示装置は、画素アレイ部1とこれを駆動する駆動部とからなる。画素アレイ部1は、行状の走査線WSと、列状の信号線SLと、両者が交差する部分に配された行列状の画素2と、画素2の各行に対応して配された給電線DSとを備えている。駆動部は、各走査線WSに順次制御信号を供給して画素2を行単位で線順次走査するライトスキャナ4と、この線順次走査に合わせて各給電線DSに高電位と低電位で切換わる電源電圧を供給するドライブスキャナ5と、この線順次走査に合わせて列状の信号線SLに映像信号となる信号電位と基準電位を供給する水平セレクタ3とを備えている。
個々の画素2は、サンプリングトランジスタTrsとドライブトランジスタTrdと画素容量Csと発光素子ELとで構成されている。個々の発光素子ELはRGB三原色のいずれかの色で発光するようになっている。赤色発光素子を備えた画素と緑色発光素子を備えた画素と青色発光素子を備えた画素とで画素トリオを構成している。この画素トリオを画素アレイ部1上でマトリクス状に配列することによりカラー表示ができる。
[画素の回路構成]
図2は、図1に示した表示装置に含まれる画素の構成を示す回路図である。図示する様に、この画素2は、有機ELデバイスなどで代表される発光素子ELと、サンプリングトランジスタTrsと、ドライブトランジスタTrdと、画素容量Csとを含む。サンプリングトランジスタTrsはそのゲートが対応する走査線WSに接続し、そのソース及びドレインの一方が対応する信号線SLに接続し、他方がドライブトランジスタTrdのゲートGに接続する。ドライブトランジスタTrdは、そのソースSが発光素子ELに接続し、ドレインが対応する給電線DSに接続している。発光素子ELのカソードは接地電位Vcathに接続している。なおこの接地配線は全ての画素2に対して共通に配線されている。画素容量Csは、ドライブトランジスタTrdのソースSとゲートGとの間に接続している。
図2は、図1に示した表示装置に含まれる画素の構成を示す回路図である。図示する様に、この画素2は、有機ELデバイスなどで代表される発光素子ELと、サンプリングトランジスタTrsと、ドライブトランジスタTrdと、画素容量Csとを含む。サンプリングトランジスタTrsはそのゲートが対応する走査線WSに接続し、そのソース及びドレインの一方が対応する信号線SLに接続し、他方がドライブトランジスタTrdのゲートGに接続する。ドライブトランジスタTrdは、そのソースSが発光素子ELに接続し、ドレインが対応する給電線DSに接続している。発光素子ELのカソードは接地電位Vcathに接続している。なおこの接地配線は全ての画素2に対して共通に配線されている。画素容量Csは、ドライブトランジスタTrdのソースSとゲートGとの間に接続している。
基本的に各画素2は、少なくともサンプリングトランジスタTrsとドライブトランジスタTrdと発光素子ELと画素容量Csとを含む。サンプリングトランジスタTrsは、その制御端(ゲート)が走査線WSに接続し、その一対の電流端(ソース及びドレイン)が信号線SLとドライブトランジスタTrdの制御端との間に接続している。ドライブトランジスタTrdは一対の電流端(ソース及びドレイン)の一方が発光素子ELに接続し、他方が給電線DSに接続している。画素容量Csは、ドライブトランジスタTrdの制御端(ゲートG)とドライブトランジスタTrdの一対の電流端(ソース及びドレイン)の片方(ソースS)との間に接続している。
[表示装置の動作]
図3は、図1及び図2に示した表示装置の動作説明に供するタイミングチャートである。時間軸を共通にして、走査線WSの電位変化、給電線DSの電位変化及び信号線SLの電位変化を表してある。またこれらの電位変化と並行に、ドライブトランジスタTrdのゲートG及びソースSの変化も表してある。このタイミングチャートは、画素2の動作の遷移に合わせて期間を(0)〜(7)まで便宜的に区切ってある。まず発光期間(0)では、給電線DSが高電位Vccpにあり、ドライブトランジスタTrdが駆動電流Idsを発光素子ELに供給している。駆動電流Idsは高電位Vccpにある給電線DSからドライブトランジスタTrdを介して発光素子ELを通り、共通接地配線Vcathに流れ込んでいる。
図3は、図1及び図2に示した表示装置の動作説明に供するタイミングチャートである。時間軸を共通にして、走査線WSの電位変化、給電線DSの電位変化及び信号線SLの電位変化を表してある。またこれらの電位変化と並行に、ドライブトランジスタTrdのゲートG及びソースSの変化も表してある。このタイミングチャートは、画素2の動作の遷移に合わせて期間を(0)〜(7)まで便宜的に区切ってある。まず発光期間(0)では、給電線DSが高電位Vccpにあり、ドライブトランジスタTrdが駆動電流Idsを発光素子ELに供給している。駆動電流Idsは高電位Vccpにある給電線DSからドライブトランジスタTrdを介して発光素子ELを通り、共通接地配線Vcathに流れ込んでいる。
続いて期間(1)に入ると、給電線DSを高電位Vccpから低電位Viniに切換える。これにより給電線DSはViniまで放電され、さらにドライブトランジスタTrdのソース電位はViniに近い電位まで遷移する。給電線DSの配線容量が大きい場合は比較的早いタイミングで給電線DSを高電位Vccpから低電位Viniに切換えると良い。
次に期間(2)に進むと、走査線WSを低レベルから高レベルに切換えることで、サンプリングトランジスタTrsが導通状態になる。このとき信号線SLは基準電位Vofsにある。よってドライブトランジスタTrdのゲート電位は導通したサンプリングトランジスタTrsを通じて信号線SLの基準電位Vofsとなる。これと同時にドライブトランジスタTrdのソース電位は即座に低電位Viniに固定される。以上によりドライブトランジスタTrdのソース電位が映像信号線SLの基準電位Vofsより十分低い電位Viniに初期化(リセット)される。具体的にはドライブトランジスタTrdのゲート/ソース間電圧Vgs(ゲート電位とソース電位の差)がドライブトランジスタTrdの閾電圧Vthより大きくなるように、給電線DSの低電位Viniを設定する。
以上の説明から明らかなように、期間(1)と期間(2)が閾電圧補正動作の準備過程となっている。即ちこの準備過程では、ドライブトランジスタTrdのゲートGである制御端を基準電位Vofsに保持する一方、ドライブトランジスタTrdのソースSとなる電流端の間のゲート/ソース間電圧Vgsを閾電圧Vthより大きく設定して、ドライブトランジスタTrdをオン状態にする。
次にVthキャンセル期間(3)に進むと、給電線DSが低電位iniから高電位Vccpに遷移し、ドライブトランジスタTrdのソース電位が上昇を開始する。やがてドライブトランジスタTrdのゲート/ソース間電圧Vgsが閾電圧Vthとなったところで電流がカットオフする。このようにしてドライブトランジスタTrdの閾電圧Vthに相当する電圧が画素容量Csに書き込まれる。これが閾電圧補正動作である。このとき電流が専ら画素容量Cs側に流れ、発光素子EL側には流れないようにするため、発光素子ELがカットオフとなるように共通接地配線Vcathの電位を設定しておく。
以上の説明から明らかなように、このVthキャンセル期間(3)が閾電圧補正動作の通電過程となっている。この通電過程では、ゲートGを基準電位Vofsに維持したままドライブトランジスタTrdに通電しドライブトランジスタTrdがカットオフしたときそのゲート/ソース間に現れる閾電圧相当の電圧を画素容量Csに保持する。
期間(4)に進むと、走査線WSが低電位側に遷移し、サンプリングトランジスタTrsが一端オフ状態になる。このときドライブトランジスタTrdのゲートGはフローティングになるが、ゲート/ソース間電圧VgsはドライブトランジスタTrdの閾電圧Vthに等しいためカットオフ状態であり、ドレイン電流Idsは流れない。但しこれは理想状態であって、実際にはドライブトランジスタTrdに電流リークがあるため、わずかではあるがドレイン電流Idsが流れる。これによりドライブトランジスタTrdのソース電位が変動し、これに伴ってフローティング状態にあるゲートGの電位も変動する、いわゆるブートストラップ現象が生じる。
続いて期間(5)に進むと、信号線SLの電位が基準電位Vofsからサンプリング電位(信号電位)Vsigに遷移する。これにより次のサンプリング動作及び移動度補正動作(信号書込み及び移動度μキャンセル)の準備が完了する。
信号書込み/移動度μキャンセル期間(6)に入ると、走査線WSが高電位側に遷移してサンプリングトランジスタTrsがオン状態となる。従ってドライブトランジスタTrdのゲート電位は信号電位Vsigとなる。ここで発光素子ELは始めカットオフ状態(ハイインピーダンス状態)にあるため、ドライブトランジスタTrdのドレイン‐ソース間電流Idsは発光素子容量に流れ込み、充電を開始する。したがってドライブトランジスタTrdのソース電位は上昇を開始し、やがてドライブトランジスタTrdのゲート/ソース間電圧VgsはVsig+Vth−ΔVとなる。このようにして、信号電位Vsigのサンプリングと補正量ΔVの調整が同時に行われる。Vsigが高いほどIdsは大きくなり、ΔVの絶対値も大きくなる。したがって発光輝度レベルに応じた移動度補正が行われる。Vsigを一定とした場合、ドライブトランジスタTrdの移動度μが大きいほどΔVの絶対値が大きくなる。換言すると移動度μが大きいほど負帰還量ΔVが大きくなるので、画素ごとの移動度μのばらつきを取り除くことができる。
最後に発光期間(7)になると、走査線WSが低電位側に遷移し、サンプリングトランジスタTrsはオフ状態となる。これによりドライブトランジスタTrdのゲートGは信号線SLから切り離される。同時にドレイン電流Idsが発光素子ELを流れ始める。これにより発光素子ELのアノード電位は駆動電流Idsに応じて上昇する。発光素子ELのアノード電位の上昇は、即ちドライブトランジスタTrdのソース電位の上昇に他ならない。ドライブトランジスタTrdのソース電位が上昇すると、画素容量Csのブートストラップ動作により、ドライブトランジスタTrdのゲート電位も連動して上昇する。ゲート電位の上昇量はソース電位の上昇量に等しくなる。ゆえに発光期間(7)中ドライブトランジスタTrdのゲート/ソース間電圧VgsはVsig+Vth−ΔVで一定に保持される。ただしブートストラップ後のVgsは実際にはゲインが100%ではないため、わずかであるがVsig+Vth−ΔVからずれる。
[表示装置の駆動部の構成]
図4は、表示装置の駆動部の構成を示す回路図である。図示するように、表示装置は、基本的に画素アレイ部とこれを駆動する周辺の駆動部とからなる。前述したように画素アレイ部は、行状の走査線WSと、列状の信号線SLと、これらが交差する部分に配された行列状の画素2と、各画素2に給電する電源ラインDS及び接地ラインVcathとを備えている。これに対し駆動部は、各走査線WSに順次制御信号を供給して画素2を行単位で線順次走査するスキャナ4を備えている。
図4は、表示装置の駆動部の構成を示す回路図である。図示するように、表示装置は、基本的に画素アレイ部とこれを駆動する周辺の駆動部とからなる。前述したように画素アレイ部は、行状の走査線WSと、列状の信号線SLと、これらが交差する部分に配された行列状の画素2と、各画素2に給電する電源ラインDS及び接地ラインVcathとを備えている。これに対し駆動部は、各走査線WSに順次制御信号を供給して画素2を行単位で線順次走査するスキャナ4を備えている。
画素2の回路は、少なくとも発光素子ELと、サンプリングトランジスタTrsと、ドライブトランジスタTrdと、画素容量Csとを含んでいる。サンプリングトランジスタTrsは、そのゲートが走査線WSに接続し、そのソース/ドレインの一方が信号線SLに接続し、他方がドライブトランジスタTrdのゲートに接続している。ドライブトランジスタTrd及び発光素子ELは、電源ラインDSと接地ラインVcathとの間で直列に接続して電流路を形成している。画素容量Csは、ドライブトランジスタTrdのゲートと発光素子ELの間に接続している。
駆動部は、サンプリングトランジスタTrsのゲートに印加する制御信号の波形の元になる電源パルスを生成してスキャナ4に供給する電源パルス生成回路(電源回路)7を含んでいる。スキャナ4は、順次電源パルスからその波形を取り出し、制御信号の波形として各走査線WSに供給する。その際スキャナ4の回路が走査線WSに供給する制御信号は、サンプリングトランジスタTrsをオフする際の立ち下り波形に傾斜を持っている。
スキャナ4の回路は、各走査線WSに対応して出力バッファを備えている。この出力バッファは互いに直列接続された前後2段のインバータからなる。前段のインバータは電源ラインVDDWSと接地ラインVssとの間に接続している。図示しないが、スキャナ回路4はシフトレジスタを備えている。このシフトレジスタは走査線WSの線順次走査に同期してシフトパルスWSENを順次出力する。出力バッファの前段インバータはこのシフトパルスWSENを反転して後段のインバータに供給する。後段インバータは電源回路7の出力端子VDDWS2と接地ラインVssとの間に接続している。この後段インバータは前段インバータから入力される反転シフトパルスWSENに応じて動作し、電源回路7の出力端子VDDWS2から供給される電源パルスを抜き取り、制御信号パルスとして各走査線WSに供給する。
電源回路7は、立ち下がりに傾斜を持った電源パルスを出力端子VDDWS2に出力する。スキャナ回路4は電源回路7から供給される電源パルスの傾斜を持った立ち下がり波形を取り出し、制御信号の立ち下がり波形としてサンプリングトランジスタTrsのゲートに印加する。
画素回路2に含まれるサンプリングトランジスタTrsは、走査線WSに印加される制御信号に応じてオンし、信号線SLから映像信号の信号電位Vsigをサンプリングし、これを画素容量Csに書き込む。ドライブトランジスタTrdは画素容量Csに書き込まれた信号電位Vsigに応じて駆動電流を発光素子ELに流す。発光素子ELは信号電位Vsigに応じた輝度で発光する。
サンプリングトランジスタTrsのゲートに印加される制御信号のパルスは、立ち上がりが急峻で且つ立ち下がりに傾斜を持たせた波形となっている。サンプリングトランジスタTrsは制御信号の立ち上がり波形に応じてオンし、立ち下がり波形に応じてオフする。サンプリングトランジスタTrsはオンしてからオフするまでの時間に、信号電位Vsigをサンプリングして画素容量Csに書き込む。制御信号の立ち下がり波形に傾斜を付けたため、サンプリングトランジスタTrsがオフするタイミングは、信号電位Vsigに依存することになる。信号電位Vsigが比較的高い場合(高輝度の場合)サンプリングトラジスタTrsは比較的速くオフする一方、信号電位Vsigが低レベルの時(低輝度の場合)オフタイミングは後方にシフトする。これにより、信号電位Vsigに応じて書き込み時間を調整することができる。Vsigが高い時書き込み時間は短くなる一方、Vsigが低くなると書き込み時間が長くなる。このようにVsigのレベルに応じて書き込み時間を調整することで、画質を改善することができる。
[電源パルス生成回路の基本構成]
図5は、図4に示した電源パルス生成回路(電源回路)7の基本的な構成を示す回路図である。図示するように、電源回路7は一対の電源線(VDDWSと接地ライン)と、スキャナに電源パルスを供給する出力端子VDDWS2と、一方の電源線VDDWSと出力端子VDDWS2との間に接続した第1トランジスタTr1と、他方の電源線(接地ライン)と出力端子VDDWS2との間に接続した第2トランジスタTr2及び第3トランジスタTr3を含んでいる。更に電源回路7は、図示しないが制御部を備えており、タイミングパルスDCP1,DCP2,DCP3を供給している。制御部はタイミングパルスDCP1で第1トランジスタTr1をオフした後、タイミングパルスDCP2,DCP3で第2トランジスタTr2,第3トランジスタTr3を順次オンして電源パルスの波形に前述した傾斜を付けている。
図5は、図4に示した電源パルス生成回路(電源回路)7の基本的な構成を示す回路図である。図示するように、電源回路7は一対の電源線(VDDWSと接地ライン)と、スキャナに電源パルスを供給する出力端子VDDWS2と、一方の電源線VDDWSと出力端子VDDWS2との間に接続した第1トランジスタTr1と、他方の電源線(接地ライン)と出力端子VDDWS2との間に接続した第2トランジスタTr2及び第3トランジスタTr3を含んでいる。更に電源回路7は、図示しないが制御部を備えており、タイミングパルスDCP1,DCP2,DCP3を供給している。制御部はタイミングパルスDCP1で第1トランジスタTr1をオフした後、タイミングパルスDCP2,DCP3で第2トランジスタTr2,第3トランジスタTr3を順次オンして電源パルスの波形に前述した傾斜を付けている。
第1トランジスタTr1のゲートAと、電源線VDDWSとの間には、時定数調整用の抵抗が接続されている。また、A点と接地ラインの間には第1トランジスタTr1のゲート電位制御用のトランジスタTraが接続している。このトランジスタTraのゲートには前述したタイミングパルスDCP1が制御部(図示せず)から供給されている。
[基本構成の動作説明]
図6は、図5に示した電源パルス生成回路の基本構成の動作説明に供するタイミングチャートである。電源回路の制御部から出力されるタイミングパルスDCP1,DCP2,DCP3を表してある。これと併せて電源回路の出力端子VDDWS2の電位変動と第1トランジスタのゲートAの電位変動を表している。更に線順次走査の基本となるシフトパルスWSENも時間基準として表してある。前述したDCP1,DCP2,DCP3はWSENに同期して制御部から出力される。加えて最終的に走査線WSに出力される制御信号波形も表してある。この制御信号波形は、シフトパルスWSENによって出力端子VDDWS2に表れるパルス波形を切り取ったものである。
図6は、図5に示した電源パルス生成回路の基本構成の動作説明に供するタイミングチャートである。電源回路の制御部から出力されるタイミングパルスDCP1,DCP2,DCP3を表してある。これと併せて電源回路の出力端子VDDWS2の電位変動と第1トランジスタのゲートAの電位変動を表している。更に線順次走査の基本となるシフトパルスWSENも時間基準として表してある。前述したDCP1,DCP2,DCP3はWSENに同期して制御部から出力される。加えて最終的に走査線WSに出力される制御信号波形も表してある。この制御信号波形は、シフトパルスWSENによって出力端子VDDWS2に表れるパルス波形を切り取ったものである。
このタイミングチャートの最下段に示した期間(0)では、パルスDCP1がハイレベルにある一方、DCP2及びDCP3はローレベルにある。DCP1がハイレベルにあるとトランジスタTraはオン状態となり、第1トランジスタTr1のゲートAは接地電位に引き込まれる。よってPチャネル型の第1トランジスタTr1は期間(1)でオン状態である。これに対しDCP2がローレベルであるためNチャネルトランジスタTr2はオフしている。またDCP3もローレベルであり、Nチャネル型の第3トランジスタTr3もオフしている。従って期間(0)では、出力端子VDDWS2は電源VDDWS側に保持されている。
期間(1)に入ると、DCP1がハイレベルからローレベルに切り換える。これによりトランジスタTraがオフするので、ゲートAの電位は接地電位から電源電位VDDWSに向かって上昇を開始する。ゲートAの電位が第1トランジスタTr1の閾電圧VthTr1を超えたところで第1トランジスタTr1はオフ状態に切り換わる。この時点で第1トランジスタTr1、第2トランジスタTr2及び第3トランジスタTr3が全てオフ状態となるため、出力端子VDDWS2はフローティングとなる。但しその電位は引き続きVDDWSに保持されている。
期間(2)に進むとシフトパルスWSENがローレベルからハイレベルに切り換わる。これにより、出力端子VDDWS2の電圧がラッチされ、制御信号WSの立ち上がりとして対応する走査線WSに印加される。
期間(3)に進むとパルスDCP2がハイレベルに立ち上がる。これにより第2トランジスタTr2がオンする。出力端子VDDWS2は第2トランジスタTr2のオンにより急激に接地電位に向かって立ち下がる。この動作により、制御信号WSの立下り波形に比較的急峻な傾斜がつけられる。
期間(4)に進むとDCP2がローレベルに戻る一方、DCP3がハイレベルになる。従って出力端子VDDWS2は引き続きオン状態となった第3トランジスタTr3によって接地電位に引き込まれる。ここで第3トランジスタTr3のオン抵抗は第2トランジスタTr2のオン抵抗に比べて高く設定されているので、制御信号WSの立下り波形は比較的緩やかになる。このようにして電源パルス生成回路7は、二段階で傾斜が切り換わる立下り波形の電源パルスを生成している。
期間(5)になるとシフトパルスWSENが立ち下がる。これに応じて制御信号WSもローレベルに戻る。このようにシフトパルスWSENがハイレベルになる期間(2,3,4)の間だけ、出力端子VDDWS2に表れる電圧がラッチされ、制御信号WSのパルスとして対応する走査線WSに印加される。
この後期間(6)になると、DCP1がローレベルからハイレベルに復帰し、トランジスタTraがオンする。よって第1トランジスタTr1のゲートAの電位が接地電位側に引き込まれ、Tr1がオンする。
ここで第1トランジスタTr1に着目すると、DCP1がローレベルに切り換わった後では、ゲートAが接地電位から切り離されるのでハイインピーダンス状態(実質的にフローティング状態)になる。この状態で期間(3)になるとDCP2がハイレベルとなり、第2トランジスタTr2がオンする。これにより出力端子VDDWS2の電位が変動する。この電位変動が第1トランジスタTr1のゲート/ドレイン間容量を介してTr1のゲートAにカップリングされ、ゲートAの電位が瞬間的に低下し、VthTr1を下回ってしまうので、Tr1がオンする。期間(3)でカップリングにより第1トランジスタTr1及び第2トランジスタTr2が共にオンするので電源電位から接地電位に向かって貫通電流が流れ、出力端子VDDWS2の立下りにノイズが入る。このノイズは制御信号WSの立下り波形にそのまま含まれるので、サンプリングトランジスタのオフタイミングに影響を与える。このノイズの影響により、画素アレイ部では走査線に沿ってスジ状の輝度ムラが生じ、ユニフォミティを損ねる。
[電源パルス生成回路の実施例]
図7は、本発明の第一実施形態に係る電源回路の構成を示す回路図である。理解を容易にするため、図5に示した基本構成と対応する部分には対応する参照番号を付してある。図示するようにこの電源パルス生成回路7は、一対の電源線(VDDWSと接地)と、ライトスキャナに電源パルスを供給する出力端子VDDWS2と、一方の電源線VDDWSと出力端子VDDWS2との間に接続した第1トランジスタTr1と、他方の電源線(接地ライン)と出力端子VDDWS2との間に接続した第2トランジスタTr2及び第3トランジスタTr3と、第1トランジスタTr1をオフした後、第2トランジスタTr2及び第3トランジスタTr3をオンして電源パルスの波形に傾斜をつける制御部とを含んでいる。本発明の特徴事項として、電源回路7は保護部8を有しており、第2トランジスタTr2がオンした時に生じるカップリングで、オフ状態にある第1トランジスタTr1がオンしてしまうことを防止している。
図7は、本発明の第一実施形態に係る電源回路の構成を示す回路図である。理解を容易にするため、図5に示した基本構成と対応する部分には対応する参照番号を付してある。図示するようにこの電源パルス生成回路7は、一対の電源線(VDDWSと接地)と、ライトスキャナに電源パルスを供給する出力端子VDDWS2と、一方の電源線VDDWSと出力端子VDDWS2との間に接続した第1トランジスタTr1と、他方の電源線(接地ライン)と出力端子VDDWS2との間に接続した第2トランジスタTr2及び第3トランジスタTr3と、第1トランジスタTr1をオフした後、第2トランジスタTr2及び第3トランジスタTr3をオンして電源パルスの波形に傾斜をつける制御部とを含んでいる。本発明の特徴事項として、電源回路7は保護部8を有しており、第2トランジスタTr2がオンした時に生じるカップリングで、オフ状態にある第1トランジスタTr1がオンしてしまうことを防止している。
具体的には、電源回路7の制御部は、第2トランジスタTr2をオンするためそのゲートにパルスDCP2を印加する。保護部8は、制御部(図示せず)から供給されたパルスDCP2の波形を鈍らして、第2トランジスタTr2のゲートに印加するフィルターからなる。図示の例では、このフィルターは第2トランジスタTr2のゲートに接続した抵抗からなる。パルスCDP2は抵抗を通ってその波形が鈍り、DCP2´として第2トランジスタTr2のゲートに印加される。
[電源回路の動作]
図8は、図7に示した第一実施形態に係る電源回路の動作説明に供するタイミングチャートである。理解を容易にするため、図6に示した基本構成の電源回路のタイミングチャートと同様の表記を採用している。図示するように、パルスDCP2はほぼ矩形波の形状を有している。このパルスDCP2をフィルターに通すことで鈍らせ、DCP2´としている。この立ち上がりが鈍ったパルスDCP2´が第2トランジスタTr2のゲートに印加される。このようにパルスを鈍らせたことで出力端子VDDWS2の電位変動を抑え、第1トランジスタTr1のゲートAに入るカップリングを抑えている。この結果第1トランジスタTr1のゲートAの電位降下が抑制され、閾電圧VthTr1を下回ることがないので、第1トランジスタTr1はオンしない。第2トランジスタTr2がDCP2´に応じてオンしても、第1トランジスタTr1はオフ状態を維持できるので、貫通電流が流れない。従って出力端子VDDWS2に表れる立ち下がり波形はノイズの影響を受けず、安定した制御信号を走査線に供給することができる。
図8は、図7に示した第一実施形態に係る電源回路の動作説明に供するタイミングチャートである。理解を容易にするため、図6に示した基本構成の電源回路のタイミングチャートと同様の表記を採用している。図示するように、パルスDCP2はほぼ矩形波の形状を有している。このパルスDCP2をフィルターに通すことで鈍らせ、DCP2´としている。この立ち上がりが鈍ったパルスDCP2´が第2トランジスタTr2のゲートに印加される。このようにパルスを鈍らせたことで出力端子VDDWS2の電位変動を抑え、第1トランジスタTr1のゲートAに入るカップリングを抑えている。この結果第1トランジスタTr1のゲートAの電位降下が抑制され、閾電圧VthTr1を下回ることがないので、第1トランジスタTr1はオンしない。第2トランジスタTr2がDCP2´に応じてオンしても、第1トランジスタTr1はオフ状態を維持できるので、貫通電流が流れない。従って出力端子VDDWS2に表れる立ち下がり波形はノイズの影響を受けず、安定した制御信号を走査線に供給することができる。
〈第二実施形態〉
[電源回路の構成]
図9Aは、電源パルス生成回路の第二実施形態の構成を示す回路図である。図示するように電源回路7の制御部は、第1トランジスタTr1をオフするためそのゲートAを電源線VDDWSに接続する回路9を含んでいる。この回路9は具体的には第1トランジスタTr1のゲートAと接地ラインとの間に接続したトランジスタTraからなる。このトランジスタTraのゲートにはパルスDCP1が印加される。一方保護部は、第1トランジスタTr1のゲートAに接続する電源線VDDWSの電位よりも、第1トランジスタTr1のソースが接続している電源線VDDWS3の電位を低く設定する定電源からなる。このようにVDDWS>VDDWS3に設定することで、第1トランジスタTr1のゲート/ドレイン間容量を介したカップリングにより第1トランジスタTr1が誤ってオンすることを防いでいる。
[電源回路の構成]
図9Aは、電源パルス生成回路の第二実施形態の構成を示す回路図である。図示するように電源回路7の制御部は、第1トランジスタTr1をオフするためそのゲートAを電源線VDDWSに接続する回路9を含んでいる。この回路9は具体的には第1トランジスタTr1のゲートAと接地ラインとの間に接続したトランジスタTraからなる。このトランジスタTraのゲートにはパルスDCP1が印加される。一方保護部は、第1トランジスタTr1のゲートAに接続する電源線VDDWSの電位よりも、第1トランジスタTr1のソースが接続している電源線VDDWS3の電位を低く設定する定電源からなる。このようにVDDWS>VDDWS3に設定することで、第1トランジスタTr1のゲート/ドレイン間容量を介したカップリングにより第1トランジスタTr1が誤ってオンすることを防いでいる。
[電源回路の動作]
図9Bは、図9Aに示した第二実施形態に係る電源回路の動作説明に供するタイミングチャートである。図示するように、本実施形態では電源パルス生成回路の高電圧側の電源をVDDWSとVDDWS3の二つに分けている。そして第1トランジスタTr1のソースが接続する電源VDDWS3を、ゲートが接続するVDDWSより低電位としている。このような設定で、DCP2が印加された際にカップリングでゲートAの電位が低下するが、VDDWS3は第1トランジスタTr1がオンしない程度にVDDWSよりも低く設定されているため、貫通電流は流れない。このようにVDDWS>VDDWS3に設定することで、電源パルスの立下り波形形成時に貫通電流が流れることを防ぐことができ、その結果ノイズの影響を受けず安定してサンプリングトランジスタの書き込み動作を制御することができる。周知のように、トランジスタはソース/ゲート間電圧が閾電圧を下回った時オンする。本実施形態では第1トランジスタのソース側となる電源電位VDDWS3を第一実施形態に比べ低く設定しているので、ゲート/ソース間Vgsが容易にVthTr1を超えて下回らないようにできる。
図9Bは、図9Aに示した第二実施形態に係る電源回路の動作説明に供するタイミングチャートである。図示するように、本実施形態では電源パルス生成回路の高電圧側の電源をVDDWSとVDDWS3の二つに分けている。そして第1トランジスタTr1のソースが接続する電源VDDWS3を、ゲートが接続するVDDWSより低電位としている。このような設定で、DCP2が印加された際にカップリングでゲートAの電位が低下するが、VDDWS3は第1トランジスタTr1がオンしない程度にVDDWSよりも低く設定されているため、貫通電流は流れない。このようにVDDWS>VDDWS3に設定することで、電源パルスの立下り波形形成時に貫通電流が流れることを防ぐことができ、その結果ノイズの影響を受けず安定してサンプリングトランジスタの書き込み動作を制御することができる。周知のように、トランジスタはソース/ゲート間電圧が閾電圧を下回った時オンする。本実施形態では第1トランジスタのソース側となる電源電位VDDWS3を第一実施形態に比べ低く設定しているので、ゲート/ソース間Vgsが容易にVthTr1を超えて下回らないようにできる。
〈第三実施形態〉
[電源回路の構成]
図10Aは、電源回路の第三実施形態を示す回路図である。図示するように、電源回路7の保護部8は、電源線VDDWSに接続する第1トランジスタTr1のソースBと出力端子VDDWS2との間に挿入された容量Cと、第1トランジスタTr1のソースBと電源線VDDWSとの間に挿入された抵抗Rとで構成されている。
[電源回路の構成]
図10Aは、電源回路の第三実施形態を示す回路図である。図示するように、電源回路7の保護部8は、電源線VDDWSに接続する第1トランジスタTr1のソースBと出力端子VDDWS2との間に挿入された容量Cと、第1トランジスタTr1のソースBと電源線VDDWSとの間に挿入された抵抗Rとで構成されている。
[電源回路の動作]
図10Bは、図10Aに示した第三実施形態に係る電源回路の動作説明に供するタイミングチャートである。図示するようにDCP2に応じて第2トランジスタTr2がオンすると、第1トランジスタTr1のゲートAは出力端子VDDWS2からのカップリングを受け電圧が降下する。このとき同時に第1トランジスタTr1のソースBも容量Cを介してカップリングの影響を受け電圧降下する。本実施形態ではカップリングで第1トランジスタTr1のゲートAが電位降下したとき同時に保護部8の動作でソースBも電位降下する。結果としてゲート/ソース間電圧はあまり変動しない。従ってDCP2に応じて第1トランジスタTr1のゲート/ソース間電圧VGSが閾電圧VthTr1を下回ることがないため、トランジスタTr1はオンしなくなる。よってDCP2に応じて電源回路7に貫通電流が流れることを防止可能である。
図10Bは、図10Aに示した第三実施形態に係る電源回路の動作説明に供するタイミングチャートである。図示するようにDCP2に応じて第2トランジスタTr2がオンすると、第1トランジスタTr1のゲートAは出力端子VDDWS2からのカップリングを受け電圧が降下する。このとき同時に第1トランジスタTr1のソースBも容量Cを介してカップリングの影響を受け電圧降下する。本実施形態ではカップリングで第1トランジスタTr1のゲートAが電位降下したとき同時に保護部8の動作でソースBも電位降下する。結果としてゲート/ソース間電圧はあまり変動しない。従ってDCP2に応じて第1トランジスタTr1のゲート/ソース間電圧VGSが閾電圧VthTr1を下回ることがないため、トランジスタTr1はオンしなくなる。よってDCP2に応じて電源回路7に貫通電流が流れることを防止可能である。
〈第四実施形態〉
[電源回路の構成]
図11Aは、第四実施形態に係る電源回路の構成を示す回路図である。図示するように本電源回路7の保護部8は、第1トランジスタTr1のゲートAと第2トランジスタTr2のゲートの間に挿入された容量Cからなる。
[電源回路の構成]
図11Aは、第四実施形態に係る電源回路の構成を示す回路図である。図示するように本電源回路7の保護部8は、第1トランジスタTr1のゲートAと第2トランジスタTr2のゲートの間に挿入された容量Cからなる。
[電源回路の動作]
図11Bは、第四実施形態に係る電源回路の動作説明に供するタイミングチャートである。前述したようにDCP2が第2トランジスタTr2のゲートに印加されると、第2トランジスタTr2がオンして出力端子VDDWS2が電圧降下する。この電圧降下がカップリングで第1トランジスタTr1のゲートAに飛び込み、その電位が降下する。このとき本実施形態では第2トランジスタTr2のゲートと第1トランジスタTr1のゲートAとの間に容量Cが挿入されているため、パルスDCP2の電位変化が直接容量Cを介して第1トランジスタTr1のゲートAに入り、出力端子VDDWS2側からのカップリングを相殺させることができる。これにより第1トランジスタTr1のゲートAの電圧降下を抑制することができる。これにより、DCP2が印加されたとき第1トランジスタTr1がオンすることを防ぎ、貫通電流が流れないようにしている。
図11Bは、第四実施形態に係る電源回路の動作説明に供するタイミングチャートである。前述したようにDCP2が第2トランジスタTr2のゲートに印加されると、第2トランジスタTr2がオンして出力端子VDDWS2が電圧降下する。この電圧降下がカップリングで第1トランジスタTr1のゲートAに飛び込み、その電位が降下する。このとき本実施形態では第2トランジスタTr2のゲートと第1トランジスタTr1のゲートAとの間に容量Cが挿入されているため、パルスDCP2の電位変化が直接容量Cを介して第1トランジスタTr1のゲートAに入り、出力端子VDDWS2側からのカップリングを相殺させることができる。これにより第1トランジスタTr1のゲートAの電圧降下を抑制することができる。これにより、DCP2が印加されたとき第1トランジスタTr1がオンすることを防ぎ、貫通電流が流れないようにしている。
〈第五実施形態〉
[電源回路の構成]
図12Aは、第五実施形態に係る電源回路7の保護部8を示している。図示するように、制御部は、第2トランジスタTr2をオンするためそのゲートにパルスDCP2を印加する。保護部8は、第1トランジスタTr1のソースに接続している電源線VDDWSの電位をパルスDCP2に応じて変化させる抵抗分割回路8からなる。この抵抗分割回路8は電源線VDDWS0と接地との間に接続されている。この抵抗分割回路8は、その抵抗分割出力を第1トランジスタTr1のソース側の電源VDDWSとしている。抵抗分割回路8にはトランジスタTrzが挿入されている。このトランジスタTrzのゲートには制御部(図示せず)からDCP2が印加されている。抵抗分割回路8は、DCP2に応じてトランジスタTrzがオンしたとき、VDDWS0を抵抗分割した電位をVDDWSに供給する。
[電源回路の構成]
図12Aは、第五実施形態に係る電源回路7の保護部8を示している。図示するように、制御部は、第2トランジスタTr2をオンするためそのゲートにパルスDCP2を印加する。保護部8は、第1トランジスタTr1のソースに接続している電源線VDDWSの電位をパルスDCP2に応じて変化させる抵抗分割回路8からなる。この抵抗分割回路8は電源線VDDWS0と接地との間に接続されている。この抵抗分割回路8は、その抵抗分割出力を第1トランジスタTr1のソース側の電源VDDWSとしている。抵抗分割回路8にはトランジスタTrzが挿入されている。このトランジスタTrzのゲートには制御部(図示せず)からDCP2が印加されている。抵抗分割回路8は、DCP2に応じてトランジスタTrzがオンしたとき、VDDWS0を抵抗分割した電位をVDDWSに供給する。
[電源回路の動作]
図12Bは、図12Aに示した第五実施形態に係る電源回路の動作説明に供するタイミングチャートである。前述したようにパルスDCP2が第2トランジスタTr2のゲートに印加されると、第2トランジスタTr2がオンして出力端子VDDWS2の電位が低下する。この電位低下がカップリングで第1トランジスタTr1のゲートAに飛び込み、電位降下が生じる。本実施形態ではVDDWSがVDDWS0から抵抗分割で作られているため、DCP2の印加と同時にVDDWSも電圧降下する。結果的にDCP2が印加されたときでも第1トランジスタTr1のソース/ゲート間電圧はあまり変動せず、閾電圧VthTr1を下回ることがない。DCP2に応じて第1トランジスタTr1がオンすることがないので貫通電流が流れない。
図12Bは、図12Aに示した第五実施形態に係る電源回路の動作説明に供するタイミングチャートである。前述したようにパルスDCP2が第2トランジスタTr2のゲートに印加されると、第2トランジスタTr2がオンして出力端子VDDWS2の電位が低下する。この電位低下がカップリングで第1トランジスタTr1のゲートAに飛び込み、電位降下が生じる。本実施形態ではVDDWSがVDDWS0から抵抗分割で作られているため、DCP2の印加と同時にVDDWSも電圧降下する。結果的にDCP2が印加されたときでも第1トランジスタTr1のソース/ゲート間電圧はあまり変動せず、閾電圧VthTr1を下回ることがない。DCP2に応じて第1トランジスタTr1がオンすることがないので貫通電流が流れない。
引き続き図13乃至図16を参照して、図4に示した表示装置の信号書き込み動作を詳細に説明する。図13は、信号書き込み期間における画素2の状態を示す回路図である。本画素回路は信号書き込み期間で同時にドライブトランジスタTrdの移動度補正動作も行っている。よって、信号書き込み期間は移動度補正期間と呼ぶ場合がある。図示するように、移動度補正期間では、サンプリングトランジスタTrsがオンしている。この状態でドライブトランジスタTrdのソース電位(S)はVofs−Vthである。このソース電位(S)は発光素子ELのアノード電位でもある。Vofs−Vth<VthELと設定しておく事で、発光素子ELは逆バイアス状態におかれ、ダイオード特性ではなく単純な容量特性を示す事になる。よってドライブトランジスタTrdに流れる電流Idsは画素容量Csと発光素子ELの等価容量Coledとの合成容量C=Cs+Coledに流れ込む事になる。換言すると、ドレイン電流Idsの一部が画素容量Csに負帰還され、移動度の補正が行われる。
図14はドライブトランジスタの特性をグラフ化したものであり、縦軸にIdsを取り横軸にVsigを取ってある。図14のグラフは、画素1と画素2を比較した状態で特性カーブを描いてある。画素1のドライブトランジスタの移動度μは相対的に大きい。逆に画素2に含まれるドライブトランジスタの移動度μは相対的に小さい。この様にドライブトランジスタをポリシリコン薄膜トランジスタなどで構成した場合、画素間で移動度μがばらつく事は避けられない。例えば両画素1,2に同レベルの映像信号の信号電位Vsigを書き込んだ場合、何ら移動度の補正を行わないと、移動度μの大きい画素1に流れる出力電流Ids1´は、移動度μの小さい画素2に流れる出力電流Ids2´に比べて大きな差が生じてしまう。この様に移動度μのばらつきに起因して出力電流Idsの間に大きな差が生じるので、スジムラが発生し画面のユニフォーミティを損なう事になる。
そこで本発明では出力電流を入力電圧側に負帰還させる事で移動度のばらつきをキャンセルしている。移動度が大きいとドレイン電流Idsが大きくなる。したがって負帰還量ΔVは移動度が大きいほど大きくなる。図14のグラフに示すように、移動度μの大きな画素1の負帰還量ΔV1は移動度の小さな画素2の負帰還量ΔV2に比べて大きい。したがって、移動度μが大きいほど負帰還が大きくかかる事となって、ばらつきを抑制する事が可能である。図示するように、移動度μの大きな画素1でΔV1の補正をかけると、出力電流はIds1´からIds1まで大きく下降する。一方移動度μの小さな画素2の補正量ΔV2は小さいので、出力電流Ids2´はIds2までそれ程大きく下降しない。結果的に、Ids1とIds2は略等しくなり、移動度のばらつきがキャンセルされる。この移動度のばらつきのキャンセルは黒レベルから白レベルまでVsigの全範囲で行われるので、画面のユニフォーミティは極めて高くなる。以上をまとめると、移動度の異なる画素1と2があった場合、移動度の大きい画素1の補正量ΔV1は移動度の小さい画素2の補正量ΔV2に対して小さくなる。つまり移動度が大きいほどΔVが大きくIdsの減少値は大きくなる。これにより移動度の異なる画素電流値は均一化され、移動度のばらつきを補正する事ができる。
ところで最適な移動度補正時間tは画素の輝度レベル(映像信号の信号電位Vsig)によって異なる傾向がある。この点につき、図15を参照して説明する。図15のグラフは、横軸に移動度補正時間tをとり、縦軸に輝度(信号電位)をとってある。高輝度(ホワイト階調)の場合、移動度大のドライブトランジスタと移動度小のドライブトランジスタとで、移動度補正時間をt1に取った時、ちょうど輝度レベルが等しくなる。すなわち入力信号電位がホワイト階調の時は、移動度補正時間t1が最適補正時間となる。一方信号電位が中間輝度(グレー階調)の時、移動度補正時間t1では移動度大のトランジスタと移動度小のトランジスタで輝度に差があり、完全な補正はできない。t1より長い補正時間t2を確保すると、ちょうど移動度大と移動度小のトランジスタで輝度が同レベルとなる。したがって信号電位がグレー階調のとき、最適補正時間t2はホワイト階調の時の最適補正時間t1よりも長くなる。
仮に輝度レベルによらず移動度補正時間tを固定すると、全階調で完全に移動度補正を行うことができなくなり、スジムラが生じる。たとえば移動度補正時間tを白階調の最適補正期間t1にあわせると、入力映像信号がグレー階調の時スジが画面に残る。逆にグレー階調の最適補正期間t2に固定すると、映像信号が白階調のとき画面にスジムラが現れる。すなわち移動度補正時間tを固定すると、白からグレー階調まですべての階調に渡って移動度ばらつきを同時に補正することはできない。
そこで本発明は入力映像信号のレベルに応じて移動度補正期間を最適に自動調整可能にしている。この点につき、図16を参照して詳細に説明する。図16は制御信号WSの立下り波形を示している。この制御信号WSはサンプリングトランジスタTrsのゲートに印加される。前述したように本実施形態ではサンプリングトランジスタTrsがNチャネル型なので、制御信号WSが立下がった時点でサンプリングトランジスタTrsがオフし移動度補正期間が終わる。
本発明の特徴事項として制御信号WSの波形をオフする際に、最初適当な電位まで急峻に波形を落とし、そこから最終電位までなまらせてパルスを落としている。これにより所望の電位で決まる階調を境として二以上の移動度補正期間を設けることができる。説明の都合上、急峻に落とした最初の電圧を1st電圧、なまらせて落とした最終電位を2nd電圧と呼ぶことにする。ここでモデルとして、制御信号WSの波形を、1st電圧=8V、2nd電圧=4Vとして動作を考える。またサンプリングトランジスタTrsの閾電圧をVth(Trs)=2Vとする。
白階調Vsig1=8Vを書き込んだ場合、サンプリングトランジスタTrsは制御信号WSがVsig1+Vth(Trs)=10Vまで下がった時点でカットオフする。即ちサンプリングトランジスタTrsのソースに対して信号線からVsig=8Vが印加されたとき、サンプリングトランジスタTrsのゲート電位がソース電位より閾電圧2Vだけ高いところで、サンプリングトランジスタTrsはカットオフする。このようにして白階調の場合、制御信号WSオンタイミングから制御信号WSが1st電圧まで急峻に立ち下がるまでのポイントまでで、移動度補正期間t1が決まる。
一方グレー階調Vsig2=4Vを書き込んだ場合、サンプリングトランジスタTrsのカットオフ電圧はVsig2+Vth(Trs)=6Vとなる。制御信号WSがカットオフ電圧の6Vまで下がる時点は後方にシフトする。グレー階調の場合、制御信号WSのオンタイミングから、WS波形オフの1st電圧から2nd電圧までの間のなまらせているポイントで補正時間t2が決まる。すなわち白階調の時の補正時間t1よりもグレー階調の時の補正期間t2は長く取れることになる。
さらに低階調、たとえばVsig=3Vとしたとき、同様にサンプリングトランジスタTrsのカットオフ電圧は5Vとなり、波形がなまっているためカットオフタイミングはさらに後方にずれ、移動度補正時間が長くなる。このように低階調になるほど移動度補正時間tをより長く取ることができる駆動方式である。
このように白階調の最適補正時間t1に合わせて制御信号WSのオンから制御信号WSオフの最初の急峻に1st電圧に落とすまでの時間を設定し、もって白階調の補正時間を最適化している。白階調で確実に急峻なポイントでサンプリングトランジスタTrsがカットオフするようにその閾電圧Vth(Trs)を考慮して、1st電圧を設定すればよい。また、低階調に関しては各階調で最適な補正時間t2を見つけ出し、それに合わせて2nd電圧を設定するとともに制御信号WSの立下り波形のなまり具合を決めることで、対応できる。このようにして高階調から低階調までそれぞれのレベルに合った最適補正時間tを自動的に調整し、これにより移動度のばらつきをキャンセルすることで全階調においてスジムラをなくすことが可能になる。
本発明にかかる表示装置は、図17に示すような薄膜デバイス構成を有する。図17はTFT部分がBottomゲート構造(ゲート電極がチャネルPS層に対して下にある)である。この他にTFT部分に関してはSandwichゲート構造(チャネルPS層を上下のゲート電極ではさむ)、Topゲート構造(ゲート電極がチャネルPS層に対して上にある)のようなバリエーションがある。本図は、絶縁性の基板に形成された画素の模式的な断面構造を表している。図示するように、画素は、複数の薄膜トランジタを含むトランジスタ部(図では1個のTFTを例示)、画素容量などの容量部及び有機EL素子などの発光部とを含む。基板の上にTFTプロセスでトランジスタ部や容量部が形成され、その上に有機EL素子などの発光部が積層されている。その上に接着剤を介して透明な対向基板を貼り付けてフラットパネルとしている。
本発明にかかる表示装置は、図18に示すようにフラット型のモジュール形状のものを含む。例えば絶縁性の基板上に、有機EL素子、薄膜トランジスタ、薄膜容量等からなる画素をマトリックス状に集積形成した画素アレイ部を設ける、この画素アレイ部(画素マトリックス部)を囲むように接着剤を配し、ガラス等の対向基板を貼り付けて表示モジュールとする。この透明な対向基板には必要に応じて、カラーフィルタ、保護膜、遮光膜等を設けてもよい。表示モジュールには、外部から画素アレイ部への信号等を入出力するためのコネクタとして例えばFPC(フレキシブルプリントサーキット)を設けてもよい。
以上説明した本発明における表示装置は、フラットパネル形状を有し、様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピューター、携帯電話、ビデオカメラなどに適用可能である。電子機器に入力された、若しくは、電子機器内で生成した駆動信号を画像若しくは映像として表示するあらゆる分野の電子機器のディスプレイに適用することが可能である。以下この様な表示装置が適用された電子機器の例を示す。電子機器は基本的に情報を処理する本体部と、本体部に入力する情報若しくは本体部から出力された情報を表示する表示部とを含む。
図19は本発明が適用されたテレビであり、フロントパネル12、フィルターガラス13等から構成される映像表示画面11を含み、本発明の表示装置をその映像表示画面11に用いることにより作製される。
図20は本発明が適用されたデジタルカメラであり、上が正面図で下が背面図である。このデジタルカメラは、撮像レンズ、フラッシュ用の発光部15、表示部16、コントロールスイッチ、メニュースイッチ、シャッター19等を含み、本発明の表示装置をその表示部16に用いることにより作製される。
図21は本発明が適用されたノート型パーソナルコンピュータであり、本体20には文字等を入力するとき操作されるキーボード21を含み、本体カバーには画像を表示する表示部22を含み、本発明の表示装置をその表示部22に用いることにより作製される。
図22は本発明が適用された携帯端末装置である。左が開いた状態を表し、右が閉じた状態を表している。この携帯端末装置は、上側筐体23、下側筐体24、連結部(ここではヒンジ部)25、ディスプレイ26、サブディスプレイ27、ピクチャーライト28、カメラ29等を含む。本発明の表示装置をそのディスプレイ26やサブディスプレイ27に用いることにより作製される。
図23は本発明が適用されたビデオカメラであり、本体部30、前方を向いた側面に被写体撮影用のレンズ34、撮影時のスタート/ストップスイッチ35、モニター36等を含み、本発明の表示装置をそのモニター36に用いることにより作製される。
1:画素アレイ部 2:画素 3:水平セレクタ 4:ライトスキャナ 5:ドライブスキャナ 7:電源回路 8:保護部 Trs:サンプリングトランジスタ Trd:ドライブトランジスタ Tr1:第1トランジスタ Tr2:第2トランジスタ Tr3:第3トランジスタ
Claims (7)
- 画素アレイ部とこれを駆動する駆動部とからなり、
前記画素アレイ部は、行状の走査線と、列状の信号線と、これらが交差する部分に配された行列状の画素と、各画素に給電する電源ライン及び接地ラインとを備え、
前記駆動部は、各走査線に順次制御信号を供給して画素を行単位で線順次走査するスキャナを備え、
前記画素は、少なくとも発光素子と、サンプリングトランジスタと、ドライブトランジスタと、画素容量とを含み、
前記サンプリングトランジスタは、そのゲートが該走査線に接続し、そのソース/ドレインの一方が該信号線に接続し、他方が該ドライブトランジスタのゲートに接続し、
前記ドライブトランジスタ及び前記発光素子は該電源ラインと接地ラインとの間で直列に接続して電流路を形成し、
前記画素容量は、該ドライブトランジスタのゲートと該発光素子の間に接続しており、
前記駆動部は、該制御信号の波形の元になる電源パルスを生成して該スキャナに供給する電源パルス生成回路を含み、
前記スキャナは、順次該電源パルスからその波形を取り出し、該制御信号の波形として各走査線に供給し、その際前記スキャナが供給する制御信号は、該サンプリングトランジスタをオフする際の波形に傾斜をもち、
前記電源パルス生成回路は、一対の電源線と、該スキャナに電源パルスを供給する出力端子と、一方の電源線と出力端子との間に接続した第1トランジスタと、他方の電源線と出力端子との間に接続した第2トランジスタ及び第3トランジスタと、
第1トランジスタをオフした後、第2トランジスタ及び第3トランジスタをオンして電源パルスの波形に前記傾斜をつける制御部と、
該第2トランジスタがオンした時に生じるカップリングで、オフ状態にある該第1トランジスタがオンしてしまうことを防止する保護部とを有する表示装置。 - 前記制御部は、該第2トランジスタをオンするためそのゲートにパルスを印加し、
前記保護部は、該制御部から供給された該パルスの波形をなまらして該第2トランジスタのゲートに印加するフィルターからなる請求項1記載の表示装置。 - 前記制御部は、該第1トランジスタをオフするためそのゲートを電源線に接続する回路を含み、
前記保護部は、該第1トランジスタのゲートに接続する電源線の電位よりも、該第1トランジスタのソースが接続している電源線の電位を低く設定する定電源からなる請求項1記載の表示装置。 - 前記保護部は、該電源線に接続する該第1トランジスタのソースと該出力端子との間に挿入された容量と、該第1トランジスタのソースと該電源線との間に挿入された抵抗とからなる請求項1記載の表示装置。
- 前記保護部は、該第1トランジスタのゲートと該第2トランジスタのゲートとの間に挿入された容量からなる請求項1記載の表示装置。
- 前記制御部は、該第2トランジスタをオンするためそのゲートにパルスを印加し、
前記保護部は、該第1トランジスタのソースに接続している該電源線の電位を該パルスに応じて変化させる回路からなる請求項1記載の表示装置。 - 情報を処理する本体部と、該本体部に入力する情報若しくは該本体部から出力された情報を表示する表示部とを含み、
前記表示部は、画素アレイ部とこれを駆動する駆動部とからなり、
前記画素アレイ部は、行状の走査線と、列状の信号線と、これらが交差する部分に配された行列状の画素と、各画素に給電する電源ライン及び接地ラインとを備え、
前記駆動部は、各走査線に順次制御信号を供給して画素を行単位で線順次走査するスキャナを備え、
前記画素は、少なくとも発光素子と、サンプリングトランジスタと、ドライブトランジスタと、画素容量とを含み、
前記サンプリングトランジスタは、そのゲートが該走査線に接続し、そのソース/ドレインの一方が該信号線に接続し、他方が該ドライブトランジスタのゲートに接続し、
前記ドライブトランジスタ及び前記発光素子は該電源ラインと接地ラインとの間で直列に接続して電流路を形成し、
前記画素容量は、該ドライブトランジスタのゲートと該発光素子の間に接続しており、
前記駆動部は、該制御信号の波形の元になる電源パルスを生成して該スキャナに供給する電源パルス生成回路を含み、
前記スキャナは、順次該電源パルスからその波形を取り出し、該制御信号の波形として各走査線に供給し、その際前記スキャナが供給する制御信号は、該サンプリングトランジスタをオフする際の波形に傾斜をもち、
前記電源パルス生成回路は、一対の電源線と、該スキャナに電源パルスを供給する出力端子と、一方の電源線と出力端子との間に接続した第1トランジスタと、他方の電源線と出力端子との間に接続した第2トランジスタ及び第3トランジスタと、
第1トランジスタをオフした後、第2トランジスタ及び第3トランジスタをオンして電源パルスの波形に前記傾斜をつける制御部と、
該第2トランジスタがオンした時に生じるカップリングで、オフ状態にある該第1トランジスタがオンしてしまうことを防止する保護部とを有する電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008286785A JP2010113233A (ja) | 2008-11-07 | 2008-11-07 | 表示装置と電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008286785A JP2010113233A (ja) | 2008-11-07 | 2008-11-07 | 表示装置と電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010113233A true JP2010113233A (ja) | 2010-05-20 |
Family
ID=42301820
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008286785A Withdrawn JP2010113233A (ja) | 2008-11-07 | 2008-11-07 | 表示装置と電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010113233A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9666155B2 (en) | 2014-01-24 | 2017-05-30 | Samsung Display Co., Ltd. | Data lines driver of display apparatus includng the same and method of driving display panel using the same |
-
2008
- 2008-11-07 JP JP2008286785A patent/JP2010113233A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9666155B2 (en) | 2014-01-24 | 2017-05-30 | Samsung Display Co., Ltd. | Data lines driver of display apparatus includng the same and method of driving display panel using the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4306753B2 (ja) | 表示装置及びその駆動方法と電子機器 | |
JP4715850B2 (ja) | 表示装置及びその駆動方法と電子機器 | |
US7768485B2 (en) | Display apparatus and method of driving same | |
US8072399B2 (en) | Display device, method of driving same, and electonic device | |
US8130178B2 (en) | Display apparatus, method of driving a display, and electronic device | |
TWI407407B (zh) | 顯示裝置及其驅動方法與電子裝置 | |
US20080030437A1 (en) | Display device and electronic equiipment | |
JP5194781B2 (ja) | 表示装置及びその駆動方法と電子機器 | |
US8648777B2 (en) | Display apparatus, method of driving display apparatus, and electronic apparatus | |
KR20080011065A (ko) | 표시 장치, 그 구동 방법 및 전자 장치 | |
KR101497538B1 (ko) | 표시장치 및 전자기기 | |
JP4433039B2 (ja) | 表示装置及びその駆動方法と電子機器 | |
JP2008286953A (ja) | 表示装置及びその駆動方法と電子機器 | |
JP2011112722A (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
JP2008241783A (ja) | 表示装置及びその駆動方法と電子機器 | |
JP2009080367A (ja) | 表示装置及びその駆動方法と電子機器 | |
JP2008203661A (ja) | 表示装置及びその駆動方法 | |
JP4985303B2 (ja) | 表示装置及びその駆動方法と電子機器 | |
JP5239812B2 (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2010113233A (ja) | 表示装置と電子機器 | |
JP2010122604A (ja) | 表示装置及び電子機器 | |
JP2008287195A (ja) | 表示装置及び電子機器 | |
JP2008249920A (ja) | 表示装置及びその駆動方法と電子機器 | |
JP5879585B2 (ja) | 表示装置及びその駆動方法 | |
JP2009288748A (ja) | 表示装置及びその駆動方法と電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20120110 |