JP2008249920A - 表示装置及びその駆動方法と電子機器 - Google Patents
表示装置及びその駆動方法と電子機器 Download PDFInfo
- Publication number
- JP2008249920A JP2008249920A JP2007090026A JP2007090026A JP2008249920A JP 2008249920 A JP2008249920 A JP 2008249920A JP 2007090026 A JP2007090026 A JP 2007090026A JP 2007090026 A JP2007090026 A JP 2007090026A JP 2008249920 A JP2008249920 A JP 2008249920A
- Authority
- JP
- Japan
- Prior art keywords
- drive transistor
- potential
- signal
- gate
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】サンプリングトランジスタのスイッチング時生じるカップリングを抑制して閾電圧補正動作の精度を改善する。
【解決手段】閾電圧補正動作は、ドライブトランジスタTrdのゲートを基準電位に保持する一方ドライブトランジスタTrdのソースとの間のゲート/ソース間電圧Vgsを閾電圧より大きく設定してドライブトランジスタTrdをオン状態にする初期化過程と、ゲートを基準電位に維持したままドライブトランジスタTrdに通電しドライブトランジスタがカットオフした時そのゲート/ソース間に表われる閾電圧相当の電圧を保持容量Csに保持する通電過程と、制御信号を立下げてサンプリングトランジスタTr1をオフしドライブトランジスタTrdのゲートを信号線SLから切り離すとともに、制御信号の立下げに合わせて信号線SL上の基準電位のレベルに傾斜を付けてゲートの電位変動を抑制する安定化過程とを含む。
【選択図】図1
【解決手段】閾電圧補正動作は、ドライブトランジスタTrdのゲートを基準電位に保持する一方ドライブトランジスタTrdのソースとの間のゲート/ソース間電圧Vgsを閾電圧より大きく設定してドライブトランジスタTrdをオン状態にする初期化過程と、ゲートを基準電位に維持したままドライブトランジスタTrdに通電しドライブトランジスタがカットオフした時そのゲート/ソース間に表われる閾電圧相当の電圧を保持容量Csに保持する通電過程と、制御信号を立下げてサンプリングトランジスタTr1をオフしドライブトランジスタTrdのゲートを信号線SLから切り離すとともに、制御信号の立下げに合わせて信号線SL上の基準電位のレベルに傾斜を付けてゲートの電位変動を抑制する安定化過程とを含む。
【選択図】図1
Description
本発明は発光素子を画素に用いたアクティブマトリクス型の表示装置及びその駆動方法に関する。またこのような表示装置を用いた電子機器に関する。
発光素子として有機ELデバイスを用いた平面自発光型の表示装置の開発が近年盛んになっている。有機ELデバイスは有機薄膜に電界をかけると発光する現象を利用したデバイスである。有機ELデバイスは印加電圧が10V以下で駆動するため低消費電力である。また有機ELデバイスは自ら光を発する自発光素子であるため、照明部材を必要とせず軽量化及び薄型化が容易である。さらに有機ELデバイスの応答速度は数μs程度と非常に高速であるので、動画表示時の残像が発生しない。
有機ELデバイスを画素に用いた平面自発光型の表示装置の中でも、とりわけ駆動素子として薄膜トランジスタを各画素に集積形成したアクティブマトリクス型の表示装置の開発が盛んである。アクティブマトリクス型平面自発光表示装置は、例えば以下の特許文献1ないし5に記載されている。
特開2003−255856
特開2003−271095
特開2004−133240
特開2004−029791
特開2004−093682
しかしながら、従来のアクティブマトリクス型平面自発光型表示装置は、プロセス変動により発光素子を駆動するトランジスタ(ドライブトランジスタ)の閾電圧がばらついてしまう。この様なドライブトランジスタの特性ばらつきは発光輝度に影響を与えてしまう。表示装置の画面全体にわたって発光輝度を均一に制御するため、各画素回路内で上述したドライブトランジスタの閾電圧のばらつきを補正する必要がある。従来からかかる閾電圧補正機能を画素毎に備えた表示装置が提案されている。
従来の画素回路は、閾電圧補正動作を行った後映像信号をサンプリングし、これに基づいて発光素子を駆動する。この閾電圧補正動作では、先ずドライブトランジスタのゲートを基準電位に保持する一方ドライブトランジスタのゲート/ソース間電圧を閾電圧より大きく設定して、ドライブトランジスタをオン状態にし、続いてゲートを基準電位に維持したままドライブトランジスタに通電し、ドライブトランジスタがカットオフした時そのゲート/ソース間に現れる閾電圧相当の電圧を保持容量に保持する。閾電圧相当の電圧を保持容量に保持する際、ドライブトランジスタのゲートを基準電位から切り離す時、カップリングが入り、保持容量に保持した電圧に変動が生じる。これによりバラツキが生じるため、必ずしも閾電圧補正動作が正確に行われず、誤差が生じていた。この閾電圧補正動作の誤差もしくはバラツキにより、発光輝度にムラが生じ、画品位を損なうという課題がある。
上述した従来の技術の課題に鑑み、本発明は閾電圧相当の電圧を保持容量に保持する際のカップリングを抑制して閾電圧補正動作の精度を改善し、以って発光輝度ムラの無い表示装置を提供することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明は、画素アレイ部と駆動部とからなり、前記画素アレイ部は、給電線と、行状の走査線と、列状の信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素とを備え、各画素は、少なくともサンプリングトランジスタと、ドライブトランジスタと、発光素子と、保持容量とを備え、前記サンプリングトランジスタは、その制御端が該走査線に接続し、その一対の電流端が該信号線と該ドライブトランジスタの制御端との間に接続し、前記ドライブトランジスタは、一対の電流端の一方が該発光素子に接続し、他方が給電線に接続し、前記保持容量は該ドライブトランジスタの制御端と該ドライブトランジスタの一対の電流端の片方との間に接続しており、前記駆動部は、各走査線に制御信号を供給するとともに各信号線に信号電位と基準電位が交互に切り換る映像信号を供給して各画素を駆動し、以って該ドライブトランジスタの閾電圧のバラツキを補正する閾電圧補正動作、該信号電位を保持容量に書き込む書込動作及び書き込まれた信号電位に応じて該発光素子を発光する発光動作とを行う表示装置であって、前記閾電圧補正動作は、該駆動部から制御信号を出力してサンプリングトランジスタをオンし信号線から基準電位をサンプリングして該ドライブトランジスタのゲートに印加する一方、該ドライブトランジスタのソースとなる電流端との間のゲート/ソース間電圧を該閾電圧より大きく設定して該ドライブトランジスタをオン状態にする初期化過程と、該ゲートを基準電位に維持した状態で該ドライブトランジスタに通電し該ドライブトランジスタがカットオフした時そのゲート/ソース間に表われる閾電圧相当の電圧を該保持容量に保持する通電過程と、該制御信号を立下げて該サンプリングトランジスタをオフし該ドライブトランジスタのゲートを信号線から切り離すとともに、該制御信号の立下げに合わせて信号線上の該基準電位のレベルに傾斜を付けて該ゲートの電位変動を抑制する安定化過程とを行うことを特徴とする。
好ましくは前記通電過程は、該ドライブトランジスタがカットオフするまで複数回に分けて時分割的に行うとともに、先の通電過程の後安定化過程を行ってから次の通電過程に進む。一態様では、前記駆動部は、水平走査周期毎に順次制御信号を各走査線に供給するライトスキャナと、各給電線を高電位と低電位で切り換える電源スキャナと、各水平走査周期内で信号電位と基準電位とが切り換る映像信号を各信号線に供給する信号ドライバとを有し、前記初期化過程では、該ライトスキャナが制御信号を出力してサンプリングトランジスタをオンし信号線から基準電位をサンプリングして該ドライブトランジスタのゲートに印加する一方、該電源スキャナが給電線を高電位から低電位に切り換えて該ドライブトランジスタのソースの電位を低電位まで下げ、前記通電過程では、該電源スキャナが給電線を低電位から高電位に切り換えて該ドライブトランジスタがカットオフするまで通電する。
本発明にかかる表示装置は、各画素が映像信号の書込動作及び発光素子の発光動作を行う前に、ドライブトランジスタの閾電圧補正動作を行っている。この閾電圧補正動作は初期化過程と通電過程を含んでいる。初期化過程では、ドライブトランジスタのゲートを基準電位に保持する一方ドライブトランジスタのゲート/ソース間電圧を閾電圧より大きく設定して、ドライブトランジスタをオン状態にする。続く通電過程では、ゲートを基準電位に維持したままドライブトランジスタに通電し、ドライブトランジスタがカットオフした時そのゲート/ソース間に現れる閾電圧相当の電圧を保持容量に保持する。
本発明によると、閾電圧補正動作は上述した初期化過程及び通電過程の後に安定化過程を含んでいる。この安定化過程では、制御信号を立下げてサンプリングトランジスタをオフしドライブトランジスタのゲートを信号線から切り離すとともに、制御信号の立下げに合わせて信号線上の基準電位のレベルに傾斜を付けてゲートの電位変動を抑制している。即ちドライブトランジスタのゲートを信号線から切り離す際、信号線上の基準電位のレベルに傾斜を付けることで、サンプリングトランジスタがオフする際の電位変動が、保持容量に保持された電圧にカップリングしない様に対策を立てている。これにより閾電圧補正動作の結果が後の書込動作及び発光動作まで安定的に維持できる。換言すると閾電圧補正動作にばらつきが無くなり精度が高くなる。その結果発光輝度のばらつきがなくなり画面品位が高くなる。
以下図面を参照して本発明の実施の形態を詳細に説明する。図1は本発明にかかる表示装置の全体構成を示すブロック図である。図示する様に本表示装置は、画素アレイ部1とこれを駆動する駆動部とからなる。画素アレイ部1は、行状の走査線WSと、列状の信号線SLと、両者が交差する部分に配された行列状の画素2と、画素2の各行に対応して配された給電線DSとを備えている。駆動部は、各走査線WSに順次制御信号を供給して画素2を行単位で線順次走査するライトスキャナ4と、この線順次走査に合わせて各給電線DSに高電位と低電位で切換わる電源電圧を供給するドライブスキャナ5と、この線順次走査に合わせて列状の信号線SLに映像信号となる信号電位と基準電位を供給する水平セレクタ3とを備えている。ここでライトスキャナ4とドライブスキャナ5がスキャナ部を構成し、水平セレクタ3が信号ドライバを構成している。
個々の画素2は、サンプリングトランジスタTr1とドライブトランジスタTrdと保持容量Csと補助容量Csubと発光素子ELとで構成されている。個々の発光素子ELはRGB三原色のいずれかの色で発光するようになっている。赤色発光素子を備えた画素(RED)と緑色発光素子を備えた画素(GREEN)と青色発光素子を備えた画素(BLUE)とで画素トリオを構成している。この画素トリオを画素アレイ部1上でマトリクス状に配列することによりカラー表示が出来る。
図2は、図1に示した表示装置に含まれる画素2の具体的な構成及び結線関係を示す回路図である。図示する様に、この画素2は、有機ELデバイスなどで代表される発光素子ELと、サンプリングトランジスタTr1と、ドライブトランジスタTrdと、保持容量Csとを含む。サンプリングトランジスタTr1はそのゲートが対応する走査線WSに接続し、そのソース及びドレインの一方が対応する信号線SLに接続し、他方がドライブトランジスタTrdのゲートGに接続する。ドライブトランジスタTrdは、そのソースSが発光素子ELに接続し、ドレインが対応する給電線DSに接続している。発光素子ELのカソードは接地電位Vcathに接続している。なおこの接地配線は全ての画素2に対して共通に配線されている。保持容量(画素容量)Csは、ドライブトランジスタTrdのソースSとゲートGとの間に接続している。加えて発光素子ELと並列に補助容量Csubが接続されている。この補助容量Csubは必要に応じ付加されたもので、保持容量Csに対する映像信号Vsigの入力ゲインを高める機能を有する。
図2に示した画素構成は一例であって、本発明はこの回路構成に限られるものではない。基本的に各画素2は、少なくともサンプリングトランジスタTr1とドライブトランジスタTrdと発光素子ELと保持容量Csとを含む。サンプリングトランジスタTr1は、その制御端(ゲート)が走査線WSに接続し、その一対の電流端(ソース及びドレイン)が信号線SLとドライブトランジスタTrdの制御端との間に接続している。ドライブトランジスタTrdは一対の電流端(ソース及びドレイン)の一方が発光素子ELに接続し、他方が給電線DSに接続している。保持容量Csは、ドライブトランジスタTrdの制御端(ゲートG)とドライブトランジスタTrdの一対の電流端(ソース及びドレイン)の片方(ソースS)との間に接続している。
図3は、図2に示した画素2の動作説明に供するタイミングチャートである。但しこのタイミングチャートは本発明の実施形態を示すものではなく、理想的な動作状態を示す第1参考例である。時間軸を共通にして、走査線WSの電位変化、給電線DSの電位変化及び信号線SLの電位変化を表してある。またこれらの電位変化と並行に、ドライブトランジスタTrdのゲートG及びソースSの変化も表してある。
このタイミングチャートは、画素2の動作の遷移に合わせて期間を(0)〜(7)まで便宜的に区切ってある。まず発光期間(0)では、給電線DSが高電位Vccpにあり、ドライブトランジスタTrdが駆動電流Idsを発光素子ELに供給している。駆動電流Idsは高電位Vccpにある給電線DSからドライブトランジスタTrdを介して発光素子ELを通り、共通接地配線Vcathに流れ込んでいる。
続いて期間(1)に入ると、給電線DSを高電位Vccpから低電位Viniに切換える。これにより給電線DSはViniまで放電され、さらにドライブトランジスタTrdのソース電位はViniに近い電位まで遷移する。給電線DSの配線容量が大きい場合は比較的早いタイミングで給電線DSを高電位Vccpから低電位Viniに切換えると良い。
次に期間(2)に進むと、走査線WSを低レベルから高レベルに切換えることで、サンプリングトランジスタTr1が導通状態になる。このとき信号線SLは基準電位Vofsにある。よってドライブトランジスタTrdのゲート電位は導通したサンプリングトランジスタTr1を通じて信号線SLの基準電位Vofsとなる。これと同時にドライブトランジスタTrdのソース電位は即座に低電位Viniに固定される。以上によりドライブトランジスタTrdのソース電位が映像信号線SLの基準電位Vofsより十分低い電位Viniに初期化(リセット)される。具体的にはドライブトランジスタTrdのゲート‐ソース間電圧Vgs(ゲート電位とソース電位の差)がドライブトランジスタTrdの閾電圧Vthより大きくなるように、給電線DSの低電位Viniを設定する。
以上の説明から明らかなように、期間(1)と期間(2)が閾電圧補正動作の初期化過程となっている。即ちこの初期化過程では、ドライブトランジスタTrdのゲートGである制御端を基準電位Vofsに保持する一方、ドライブトランジスタTrdのソースSとなる電流端の間のゲート/ソース間電圧Vgsを閾電圧Vthより大きく設定して、ドライブトランジスタTrdをオン状態にする。
次にVthキャンセル期間(3)に進むと、給電線DSが低電位iniから高電位Vccpに遷移し、ドライブトランジスタTrdのソース電位が上昇を開始する。やがてドライブトランジスタTrdのゲート‐ソース間電圧Vgsが閾電圧Vthとなったところで電流がカットオフする。このようにしてドライブトランジスタTrdの閾電圧Vthに相当する電圧が保持容量(画素容量)Csに書き込まれる。これが閾電圧補正動作である。このとき電流が専ら保持容量Cs側に流れ、発光素子EL側には流れないようにするため、発光素子ELがカットオフとなるように共通接地配線Vcathの電位を設定しておく。
以上の説明から明らかなように、このVthキャンセル期間(3)が閾電圧補正動作の通電過程となっている。この通電過程では、ゲートGを基準電位Vofsに維持したままドライブトランジスタTrdに通電しドライブトランジスタTrdがカットオフしたときそのゲート/ソース間に現れる閾電圧相当の電圧を保持容量Csに保持する。
期間(4)に進むと、走査線WSが低電位側に遷移し、サンプリングトランジスタTr1が一端オフ状態になる。このときドライブトランジスタTrdのゲートGはフローティングになるが、ゲート‐ソース間電圧VgsはドライブトランジスタTrdの閾電圧Vthに等しいためカットオフ状態であり、ドレイン電流Idsは流れない。但しこれは理想状態であって、実際にはドライブトランジスタTrdに電流リークがあるため、わずかではあるがドレイン電流Idsが流れる。これによりドライブトランジスタTrdのソース電位が変動し、これに伴ってフローティング状態にあるゲートGの電位も変動する、いわゆるブートストラップ現象が生じる。
続いて期間(5)に進むと、信号線SLの電位が基準電位Vofsからサンプリング電位(信号電位)Vsigに遷移する。これにより次のサンプリング動作及び移動度補正動作(信号書込み及び移動度μキャンセル)の準備が完了する。
信号書込み/移動度μキャンセル期間(6)に入ると、走査線WSが高電位側に遷移してサンプリングトランジスタTr1がオン状態となる。従ってドライブトランジスタTrdのゲート電位は信号電位Vsigとなる。ここで発光素子ELは始めカットオフ状態(ハイインピーダンス状態)にあるため、ドライブトランジスタTrdのドレイン‐ソース間電流Idsは発光素子容量及び補助容量Csubに流れ込み、充電を開始する。したがってドライブトランジスタTrdのソース電位は上昇を開始し、やがてドライブトランジスタTrdのゲート‐ソース間電圧VgsはVsig+Vth−ΔVとなる。このようにして、信号電位Vsigのサンプリングと補正量ΔVの調整が同時に行われる。Vsigが高いほどIdsは大きくなり、ΔVの絶対値も大きくなる。したがって発光輝度レベルに応じた移動度補正が行われる。Vsigを一定とした場合、ドライブトランジスタTrdの移動度μが大きいほどΔVの絶対値が大きくなる。換言すると移動度μが大きいほど負帰還量ΔVが大きくなるので、画素ごとの移動度μのばらつきを取り除くことが出来る。
最後に発光期間(7)になると、走査線WSが低電位側に遷移し、サンプリングトランジスタTr1はオフ状態となる。これによりドライブトランジスタTrdのゲートGは信号線SLから切り離される。同時にドレイン電流Idsが発光素子ELを流れ始める。これにより発光素子ELのアノード電位は駆動電流Idsに応じて上昇する。発光素子ELのアノード電位の上昇は、即ちドライブトランジスタTrdのソース電位の上昇に他ならない。ドライブトランジスタTrdのソース電位が上昇すると、保持容量Csのブートストラップ動作により、ドライブトランジスタTrdのゲート電位も連動して上昇する。ゲート電位の上昇量はソース電位の上昇量に等しくなる。ゆえに発光期間(7)中ドライブトランジスタTrdのゲート‐ソース間電圧VgsはVsig+Vth−ΔVで一定に保持される。なお以上の説明では、Vofs=Vcath=0VとしてVgsを計算している。
図4は、図1及び図2に示した表示装置の動作説明に供するタイミングチャートである。このタイミングチャートは理想状態からずれた実際のゲートG及びソースSの電位変化を表しており、第2参考例である。理解を容易にするため、図3に示した第1参考例と同様の表記を採用している。図示するように実際の動作を表すこの第2参考例でも、Vthキャンセル期間(3)で通電過程を行った後、制御信号WSを立下げてサンプリングトランジスタTr1をオフするが、これによりドライブトランジスタTrdのゲートGが一時的に信号線から切り離されるので、フローティング状態になる。Aで示すように、そのときサンプリングトランジスタTr1のスイッチングによりゲートGにカップリングが入るため、ゲートGの電位も変動する。これに応じてソースSの電位も変動する。加えて個々の画素のドライブトランジスタTrdの特性にばらつきがあるため、リーク電流がドライブトランジスタTrdのドレイン/ソース間に流れる。このリークの影響でフローティング期間(4)ではソース電位が上昇していく。これに伴ってゲートGの電位も上昇していく。いわゆるブートストラップと同様の現象がこのフローティング期間(4)で生じている。ここでVthキャンセルが不十分な場合、画素間のVgsのばらつきが大きくなる。この状態でサンプリングトランジスタTr1がオフした時、カップリングのばらつきもプラスされ、その後のフローティング期間(4)でのリーク量のばらつきが大きくなりVgsのばらつきに大きな差が生じる。
この後書込み期間(6)になると制御信号が再び走査線WSに印加され、サンプリングトランジスタTr1がオンし、ドライブトランジスタTrdのゲートGに信号電位Vsigが書き込まれる。このときソースSの電位も若干上昇して書込み期間(6)が終わった時点では、Xで示すソース電位となっている。ここでフローティング期間(4)を通じてソース電位S及びゲート電位Gはリークの影響で上昇しているため、書込み期間(6)が終わった時点でのソース電位Sは必ずしも一定ではなく、個々の画素で異なっている。このため書込み期間(6)が完了した時点でドライブトランジスタTrdのソース/ゲート間電圧Vgsは画素毎にばらつき、発光輝度に差が生じる。一般にドライブトランジスタTrdのリークの傾向は走査線WS(ライン)に沿って現れるので、Vgsのばらつきは発光時水平方向の筋ムラとなって画面のユニフォーミティを損なってしまう。表示装置の高精細化により画素アレイ部の画素総数が増えると、それだけ水平走査期間が短くなり、Vthキャンセル期間(3)を十分確保することが出来ない。よってドライブトランジスタTrdのVthのばらつきが十分キャンセルされない状態になる。その上に個々のドライブトランジスタTrdのリークのばらつきの影響が加わると、Vgsが大きくばらつき、筋ムラが悪化してしまう。
そこで本発明は、閾電圧補正動作を行う時、ドライブトランジスタのゲート/ソース間電圧Vgsを閾電圧Vthより大きく設定してドライブトランジスタをオン状態にする初期化過程と、ゲートを基準電位に維持した状態でドライブトランジスタに通電しドライブトランジスタがカットオフした時そのゲート/ソース間に表われる閾電圧Vth相当の電圧Vgsを保持容量に保持する通電過程とを行った後に、安定化過程を追加している。この安定化過程では、制御信号を立下げてサンプリングトランジスタをオフしドライブトランジスタのゲートを信号線から切り離すとともに、制御信号の立下げに合わせて信号線上の基準電位のレベルに傾斜(なまり)を付けてゲートの電位変動を抑制している。この閾電圧補正動作の安定化過程は、図1に示した表示装置に含まれる水平セレクタ(信号ドライバ)が行う。
図5は、図1に示した表示装置に含まれる水平セレクタ(信号ドライバ)3の構成例を示す模式的な回路図である。この信号ドライバ3は複数のデータ線Data1,Data2,Data3・・・を備えており、線順次で1ライン分のデータを一斉に列状の信号線SLに供給している。図示の例は、1本のデータ線Dataに3本の信号線SLが選択スイッチSEL1,SEL2,SEL3を介して接続しており、1本のデータ線Dataに供給された信号電位を時分割で3本の信号線SLに供給する構成となっている。
列状の信号線SLと交差するように制御線GOFSと電位線VOFSが行状(ライン状)に配されている。電位線VOFSと各信号線SLはスイッチSWで接続されている。このスイッチSWは制御線GOFSに印加される制御信号によってオンオフ制御される。各信号線SLに接続している複数の画素は容量Cと抵抗Rで模式的に表されている。
図6は、図5に示した信号ドライバ(水平セレクタ)3の動作説明に供するタイミングチャートである。但しこのタイミングチャートは、閾電圧補正動作で安定化過程を行わない参考例である。3個1組の選択スイッチSEL1,SEL2,SEL3に印加される制御信号を同じ参照符号SEL1,SEL2,SEL3で表してある。同様に制御線GOFSに印加される制御信号を同じ参照符号GOFSで表してある。また電位線VOFSの電位はVofsに固定されている。加えて本信号ドライバ3は約240本のデータ線を備えており、各データ線に印加されるデータ(信号電位)をData1〜Data240で表してある。さらに、信号ドライバ3の動作には直接関係ないが、ライトスキャナ側の動作を制御するタイミング信号WSEN1及びWSEN2も時間軸を揃えてタイミングチャート7に表してある。タイミング信号WSEN1は図4に示した基準電位書込み期間を規定している。タイミング信号WSEN2は同じく図4に示した信号書込み期間を規定している。
タイミング信号WSEN1がハイレベルとなって基準電位書込み期間に入ると、制御信号GOFSがハイレベルとなり、スイッチSWが一斉にオンする。このオンしたスイッチSWを介して電位線VOFSの基準電位Vofsが列状の信号線SLに供給される。よって基準電位書込み期間には、列状の信号線SLに一斉に基準電位Vofsが書き込まれることになる。
この後各データ線Dataには所定の信号電位が供給される。これに同期して選択信号SEL1,SEL2,SEL3が時分割的にハイレベルとなり、対応する信号電位が対応する信号線SLに書き込まれていく。続いてタイミング信号WSEN2がハイレベルになると、信号電位書込み期間に入り、1ライン分の画素のサンプリングトランジスタが一斉にオンする。これにより各信号線SLに印加されていた信号電位が1ライン分の画素にサンプリングされ、線順次書込動作が行われる。
図7は、図5に示した信号ドライバ(水平セレクタ)3の動作説明に供するタイミングチャートである。このタイミングチャートは本発明の第1実施形態を表しており、閾電圧補正動作で安定化過程を行っている。理解を容易にするため参考例を表した図6のタイミングチャートと同じ表記を採用している。参考例と異なる点は、タイミング信号WSEN1を立下げてサンプリングトランジスタをオフしドライブトランジスタのゲートを信号線から切り離す際、タイミング信号WSEN1の立下げに合わせて電位線VOFS上の基準電位のレベルVofsに傾斜(なまり)を付けてドライブトランジスタのゲートの電位変動を抑制していることである。これにより、サンプリングトランジスタがオフした際にドライブトランジスタのゲートやソースに入るカップリングの影響を軽減することができる。電位Vofsの波形をなまらせる度合いとしては、画素構成などにもよるが、カップリングを抑えるため、時定数τ=100ns〜400ns程度にすればよい。これにより、サンプリングトランジスタがオフした際にドライブトランジスタのゲートやソースに入るカップリングの影響を軽減し、フローティング期間でのリーク量のばらつきを軽減し、更にはリーク量そのものを軽減することができる。
図8は、図1及び図2に示した表示装置の動作説明に供するタイミングチャートである。このタイミングチャートは第3参考例を表しており、理解を容易にするため図3及び図4に示した先の参考例と同様の表記を採用している。異なる点は、この第3参考例が閾電圧補正動作の内の通電過程を複数回繰り返して時分割的に行っていることである。一般に画素の閾電圧補正動作、信号電位書込動作及び発光動作はライン毎に線順次で行われる。従って閾電圧補正動作も1ライン当たり1水平走査周期(1H)で行うようにしている。しかしながら画素の高精細化が進むと走査線の本数(ライン数)が増えるため、その分1H期間が短くなり、十分なVthキャンセル期間が取れなくなる。そこで本参考例のように閾電圧補正動作のうち時間の必要な通電過程を複数の水平期間にわたって時分割的に行う場合がある。図8の参考例は、Vthキャンセル動作を2回行った場合である。最初のVthキャンセル期間(31)で通電過程を実行するが、時間が短いためVgsはいまだVthまで達していない。1回目のVthキャンセル期間(31)が終わると制御信号を一旦ローレベルに切換え、サンプリングトランジスタTr1をオフしてドライブトランジスタTrdのゲートGを信号線SLから切り離す。これによりドライブトランジスタTrdのゲートGはフローティング状態となる。Aで示すように、そのときサンプリングトランジスタTr1のスイッチングによりゲートGにカップリングが入るため、ゲートGの電位も変動する。これに応じてソースSの電位も変動する。このフローティング期間(41)ではドライブトランジスタTrdはオフになっておらずリーク電流が流れる。よってソース電位Sが上昇すると共にこれと連動してゲートGの電位も上昇する。いわゆるブートストラップ現象が起きる。この電流リークは1回目のVthキャンセル期間(31)でVthキャンセルが不十分なほど大きく起こる。従ってフローティング期間(41)が終わった時点で、ドライブトランジスタTrdのソース電位は画素毎に大きくばらつく。一般に一回目のVthキャンセルは不十分であり、画素間のVgsにばらつきが大きくなっている。この状態でサンプリングトランジスタTr1がオフした場合、カップリングのばらつきもプラスされ、その後のフローティング期間でのリーク量のばらつきが大きくなりVgsのばらつきに大きな差が生じる。
この後2回目のVthキャンセル期間(32)になると再び制御信号がハイレベルとなりドライブトランジスタTrdのゲートGにVofsが印加された状態で通電過程が行われる。これによりVgsはVthまで達する。その後再びフローティング期間(42)に進んだ後、信号電位書込み期間(6)に至ってドライブトランジスタTrdのゲートGに信号電位Vsigが書き込まれる一方、ソース電位も所定のレベルまで上昇する。しかしながら、1回目の通電過程でVthキャンセルが不十分な場合、その後のフローティング期間(41)で電流リークに大きなばらつきが生じ、その影響が2回目の閾電圧補正動作にも悪影響を与え、結果的に信号電位書込み期間が終わった時点で画素毎にVgsのばらつきが残ってしまう。これが発光時には筋ムラとなって認識されるという課題がある。
図9は、図1及び図2に示した表示装置の動作説明に供するタイミングチャートである。このタイミングチャートは本発明の第2実施形態を表しており、図8に示した第3参考例の問題点に対処したものである。この第2実施形態は閾電圧補正動作を時分割的に行っており、1回目の通電過程(31)と2回目の通電過程(32)を時間を隔てて行っている。本実施形態の特徴事項として、上記問題を解決するため、第1Vthキャンセル期間のVofsの立下りをなまらせる。図9はVthキャンセルを2回行った場合の例であるが、第1Vthキャンセル期間、第2Vthキャンセル期間のVofs立下りをともになまらせてもよい。Vofs波形のなまらせる度合いとしては、画素構成などにもよるが、カップリングを抑えるため、τ=100ns〜400ns程度にすればよい。これにより、サンプリングトランジスタがオフした際にドライブトランジスタのゲート及びソースに入るカップリングの影響を軽減させ、フローティング期間でのリーク量のばらつきを軽減、あるいはリーク量そのものを軽減させることができる。一般にVthキャンセルをn回行う場合には、1回目〜n−1回目のVofs立下りをなまらせる。あるいは1回目〜n回目のVofs立下りをなまらせる。上記手法によって、Vthキャンセル後のフローティング期間内のリークを抑制し、リークによるスジムラを抑えることができる。
本発明にかかる表示装置は、図10に示すような薄膜デバイス構成を有する。本図は、絶縁性の基板に形成された画素の模式的な断面構造を表している。図示するように、画素は、複数の薄膜トランジタを含むトランジスター部(図では1個のTFTを例示)、保持容量などの容量部及び有機EL素子などの発光部とを含む。基板の上にTFTプロセスでトランジスター部や容量部が形成され、その上に有機EL素子などの発光部が積層されている。その上に接着剤を介して透明な対向基板を貼り付けてフラットパネルとしている。
本発明にかかる表示装置は、図11に示すようにフラット型のモジュール形状のものを含む。例えば絶縁性の基板上に、有機EL素子、薄膜トランジスタ、薄膜容量等からなる画素をマトリックス状に集積形成した画素アレイ部を設ける、この画素アレイ部(画素マトリックス部)を囲むように接着剤を配し、ガラス等の対向基板を貼り付けて表示モジュールとする。この透明な対向基板には必要に応じて、カラーフィルタ、保護膜、遮光膜等を設けてももよい。表示モジュールには、外部から画素アレイ部への信号等を入出力するためのコネクタとして例えばFPC(フレキシブルプリントサーキット)を設けてもよい。
以上説明した本発明における表示装置は、フラットパネル形状を有し、様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピューター、携帯電話、ビデオカメラなど、電子機器に入力された、若しくは、電子機器内で生成した駆動信号を画像若しくは映像として表示するあらゆる分野の電子機器のディスプレイに適用することが可能である。以下この様な表示装置が適用された電子機器の例を示す。
図12は本発明が適用されたテレビであり、フロントパネル12、フィルターガラス13等から構成される映像表示画面11を含み、本発明の表示装置をその映像表示画面11に用いることにより作製される。
図13は本発明が適用されたデジタルカメラであり、上が正面図で下が背面図である。このデジタルカメラは、撮像レンズ、フラッシュ用の発光部15、表示部16、コントロールスイッチ、メニュースイッチ、シャッター19等を含み、本発明の表示装置をその表示部16に用いることにより作製される。
図14は本発明が適用されたノート型パーソナルコンピュータであり、本体20には文字等を入力するとき操作されるキーボード21を含み、本体カバーには画像を表示する表示部22を含み、本発明の表示装置をその表示部22に用いることにより作製される。
図15は本発明が適用された携帯端末装置であり、左が開いた状態を表し、右が閉じた状態を表している。この携帯端末装置は、上側筐体23、下側筐体24、連結部(ここではヒンジ部)25、ディスプレイ26、サブディスプレイ27、ピクチャーライト28、カメラ29等を含み、本発明の表示装置をそのディスプレイ26やサブディスプレイ27に用いることにより作製される。
図16は本発明が適用されたビデオカメラであり、本体部30、前方を向いた側面に被写体撮影用のレンズ34、撮影時のスタート/ストップスイッチ35、モニター36等を含み、本発明の表示装置をそのモニター36に用いることにより作製される。
1・・・画素アレイ部、2・・・画素、3・・・水平セレクタ(信号ドライバ)、4・・・ライトスキャナ、5・・・ドライブスキャナ、Tr1・・・サンプリングトランジスタ、Trd・・・ドライブトランジスタ、EL・・・発光素子、Cs・・・保持容量
Claims (5)
- 画素アレイ部と駆動部とからなり、
前記画素アレイ部は、給電線と、行状の走査線と、列状の信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素とを備え、
各画素は、少なくともサンプリングトランジスタと、ドライブトランジスタと、発光素子と、保持容量とを備え、
前記サンプリングトランジスタは、その制御端が該走査線に接続し、その一対の電流端が該信号線と該ドライブトランジスタの制御端との間に接続し、
前記ドライブトランジスタは、一対の電流端の一方が該発光素子に接続し、他方が給電線に接続し、
前記保持容量は該ドライブトランジスタの制御端と該ドライブトランジスタの一対の電流端の片方との間に接続しており、
前記駆動部は、各走査線に制御信号を供給するとともに各信号線に信号電位と基準電位が交互に切り換る映像信号を供給して各画素を駆動し、以って該ドライブトランジスタの閾電圧のバラツキを補正する閾電圧補正動作、該信号電位を保持容量に書き込む書込動作及び書き込まれた信号電位に応じて該発光素子を発光する発光動作とを行う表示装置であって、
前記閾電圧補正動作は、該駆動部から制御信号を出力してサンプリングトランジスタをオンし信号線から基準電位をサンプリングして該ドライブトランジスタのゲートに印加する一方、該ドライブトランジスタのソースとなる電流端との間のゲート/ソース間電圧を該閾電圧より大きく設定して該ドライブトランジスタをオン状態にする初期化過程と、
該ゲートを基準電位に維持した状態で該ドライブトランジスタに通電し該ドライブトランジスタがカットオフした時そのゲート/ソース間に表われる閾電圧相当の電圧を該保持容量に保持する通電過程と、
該制御信号を立下げて該サンプリングトランジスタをオフし該ドライブトランジスタのゲートを信号線から切り離すとともに、該制御信号の立下げに合わせて信号線上の該基準電位のレベルに傾斜を付けて該ゲートの電位変動を抑制する安定化過程とを行うことを特徴とする表示装置。 - 前記通電過程は、該ドライブトランジスタがカットオフするまで複数回に分けて時分割的に行うとともに、先の通電過程の後安定化過程を行ってから次の通電過程に進むことを特徴とする請求項1記載の表示装置。
- 前記駆動部は、水平走査周期毎に順次制御信号を各走査線に供給するライトスキャナと、各給電線を高電位と低電位で切り換える電源スキャナと、各水平走査周期内で信号電位と基準電位とが切り換る映像信号を各信号線に供給する信号ドライバとを有し、
前記初期化過程では、該ライトスキャナが制御信号を出力してサンプリングトランジスタをオンし信号線から基準電位をサンプリングして該ドライブトランジスタのゲートに印加する一方、該電源スキャナが給電線を高電位から低電位に切り換えて該ドライブトランジスタのソースの電位を低電位まで下げ、
前記通電過程では、該電源スキャナが給電線を低電位から高電位に切り換えて該ドライブトランジスタがカットオフするまで通電することを特徴とする請求項1記載の表示装置。 - 画素アレイ部と駆動部とからなり、
前記画素アレイ部は、給電線と、行状の走査線と、列状の信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素とを備え、
各画素は、少なくともサンプリングトランジスタと、ドライブトランジスタと、発光素子と、保持容量とを備え、
前記サンプリングトランジスタは、その制御端が該走査線に接続し、その一対の電流端が該信号線と該ドライブトランジスタの制御端との間に接続し、
前記ドライブトランジスタは、一対の電流端の一方が該発光素子に接続し、他方が給電線に接続し、
前記保持容量は該ドライブトランジスタの制御端と該ドライブトランジスタの一対の電流端の片方との間に接続しており、
前記駆動部は、各走査線に制御信号を供給するとともに各信号線に信号電位と基準電位が交互に切り換る映像信号を供給して各画素を駆動し、以って該ドライブトランジスタの閾電圧のバラツキを補正する閾電圧補正動作、該信号電位を保持容量に書き込む書込動作及び書き込まれた信号電位に応じて該発光素子を発光する発光動作とを行う表示装置の駆動方法であって、
前記閾電圧補正動作は、該駆動部から制御信号を出力してサンプリングトランジスタをオンし信号線から基準電位をサンプリングして該ドライブトランジスタのゲートに印加する一方、該ドライブトランジスタのソースとなる電流端との間のゲート/ソース間電圧を該閾電圧より大きく設定して該ドライブトランジスタをオン状態にする初期化過程と、
該ゲートを基準電位に維持した状態で該ドライブトランジスタに通電し該ドライブトランジスタがカットオフした時そのゲート/ソース間に表われる閾電圧相当の電圧を該保持容量に保持する通電過程と、
該制御信号を立下げて該サンプリングトランジスタをオフし該ドライブトランジスタのゲートを信号線から切り離すとともに、該制御信号の立下げに合わせて信号線上の該基準電位のレベルに傾斜を付けて該ゲートの電位変動を抑制する安定化過程とを行うことを特徴とする表示装置の駆動方法。 - 請求項1に記載の表示装置を備えた電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007090026A JP2008249920A (ja) | 2007-03-30 | 2007-03-30 | 表示装置及びその駆動方法と電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007090026A JP2008249920A (ja) | 2007-03-30 | 2007-03-30 | 表示装置及びその駆動方法と電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008249920A true JP2008249920A (ja) | 2008-10-16 |
Family
ID=39974948
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007090026A Pending JP2008249920A (ja) | 2007-03-30 | 2007-03-30 | 表示装置及びその駆動方法と電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008249920A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009109619A (ja) * | 2007-10-29 | 2009-05-21 | Sony Corp | 表示装置、表示装置の駆動方法および電子機器 |
JP2009122336A (ja) * | 2007-11-14 | 2009-06-04 | Sony Corp | 表示装置、表示装置の駆動方法および電子機器 |
-
2007
- 2007-03-30 JP JP2007090026A patent/JP2008249920A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009109619A (ja) * | 2007-10-29 | 2009-05-21 | Sony Corp | 表示装置、表示装置の駆動方法および電子機器 |
JP2009122336A (ja) * | 2007-11-14 | 2009-06-04 | Sony Corp | 表示装置、表示装置の駆動方法および電子機器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4306753B2 (ja) | 表示装置及びその駆動方法と電子機器 | |
JP4297169B2 (ja) | 表示装置及びその駆動方法と電子機器 | |
JP5309455B2 (ja) | 表示装置及びその駆動方法と電子機器 | |
US8138999B2 (en) | Display device and electronic apparatus | |
JP5194781B2 (ja) | 表示装置及びその駆動方法と電子機器 | |
JP2008287139A (ja) | 表示装置及びその駆動方法と電子機器 | |
JP2010113226A (ja) | 表示装置及び電子機器 | |
JP2008233652A (ja) | 表示装置及びその駆動方法と電子機器 | |
JP2011112722A (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
JP2008286953A (ja) | 表示装置及びその駆動方法と電子機器 | |
KR101497538B1 (ko) | 표시장치 및 전자기기 | |
JP2008197607A (ja) | 画素回路、画像表示装置及びその駆動方法 | |
JP2008241783A (ja) | 表示装置及びその駆動方法と電子機器 | |
JP4438869B2 (ja) | 表示装置及びその駆動方法と電子機器 | |
JP2008203661A (ja) | 表示装置及びその駆動方法 | |
JP4985303B2 (ja) | 表示装置及びその駆動方法と電子機器 | |
JP2010039117A (ja) | 表示装置及びその駆動方法と電子機器 | |
JP2008203658A (ja) | 表示装置及び電子機器 | |
JP2008249920A (ja) | 表示装置及びその駆動方法と電子機器 | |
JP2010097097A (ja) | 表示装置及びその駆動方法と電子機器 | |
JP2010091641A (ja) | 表示装置及びその駆動方法と電子機器 | |
JP2009103871A (ja) | 表示装置及びその駆動方法と電子機器 | |
JP2008287140A (ja) | 表示装置及び電子機器 | |
JP2010122604A (ja) | 表示装置及び電子機器 | |
JP2010139896A (ja) | 表示装置及びその駆動方法と電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090223 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090223 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20090226 |