KR101360308B1 - 표시장치 및 그 구동 방법과 전자 기기 - Google Patents

표시장치 및 그 구동 방법과 전자 기기 Download PDF

Info

Publication number
KR101360308B1
KR101360308B1 KR1020070076255A KR20070076255A KR101360308B1 KR 101360308 B1 KR101360308 B1 KR 101360308B1 KR 1020070076255 A KR1020070076255 A KR 1020070076255A KR 20070076255 A KR20070076255 A KR 20070076255A KR 101360308 B1 KR101360308 B1 KR 101360308B1
Authority
KR
South Korea
Prior art keywords
potential
driving transistor
signal
line
gate
Prior art date
Application number
KR1020070076255A
Other languages
English (en)
Other versions
KR20080012192A (ko
Inventor
유키히토 이이다
카츠히데 우치노
테츠로 야마모또
Original Assignee
소니 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼가이샤 filed Critical 소니 가부시끼가이샤
Publication of KR20080012192A publication Critical patent/KR20080012192A/ko
Application granted granted Critical
Publication of KR101360308B1 publication Critical patent/KR101360308B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치가 개시된다. 이 표시 장치는 화소 어레이부와 그러한 화소 어레이부를 구동하는 구동부로 이루어진다. 화소 어레이부는 행모양의 주사선과 열모양의 신호선과, 양자가 교차하는 부분에 배치된 행렬모양의 화소와, 화소의 각 행에 대응하여 배치된 전원선을 구비한다. 구동부는 주 스캐너, 전원 스캐너 및 신호 셀렉터를 포함한다. 화소 각각은 발광소자, 샘플링용 트랜지스터, 구동용 트랜지스터, 보존요이 커패시터를 포함한다.

Description

표시장치 및 그 구동 방법과 전자 기기{DISPLAY DEVICE, METHOD OF DRIVING SAME, AND ELECTRONIC DEVICE}
본 출원은 일본 특허청에 2006년 8월 1일 출원된 일본 특허 출원 JP2006-209326호의 주제를 포함하고 있으며, 이 출원 전체 내용이 본 출원에 참조에 의해 병합되었다.
본 발명은 발광 소자를 화소에 이용한 액티브 매트릭스형 표시 장치 및 그 구동 방법에 관한 것이다. 또 이와 같은 표시 장치를 실장한 전자기기에 관한 것이다.
발광 소자로서 유기 EL 디바이스를 이용한 평면 자발광형(平面自發光型) 표시 장치의 개발이 최근에 활발히 이루어지고 있다. 유기 EL 디바이스는 유기 박막에 전계를 인가하면 발광하는 현상을 이용한 디바이스이다. 유기 EL 디바이스는 인가 전압이 10V 이하로 구동하기 때문에 저소비 전력이다. 또, 유기 EL 디바이스는 스스로 빛을 발하는 자발광 소자이기 때문에, 조명 부재를 필요로 하지 않아 경량화 및 박형화가 용이하다. 또, 유기 EL 디바이스의 응답 속도는 수㎲ 정도로 매우 고속이므로, 동화상(moving image) 표시시의 잔상(afterimage)이 발생하지 않는다.
유기 EL 디바이스를 화소에 이용한 평면 자발광형 표시 장치 중에서도, 특히 구동 소자로서 박막 트랜지스터를 각 화소에 집적 형성한 액티브 매트릭스형 표시 장치의 개발이 활발하다. 액티브 매트릭스형 평면 자발광 표시 장치는, 예를 들면 이하의 특허 문헌 1 내지 5에 기재되어 있다.
[특허 문헌 1] 일본 특개(特開) 제2003-255856호 공보
[특허 문헌 2] 일본 특개 제2003-271095호 공보
[특허 문헌 3] 일본 특개 제2004-133240호 공보
[특허 문헌 4] 일본 특개 제2004-029791호 공보
[특허 문헌 5] 일본 특개 제2004-093682호 공보
그렇지만, 종래의 액티브 매트릭스형 평면 자발광 표시 장치는, 프로세스 변동(variation)에 의해 발광 소자를 구동하는 트랜지스터의 임계전압이나 이동도에 편차가 생겨 버린다. 또, 유기 EL 디바이스의 특성이 경시적(經時的)으로 변동한다. 이와 같은 구동용 트랜지스터의 특성 편차나 유기 EL 디바이스의 특성 변동은, 발광 휘도에 영향을 주어 버린다. 표시 장치의 화면 전체에 걸쳐서 발광 휘도를 균일하게 제어하기 위해서, 각 화소 회로내에서 상술한 트랜지스터나 유기 EL 디바이스의 특성 변동을 보정할 필요가 있다. 종래부터 이러한 보정 기능을 화소마다 갖춘 표시 장치가 제안되고 있다. 그렇지만, 종래의 보정 기능을 갖춘 화소 회로는, 보정용 전위를 공급하는 배선과, 스위칭용 트랜지스터와, 스위칭용 펄스가 필요하 여, 화소 회로의 구성이 복잡하다. 화소 회로의 구성요소가 많기 때문에, 디스플레이의 고정세화(high precision)의 방해로 되고 있었다.
상술한 종래의 기술의 과제를 감안해서, 본 발명은 화소 회로의 간소화에 의해 디스플레이의 고정세화를 가능하게 한 표시 장치를 제공하는 것이 바람직하다. 또한 이러한 표시 장치를 구동하는 방법을 제공하는 것이 바람직하다. 특히, 구동용 트랜지스터의 임계 전압의 편차를 확실하게 보정할 수 있는 표시 장치 및 그 구동 방법을 제공하는 것이 바람직하다.
본 발명에 따른 표시 장치는, 기본적으로 화소 어레이부와 이것을 구동하는 구동부로 이루어진다. 상기 화소 어레이부는, 행모양(行狀)의 주사선과, 열모양(列狀)의 신호선과, 양자가 교차하는 부분에 배치된 행렬모양(行列狀; matrix state)의 화소와, 화소의 각 행에 대응해서 배치된 전원선을 구비하고 있다. 상기 구동부는, 각 주사선에 수평 주기로 순차(順次) 제어 신호를 공급해서 화소를 행단위로 선순차 주사하는 주(主)스캐너와, 그 선순차 주사에 맞추어(동기해서) 각 전원선에 제1 전위와 제2 전위로 전환되는 전원 전압을 공급하는 전원 스캐너와, 그 선순차 주사에 맞추어 각 수평 주기내에서 영상 신호로 되는 신호 전위와 기준 전위를 전환해서 열모양의 신호선에 공급하는 신호 셀렉터를 구비하고 있다.
각 화소는, 발광 소자와, 샘플링용 트랜지스터와, 구동용 트랜지스터와, 보존유지 커패시터를 포함한다. 상기 샘플링용 트랜지스터의 게이트는 그 주사선에 접속된다. 상기 샘플링용 트랜지스터의 소스 및 드레인의 한쪽이 그 신호선에 접속 되고, 다른쪽이 그 구동용 트랜지스터의 게이트에 접속된다. 상기 구동용 트랜지스터의 소스 및 드레인의 한쪽이 그 발광 소자에 접속하고 다른쪽이 그 전원선에 접속된다. 상기 보존유지 커패시터는 그 구동용 트랜지스터의 소스와 게이트 사이에 접속되어 있다.
이러한 표시 장치에 있어서, 상기 샘플링용 트랜지스터는, 그 주사선으로부터 공급된 제어 신호에 따라서 도통되고, 그 신호선으로부터 공급된 신호 전위를 샘플링해서 그 보존유지 커패시터에 보존유지한다. 상기 구동용 트랜지스터는, 제1 전위에 있는 그 전원선으로부터 전류의 공급을 받고 그 보존유지된 신호 전위에 따라 구동 전류를 그 발광 소자에게 흐르게 한다. 여기서, 상기 주스캐너는, 그 전원선이 제1 전위에 있고, 또한 그 신호선이 기준 전위에 있는 시간대에서 그 샘플링용 트랜지스터를 도통시키는 제어 신호를 출력하고, 그 구동용 트랜지스터의 임계 전압에 상당하는 전압을 그 보존유지 커패시터에 보존유지하기 위한 임계 전압 보정 동작을 행한다. 상기 주스캐너는, 신호 전위의 샘플링에 선행하는 복수의 수평 주기에서 그 임계 전압 보정 동작을 반복하여 행해서 확실하게 그 구동용 트랜지스터의 임계 전압에 상당하는 전압을 그 보존유지 커패시터에 보존유지하는 것을 특징으로 한다.
바람직하게는 상기 주스캐너는, 그 임계 전압 보정 동작에 앞서서, 그 전원선이 제2 전위에 있고, 또한 그 신호선이 기준 전위에 있는 시간대에서, 제어 신호를 출력해서 그 샘플링용 트렌지스터를 도통시키고, 이것에 의해 그 구동용 트랜지스터의 게이트를 그 기준 전위에 세트하고, 또한 소스를 제2 전위에 세트한다. 또 상기 주스캐너는, 그 신호선이 신호 전위에 있는 시간대에 그 샘플링용 트랜지스터를 도통 상태로 하기 위해서, 그 시간대 보다 펄스폭이 짧은 제어 신호를 그 주사선에 출력하고, 이것에 의해 상기 보존유지 커패시터에 신호 전위를 보존유지 할 때 그 구동용 트렌지스터의 이동도에 대한 보정을 신호 전위에 가한다. 또 상기 주스캐너는, 그 보존유지 커패시터에 신호 전위가 보존유지 된 시점에서, 그 샘플링용 트랜지스터를 비도통 상태로 해서 그 구동용 트렌지스터의 게이트를 그 신호선으로부터 전기적으로 절단하고, 이것에 의해 그 구동용 트랜지스터의 소스 전위의 변동에 게이트 전위가 연동하고 게이트와 소스 사이의 전압을 일정하게 유지한다.
본 발명에 의하면, 유기 EL 디바이스 등의 발광 소자를 화소에 이용한 액티비티 매트릭스형 표시 장치에 있어서, 각 화소가 적어도 구동용 트랜지스터의 임계 전압 보정 기능을 갖추고 있으며, 바람직하게는 구동용 트랜지스터의 이동도 보정 기능이나 유기 EL 디바이스의 시간 경시(經時) 변동 보정 기능(부트스트랩 동작)도 갖추고 있으며, 고품위의 화질을 얻을 수가 있다. 이러한 보정 기능을 실장하기 위해서, 각 화소에 공급하는 전원 전압을 스위칭 펄스로서 사용한다. 전원 전압을 스위칭 펄스화하는 것으로 임계 전압 보정용 스위칭 트랜지스터나 그 게이트를 제어하는 주사선이 불필요하게 된다. 결과로서, 화소 회로의 구성 소자수와 배선 개수(本數)를 대폭으로 삭감할 수 있고, 화소 에리어를 축소하는 것이 가능하게 되며, 디스플레이의 고정세화를 달성할 수 있다. 종래의 이와 같은 보정 기능을 갖 춘 화소 회로는 구성 소자수가 많기 때문에 레이아웃 면적이 커지고, 디스플레이의 고정세화에는 적합하지 않았지만, 본 발명에서는 전원 전압을 스위칭하는 것에 의해 구성 소자수와 배선수(配線數)를 삭감하고, 화소의 레이아웃 면적을 작게 하는 것이 가능하다. 이것에 의해 고품위이고, 또한 고정세한 플랫 디스플레이를 제공할 수가 있다.
특히 본 발명에서는, 신호 전위의 샘플링에 선행하는 복수의 수평 기간에서 임계 전압 보정 동작을 반복해서 행하여 확실하게 구동용 트랜지스터의 임계 전압에 상당하는 전압을 보존유지 커패시터에 보존유지해 둔다. 본 발명에서는 구동용 트랜지스터의 임계 전압 보정을 수회(數回)로 나눠서 행하는 것에 의해 토탈 보정 시간을 충분하게 확보할 수가 있고, 확실하게 구동용 트랜지스터의 임계 전압에 상당하는 전압을 미리 보존유지 커패시터에 보존유지해 둘 수가 있다. 이 보존유지 커패시터에 보존유지된 임계 전압 상당분은, 마찬가지로 보존유지 커패시터에 샘플링되는 신호 전위에 더해지고, 이것이 구동용 트렌지스터의 게이트에 인가된다. 샘플링된 신호 전위에 더해진 임계 전압 상당분은, 정확히 구동용 트랜지스터의 임계 전압으로 캔슬(cancel; 없앰, 소거)하기 때문에, 그 편차의 영향을 받는 일 없이 신호 전위에 따른 구동 전류를 발광 소자에 공급할 수가 있다. 이 때문에, 임계 전압에 상당하는 전압을 확실하게 보존유지 커패시터에 보존유지해 두는 것이 중요하다. 본 발명에서는 임계 전압 상당분의 전압의 기입을 복수회로 나눠서 반복해서 행함으로써, 기입 시간을 충분하게 확보하고 있다. 이러한 구성에 의해, 특히 저계조(低階調)에 있어서의 휘도 불균일을 억제할 수가 있다.
이하, 도면을 참조하여 본 발명의 실시형태를 상세하게 설명한다. 우선 최초로, 본 발명의 이해를 용이하게 하고 또한 배경을 분명히 하기 위해서, 도 1을 참조하여 표시 장치의 일반적인 구성을 간결하게 설명한다. 도 1은, 일반적인 표시 장치의 1화소분을 도시하는 모식적인 회로도이다. 도면에 도시하는 바와 같이, 이 화소 회로는, 직교 배열한 주사선(1E)과 신호선(1F)의 교차부에, 샘플링용 트랜지스터(1A)가 배치되어 있다. 이 샘플링용 트랜지스터(1A)는 N형이며, 그의 게이트가 주사선(1E)에 접속되고, 드레인이 신호선(1F)에 접속되어 있다. 이 샘플링용 트랜지스터(1A)의 소스에는 보존유지 커패시터(1C)의 한쪽 전극과, 구동용 트랜지스터(1B)의 게이트가 접속되어 있다. 구동용 트랜지스터(1B)는 N형이며, 그의 드레인에는 전원 공급선(1G)이 접속되고, 그의 소스에는 발광 소자(1D)의 애노드가 접속되어 있다. 보존유지 커패시터(1C)의 다른쪽의 전극과 발광 소자(1D)의 캐소드는, 접지 배선(1H)에 접속되어 있다.
도 2는, 도 1에 도시한 화소 회로의 동작 설명에 제공되는 타이밍 차트이다. 이 타이밍 차트는, 신호선(1F)으로부터 공급되는 영상 신호의 전위(영상 신호선 전위)를 샘플링하고, 유기 EL 디바이스 등으로 이루어지는 발광 소자(1D)를 발광 상태로 하는 동작을 나타내고 있다. 주사선(1E)의 전위(주사선 전위)가 고레벨로 천이함으로써, 샘플링용 트랜지스터(1A)는 온 상태로 되고, 영상 신호선 전위를 보존유지 커패시터(1C)에 충전한다. 이것에 의해, 구동용 트랜지스터(1B)의 게이트 전위(Vg)는 상승(上昇; rise, increasing)을 개시하고, 드레인 전류를 흐르게 하기 시작한다. 그 때문에, 발광 소자(1D)의 애노드 전위는 상승하고 발광을 개시한다. 그 후, 주사선 전위가 저레벨로 천이하면 보존유지 커패시터(1C)에 영상 신호선 전위가 보존유지되고, 구동용 트랜지스터(1B)의 게이트 전위가 일정하게 되며, 발광 휘도가 다음 프레임까지 일정하게 유지된다.
그렇지만, 구동용 트랜지스터(1B)의 제조 프로세스의 편차에 의해, 각 화소마다 임계 전압이나 이동도 등의 특성 변동이 있다. 이 특성 변동에 의해, 구동용 트랜지스터(1B)에 동일한 게이트 전위를 인가하더라도, 화소마다 드레인 전류(구동 전류)가 변동하여, 발광 휘도의 편차로 되어 나타난다. 또, 유기 EL 디바이스 등으로 이루어지는 발광 소자(1D)의 특성의 경시 변동에 의해, 발광 소자(1D)의 애노드 전위가 변동한다. 애노드 전위의 변동은 구동용 트랜지스터(1B)의 게이트-소스간 전압의 변동으로 되어 나타나며, 드레인 전류(구동 전류)의 변동을 일으킨다. 이와 같은 여러 가지 원인에 의한 구동 전류의 변동은 화소마다의 발광 휘도의 편차로 되어 나타나며, 화질의 열화(deterioration)가 일어난다.
도 3a는, 본 발명에 따른 표시 장치의 전체 구성을 도시하는 블럭도이다. 도시하는 바와 같이, 본 표시 장치(100)는, 화소 어레이부(102)와 이것을 구동하는 구동부(103, 104, 105)로 이루어진다. 화소 어레이부(102)는, 행모양의 주사선(WSL101∼10m)과, 열모양의 신호선(DTL101∼10n)과, 양자가 교차하는 부분에 배치된 행렬모양의 화소(PXLC)(101)와, 각 화소(101)의 각 행에 대응하여 배치된 전원선(DSL101∼10m)을 구비하고 있다. 구동부(103, 104, 105)는 각 주사선(WSL101∼10m)에 수평 주기(1H)에서 순차 제어 신호를 공급하고, 화소(101)를 행단위로 선 순차 주사하는 주스캐너(라이트 스캐너 WSCN)(104)와, 이 선순차 주사에 맞추어(동기해서) 각 전원선(DSL101∼10m)에 제1 전위와 제2 전위로 전환되는 전원 전압을 공급하는 전원 스캐너(DSCN)(105)와, 이 선순차 주사에 맞추어 각 수평 기간내(1H)에서 영상 신호로 되는 신호 전위와 기준 전위를 전환해서 열모양의 신호선(DTL101∼10m)에 공급하는 신호 셀렉터(수평셀렉터 HSEL)(103)를 구비하고 있다.
도 3b는, 도 3a에 도시한 표시 장치(100)에 포함되는 화소(101)의 구체적인 구성 및 결선 관계를 도시하는 회로도이다. 도시하는 바와 같이, 이 화소(101)는, 유기 EL 디바이스 등으로 대표되는 발광 소자(3D)와, 샘플링용 트랜지스터(3A)와, 구동용 트랜지스터(3B)와, 보존유지 커패시터(3C)를 포함한다. 샘플링용 트랜지스터(3A)는, 그의 게이트가 대응하는 주사선 SL101에 접속되고, 그의 소스 및 드레인의 한쪽이 대응하는 신호선(DTL101)에 접속되고, 다른쪽이 구동용 트랜지스터(3B)의 게이트 g에 접속된다. 구동용 트랜지스터(3B)는, 그의 소스 s 및 드레인 d의 한쪽이 발광 소자(3D)에 접속되고, 다른쪽이 대응하는 전원선(DSL101)에 접속되어 있다. 본 실시 형태에서는, 구동용 트랜지스터(3B)의 드레인 d가 전원선(DSL101)에 접속되는 한편, 소스 s가 발광 소자(3D)의 애노드에 접속되어 있다. 발광 소자(3D)의 캐소드는 접지 배선(3H)에 접속되어 있다. 또한, 이 접지 배선(3H)은 모든 화소(101)에 대해서 공통으로 배선되어 있다. 보존유지 커패시터(3C)는, 구동용 트랜지스터(3B)의 소스 s와 게이트 g 사이에 접속되어 있다.
이러한 구성에 있어서, 샘플링용 트랜지스터(3A)는, 주사선(WSL101)으로부터 공급된 제어 신호에 따라서 도통되고, 신호선(DTL101)으로부터 공급된 신호 전위를 샘플링해서 보존유지 커패시터(3C)에 보존유지한다. 구동용 트랜지스터(3B)는, 제1 전위에 있는 전원선(DSL101)으로부터 전류의 공급을 받고 보존유지 커패시터(3C)에 보존유지된 신호 전위에 따라 구동 전류를 발광 소자(3D)에 흐르게 한다. 주스캐너(104)는, 전원선(DSL101)이 제1 전위에 있고, 또한 신호선(DTL101)이 기준 전위에 있는 시간대에 샘플링용 트랜지스터(3A)를 도통시키는 제어 신호를 출력해서, 구동용 트랜지스터(3B)의 임계 전압 Vth에 상당하는 전압을 보존유지 커패시터(3C)에 보존유지하기 위한 임계 전압 보정 동작을 행한다.
본 발명의 일 실시형태로서, 이 주스캐너(104)는, 신호 전위의 샘플링에 선행하는 복수의 수평 기간에 임계 전압 보정 동작을 반복해서 행하여 확실하게 구동용 트랜지스터(3B)의 임계 전압 Vth에 상당하는 전압을 보존유지 커패시터 Cs에 보존유지 한다. 이와 같이 본 발명은 임계 전압 보정 동작을 여러 차례 행함으로써, 충분히 긴 기입 시간을 확보하고, 이것에 의해 구동용 트랜지스터의 임계 전압에 상당하는 전압을 확실하게 보존유지 커패시터(3C)에 미리 보존유지시킬 수가 있다. 이 보존유지된 임계 전압 상당분은 구동용 트랜지스터의 임계 전압의 소거(cancel)에 이용된다. 따라서, 화소마다 구동용 트랜지스터의 임계 전압에 편차가 생겨 있어도, 화소마다 완전하게 소거되기 때문에, 화상의 균일성(uniformity)이 높아진다. 특히 신호 전위가 저계조일 때에 나타나기 쉬운 휘도 불균일을 막을 수가 있다.
바람직하게는 주스캐너(104)는, 상술한 임계 전압 보정 동작에 앞서서, 전원선(DSL101)이 제2 전위에 있고, 또한 신호선(DSTL101)이 기준 전위에 있는 시간대 에서, 제어 신호를 출력해서 샘플링용 트랜지스터(3A)를 도통시키고, 이것에 의해 구동용 트랜지스터(3B)의 게이트 g를 기준 전위로 세트하고, 또한 소스 s를 제2 전위로 세트한다. 이와 같은 게이트 전위 및 소스 전위의 리셋 동작에 의해, 후속하는 임계 전압 보정 동작을 확실하게 행하는 것이 가능하게 된다.
도 3b에 도시한 화소(101)는 상술한 임계 전압 보정 기능에 더하여, 이동도 보정 기능을 갖추고 있다. 즉 주스캐너(104)는, 신호선(DTL101)이 신호 전위에 있는 시간대에 샘프링용 트랜지스터(3A)를 도통 상태로 하기 위해서, 상술한 시간대보다도 펄스폭이 짧은 제어신호를 주사선(WSL101)에 출력하고, 이것에 의해 보존유지 커패시터(3C)에 신호 전위를 보존유지 할 때에 구동용 트랜지스터(3B)의 이동도 μ에 대한 보정을 신호 전위에 실행한다.
도 3b에 도시한 화소 회로(101)는 또, 부트스트랩 기능도 구비하고 있다. 즉, 주스캐너(WSCN)(104)는, 보존유지 커패시터(3C)에 신호 전위가 보존유지된 단계에서 주사선(WSL101)에 대한 제어 신호의 인가를 해제하고, 샘플링용 트랜지스터(3A)를 비도통 상태로 해서 구동용 트랜지스터(3B)의 게이트 g를 신호선(DTL101)으로부터 전기적으로 절단(분리)하고, 이것에 의해 구동용 트랜지스터(3B)의 소스 전위(Vs)의 변동에 게이트 전위(Vg)가 연동하고 게이트 g와 소스 s 사이의 전압 Vgs를 일정하게 유지할 수가 있다.
도 4a는, 도 3b에 도시한 화소(101)의 동작 설명에 이용되는 타이밍 차트이다. 시간축을 공통으로 해서, 주사선(WSL101)의 전위 변화, 전원선(DSL101)의 전위 변화 및 신호선(DTL101)의 전위 변화를 나타내고 있다. 또, 이들 전위 변화와 병 행해서, 구동용 트랜지스터(3B)의 게이트 전위(Vg) 및 소스 전위(Vs)의 변화도 나타내어져 있다.
이 타이밍 차트는, 화소(101)의 동작의 천이에 맞추어(동기해서) 기간을 B∼L용으로 편의적으로 구획(분할)하고 있다. 발광 기간 B에서는 발광 소자(3D)가 발광 상태에 있다. 그 후, 선순차 주사의 새로운 필드로 들어가서 우선 최초의 기간 C에서 전원선(DSL101)이 고전위(Vcc_H)에서 저전위(Vcc_L)로 전환된다. 계속해서, 준비 기간 D에서 구동용 트랜지스터(3B)의 게이트 전위 Vg가 기준 전위 Vo로 리셋되고, 또한 소스 전위 Vs가 전원선 DTL101의 저전위(Vcc_L)로 리셋된다. 계속해서, 1회째의 임계값 보정 기간 E에서 최초의 임계 전압 보정 동작이 행해진다. 1회만으로는 시간폭이 짧기 때문에, 보존유지 커패시터(3C)에 기입될 전압은 Vx1로서 구동용 트랜지스터(3B)의 임계 전압 Vth에는 도달하지 않는다.
계속해서, 경과 기간 F 후, 다음의 1수평 기간(1H)에서 2회째의 임계 전압 보정 기간(G)로 진행한다. 여기서 2회째의 임계 전압 보정 동작이 행해지고, 보존유지 커패시터(3C)에 기입된 전압 Vx2는 Vth에 가까워진다(근접한다). 또, 경과 기간 H 후, 다음의 1수평 기간(1H)에서 3회째의 임계 전압 보정 기간(I)으로 들어가고, 3회째의 임계 전압 보정 동작을 행한다. 이것에 의해, 보존유지 커패시터(3C)에 기입된 전압은 구동용 트랜지스터(3B)의 임계 전압 Vth에 도달한다.
이 최후의 1수평 기간의 후반에서 영상 신호선(DTL101)이 기준 전위 Vo로부터 신호 전위 Vin으로 부상(rise)한다. 여기서는 기간 J의 경과후 샘플링 기간/이동도 보정 기간 K에서, 영상 신호의 신호 전위 Vin이 Vth에 더해 넣어지는 형태로 보존유지 커패시터(3C)에 기입됨과 동시에, 이동도 보정용의 전압 ΔV가 보존유지 커패시터(3C)에 보존유지된 전압으로부터 차감된다. 그 후, 발광 기간 L로 진행하고, 신호 전압 Vin에 따른 휘도로 발광 소자가 발광한다. 그때 신호 전압 Vin은 임계 전압 Vth에 상당하는 전압과 이동도 보정용 전압 ΔV에 의해서 조정되고 있기 때문에, 발광 소자(3D)의 발광 휘도는 구동용 트랜지스터(3B)의 임계 전압 Vth나 이동도 μ의 편차의 영향을 받는 일이 없다. 또한, 발광 기간(L)의 최초에서 부트스트랩 동작이 행해지고, 구동용 트랜지스터(3B)의 게이트/소스간 전압 Vgs=Vin+Vth-ΔV를 일정하게 유지한 채, 구동용 트랜지스터(3B)의 게이트 전위(Vg) 및 소스 전위(Vs)가 상승한다.
도 4a에 도시한 실시형태는, 임계 전압 보정 동작을 3회 반복한 경우이며, 기간(E), (G) 및 I에서 각각 임계 전압 보정 동작을 행하고 있다. 이들의 기간(E), (G) 및 (I)는 각 수평 기간(1H)의 전반(前半)의 시간대에 속하고, 신호선(DTL101)이 기준 전위 Vo에 있다. 이들 기간에 주사선(WSL101)을 하이 레벨로 전환하고, 샘플링용 트랜지스터(3A)를 온 상태로 한다. 이것에 의해, 구동용 트랜지스터(3B)의 게이트 전위 Vg는 기준 전위 Vo로 된다. 이 기간에, 구동용 트랜지스터(3B)의 임계 전압 보정 동작을 행한다. 각 수평 기간(1H)의 후반 부분은 다른 행의 화소에 대한 신호 전위의 샘플링 기간으로 되어있다. 따라서, 이 기간 F 및 H는 주사선(WSL101)을 로우레벨로 전환하고, 샘플링용 트랜지스터(3A)를 오프 상태로 한다. 이와 같은 동작을 반복하는 것에 의해, 구동용 트랜지스터(3B)의 게이트/소스간 전압 Vgs는, 곧 구동용 트랜지스터(3B)의 임계 전압 Vth에 도달한다. 임계 전압 보정 동작의 반복 회수(回數)는 화소의 회로 구성 등에 따라서(맞추어) 최적하게 설정하고, 이것에 의해 임계 전압 보정 동작을 확실하게 행하도록 하고 있다. 이것에 의해, 블랙(黑) 레벨의 저계조부터 화이트(白) 레벨의 고계조까지 어느 계조에서도 양호한 화질을 얻을 수가 있다.
계속해서, 도 4b∼도 4l을 참조해서, 도 3b에 도시한 화소(101)의 동작을 상세하게 설명한다. 또한, 도 4b∼도4l의 도면 번호는, 도 4a에 도시한 타이밍 차트의 각 기간 B∼L에 각각 대응하고 있다. 이해를 용이하게 하기 위해서, 도 4b∼도 4l은, 설명의 편의상 발광 소자(3D)의 용량 성분을 용량 소자(3I)로서 나타내고 있다. 우선, 도 4b에 도시하는 바와 같이, 발광 기간 B에서는, 전원 공급선(DSL101)이 고전위 Vcc_H(제1 전위)에 있고, 구동용 트랜지스터(3B)가 구동 전류 Ids를 발광 소자(3D)에 공급하고 있다. 도시하는 바와 같이, 구동 전류 Ids는 고전위 Vcc_H에 있는 전원 공급선(DSL101)으로부터 구동용 트랜지스터(3B)를 거쳐서 발광 소자(3D)를 통해서(지나서), 공통 접지 배선(3H)에 흘러들어 가고 있다.
계속해서, 기간 C로 들어가면 도 4c에 도시하는 바와 같이, 전원 공급선(DSL101)을 고전위 Vcc_H에서 저전위 Vcc_L로 전환한다. 이것에 의해, 전원 공급선(DSL101)은 Vcc_L까지 방전되고, 또 구동용 트랜지스터(3B)의 소스 전위(Vs)는 Vcc_L에 가까운 전위까지 천이한다. 전원 공급선(DSL101)의 배선 용량이 큰 경우에는 비교적 빠른 타이밍에서 전원 공급선(DSL101)을 고전위 Vcc_H에서 저전위 Vcc_L로 전환하면 좋다. 이 기간 C를 충분히 확보함으로써, 배선 용량이나 그 밖의 화소 기생 커패시터의 영향을 받지 않도록 해 둔다.
다음에, 기간 D로 진행하면, 도 4d에 도시하는 바와 같이, 주사선(WSL101)을 저레벨에서 고레벨로 전환함으로써, 샘플링용 트랜지스터(3A)가 도통 상태로 된다. 이 때, 영상 신호선(DTL101)은 기준 전위 Vo에 있다. 따라서, 구동용 트랜지스터(3B)의 게이트 전위 Vg는 도통한 샘플링용 트랜지스터(3A)를 통해서 영상 신호선(DTL101)의 기준 전위 Vo로 된다. 이것과 동시에 구동용 트랜지스터(3B)의 소스 전위 Vs는 즉시 저전위Vcc_L로 고정된다. 이상에 의해, 구동용 트랜지스터(3B)의 소스 전위 Vs가 영상 신호선 DTL의 기준 전위 Vo보다도 충분히 낮은 전위 Vcc_L로 초기화된다. 구체적으로는, 구동용 트랜지스터(3B)의 게이트-소스간 전압 Vgs(게이트 전위 Vg와 소스 전위 Vs의 차)가 구동용 트랜지스터(3B)의 임계 전압 Vth 보다 커지도록, 전원 공급선(DSL101)의 저전위 Vcc_L(제2 전위)을 설정한다.
다음에 1회째의 임계값 보정 기간 E로 진행하면, 도 4e에 도시하는 바와 같이, 전원 공급선(DSL101)의 전위가 저전위 Vcc_L에서 고전위 Vcc_H로 천이하고, 구동용 트랜지스터(3B)의 소스 전위(Vs)가 상승을 개시한다. 이 기간 E는 소스 전위(Vs)가 Vcc_L에서 Vx1로 된 시점에서 끝나 버린다. 그 때문에 1회째의 임계값 보정 기간 E에서는 Vx1이 보존유지 커패시터(3C)에 기입된다.
계속해서, 이 수평 주기(1H)의 후반 기간(F)으로 되면 도 4f에 도시하는 바와 같이, 영상 신호선이 신호 전위 Vin으로 변화하는 한편 주사선(WSL101)은 로우레벨로 된다. 이 기간 F는 다른 행의 화소에 대한 신호 전위 Vin의 샘플링 기간이며, 해당 화소의 샘플링용 트랜지스터(3A)는 오프 상태로 할 필요가 있다.
다음의 1수평 주기(1H)의 전반으로 되면, 다시 임계값 보정 기간 G로 되고, 도 4g에 도시하는 바와 같이 2회째의 임계 전압 보정 동작을 행한다. 1회째와 마찬가지로, 영상 신호선(DTL101)은 기준 전위 Vo로 되고, 주사선(WSL101)이 하이레벨로 되어 샘플링용 트랜지스터(3A)가 온으로 된다. 이 동작에 의해 보존유지 커패시터(3C)에 대한 전위 기입이 진행되고, Vx2까지 도달한다.
이 수평 주기(1H)의 후반 기간 H로 되면 도 4h에 도시하는 바와 같이, 다른 행의 화소에 대한 신호 전위의 샘플링을 행하기 위해서, 해당 행의 주사선(WSL101)은 로우 레벨로 되고, 샘플링용 트랜지스터(3A)가 오프 한다.
다음에, 3회째의 임계값 보정 기간 I로 진행하면, 도 4i에 도시하는 바와 같이, 다시 주사선(WSL101)이 하이레벨로 전환되어 샘플링용 트랜지스터(3A)가 온하고, 구동용 트랜지스터(3B)의 소스 전위(Vs)가 상승을 개시한다. 그리고, 구동용 트랜지스터(3B)의 게이트/소스간 전압 Vgs가 정확히 임계 전압 Vth로 된 곳에서 전류가 컷오프된다. 이와 같이 해서, 구동용 트랜지스터(3B)의 임계 전압 Vth에 상당하는 전압이 보존유지 커패시터(3C)에 기입된다. 또한, 3회의 임계값 보정 기간 E, G 및 I에서는 모두 구동 전류가 오로지 보존유지 커패시터(3C)측으로 흐르고, 발광 소자(3D)측으로는 흐르지 않도록 하기 위해서, 발광 소자(3D)가 컷오프로 되도록 공통 접지 배선(3H)의 전위를 설정해 둔다.
계속해서, 기간 J로 진행하면, 도 4j에 도시하는 바와 같이, 영상 신호선(DTL101)의 전위가 기준 전위 Vo에서 샘플링 전위(신호 전위) Vin으로 천이한다. 이것에 의해, 다음 샘플링 동작 및 이동도 보정 동작의 준비가 완료된다.
샘플링 기간/이동도 보정 기간 K로 들어가면, 도 4k에 도시하는 바와 같이, 주사선(WSL101)이 고전위 측으로 천이해서 샘플링용 트랜지스터(3A)가 온 상태로 된다. 따라서, 구동용 트랜지스터(3B)의 게이트 전위 Vg는 신호 전위 Vin으로 된다. 여기서, 발광 소자(3D)는 컷오프 상태(하이 임피던스 상태)에 있기 때문에, 구동용 트랜지스터(3B)의 드레인/소스간 전류 Ids는 발광 소자 용량(3I)으로 흘러들어 가고, 충전을 개시한다. 따라서, 구동용 트랜지스터(3B)의 소스 전위 Vs는 상승을 개시하고, 곧 구동용 트랜지스터(3B)의 게이트-소스간 전압 Vgs는 Vin+Vth-ΔV로 된다. 이와 같이 해서, 신호 전위 Vin의 샘플링과 보정량 ΔV의 조정이 동시에 행해진다. Vin이 높을수록 Ids는 커지고, ΔV의 절대값도 커진다. 따라서 발광 휘도 레벨에 따른 이동도 보정이 행해진다. Vin을 일정하게 한 경우, 구동용 트랜지스터(3B)의 이동도 μ가 클수록 ΔV의 절대값이 커진다. 바꾸어 말하면 이동도 μ가 클수록 부귀환량 ΔV가 커지므로, 화소마다 이동도 μ의 편차를 제거할 수가 있다.
마지막으로 발광 기간(L)으로 되면, 도 4l에 도시하는 바와 같이, 주사선(WSL101)이 저전위측으로 천이하고, 샘플링용 트랜지스터(3A)는 오프 상태로 된다. 이것에 의해, 구동용 트랜지스터(3B)의 게이트 g는 신호선(DTL101)로부터 분리된다. 동시에, 드레인 전류 Ids가 발광 소자(3D)를 흐르기 시작한다. 이것에 의해, 발광 소자(3D)의 애노드 전위는 구동 전류 Ids에 따라 Vel만큼 상승한다. 발광 소자(3D)의 애노드 전위의 상승은, 즉 구동용 트랜지스터(3B)의 소스 전위 Vs의 상승과 다름없다. 구동용 트랜지스터(3B)의 소스 전위 Vs가 상승하면, 보존유지 커패시터(3C)의 부트스트랩 동작에 의해, 구동용 트랜지스터(3B)의 게이트 전위(Vg)도 연 동해서 상승한다. 게이트 전위 Vg의 상승량 Vel은 소스 전위(Vs)의 상승량 Vel과 똑같아 진다. 그 때문에, 발광 기간 중 구동용 트랜지스터(3B)의 게이트­소스간 전압 Vgs는 Vin+Vth-ΔV로 일정하게 보존유지된다.
이상의 설명으로부터 분명한 바와 같이, 본 발명에 따른 표시 장치는 각 화소가 임계 전압 보정 기능 및 이동도 보정 기능을 갖추고 있다. 도 5는, 이러한 보정 기능을 갖춘 화소에 포함되는 구동용 트랜지스터의 전류/전압 특성을 도시하는 그래프이다. 이 그래프는 횡축에 신호 전위 Vin을 취하고, 종축에 구동 전류 Ids를 취하고 있다. 다른 화소 A 및 B에 대해서 각각 Vin/Ids 특성을 그래프화 하고 있다. 화소 A는 임계 전압 Vth가 비교적 낮고 이동도 μ가 비교적 큰 것이고, 화소 B는 거꾸로 임계 전압 Vth가 비교적 높고 이동도 μ가 비교적 작은 것이다.
그래프(1)는, 임계값 보정 및 이동도 보정과 함께 행하지 않은 경우이다. 이 때에는 화소 A 및 화소 B에서 임계 전압 Vth 및 이동도 μ의 보정이 전혀 행해지지 않기 때문에, Vth나 μ의 차이로 Vin/Ids 특성에 큰 차이가 생겨 버린다. 따라서 같은 신호 전위 Vin을 주어도, 구동 전류 Ids 즉, 발광 휘도가 달라져 버리고, 화면의 균일성이 얻어지지 않는다.
그래프(2)는 임계값 보정을 가하는 한편 이동도 보정은 행하지 않는 경우이다. 이때 화소 A와 화소 B에서 Vth의 차이는 소거된다. 그렇지만 이동도 μ의 서로 다름은 그대로 나타나고 있다. 따라서 Vin이 높은 영역(즉 휘도가 높은 영역)에서, 이동도 μ의 차이가 현저하게 나타나고, 같은 계조에서도 휘도가 달라져 버린다. 구체적으로는 같은 계조(같은 Vin)에서, μ가 큰 화소 A의 휘도(구동 전류 Ids)는 높고, μ가 작은 화소 B의 휘도는 낮게 되어 있다.
그래프(3)는 임계값 보정 및 이동도 보정과 함께 행한 경우이며, 본 발명에 대응하고 있다. 임계 전압 Vth 및 이동도 μ의 상위는 완전하게 보정되며, 그의 결과 화소 A와 화소 B의 Vin/Ids 특성은 일치한다. 따라서 모든 계조(Vin)에서 휘도(Ids)가 동일 레벨로 되며, 화면의 균일성이 현저하게 개선된다.
그래프(4)는 참고 예를 나타내고 있으며, 이동도 보정은 가했지만, 임계 전압의 보정이 불충분한 경우이다. 바꾸어 말하면, 임계 전압 보정 동작을 복수회 반복하는 것이 아니라, 1회만으로 한 경우이다. 이 때에는, 임계 전압 Vth의 차이가 제거되지 않기 때문에, 화소 A와 화소 B에서는 저계조의 영역에서 휘도(구동 전류 Ids)에 차이가 생겨 버린다. 따라서, 임계 전압의 보정이 불충분한 경우는, 저계조에서 휘도의 불균일이 나타나 화질을 손상시키게 된다.
도 6a는, 도 3b에 도시한 표시 장치의 구동 방법의 참고 예를 도시하는 타이밍 차트이다. 이해를 용이하게 하기 위해서, 도 4a에 도시한 본 발명에 따른 표시 장치의 구동 방법의 타이밍 차트와 동일한 표기를 채용하고 있다. 도 4a에 도시한 본 발명에 따른 표시 장치의 구동방법과 다른 점은, 이 참고 예가 임계 전압 보정 동작을 1회밖에 행하고 있지 않은 것이다.
계속 도 6b∼도 6i를 참조해서, 도 6a에 도시한 타이밍 차트의 각 기간 B∼I에 행해지는 동작을 간결하게 설명한다. 먼저, 도 b에 도시하는 바와 같이 발광 기간 B에서는, 전원 공급선(DSL101)이 고전위 Vcc_H(제1 전위)에 있으며, 구동용 트랜지스터(3B)가 구동 전류 Ids를 발광 소자(3D)에 공급하고 있다. 도시하는 바와 같이, 구동 전류 Ids는 고전위 Vcc_H에 있는 전원 공급선(DSL101)로부터 구동용 트랜지스터(3B)를 거쳐서 발광 소자(3D)를 통하고, 공통 접지 배선(3H)에 흘러들어 가고 있다.
계속해서, 기간 C에 들어가면 도 6c에 도시하는 바와 같이, 전원 공급선(DSL101)을 고전위 Vcc_H에서 저전위 Vcc_L로 전환한다. 이것에 의해 전원 공급선(DSL101)은 Vcc_L까지 방전되고, 한층더 구동용 트랜지스터(3B)의 소스 전위(Vs)는 Vcc_L에 가까운 전위까지 천이한다. 전원 공급선(DSL101)의 배선 용량이 큰 경우는 비교적 빠른 타이밍에서 전원 공급선(DSL101)을 고전위 Vcc_H에서 저전위 Vcc_L로 전환하면 좋다. 이 기간 C를 충분히 확보함으로써, 배선 용량이나 그 밖의 화소 기생 커패시터의 영향을 받지 않도록 해 둔다.
다음에, 기간 D로 진행하면 도 6d에 도시하는 바와 같이, 주사선(WSL101)을 저레벨에서 고레벨로 전환함으로써, 샘플링용 트랜지스터(3A)가 도통 상태로 된다. 이 때 영상 신호선(DTL101)은 기준 전위 Vo에 있다. 따라서, 구동용 트랜지스터(3B)의 게이트 전위 Vg는 도통한 샘플링용 트랜지스터(3A)를 통해서 영상 신호선(DTL101)의 기준 전위 Vo로 된다. 이것과 동시에 구동용 트랜지스터(3B)의 소스 전위(Vs)는 즉시, 저전위 Vcc_L에 고정된다. 이상에 의해 구동용 트랜지스터(3B)의 소스 전위(Vs)가 영상 신호선 DTL의 기준 전위 Vo보다 충분히 낮은 전위 Vcc_L에 초기화(리셋)된다. 구체적으로는 구동용 트랜지스터(3B)의 게이트-소스간 전압 Vgs(게이트 전위(Vg)와 소스 전위(Vs)의 차이)가 구동용 트랜지스터(3B)의 임계 전압 Vth보다 커지도록, 전원 공급선(DSL101)의 저전위 Vcc_L(제2 전위)을 설정한다.
다음에, 임계값 보정 기간 E로 진행하면, 도 6e에 도시하는 바와 같이, 전원 공급선(DSL101)이 저전위 Vcc_L에서 고전위 Vcc_H로 천이하고, 구동용 트랜지스터(3B)의 소스 전위 Vs가 상승을 개시한다. 곧, 구동용 트랜지스터(3B)의 게이트­소스간 전압 Vgs가 임계 전압 Vth로 된 결과 전류가 컷오프 한다. 이와 같이 해서 구동용 트랜지스터(3B)의 임계 전압 Vth에 상당하는 전압이 보존유지 커패시터(3C)에 기입된다. 이것이 임계 전압 보정 동작이다. 이때 전류가 오로지 보존유지 커패시터(3C)측으로 흐르고, 발광 소자(3D)측에는 흐르지 않도록 하기 위해서, 발광 소자(3D)가 컷오프로 되도록 공통 접지 배선(3H)의 전위를 설정해 둔다. 그러나 실제로는, 이 임계 전압 보정 동작 1회만으로는 시간이 부족하고, 구동용 트랜지스터(3B)의 임계 전압 Vth에 상당하는 전압을 완전하게 보존유지 커패시터(3C)에 기입할 수가 없는 경우가 있다.
기간 F로 진행하면 도 6f에 도시하는 바와 같이, 주사선(WSL101)이 저전위 측으로 천이하고, 샘플링용 트랜지스터(3A)가 일단 오프 상태가 된다. 이때 구동용 트랜지스터(3B)의 게이트 g는 플로팅이 되지만, 게이트-소스간 전압 Vgs는 구동용 트랜지스터(3B)의 임계 전압 Vth와 똑같기 때문에 컷오프 상태이며, 드레인 전류 Ids는 흐르지 않는다.
계속해서, 기간 G로 진행하면 도 6g에 도시하는 바와 같이, 영상 신호선(DTL101)의 전위가 기준 전위 Vo로부터 샘플링 전위(신호 전위) Vin으로 천이한다. 이것에 의해, 다음 샘플링 동작 및 이동도 보정 동작의 준비가 완료한다.
샘플링 기간/이동도 보정 기간 H에 들어가면, 도 6h에 도시하는 바와 같이, 주사선(WSL101)이 고전위 측에 천이해서 샘플링용 트랜지스터(3A)가 온 상태로 된다. 따라서, 구동용 트랜지스터(3B)의 게이트 전위 Vg는 신호 전위 Vin으로 된다. 여기서 발광 소자(3D)는 컷오프 상태(하이 임피던스 상태)에 있기 때문에, 구동용 트랜지스터(3B)의 드레인/소스간 전류 Ids는 발광 소자 용량(3I)에 흘러들어 가고, 충전을 개시한다. 따라서, 구동용 트랜지스터(3B)의 소스 전위(Vs)는 상승을 개시하고, 곧 구동용 트랜지스터(3B)의 게이트-소스간 전압 Vgs는 Vin+Vth-ΔV로 된다. 이와 같이 해서, 신호 전위 Vin의 샘플링과 보정량 ΔV의 조정이 동시에 행해진다. Vin이 높을수록 Ids는 커지며, ΔV의 절대값도 커진다. 따라서, 발광 휘도 레벨에 따른 이동도 보정이 행해진다. Vin을 일정하게 했을 경우, 구동용 트랜지스터(3B)의 이동도 μ가 클수록 ΔV의 절대값이 커진다. 바꾸어 말하면, 이동도 μ가 클수록 부귀환량 ΔV가 커지므로, 화소마다의 이동도 μ의 편차를 제거할 수가 있다.
마지막에 발광 기간 I로 되면, 도 6i에 도시하는 바와 같이, 주사선(WSL101)이 저전위측으로 천이하고, 샘플링용 트랜지스터(3A)는 오프 상태로 된다. 이것에 의해 구동용 트랜지스터(3B)의 게이트 g는 신호선(DTL101)로부터 절단된다. 동시에 드레인 전류 Ids가 발광 소자(3D)를 흐르기 시작한다. 이것에 의해 발광 소자(3D)의 애노드 전위는 구동 전류 Ids에 따라서 Vel 상승한다. 발광 소자(3D)의 애노드 전위의 상승은, 즉 구동용 트랜지스터(3B)의 소스 전위 Vs의 상승과 다름없다. 구동용 트랜지스터(3B)의 소스 전위 Vs가 상승하면, 보존유지 커패시터(3C)의 부트스트랩 동작에 의해, 구동용 트랜지스터(3B)의 게이트 전위 Vg도 연동해서 상승한다. 게이트 전위 Vg의 상승량 Vel은 소스 전위(Vs)의 상승량 Vel과 똑같게 된다. 그러 므로, 발광 기간중 구동용 트랜지스터(3B)의 게이트­소스간 전압 Vgs는 Vin+Vth-ΔV로 일정하게 보존유지된다.
마지막으로 참고를 위해서, 본 발명에 따른 표시 장치에서 행해지는 임계 전압 보정 동작, 이동도 보정 동작 및 부트스트랩 동작을 상세하게 설명한다. 도 7은, 구동용 트랜지스터의 전류 전압특성을 도시하는 그래프이다. 특히, 구동용 트랜지스터가 포화 영역에서 동작하고 있을 때의 드레인­소스간 전류 Ids는, Ids=(1/2)·μ·(W/L)·Cox·(Vgs-Vth)2로 나타내어진다. 여기서 μ는 이동도를 나타내고, W는 게이트폭을 나타내고, L은 게이트 길이를 나타내고, Cox는 단위 면적당 게이트 산화막 용량을 나타낸다. 이 트랜지스터 특성식으로부터 분명한 바와 같이, 임계 전압 Vth가 변동하면, Vgs가 일정하더라도 드레인­소스간 전류 Ids가 변동한다. 여기서 본 발명에 따른 화소는, 전술한 바와 같이 발광시의 게이트­소스간 전압 Vgs가 Vin+Vth-ΔV로 나타내어지기 때문에, 이것을 상술한 트랜지스터 특성식에 대입하면, 드레인­소스간 전류 Ids는,
Ids=(1/2)·μ·(W/L)·Cox·(Vin-ΔV)2로
나타내어지게 되며, 임계 전압 Vth에 의존하지 않는다. 결과로서, 임계 전압 Vth가 제조 프로세스에 의해 변동해도, 드레인­소스간 전류 Ids는 변동하지 않고, 유기 EL 디바이스의 발광 휘도도 변동하지 않는다.
아무런 대책을 취하지 않으면 도 7에 도시하는 바와 같이 임계 전압이 Vth 일 때 Vgs에 대응하는 구동 전류가 Ids로 되는것에 대해, 임계 전압 Vth′일 때 같은 게이트 전압 Vgs에 대응하는 구동전류 Ids′는 Ids와 달라져 버린다.
도 8a는 마찬가지로, 구동용 트랜지스터의 전류 전압 특성을 도시하는 그래프이다. 이동도가 μ와 μ′로 다른 2개의 구동용 트랜지스터에 대해서, 각각 특성 커브를 예시하고 있다. 그래프로부터 분명한 바와 같이, 이동도가 μ와 μ′로 다르면, 일정한 Vgs이더라도 드레인­소스간 전류가 Ids와 Ids′와 같이 되며, 변동해 버린다.
도 8b는, 영상 신호 전위의 샘플링시 및 이동도 보정시에 있어서의 화소의 동작을 설명하는 것으로, 이해를 용이하게 하기 위해서 발광 소자(3D)의 기생 커패시터(3I)도 도시하고 있다. 영상 신호 전위의 샘플링시, 샘플링용 트랜지스터(3A)는 온 상태이기 때문에 구동용 트랜지스터(3B)의 게이트 전위 Vg는 영상 신호 전위 Vin으로 되며, 구동용 트랜지스터(3B)의 게이트­소스간 전압 Vgs는 Vin+Vth로 된다. 이때 구동용 트랜지스터(3B)는 온 상태로 되며, 또 발광 소자(3D)는 컷오프 상태이기 때문에, 드레인­소스간 전류 Ids가 발광 소자 용량(3I)에 흘러들어간다. 드레인­소스간 전류 Ids가 발광소자 용량(3I)에 흘러들어 가면, 발광 소자 용량(3I)는 충전을 개시하고, 발광 소자(3D)의 애노드 전위(따라서 구동용 트랜지스터(3B)의 소스 전위(Vs))가 상승을 개시한다. 구동용 트랜지스터(3B)의 소스 전위 Vs가 ΔV만큼 상승하면, 구동용 트랜지스터(3B)의 게이트­소스간 전압 Vgs는 ΔV만큼 감소한다. 이것이 부귀환에 의한 이동도 보정 동작이며, 게이트­소스간 전압 Vgs의 감소량 ΔV는,
ΔV=Ids·Cel/t로
결정되며, ΔV가 이동도 보정을 위한 파라미터로 된다. 여기서 Cel은 발광 소자 용량(3I)의 용량값을 나타내고, t는 이동도 보정 기간을 나타낸다.
도 8c는, 이동도 보정시에 있어서의 구동용 트랜지스터(3B)의 동작점(動作点)을 설명하는 그래프이다. 제조 프로세스에 있어서의 이동도 μ, μ′의 편차에 대해서, 상술한 이동도 보정을 가하는 것에 의해서 최적한 보정 파라미터 ΔV 및 ΔV′가 결정되고, 구동용 트랜지스터(3B)의 드레인­소스간 전류 Ids 및 Ids′가 결정된다. 만일, 이동도 보정을 가하지 않으면, 게이트­소스간 전압 Vgs에 대해서, 이동도가 μ와 μ′로 다르면, 이것에 따라 드레인­소스간 전류도 Ids0 과 Ids0′로 다르게 되어 버린다. 이것에 대처하기 위해서 이동도 μ 및 μ′에 대해서 각각 적절한 보정 ΔV 및 ΔV′를 가함으로써, 드레인­소스간 전류가 Ids 및 Ids′로 되고, 동일(同)레벨로 된다. 도 8c의 그래프로부터 분명한 바와 같이, 이동도 μ가 높을 때 보정량 ΔV가 커지는 한편, 이동도 μ′가 작을 때 보정량 ΔV′도 작아지도록, 부귀환을 가하고 있다.
도 9a는, 유기 EL 디바이스로 구성되는 발광 소자(3D)의 전류­전압 특성을 도시하는 그래프이다. 발광 소자(3D)에 전류 Iel이 흐를 때, 애노드­캐소드간 전압 Vel은 일의적으로 결정된다. 발광 기간중에 주사선(WSL101)이 저전위 측으로 천이하고, 샘플링용 트랜지스터(3A)가 오프 상태로 되면, 발광 소자(3D)의 애노드는 구동용 트랜지스터(3B)의 드레인­소스간 전류 Ids로 결정되는 애노드­캐소드간 전압 Vel분만큼 상승한다.
도 9b는, 발광 소자(3D)의 애노드 전위 상승시에 있어서의 구동용 트랜지스터(3B)의 게이트 전위(Vg)와 소스 전위(Vs)의 전위 변동을 도시하는 그래프이다. 발광 소자(3D)의 애노드 상승 전압이 Vel 일 때, 구동용 트랜지스터(3B)의 소스도 Vel 만큼 상승하고, 보존유지 커패시터(3C)의 부트스트랩 동작에 의해 구동용 트랜지스터(3B)의 게이트도 Vel만큼 상승한다. 이 때문에, 부트스트랩 전에 보존유지된 구동용 트랜지스터(3B)의 게이트­소스간 전압 Vgs=Vin+Vth-ΔV는, 부트스트랩 후에도 그대로 보존유지 된다. 또, 발광 소자(3D)의 경시 열화(劣化)에 의해 그 애노드 전위가 변동해도, 구동용 트랜지스터(3B)의 게이트­소스간 전압은 항상 Vin+Vth-ΔV로 일정하게 보존유지된다.
도 9c는, 도 3b에서 설명한 본 발명의 화소 구성에, 기생 커패시터 7A 및 7B를 부가한 회로도이다. 이 기생 커패시터 7A 및 7B는 구동용 트랜지스터(3B)의 게이트 g에 기생하고 있다. 전술한 부트스트랩 동작 능력은 보존유지 커패시터의 용량값을 Cs, 기생 커패시터(7A, 7B)의 용량값을 각각 Cw, Cp로 했을 경우에, Cs/(Cs+Cw+Cp)로 나타내어지며, 이것이 1에 가까울수록 부트스트랩 동작 능력이 높다. 다시 말해, 발광 소자(3D)의 시간 경시 열화에 대한 보정 능력이 높은 것을 나타내고 있다. 본 발명에서는 구동용 트랜지스터(3B)의 게이트 g에 접속되는 소자수를 최소한에 그치게 하고 있으며, Cp를 거의 무시할 수 있다. 따라서, 부트스트랩 동작 능력은 Cs/(Cs+Cw)로 나타내어지고, 한없이 1에 가깝게 되며, 발광 소자(3D)의 시간 경과 열화에 대한 보정 능력이 높은 것을 나타내고 있다.
도 10은, 본 발명에 따른 표시 장치의 다른 실시형태를 나타내는 모식적인 회로도이다. 이해를 용이하게 하기 위해서, 도 3b에 도시한 앞(前)의 실시형태와 대응하는 부분에는 대응하는 참조 번호를 붙이고 있다. 다른 점은, 도 3b에 도시한 실시형태가 N 채널형의 트랜지스터를 이용해서 화소 회로를 구성하고 있는 것이다. 도 10의 실시형태는 P채널형의 트랜지스터를 이용해서 화소 회로를 구성하고 있는 것이다. 도 10의 화소 회로도는, 도 3b에 도시한 화소 회로와 완전히 마찬가지로 임계 전압 보정 동작, 이동도 보정 동작 및 부트스트랩 동작을 행할 수가 있다.
본 발명에 따른 표시 장치는, 도11에 도시한 바와 같은 박막 디바이스 구성을 가진다. 본 도면은 절연성(絶緣性) 기판에 형성된 화소의 모식적인 단면(斷面) 구조를 도시하고 있다. 도시하는 바와 같이, 화소는 복수의 박막 트랜지스터를 포함하는 트랜지스터부(도면에서는 1개의 TFT를 예시), 보존유지 커패시터 등의 용량부 및 유기 EL 소자 등의 발광부를 포함한다. 기판 위에 TFT 프로세스에서 트랜지스터부나 용량부가 형성되며, 그 위에 유기 EL 소자 등의 발광부가 적층되어 있다. 그 위에 접착제를 거쳐서 투명한 대향(對向) 기판을 부착해서 플랫 패널로 하고 있다.
본 발명에 따른 표시 장치는 도 12에 도시하는 바와 같이 플랫형의 모줄 형상인 것을 포함한다. 예를 들면, 절연성 기판 위에 유기 EL 소자, 박막 트랜지스터, 박막 용량 등으로 이루어지는 화소를 매트릭스 형상으로 집적 형성한 화소 어레이부를 마련한다. 이 화소 어레이부(화소 매트릭스부)를 둘러싸도록 접착제를 배치하고, 유리 등의 대향 기판을 부착해서 표시 모듈로 한다. 이 투명한 대향 기판에는 필요에 따라서, 컬러 필터, 보호막, 차광막 등을 마련해도 좋다. 표시 모듈에는, 외부로부터 화소 어레이부로 신호 등을 입출력하기 위한 커넥터로서 예를 들면, FPC(플렉서블 프린트 서큐트)를 마련해도 좋다.
이상 설명한 본발명에 있어서의 표시 장치는, 플랫 패널 형상을 가지고, 여러 가지 전자 기기, 예를 들면 디지털 카메라, 노트북형 퍼스널 컴퓨터, 휴대 전화, 비디오카메라 등, 전자 기기에 입력된, 혹은 전자 기기내에서 생성한 영상 신호를 화상 혹은, 영상으로서 표시하는 모든 분야의 전자 기기의 디스플레이에 적용하는 것이 가능하다. 이하 이와 같은 표시 장치가 적용된 전자 기기의 예를 나타낸다.
도 13은 본 발명이 적용된 텔레비전이다. 이 텔레비전은 프론트 패널(12), 필터 유리(13) 등으로 구성되는 영상 표시 화면(11)을 포함한다. 이 텔레비전은 본 발명의 표시 장치를 그 영상 표시 화면(11)에 이용하는 것에 의해 제작된다.
도 14는 본 발명이 적용된 디지털 카메라이며, 위(上)가 정면도이고 아래(下)가 배면도 이다. 이 디지털 카메라는 촬상 렌즈, 플래시용 발광부(15), 표시부(16), 컨트롤 스위치, 메뉴 스위치, 셔터(19) 등을 포함하고, 본 발명의 표시 장치를 그의 표시부(16)에 이용하는 것에 의해 제작된다.
도 15는 본 발명이 적용된 노트북형 퍼스널 컴퓨터이며, 본체(20)에는 문자 등을 입력할 때 조작되는 키보드(21)를 포함하고, 본체 커버에는 화상을 표시하는 표시부(22)를 포함하고, 본 발명의 표시 장치를 그의 표시부(22)에 이용하는 것에 의해 제작된다.
도 16은 본 발명이 적용된 휴대 단말기 장치이며, 왼쪽이 열린 상태를 도시하고, 오른쪽이 닫힌 상태를 도시하고 있다. 이 휴대 단말 장치는, 상측 케이스(23), 하측 케이스(24), 연결부(여기서는 힌지부)(25), 디스플레이(26), 서브 디 스플레이(27), 픽처 라이트(28), 카메라(29) 등을 포함하고, 본 발명의 표시 장치를 그의 디스플레이(26)나 서브 디스플레이(27)에 이용하는 것에 의해 제작된다.
도 17은 본 발명이 적용된 비디오카메라이며, 본체부(30), 전방을 향한 측면에 피사체 촬영용 렌즈(34), 촬영시의 스타트/스톱 스위치(35), 모니터(36) 등을 포함하고, 본 발명의 표시 장치를 그의 모니터(36)에 이용하는 것에 의해 제작된다.
당업자라면, 다양한 변형, 조합, 서브-조합(sub-combinations) 및 변경이 첨부된 청구항의 보호 범위 내에 있거나, 또는 이들의 등가물인 한에 있어서는, 디자인 요구 및 다른 요인에 따라 발생할 수 있음을 이해해야 할 것이다.
도 1은 일반적인 화소 구성을 도시하는 회로도.
도 2는 도 1에 도시한 화소 회로의 동작 설명에 제공되는 타이밍 차트.
도 3a는 본 발명의 일 실시형태에 따른 표시 장치의 전체 구성을 도시하는 블록도.
도 3b는 본 발명의 일 실시형태에 따른 표시 장치의 일 예의 회로도.
도 4a는 도 3b에 도시한 실시형태의 동작 설명에 제공되는 타이밍 차트.
도 4b는 마찬가지로 동작 설명에 제공되는 회로도.
도 4c는 마찬가지로 동작 설명에 제공되는 회로도.
도 4d는 마찬가지로 동작 설명에 제공되는 회로도.
도 4e는 마찬가지로 동작 설명에 제공되는 회로도.
도 4f는 마찬가지로 동작 설명에 제공되는 회로도.
도 4g는 마찬가지로 동작 설명에 제공되는 회로도.
도 4h는 마찬가지로 동작 설명에 제공되는 회로도.
도 4i는 마찬가지로 동작 설명에 제공되는 회로도.
도 4j는 마찬가지로 동작 설명에 제공되는 회로도.
도 4k는 마찬가지로 동작 설명에 제공되는 회로도.
도 4l은 마찬가지로 동작 설명에 제공되는 회로도.
도 5는 본 발명의 일 실시형태에 따른 표시 장치의 동작 설명에 이용되는 그래프.
도 6a는 표시 장치의 구동 방법의 참고 예를 도시하는 타이밍 차트.
도 6b는 참고 예의 동작 설명에 이용되는 회로도.
도 6c는 마찬가지로 참고 예의 동작 설명에 제공되는 회로도.
도 6d는 마찬가지로 참고 예의 동작 설명에 제공되는 회로도.
도 6e는 마찬가지로 참고 예의 동작 설명에 제공되는 회로도.
도 6f는 마찬가지로 참고 예의 동작 설명에 제공되는 회로도.
도 6g는 마찬가지로 참고 예의 동작 설명에 제공되는 회로도.
도 6h는 마찬가지로 참고 예의 동작 설명에 제공되는 회로도.
도 6i는 마찬가지로 참고 예의 동작 설명에 제공되는 회로도.
도 7은 구동용 트랜지스터의 전류/전압 특성을 도시하는 그래프.
도 8a는 마찬가지로 구동용 트랜지스터의 전류/전압 특성을 도시하는 그래프.
도 8b는 본 발명에 따른 표시 장치의 동작 설명에 이용되는 회로도.
도 8c는 마찬가지로 동작 설명에 이용되는 전류/전압 특성 그래프.
도 9a는 발광 소자의 전류/전압 특성을 도시하는 그래프.
도 9b는 구동용 트랜지스터의 부트스트랩 동작을 도시하는 파형도.
도 9c는 본 발명에 따른 표시 장치의 동작 설명에 이용되는 회로도.
도 10은 본 발명에 따른 표시 장치의 다른 실시형태를 도시하는 회로도.
도 11은 본 발명에 따른 표시 장치의 디바이스 구성을 도시하는 단면도.
도 12는 본 발명에 따른 표시 장치의 모듈 구성을 도시하는 평면도.
도 13은 본 발명의 일 실시형태에 따른 표시 장치를 구비한 텔레비전을 도시하는 사시도.
도 14는 본 발명의 일 실시형태에 따른 표시 장치를 구비한 디지털 스틸 카메라를 도시하는 사시도.
도 15는 본 발명의 일 실시형태에 따른 표시 장치를 구비한 노트북형 퍼스털 컴퓨터를 도시하는 사시도.
도 16은 본 발명의 일 실시형태에 따른 표시 장치를 구비한 휴대 단말 장치를 도시하는 모식도.
도 17은 본 발명의 일 실시형태의 표시 장치를 구비한 비디오 카메라를 도시하는 사시도.
※ 도면의 주요 부분에 대한 부호의 설명 ※
100: 표시 장치 101: 화소
102: 화소 어레이부 103: 수평 셀렉터
104: 라이트 스캐너 105: 전원 스캐너
3A: 샘플링용 트랜지스터 3B: 구동용 트랜지스터
3C: 보존유지 커패시터 3D: 발광 소자

Claims (7)

  1. 화소 어레이부와 이것을 구동하는 구동부로 이루어지며,
    상기 화소 어레이부는, 행모양(行狀)의 주사선과, 열모양(列狀)의 신호선과, 양자가 교차하는 부분에 배치된 행렬모양(行列狀)의 화소와, 화소의 각 행에 대응하여 배치된 전원선을 구비하고,
    상기 구동부는, 각 주사선에 수평 주기(水平周期)로 순차(順次) 제어 신호를 공급해서 화소를 행단위로 선순차 주사하는 주(主)스캐너와, 그 선순차 주사에 맞추어 각 전원선에 제1 전위와 제2 전위로 전환(切換)되는 전원 전압을 공급하는 전원 스캐너와,
    그 선순차 주사에 맞추어 각 수평 주기 내에서 영상 신호로 되는 신호 전위와, 그 제2 전위와는 다른 기준 전위를 전환하여 열모양의 신호선에 공급하는 신호 셀렉터를 구비하고,
    상기 화소는, 발광소자와, 샘플링용 트랜지스터와, 구동용 트랜지스터와, 보존유지 커패시터를 포함하고,
    상기 샘플링용 트랜지스터는, 그의 게이트가 그 주사선에 접속되고, 그의 소스 및 드레인의 한쪽이 그 신호선에 접속되고, 다른쪽이 그 구동용 트랜지스터의 게이트에 접속되고,
    상기 구동용 트랜지스터는, 그의 소스가 그 발광 소자에 접속되고, 그의 드레인이 그 전원선에 접속되고,
    상기 보존유지 커패시터는, 그 구동용 트랜지스터의 소스와 게이트 사이에 접속되고,
    상기 샘플링용 트랜지스터는, 그 주사선으로부터 공급된 제어 신호에 따라서 도통(導通)하고, 그 신호선으로부터 공급된 신호 전위를 샘플링해서 그 보존유지 커패시터에 보존유지하고,
    상기 구동용 트랜지스터는, 제1 전위에 있는 그 전원선으로부터 전류의 공급을 받고 그 보존유지된 신호 전위에 따라 구동 전류를 그 발광 소자에 흐르게 하고,
    상기 주스캐너는, 그 전원선이 제2 전위에 있고 또한 그 신호선이 기준 전위에 있는 시간대에서 그 샘플링용 트랜지스터를 도통시키는 제어 신호를 출력해서, 그 구동용 트랜지스터의 게이트를 그 기준 전위에 세트하고 또한 소스를 그 제2 전위에 세트하고,
    상기 주스케너는, 그 전원선이 제1 전위에 있고 또한 그 신호선이 기준 전위에 있는 시간대에서 그 샘플링용 트랜지스터를 도통시키는 제어 신호를 출력해서, 그 구동용 트랜지스터의 소스 전위를 기준 전위를 향해서 변화시키는 보정 동작을 행하고,
    상기 주스캐너는, 신호 전위의 샘플링에 선행하는 기간에서 보정 동작을 복수회 행하여 그 구동용 트랜지스터의 게이트와 소스 사이에 발생하는 전압을 그 보존유지 커패시터에 보존유지하는, 표시장치.
  2. 제 1항에 있어서, 상기 주스캐너는, 그 신호선이 기준 전위에 있는 시간대에서 그 제어 신호를 복수회 출력해서 그 샘플링용 트랜지스터를 도통시키고, 이것에 의해 그 구동용 트랜지스터의 게이트 전위를 매번 동일한 기준 전위에 고정하는 한편, 그 구동용 트랜지스터의 소스 전위를 그의 게이트 전위를 향해서 근접시켜 가는, 표시 장치.
  3. 제 1항에 있어서, 상기 주스캐너는, 그 신호선이 기준 전위로부터 신호 전위로 변화하여 확정되어 있는 시간대에 그 샘플링용 트랜지스터를 도통 상태로 하기 위해서, 그 시간대보다 펄스폭이 짧은 그 제어 신호를 그 주사선에 출력하고, 상기 구동용 트랜지스터의 게이트에 신호 전위를 기입하면서, 그 구동용 트랜지스터의 소스 전위를 그 신호 전위에 근접시키는, 표시장치.
  4. 제 1항에 있어서, 상기 주스캐너는 그 전원선이 제1 전위에 있는 상태에서 그 구동 트랜지스터의 게이트 전위가 신호 전위로 확정 된 시점에서, 그 샘플링용 트랜지스터를 비도통 상태로 해서 그 구동용 트랜지스터의 게이트를 그 신호선으로부터 전기적으로 분리(disconnect)하고, 이것에 의해 그 구동용 트랜지스터의 소스 전위의 변동에 게이트 전위가 연동하고 게이트와 소스 사이의 전압을 일정하게 유지(maintain)하는, 표시장치.
  5. 화소 어레이부와 이것을 구동하는 구동부로 이루어지며,
    상기 화소 어레이부는, 행모양의 주사선과, 열모양의 신호선과, 양자가 교차하는 부분에 배치된 행렬모양의 화소와, 화소의 각 행에 대응하여 배치된 전원선을 구비하고,
    상기 구동부는, 각 주사선에 수평 주기로 순차 제어 신호를 공급해서 화소를 행 단위로 선순차 주사하는 주스캐너와, 그 선순차 주사에 맞추어 각 전원선에 제1 전위와 제2 전위로 전환되는 전원 전압을 공급하는 전원 스캐너와,
    그 선순차 주사에 맞추어 각 수평 주기내에서 영상 신호로 되는 신호 전위와, 그 제2 전위와는 다른 기준 전위를 전환하여 열모양의 신호선에 공급하는 신호 셀렉터를 구비하고,
    상기 화소는, 발광소자와, 샘플링용 트랜지스터와, 구동용 트랜지스터와, 보존유지 커패시터를 포함하고,
    상기 샘플링용 트랜지스터는, 그의 게이트가 그 주사선에 접속되고, 그의 소스 및 드레인의 한쪽이 그 신호선에 접속되고, 다른쪽이 그 구동용 트랜지스터의 게이트에 접속되고,
    상기 구동용 트랜지스터는, 그의 소스가 그 발광 소자에 접속되고, 그의 드레인이 그 전원선에 접속되고,
    상기 보존유지 커패시터는, 그 구동용 트랜지스터의 소스와 게이트의 사이에 접속되어 있는 표시 장치의 구동 방법으로서,
    그 주사선으로부터 공급된 제어 신호에 따라서 상기 샘플링용 트랜지스터를 도통시키는 단계와,
    그 신호선으로부터 공급된 신호 전위를 샘플링해서 그 보존유지 커패시터에 보존유지하는 단계와,
    상기 구동용 트랜지스터가, 제1 전위에 있는 그 전원선으로부터 전류의 공급을 받고 그 보존유지된 신호 전위에 따라서 구동 전류를 그 발광 소자에 흐르게 하는 단계와,
    상기 주스캐너가, 그 전원선이 제2 전위에 있고 또한 그 신호선이 기준 전위에 있는 시간대에서 그 샘플링용 트랜지스터를 도통시키는 제어 신호를 출력해서, 그 구동용 트랜지스터의 게이트를 그 기준 전위에 세트하고 또한 소스를 그 제2 전위에 세트하는 단계와,
    그 전원선이 제1 전위에 있고 또한 그 신호선이 기준 전위에 있는 시간대에서 그 샘플링용 트랜지스터를 도통시키기 위해 상기 주스캐너로부터 제어 신호를 출력해서, 그 구동용 트랜지스터의 소스 전위를 기준 전위를 향해서 변화시키는 보정 동작을 행하는 단계와,
    상기 주스캐너가 신호 전위의 샘플링에 선행하는 기간에서 그 보정 동작을 복수회 행하여 그 구동용 트랜지스터의 게이트와 소스 사이에 발생하는 전압을 그 보존유지 커패시터에 보존유지하는 단계를 포함하는, 표시장치의 구동 방법.
  6. 제 1항에 기재된 표시 장치를 구비한 전자 기기.
  7. 삭제
KR1020070076255A 2006-08-01 2007-07-30 표시장치 및 그 구동 방법과 전자 기기 KR101360308B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006209326A JP4203772B2 (ja) 2006-08-01 2006-08-01 表示装置およびその駆動方法
JPJP-P-2006-00209326 2006-08-01

Publications (2)

Publication Number Publication Date
KR20080012192A KR20080012192A (ko) 2008-02-11
KR101360308B1 true KR101360308B1 (ko) 2014-02-10

Family

ID=39028630

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070076255A KR101360308B1 (ko) 2006-08-01 2007-07-30 표시장치 및 그 구동 방법과 전자 기기

Country Status (5)

Country Link
US (2) US8072399B2 (ko)
JP (1) JP4203772B2 (ko)
KR (1) KR101360308B1 (ko)
CN (1) CN101131804B (ko)
TW (1) TWI380262B (ko)

Families Citing this family (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4984715B2 (ja) * 2006-07-27 2012-07-25 ソニー株式会社 表示装置の駆動方法、及び、表示素子の駆動方法
JP5114889B2 (ja) * 2006-07-27 2013-01-09 ソニー株式会社 表示素子及び表示素子の駆動方法、並びに、表示装置及び表示装置の駆動方法
JP4915194B2 (ja) * 2006-09-27 2012-04-11 ソニー株式会社 表示装置
JP4915195B2 (ja) * 2006-09-27 2012-04-11 ソニー株式会社 表示装置
JP5055963B2 (ja) * 2006-11-13 2012-10-24 ソニー株式会社 表示装置及び表示装置の駆動方法
JP4984863B2 (ja) * 2006-12-08 2012-07-25 ソニー株式会社 表示装置とその駆動方法
JP2008158378A (ja) * 2006-12-26 2008-07-10 Sony Corp 表示装置及びその駆動方法
JP2009031620A (ja) 2007-07-30 2009-02-12 Sony Corp 表示装置及び表示装置の駆動方法
JP4978435B2 (ja) * 2007-11-14 2012-07-18 ソニー株式会社 表示装置、表示装置の駆動方法および電子機器
JP2009157019A (ja) * 2007-12-26 2009-07-16 Sony Corp 表示装置と電子機器
JP5217500B2 (ja) * 2008-02-28 2013-06-19 ソニー株式会社 Ｅｌ表示パネルモジュール、ｅｌ表示パネル、集積回路装置、電子機器及び駆動制御方法
JP4538767B2 (ja) 2008-03-25 2010-09-08 ソニー株式会社 表示装置の製造方法および表示装置、ならびに薄膜トランジスタ基板の製造方法および薄膜トランジスタ基板
JP4826597B2 (ja) * 2008-03-31 2011-11-30 ソニー株式会社 表示装置
JP2009244665A (ja) 2008-03-31 2009-10-22 Sony Corp パネルおよび駆動制御方法
JP4780134B2 (ja) 2008-04-09 2011-09-28 ソニー株式会社 画像表示装置及び画像表示装置の駆動方法
KR101463620B1 (ko) * 2008-05-16 2014-12-05 엘지디스플레이 주식회사 유기발광 표시장치 및 그 구동 방법
JP4640449B2 (ja) * 2008-06-02 2011-03-02 ソニー株式会社 表示装置及びその駆動方法と電子機器
JP2009300697A (ja) * 2008-06-12 2009-12-24 Sony Corp 表示装置およびその駆動方法ならびに電子機器
JP2009300853A (ja) * 2008-06-16 2009-12-24 Sony Corp 表示装置およびその駆動方法ならびに電子機器
JP2010002498A (ja) 2008-06-18 2010-01-07 Sony Corp パネルおよび駆動制御方法
JP2010008523A (ja) * 2008-06-25 2010-01-14 Sony Corp 表示装置
JP2010008521A (ja) * 2008-06-25 2010-01-14 Sony Corp 表示装置
JP2010014746A (ja) * 2008-06-30 2010-01-21 Sony Corp 表示装置およびその駆動方法ならびに電子機器
JP2010014747A (ja) * 2008-06-30 2010-01-21 Sony Corp 表示装置およびその駆動方法ならびに電子機器
JP4784780B2 (ja) * 2008-06-30 2011-10-05 ソニー株式会社 表示装置およびその駆動方法ならびに電子機器
JP5359073B2 (ja) * 2008-07-09 2013-12-04 ソニー株式会社 表示装置
JP2010038928A (ja) * 2008-07-31 2010-02-18 Sony Corp 表示装置およびその駆動方法ならびに電子機器
JP2010048865A (ja) * 2008-08-19 2010-03-04 Sony Corp 表示装置、表示駆動方法
JP4640472B2 (ja) 2008-08-19 2011-03-02 ソニー株式会社 表示装置、表示駆動方法
JP2010048866A (ja) * 2008-08-19 2010-03-04 Sony Corp 表示装置、表示駆動方法
JP5369552B2 (ja) * 2008-09-04 2013-12-18 セイコーエプソン株式会社 画素回路の駆動方法、発光装置および電子機器
JP2010107630A (ja) * 2008-10-29 2010-05-13 Sony Corp 画像表示装置及び画像表示装置の駆動方法
JP5088294B2 (ja) * 2008-10-29 2012-12-05 ソニー株式会社 画像表示装置及び画像表示装置の駆動方法
JP2010117475A (ja) 2008-11-12 2010-05-27 Sony Corp 表示装置、電子機器および表示装置の駆動方法
JP4957713B2 (ja) 2008-12-08 2012-06-20 ソニー株式会社 有機エレクトロルミネッセンス表示装置の駆動方法
JP5239812B2 (ja) * 2008-12-11 2013-07-17 ソニー株式会社 表示装置、表示装置の駆動方法および電子機器
JP2010145578A (ja) * 2008-12-17 2010-07-01 Sony Corp 表示装置、表示装置の駆動方法および電子機器
JP2010224416A (ja) 2009-03-25 2010-10-07 Sony Corp 表示装置および電子機器
JP2010250267A (ja) 2009-03-25 2010-11-04 Sony Corp 表示装置および電子機器
JP2010237362A (ja) * 2009-03-31 2010-10-21 Sony Corp パネル及びその制御方法、表示装置、並びに電子機器
JP5230807B2 (ja) 2009-05-25 2013-07-10 パナソニック株式会社 画像表示装置
JP5293417B2 (ja) 2009-06-03 2013-09-18 ソニー株式会社 表示装置の駆動方法
JP5310317B2 (ja) * 2009-07-02 2013-10-09 ソニー株式会社 表示装置および電子機器
KR20110013693A (ko) * 2009-08-03 2011-02-10 삼성모바일디스플레이주식회사 유기 전계발광 표시장치 및 그의 구동방법
KR101056281B1 (ko) 2009-08-03 2011-08-11 삼성모바일디스플레이주식회사 유기 전계발광 표시장치 및 그의 구동방법
JP5493741B2 (ja) 2009-11-11 2014-05-14 ソニー株式会社 表示装置およびその駆動方法ならびに電子機器
US8681082B2 (en) 2009-11-11 2014-03-25 Sony Corporation Display device and drive method therefor, and electronic unit
JP5305105B2 (ja) * 2009-11-11 2013-10-02 ソニー株式会社 表示装置およびその駆動方法ならびに電子機器
JP2011135523A (ja) * 2009-12-25 2011-07-07 Sony Corp 駆動回路および表示装置
JP2011175103A (ja) * 2010-02-24 2011-09-08 Sony Corp 画素回路、表示装置およびその駆動方法ならびに電子機器
MY155668A (en) 2010-04-02 2015-11-13 Sharp Kk Display device and drive method therefor
JP5716292B2 (ja) 2010-05-07 2015-05-13 ソニー株式会社 表示装置、電子機器、表示装置の駆動方法
KR101645404B1 (ko) 2010-07-06 2016-08-04 삼성디스플레이 주식회사 유기 전계발광 표시장치
JP5554411B2 (ja) 2010-07-12 2014-07-23 シャープ株式会社 表示装置およびその駆動方法
US8933865B2 (en) 2010-10-21 2015-01-13 Sharp Kabushiki Kaisha Display device and drive method therefor
TWI424412B (zh) * 2010-10-28 2014-01-21 Au Optronics Corp 有機發光二極體之像素驅動電路
JP5821226B2 (ja) * 2010-11-17 2015-11-24 セイコーエプソン株式会社 電気光学装置、電子機器および電気光学装置の駆動方法
JP5919723B2 (ja) 2011-10-19 2016-05-18 ソニー株式会社 表示パネル、表示装置および電子機器
JP2013089510A (ja) 2011-10-19 2013-05-13 Sony Corp 表示パネル、表示装置および電子機器
JP2013092674A (ja) 2011-10-26 2013-05-16 Sony Corp 駆動回路、駆動方法、表示装置および電子機器
TWI447696B (zh) * 2012-05-02 2014-08-01 Au Optronics Corp 有機發光二極體顯示面板的驅動方法
JP2013240002A (ja) 2012-05-17 2013-11-28 Sony Corp 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
US20140278666A1 (en) * 2013-03-12 2014-09-18 Microsoft Corporation Enhanced calendar views with event peeks
KR102068263B1 (ko) * 2013-07-10 2020-01-21 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 구동 방법
CN103761713A (zh) * 2014-01-21 2014-04-30 中国石油大学(华东) 一种微观驱油实验图像亮度不均匀的校正方法
JP2016177280A (ja) 2015-03-18 2016-10-06 株式会社半導体エネルギー研究所 表示装置および電子機器、並びに表示装置の駆動方法
JP2016206659A (ja) 2015-04-16 2016-12-08 株式会社半導体エネルギー研究所 表示装置および電子機器、並びに表示装置の駆動方法
JP6867737B2 (ja) 2016-08-30 2021-05-12 ソニーセミコンダクタソリューションズ株式会社 表示装置及び電子機器
CN106650107B (zh) * 2016-12-26 2020-06-16 北京华大九天软件有限公司 一种集成电路版图精确定位短路点的方法
CN107301840B (zh) * 2017-08-11 2020-04-14 京东方科技集团股份有限公司 一种像素补偿电路及方法、显示驱动装置和显示装置
CN110310608B (zh) * 2018-03-27 2021-01-05 京东方科技集团股份有限公司 液晶显示面板的控制电路、测试设备和测试方法
JP2020012934A (ja) * 2018-07-17 2020-01-23 株式会社Ｊｏｌｅｄ 表示パネルの駆動方法、駆動回路および表示装置
DE112021001726T5 (de) 2020-03-19 2023-01-12 Sony Semiconductor Solutions Corporation Anzeigevorrichtung und elektronische vorrichtung
TWI789846B (zh) * 2021-07-27 2023-01-11 友達光電股份有限公司 驅動電路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60134293A (ja) * 1983-12-22 1985-07-17 シャープ株式会社 液晶表示装置の駆動方法
JPS63287829A (ja) * 1987-05-20 1988-11-24 Seiko Instr & Electronics Ltd 電気光学装置
JP2003271095A (ja) 2002-03-14 2003-09-25 Nec Corp 電流制御素子の駆動回路及び画像表示装置
JP2006133542A (ja) 2004-11-08 2006-05-25 Sony Corp 画素回路及び表示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3705123B2 (ja) * 2000-12-05 2005-10-12 セイコーエプソン株式会社 電気光学装置、階調表示方法および電子機器
JP3956347B2 (ja) 2002-02-26 2007-08-08 インターナショナル・ビジネス・マシーンズ・コーポレーション ディスプレイ装置
JP4195337B2 (ja) 2002-06-11 2008-12-10 三星エスディアイ株式会社 発光表示装置及びその表示パネルと駆動方法
JP2004093682A (ja) 2002-08-29 2004-03-25 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示パネル、ｅｌ表示パネルの駆動方法、ｅｌ表示装置の駆動回路およびｅｌ表示装置
JP3832415B2 (ja) 2002-10-11 2006-10-11 ソニー株式会社 アクティブマトリクス型表示装置
JP4049018B2 (ja) * 2003-05-19 2008-02-20 ソニー株式会社 画素回路、表示装置、および画素回路の駆動方法
DE102004002587B4 (de) * 2004-01-16 2006-06-01 Novaled Gmbh Bildelement für eine Aktiv-Matrix-Anzeige
US7663615B2 (en) * 2004-12-13 2010-02-16 Casio Computer Co., Ltd. Light emission drive circuit and its drive control method and display unit and its display drive method
JP4501839B2 (ja) * 2005-01-17 2010-07-14 セイコーエプソン株式会社 電気光学装置、駆動回路及び電子機器
JP5037795B2 (ja) * 2005-03-17 2012-10-03 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60134293A (ja) * 1983-12-22 1985-07-17 シャープ株式会社 液晶表示装置の駆動方法
JPS63287829A (ja) * 1987-05-20 1988-11-24 Seiko Instr & Electronics Ltd 電気光学装置
JP2003271095A (ja) 2002-03-14 2003-09-25 Nec Corp 電流制御素子の駆動回路及び画像表示装置
JP2006133542A (ja) 2004-11-08 2006-05-25 Sony Corp 画素回路及び表示装置

Also Published As

Publication number Publication date
US8659515B2 (en) 2014-02-25
KR20080012192A (ko) 2008-02-11
CN101131804B (zh) 2010-06-23
TW200813967A (en) 2008-03-16
JP4203772B2 (ja) 2009-01-07
US20120038620A1 (en) 2012-02-16
CN101131804A (zh) 2008-02-27
TWI380262B (en) 2012-12-21
US20080030436A1 (en) 2008-02-07
JP2008033193A (ja) 2008-02-14
US8072399B2 (en) 2011-12-06

Similar Documents

Publication Publication Date Title
KR101360308B1 (ko) 표시장치 및 그 구동 방법과 전자 기기
KR101360303B1 (ko) 표시 장치 및 전자 기기
KR101402815B1 (ko) 표시 장치, 그 구동 방법 및 전자 장치
JP4306753B2 (ja) 表示装置及びその駆動方法と電子機器
KR101414127B1 (ko) 표시장치 및 그 구동방법과 전자기기
KR101424693B1 (ko) 표시장치 및 그 구동방법
KR101425892B1 (ko) 표시장치, 표시장치 구동방법 및 전자기기
JP5194781B2 (ja) 表示装置及びその駆動方法と電子機器
JP2008287141A (ja) 表示装置及びその駆動方法と電子機器
KR20080057144A (ko) 표시장치, 표시장치의 구동방법 및 전자기기
JP2008241855A (ja) 表示装置、表示装置の駆動方法および電子機器
KR101497538B1 (ko) 표시장치 및 전자기기
KR101516435B1 (ko) 표시 장치 및 그 구동 방법과 전자 기기
JP2008241783A (ja) 表示装置及びその駆動方法と電子機器
TWI410927B (zh) 顯示裝置、顯示裝置之驅動方法及電子裝置
JP2008203661A (ja) 表示装置及びその駆動方法
KR101502851B1 (ko) 표시장치, 그 표시장치 구동방법 및 전자기기
JP4985303B2 (ja) 表示装置及びその駆動方法と電子機器
JP2008203655A (ja) 表示装置及びその駆動方法
KR20090104664A (ko) 패널 및 구동 제어 방법
JP2010122604A (ja) 表示装置及び電子機器
JP2010113233A (ja) 表示装置と電子機器
JP2009244481A (ja) 表示装置及びその駆動方法と電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180126

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200128

Year of fee payment: 7