JP5369552B2 - 画素回路の駆動方法、発光装置および電子機器 - Google Patents

Description

本発明は、有機ＥＬ（Electroluminescence）素子などの発光素子を駆動する技術に関する。

発光素子に供給される駆動電流の電流量を駆動トランジスタが制御する発光装置においては、駆動トランジスタや発光素子の電気的な特性の誤差（目標値からの相違や各素子間のバラツキ）が問題となる。特許文献１には、駆動トランジスタのゲート−ソース間に介在する保持容量の両端間の電圧を、駆動トランジスタの閾値電圧に設定してから階調値に応じた電圧に変化させることで、駆動トランジスタの閾値電圧および移動度の誤差（ひいては駆動電流の電流量の誤差）を補償する技術が開示されている。
特開２００７−３１０３１１号公報

しかし、特許文献１の技術で駆動電流の誤差が有効に補償されるのは特定の階調値が指定された場合に限定され、階調値によっては駆動電流の誤差を解消できない場合がある。以上の事情に鑑みて、本発明は、複数の階調値について駆動電流の誤差を抑制することを目的とする。

以上の課題を解決するために、本発明の第１の態様に係る画素回路の駆動方法は、相互に直列に接続された発光素子および駆動トランジスタと、発光素子と駆動トランジスタとの間の経路と駆動トランジスタのゲートとの間に介在する保持容量とを含む画素回路を駆動する方法であって、駆動トランジスタを導通させるとともに当該駆動トランジスタのゲートに基準電位（例えば基準電位ＶREF）を供給することで保持容量の両端間の電圧を駆動トランジスタの閾値電圧に漸近させる第１補償動作を補償期間において実行し、補償期間の経過後の書込期間において、駆動トランジスタのゲートの電位を、当該画素回路に指定された階調値に応じた階調電位に変化させるとともに、保持容量の両端間の電圧を駆動トランジスタの閾値電圧に漸近させる第２補償動作を、当該階調値に応じて可変に設定された時間長（例えば時間長ｔb）にわたって実行し、書込期間の経過後の駆動期間において、駆動トランジスタのゲートに対する電位の供給を停止することで、保持容量の両端間の電圧に応じた駆動電流を発光素子に供給する。以上の駆動方法においては、第２補償動作の時間長が階調値（あるいは階調電位）に応じて可変に設定されるから、複数の階調値について駆動電流の誤差を有効に抑制することが可能である。

さらに詳述すると、書込期間において階調電位を供給したときの保持容量の両端間の電圧の変化量（例えば電圧ＶIN）が大きいほど、駆動電流の誤差を抑制できる第２補償動作の時間長が短くなるという傾向を前提とすれば、書込期間において階調電位を供給したときの保持容量の両端間の電圧の変化量（例えば電圧ＶIN）が大きいほど第２補償動作の時間長が短くなるように、当該画素回路に指定された階調値に応じて第２補償動作の時間長を可変に設定する。例えば、書込期間において階調電位を供給したときの保持容量の両端間の電圧の変化量と第２補償動作の時間長との乗算値が所定値に近づくように、当該画素回路に指定された階調値に応じて第２補償動作の時間長を可変に設定する。

ところで、階調値が小さいほど、駆動電流の誤差が抑制される第２補償動作の時間長が長くなるという傾向のもとで、階調値が小さい場合にも駆動電流の誤差を最小化しようとすれば、過度に長い時間長を第２補償動作のために確保する必要がある。そこで、本発明の好適な態様においては、階調値が所定値を下回る場合に、第２補償動作の時間長を、階調値に依存しない所定値（例えば図１０の時間長ｔmax）に設定する（すなわち、第２補償動作の時間長に上限を設定する）。以上の駆動方法によれば、階調値が小さい場合にも第２補償動作の時間長が適度な長さに抑制されるという利点がある。

本発明の好適な態様において、補償期間では、保持容量の両端間の電圧を、第１補償動作によって駆動トランジスタの閾値電圧に設定する。以上の態様においては、駆動トランジスタの閾値電圧の誤差が第１補償動作で正確に補償されるという利点がある。以上の態様の具体例は、例えば第１実施形態として後述される。なお、保持容量の両端間の電圧が駆動トランジスタの閾値電圧に完全に合致するためには論理上は無限の時間長が必要となるから、本発明において「保持容量の両端間の電圧を駆動トランジスタの閾値電圧に設定する」とは、保持容量の両端間の電圧が駆動トランジスタの閾値電圧に充分に接近した状態（実質的に閾値電圧に到達した状態）を意味する。

本発明の別の態様において、補償期間では、階調値に応じて可変に設定された時間長（例えば図１７の時間長ｔ1）にわたって第１補償動作を実行する。以上の態様においては、第１補償動作および第２補償動作の双方の時間長が階調値に応じて可変に設定されるから、第１補償動作の時間長のみを調整する場合と比較して広い範囲にわたる階調値について駆動電流の誤差を抑制することが可能である。なお、以上の態様の具体例は第４実施形態として後述される。

本発明の第２の態様に係る画素回路の駆動方法は、複数の画素回路の各々について、当該画素回路に指定された階調値に応じた階調電位を信号線から当該画素回路の駆動トランジスタのゲートに供給することで、保持容量の両端間の電圧を駆動トランジスタの閾値電圧に漸近させる第２補償動作を、第１期間（例えば図１４の期間ｈ1）と第２期間（例えば図１４の期間ｈ2）とを各々が含む複数の単位期間のうち当該画素回路に対応する単位期間の第２期間において、当該階調値に応じて可変に設定された時間長にわたって実行する一方、駆動トランジスタを導通させるとともに駆動トランジスタのゲートに信号線から基準電位を供給することで保持容量の両端間の電圧を駆動トランジスタの閾値電圧に漸近させる第１補償動作を、当該画素回路に対応する単位期間の第２期間の開始前の２以上の第１期間において間欠的に実行し、当該画素回路に対応する単位期間の第２期間の経過後に、当該画素回路の駆動トランジスタのゲートに対する電位の供給を停止することで、保持容量の両端間の電圧に応じた駆動電流を発光素子に供給する。

第２の態様においては、第２補償動作の時間長が階調値（あるいは階調電位）に応じて可変に設定されるから、第１の態様に係る駆動方法と同様に、複数の階調値について駆動電流の誤差を有効に抑制することが可能である。さらに、複数の単位期間の第１期間にわたって第１補償動作が間欠的に実行されるから、保持容量の両端間の電圧を第１補償動作で駆動トランジスタの閾値電圧に充分に接近させることができる。なお、以上の駆動方法の具体例は、例えば第２実施形態として後述される。また、共通の信号線が基準電位の供給と階調電位の供給とに兼用されるから、基準電位と階調電位とが別個の配線で各画素回路に供給される構成と比較して、画素回路の構成が簡素化されるという利点もある。なお、第１期間と第２期間との先後および比率や第１補償動作を実行する単位期間の個数は本発明において任意である。

本発明の第３の態様に係る画素回路の駆動方法は、複数の画素回路の各々について、当該画素回路に指定された階調値に応じた階調電位を信号線から当該画素回路の駆動トランジスタのゲートに供給することで、保持容量の両端間の電圧を駆動トランジスタの閾値電圧に漸近させる第２補償動作を、複数の単位期間のうち当該画素回路に対応する単位期間において、当該階調値に応じて可変に設定された時間長にわたって実行する一方、駆動トランジスタを導通させるとともに駆動トランジスタのゲートに給電線（例えば図１５の給電線５４）から基準電位を供給することで保持容量の両端間の電圧を駆動トランジスタの閾値電圧に漸近させる第１補償動作を、当該画素回路に対応する単位期間の開始前の２以上の単位期間にわたって実行し、当該画素回路に対応する単位期間の経過後に、当該画素回路の駆動トランジスタのゲートに対する電位の供給を停止することで、保持容量の両端間の電圧に応じた駆動電流を発光素子に供給する。

第３の態様においては、第２補償動作の時間長が階調値（あるいは階調電位）に応じて可変に設定されるから、第１の態様に係る駆動方法と同様に、複数の階調値について駆動電流の誤差を有効に抑制することが可能である。さらに、複数の単位期間の第１期間にわたって第１補償動作が間欠的に実行されるから、保持容量の両端間の電圧を第１補償動作で駆動トランジスタの閾値電圧に充分に接近させることができる。また、第２補償動作の時間長を最長で単位期間の全体の時間長まで設定できる（第２補償動作の時間長の変化幅を充分に確保できる）という利点もある。なお、第１補償動作を実行する単位期間の個数は本発明において任意である。

なお、第１の態様に係る画素回路の駆動方法において、第１補償動作が複数の単位期間にて実行されるか１個の単位期間にて実行されるか（補償期間が複数の単位期間にわたるか１個の単位期間に包含されるか）は不問であるから、第２の態様および第３の態様に係る駆動方法は、第１の態様に係る駆動方法の範囲に包含される。

本発明の第１の態様に係る発光装置は、相互に直列に接続された発光素子および駆動トランジスタと、発光素子と駆動トランジスタとの間の経路と駆動トランジスタのゲートとの間に介在する保持容量とを含む画素回路と、本発明の第１の態様に係る駆動方法を実行する駆動回路とを具備する。第１の態様に係る発光装置によれば、第１の態様に係る駆動方法と同様の効果が実現される。

本発明の第２の態様に係る発光装置は、相互に直列に接続された発光素子および駆動トランジスタと、発光素子と駆動トランジスタとの間の経路と駆動トランジスタのゲートとの間に介在する保持容量とを各々が含む複数の画素回路と、本発明の第２の態様に係る駆動方法を実行する駆動回路とを具備する。第２の態様に係る発光装置によれば、第２の態様に係る駆動方法と同様の効果が実現される。

第２の態様に係る発光装置の具体例において、複数の画素回路の各々は、駆動トランジスタのゲートと信号線との間に介在する選択スイッチ（例えば図１３の選択スイッチＴSL）と、駆動トランジスタに流れる電流の経路上に配置された制御スイッチ（例えば図１３の制御スイッチＴCR1）とを含み、駆動回路は、複数の画素回路の各々について、当該画素回路に対応する単位期間の第２期間の開始前の２以上の第１期間において、選択スイッチおよび制御スイッチをオン状態に制御するとともに信号線に基準電位を供給することで第１補償動作を実行させ、当該画素回路に対応する単位期間の第２期間において、選択スイッチおよび制御スイッチをオン状態に制御するとともに信号線に階調電位を供給することで第２補償動作を実行させ、当該画素回路に対応する単位期間の第２期間以外の各第２期間において、選択スイッチをオフ状態に制御する。

本発明の第３の態様に係る発光装置は、相互に直列に接続された発光素子および駆動トランジスタと、発光素子と駆動トランジスタとの間の経路と駆動トランジスタのゲートとの間に介在する保持容量とを各々が含む複数の画素回路と、本発明の第３の態様に係る駆動方法を実行する駆動回路とを具備する。第３の態様に係る発光装置によれば、第３の態様に係る駆動方法と同様の効果が実現される。

第３の態様に係る発光装置の具体例において、複数の画素回路の各々は、駆動トランジスタのゲートと信号線との間に介在する選択スイッチ（例えば図１５の選択スイッチＴSL）と、駆動トランジスタのゲートと給電線との間に介在する制御スイッチ（例えば図１５の制御スイッチＴCR2）とを含み、駆動回路は、複数の画素回路の各々について、当該画素回路に対応する単位期間の開始前の２以上の単位期間において、制御スイッチをオン状態に制御することで第１補償動作を実行させ、当該画素回路に対応する単位期間において、選択スイッチをオン状態に制御するとともに制御スイッチをオフ状態に制御して信号線に階調電位を供給することで第２補償動作を実行させ、当該画素回路に対応する単位期間以外の各単位期間において、選択スイッチをオフ状態に制御する。

以上の各態様に係る発光装置は各種の電子機器に利用される。電子機器の典型例は、発光装置を表示装置として利用した機器である。本発明に係る電子機器としてはパーソナルコンピュータや携帯電話機が例示される。もっとも、本発明に係る発光装置の用途は画像の表示に限定されない。例えば、光線の照射によって感光体ドラムなどの像担持体に潜像を形成するための露光装置（光ヘッド）としても本発明の発光装置が適用される。

＜Ａ：第１実施形態＞
図１は、本発明の第１実施形態に係る発光装置のブロック図である。発光装置１００は、画像を表示する表示体として電子機器に搭載される。図１に示すように、発光装置１００は、複数の画素回路Ｕが配列された素子部１０と、各画素回路Ｕを駆動する駆動回路３０とを具備する。駆動回路３０は、走査線駆動回路３２と信号線駆動回路３４と電位制御回路３６とを含んで構成される。駆動回路３０は、例えば複数の集積回路に分散して実装される。ただし、駆動回路３０の少なくとも一部は、基板上に形成された薄膜トランジスタで構成され得る。

素子部１０には、Ｘ方向に延在するｍ本の走査線１２と、Ｘ方向に交差するＹ方向に延在するｎ本の信号線１４とが形成される（ｍ，ｎは自然数）。複数の画素回路Ｕは、各走査線１２と各信号線１４との交差に配置されて縦ｍ行×横ｎ列の行列状に配列する。また、素子部１０には、走査線１２とともにＸ方向に延在するｍ本の給電線１６が形成される。

走査線駆動回路３２は、所定の順番で順次にアクティブレベル（ハイレベル）となる走査信号ＧA（ＧA[1]〜ＧA[m]）を各走査線１２に出力することで各画素回路Ｕを行単位で順次に選択する。電位制御回路３６は、電位ＶEL（ＶEL[1]〜ＶEL[m]）を生成して各給電線１６に出力する。

信号線駆動回路３４は、画素回路Ｕの動作を規定する信号Ｓ（Ｓ[1]〜Ｓ[n]）を生成して各信号線１４に出力する。図１に示すように、信号線駆動回路３４は、各信号線１４に対応するｎ個の単位回路４０を具備する。第ｊ番目（ｊ＝１〜ｎ）の単位回路４０は信号Ｓ[j]を第ｊ番目の信号線１４に出力する。単位回路４０は、信号Ｓ[j]を、例えば、走査線駆動回路３２による選択行の第ｊ列目の画素回路Ｕに指定された階調値Ｄに対応する電位（以下「階調電位」という）ＶDATAに設定する。

図２は、画素回路Ｕの回路図である。図２においては、第ｉ行（ｉ＝１〜ｍ）に属する第ｊ列の１個の画素回路Ｕのみが代表的に図示されている。図２に示すように、画素回路Ｕは、発光素子Ｅと駆動トランジスタＴDRと選択スイッチＴSLと保持容量Ｃ1とを含んで構成される。発光素子Ｅと駆動トランジスタＴDRとは、給電線１６と給電線１８とを結ぶ経路上に直列に接続される。給電線１８（接地線）には電源回路（図示略）から所定の電位ＶCTが供給される。発光素子Ｅは、相対向する陽極と陰極との間に有機ＥＬ（Electroluminescence）材料の発光層を介在させた有機ＥＬ素子である。図２に示すように、発光素子Ｅには容量Ｃ2（容量値ｃp2）が付随する。

駆動トランジスタＴDRは、給電線１６にドレインが接続されるとともにソースが発光素子Ｅの陽極に接続されたＮチャネル型のトランジスタ（例えば薄膜トランジスタ）である。保持容量Ｃ1（容量値ｃp1）は、駆動トランジスタＴDRのゲートとソースとの間に介在する。選択スイッチＴSLは、信号線１４と駆動トランジスタＴDRのゲートとの間に介在して両者の電気的な接続（導通／非導通）を制御する。選択スイッチＴSLのゲートは走査線１２に接続される。

次に、図３を参照して、第ｉ行に属する第ｊ列目の画素回路Ｕに着目して駆動回路３０の動作（画素回路Ｕを駆動する方法）を説明する。図３に示すように、走査線駆動回路３２は、垂直走査期間内の第ｉ番目の単位期間Ｈ[i]にて走査信号ＧA[i]をアクティブレベル（ハイレベル）に設定する。走査信号ＧA[i]がアクティブレベルに設定されると、第ｉ行に属するｎ個の画素回路Ｕの選択スイッチＴSLが同時にオン状態に変化する。

図３に示すように、単位期間Ｈ[i]は、初期化期間ＰRSと補償期間ＰCPと書込期間ＰWRとを含む。駆動トランジスタＴDRのゲート−ソース間の電圧（すなわち保持容量Ｃ1の両端間の電圧）ＶGSは、初期化期間ＰRSにて所定の電圧に初期化され、初期化期間ＰRSの経過後の補償期間ＰCPにて駆動トランジスタＴDRの閾値電圧ＶTHに漸近する。補償期間ＰCPの経過後の書込期間ＰWRにおいて、駆動トランジスタＴDRの電圧ＶGSは、画素回路Ｕに指定された階調値Ｄに応じた電圧に設定される。単位期間Ｈ[i]の経過後の駆動期間ＰDRにおいては、駆動トランジスタＴDRの電圧ＶGSに応じた駆動電流ＩDRが給電線１６から駆動トランジスタＴDRを経由して発光素子Ｅに供給される。発光素子Ｅは、駆動電流ＩDRに応じた輝度で発光する。以下では、初期化期間ＰRSと補償期間ＰCPと書込期間ＰWRと駆動期間ＰDRとに区分して、画素回路Ｕの具体的な動作を説明する。

［１］初期化期間ＰRS（図４）
図３および図４に示すように、初期化期間ＰRSにおいては、信号線駆動回路３４が信号Ｓ[j]を基準電位ＶREFに設定し、電位制御回路３６が電位ＶEL[i]を電位Ｖ2に設定する。選択スイッチＴSLはオン状態であるから、駆動トランジスタＴDRのゲートの電位ＶGは、信号線１４と選択スイッチＴSLとを介して信号Ｓ[j]の基準電位ＶREFに設定される。また、駆動トランジスタＴDRのソースの電位ＶSは電位Ｖ2に設定される。すなわち、駆動トランジスタＴDRの電圧ＶGS（保持容量Ｃ1の両端間の電圧）は、基準電位ＶREFと電位Ｖ2との差分の電圧ＶGS1（ＶGS1＝ＶREF−Ｖ2）に初期化される。

基準電位ＶREFおよび電位Ｖ2は、以下の数式(1)のように両者の差分の電圧ＶGS1が駆動トランジスタＴDRの閾値電圧ＶTHを充分に上回り、かつ、数式(2)のように発光素子Ｅの両端間の電圧（Ｖ2−ＶCT）が発光素子Ｅの閾値電圧ＶTH_OLEDを充分に下回るように設定される。したがって、初期化期間ＰRSにおいては、駆動トランジスタＴDRがオン状態となり、発光素子Ｅがオフ状態（非発光状態）となる。
ＶGS1＝ＶREF−Ｖ2≫ＶTH ……(1)
Ｖ2−ＶCT≪ＶTH_OLED……(2)

［２］補償期間ＰCP（図５）
図３および図５に示すように、補償期間ＰCPが開始すると、電位制御回路３６は、給電線１６の電位ＶEL[i]（駆動トランジスタＴDRのドレインの電位）を電位Ｖ1に変化させる。図３に示すように、電位Ｖ1は、電位Ｖ2や基準電位ＶREFを充分に上回る。一方、信号線駆動回路３４は、初期化期間ＰRSと同様に信号Ｓ[j]を基準電位ＶREFに維持する。選択スイッチＴSLは補償期間ＰCPでもオン状態を維持するから、駆動トランジスタＴDRのゲートの電位ＶGは基準電位ＶREFに維持される。駆動トランジスタＴDRは初期化期間ＰRSにてオン状態に遷移しているから、以上の状態のもとでは、図５に示すように、以下の数式(3)で表現される電流Ｉdsが駆動トランジスタＴDRのドレインとソースとの間に流れる。数式(3)のμは駆動トランジスタＴDRの移動度である。また、Ｗ/Ｌは、駆動トランジスタＴDRのチャネル長Ｌに対するチャネル幅Ｗの相対比であり、Ｃoxは、駆動トランジスタＴDRのゲート絶縁膜の単位面積あたりの容量である。
Ｉds＝１/２・μ・Ｗ/Ｌ・Ｃox・（ＶGS−ＶTH）^２ ……(3)

給電線１６から駆動トランジスタＴDRを経由して電流Ｉdsが流れることで保持容量Ｃ1および容量Ｃ2に電荷が充電される。したがって、図３に示すように駆動トランジスタＴDRのソースの電位ＶSは徐々に上昇する。駆動トランジスタＴDRのゲートの電位ＶGは基準電位ＶREFに固定されるから、駆動トランジスタＴDRのゲート−ソース間の電圧ＶGSはソースの電位ＶSの上昇とともに低下する。数式(3)から理解されるように電圧ＶGSが低下して閾値電圧ＶTHに接近するほど電流Ｉdsは減少する。したがって、補償期間ＰCPにおいては、駆動トランジスタＴDRの電圧ＶGSを、初期化期間ＰRSにて設定された電圧ＶGS1（ＶGS1＝ＶREF−Ｖ2）から閾値電圧ＶTHに漸近させる動作（以下「第１補償動作」という）が実行される。補償期間ＰCPの時間長は、駆動トランジスタＴDRの電圧ＶGSが補償期間ＰCPの終点にて閾値電圧ＶTHに充分に接近する（理想的には合致する）ように設定される。したがって、駆動トランジスタＴDRは、補償期間ＰCPの終点にて殆どオフ状態となる。

［３］書込期間ＰWR（図６）
図３に示すように、書込期間ＰWRは待機期間ＰWR1と動作期間ＰWR2とに区分される。待機期間ＰWR1は、書込期間ＰWRの始点から時間長ｔaが経過するまでの期間であり、動作期間ＰWR2は、書込期間ＰWRの残余の期間（待機期間ＰWR1の終点から書込期間ＰWRの終点までの時間長ｔbの期間）である。動作期間ＰWR2の時間長ｔbは、画素回路Ｕに指定された階調値Ｄに応じて可変に設定される。すなわち、図３に示すように、階調値Ｄが高階調（高輝度）を指定する場合の時間長ｔbは、階調値Ｄが低階調（低輝度）を指定する場合の時間長ｔbと比較して短い。書込期間ＰWRの時間長は固定値であるから、待機期間ＰWR1の時間長ｔaは時間長ｔb（階調値Ｄ）に応じて変化する。なお、動作期間ＰWR2の時間長ｔbの設定については後述する。

図３に示すように、待機期間ＰWR1では補償期間ＰCPの状態が維持される。すなわち、駆動トランジスタＴDRのゲートに対する基準電位ＶREFの供給が継続されたまま、駆動トランジスタＴDRは、第１補償動作で電圧ＶGSが閾値電圧ＶTHに設定された結果としてオフ状態を維持する。

図３および図６に示すように、時間長ｔaが経過して動作期間ＰWR2の始点が到来すると、信号線駆動回路３４は、信号Ｓ[j]を階調電位ＶDATAに変化させる。階調電位ＶDATAは、画素回路Ｕ（発光素子Ｅ）に指定された階調値Ｄに応じて可変に設定される。選択スイッチＴSLは動作期間ＰWR2でもオン状態を維持するから、駆動トランジスタＴDRのゲートの電位ＶGは、待機期間ＰWR1における基準電位ＶREFから階調電位ＶDATAに変化する。駆動トランジスタＴDRのゲートとソースとの間には保持容量Ｃ1が介在するから、図３に示すように、駆動トランジスタＴDRのソースの電位ＶSはゲートの電位ＶGに連動して変化（上昇）する。動作期間ＰWR2の開始の直後における電位ＶSの変化量は、電位ＶGの変化量ΔＶDATA（ΔＶDATA＝ＶDATA−ＶREF）を保持容量Ｃ1と容量Ｃ2との容量比に応じて分割した電圧（ΔＶDATA・ｃp1／（ｃp1＋ｃp2））に相当する。したがって、動作期間ＰWR2の開始の直後における駆動トランジスタＴDRのゲート−ソース間（保持容量Ｃ1の両端間）の電圧ＶGS2は、図６に示すように以下の数式(4)で表現される。数式(4)における電圧ＶINは、駆動トランジスタＴDRのゲートに階調電位ＶDATAを供給したときのゲート−ソース間の電圧ＶGSの変化量（ΔＶDATA・ｃp2／（ｃp1＋ｃp2））に相当する。
ＶGS2＝ＶTH＋ΔＶDATA・ｃp2／（ｃp1＋ｃp2）
＝ＶIN＋ＶTH ……(4)

以上のように電圧ＶGS2が階調電位ＶDATA（さらに詳細には階調電位ＶDATAと基準電位ＶREFとの差分）に応じて閾値電圧ＶTHを上回る電圧に設定されることで、駆動トランジスタＴDRはオン状態に変化する。したがって、駆動トランジスタＴDRのドレイン−ソース間には数式(3)の電流Ｉdsが流れる。

電流Ｉdsによる保持容量Ｃ1や容量Ｃ2の充電とともに駆動トランジスタＴDRのソースの電位ＶS（容量Ｃ2の両端間の電圧）は徐々に上昇する。一方、駆動トランジスタＴDRのゲートの電位ＶGは動作期間ＰWR2にて階調電位ＶDATAに維持される。したがって、駆動トランジスタＴDRのゲート−ソース間の電圧ＶGSは、動作期間ＰWR2の開始の直後の電圧ＶGS2から電位ＶSの上昇とともに低下する。電圧ＶGSが閾値電圧ＶTHに接近するほど電流Ｉdsは減少するから、補償期間ＰCPと同様に、書込期間ＰWRの動作期間ＰWR2においては、駆動トランジスタＴDRの電圧ＶGSを、階調電位ＶDATAの供給で設定された電圧ＶGS2から閾値電圧ＶTHに漸近させる動作（以下「第２補償動作」という）が実行される。したがって、動作期間ＰWR2の終点（書込期間ＰWRの終点）においては、図３に示すように、駆動トランジスタＴDRのゲート−ソース間の電圧ＶGSが、式(4)の電圧ＶGS2よりも電圧ΔＶだけ低い数式(5)の電圧ＶGS3に設定される。電圧ΔＶは、第２補償動作による駆動トランジスタＴDRのソースの電位ＶSの変化量に相当する。
ＶGS3＝ＶGS2−ΔＶ
＝ＶIN＋ＶTH−ΔＶ ……(5)
電圧ＶGS3は、階調電位ＶDATAおよび時間長ｔbに応じて変化する。したがって、動作期間ＰWR2の時間長ｔbを階調値Ｄに応じて制御する動作は、動作期間ＰWR2の終点における電圧ＶGS3を階調値Ｄに応じて可変に制御する動作としても把握される。

動作期間ＰWR2の始点から駆動トランジスタＴDRがオン状態に変化するまでの時間長は充分に短いから、動作期間ＰWR2の時間長ｔbは第２補償動作が実行される時間長に相当する。時間長ｔbは、動作期間ＰWR2の終点における駆動トランジスタＴDRのゲート−ソース間の電圧ＶGS3が、閾値電圧ＶTHと同等の電圧（階調値Ｄが最低階調を指定する場合）または閾値電圧ＶTHを上回る電圧となる範囲内で設定される。すなわち、階調値Ｄが最低階調以外の階調を指定する場合には動作期間ＰWR2の終点にて駆動トランジスタＴDRはオン状態を維持する。

［４］駆動期間ＰDR（図７）
図３および図７に示すように、駆動期間ＰDRが開始すると、走査線駆動回路３２は走査信号ＧA[i]を非アクティブレベル（ローレベル）に変化させる。したがって、第ｉ行目の各画素回路Ｕの選択スイッチＴSLはオフ状態に変化し、駆動トランジスタＴDRのゲートは電気的なフローティング状態となる（すなわち、駆動トランジスタＴDRのゲートに対する電位の供給が停止する）。一方、書込期間ＰWRにてオン状態に設定された駆動トランジスタＴDRのドレイン−ソース間に数式(3)の電流Ｉdsが流れることで容量Ｃ2が充電される。したがって、図３に示すように、駆動トランジスタＴDRの電圧ＶGSが書込期間ＰWRの終点での電圧ＶGS3に維持されたまま、容量Ｃ2の両端間の電圧（駆動トランジスタＴDRのソースの電位ＶS）が徐々に増加する。そして、容量Ｃ2の両端間の電圧が発光素子Ｅの閾値電圧ＶTH_OLEDに到達した時点で電流Ｉdsが駆動電流ＩDRとして発光素子Ｅを流れる。したがって、駆動電流ＩDRは以下の数式(6)で表現される。
ＩDR＝１/２・μ・Ｗ/Ｌ・Ｃox・（ＶGS3−ＶTH）^２
＝１/２・μ・Ｗ/Ｌ・Ｃox・｛（ＶIN＋ＶTH−ΔＶ）−ＶTH｝^２
＝Ｋ・（ＶIN−ΔＶ）^２ ……(6)
Ｋ＝１/２・μ・Ｗ/Ｌ・Ｃox
以上のように駆動電流ＩDRは、階調電位ＶDATAを反映した電圧ＶGS3に応じた電流量に制御されるから、発光素子Ｅは階調電位ＶDATA（すなわち階調値Ｄ）に応じた輝度で発光する。発光素子Ｅの発光は、走査信号ＧA[i]が次にアクティブレベルとなる単位期間Ｈ[i]の開始まで継続される。

数式(5)の電圧ＶGS3は、補償期間ＰCPで設定された閾値電圧ＶTHを階調電位ＶDATAに応じて変化させた電圧であるから、数式(6)に示すように駆動電流ＩDRは閾値電圧ＶTHに依存しない。したがって、各画素回路Ｕの駆動トランジスタＴDRの閾値電圧ＶTHに誤差がある場合でも、駆動電流ＩDRは階調電位ＶDATAに対応した目標値に設定される。すなわち、各画素回路Ｕの駆動トランジスタＴDRの閾値電圧ＶTHに起因した駆動電流ＩDRの誤差は、補償期間ＰCPにおける第１補償動作で補償される。

また、数式(6)の電圧ΔＶ（第２補償動作による駆動トランジスタＴDRのゲート−ソース間の電圧ＶGSの変化量）は駆動トランジスタＴDRの移動度μに依存する。さらに詳述すると、駆動トランジスタＴDRの移動度μが大きいほど電圧ΔＶは増加する。以上のように駆動トランジスタＴDRの移動度μが第２補償動作で駆動電流ＩDRに反映されるから、駆動トランジスタＴDRの移動度μに起因した駆動電流ＩDRの誤差を、書込期間ＰWR（動作期間ＰWR2）における第２補償動作で補償することが可能である。

しかし、第２補償動作の時間長ｔbを、階調値Ｄに依存しない所定値に固定した構成（以下「対比例」という）のもとでは、以下に説明するように、駆動トランジスタＴDRの移動度μの誤差を有効に補償できるのが、特定の階調値Ｄ（階調電位ＶDATA）を指定した場合に制限されるという問題がある。

図８は、対比例における階調電位ＶDATAと駆動電流ＩDRの電流量の誤差との相関を示すグラフである。図８の横軸は、基準電位ＶREFを基準値（0.0）とした階調電位ＶDATAの電圧値を意味し、図８の縦軸は、所定の階調値Ｄが指定された場合の駆動電流ＩDRの電流量の最大値と最小値との相対比（最大誤差比）を意味する。図８から理解されるように、第２補償動作の時間長ｔbを固定値とした場合、階調電位ＶDATAが所定値ＶD0に設定された場合には駆動電流ＩDRの誤差は確かに低減されるが、階調電位ＶDATAが所定値ＶD0から離れるほど駆動電流ＩDRの誤差が増大する。すなわち、対比例においては、駆動トランジスタＴDRの移動度μに起因した駆動電流ＩDRの誤差を階調電位ＶDATAの広い範囲にわたって抑制することが困難であるという問題がある。

図９は、動作期間ＰWR2の時間長ｔbと駆動電流ＩDRの誤差（最大誤差比）との関係を、階調電位ＶDATAを変化させた複数の場合（ＶD1＜ＶD2＜ＶD3＜ＶD4＜ＶD5）について計算したグラフである。駆動電流ＩDRの誤差が最小となる時間長ｔbは階調電位ＶDATAに応じて相違するという傾向が図９から見出される。すなわち、階調電位ＶDATAが高いほど、駆動電流ＩDRの誤差が最小となる時間長ｔbは短くなる。以上の知見から、本形態においては、動作期間ＰWR2の時間長ｔbを階調値Ｄ（階調電位ＶDATA）に応じて可変に設定することで、階調電位ＶDATAの高低に拘わらず駆動電流ＩDRの誤差を抑制する。例えば、階調電位ＶDATAが図９の電位ＶD1に設定される場合には時間長ｔbが所定値Ｔ1に設定され、階調電位ＶDATAが電位ＶD1よりも高い電位ＶD2に設定される場合には時間長ｔbが所定値Ｔ2（Ｔ2＜Ｔ1）に設定されるといった具合である。

次に、動作期間ＰWR2内の第２補償動作について詳細に検討する。第２補償動作の実行中に駆動トランジスタＴDRのドレイン−ソース間に流れる電流Ｉdsと、電流Ｉdsで充電される容量（保持容量Ｃ1および容量Ｃ2）の容量値との間には、以下の数式(7)の関係が成立する。数式(7)におけるＣは、保持容量Ｃ1と容量Ｃ2との容量値の合計（Ｃ＝ｃp1＋ｃp2）である。
Ｉds＝ｄＱ／ｄｔ＝Ｃ・（ｄＶS／ｄｔ） ……(7)
また、駆動トランジスタＴDRのソースの電位ＶSの時間的な変化が電圧ΔＶの時間的な変化と同等であること（ｄＶS／ｄｔ＝ｄΔＶ／ｄｔ）を考慮すると、数式(6)と数式(7)とから以下の数式(8)が導出される。なお、数式(8)における電圧ΔＶ(t)は、第２補償動作の開始（動作期間ＰWR2の始点）から経過した時間ｔに応じて数式(6)の電圧ΔＶが変化することを意味する。
Ｃ（ｄΔＶ／ｄｔ）＝Ｋ（ＶIN−ΔＶ(t)）^２ ……(8)

動作期間ＰWR2の始点（ｔ＝０）において電圧ΔＶ(t)（ΔＶ(0)）がゼロであるという条件のもとで数式(8)を積分すると、動作期間ＰWR2の終点（ｔ＝ｔb）における駆動トランジスタＴDRのドレイン−ソース間の電流Ｉds(tb)を表す以下の数式(9)が導出される。

数式(9)の係数Ｋは、数式(6)に併記したように駆動トランジスタＴDRの移動度μを含むから、移動度μの誤差の程度を表す指標に相当する。駆動期間ＰDRにて発光素子Ｅに供給される駆動電流ＩDRは数式(9)の電流Ｉds(tb)に依存するから、駆動電流ＩDRの誤差を最小化するためには、係数Ｋ（移動度μ）の変動に対する電流Ｉds(tb)の誤差を最小化する必要がある。そして、係数Ｋの変動に対して電流Ｉds(tb)の誤差が最小となるのは、数式(9)を係数Ｋで微分した結果がゼロとなる場合である。以上の条件から数式(10)が導出される。

したがって、第２補償動作による駆動電流ＩDRの補償の効果が最大となる条件は以下の数式(11)で表現される。
Ｃ＝ＫＶINｔb ……(11)
数式(11)の電圧ＶINは階調電位ＶDATAに応じて設定されるから、階調電位ＶDATAと動作期間ＰWR2の時間長ｔbとについて、図９を参照して説明したのと同様の条件（階調電位ＶDATAが高いほど時間長ｔbを短くする）が数式(11)からも確認される。さらに詳述すると、電圧ＶINと動作期間ＰWR2の時間長ｔbとの乗算値（あるいは階調電位ＶDATAと時間長ｔbとの乗算値）が所定値となる場合に、第２補償動作による駆動電流ＩDRの補償の効果が最大となる。

図９および数式(11)を参照して説明した以上の知見から、本形態においては、階調電位ＶDATAと時間長ｔbとの関係を図１０のように設定する。図１０に示すように、階調電位ＶDATAが高い（階調電位ＶDATAの供給による駆動トランジスタＴDRのゲート−ソース間の電圧ＶGSの変化量ＶINが高い）ほど、動作期間ＰWR2の時間長ｔbは短い時間に設定される。さらに詳述すると、数式(11)から理解されるように、階調電位ＶDATA（電圧ＶIN）と時間長ｔbとの乗算値が所定値となる（時間長ｔbが階調電位ＶDATAに対して反比例する）ように時間長ｔbが設定される。例えば、複数種の階調電位ＶDATAの各々に対応する時間長ｔbは、当該階調電位ＶDATAに応じて設定される駆動電流ＩDRの誤差が例えば１％以下に低減（理想的には最小化）されるように設定される。

ただし、駆動電流ＩDRの誤差を最小化するための時間長ｔbは階調電位ＶDATAが低いほど長いから、階調電位ＶDATAが充分に低い場合（例えば最低階調が指定された場合）にも駆動電流ＩDRの誤差を厳密に最小化しようとすれば、時間長ｔbを過度に長い時間に設定する必要がある。そこで、本形態の信号線駆動回路３４は、図１０に示すように、所定値を下回る階調値Ｄが指定された場合（階調電位ＶDATAが図１０の電位ＶD_thを下回る場合）、動作期間ＰWR2の時間長ｔbを、階調値Ｄに依存しない所定値ｔmaxに設定（クリップ）する。最大値ｔmaxは、駆動トランジスタＴDRの電圧ＶGSが第２補償動作で閾値電圧ＶTHまで低下するのに必要な時間長よりも短い時間に制限される。以上の構成によれば、書込期間ＰWR（さらには単位期間Ｈ）を短くすることが可能である。

図３を参照して説明したように、書込期間ＰWR内の第２補償動作は、信号Ｓ[j]（駆動トランジスタＴDRのゲートの電位ＶG）が基準電位ＶREFから階調電位ＶDATAに変化することで開始する。そこで、信号線駆動回路３４の各単位回路４０は、信号Ｓ[j]を基準電位ＶREFから階調電位ＶDATAに変化させる時点を階調値Ｄに応じて調整することで、動作期間ＰWR2の時間長ｔb（待機期間ＰWR1の時間長ｔa）を可変に制御する。

図１１は、信号線駆動回路３４の単位回路４０のブロック図である。図１１においては信号Ｓ[j]を生成および出力する１個の単位回路４０のみが代表的に図示されている。図１１に示すように、単位回路４０は、電位生成部４２と電位選択部４４と時間調整部４６とを含んで構成される。第ｊ番目の画素回路Ｕの階調値Ｄが電位生成部４２と時間調整部４６とに供給される。

電位生成部４２は、階調値Ｄに応じた階調電位ＶDATAを生成する。例えば、電圧出力型のＤ/Ａ変換器が電位生成部４２として利用される。電位選択部４４には、電源回路（図示略）が生成した基準電位ＶREFと電位生成部４２が生成した階調電位ＶDATAとが供給される。電位選択部４４は、基準電位ＶREFと階調電位ＶDATAとの何れかを選択的に信号Ｓ[j]として信号線１４に出力する。さらに詳述すると、電位選択部４４は、初期化期間ＰRSおよび補償期間ＰCPと書込期間ＰWRの待機期間ＰWR1とにおいて基準電位ＶREFを出力し、書込期間ＰWRの動作期間ＰWR2にて階調電位ＶDATAを出力する。

時間調整部４６は、電位選択部４４が信号Ｓ[j]の電位を基準電位ＶREFから階調電位ＶDATAに変更する時点（すなわち待機期間ＰWR1と動作期間ＰWR2との境界）を階調値Ｄに応じて可変に制御する。例えば、書込期間ＰWRの始点にて計数を開始するとともに計数値が階調値Ｄに応じた数値に到達した時点（計数の開始から時間長ｔaが経過した時点）で電位の切替（ＶREF→ＶDATA）の指示を電位選択部４４に出力するカウンタ回路が時間調整部４６として利用される。時間調整部４６が時間長ｔbを最大値ｔmaxに制限する点は前述の通りである。

図１２は、本形態における階調電位ＶDATAと駆動電流ＩDRの誤差との関係（実線）を示すグラフである。図１２においては、対比例における階調電位ＶDATAと駆動電流ＩDRの誤差との相関（図８）が破線で併記されている。図１２に示すように、本形態によれば、第２補償動作の時間長ｔbが階調値Ｄによらず固定された対比例（例えば特許文献１）と比較して、階調電位ＶDATAの広い範囲にわたって駆動電流ＩDRの誤差が１％以下に抑制されるという利点がある。

なお、図１２において階調電位ＶDATAの低位側の領域で駆動電流ＩDRの誤差が僅かに増加しているのは、時間長ｔbの上限を最大値ｔmaxに制限した影響と考えられる。もっとも、駆動電流ＩDRの誤差が低位側で増加しているとは言っても、対比例と比較して駆動電流ＩDRの誤差が大幅に改善されることは図１２から明白である。

駆動電流ＩDRの誤差の主要因は駆動トランジスタＴDRの閾値電圧ＶTHおよび移動度μの誤差である。閾値電圧ＶTHの誤差は、駆動トランジスタＴDRの電圧ＶGSを閾値電圧ＶTHに設定する第１補償動作で補償されるから、第２補償動作は、駆動トランジスタＴDRの移動度μの誤差を補償するための動作として把握される。すなわち、本形態においては、駆動トランジスタＴDRの移動度μの誤差が階調電位ＶDATAの広い範囲にわたって補償されるように、動作期間ＰWR2の時間長ｔbが階調値Ｄに応じて可変に制御される。

＜Ｂ：第２実施形態＞
次に、本発明の第２実施形態について説明する。なお、以下の各形態において作用や機能が第１実施形態と同様である要素については、以上と同じ符号を付して各々の詳細な説明を適宜に省略する。

第１実施形態においては、単位期間Ｈ[i]内の補償期間ＰCPにて第ｉ行の各画素回路Ｕについて第１補償動作を実行した。しかし、駆動トランジスタＴDRのゲート−ソース間の電圧ＶGSが閾値電圧ＶTHに到達するまでに相当の時間が掛かる場合、単位期間Ｈ[i]を長時間に設定する必要がある。そして、単位期間Ｈ[i]が長期化するほど画素回路Ｕの高精細化（行数の増加）が制約されるという問題がある。そこで、本形態においては、複数の単位期間Ｈにわたって第１補償動作を実行することで、単位期間Ｈの時間長を短縮しながら駆動トランジスタＴDRの電圧ＶGSを確実に閾値電圧ＶTHに設定する。

図１３は、第２実施形態における画素回路Ｕの回路図である。図１３に示すように、本形態の画素回路Ｕは、第１実施形態の画素回路Ｕに制御スイッチＴCR1を追加した構成である。制御スイッチＴCR1は、駆動トランジスタＴDRのドレイン−ソース間の電流Ｉds（駆動電流ＩDR）の経路上に配置される。例えば、図１３に示すように、駆動トランジスタＴDRのドレインと給電線１６との間に介在するＮチャネル型のトランジスタが制御スイッチＴCR1として好適である。

素子部１０内には、走査線１２とともにＸ方向に延在するｍ本の制御線５２が形成される。図１３に示すように、第ｉ行目の各画素回路Ｕにおける制御スイッチＴCR1のゲートは第ｉ行目の制御線５２に接続される。各制御線５２には駆動回路３０（例えば走査線駆動回路３２）から制御信号ＧB（ＧB[1]〜ＧB[m]）が供給される。制御スイッチＴCR1がオン状態に遷移すると電流Ｉdsの経路が確立し、制御スイッチＴCR1がオフ状態に遷移すると電流Ｉdsの経路が遮断される。

第１補償動作および第２補償動作のためには駆動トランジスタＴDRに電流Ｉdsを流す必要があるから、第１補償動作や第２補償動作の実行時には制御スイッチＴCR1がオン状態に設定される。また、駆動トランジスタＴDRのゲート−ソース間の電圧ＶGSを数式(1)の電圧ＶGS1に初期化する動作（以下「初期化動作」という）時には駆動トランジスタＴDRのソースの電位ＶSが給電線１６の電位Ｖ2（電位ＶEL[i]）に設定されるから、制御スイッチＴCR1は初期化動作時にもオン状態に設定される。

図１４は、画素回路Ｕを駆動する方法を説明するためのタイミングチャートである。図１４の部分(A)に示すように、複数の単位期間Ｈ（……，Ｈ[i-3]，Ｈ[i-2]，Ｈ[i-1]，Ｈ[i]，Ｈ[i+1]，……）の各々は期間ｈ1と期間ｈ2とに区分される。期間ｈ1は単位期間Ｈの前半の期間であり、期間ｈ2は単位期間Ｈの後半の期間である。駆動回路３０は、画素回路Ｕに対する階調電位ＶDATAの供給と第２補償動作と（図１４の部分(B)の「書込・補償[2]」）を単位期間Ｈの期間ｈ2毎に行単位で順次に実行する。すなわち、単位期間Ｈ[i]の期間ｈ2が第ｉ行の各画素回路Ｕの書込期間ＰWRに相当する。

図１４の部分(A)に示すように、走査線駆動回路３２は、単位期間Ｈ[i]の期間ｈ2にて走査信号ＧA[i]および制御信号ＧB[i]をアクティブレベルに設定することで第ｉ行の各画素回路Ｕにおける選択スイッチＴSLおよび制御スイッチＴCR1をオン状態に制御する。一方、信号線駆動回路３４は、単位期間Ｈ[i]の期間ｈ2のうち始点から時間長ｔaが経過した時点（動作期間ＰWR2の始点）で信号Ｓ[j]を基準電位ＶREFから第ｉ行の画素回路Ｕの階調電位ＶDATA[i]に変化させる。したがって、図１４の部分(A)に示すように、第ｉ行の各画素回路Ｕにおいては、単位期間Ｈ[i]の期間ｈ2のうち階調値Ｄに応じた時間長ｔbにわたって第２補償動作が実行される。

また、駆動回路３０は、第ｉ行の各画素回路Ｕの初期化動作（図１４の部分(B)における「初期化」）と第１補償動作（図１４の部分(B)における「補償[1]」）とを単位期間Ｈ[i]の期間ｈ2の開始前の複数の期間ｈ1にて実行する。まず、単位期間Ｈ[i]の３個前の単位期間Ｈ[i-3]の期間ｈ1において、走査線駆動回路３２は、走査信号ＧA[i]および制御信号ＧB[i]をアクティブレベルに設定することで第ｉ行の各画素回路Ｕの選択スイッチＴSLおよび制御スイッチＴCR1をオン状態に設定する。また、図１４の部分(A)に示すように、信号線駆動回路３４は信号Ｓ[j]を基準電位ＶREFに設定し、電位制御回路３６は電位ＶEL[i]を電位Ｖ2に設定する。したがって、第ｉ行の各画素回路Ｕにおける駆動トランジスタＴDRのゲート−ソース間の電圧ＶGSは、単位期間Ｈ[i-3]の期間ｈ1を初期化期間ＰRSとして、数式(1)の電圧ＶGS1（ＶGS1＝ＶREF−Ｖ2）に設定される。

さらに、単位期間Ｈ[i]の期間ｈ2の開始前の３個の期間ｈ1（単位期間Ｈ[i-2]〜Ｈ[i]の各々の期間ｈ1）においても、単位期間Ｈ[i-3]の期間ｈ1と同様に、第ｉ行の各画素回路Ｕの選択スイッチＴSLおよび制御スイッチＴCR1がオン状態に制御されるとともに信号Ｓ[j]が基準電位ＶREFに設定される。一方、電位制御回路３６は、単位期間Ｈ[i-3]の期間ｈ1の経過後に、第ｉ行の給電線１６の電位ＶEL[i]を電位Ｖ1に変化させる。したがって、第ｉ行の各画素回路Ｕにおいては、単位期間Ｈ[i-2]〜Ｈ[i]の各々の期間ｈ1を補償期間ＰCPとして第１補償動作が実行される。

単位期間Ｈ[i-3]〜Ｈ[i]の各々の期間ｈ2（すなわち、第ｉ行以外の画素回路Ｕの階調電位ＶDATAが信号線１４に供給されている期間）においては、選択スイッチＴSLおよび制御スイッチＴCR1がオフ状態に制御されるから、第ｉ行の駆動トランジスタＴDRのゲート−ソース間の電圧ＶGSは変化しない。すなわち、第ｉ行の各画素回路Ｕにおいては、３個の単位期間Ｈ[i-2]〜Ｈ[i]の各々の期間ｈ1にわたって間欠的に第１補償動作が実行されることで駆動トランジスタの電圧ＶGSが閾値電圧ＶTHに設定される。

単位期間Ｈ[i]が経過すると、走査線駆動回路３２は、走査信号ＧA[i]を非アクティブレベルに設定することで選択スイッチＴSLをオフ状態に変化させる。制御信号ＧB[i]は単位期間Ｈ[i]の経過後もアクティブレベルに維持される。したがって、第１実施形態と同様に、数式(6)の駆動電流ＩDRが給電線１６から制御スイッチＴCR1と駆動トランジスタＴDRとを経由して発光素子Ｅに供給される。第ｉ行の画素回路Ｕについて説明した以上の動作が各行についても同様に反復される。

以上の形態においては、複数の単位期間Ｈの期間ｈ1にわたって第１補償動作が実行される。したがって、第１補償動作を１個の単位期間Ｈ内で実行する第１実施形態と比較すると、単位期間Ｈの時間長が短い場合であっても、駆動トランジスタＴDRの電圧ＶGSが閾値電圧ＶTHに到達するのに充分な時間長を第１補償動作のために確保できるという利点がある。

＜Ｃ：第３実施形態＞
図１５は、本発明の第３実施形態における画素回路Ｕの回路図である。図１５に示すように、画素回路Ｕは、第１実施形態の画素回路Ｕに制御スイッチＴCR2を追加した構成である。制御スイッチＴCR2は、駆動トランジスタＴDRのゲートと給電線５４との間に介在して両者の電気的な接続（導通／非導通）を制御するＮチャネル型のトランジスタである。給電線５４には基準電位ＶREFが供給される。すなわち、第１実施形態や第２実施形態においては画素回路Ｕに対する基準電位ＶREFの供給に信号線１４を兼用したのに対し、本形態においては信号線１４とは別個の給電線５４を利用して各画素回路Ｕに基準電位ＶREFを供給する。

素子部１０内には、走査線１２とともにＸ方向に延在するｍ本の制御線５６が形成される。図１５に示すように、第ｉ行目の各画素回路Ｕにおける制御スイッチＴCR2のゲートは第ｉ行目の制御線５６に接続される。各制御線５６には駆動回路３０（例えば走査線駆動回路３２）から制御信号ＧC（ＧC[1]〜ＧC[m]）が供給される。

図１６は、画素回路Ｕを駆動する方法を説明するためのタイミングチャートである。図１６の部分(B)に示すように、駆動回路３０は、画素回路Ｕに対する階調電位ＶDATAの供給と第２補償動作とを単位期間Ｈ毎に行単位で順次に実行する。すなわち、単位期間Ｈ[i]が第ｉ行の各画素回路Ｕの書込期間ＰWRに相当する。

図１６の部分(A)に示すように、走査線駆動回路３２は、単位期間Ｈ[i]において、走査信号ＧA[i]をアクティブレベルに設定するとともに制御信号ＧC[i]を非アクティブレベルに設定する。したがって、選択スイッチＴSLはオン状態となり、制御スイッチＴCR2はオフ状態となる。一方、信号線駆動回路３４は、単位期間Ｈ[i]の始点から時間長ｔaが経過した時点で信号Ｓ[j]を基準電位ＶREFから階調電位ＶDATA[i]に変化させる。したがって、図１６の部分(A)に示すように、第ｉ行の各画素回路Ｕにおいては、単位期間Ｈ[i]内の時間長ｔbにわたって第２補償動作が実行される。

また、駆動回路３０は、第ｉ行の各画素回路Ｕについて、単位期間Ｈ[i-4]を初期化期間ＰRSとして初期化動作を実行するとともに単位期間Ｈ[i-3]〜Ｈ[i-1]を補償期間ＰCPとして第１補償動作を実行する。まず、図１６の部分(A)に示すように、単位期間Ｈ[i-4]において、走査線駆動回路３２は、走査信号ＧA[i]を非アクティブレベルに設定することで選択スイッチＴSLをオフ状態に制御するとともに、制御信号ＧC[i]をアクティブレベルに設定することで制御スイッチＴCR2をオン状態に制御する。したがって、駆動トランジスタＴDRのゲートには、給電線５４から制御スイッチＴCR2を介して基準電位ＶREFが供給される。一方、電位制御回路３６は、単位期間Ｈ[i-4]にて電位ＶEL[i]を電位Ｖ2に設定する。したがって、単位期間Ｈ[i-4]においては、第１実施形態や第２実施形態と同様に、駆動トランジスタＴDRのゲート−ソース間の電圧ＶGSが数式(1)の電圧ＶGS1（ＶGS1＝ＶREF−Ｖ2）に初期化される。

単位期間Ｈ[i-3]〜Ｈ[i-1]の各々においても、単位期間Ｈ[i-4]と同様に、制御スイッチＴCR2がオン状態に制御され、駆動トランジスタＴDRのゲートには給電線５４から制御スイッチＴCR2を介して基準電位ＶREFが供給される。一方、電位制御回路３６は、単位期間Ｈ[i-4]の経過後に電位ＶEL[i]を電位Ｖ1に変化させる。したがって、図１６の部分(B)に示すように、第ｉ行の各画素回路Ｕにおいては、単位期間Ｈ[i-3]〜Ｈ[i-1]にわたって継続的に第１補償動作が実行される。一方、各信号線１４は、単位期間Ｈ[i-4]〜Ｈ[i-1]にて第ｉ行の画素回路Ｕから切り離され、第(i-4)行〜第(i-1)行の各画素回路Ｕに対する階調電位ＶDATAの供給に利用される。

単位期間Ｈ[i]が経過すると、走査線駆動回路３２は、走査信号ＧA[i]および制御信号ＧC[i]の双方を非アクティブレベルに設定することで選択スイッチＴSLおよび制御スイッチＴCR2をオフ状態に制御する。したがって、第１実施形態と同様に、数式(6)の駆動電流ＩDRが給電線１６から駆動トランジスタＴDRを経由して発光素子Ｅに供給される。第ｉ行の画素回路Ｕについて説明した以上の動作が各行について同様に反復される。

以上の形態においては、複数（３個）の単位期間Ｈにわたって第１補償動作が実行される。したがって、第２実施形態と同様に、第１補償動作の時間長の確保と単位期間Ｈの短縮とを両立することが可能である。

なお、第２実施形態においては、共通の信号線１４を利用して基準電位ＶREFの供給（期間ｈ1）と階調電位ＶDATAの供給（期間ｈ2）とが単位期間Ｈにて時分割で実行されるから、書込期間ＰWRとして利用できるのは単位期間Ｈ内の期間ｈ2のみである。したがって、第２補償動作の時間長ｔbの最大値は期間ｈ2の時間長（例えば単位期間Ｈの半分）に制約される。一方、本形態においては、信号線１４とは別の給電線５４が初期化動作や第１補償動作における基準電位ＶREFの供給に利用されるから、単位期間Ｈの全体を書込期間ＰWRとして利用できる。したがって、第２補償動作の時間長ｔbを最長で単位期間Ｈの時間長まで設定できる（すなわち時間長ｔbの変化幅を充分に確保できる）という利点がある。もっとも、第２実施形態においては、基準電位ＶREFの供給と階調電位ＶDATAの供給とに共通の信号線１４が兼用されるから、第３実施形態と比較して、素子部１０内の構成が簡素化される（配線数が削減される）という利点がある。

＜Ｄ：第４実施形態＞
次に、本発明の第４実施形態について説明する。第１実施形態においては、書込期間ＰWRにおける第２補償動作の時間長ｔbを階調値Ｄに応じて可変に制御する構成を例示した。本形態においては、第２補償動作の時間長ｔbの制御に加えて、補償期間ＰCPにおける第１補償動作の時間長を階調値Ｄに応じて可変に制御する。画素回路Ｕの構成は第１実施形態（図２）と同様である。

図１７は、本形態に係る発光装置１００（画素回路Ｕ）の動作を示すタイミングチャートである。図１７に示すように、補償期間ＰCPは動作期間ＰCP1と保持期間ＰCP2とに区分される。動作期間ＰCP1は、補償期間ＰCPの始点（初期化期間ＰRSの終点）から時間長ｔ1が経過するまでの期間であり、保持期間ＰCP2は補償期間ＰCPの残余の期間（動作期間ＰCP1の終点から補償期間ＰCPの終点までの期間）である。動作期間ＰCP1の時間長ｔ1は、動作期間ＰWR2の時間長ｔbと同様に、画素回路Ｕに指定された階調値Ｄに応じて可変に設定される。すなわち、図１７に示すように、階調値Ｄが高階調（高輝度）を指定する場合の時間長ｔ1は、階調値Ｄが低階調（低輝度）を指定する場合の時間長ｔ1と比較して短い。

図１７に示すように、動作期間ＰCP1においては、第１実施形態の補償期間ＰCPと同様に、駆動トランジスタＴDRが初期化期間ＰRSから引続きオン状態を維持したまま電位ＶEL[i]が電位Ｖ1に設定されることで、駆動トランジスタＴDRのゲート−ソース間の電圧ＶGSを閾値電圧ＶTHに漸近させる第１補償動作が実行される。ただし、第１実施形態においては電圧ＶGSが閾値電圧ＶTHに合致するまで第１補償動作を継続したのに対し、本形態においては、電圧ＶGSが閾値電圧ＶTHに到達する前の保持期間ＰCP2の始点（補償期間ＰCPの始点から時間長ｔ1が経過した時点）にて第１補償動作が停止する。第１補償動作の停止を以下に詳述する。

図１７に示すように、保持期間ＰCP2が開始すると、信号線駆動回路３４は信号Ｓ[j]を基準電位ＶREF2に変化させる。基準電位ＶREF2は基準電位ＶREFを下回る。選択スイッチＴSLは動作期間ＰCP1に引続きオン状態を維持するから、駆動トランジスタＴDRのゲートの電位ＶGは、動作期間ＰCP1での基準電位ＶREFから保持期間ＰCP2の開始とともに基準電位ＶREF2に変化（低下）する。

駆動トランジスタＴDRのゲートとソースとの間には保持容量Ｃ1が介在するから、図１７に示すように、駆動トランジスタＴDRのソースの電位ＶSは、電位ＶGの変化量ΔＶREF（ΔＶREF＝ＶREF−ＶREF2）を保持容量Ｃ1と容量Ｃ2との容量比に応じて分割した電圧（ΔＶREF・ｃp1/（ｃp1＋ｃp2））だけ変化（低下）する。したがって、保持期間ＰCP2の開始の直後における電圧ＶGSbは、動作期間ＰCP1の終点における駆動トランジスタＴDRのゲート−ソース間の電圧ＶGSaを利用して、以下の数式(12)のように表現される。
ＶGSb＝ＶGSa−ΔＶREF・ｃp2/（ｃp1＋ｃp2） ……(12)

基準電位ＶREF2は、数式(12)の電圧ＶGSbが駆動トランジスタＴDRの閾値電圧ＶTHを下回るように設定される。したがって、保持期間ＰCP2においては駆動トランジスタＴDRはオフ状態に遷移する。すなわち、第１補償動作は保持期間ＰCP2の開始ととも停止し、駆動トランジスタＴDRの電圧ＶGSは、保持期間ＰCP2の終点が到来するまで数式(12)の電圧ＶGSbに保持される。

書込期間ＰWR（待機期間ＰWR1）が開始すると、信号線駆動回路３４は、信号Ｓ[j]を、補償期間ＰCPの動作期間ＰCP1と同様の基準電位ＶREFに変化させる。したがって、駆動トランジスタＴDRのゲート−ソース間の電圧ＶGSは、動作期間ＰCP1の終点にて第１補償動作が終了したときの電圧ＶGSaに復帰する。以後の動作は第１実施形態と同様である。

動作期間ＰCP1の時間長ｔ1と動作期間ＰWR2の時間長ｔbとの合計時間Ｔと駆動電流ＩDRの誤差との相関を調査すると、図１０に例示した時間長ｔbと駆動電流ＩDRの誤差との相関と同様に、駆動電流ＩDRの誤差が最小となる合計時間Ｔが階調電位ＶDATA毎に個別に特定される。例えば、階調電位ＶDATAが高いほど、駆動電流ＩDRの誤差が最小となる合計時間Ｔは短くなる。時間長ｔ1および時間長ｔbは、以上の手順で階調電位ＶDATA毎に特定された合計時間Ｔを分割した数値に設定される。ただし、時間長ｔ1は、駆動トランジスタＴDRの電圧ＶGSが第１補償動作で閾値電圧ＶTHに到達するまでの時間よりも短い時間長に設定され、時間長ｔbは、電圧ＶGSが第２補償動作で閾値電圧ＶTHに到達するまでの時間よりも短い時間長に設定される。

動作期間ＰCP1の時間長ｔ1の制御は、図１１と同様の構成で実現される。すなわち、電位選択部４４が基準電位ＶREFを基準電位ＶREF2に変化させる時点を、時間調整部４６が階調値Ｄに応じて可変に設定する。時間長ｔ1に上限値が設定される点も時間長ｔbと同様である。

以上の形態においては、第２補償動作の時間長ｔbに加えて第１補償動作の時間長ｔ1も階調値Ｄに応じて可変に制御されるから、時間長ｔbのみを制御する第１実施形態と比較して補償動作の時間長の変化幅を広く確保できる。したがって、さらに広い範囲にわたる階調電位ＶDATAについて駆動電流ＩDRの誤差を抑制することが可能となる。なお、図１７においては、信号Ｓ[j]を、書込期間ＰWRの待機期間ＰWR1にて基準電位ＶREFに設定してから動作期間ＰWR2の始点で階調電位ＶDATAに変化させたが、直前の保持期間ＰCP2から引続いて待機期間ＰWR1でも信号Ｓ[j]を基準電位ＶREF2に維持し、動作期間ＰWR2の始点にて信号Ｓ[j]を基準電位ＶREF2から階調電位ＶDATAに変化させる構成も採用される。

＜Ｅ：変形例＞
以上の各形態は様々に変形される。各形態に対する変形の具体的な態様を以下に例示する。なお、以下の例示から２以上の態様を任意に選択して組合わせてもよい。

（１）変形例１
画素回路Ｕを構成する各トランジスタ（駆動トランジスタＴDR，選択スイッチＴSL，制御スイッチＴCR1，制御スイッチＴCR2）の導電型は任意である。例えば、図１８に示すように、駆動トランジスタＴDRや選択スイッチＴSLをＰチャネル型とした構成も採用される。図１８の画素回路Ｕにおいては、発光素子Ｅの陽極が給電線１８（電位ＶCT）に接続され、駆動トランジスタＴDRのドレインが給電線１６（電位ＶEL[i]）に接続されるとともにソースが発光素子Ｅの陰極に接続される。駆動トランジスタＴDRのゲートとソースとの間に保持容量Ｃ1が介在する構成や、駆動トランジスタＴDRのゲートと信号線１４との間に選択スイッチＴSLが介在する構成は図２と同様である。以上のようにＰチャネル型の駆動トランジスタＴDRを採用した場合、Ｎチャネル型の駆動トランジスタＴDRを採用した場合と比較して電圧の関係（高低）は逆転するが、本質的な動作は以上の例示と同様であるから、具体的な動作の説明は省略する。第２実施形態の制御スイッチＴCR1や第３実施形態の制御スイッチＴCR2を図１８の画素回路Ｕに追加した構成も採用される。

（２）変形例２
以上の各形態のように、複数の画素回路Ｕが行列状に配列された構成のもとで各画素回路Ｕを行単位で時分割に駆動する場合には各画素回路Ｕ内に選択スイッチＴSLが必要である。しかし、例えば複数の画素回路ＵがＸ方向に沿って１列のみに配列された構成においては、時分割での複数行の選択という動作が不要であるから、画素回路Ｕ内の選択スイッチＴSLは不要となる。複数の画素回路Ｕが１列のみに配列された発光装置１００は、例えば、電子写真方式の画像形成装置（印刷装置）において感光体ドラムなどの像担持体を露光する露光装置として好適に採用される。

（３）変形例３
以上の各形態においては発光素子Ｅに付随する容量Ｃ2を利用したが、図１９に示すように、発光素子Ｅとは別個に形成した容量ＣXを容量Ｃ2とともに利用する構成も好適である。容量ＣXの電極ｅ1は、駆動トランジスタＴDRと発光素子Ｅとを結ぶ経路上（駆動トランジスタＴDRのソース）に接続される。容量ＣXの電極ｅ2は、所定の電位が供給される配線（例えば電位ＶCTが供給される給電線１８や基準電位ＶREFが供給される図１５の給電線５４）に接続される。以上の構成においては、数式(4)や数式(12)における容量値ｃp2が容量ＣXと発光素子Ｅの容量Ｃ2との合計値となる。したがって、数式(4)の電圧ＶGS2や数式(12)の電圧ＶGSbを容量ＣXに応じて適宜に調整することが可能である。

（４）変形例４
有機ＥＬ素子は発光素子の例示に過ぎない。例えば、無機ＥＬ素子やＬＥＤ（Light Emitting Diode）素子などの発光素子を配列した発光装置にも以上の各態様と同様に本発明が適用される。本発明における発光素子は、電流の供給で駆動される（典型的には階調（輝度）が制御される）電流駆動型の被駆動素子である。

＜Ｆ：応用例＞
次に、以上の各態様に係る発光装置１００を利用した電子機器について説明する。図２０ないし図２２には、発光装置１００を表示装置として採用した電子機器の形態が図示されている。

図２０は、発光装置１００を採用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ２０００は、各種の画像を表示する発光装置１００と、電源スイッチ２００１やキーボード２００２が設置された本体部２０１０とを具備する。発光装置１００は有機ＥＬ素子を発光素子Ｅとして使用しているので、視野角が広く見易い画面を表示できる。

図２１は、発光装置１００を適用した携帯電話機の構成を示す斜視図である。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２と、各種の画像を表示する発光装置１００とを備える。スクロールボタン３００２を操作することによって、発光装置１００に表示される画面がスクロールされる。

図２２は、発光装置１００を適用した携帯情報端末（ＰＤＡ：Personal Digital Assistants）の構成を示す斜視図である。情報携帯端末４０００は、複数の操作ボタン４００１および電源スイッチ４００２と、各種の画像を表示する発光装置１００とを備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった様々な情報が発光装置１００に表示される。

なお、本発明に係る発光装置が適用される電子機器としては、図２０から図２２に例示した機器のほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器等などが挙げられる。また、本発明に係る発光装置の用途は画像の表示に限定されない。例えば、電子写真方式の画像形成装置において露光により感光体ドラムに潜像を形成する露光装置としても本発明の発光装置は利用される。

本発明の第１実施形態に係る発光装置のブロック図である。 画素回路の回路図である。 発光装置の動作のタイミングチャートである。 初期化期間における画素回路の様子を示す回路図である。 補償期間における画素回路の様子を示す回路図である。 書込期間ＰWRの開始の直後における画素回路の様子を示す回路図である。 駆動期間における画素回路の様子を示す回路図である。 対比例における階調電位と駆動電流の誤差との相関を示すグラフである。 動作期間の時間長と駆動電流の誤差との相関を示すグラフである。 階調電位と動作期間の時間長との相関を示すグラフである。 信号線駆動回路内の単位回路のブロック図である。 第１実施形態の効果を説明するためのグラフである。 本発明の第２実施形態における画素回路の回路図である。 第２実施形態の動作を示すタイミングチャートである。 本発明の第３実施形態における画素回路の回路図である。 第３実施形態の動作を示すタイミングチャートである。 本発明の第４実施形態の動作を示すタイミングチャートである。 変形例に係る画素回路の回路図である。 変形例に係る画素回路の回路図である。 電子機器（パーソナルコンピュータ）の斜視図である。 電子機器（携帯電話機）の斜視図である。 電子機器（携帯情報端末）の斜視図である。

符号の説明

１００……発光装置、１０……素子部、１２……走査線、１４……信号線、１６……給電線、３０……駆動回路、３２……走査線駆動回路、３４……信号線駆動回路、３６……電位制御回路、４０……単位回路、４２……電位生成部、４４……電位選択部、４６……時間調整部、Ｕ……画素回路、ＴDR……駆動トランジスタ、ＴSL……選択スイッチ、ＴCR1，ＴCR2……制御スイッチ、Ｅ……発光素子、Ｈ（Ｈ[i]）……単位期間、ＰRS……初期化期間、ＰCP……補償期間、ＰCP1……動作期間、ＰCP2……保持期間、ＰWR……書込期間、ＰWR1……待機期間、ＰWR2……動作期間、ＰDR……駆動期間、ＶDATA……階調電位。

Claims (13)

1. 相互に直列に接続された発光素子および駆動トランジスタと、前記発光素子と前記駆動トランジスタとの間の経路と前記駆動トランジスタのゲートとの間に介在する保持容量とを含む画素回路を駆動する方法であって、
   前記駆動トランジスタを導通させるとともに当該駆動トランジスタのゲートに基準電位を供給することで前記保持容量の両端間の電圧を前記駆動トランジスタの閾値電圧に接近させる第１補償動作を補償期間において実行し、
   前記補償期間の経過後の書込期間において、前記基準電位から当該画素回路に指定された階調値に応じた階調電位に切り替える時点を前記階調値に応じて変更することで当該階調値に応じて可変に設定された第１の時間長にわたって前記駆動トランジスタのゲートに前記階調電位を供給するとともに、前記保持容量の両端間の電圧を前記駆動トランジスタの閾値電圧に接近させる第２補償動作を実行し、
   前記書込期間の経過後の駆動期間において、前記駆動トランジスタのゲートに対する電位の供給を停止することで、前記保持容量の両端間の電圧に応じた駆動電流を前記発光素子に供給する
   画素回路の駆動方法。
2. 前記書込期間において前記階調電位を供給したときの前記保持容量の両端間の電圧の変化量が大きいほど前記第１の時間長が短くなるように、前記第１の時間長を設定する
   請求項１の画素回路の駆動方法。
3. 前記階調値が所定値を下回る場合に、前記第１の時間長を、前記階調値に依存しない所定値に設定する
   請求項１または請求項２の画素回路の駆動方法。
4. 前記補償期間において、前記保持容量の両端間の電圧を、前記第１補償動作によって前記駆動トランジスタの閾値電圧に設定する
   請求項１の画素回路の駆動方法。
5. 前記補償期間において、前記階調値に応じて設定された第２の時間長にわたって前記第１補償動作を実行する
   請求項１の画素回路の駆動方法。
6. 相互に直列に接続された発光素子および駆動トランジスタと、前記発光素子と前記駆動トランジスタとの間の経路と前記駆動トランジスタのゲートとの間に介在する保持容量とを各々が含む複数の画素回路を駆動する方法であって、
   前記複数の画素回路の各々について、
   前記駆動トランジスタを導通させるとともに前記駆動トランジスタのゲートに信号線から基準電位を供給することで前記保持容量の両端間の電圧を前記駆動トランジスタの閾値電圧に接近させる第１補償動作を、第１期間と第２期間とを各々が含む複数の単位期間のうち当該画素回路に対応する単位期間の第２期間の開始前の２以上の第１期間において間欠的に実行する一方、
   当該画素回路に指定された階調値に応じた階調電位に切り替える時点を前記階調値に応じて変更して前記信号線から当該画素回路の前記駆動トランジスタのゲートに前記階調電位を当該階調値に応じて可変に設定された第１の時間長にわたって供給することで、前記保持容量の両端間の電圧を前記駆動トランジスタの閾値電圧に接近させる第２補償動作を、当該画素回路に対応する単位期間の第２期間において、前記第１の時間長にわたって実行し、
   当該画素回路に対応する単位期間の第２期間の経過後に、当該画素回路の前記駆動トランジスタのゲートに対する電位の供給を停止することで、前記保持容量の両端間の電圧に応じた駆動電流を前記発光素子に供給する
   画素回路の駆動方法。
7. 相互に直列に接続された発光素子および駆動トランジスタと、前記発光素子と前記駆動トランジスタとの間の経路と前記駆動トランジスタのゲートとの間に介在する保持容量とを各々が含む複数の画素回路を駆動する方法であって、
   前記複数の画素回路の各々について、
   前記駆動トランジスタを導通させるとともに前記駆動トランジスタのゲートに給電線から基準電位を供給することで前記保持容量の両端間の電圧を前記駆動トランジスタの閾値電圧に接近させる第１補償動作を、複数の単位期間のうち当該画素回路に対応する単位期間の開始前の２以上の単位期間において間欠的に実行する一方、
   当該画素回路に指定された階調値に応じた階調電位に切り替える時点を前記階調値に応じて変更して信号線から当該画素回路の前記駆動トランジスタのゲートに前記階調電位を当該階調値に応じて可変に設定された第１の時間長にわたって供給することで、前記保持容量の両端間の電圧を前記駆動トランジスタの閾値電圧に接近させる第２補償動作を、当該画素回路に対応する単位期間において、前記第１の時間長にわたって実行し、
   当該画素回路に対応する前記単位期間の経過後に、当該画素回路の前記駆動トランジスタのゲートに対する電位の供給を停止することで、前記保持容量の両端間の電圧に応じた駆動電流を前記発光素子に供給する
   画素回路の駆動方法。
8. 相互に直列に接続された発光素子および駆動トランジスタと、前記発光素子と前記駆動トランジスタとの間の経路と前記駆動トランジスタのゲートとの間に介在する保持容量とを含む画素回路と、
   前記画素回路を駆動する駆動回路とを具備し、
   前記駆動回路は、
   当該画素回路に指定された階調値に応じた階調電位を生成する電位生成部と、
   基準電位と前記電位生成部が生成した前記階調電位との何れかを選択する電位選択部と、
   前記電位選択部において前記基準電位から前記階調電位に変更する時点を前記階調値に応じて可変に制御する時間調整部と、
   を備え、
   前記駆動回路は、
   前記駆動トランジスタを導通させるとともに当該駆動トランジスタのゲートに前記基準電位を供給することで前記保持容量の両端間の電圧を前記駆動トランジスタの閾値電圧に接近させる第１補償動作を補償期間において実行し、
   前記補償期間の経過後の書込期間において、前記駆動トランジスタのゲートに前記電位選択部からの電位を供給するとともに、前記保持容量の両端間の電圧を前記駆動トランジスタの閾値電圧に接近させる第２補償動作を、前記階調値に応じた時間長にわたって実行し、
   前記書込期間の経過後の駆動期間において、前記駆動トランジスタのゲートに対する電位の供給を停止することで、前記保持容量の両端間の電圧に応じた駆動電流を前記発光素子に供給する
   発光装置。
9. 相互に直列に接続された発光素子および駆動トランジスタと、前記発光素子と前記駆動トランジスタとの間の経路と前記駆動トランジスタのゲートとの間に介在する保持容量とを各々が含む複数の画素回路と、
   前記各画素回路を駆動する駆動回路とを具備し、
   前記駆動回路は、
   当該画素回路に指定された階調値に応じた階調電位を生成する電位生成部と、
   基準電位と前記電位生成部が生成した前記階調電位との何れかを選択する電位選択部と、
   前記電位選択部において前記基準電位から前記階調電位に変更する時点を前記階調値に応じて可変に制御する時間調整部と、
   を備え、
   前記駆動回路は、
   前記複数の画素回路の各々について、
   前記駆動トランジスタを導通させるとともに前記駆動トランジスタのゲートに信号線から基準電位を供給することで前記保持容量の両端間の電圧を前記駆動トランジスタの閾値電圧に接近させる第１補償動作を、第１期間と第２期間とを各々が含む複数の単位期間のうち当該画素回路に対応する単位期間の第２期間の開始前の２以上の第１期間において間欠的に実行する一方、
   前記駆動トランジスタのゲートに前記電位選択部からの電位を前記信号線を介して供給することで、前記保持容量の両端間の電圧を前記駆動トランジスタの閾値電圧に接近させる第２補償動作を、当該画素回路に対応する単位期間の第２期間において、前記階調値に応じた時間長にわたって実行し、
   当該画素回路に対応する前記単位期間の前記第２期間の経過後に、当該画素回路の前記駆動トランジスタのゲートに対する電位の供給を停止することで、前記保持容量の両端間の電圧に応じた駆動電流を前記発光素子に供給する
   発光装置。
10. 前記複数の画素回路の各々は、
    前記駆動トランジスタのゲートと前記信号線との間に介在する選択スイッチと、
    前記駆動トランジスタに流れる電流の経路上に配置された制御スイッチとを含み、
    前記駆動回路は、前記複数の画素回路の各々について、
    当該画素回路に対応する単位期間の第２期間の開始前の２以上の第１期間において、前記選択スイッチおよび前記制御スイッチをオン状態に制御するとともに前記信号線に前記基準電位を供給することで前記第１補償動作を実行させ、
    当該画素回路に対応する単位期間の第２期間において、前記選択スイッチおよび前記制御スイッチをオン状態に制御するとともに前記信号線に前記電位選択部からの電位を供給することで前記第２補償動作を実行させ、
    当該画素回路に対応する単位期間の第２期間以外の各第２期間において、前記選択スイッチをオフ状態に制御する
    請求項９の発光装置。
11. 相互に直列に接続された発光素子および駆動トランジスタと、前記発光素子と前記駆動トランジスタとの間の経路と前記駆動トランジスタのゲートとの間に介在する保持容量とを各々が含む複数の画素回路と、
    前記各画素回路を駆動する駆動回路とを具備し、
    前記駆動回路は、
    当該画素回路に指定された階調値に応じた階調電位を生成する電位生成部と、
    基準電位と前記電位生成部が生成した前記階調電位との何れかを選択する電位選択部と、
    前記電位選択部において前記基準電位から前記階調電位に変更する時点を前記階調値に応じて可変に制御する時間調整部と、
    を備え、
    前記駆動回路は、
    前記複数の画素回路の各々について、
    前記駆動トランジスタを導通させるとともに前記駆動トランジスタのゲートに給電線から基準電位を供給することで前記保持容量の両端間の電圧を前記駆動トランジスタの閾値電圧に接近させる第１補償動作を、複数の単位期間のうち当該画素回路に対応する単位期間の開始前の２以上の単位期間において間欠的に実行する一方、
    前記電位選択部からの電位を信号線から当該画素回路の前記駆動トランジスタのゲートに供給することで、前記保持容量の両端間の電圧を前記駆動トランジスタの閾値電圧に接近させる第２補償動作を、当該画素回路に対応する単位期間において、前記階調値に応じた時間長にわたって実行し、
    当該画素回路に対応する前記単位期間の経過後に、当該画素回路の前記駆動トランジスタのゲートに対する電位の供給を停止することで、前記保持容量の両端間の電圧に応じた駆動電流を前記発光素子に供給する
    発光装置。
12. 前記複数の画素回路の各々は、
    前記駆動トランジスタのゲートと前記信号線との間に介在する選択スイッチと、
    前記駆動トランジスタのゲートと前記給電線との間に介在する制御スイッチとを含み、
    前記駆動回路は、前記複数の画素回路の各々について、
    当該画素回路に対応する単位期間の開始前の２以上の単位期間において、前記制御スイッチをオン状態に制御することで前記第１補償動作を実行させ、
    当該画素回路に対応する単位期間において、前記選択スイッチをオン状態に制御するとともに前記制御スイッチをオフ状態に制御して前記信号線に前記階調電位を供給することで前記第２補償動作を実行させ、
    当該画素回路に対応する単位期間以外の各単位期間において、前記選択スイッチをオフ状態に制御する
    請求項１１の発光装置。
13. 請求項８から請求項１２の何れかの発光装置を具備する電子機器。

Images