JP2020012934A - 表示パネルの駆動方法、駆動回路および表示装置 - Google Patents

Abstract

【課題】フリッカの発生を低減することの可能な表示パネルの駆動方法、駆動回路および表示装置を提供する。【解決手段】本開示の一実施の形態に係る表示パネルの駆動方法は、表示パネルの各画素において、駆動トランジスタのゲート−ソース間電圧を駆動トランジスタの閾値電圧に近づける補正動作を行った後、第２トランジスタのゲートに対する電圧パルスの印加を複数回行うことにより、第１トランジスタのゲートに対する、映像信号に対応した信号電圧の書き込みを行う書き込みステップを含んでいる。このとき、書き込みステップで印加される複数回の電圧パルスの中で２つの電圧パルスに着目したときに、前段で印加される第１電圧パルスの波高値は、後段で印加される第２電圧パルスの波高値よりも高くなっている。【選択図】図１０

Description

本開示は、表示パネルの駆動方法、駆動回路および表示装置に関する。

有機ＥＬ(electro luminescence)素子等の発光素子を用いた表示装置として、種々のものが提案されている（特許文献１参照）。

特開２０１５−１２５３５６号公報

ところで、上記表示装置では、発光素子の発光応答が電流（もしくは階調）によって変わることがある。この場合、フリッカが生じ、表示品質が劣化するおそれがある。従って、フリッカの発生を低減することの可能な表示パネルの駆動方法、駆動回路および表示装置を提供することが望ましい。

本開示の一実施の形態に係る表示パネルの駆動方法は、画素ごとに、発光素子および画素回路を備え、画素回路が、発光素子に流れる電流を制御する第１トランジスタと、第１トランジスタのゲートに対する電圧印加を制御する第２トランジスタとを含む表示パネルの各画素において、駆動トランジスタのゲート−ソース間電圧を駆動トランジスタの閾値電圧に近づける補正動作を行った後、第２トランジスタのゲートに対する電圧パルスの印加を複数回行うことにより、第１トランジスタのゲートに対する、映像信号に対応した信号電圧の書き込みを行う書き込みステップを含んでいる。このとき、書き込みステップで印加される複数回の電圧パルスの中で２つの電圧パルスに着目したときに、前段で印加される第１電圧パルスの波高値は、後段で印加される第２電圧パルスの波高値よりも高くなっている。

本開示の一実施の形態に係る駆動回路は、画素ごとに、発光素子および画素回路を備え、画素回路が、発光素子に流れる電流を制御する第１トランジスタと、第１トランジスタのゲートに対する電圧印加を制御する第２トランジスタとを含む表示パネルを駆動する駆動回路である。この駆動回路は、各画素において、駆動トランジスタのゲート−ソース間電圧を駆動トランジスタの閾値電圧に近づける補正動作を行った後、第２トランジスタのゲートに対する電圧パルスの印加を複数回行うことにより、第１トランジスタのゲートに対する、映像信号に対応した信号電圧の書き込みを行う書き込み部を備えている。このとき、書き込みステップで印加される複数回の電圧パルスの中で２つの電圧パルスに着目したときに、前段で印加される第１電圧パルスの波高値は、後段で印加される第２電圧パルスの波高値よりも高くなっている。

本開示の一実施の形態に係る表示装置は、画素ごとに、発光素子および画素回路を有する表示パネルと、表示パネルを駆動する駆動回路とを備えている。画素回路は、発光素子に流れる電流を制御する第１トランジスタと、第１トランジスタのゲートに対する電圧印加を制御する第２トランジスタとを含んでいる。駆動回路は、各画素において、駆動トランジスタのゲート−ソース間電圧を駆動トランジスタの閾値電圧に近づける補正動作を行った後、第２トランジスタのゲートに対する電圧パルスの印加を複数回行うことにより、第１トランジスタのゲートに対する、映像信号に対応した信号電圧の書き込みを行う。このとき、書き込みステップで印加される複数回の電圧パルスの中で２つの電圧パルスに着目したときに、前段で印加される第１電圧パルスの波高値は、後段で印加される第２電圧パルスの波高値よりも高くなっている。

本開示の一実施の形態に係る表示パネルの駆動方法、駆動回路および表示装置では、書き込み時に印加される複数回の電圧パルスの中で２つの電圧パルスに着目したときに、前段で印加される第１電圧パルスの波高値が、後段で印加される第２電圧パルスの波高値よりも高くなっている。これにより、第２電圧パルスを印加したときの発光応答遅延が抑制される。その結果、書き込みを１回の電圧パルスで行った場合と比べて、消光時間を短くすることができる。

本開示の一実施の形態に係る表示パネルの駆動方法、駆動回路および表示装置によれば、書き込みを１回の電圧パルスで行った場合と比べて、消光時間を短くすることができるようにしたので、フリッカの発生を低減することができる。なお、本開示の効果は、ここに記載された効果に必ずしも限定されず、本明細書中に記載されたいずれの効果であってもよい。

本開示による一実施の形態に係る表示装置の概略構成図である。 各画素の回路構成の一例を表す図である。 コントローラの機能ブロックの一例を表す図である。 リニアガンマ階調レベルと前段の信号電圧との関係の一例を表す図である。 前段の信号電圧と補正電圧との関係の一例を表す図である。 １つの画素に着目したときの信号線、走査線および電源線に印加される電圧ならびに駆動トランジスタのゲート電圧およびソース電圧の経時変化の一例を表す図である。 １つの画素に着目したときの信号線、走査線および電源線に印加される電圧ならびに駆動トランジスタのゲート電圧およびソース電圧の経時変化の一例を表す図である。 比較例に係る発光装置における低階調時の発光・消光の様子を模式的に表す図である。 比較例に係る発光装置における高階調時の発光・消光の様子を模式的に表す図である。 実施例に係る発光装置における低階調時の発光・消光の様子を模式的に表す図である。 実施例に係る発光装置における高階調時の発光・消光の様子を模式的に表す図である。 図１の表示装置の一適用例の外観を表す斜視図である。

以下、本開示を実施するための形態について、図面を参照して詳細に説明する。以下に説明する実施の形態は、いずれも本開示の好ましい一具体例を示すものである。したがって、以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態などは、一例であって本開示を限定する主旨ではない。よって、以下の実施の形態における構成要素のうち、本開示の最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。なお、各図は、模式図であり、必ずしも厳密に図示されたものではない。また、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡略化する。なお、説明は以下の順序で行う。

１．実施の形態（表示装置）
２．変形例（表示装置）
３．適用例（電子機器）

＜１．実施の形態＞
[構成]
図１は、本開示の一実施の形態に係る表示装置１の概略構成を表したものである。図２は、表示装置１に設けられた各画素１１の回路構成の一例を表したものである。表示装置１は、例えば、表示パネル１０、コントローラ２０およびドライバ３０を備えている。コントローラ２０が、本開示の「駆動回路」の一具体例に対応する。表示パネル１０は、複数の画素１１が行列状に配置されてなる映像表示面１０Ａを備えている。ドライバ３０は、例えば、表示パネル１０の外縁部分（具体的には映像表示面１０Ａの周縁部分）に実装されている。コントローラ２０およびドライバ３０は、外部から入力された映像信号Ｄｉｎに基づいて、表示パネル１０（具体的には複数の画素１１）を駆動する。

（表示パネル１０）
表示パネル１０は、コントローラ２０およびドライバ３０によって各画素１１がアクティブマトリクス駆動されることにより、外部から入力された映像信号Ｄｉｎに基づく映像を映像表示面に表示する。表示パネル１０は、例えば、行方向に延在する複数の走査線ＷＳＬと、列方向に延在する複数の信号線ＤＴＬと、行方向に延在する複数の電源線ＤＳＬとを有している。表示パネル１０は、さらに、走査線ＷＳＬと信号線ＤＴＬとが互いに交差する箇所ごとに１つずつ設けられた複数の画素１１を有している。

走査線ＷＳＬは、各画素１１の選択に用いられ、各画素１１を所定の単位（例えば画素行）ごとに選択する選択パルスを各画素１１に供給する。選択パルスが、本開示の「電圧パルス」の一具体例に対応する。信号線ＤＴＬは、水平セレクタ３１（後述）から出力された電圧の、各画素１１への供給に用いられるものである。水平セレクタ３１から出力される電圧としては、例えば、後述するように、オフセット電圧Ｖｏｆｓや、信号電圧Ｖｓｉｇ１、映像信号Ｄｉｎに応じた信号電圧Ｖｓｉｇ２、信号電圧Ｖｓｉｇ２と補正電圧ΔＶｃとを足し合わせた電圧が挙げられる。電源線ＤＳＬは、各画素１１に電力を供給するものである。

各信号線ＤＴＬは、水平セレクタ３１の出力端に接続されている。複数の信号線ＤＴＬは、例えば、画素列ごとに１本ずつ、割り当てられている。各走査線ＷＳＬは、ライトスキャナ３２（後述）の出力端に接続されている。複数の走査線ＷＳＬは、例えば、画素行ごとに１本ずつ、割り当てられている。各電源線ＤＳＬは、電源スキャナ３３（後述）の出力端に接続されている。複数の電源線ＤＳＬは、例えば、画素行ごとに１本ずつ、割り当てられている。

各画素１１は、例えば、画素回路１１−１と、有機ＥＬ素子１１−２とを有している。つまり、表示パネル１０は、画素１１ごとに、画素回路１１−１と、有機ＥＬ素子１１−２とを有している。有機ＥＬ素子１１−２が、本開示の「発光素子」の一具体例に対応する。有機ＥＬ素子１１−２は、例えば、アノード電極、有機層およびカソード電極が順に積層された構成を有している。有機ＥＬ素子１１−２は、素子容量Ｃｅを有している。画素回路１１−１は、有機ＥＬ素子１１−２の発光・消光を制御する。画素回路１１−１は、後述の書込走査によって各画素１１に書き込んだ電圧を保持する機能を有している。画素回路１１−１は、例えば、駆動トランジスタＴｒ１、書き込みトランジスタＴｒ２および保持容量Ｃｓを含んで構成されている。なお、画素回路１１−１は、このような構成に限定されるものではない。駆動トランジスタＴｒ１は、本開示の「第１トランジスタ」の一具体例に対応する。書き込みトランジスタＴｒ２は、本開示の「第２トランジスタ」の一具体例に対応する。

書き込みトランジスタＴｒ２は、駆動トランジスタＴｒ１のゲートに対する電圧印加を制御する。具体的には、書き込みトランジスタＴｒ２は、信号線ＤＴＬの電圧Ｖｄｔｌをサンプリングするとともに、サンプリングにより得られた電圧を、駆動トランジスタＴｒ１のゲートに書き込む。駆動トランジスタＴｒ１は、有機ＥＬ素子１１−２に直列に接続されている。駆動トランジスタＴｒ１は、有機ＥＬ素子１１−２を駆動する。駆動トランジスタＴｒ１は、書き込みトランジスタＴｒ２によってサンプリングされた電圧の大きさに応じて有機ＥＬ素子１１−２に流れる電流を制御する。書き込みトランジスタＴｒ２は、駆動トランジスタＴｒ１のゲート−ソース間電圧Ｖｇｓを駆動トランジスタＴｒ１の閾値電圧Ｖｔｈに近づける補正動作（以下、「閾値補正」と称する。）を行う際の駆動トランジスタＴｒ１のゲート電圧Ｖｇを制御する。保持容量Ｃｓは、駆動トランジスタＴｒ１のゲート−ソース間に所定の電圧を保持する。保持容量Ｃｓは、駆動トランジスタＴｒ１のゲートと、駆動トランジスタＴｒ１のソースとの間の導電パスに設けられている。

駆動トランジスタＴｒ１および書き込みトランジスタＴｒ２は、例えば、ｎチャネルＭＯＳ型の薄膜トランジスタ（ＴＦＴ（Thin Film Transistor））により形成されている。なお、駆動トランジスタＴｒ１および書き込みトランジスタＴｒ２は、ｐチャネルＭＯＳ型の薄膜トランジスタにより形成されていてもよい。駆動トランジスタＴｒ１および書き込みトランジスタＴｒ２は、エンハンスメント型であってもよいし、デプレッション型であってもよい。

各信号線ＤＴＬは、水平セレクタ３１の出力端と、書き込みトランジスタＴｒ２のソースまたはドレインとに接続されている。各走査線ＷＳＬは、ライトスキャナ３２の出力端と、書き込みトランジスタＴｒ２のゲートとに接続されている。各電源線ＤＳＬは、電源スキャナ３３の出力端と、駆動トランジスタＴｒ１のソースまたはドレインとに接続されている。

書き込みトランジスタＴｒ２のゲートは、走査線ＷＳＬに接続されている。書き込みトランジスタＴｒ２のソースまたはドレインが信号線ＤＴＬに接続されている。書き込みトランジスタＴｒ２のソースおよびドレインのうち信号線ＤＴＬに未接続の端子が駆動トランジスタＴｒ１のゲートに接続されている。駆動トランジスタＴｒ１のゲートは、書き込みトランジスタＴｒ２のソースおよびドレインのうち信号線ＤＴＬに未接続の端子と、保持容量Ｃｓの一端に接続されている。駆動トランジスタＴｒ１のソースまたはドレインが電源線ＤＳＬに接続されている。駆動トランジスタＴｒ１のソースおよびドレインのうち電源線ＤＳＬに未接続の端子が有機ＥＬ素子１１−２のアノードに接続されている。保持容量Ｃｓの一端が駆動トランジスタＴｒ１のゲートに接続されている。保持容量Ｃｓ１の他端が駆動トランジスタＴｒ１のソースおよびドレインのうち電源線ＤＳＬに未接続の端子に接続されている。有機ＥＬ素子１１−２のカソードは、例えば、グラウンドに接続されている。

ドライバ３０は、例えば、水平セレクタ３１、ライトスキャナ３２および電源スキャナ３３を有している。ドライバ３０は、このような構成に限定されるものではなく、画素回路１１−１の構成に応じて種々の構成を採り得る。

水平セレクタ３１は、例えば、コントローラ２０からの制御信号Ｔｏｕｔの入力に応じて（同期して）、コントローラ２０から入力されたアナログの電圧Ｖｄｔｌを各信号線ＤＴＬに印加する。具体的には、水平セレクタ３１は、ライトスキャナ３２により選択された画素１１へ、信号線ＤＴＬを介して電圧Ｖｄｔｌを供給する。

ライトスキャナ３２は、複数の画素１１を所定の単位ごとに走査する。具体的には、ライトスキャナ３２は、例えば、１フレーム期間において、各走査線ＷＳＬに選択パルスを順次、出力する。ライトスキャナ３２は、例えば、コントローラ２０からの制御信号Ｔｏｕｔの入力に応じて（同期して）、複数の走査線ＷＳＬを所定のシーケンスで選択することにより、各種電圧の各画素１１への書き込みや、各画素１１の発光を所望の順番で実行させる。ここで、各種電圧には、例えば、オフセット電圧Ｖｏｆｓ、信号電圧Ｖｓｉｇ１、信号電圧Ｖｓｉｇ２、信号電圧Ｖｓｉｇ２と補正電圧ΔＶｃとを足し合わせた電圧が含まれる。各種電圧の各画素１１への書き込みとは、駆動トランジスタＴｒ１のゲートに対して、各種電圧を、書き込みトランジスタＴｒ２を介して書き込む動作を指している。

ライトスキャナ３２は、例えば、２種類の電圧（Ｖｏｎ、Ｖｏｆｆ）を出力可能となっている。具体的には、ライトスキャナ３２は、駆動対象の画素１１へ、走査線ＷＳＬを介して２種類の電圧（Ｖｏｎ、Ｖｏｆｆ）を供給し、書き込みトランジスタＴｒ２のオンオフ制御を行う。オン電圧Ｖｏｎは、書き込みトランジスタＴｒ２のオン電圧以上の値となっている。オン電圧Ｖｏｎは、後述の「閾値補正期間」、「第１書き込み期間」、「第２書き込み期間」などにライトスキャナ３２から出力される選択パルスの波高値である。オフ電圧Ｖｏｆｆは、書き込みトランジスタＴｒ２のオン電圧よりも低い値となっている。

電源スキャナ３３は、例えば、コントローラ２０からの制御信号Ｔｏｕｔの入力に応じて（同期して）、複数の電源線ＤＳＬを所定の単位ごとに順次選択する。電源スキャナ３３は、例えば、２種類の電圧（Ｖｃｃ、Ｖｓｓ）を出力可能となっている。具体的には、電源スキャナ３３は、電源線ＤＳＬを介して、ライトスキャナ３２により選択された画素１１へ２種類の電圧（Ｖｃｃ、Ｖｓｓ）を供給する。固定電圧Ｖｓｓは、有機ＥＬ素子１１−２の閾値電圧Ｖｅｌと、有機ＥＬ素子１１−２のカソード電圧Ｖｃａｔｈとを足し合わせた電圧（Ｖｅｌ＋Ｖｃａｔｈ）よりも低い電圧値である。固定電圧Ｖｃｃは、電圧（Ｖｅｌ＋Ｖｃａｔｈ）よりも高い電圧値である。

（コントローラ２０）
次に、コントローラ２０について説明する。コントローラ２０は、例えば、外部から入力されたデジタルの映像信号Ｄｉｎに対して所定の信号処理を行い、電圧Ｖｄｔｌおよび制御信号Ｔｏｕｔを生成する。コントローラ２０は、例えば、生成した電圧Ｖｄｔｌを水平セレクタ３１に出力し、さらに、例えば、生成した制御信号Ｔｏｕｔを水平セレクタ３１、ライトスキャナ３２および電源スキャナ３３に出力する。

図３は、コントローラ２０の機能ブロックの一例を表したものである。コントローラ３０は、例えば、リニアガンマ変換部２１、信号処理部２２、パネルガンマ変換部２３、電圧補正部２４およびタイミング制御部２５を有している。

リニアガンマ変換部２１は、入力された映像信号Ｄｉｎを、線形なガンマ特性を有する映像信号Ｄａに変換する。すなわち、外部から供給される映像信号Ｄｉｎは、一般的な表示装置の特性に合わせてガンマ値が例えば２．２等に設定され、非線形なガンマ特性を有している。リニアガンマ変換部２１は、後段での処理を容易にするため、このような非線形なガンマ特性を線形なガンマ特性に変換する。リニアガンマ変換部２１は、変換により得られた映像信号Ｄａを、信号処理部２２に出力する。信号処理部２２は、映像信号Ｄａに対して、必要に応じて種々の信号処理（例えば、ＡＰＬ（Average Picture Level）制御など）を行う。信号処理部２２は、種々の信号処理を行うことにより生成した映像信号Ｄｂを、パネルガンマ変換部２３および電圧補正部２４に出力する。

パネルガンマ変換部２３は、例えば、信号処理部２２から入力された映像信号Ｄｂに対して、ガンマ変換を行う。パネルガンマ変換部２３は、例えば、線形なガンマ特性を有する映像信号Ｄｂを、表示パネル１０の特性に対応した非線形なガンマ特性を有する映像信号Ｄｃに変換する。パネルガンマ変換部２３は、映像信号Ｄｃを、タイミング制御部２５に出力する。

電圧補正部２４は、信号処理部２２から入力された映像信号Ｄｂに基づいて、閾値補正を行った後の２段階の信号書き込みに用いられる信号電圧Ｖｓｉｇ１，Ｖｓｉｇ２と、補正電圧ΔＶｃとを算出する。信号電圧Ｖｓｉｇ１は、前段の信号書き込みに用いられる電圧パルスＰ１（後述の図６参照）の波高値である。信号電圧Ｖｓｉｇ２は、映像信号Ｄｉｎ（つまり階調）に対応した電圧の波高値である。補正電圧ΔＶｃは、信号電圧Ｖｓｉｇ２に加算して、後段の信号書き込みに用いられる電圧パルスＰ２（後述の図６参照）を生成するための電圧である。信号電圧Ｖｓｉｇ２と補正電圧ΔＶｃとの和が、後段の信号書き込みに用いられる電圧パルスＰ２（後述の図６参照）の波高値である。

信号電圧Ｖｓｉｇ１が、本開示の「第１電圧パルスの波高値」の一具体例に対応する。信号電圧Ｖｓｉｇ１を波高値として有する電圧パルスＰ１が、本開示の「第１電圧パルス」の一具体例に対応する。信号電圧Ｖｓｉｇ２が、本開示の「映像信号に対応した信号電圧」の一具体例に対応する。信号電圧Ｖｓｉｇ２と補正電圧ΔＶｃとの和を波高値として有する電圧パルスＰ２が、本開示の「第２電圧パルス」の一具体例に対応する。

ここで、電圧パルスＰ１の波高値（信号電圧Ｖｓｉｇ１）は、電圧パルスＰ２の波高値（信号電圧Ｖｓｉｇ２と補正電圧ΔＶｃとの和）よりも高くなっている。電圧パルスＰ１の波高値（信号電圧Ｖｓｉｇ１）は、有機ＥＬ素子１１−２の発光時の駆動トランジスタＴｒ２のゲート電圧Ｖｇ（＝Ｖｇ０）よりも高い値となっている。このことから、電圧パルスＰ１は、駆動トランジスタＴｒ１のゲート電圧Ｖｇをオーバーシュートさせる役割を有している。

電圧補正部２４は、映像信号ＤａまたはＤｂが低階調のときにだけ、電圧パルスＰ１の波高値をゼロよりも大きな値に設定してもよい。この場合、電圧補正部２４は、例えば、図４に示したように、映像信号Ｄｂ（リニアガンマ階調レベル）が所定の閾値以下のときにだけ、電圧パルスＰ１の波高値をゼロもしくは小さな値（Ｖｏｆｓ）よりも大きな値（Ｖｔｏｐ）に設定し、映像信号ＤａまたはＤｂが所定の閾値よりも大きいときには、電圧パルスＰ１の波高値をゼロもしくは小さな値（Ｖｏｆｓ）に設定してもよい。このとき、電圧補正部２４は、例えば、図４に示したように、所定の閾値の前後で、電圧パルスＰ１の波高値を滑らかに変化させてもよい。このようにすることで、所定の閾値の前後で映像が大幅に変化するのが抑えられる。なお、電圧補正部２４は、電圧パルスＰ１の波高値を、全階調に渡って設定してもよい。

電圧補正部２４は、補正電圧ΔＶｃを、信号電圧Ｖｓｉｇ１の波高値の大きさに応じた値に設定し、例えば、図５に示したように、信号電圧Ｖｓｉｇ１の波高値が大きくなるにつれて、大きな値に設定する。このとき、信号電圧Ｖｓｉｇ１の波高値と、補正電圧ΔＶｃとは、例えば、以下の式で示したような関係となっている。ｘは図５における横軸の値であり、ｙは図５における縦軸の値である。なお、以下の式は、あくまでも一例であって、信号電圧Ｖｓｉｇ１の波高値と、補正電圧ΔＶｃとの関係は、以下の式に限定されない。
ｙ＝０．１２７５ｘ²−０．２５９４ｘ＋０．１１８８

タイミング制御部２５は、例えば、映像信号Ｄｃに応じて（同期して）、ドライバ３０内の各回路に対する制御信号Ｔｏｕｔをドライバ３０に出力する。また、タイミング制御部２５は、例えば、映像信号Ｄｃに対応するアナログの電圧Ｖｄｔｌをドライバ３０に出力する。

[動作]
次に、本実施の形態の表示装置１の動作（消光から発光までの動作）について説明する。本実施の形態では、有機ＥＬ素子１１−２のＩ−Ｖ特性がバラついても、その影響を受けることなく、有機ＥＬ素子１１−２の発光輝度を一定に保つようにするために、有機ＥＬ素子１１−２のＩ−Ｖ特性の変動に対する補償動作を組み込んでいる。さらに、本実施の形態では、駆動トランジスタＴｒ１の閾値電圧Ｖｔｈが経時変化しても、その影響を受けることなく、有機ＥＬ素子１１−２の発光輝度を一定に保つようにするために、上記閾値電圧の変動に対する補正動作を組み込んでいる。

図６は、１つの画素１１に着目したときの信号線ＤＴＬ、走査線ＷＳＬおよび電源線ＤＳＬに印加される電圧ならびに駆動トランジスタＴｒ１のゲート電圧Ｖｇおよびソース電圧Ｖｓの経時変化の一例を表したものである。

まず、コントローラ２０およびドライバ３０は、駆動トランジスタＴｒ１のゲート−ソース間電圧Ｖｇｓを駆動トランジスタＴｒ１の閾値電圧Ｖｔｈに近づける閾値補正の準備を行う。閾値補正の準備前、有機ＥＬ素子１１−２は発光している。このとき、走査線ＷＳＬの電圧がＶｏｆｆとなっており、電源線ＤＳＬの電圧がＶｃｃとなっている。駆動トランジスタＴｒ１は飽和領域で動作するので、有機ＥＬ素子１１−２に流れる電流Ｉｄｓは、駆動トランジスタＴｒ１のゲート−ソース間電圧Ｖｇｓの大きさに応じた値となっている。

コントローラ２０およびドライバ３０は、閾値補正の準備を開始するにあたって、有機ＥＬ素子１１−２を消光する。具体的には、電源スキャナ３３が、コントローラ２０からの制御信号に応じて電源線ＤＳＬの電圧をＶｃｃからＶｓｓに下げる。このとき、Ｖｓｓは、有機ＥＬ素子１１−２の閾値電圧Ｖｔｈｅｌおよびカソード電圧Ｖｃａｔｈの和（Ｖｔｈｅｌ＋Ｖｃａｔｈ）よりも小さい。そのため、ソース電圧ＶｓがＶｓｓまで下がると、有機ＥＬ素子１３が消光する。このとき、保持容量Ｃｓを介したカップリングによりゲート電圧Ｖｇも下がる。

次に、電源線ＤＳＬの電圧がＶｓｓとなっており、かつ信号線ＤＴＬの電圧がＶｏｆｓとなっている間に、ライトスキャナ３２は、コントローラ２０からの制御信号に応じて走査線ＷＳＬの電圧をＶｏｆｆからＶｏｎに上げる（時刻Ｔ１）。すると、ゲート電圧ＶｇがＶｏｆｓまで変化する。このとき、Ｖｏｆｓ−Ｖｓｓが駆動トランジスタＴｒ１の閾値電圧Ｖｔｈよりも大きくなっている。

次に、コントローラ２０およびドライバ３０は、駆動トランジスタＴｒ１の閾値補正の動作を行う。具体的には、信号線ＤＴＬの電圧がＶｏｆｓとなっており、かつ、走査線ＷＳＬの電圧がＶｏｎとなっている間に、電源スキャナ３３は、コントローラ２０からの制御信号に応じて、電源線ＤＳＬの電圧をＶｓｓからＶｃｃに上げる（時刻Ｔ２）。すると、駆動トランジスタＴｒ１のドレイン−ソース間に電流が流れ、ソース電圧Ｖｓが上昇する。このとき、ソース電圧ＶｓがＶｏｆｓ−Ｖｔｈよりも低い場合（閾値補正がまだ完了していない場合）には、駆動トランジスタＴｒ１がカットオフするまで（ゲート−ソース間電圧ＶｇｓがＶｔｈになるまで）、駆動トランジスタＴｒ１のドレイン−ソース間に電流が流れ、保持容量Ｃｓが充電される。このとき、駆動トランジスタＴｒ１のソース電圧Ｖｓは、例えば、時間の経過とともに上昇していく。その結果、ゲート電圧ＶｇがＶｏｆｓとなり、保持容量Ｃｓが充電され、ゲート−ソース間電圧ＶｇｓがＶｔｈとなる。

その後、ライトスキャナ３２が、コントローラ２０からの制御信号に応じて、走査線ＷＳＬの電圧をＶｏｎからＶｏｆｆに下げる（時刻Ｔ３）。すると、駆動トランジスタＴｒ１のゲートがフローティングとなる。このとき、ゲート−ソース間電圧ＶｇｓがＶｔｈとなっている場合には、駆動トランジスタＴｒ１のドレイン−ソース間に電流は流れず、保持容量Ｃｓの充電は停止している。このとき、駆動トランジスタＴｒ１のソース電圧Ｖｓは、Ｖｏｆｓ−Ｖｔｈとなり、Ｖｔｈｅｌ＋Ｖｃａｔ以下の値となっている。そのため、有機ＥＬ素子１１−２が発光することはない。

次に、コントローラ２０およびドライバ３０は、映像信号Ｄｉｎに応じた信号電圧Ｖｓｉｇの書き込みと、移動度補正を行う。移動度補正とは、駆動トランジスタＴｒ１のゲート−ソース間に保持される電圧（ゲート−ソース間電圧Ｖｇｓ）を、駆動トランジスタＴｒ１の移動度の大きさに応じて補正する動作を指している。コントローラ２０およびドライバ３０は、閾値補正を行った後、書き込みトランジスタＴｒ２のゲートに対する電圧パルスの印加を２回行うことにより、駆動トランジスタＴｒ１のゲートに対する、映像信号Ｄｉｎに対応した信号電圧Ｖｓｉｇ２の書き込みを行う。

具体的には、まず、水平セレクタ３１は、コントローラ２０からの制御信号に応じて、信号線ＤＴＬに対して、波高値がＶｓｉｇ１の電圧パルスＰ１を出力する。これにより、信号線ＤＴＬの電圧がＶｏｆｓからＶｓｉｇ１に切り替わる（時刻Ｔ４）。続いて、ライトスキャナ３２は、コントローラ２０からの制御信号に応じて、走査線ＷＳＬの電圧をＶｏｆｆからＶｏｎに上げ（時刻Ｔ５）、駆動トランジスタＴｒ１のゲートを信号線ＤＴＬに接続する。すると、駆動トランジスタＴｒ１のゲート電圧Ｖｇが信号線ＤＴＬの電圧Ｖｓｉｇ１となる。このとき、駆動トランジスタＴｒ１のソース電圧Ｖｓは、ゲート電圧Ｖｇの上昇に伴い上昇する。さらに、ライトスキャナ３２は、コントローラ２０からの制御信号に応じて、走査線ＷＳＬの電圧をＶｏｎからＶｏｆｆに下げる（時刻Ｔ６）。すると、駆動トランジスタＴｒ１のゲートがフローティングとなり、駆動トランジスタＴｒ１のドレイン−ソース間に電流Ｉｄｓが流れ、ソース電圧Ｖｓが上昇し、それにともなってゲート電圧Ｖｇも上昇する。その直後、水平セレクタ３１は、コントローラ２０からの制御信号に応じて、信号線ＤＴＬの電圧をＶｓｉｇ１からＶｏｆｓに切り替えて、電圧パルスＰ１の出力を停止する（時刻Ｔ７）。

次に、水平セレクタ３１は、コントローラ２０からの制御信号に応じて、信号線ＤＴＬに対して、波高値がＶｓｉｇ２＋ΔＶｃの電圧パルスＰ２を出力する。これにより、信号線ＤＴＬの電圧がＶｏｆｓからＶｓｉｇ２に切り替わる（時刻Ｔ８）。続いて、ライトスキャナ３２は、コントローラ２０からの制御信号に応じて、走査線ＷＳＬの電圧をＶｏｆｆからＶｏｎに上げ（時刻Ｔ９）、駆動トランジスタＴｒ１のゲートを信号線ＤＴＬに接続する。すると、駆動トランジスタＴｒ１のゲート電圧Ｖｇが信号線ＤＴＬの電圧（Ｖｓｉｇ２＋ΔＶｃ）となる。このとき、駆動トランジスタＴｒ１のソース電圧Ｖｓは、ゲート電圧Ｖｇの低下に伴い低下する。

このとき、有機ＥＬ素子１１−２のアノード電圧はこの段階ではまだ有機ＥＬ素子１１−２の閾値電圧Ｖｅｌよりも小さく、有機ＥＬ素子１１−２はカットオフしている。そのため、駆動トランジスタＴｒ１のゲート−ソース間の電流は有機ＥＬ素子１１−２の素子容量Ｃｏｌｅｄに流れ、素子容量Ｃｏｌｅｄが充電されるので、ソース電圧ＶｓがΔＶｓだけ変位し、やがてゲート−ソース間電圧ＶｇｓがＶｓｉｇ２＋ΔＶｃ＋Ｖｔｈ−ΔＶｓとなる。このようにして、書き込みと同時に移動度補正が行われる。ここで、駆動トランジスタＴｒ１の移動度が大きい程、ΔＶｓも大きくなるので、ゲート−ソース間電圧Ｖｇｓを発光前にΔＶｓだけ小さくすることにより、画素１１ごとの移動度のばらつきを取り除くことができる。

さらに、ライトスキャナ３２は、コントローラ２０からの制御信号に応じて、走査線ＷＳＬの電圧をＶｏｎからＶｏｆｆに下げる（時刻Ｔ１０）。すると、駆動トランジスタＴｒ１のゲートがフローティングとなり、駆動トランジスタＴｒ１のドレイン−ソース間に電流Ｉｄｓが流れ、ソース電圧Ｖｓが低下し、それにともなってゲート電圧Ｖｇも低下する。その直後、水平セレクタ３１は、コントローラ２０からの制御信号に応じて、信号線ＤＴＬの電圧をＶｓｉｇ２＋ΔＶｃからＶｏｆｓに切り替えて、電圧パルスＰ２の出力を停止する（時刻Ｔ１１）。ここで、駆動トランジスタＴｒ１のゲート−ソース間電圧Ｖｇｓは一定となっているので、駆動トランジスタＴｒ１は、一定の電流Ｉｄｓを有機ＥＬ素子１１−２に流し、有機ＥＬ素子１１−２が所望の輝度で発光する。

なお、コントローラ２０およびドライバ３０は、映像信号ＤａまたはＤｂが低階調のときにだけ、電圧パルスＰ１を駆動トランジスタＴｒ１のゲートに印加してもよい。この場合、映像信号ＤａまたはＤｂが低階調ではないとき（例えば、高階調のとき）には、コントローラ２０およびドライバ３０は、例えば、図７に示したように、書き込み時に、電圧パルスＰ１の出力を停止し、電圧パルスＰ２だけ出力する。なお、コントローラ２０およびドライバ３０は、映像信号ＤａまたはＤｂの階調によらず、電圧パルスＰ１，Ｐ２を駆動トランジスタＴｒ１のゲートに印加してもよい。

[効果]
次に、比較例と対比しつつ、本実施の形態の表示装置１における効果について説明する。

図８は、比較例に係る発光装置における低階調時の発光・消光の様子を模式的に表したものである。図９は、比較例に係る発光装置における高階調時の発光・消光の様子を模式的に表したものである。図１０は、実施例に係る発光装置における低階調時の発光・消光の様子を模式的に表したものである。図１１は、実施例に係る発光装置における高階調時の発光・消光の様子を模式的に表したものである。

比較例に係る発光装置では、低階調時の発光応答が高階調時と比べて遅くなっている。そのため、例えば、低フレームレートのときに、暗い映像が視認され易くなり、その結果、ユーザには、フリッカが生じているように見えてしまう。例えば、閾値補正期間に１フレーム期間の５％を要する場合、発光デューティは最大で９５％となる。低輝度の時に、発光応答の遅延が１フレーム期間の２．５％を占める場合、発光デューティは９２．５％となる。発光デューティが９２．５％となっている場合に、フレームレートを、例えば４０Ｈz以下の低フレームレートに設定したときには、ユーザには、フリッカが視認される。

一方、本実施の形態では、例えば、図１０に示したように、閾値補正が行われた後の信号書き込み時に、２つの電圧パルスＰ１，Ｐ２が信号線ＤＴＬに印加される。このとき、２つの電圧パルスＰ１，Ｐ２は、書き込みトランジスタＴｒ２を介して、駆動トランジスタＴｒ１のゲートに印加される。これにより、図１０、図１１からもわかるように、低階調時に電圧パルスＰ２を印加したときの発光タイミングを、高階調時に電圧パルスＰ２を印加したときの発光タイミングに近づけることができる。つまり、本実施の形態では、電圧パルスＰ１，Ｐ２を印加することにより、発光応答遅延を抑制することができる。その結果、書き込みを１回の電圧パルスで行った場合（比較例）と比べて、消光時間を短くすることができる。従って、フリッカの発生を低減することができる。

また、本実施の形態では、電圧パルスＰ１の波高値は、電圧パルスＰ２の波高値よりも高くなっている。これにより、低階調時に電圧パルスＰ２を印加したときの発光タイミングを、高階調時に電圧パルスＰ２を印加したときの発光タイミングに近づけることができ、発光応答遅延を抑制することができる。その結果、書き込みを１回の電圧パルスで行った場合（比較例）と比べて、消光時間を短くすることができる。従って、フリッカの発生を低減することができる。

また、本実施の形態では、電圧パルスＰ２の波高値は、信号電圧Ｖｓｉｇ２と補正電圧ΔＶｃとの和となっている。これにより、電圧パルスＰ１の印加後に電圧パルスＰ２が印加されたときに、電圧パルスＰ２によって、駆動トランジスタＴｒ１のゲート−ソース間電圧Ｖｇｓを補正することができる。つまり、本実施の形態では、電圧パルスＰ１，Ｐ２を印加した場合であっても、適切な移動度補正を行うことができる。

また、本実施の形態では、電圧パルスＰ１の波高値が、有機ＥＬ素子１１−２の発光時の駆動トランジスタＴｒ２のゲート電圧Ｖｇよりも高い値となっている。これにより、電圧パルスＰ１によって、駆動トランジスタＴｒ１のゲート電圧Ｖｇをオーバーシュートさせることができるので、低階調時に電圧パルスＰ２を印加したときの発光タイミングを、高階調時に電圧パルスＰ２を印加したときの発光タイミングに近づけることができる。つまり、本実施の形態では、電圧パルスＰ１，Ｐ２を印加することにより、発光応答遅延を抑制することができる。その結果、書き込みを１回の電圧パルスで行った場合（比較例）と比べて、消光時間を短くすることができる。従って、フリッカの発生を低減することができる。

また、本実施の形態では、映像信号Ｄｂが低階調のときにだけ、電圧パルスＰ１が駆動トランジスタＴｒ１のゲートに印加される。これにより、高階調時に電圧パルスＰ１を駆動トランジスタＴｒ１のゲートに印加する場合と比べて、コントローラ２０で生成する電圧を低くすることができる。従って、消費電力の増大を抑えつつ、フリッカの発生を低減することができる。

＜２．変形例＞
以下、上記実施の形態に係る表示装置１の変形例について説明する。上記実施の形態において、コントローラ２０は、階調によらず、電圧パルスＰ１，Ｐ２を、各画素１１へ印加してもよい。ただし、この場合に、各画素１１の画素回路１１−１が、コントローラ２０からの制御信号に応じて電圧パルスＰ１の、有機ＥＬ素子１１−２への印加の有無を制御する制御素子（例えばスイッチ）を有していてもよい。

また、上記実施の形態において、コントローラ２０およびドライバ３０は、閾値補正後の信号書き込みにおいて、電圧パルスＰ１，Ｐ２を含む３つ以上の電圧パルスの印加を行ってもよい。具体的には、コントローラ２０およびドライバ３０は、閾値補正を行った後、書き込みトランジスタＴｒ２のゲートに対する３回以上の電圧パルスの印加（電圧パルスＰ１，Ｐ２を含む３つ以上の電圧パルス）を行うことにより、駆動トランジスタＴｒ１のゲートに対する、映像信号Ｄｉｎに対応した信号電圧Ｖｓｉｇ２の書き込みを行ってもよい。ここで、閾値補正後の信号書き込みで印加される複数回の電圧パルスの中で２つの電圧パルスＰ１，Ｐ２に着目したときに、電圧パルスＰ１の波高値（信号電圧Ｖｓｉｇ１）は、電圧パルスＰ２の波高値（信号電圧Ｖｓｉｇ２と補正電圧ΔＶｃとの和）よりも高くなっている。このようにした場合であっても、上記実施の形態およびその変形例に係る表示装置１と同様の効果を奏することができる。

＜３．適用例＞
以下、上記実施の形態およびその変形例で説明した表示装置１の適用例について説明する。上記実施の形態およびその変形例に係る表示装置１は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。

図１２は、本適用例に係る電子機器２の概略構成例を表したものである。電子機器２は、例えば、折りたたみ可能な２枚の板状の筐体のうちの一方の筐体の主面に映像表示面を備えたノート型のパーソナルコンピュータである。電子機器２は、上記実施の形態およびその変形例に係る表示装置１を備えており、例えば、電子機器２の映像表示面の位置に、表示パネル１０の映像表示面１０Ａを備えている。本適用例では、上記実施の形態およびその変形例に係る表示装置１が設けられているので、フリッカの発生を低減することができる。

以上、実施の形態、変形例および適用例を挙げて本開示を説明したが、本開示は実施の形態等に限定されるものではなく、種々変形が可能である。なお、本明細書中に記載された効果は、あくまで例示である。本開示の効果は、本明細書中に記載された効果に限定されるものではない。本開示が、本明細書中に記載された効果以外の効果を持っていてもよい。

また、例えば、本開示は以下のような構成を取ることができる。
（１）
画素ごとに、発光素子および画素回路を備え、前記画素回路が、前記発光素子に流れる電流を制御する第１トランジスタと、前記第１トランジスタのゲートに対する電圧印加を制御する第２トランジスタとを含む表示パネルの各前記画素において、
前記駆動トランジスタのゲート−ソース間電圧を前記駆動トランジスタの閾値電圧に近づける補正動作を行った後、前記第２トランジスタのゲートに対する電圧パルスの印加を複数回行うことにより、前記第１トランジスタのゲートに対する、映像信号に対応した信号電圧の書き込みを行う書き込みステップを含み、
前記書き込みステップで印加される複数回の前記電圧パルスの中で２つの前記電圧パルスに着目したときに、前段で印加される第１電圧パルスの波高値は、後段で印加される第２電圧パルスの波高値よりも高くなっている
表示パネルの駆動方法。
（２）
前記第２電圧パルスの波高値は、前記映像信号に対応した信号電圧よりも高くなっている
（１）に記載の表示パネルの駆動方法。
（３）
前記第２電圧パルスの波高値は、前記映像信号に対応した信号電圧と、前記第１電圧パルスの波高値の大きさに応じた補正電圧との和となっている
（２）に記載の表示パネルの駆動方法。
（４）
前記第１電圧パルスの波高値は、前記発光素子の発光時の前記第１トランジスタのゲート電圧よりも高い値となっている
（１）から（３）のいずれか１つに記載の表示パネルの駆動方法。
（５）
前記書き込みステップにおいて、前記映像信号が低階調のときにだけ、前記第１電圧パルスを前記第１トランジスタのゲートに印加する
（１）から（４）のいずれか１つに記載の表示パネルの駆動方法。
（６）
画素ごとに、発光素子および画素回路を備え、前記画素回路が、前記発光素子に流れる電流を制御する第１トランジスタと、前記第１トランジスタのゲートに対する電圧印加を制御する第２トランジスタとを含む表示パネルを駆動する駆動回路であって、
各前記画素において、前記駆動トランジスタのゲート−ソース間電圧を前記駆動トランジスタの閾値電圧に近づける補正動作を行った後、前記第２トランジスタのゲートに対する電圧パルスの印加を複数回行うことにより、前記第１トランジスタのゲートに対する、映像信号に対応した信号電圧の書き込みを行う書き込み部を備え、
各前記画素に印加される複数回の前記電圧パルスの中で２つの前記電圧パルスに着目したときに、前段で印加される第１電圧パルスの波高値は、後段で印加される第２電圧パルスの波高値よりも高くなっている
駆動回路。
（７）
画素ごとに、発光素子および画素回路を有する表示パネルと、
前記表示パネルを駆動する駆動回路と
を備え、
前記画素回路は、
前記発光素子に流れる電流を制御する第１トランジスタと、
前記第１トランジスタのゲートに対する電圧印加を制御する第２トランジスタと
を含み、
前記駆動回路は、各前記画素において、前記駆動トランジスタのゲート−ソース間電圧を前記駆動トランジスタの閾値電圧に近づける補正動作を行った後、前記第２トランジスタのゲートに対する電圧パルスの印加を複数回行うことにより、前記第１トランジスタのゲートに対する、映像信号に対応した信号電圧の書き込みを行い、
各前記画素に印加される複数回の前記電圧パルスの中で２つの前記電圧パルスに着目したときに、前段で印加される第１電圧パルスの波高値は、後段で印加される第２電圧パルスの波高値よりも高くなっている
表示装置。

１…表示装置、２…電子機器、１０…表示パネル、１０Ａ…映像表示面、１１…画素、１１−１…画素回路、１１−２…有機ＥＬ素子、２０…コントローラ、２１…リニアガンマ変換部、２２…信号処理部、２３…パネルガンマ変換部、２４…電圧補正部、２５…タイミング制御部、３０…ドライバ、３１…水平セレクタ、３２…ライトスキャナ、３３…電源スキャナ、Ｃｅ…素子容量、Ｃｓ…保持容量、Ｄｉｎ…映像信号、ＤＳＬ…電源線、ＤＴＬ…信号線、Ｉｄｓ…電流、Ｐ１，Ｐ２…電圧パルス、Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６，Ｔ７，Ｔ８，Ｔ９，Ｔ１０，Ｔ１１…時刻、Ｔｏｕｔ…制御信号、Ｔｒ１…駆動トランジスタ、Ｔｒ２…書き込みトランジスタ、Ｖｃａｔｈ…カソード電圧、Ｖｃｃ，Ｖｏｆｓ，Ｖｓｓ…固定電圧、Ｖｄｔｌ，Ｖｄｓｌ，Ｖｗｓｌ…電圧、Ｖｇ…ゲート電圧、Ｖｇｓ…ゲート−ソース間電圧、Ｖｏｎ…オン電圧、Ｖｏｆｆ…オフ電圧、Ｖｓ…ソース電圧、Ｖｓｉｇ，Ｖｓｉｇ１，Ｖｓｉｇ２…信号電圧、Ｖｔｈ，Ｖｔｈｅｌ…閾値電圧、ＷＳＬ…走査線、ΔＶｃ…補正電圧。

本開示の一実施の形態に係る表示パネルの駆動方法は、画素ごとに、発光素子および画素回路を備え、画素回路が、発光素子に流れる電流を制御する第１トランジスタと、第１トランジスタのゲートに対する電圧印加を制御する第２トランジスタとを含む表示パネルの各画素において、第１トランジスタのゲート−ソース間電圧を第１トランジスタの閾値電圧に近づける補正動作を行った後、第２トランジスタのゲートに対する電圧パルスの印加を複数回行うことにより、第１トランジスタのゲートに対する、映像信号に対応した信号電圧の書き込みを行う書き込みステップを含んでいる。このとき、書き込みステップで印加される複数回の電圧パルスの中で２つの電圧パルスに着目したときに、前段で印加される第１電圧パルスの波高値は、後段で印加される第２電圧パルスの波高値よりも高くなっている。

本開示の一実施の形態に係る駆動回路は、画素ごとに、発光素子および画素回路を備え、画素回路が、発光素子に流れる電流を制御する第１トランジスタと、第１トランジスタのゲートに対する電圧印加を制御する第２トランジスタとを含む表示パネルを駆動する駆動回路である。この駆動回路は、各画素において、第１トランジスタのゲート−ソース間電圧を第１トランジスタの閾値電圧に近づける補正動作を行った後、第２トランジスタのゲートに対する電圧パルスの印加を複数回行うことにより、第１トランジスタのゲートに対する、映像信号に対応した信号電圧の書き込みを行う書き込み部を備えている。このとき、書き込みステップで印加される複数回の電圧パルスの中で２つの電圧パルスに着目したときに、前段で印加される第１電圧パルスの波高値は、後段で印加される第２電圧パルスの波高値よりも高くなっている。

本開示の一実施の形態に係る表示装置は、画素ごとに、発光素子および画素回路を有する表示パネルと、表示パネルを駆動する駆動回路とを備えている。画素回路は、発光素子に流れる電流を制御する第１トランジスタと、第１トランジスタのゲートに対する電圧印加を制御する第２トランジスタとを含んでいる。駆動回路は、各画素において、第１トランジスタのゲート−ソース間電圧を第１トランジスタの閾値電圧に近づける補正動作を行った後、第２トランジスタのゲートに対する電圧パルスの印加を複数回行うことにより、第１トランジスタのゲートに対する、映像信号に対応した信号電圧の書き込みを行う。このとき、書き込みステップで印加される複数回の電圧パルスの中で２つの電圧パルスに着目したときに、前段で印加される第１電圧パルスの波高値は、後段で印加される第２電圧パルスの波高値よりも高くなっている。

各画素１１は、例えば、画素回路１１−１と、有機ＥＬ素子１１−２とを有している。つまり、表示パネル１０は、画素１１ごとに、画素回路１１−１と、有機ＥＬ素子１１−２とを有している。有機ＥＬ素子１１−２が、本開示の「発光素子」の一具体例に対応する。有機ＥＬ素子１１−２は、例えば、アノード電極、有機層およびカソード電極が順に積層された構成を有している。有機ＥＬ素子１１−２は、素子容量Ｃｏｌｅｄを有している。画素回路１１−１は、有機ＥＬ素子１１−２の発光・消光を制御する。画素回路１１−１は、後述の書込走査によって各画素１１に書き込んだ電圧を保持する機能を有している。画素回路１１−１は、例えば、駆動トランジスタＴｒ１、書き込みトランジスタＴｒ２および保持容量Ｃｓを含んで構成されている。なお、画素回路１１−１は、このような構成に限定されるものではない。駆動トランジスタＴｒ１は、本開示の「第１トランジスタ」の一具体例に対応する。書き込みトランジスタＴｒ２は、本開示の「第２トランジスタ」の一具体例に対応する。

また、例えば、本開示は以下のような構成を取ることができる。
（１）
画素ごとに、発光素子および画素回路を備え、前記画素回路が、前記発光素子に流れる電流を制御する第１トランジスタと、前記第１トランジスタのゲートに対する電圧印加を制御する第２トランジスタとを含む表示パネルの各前記画素において、
前記第１トランジスタのゲート−ソース間電圧を前記第１トランジスタの閾値電圧に近づける補正動作を行った後、前記第２トランジスタのゲートに対する電圧パルスの印加を複数回行うことにより、前記第１トランジスタのゲートに対する、映像信号に対応した信号電圧の書き込みを行う書き込みステップを含み、
前記書き込みステップで印加される複数回の前記電圧パルスの中で２つの前記電圧パルスに着目したときに、前段で印加される第１電圧パルスの波高値は、後段で印加される第２電圧パルスの波高値よりも高くなっている
表示パネルの駆動方法。
（２）
前記第２電圧パルスの波高値は、前記映像信号に対応した信号電圧よりも高くなっている
（１）に記載の表示パネルの駆動方法。
（３）
前記第２電圧パルスの波高値は、前記映像信号に対応した信号電圧と、前記第１電圧パルスの波高値の大きさに応じた補正電圧との和となっている
（２）に記載の表示パネルの駆動方法。
（４）
前記第１電圧パルスの波高値は、前記発光素子の発光時の前記第１トランジスタのゲート電圧よりも高い値となっている
（１）から（３）のいずれか１つに記載の表示パネルの駆動方法。
（５）
前記書き込みステップにおいて、前記映像信号が低階調のときにだけ、前記第１電圧パルスを前記第１トランジスタのゲートに印加する
（１）から（４）のいずれか１つに記載の表示パネルの駆動方法。
（６）
画素ごとに、発光素子および画素回路を備え、前記画素回路が、前記発光素子に流れる電流を制御する第１トランジスタと、前記第１トランジスタのゲートに対する電圧印加を制御する第２トランジスタとを含む表示パネルを駆動する駆動回路であって、
各前記画素において、前記第１トランジスタのゲート−ソース間電圧を前記第１トランジスタの閾値電圧に近づける補正動作を行った後、前記第２トランジスタのゲートに対する電圧パルスの印加を複数回行うことにより、前記第１トランジスタのゲートに対する、映像信号に対応した信号電圧の書き込みを行う書き込み部を備え、
各前記画素に印加される複数回の前記電圧パルスの中で２つの前記電圧パルスに着目したときに、前段で印加される第１電圧パルスの波高値は、後段で印加される第２電圧パルスの波高値よりも高くなっている
駆動回路。
（７）
画素ごとに、発光素子および画素回路を有する表示パネルと、
前記表示パネルを駆動する駆動回路と
を備え、
前記画素回路は、
前記発光素子に流れる電流を制御する第１トランジスタと、
前記第１トランジスタのゲートに対する電圧印加を制御する第２トランジスタと
を含み、
前記駆動回路は、各前記画素において、前記第１トランジスタのゲート−ソース間電圧を前記第１トランジスタの閾値電圧に近づける補正動作を行った後、前記第２トランジスタのゲートに対する電圧パルスの印加を複数回行うことにより、前記第１トランジスタのゲートに対する、映像信号に対応した信号電圧の書き込みを行い、
各前記画素に印加される複数回の前記電圧パルスの中で２つの前記電圧パルスに着目したときに、前段で印加される第１電圧パルスの波高値は、後段で印加される第２電圧パルスの波高値よりも高くなっている
表示装置。

Claims (7)

1. 画素ごとに、発光素子および画素回路を備え、前記画素回路が、前記発光素子に流れる電流を制御する第１トランジスタと、前記第１トランジスタのゲートに対する電圧印加を制御する第２トランジスタとを含む表示パネルの各前記画素において、
   前記駆動トランジスタのゲート−ソース間電圧を前記駆動トランジスタの閾値電圧に近づける補正動作を行った後、前記第２トランジスタのゲートに対する電圧パルスの印加を複数回行うことにより、前記第１トランジスタのゲートに対する、映像信号に対応した信号電圧の書き込みを行う書き込みステップを含み、
   前記書き込みステップで印加される複数回の前記電圧パルスの中で２つの前記電圧パルスに着目したときに、前段で印加される第１電圧パルスの波高値は、後段で印加される第２電圧パルスの波高値よりも高くなっている
   表示パネルの駆動方法。
2. 前記第２電圧パルスの波高値は、前記映像信号に対応した信号電圧よりも高くなっている
   請求項１に記載の表示パネルの駆動方法。
3. 前記第２電圧パルスの波高値は、前記映像信号に対応した信号電圧と、前記第１電圧パルスの波高値の大きさに応じた補正電圧との和となっている
   請求項２に記載の表示パネルの駆動方法。
4. 前記第１電圧パルスの波高値は、前記発光素子の発光時の前記第１トランジスタのゲート電圧よりも高い値となっている
   請求項１から請求項３のいずれか一項に記載の表示パネルの駆動方法。
5. 前記書き込みステップにおいて、前記映像信号が低階調のときにだけ、前記第１電圧パルスを前記第１トランジスタのゲートに印加する
   請求項１から請求項４のいずれか一項に記載の表示パネルの駆動方法。
6. 画素ごとに、発光素子および画素回路を備え、前記画素回路が、前記発光素子に流れる電流を制御する第１トランジスタと、前記第１トランジスタのゲートに対する電圧印加を制御する第２トランジスタとを含む表示パネルを駆動する駆動回路であって、
   各前記画素において、前記駆動トランジスタのゲート−ソース間電圧を前記駆動トランジスタの閾値電圧に近づける補正動作を行った後、前記第２トランジスタのゲートに対する電圧パルスの印加を複数回行うことにより、前記第１トランジスタのゲートに対する、映像信号に対応した信号電圧の書き込みを行う書き込み部を備え、
   各前記画素に印加される複数回の前記電圧パルスの中で２つの前記電圧パルスに着目したときに、前段で印加される第１電圧パルスの波高値は、後段で印加される第２電圧パルスの波高値よりも高くなっている
   駆動回路。
7. 画素ごとに、発光素子および画素回路を有する表示パネルと、
   前記表示パネルを駆動する駆動回路と
   を備え、
   前記画素回路は、
   前記発光素子に流れる電流を制御する第１トランジスタと、
   前記第１トランジスタのゲートに対する電圧印加を制御する第２トランジスタと
   を含み、
   前記駆動回路は、各前記画素において、前記駆動トランジスタのゲート−ソース間電圧を前記駆動トランジスタの閾値電圧に近づける補正動作を行った後、前記第２トランジスタのゲートに対する電圧パルスの印加を複数回行うことにより、前記第１トランジスタのゲートに対する、映像信号に対応した信号電圧の書き込みを行い、
   各前記画素に印加される複数回の前記電圧パルスの中で２つの前記電圧パルスに着目したときに、前段で印加される第１電圧パルスの波高値は、後段で印加される第２電圧パルスの波高値よりも高くなっている
   表示装置。

Images