JP2009186795A - 画素回路、パネル、パネルモジュール、および画素回路の駆動方法 - Google Patents
画素回路、パネル、パネルモジュール、および画素回路の駆動方法 Download PDFInfo
- Publication number
- JP2009186795A JP2009186795A JP2008027256A JP2008027256A JP2009186795A JP 2009186795 A JP2009186795 A JP 2009186795A JP 2008027256 A JP2008027256 A JP 2008027256A JP 2008027256 A JP2008027256 A JP 2008027256A JP 2009186795 A JP2009186795 A JP 2009186795A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- signal
- video signal
- emitting element
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims description 7
- 238000005070 sampling Methods 0.000 claims abstract description 68
- 239000003990 capacitor Substances 0.000 claims abstract description 66
- 239000011159 matrix material Substances 0.000 claims description 14
- 230000007704 transition Effects 0.000 claims description 7
- 238000002360 preparation method Methods 0.000 description 15
- 230000004044 response Effects 0.000 description 7
- 101100191136 Arabidopsis thaliana PCMP-A2 gene Proteins 0.000 description 6
- 101100048260 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) UBX2 gene Proteins 0.000 description 6
- 101100422768 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SUL2 gene Proteins 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000000470 constituent Substances 0.000 description 3
- 230000002123 temporal effect Effects 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 206010047571 Visual impairment Diseases 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- -1 xSEL2 Proteins 0.000 description 1
Images
Abstract
【課題】発光素子の画素ごとの発光輝度のばらつきを補正しつつ、パネルをより簡単な構成とすることができるようにする。
【解決手段】サンプリング用トランジスタ3Aは、映像信号を供給する映像信号線DTL10−1に保持された信号電位をサンプリングし、キャパシタ3Cは、サンプリング用トランジスタ3Aによってサンプリングされた信号電位を保持し、駆動用トランジスタ3Bは、キャパシタ3Cに保持された信号電位に応じて駆動電流を発光素子3Dに供給し、発光素子3Dは、駆動用トランジスタ3Bから供給された駆動電流に応じて発光する。本発明は、例えば、自発光素子を用いて映像を表示するパネルに適用できる。
【選択図】図4
【解決手段】サンプリング用トランジスタ3Aは、映像信号を供給する映像信号線DTL10−1に保持された信号電位をサンプリングし、キャパシタ3Cは、サンプリング用トランジスタ3Aによってサンプリングされた信号電位を保持し、駆動用トランジスタ3Bは、キャパシタ3Cに保持された信号電位に応じて駆動電流を発光素子3Dに供給し、発光素子3Dは、駆動用トランジスタ3Bから供給された駆動電流に応じて発光する。本発明は、例えば、自発光素子を用いて映像を表示するパネルに適用できる。
【選択図】図4
Description
本発明は、画素回路、パネル、パネルモジュール、および画素回路の駆動方法に関し、特に、自発光素子を用いて映像を表示するパネルに用いて好適な画素回路、パネル、パネルモジュール、および画素回路の駆動方法に関する。
発光素子として有機EL(Electro Luminescent)デバイスを用いた平面自発光型の表示装置の開発が近年盛んになっている。有機ELデバイスは有機薄膜に電界をかけると発光する現象を利用したデバイスである。有機ELデバイスは印加電圧が10V以下で駆動するため低消費電力である。また有機ELデバイスは自ら光を発する自発光素子であるため、照明部材を必要とせず軽量化及び薄型化が容易である。さらに有機ELデバイスの応答速度は数μs程度と非常に高速であるので、動画表示時の残像が発生しない。
有機ELデバイスを画素に用いた平面自発光型の表示装置の中でも、とりわけ駆動素子として薄膜トランジスタを各画素に集積形成したアクティブマトリクス型の表示装置の開発が盛んである。アクティブマトリクス型平面自発光表示装置は、例えば以下の特許文献1乃至5に記載されている。
しかしながら、従来のアクティブマトリクス型平面自発光表示装置は、プロセス変動により発光素子を駆動するトランジスタの閾電圧や移動度がばらついてしまう。また、有機ELデバイスの特性が経時的に変動する。この様な駆動用トランジスタの特性ばらつきや有機ELデバイスの特性変動は、発光輝度に影響を与えてしまう。表示装置の画面全体にわたって発光輝度を均一に制御するため、各画素回路内で上述したトランジスタや有機ELデバイスの特性変動を補正する必要がある。従来からかかる補正機能を画素毎に備えた表示装置が提案されている。しかしながら、従来の補正機能を備えた画素回路は、補正用の電位を供給する配線と、スイッチング用のトランジスタと、スイッチング用のパルスが必要であり、画素回路の構成が複雑である。近年、有機ELデバイスを用いた表示装置においても、高精細化の要求が高まってきており、より簡単な構成が求められている。
本発明は、このような状況に鑑みてなされたものであり、発光素子の画素ごとの発光輝度のばらつきを補正しつつ、パネルをより簡単な構成とすることができるようにするものである。
本発明の第1の側面の画素回路は、映像信号に対応する映像を表示するパネルを構成する画素回路であって、駆動電流に応じて発光する発光素子と、映像信号をサンプリングするサンプリング用トランジスタと、前記駆動電流を前記発光素子に供給する駆動用トランジスタと、所定の信号電位を保持するキャパシタとを備え、前記サンプリング用トランジスタは、前記映像信号を供給する映像信号線に保持された前記信号電位をサンプリングし、前記キャパシタは、前記サンプリング用トランジスタによってサンプリングされた前記信号電位を保持し、前記駆動用トランジスタは、前記キャパシタに保持された前記信号電位に応じて前記駆動電流を前記発光素子に供給し、前記発光素子は、前記駆動用トランジスタから供給された前記駆動電流に応じて発光する。
本発明の第2の側面のパネルは、映像信号に対応する映像を表示するパネルであって、行列状に複数配列された、発光の制御単位である画素を構成する回路である画素回路と、走査線を介して水平周期で順次制御信号を供給して、行列状の前記画素回路を行単位で線順次走査するライトスキャナと、線順次走査に合わせて電源線を介して第1電位または第2電位の電源電圧を供給する電源スキャナと、線順次走査に合わせ、各水平周期内で映像信号となる信号電位と基準電位とを切換えて列状の映像信号線に供給する水平セレクタとを備え、前記画素回路は、駆動電流に応じて発光する発光素子と、前記映像信号をサンプリングするサンプリング用トランジスタと、前記駆動電流を前記発光素子に供給する駆動用トランジスタと、所定の信号電位を保持するキャパシタとを備え、前記水平セレクタは、Q個(Q≧2)の前記画素回路に対して共通の共通信号線と、Q本の前記画素回路の前記映像信号線それぞれとを接続することで、前記信号電位をQ本の前記映像信号線それぞれに保持させるQ個のセレクタスイッチと、Q本の前記画素回路の前記映像信号線それぞれと、前記基準電位を供給する基準電位信号線とを接続することで、Q本の前記映像信号線それぞれに保持されている前記信号電位を基準電位に遷移させるQ個のオフセットスイッチとを備え、前記サンプリング用トランジスタは、前記映像信号線に保持された前記信号電位をサンプリングし、前記キャパシタは、前記サンプリング用トランジスタによってサンプリングされた前記信号電位を保持し、前記駆動用トランジスタは、前記キャパシタに保持された前記信号電位に応じて前記駆動電流を前記発光素子に供給し、前記発光素子は、前記駆動用トランジスタから供給された前記駆動電流に応じて発光する。
本発明の第3の側面のパネルモジュールは、ドライバICを備え、映像信号に対応する映像を表示するパネルモジュールであって、行列状に複数配列された、発光の制御単位である画素を構成する回路である画素回路と、走査線を介して水平周期で順次制御信号を供給して、行列状の前記画素回路を行単位で線順次走査するライトスキャナと、線順次走査に合わせて電源線を介して第1電位または第2電位の電源電圧を供給する電源スキャナと、線順次走査に合わせ、各水平周期内で映像信号となる信号電位と基準電位とを切換えて列状の映像信号線に供給する水平セレクタとを備え、前記画素回路は、駆動電流に応じて発光する発光素子と、前記映像信号をサンプリングするサンプリング用トランジスタと、前記駆動電流を前記発光素子に供給する駆動用トランジスタと、所定の信号電位を保持するキャパシタとを備え、前記水平セレクタは、Q個(Q≧2)の前記画素回路に対して共通の共通信号線と、Q本の前記画素回路の前記映像信号線それぞれとを接続することで、前記信号電位をQ本の前記映像信号線それぞれに保持させるQ個のセレクタスイッチと、Q本の前記画素回路の前記映像信号線それぞれと、前記基準電位を供給する基準電位信号線とを接続することで、Q本の前記映像信号線それぞれに保持されている前記信号電位を基準電位に遷移させるQ個のオフセットスイッチとを備え、前記サンプリング用トランジスタは、前記映像信号線に保持された前記信号電位をサンプリングし、前記キャパシタは、前記サンプリング用トランジスタによってサンプリングされた前記信号電位を保持し、前記駆動用トランジスタは、前記キャパシタに保持された前記信号電位に応じて前記駆動電流を前記発光素子に供給し、前記発光素子は、前記駆動用トランジスタから供給された前記駆動電流に応じて発光する。
本発明の第4の側面の画素回路の駆動方法は、駆動電流に応じて発光する発光素子と、映像信号をサンプリングするサンプリング用トランジスタと、前記駆動電流を前記発光素子に供給する駆動用トランジスタと、所定の信号電位を保持するキャパシタとを備え、前記映像信号に対応する映像を表示するパネルを構成する画素回路の駆動方法であって、前記サンプリング用トランジスタが、前記映像信号を供給する映像信号線に保持された前記信号電位をサンプリングし、前記キャパシタが、前記サンプリング用トランジスタによってサンプリングされた前記信号電位を保持し、前記駆動用トランジスタが、前記キャパシタに保持された前記信号電位に応じて前記駆動電流を前記発光素子に供給し、前記発光素子が、前記駆動用トランジスタから供給された前記駆動電流に応じて発光する。
本発明の第1乃至第4の側面においては、映像信号を供給する映像信号線に保持された信号電位がサンプリングされ、サンプリングされた信号電位が保持され、その保持された信号電位に応じて駆動電流が発光素子に供給される。
本発明の第1乃至第4の側面によれば、自発光素子を用いたパネルにおいて、高品位な画質を得ることができる。
また、本発明の第1乃至第4の側面によれば、発光素子の画素ごとの発光輝度のばらつきを補正しつつ、パネルをより簡単な構成とすることができる。
以下に本発明の実施の形態を説明するが、本発明の構成要件と、明細書又は図面に記載の実施の形態との対応関係を例示すると、次のようになる。この記載は、本発明をサポートする実施の形態が、明細書又は図面に記載されていることを確認するためのものである。従って、明細書又は図面中には記載されているが、本発明の構成要件に対応する実施の形態として、ここには記載されていない実施の形態があったとしても、そのことは、その実施の形態が、その構成要件に対応するものではないことを意味するものではない。逆に、実施の形態が構成要件に対応するものとしてここに記載されていたとしても、そのことは、その実施の形態が、その構成要件以外の構成要件には対応しないものであることを意味するものでもない。
本発明の第2の側面のパネルは、映像信号に対応する映像を表示するパネルであって、行列状に複数配列された、発光の制御単位である画素を構成する回路である画素回路(例えば、図4の画素回路101−(1,1))と、走査線を介して水平周期で順次制御信号を供給して、行列状の前記画素回路を行単位で線順次走査するライトスキャナ(例えば、図4のライトスキャナ104)と、線順次走査に合わせて電源線を介して第1電位または第2電位の電源電圧を供給する電源スキャナ(例えば、図4の電源スキャナ105)と、線順次走査に合わせ、各水平周期内で映像信号となる信号電位と基準電位とを切換えて列状の映像信号線に供給する水平セレクタ(例えば、図6の水平セレクタ103A)とを備え、前記画素回路は、駆動電流に応じて発光する発光素子(例えば、図4の発光素子3D)と、前記映像信号をサンプリングするサンプリング用トランジスタ(例えば、図4のサンプリング用トランジスタ3A)と、前記駆動電流を前記発光素子に供給する駆動用トランジスタ(例えば、図4の駆動用トランジスタ3B)と、所定の信号電位を保持するキャパシタ(例えば、図4のキャパシタ3C)とを備え、前記水平セレクタは、Q個(Q≧2)の前記画素回路に対して共通の共通信号線(例えば、図6の信号線30−1)と、Q本の前記画素回路の前記映像信号線それぞれ(例えば、図6の映像信号線DTL10−1乃至10−3)とを接続することで、前記信号電位をQ本の前記映像信号線それぞれに保持させるQ個のセレクタスイッチ(例えば、図6のセレクタスイッチ31−1a、31−2a、および31−3a)と、Q本の前記画素回路の前記映像信号線それぞれと、前記基準電位を供給する基準電位信号線(例えば、図6の信号線33−3)とを接続することで、Q本の前記映像信号線それぞれに保持されている前記信号電位を基準電位に遷移させるQ個のオフセットスイッチ(例えば、図6のオフセットスイッチ31−1b、31−2b、および31−3b)とを備え、前記サンプリング用トランジスタは、前記映像信号線に保持された前記信号電位をサンプリングし、前記キャパシタは、前記サンプリング用トランジスタによってサンプリングされた前記信号電位を保持し、前記駆動用トランジスタは、前記キャパシタに保持された前記信号電位に応じて前記駆動電流を前記発光素子に供給し、前記発光素子は、前記駆動用トランジスタから供給された前記駆動電流に応じて発光する。
以下、図を参照して、本発明の実施の形態について説明する。
最初に、本発明の理解を容易にし、且つ、背景を明らかにするため、有機ELデバイスを用いたパネル(以下、ELパネルと称する)の一般的な構成について図1を参照して説明する。
図1は、ELパネルの一画素分を示す模式的な回路図である。
図1に示す画素回路では、直交配列した走査線1Eと信号線1Fの交差部に、サンプリング用トランジスタ1Aが配置されている。このサンプリング用トランジスタ1AはN型であり、そのゲートが走査線1Eに接続し、ドレインが信号線1Fに接続している。このサンプリング用トランジスタ1Aのソースには、キャパシタ1Cの一方の電極と、駆動用トランジスタ1Bのゲートとが接続されている。
駆動用トランジスタ1BはN型で、そのドレインには電源供給線1Gが接続し、そのソースには発光素子1Dのアノードが接続している。キャパシタ1Cのサンプリング用トランジスタ1Aのソースおよび駆動用トランジスタ1Bのゲートと接続されている電極と異なる他方の電極並びに発光素子1Dのカソードは、接地配線1Hに接続している。
図2は、図1に示した画素回路の動作を説明するタイミングチャートである。
図2のタイミングチャートは、信号線1Fから供給される映像信号の電位(映像信号線電位)をサンプリングし、有機ELデバイスなどからなる発光素子1Dを発光状態にする動作を表している。
走査線1Eの電位(走査線電位)が高レベルに遷移することで、サンプリング用トランジスタ1Aはオン状態となり、キャパシタ1Cは信号線1Fを介して供給される電荷を蓄える(充電する)。これにより駆動用トランジスタ1Bのゲート電位Vgは上昇を開始し、駆動用トランジスタ1Bはドレイン電流を流し始める。その為、発光素子1Dのアノード電位が上昇し、発光素子1Dは発光を開始する。この後、走査線電位が低レベルに遷移すると、キャパシタ1Cに蓄えられた電荷が保持され、駆動用トランジスタ1Bのゲート電位Vgが一定となり、発光輝度が次のフレームまで一定に維持される。
しかしながら、駆動用トランジスタ1Bにおいては、製造プロセスのばらつきにより、閾電圧や移動度などの特性変動がある。この特性変動により、発光素子1Dの駆動電流となるドレイン電流が画素ごとに変動し、駆動用トランジスタ1Bに同一のゲート電位を与えても、発光素子1Dの発光輝度がばらついてしまう。
また、有機ELデバイスなどからなる発光素子1Dの特性の経時変動により、発光素子1Dのアノード電位が変動する。アノード電位の変動は、駆動用トランジスタ1Bのゲート‐ソース間電圧の変動となって現れ、ドレイン電流(駆動電流)の変動を引き起こす。この様な種々の原因による駆動電流の変動は、画素ごとの発光輝度のばらつきとなって現れ、画質の劣化が起きる。
従って、有機ELデバイスをパネルに採用し、映像を高画質に表示するためには、以上のような駆動用トランジスタの閾電圧および移動度の特性変動および経時変動を補正することが不可欠である。
図3は、本発明を適用したELパネルの基本となる構成例を示している。
ELパネル100は、画素アレイ部102と、これを駆動する駆動部である水平セレクタ(HSEL)103、ライトスキャナ(WSCN)104、および電源スキャナ(DSCN)105とを有する。画素アレイ部102には、行列状にn×m個の画素回路(PXLC)101−(1,1)乃至101−(n,m)が配置されている。
また、ELパネル100は、行状のm本の走査線WSL10−1乃至10−m、行状のm本の電源線DSL10−1乃至10−m、列状のn本の映像信号線DTL10−1乃至10−nも有する。
なお、以下において、走査線WSL10−1乃至10−m、映像信号線DTL10−1乃至10−n、画素回路101−(1,1)乃至101−(n,m)、または電源線DSL10−1乃至10−mのそれぞれを特に区別する必要がない場合、単に、走査線WSL10、映像信号線DTL10、画素回路101、または電源線DSL10とも称する。
画素回路101−(1,1)乃至101−(n,m)のうちの第1行目の画素回路101−(1,1)乃至101−(n,1)は、走査線WSL10−1でライトスキャナ104と、電源線DSL10−1で電源スキャナ105とそれぞれ接続されている。また、画素回路101−(1,1)乃至101−(n,m)のうちの第m行目の画素回路101−(1,m)乃至101−(n,m)は、走査線WSL10−mでライトスキャナ104と、電源線DSL10−mで電源スキャナ105とそれぞれ接続されている。画素回路101−(1,1)乃至101−(n,m)の行方向に並ぶその他の画素回路101についても同様である。
画素回路101−(1,1)乃至101−(n,m)のうちの第1列目の画素回路101−(1,1)乃至101−(1,m)は、映像信号線DTL10−1で水平セレクタ103と接続されている。画素回路101−(1,1)乃至101−(n,m)のうちの第n列目の画素回路101−(n,1)乃至101−(n,m)は、映像信号線DTL10−nで水平セレクタ103と接続されている。画素回路101−(1,1)乃至101−(n,m)の列方向に並ぶその他の画素回路101についても同様である。
ライトスキャナ104は、走査線WSL10−1乃至10−mに水平周期(1H)で順次制御信号を供給して画素回路101を行単位で線順次走査する。電源スキャナ105は、線順次走査に合わせて電源線DSL10−1乃至10−mに第1電位または第2電位の電源電圧を供給する。水平セレクタ103は、線順次走査に合わせて各水平期間内(1H)で映像信号となる信号電位と基準電位とを切換えて列状の映像信号線DTL10−1乃至10−mに供給する。
図3のように構成されるELパネル100に、ソースドライバおよびゲートドライバとからなるドライバIC(Integrated Circuit)が付加されることによりパネルモジュールが構成され、さらに、パネルモジュールに、電源回路、画像LSI(Large Scale Integration)などを付加したものが表示装置となる。ELパネル100を含む表示装置は、例えば、携帯電話機、デジタルスチルカメラ、カムコーダ(登録商標)、テレビジョン受像機、プリンタ等の表示部として使用することができる。
図4は、図3に示したELパネル100に含まれる画素回路101の詳細な構成例を示している。なお、図4は、画素回路101−(1,1)の構成例を示しているが、その他の画素回路101についても同様である。
画素回路101−(1,1)は、サンプリング用トランジスタ3A、駆動用トランジスタ3B、キャパシタ3C、および発光素子3Dを含む。サンプリング用トランジスタ3Aのゲートは、走査線WSL10−1に接続し、サンプリング用トランジスタ3Aのドレインが映像信号線DTL10−1に接続し、ソースが駆動用トランジスタ3Bのゲートgに接続している。
駆動用トランジスタ3Bのソースs及びドレインdの一方は発光素子3Dに接続し、他方が電源線DSL10−1に接続する。図4では、駆動用トランジスタ3Bのドレインdが電源線DSL10−1に接続し、ソースsが発光素子3Dのアノードに接続している。
発光素子3Dのカソードは接地配線3Hに接続している。なお、接地配線3Hは全ての画素回路101に対して共通に配線されている。キャパシタ3Cは、駆動用トランジスタ3Bのソースsとゲートgの間に接続されている。
以上のように構成される画素回路101−(1,1)において、サンプリング用トランジスタ3Aが、走査線WSL10−1から供給された制御信号に応じて導通すると、キャパシタ3Cは、映像信号線DTL10−1を介して水平セレクタ103から供給された電荷を蓄積して保持する。駆動用トランジスタ3Bは、第1電位にある電源線DSL10−1から電流の供給を受け、キャパシタ3Cに保持された信号電位に応じて駆動電流を発光素子3Dに流す。発光素子3Dに所定の駆動電流が流れることにより、画素回路101−(1,1)が発光する。
画素回路101は、閾電圧補正機能を有する。閾電圧補正機能とは、駆動用トランジスタ3Bの閾電圧Vthに相当する電圧をキャパシタ3Cに保持させる機能であり、これにより、ELパネル100の画素毎のばらつきの原因となる駆動用トランジスタ3Bの閾電圧Vthの影響をキャンセルすることができる。
また、画素回路101は、上述した閾電圧補正機能に加え、移動度補正機能も有する。移動度補正機能とは、キャパシタ3Cに信号電位を保持する際、駆動用トランジスタ3Bの移動度μに対する補正を信号電位に加える機能である。
さらに、画素回路101は、ブートストラップ機能も備えている。ブートストラップ機能とは、駆動用トランジスタ3Bのソース電位Vsの変動にゲート電位Vgを連動させる機能であり、これにより、駆動用トランジスタ3Bのゲートgとソースs間の電圧Vgsを一定に維持することが出来る。
なお、閾電圧補正機能、移動度補正機能、およびブートストラップ機能の詳細な動作については、後述する図5および図8乃至図16などでも説明する。
図5は、画素回路101の動作を説明するタイミングチャートである。
図5は、同一の時間軸(図面横方向)に対する走査線WSL10−1、電源線DSL10−1、および映像信号線DTL10−1の電位変化と、それに対応する駆動用トランジスタ3Bのゲート電位Vg及びソース電位Vsの電位変化を示している。
図5において、時刻t1までの期間は、前の水平期間(1H)の発光がなされている発光期間T1である。
発光期間T1が終了した時刻t1から時刻t3までは、駆動用トランジスタ3Bのゲート電位Vg及びソース電位Vsを初期化することで閾電圧補正動作の準備を行う閾値補正準備期間T2である。
閾値補正準備期間T2では、時刻t1において、電源スキャナ105は、電源線DSL10−1の電位を高電位であるVcc_Hから低電位であるVcc_Lに切換える。次に、時刻t2において、ライトスキャナ104は、走査線WSL10−1の電位を高電位に切換える。これにより、駆動用トランジスタ3Bのゲート電位Vgが基準電位Voにリセットされ且つソース電位Vsが映像信号線DTL10−1の低電位Vcc_Lにリセットされる。
時刻t3から時刻t4までは、閾電圧補正動作を行う閾値補正期間T3である。閾値補正期間T3では、時刻t3において、電源スキャナ105により、電源線DSL10−1の電位が高電位Vcc_Hに切換えられ、閾電圧Vthに相当する電圧が、駆動用トランジスタ3Bのゲートgとソースsとの間に接続されたキャパシタ3Cに書き込まれる。
時刻t4から時刻t6までの画素サンプリング/移動度補正準備期間T4では、走査線WSL10−1の電位が高電位から低電位一旦切換えられるとともに、時刻t6の前の時刻t5において、水平セレクタ103は、映像信号線DTL10−1の電位を基準電位Voから信号電位Vinに切換える。
そして、時刻t6から時刻t7までの画素サンプリング/移動度補正期間T5において、移動度補正動作が行われる。即ち、時刻t6から時刻t7までの間、走査線WSL10−1の電位が高電位に設定され、これにより、映像信号の信号電位Vinが閾電圧Vthに足し込まれる形でキャパシタ3Cに書き込まれると共に、移動度補正用の電圧ΔVがキャパシタ3Cに保持された電圧から差し引かれる。
画素サンプリング/移動度補正期間T5終了後の時刻t7において、走査線WSL10−1の電位が低電位に設定され、それ以降、発光期間T6として、信号電圧Vinに応じた発光輝度で発光素子3Dが発光する。信号電圧Vinは、閾電圧Vthに相当する電圧と移動度補正用の電圧ΔVとによって調整されているため、発光素子3Dの発光輝度は駆動用トランジスタ3Bの閾電圧Vthや移動度μのばらつきの影響を受けることがない。
なお、発光期間T6の最初でブートストラップ動作が行われ、駆動用トランジスタ3Bのゲート‐ソース間電圧Vgs=Vin+Vth−ΔVを一定に維持したまま、駆動用トランジスタ3Bのゲート電位Vg及びソース電位Vsが上昇する。
また、時刻t7から所定時間経過後の時刻t8において、映像信号線DTL10−1の電位が、信号電位Vinから基準電位Voに落とされる。
以上のようにして、ELパネル100では、駆動用トランジスタ3Bの閾電圧Vthや移動度μのばらつきの影響を受けることがなく、発光素子3Dを発光させることができる。
ところで、このELパネル100の水平セレクタ103では、その内部で、列状のn本の映像信号線DTL10−1乃至10−nそれぞれに対して、信号電圧Vinと基準電位Voの供給が個別に制御されていた。
そこで、水平セレクタ内でQ本(Q≧2)の映像信号線DTL10をまとめて制御することにより、内部の回路をより簡素化するようにした水平セレクタの構成例を図6に示す。
即ち、図6は、本発明を適用したELパネルの水平セレクタの一実施の形態の構成例を示す図である。
なお、図6に示される水平セレクタ103A以外のELパネルのその他の構成については、図3および図4を参照して説明した画素アレイ部102、ライトスキャナ104、および電源スキャナ105と同様であるので、図示および説明は省略する。図6では、水平セレクタ103Aと画素回路101の配置が、図4で示した配置と上下逆となっている。
図6では、例えば、R(赤)、G(緑)、B(青)を1組とするような場合に相当する、3本(Q=3)の映像信号線DTL10をまとめて制御する場合の例である。なお、以下のQ=3の例は、あくまで一例であり、Q=2またはQ≧4であっても適用可能であることは言うまでもない。
ただし、Qを増やすことを考慮すると、ELパネル100のTFT(Thin Film Transistor)は、アモルファスシリコンではなく低温ポリシリコンを採用した方が好適である。低温ポリシリコンを採用したTFTは、アモルファスシリコンを採用したTFTと比較して、トランジスタのオン抵抗が低いこと、CMOS(Complementary Metal Oxide Semiconductor)構成が可能であることといった様々な特長を有しており、その結果として、高速動作が可能となるからである。即ち、高速動作が可能ということは、セレクタ数、即ちQを増やすことが容易に可能となるからである。
また、図6においては、画素回路101−(1,1)乃至101−(3,1)に関係する水平セレクタ103内の構成についてのみ示しており、図6に示す部分が水平セレクタ103Aの全部ではない。
さらに、図6においては、映像信号線DTL10−1乃至10−3それぞれは、各線の配線容量に基づく電位を有している。この配線容量とは対接地(GND)容量である。よって、この配線容量を明示すべく、映像信号線DTL10−1乃至10−3と各GNDとの間にはキャパシタ40−1乃至40−3が図示されている。即ち、以下、説明の簡略上、キャパシタ40−1乃至40−3という呼称を用いる。また、映像信号線DTL10−1乃至10−3の各配線容量を、キャパシタ40−1乃至40−3の各保持容量と称する。ただし、キャパシタ40−1乃至40−3とは、必ずしも回路素子を意味するわけではない。
水平セレクタ103Aは、少なくとも、信号線30−1、セレクタスイッチ31−1a、31−2a、および31−3a、オフセットスイッチ31−1b、31−2b、および31−3b、信号線32−1乃至32−6、並びに信号線33−1乃至33−3を有している。
信号線30−1は、セレクタスイッチ31−1a、31−2a、および31−3aの信号入力端とそれぞれ接続されており、所定の映像信号を伝送する。より具体的には、信号線30−1では、画素回路101−(1,1)乃至101−(3,1)に供給する映像信号が、時分割で伝送され、セレクタスイッチ31−1a、31−2a、または31−3aのそれぞれに順次入力される。
セレクタスイッチ31−1a乃至31−3aおよびオフセットスイッチ31−1b乃至31−3bのそれぞれは、例えば、CMOS(Complementary Metal Oxide Semiconductor)などで構成され、2つの制御入力端から入力されるセレクトパルス(後述するSEL1,xSEL1など)に応じて、信号入力端から入力される信号を信号出力端から出力するか否かを切換える。
セレクタスイッチ31−1aの信号入力端は、信号線30−1と接続され、セレクタスイッチ31−1aの信号出力端は映像信号線DTL10−1と接続されている。また、セレクタスイッチ31−1aの2つの制御入力端のうち、いずれか一方が信号線32−1と、他方が信号線32−2と接続されている。セレクタスイッチ31−1aは、信号線32−1および32−2を介して供給されるセレクトパルスxSEL1およびSEL1によってスイッチがオン状態にあるとき、信号線30−1と映像信号線DTL10−1を接続する(導通させる)。なお、セレクトパルスSEL1の電位が高電位であるとき、セレクタスイッチ31−1aがオン状態であるとする。
セレクタスイッチ31−2aの信号入力端は、信号線30−1と接続され、セレクタスイッチ31−2aの信号出力端は映像信号線DTL10−2と接続されている。また、セレクタスイッチ31−2aの2つの制御入力端のうち、いずれか一方が信号線32−3と、他方が信号線32−4と接続されている。セレクタスイッチ31−2aは、信号線32−3および32−4を介して供給されるセレクトパルスxSEL2およびSEL2によってスイッチがオン状態にあるとき、信号線30−1と映像信号線DTL10−2を接続する(導通させる)。なお、セレクトパルスSEL2の電位が高電位であるとき、セレクタスイッチ31−2aがオン状態であるとする。
セレクタスイッチ31−3aの信号入力端は、信号線30−1と接続され、セレクタスイッチ31−3aの信号出力端は映像信号線DTL10−3と接続されている。また、セレクタスイッチ31−3aの2つの制御入力端のうち、いずれか一方が信号線32−5と、他方が信号線32−6と接続されている。セレクタスイッチ31−3aは、信号線32−5および32−6を介して供給されるセレクトパルスxSEL3およびSEL3によってスイッチがオン状態にあるとき、信号線30−1と映像信号線DTL10−3を接続する(導通させる)。なお、セレクトパルスSEL3の電位が高電位であるとき、セレクタスイッチ31−3aがオン状態であるとする。
一方、オフセットスイッチ31−1bの信号入力端は、信号線33−3と接続され、オフセットスイッチ31−1bの信号出力端は映像信号線DTL10−1と接続されている。また、セレクタスイッチ31−1aの2つの制御入力端のうち、いずれか一方が信号線33−1と、他方が信号線33−2と接続されている。オフセットスイッチ31−1bは、信号線33−1および33−2を介して供給されるセレクトパルスxGofsおよびGofsによってスイッチがオン状態にあるとき、信号線33−3と映像信号線DTL10−1を接続する(導通させる)。なお、セレクトパルスGofsの電位が高電位であるとき、オフセットスイッチ31−1bがオン状態であるとする。
オフセットスイッチ31−2bの信号入力端は、信号線33−3と接続され、オフセットスイッチ31−2bの信号出力端は映像信号線DTL10−2と接続されている。また、セレクタスイッチ31−2aの2つの制御入力端のうち、いずれか一方が信号線33−1と、他方が信号線33−2と接続されている。オフセットスイッチ31−2bは、信号線33−1および33−2を介して供給されるセレクトパルスxGofsおよびGofsによってスイッチがオン状態にあるとき、信号線33−3と映像信号線DTL10−2を接続する(導通させる)。なお、セレクトパルスGofsの電位が高電位であるとき、オフセットスイッチ31−2bがオン状態であるとする。
オフセットスイッチ31−3bの信号入力端は、信号線33−3と接続され、オフセットスイッチ31−3bの信号出力端は映像信号線DTL10−3と接続されている。また、セレクタスイッチ31−3aの2つの制御入力端のうち、いずれか一方が信号線33−1と、他方が信号線33−2と接続されている。オフセットスイッチ31−3bは、信号線33−1および33−2を介して供給されるセレクトパルスxGofsおよびGofsによってスイッチがオン状態にあるとき、信号線33−3と映像信号線DTL10−3を接続する(導通させる)。なお、セレクトパルスGofsの電位が高電位であるとき、オフセットスイッチ31−3bがオン状態であるとする。
信号線32−1,32−2,32−3,32−4,32−5,32−6,33−1、または33−2は、それぞれ、セレクトパルスxSEL1,SEL1,xSEL2,SEL2,xSEL3,SEL3,xGofs、およびGofsを伝送する。なお、セレクトパルスxSEL1,xSEL2,xSEL3,xGofsは、それぞれ、セレクトパルスSEL1,SEL2,SEL3,Gofsの反転パルスである。信号線33−3の電位は、基準電位Voに維持されている。
セレクタスイッチ31−1aがオン状態とされると、信号線30−1と映像信号線DTL10−1が導通し、映像信号に対応する電荷がキャパシタ40−1に蓄積され、キャパシタ40−1の電位は信号線30−1の信号電位Vinまで上昇し、その後、信号電位Vinで保持される。即ち、セレクタスイッチ31−1aは、キャパシタ40−1に信号電位Vinを保持させる。セレクタスイッチ31−2aまたは31−3aも同様に、キャパシタ40−2または40−3に信号電位Vinを保持させる。
一方、オフセットスイッチ31−1bがオン状態とされると、信号線33−3と映像信号線DTL10−1が導通し、キャパシタ40−1の電荷が放電し、その電位が、信号線33−3の電位である基準電位Voまで降下する。オフセットスイッチ31−2bおよび31−3bも同様である。
以上のように、水平セレクタ103Aでは、1本の信号線30−1に対して、3本の映像信号線DTL10−1乃至10−3が接続される。従って、図示は省略するが、水平セレクタ103Aには、n本の映像信号線DTL10−1乃至10−nに対応して、n本の1/3のk本(k=n/3)の信号線30−1乃至30−kがあれば良いことになる。換言すれば、水平セレクタ103Aを採用することにより、映像信号を入力する信号線およびその前段の制御回路を簡素化することができる。
図7は、セレクタスイッチ31−1a乃至31−3aおよびオフセットスイッチ31−1b乃至31−3bの動作と、そのときの映像信号線DTL10−1乃至10−3の電位変化を表すタイミングチャートである。
図7において、図5と対応する部分には同一の符号を付してある。また、図7の映像信号線DTL10−1乃至10−3の電位とは、即ち、図6において等価回路として図示したキャパシタ40−1乃至40−3に保持される電位である。
水平セレクタ103A内のセレクタスイッチ31−1a乃至31−3aおよびオフセットスイッチ31−1b乃至31−3bは、閾値補正準備期間T2および画素サンプリング/移動度補正準備期間T4において、その状態が変化する。従って、図7では、閾値補正準備期間T2および画素サンプリング/移動度補正準備期間T4におけるセレクタスイッチ31−1a乃至31−3aおよびオフセットスイッチ31−1b乃至31−3bの動作と、それに対応する電位変化について説明する。
時刻t1から時刻t3までの閾値補正準備期間T2中の、時刻t1から所定時間経過後の時刻t12において、セレクトパルスGofsの電位が低電位から高電位に遷移する。これにより、オフセットスイッチ31−1b、31−2b、および31−3bがオン状態となり、信号線33−3と映像信号線DTL10−1乃至10−3とが接続するため、キャパシタ40−1乃至40−3に保持される電位(映像信号線DTL10−1乃至10−3の電位)は、時間の経過とともに低下し、時刻t12から所定時間経過後で時刻t2前には、基準電位Voとなる。
そして、画素サンプリング/移動度補正準備期間T4の最初の時刻t4から所定時間経過後の時刻t41において、セレクトパルスGofsの電位が低電位に戻され、オフセットスイッチ31−1b、31−2b、および31−3bはオフ状態となる。
次に、時刻t41から時刻t6までの間に、セレクタスイッチ31−1a、31−2a、および31−3aが所定期間ずつ順次オン状態となり、キャパシタ40−1乃至40−3に保持される電位が信号電位Vinとされる。
即ち、時刻t41から所定時間経過後の時刻t42から時刻t43までの間、セレクトパルスSEL1の電位が高電位となり、セレクタスイッチ31−1aがオン状態となる。これに応じて、キャパシタ40−1に保持される電位が、時刻t42から時間の経過とともに上昇し、所定時間経過後に信号電位Vinとなる。
続いて、時刻t43から所定時間経過後の時刻t44から時刻t45までの間、セレクトパルスSEL2の電位が高電位となり、セレクタスイッチ31−2aがオン状態となる。これに応じて、キャパシタ40−2に保持される電位が、時刻t44から時間の経過とともに上昇し、所定時間経過後に信号電位Vinとなる。
続いて、時刻t45から所定時間経過後の時刻t46から時刻t47までの間、セレクトパルスSEL3の電位が高電位となり、セレクタスイッチ31−3aがオン状態となる。これに応じて、キャパシタ40−3に保持される電位が、時刻t46から時間の経過とともに上昇し、所定時間経過後に信号電位Vinとなる。
そして、時刻t47から所定時間経過後の時刻t6から画素サンプリング/移動度補正期間T5において、走査線WSL10−1の電位が高電位に設定されて移動度補正動作が行われ、発光期間T6において、キャパシタ3Cに保持された信号電位に応じた駆動電流が発光素子3Dに流れることにより発光素子3Dが発光する。
図4の水平セレクタ103による画素回路101の動作と、図6の水平セレクタ103Aによる画素回路101の動作を比較するため、図7のタイミングチャートを、図5に示したタイミングチャートと同様の形態で図示すると、図8に示すようになる。
水平セレクタ103では、図5で示したように、画素サンプリング/移動度補正期間T5を含む所定の時間だけ、映像信号線DTL10−1の電位が信号電位Vinとされているのに対し、水平セレクタ103Aによれば、図8に示されるように、映像信号線DTL10−1の電位(キャパシタ40−1の電位)が、閾値補正準備期間T2中の所定時刻から画素サンプリング/移動度補正準備期間T4の所定時刻までの間以外は、信号電位Vinとされている。
次に、図9乃至図16を参照して、画素回路101の動作についてさらに詳細に説明する。なお、図9乃至図16においては、理解を容易にするため、発光素子3Dの容量成分を等価的にキャパシタ3Iとして図示してある。
図9は、発光期間T1の画素回路101の状態を示している。
発光期間T1では、電源線DSL10−1の電位が高電位Vcc_Hとなっており、駆動用トランジスタ3Bが駆動電流Idsを発光素子3Dに供給している。図示する様に、駆動電流Idsは、高電位Vcc_Hにある電源線DSL10−1から駆動用トランジスタ3Bを介して発光素子3Dを通り、接地配線3Hに流れ込んでいる。
そして、閾値補正準備期間T2の最初の時刻t1において、図10に示すように、電源スキャナ105は、電源線DSL10−1の電位を高電位Vcc_H(第1電位)から低電位Vcc_L(第2電位)に切換える。これにより電源線DSL10−1の電位はVcc_Lまで放電され、さらに駆動用トランジスタ3Bのソース電位VsはVcc_Lに近い電位まで遷移する。電源線DSL10−1の配線容量が大きい場合は比較的早いタイミングで電源線DSL10−1を高電位Vcc_Hから低電位Vcc_Lに切換えると良い。時刻t1から時刻t2までの期間を十分に確保することで、配線容量やその他の画素寄生容量の影響を受けないようにしておく。
次に、時刻t2において、ライトスキャナ104は、走査線WSL10−1の電位を高電位に切換える。これにより、図11に示すように、サンプリング用トランジスタ3Aがオン状態になる。このとき映像信号線DTL10−1の電位は基準電位Voである。よって駆動用トランジスタ3Bのゲート電位Vgは導通したサンプリング用トランジスタ3Aを通じて映像信号線DTL10−1の基準電位Voとなる。これと同時に駆動用トランジスタ3Bのソース電位Vsは即座に低電位Vcc_Lに固定される。以上により、駆動用トランジスタ3Bのソース電位Vsが映像信号線DTL10−1の基準電位Voより十分低い電位Vcc_Lに初期化(リセット)される。具体的には、駆動用トランジスタ3Bのゲート−ソース間電圧Vgs(ゲート電位Vgとソース電位Vsの差)が駆動用トランジスタ3Bの閾電圧Vthより大きくなるように、電源線DSL10−1の低電位Vcc_Lが設定される。
続く閾値補正期間T3の最初の時刻t3において、図12に示すように、電源スキャナ105が、電源線DSL10−1の電位を低電位Vcc_Lから高電位Vcc_Hに切換えると、駆動用トランジスタ3Bのソース電位Vsが上昇を開始する。やがて駆動用トランジスタ3Bのゲート‐ソース間電圧Vgsが閾電圧Vthとなったところで電流がカットオフする。このようにして駆動用トランジスタ3Bの閾電圧Vthに相当する電圧がキャパシタ3Cに書き込まれる。これが閾電圧補正動作である。このとき電流が専らキャパシタ3C側に流れ、発光素子3D側には流れないようにするため、発光素子3Dがカットオフとなるように接地配線3Hの電位が予め設定されている。
次の画素サンプリング/移動度補正準備期間T4では、最初の時刻t4において、ライトスキャナ104は、走査線WSL10−1の電位を低電位に切換える。これにより、図13に示すように、サンプリング用トランジスタ3Aがオフ状態になる。
そして、画素サンプリング/移動度補正準備期間T4のサンプリング用トランジスタ3Aがオフ状態とされた後に、セレクタスイッチ31−1a、31−2a、および31−3aが所定期間ずつ順次オン状態とされることで、図14に示されるように、映像信号線DTL10−1の電位(キャパシタ40−1)も基準電位Voから信号電位(サンプリング電位)Vinに遷移する。これにより、次の画素サンプリング動作及び移動度補正動作の準備が完了する。
そして、画素サンプリング/移動度補正期間T5の最初の時刻t6において、ライトスキャナ104によって走査線WSL10−1の電位が高電位に切換えられ、サンプリング用トランジスタ3Aがオン状態になる。したがって駆動用トランジスタ3Bのゲート電位Vgは信号電位Vinとなる。
ここで発光素子3Dは始めカットオフ状態(ハイインピーダンス状態)にあるため、駆動用トランジスタ3Bのドレイン/ソース間電流(駆動電流)Idsはキャパシタ3Iに流れ込み、充電を開始する。したがって駆動用トランジスタ3Bのソース電位Vsは上昇を開始し、やがて駆動用トランジスタ3Bのゲート−ソース間電圧VgsはVin+Vth−ΔVとなる。
以上のようにして、信号電位Vinのサンプリングと補正量ΔVの調整が同時に行われる。信号電位Vinが高いほどドレイン/ソース間電流Idsは大きくなり、補正量ΔVの絶対値も大きくなる。したがって発光輝度レベルに応じた移動度補正が行われる。信号電位Vinを一定とした場合、駆動用トランジスタ3Bの移動度μが大きいほど補正量ΔVの絶対値が大きくなる。換言すると移動度μが大きいほど負帰還量ΔVが大きくなるので、画素回路101ごとの移動度μのばらつきを取り除くことが出来る。
発光期間T6になると、図16に示すように、走査線WSL10−1が低電位側に遷移し、サンプリング用トランジスタ3Aがオフ状態となる。これにより駆動用トランジスタ3Bのゲートgは映像信号線DTL10−1から切り離される。同時に駆動電流Idsが発光素子3Dを流れ始める。これにより発光素子3Dのアノード電位は駆動電流Idsに応じてVel上昇する。発光素子3Dのアノード電位の上昇は、即ち駆動用トランジスタ3Bのソース電位Vsの上昇に他ならない。駆動用トランジスタ3Bのソース電位Vsが上昇すると、キャパシタ3Cのブートストラップ動作により、駆動用トランジスタ3Bのゲート電位Vgも連動して上昇する。ゲート電位Vgの上昇量Velはソース電位Vsの上昇量Velに等しくなる。故に、発光期間T6中、駆動用トランジスタ3Bのゲート‐ソース間電圧Vgsは(Vin+Vth−ΔV)で一定に保持される。また仮に、発光素子3Dの経時劣化によりそのアノード電位が変動しても、駆動用トランジスタ3Bのゲート‐ソース間電圧は常に(Vin+Vth−ΔV)で一定に保持される。
従って、水平セレクタ103Aを備えるELパネル100においては、閾電圧補正機能および移動度補正機能によって画素回路101ごとの閾電圧Vth及び移動度μの相違を補正することができる。また、発光素子3Dの経時変動(劣化)も補正することができる。
これにより、ELパネル100を用いた表示装置では、高品位な画質を得ることが可能である。
また、図4を参照して明らかなように、画素回路101は少ない素子数で構成することができるため、ELパネル100はパネルの高精細化に適した構成を有し、さらに、水平セレクタとして水平セレクタ103Aの構成を備えた場合には、セレクタ回路を用いることで、映像信号線DTL10−1乃至10−nに供給する信号を入力する信号配線を簡素化することができ、デジタルインタフェースも可能となる。
水平セレクタ103AをELパネル100の一部として備える表示装置は、図3のELパネル100と同様に、例えば、携帯電話機、デジタルスチルカメラ、カムコーダ(登録商標)、テレビジョン受像機、プリンタ等の表示部として採用することができる。
なお、キャパシタ40−1乃至40−3は、上述した例では映像信号線DTL10−1乃至10−3の各配線容量を等価的に表したものとして説明したが、実際の回路素子として構成してもよい。この場合も回路素子としてのキャパシタ40−1乃至40−3は図6に示されるように配設すればよい。
本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
3A サンプリング用トランジスタ, 3B 駆動用トランジスタ, 3C キャパシタ, 3D 発光素子, 30−1 信号線, 31−1a、31−2a、および31−3a セレクタスイッチ, 33−3 信号線, 31−1b、31−2b、および31−3b オフセットスイッチ,100 ELパネル, 103A 水平セレクタ, 101−(1,1)乃至101−(3,1) 画素回路, 104 ライトスキャナ, 105 電源スキャナ, DTL10−1乃至10−n 映像信号線
Claims (4)
- 映像信号に対応する映像を表示するパネルを構成する画素回路であって、
駆動電流に応じて発光する発光素子と、
映像信号をサンプリングするサンプリング用トランジスタと、
前記駆動電流を前記発光素子に供給する駆動用トランジスタと、
所定の信号電位を保持するキャパシタと
を備え、
前記サンプリング用トランジスタは、前記映像信号を供給する映像信号線に保持された前記信号電位をサンプリングし、
前記キャパシタは、前記サンプリング用トランジスタによってサンプリングされた前記信号電位を保持し、
前記駆動用トランジスタは、前記キャパシタに保持された前記信号電位に応じて前記駆動電流を前記発光素子に供給し、
前記発光素子は、前記駆動用トランジスタから供給された前記駆動電流に応じて発光する
画素回路。 - 映像信号に対応する映像を表示するパネルであって、
行列状に複数配列された、発光の制御単位である画素を構成する回路である画素回路と、
走査線を介して水平周期で順次制御信号を供給して、行列状の前記画素回路を行単位で線順次走査するライトスキャナと、
線順次走査に合わせて電源線を介して第1電位または第2電位の電源電圧を供給する電源スキャナと、
線順次走査に合わせ、各水平周期内で映像信号となる信号電位と基準電位とを切換えて列状の映像信号線に供給する水平セレクタと
を備え、
前記画素回路は、
駆動電流に応じて発光する発光素子と、
前記映像信号をサンプリングするサンプリング用トランジスタと、
前記駆動電流を前記発光素子に供給する駆動用トランジスタと、
所定の信号電位を保持するキャパシタと
を備え、
前記水平セレクタは、
Q個(Q≧2)の前記画素回路に対して共通の共通信号線と、Q本の前記画素回路の前記映像信号線それぞれとを接続することで、前記信号電位をQ本の前記映像信号線それぞれに保持させるQ個のセレクタスイッチと、
Q本の前記画素回路の前記映像信号線それぞれと、前記基準電位を供給する基準電位信号線とを接続することで、Q本の前記映像信号線それぞれに保持されている前記信号電位を基準電位に遷移させるQ個のオフセットスイッチと
を備え、
前記サンプリング用トランジスタは、前記映像信号線に保持された前記信号電位をサンプリングし、
前記キャパシタは、前記サンプリング用トランジスタによってサンプリングされた前記信号電位を保持し、
前記駆動用トランジスタは、前記キャパシタに保持された前記信号電位に応じて前記駆動電流を前記発光素子に供給し、
前記発光素子は、前記駆動用トランジスタから供給された前記駆動電流に応じて発光する
パネル。 - ドライバICを備え、映像信号に対応する映像を表示するパネルモジュールであって、
行列状に複数配列された、発光の制御単位である画素を構成する回路である画素回路と、
走査線を介して水平周期で順次制御信号を供給して、行列状の前記画素回路を行単位で線順次走査するライトスキャナと、
線順次走査に合わせて電源線を介して第1電位または第2電位の電源電圧を供給する電源スキャナと、
線順次走査に合わせ、各水平周期内で映像信号となる信号電位と基準電位とを切換えて列状の映像信号線に供給する水平セレクタと
を備え、
前記画素回路は、
駆動電流に応じて発光する発光素子と、
前記映像信号をサンプリングするサンプリング用トランジスタと、
前記駆動電流を前記発光素子に供給する駆動用トランジスタと、
所定の信号電位を保持するキャパシタと
を備え、
前記水平セレクタは、
Q個(Q≧2)の前記画素回路に対して共通の共通信号線と、Q本の前記画素回路の前記映像信号線それぞれとを接続することで、前記信号電位をQ本の前記映像信号線それぞれに保持させるQ個のセレクタスイッチと、
Q本の前記画素回路の前記映像信号線それぞれと、前記基準電位を供給する基準電位信号線とを接続することで、Q本の前記映像信号線それぞれに保持されている前記信号電位を基準電位に遷移させるQ個のオフセットスイッチと
を備え、
前記サンプリング用トランジスタは、前記映像信号線に保持された前記信号電位をサンプリングし、
前記キャパシタは、前記サンプリング用トランジスタによってサンプリングされた前記信号電位を保持し、
前記駆動用トランジスタは、前記キャパシタに保持された前記信号電位に応じて前記駆動電流を前記発光素子に供給し、
前記発光素子は、前記駆動用トランジスタから供給された前記駆動電流に応じて発光する
パネルモジュール。 - 駆動電流に応じて発光する発光素子と、映像信号をサンプリングするサンプリング用トランジスタと、前記駆動電流を前記発光素子に供給する駆動用トランジスタと、所定の信号電位を保持するキャパシタとを備え、前記映像信号に対応する映像を表示するパネルを構成する画素回路の駆動方法であって、
前記サンプリング用トランジスタが、前記映像信号を供給する映像信号線に保持された前記信号電位をサンプリングし、
前記キャパシタが、前記サンプリング用トランジスタによってサンプリングされた前記信号電位を保持し、
前記駆動用トランジスタが、前記キャパシタに保持された前記信号電位に応じて前記駆動電流を前記発光素子に供給し、
前記発光素子が、前記駆動用トランジスタから供給された前記駆動電流に応じて発光する
画素回路の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008027256A JP2009186795A (ja) | 2008-02-07 | 2008-02-07 | 画素回路、パネル、パネルモジュール、および画素回路の駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008027256A JP2009186795A (ja) | 2008-02-07 | 2008-02-07 | 画素回路、パネル、パネルモジュール、および画素回路の駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009186795A true JP2009186795A (ja) | 2009-08-20 |
Family
ID=41070096
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008027256A Withdrawn JP2009186795A (ja) | 2008-02-07 | 2008-02-07 | 画素回路、パネル、パネルモジュール、および画素回路の駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009186795A (ja) |
-
2008
- 2008-02-07 JP JP2008027256A patent/JP2009186795A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101424693B1 (ko) | 표시장치 및 그 구동방법 | |
JP4203773B2 (ja) | 表示装置 | |
US7525522B2 (en) | Display apparatus | |
EP3576080B1 (en) | Pixel driving circuit, pixel driving method, display panel and display device | |
JP4203772B2 (ja) | 表示装置およびその駆動方法 | |
US8395567B2 (en) | Display device and method of controlling the same | |
KR101402815B1 (ko) | 표시 장치, 그 구동 방법 및 전자 장치 | |
JP5114889B2 (ja) | 表示素子及び表示素子の駆動方法、並びに、表示装置及び表示装置の駆動方法 | |
TWI393098B (zh) | A display device, a driving method of a display device, and an electronic device | |
US8432389B2 (en) | Panel and driving controlling method | |
TWI428885B (zh) | 面板及驅動控制方法 | |
EP1291839A2 (en) | Circuit for and method of driving current-driven device | |
US8477087B2 (en) | Panel and drive control method | |
US8305310B2 (en) | Display device and method of controlling the same | |
JP2008139520A (ja) | 表示装置 | |
JP2012516456A (ja) | 表示装置およびその駆動制御方法 | |
JP2008122633A (ja) | 表示装置 | |
US8284183B2 (en) | Inverter circuit and display device | |
KR20090104664A (ko) | 패널 및 구동 제어 방법 | |
JP5293364B2 (ja) | 表示装置および駆動制御方法 | |
JP2009093104A (ja) | 水平セレクタ、パネル、パネルモジュール、および水平セレクタの制御方法 | |
JP2009186795A (ja) | 画素回路、パネル、パネルモジュール、および画素回路の駆動方法 | |
JP2010002495A (ja) | パネルおよび駆動制御方法 | |
JP2008276263A (ja) | 画素回路及びその駆動方法と表示装置及びその駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110510 |