KR20220032941A - 자발광 표시장치 및 자발광 표시패널 - Google Patents

자발광 표시장치 및 자발광 표시패널 Download PDF

Info

Publication number
KR20220032941A
KR20220032941A KR1020200114903A KR20200114903A KR20220032941A KR 20220032941 A KR20220032941 A KR 20220032941A KR 1020200114903 A KR1020200114903 A KR 1020200114903A KR 20200114903 A KR20200114903 A KR 20200114903A KR 20220032941 A KR20220032941 A KR 20220032941A
Authority
KR
South Korea
Prior art keywords
voltage
driving
self
node
subpixel
Prior art date
Application number
KR1020200114903A
Other languages
English (en)
Inventor
이승혁
박효정
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020200114903A priority Critical patent/KR20220032941A/ko
Priority to US17/464,554 priority patent/US11605342B2/en
Publication of KR20220032941A publication Critical patent/KR20220032941A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

본 개시의 실시예들은 자발광 표시장치 및 자발광 표시패널에 관한 것으로서, 더욱 상세하게는, 자발광 표시패널의 비-표시영역에 배치되며, 제어신호에 의해 제어되며 제1 전압노드와 검출노드 사이에 연결된 기준 트랜지스터 및 바이어스 전압에 의해 제어되며 제2 전압노드와 검출노드 사이에 연결된 바이어스 트랜지스터를 포함하는 페이크 서브픽셀을 포함함으로써, 페이크 서브픽셀에 대한 구동을 통해, 표시영역에 배치된 서브픽셀 내 구동 트랜지스터의 초기 특성치를 복원할 수 있는 효과가 있다.

Description

자발광 표시장치 및 자발광 표시패널{SELF-EMISSION DISPLAY DEVICE AND SELF-EMISSION DISPLAY PANEL}
본 개시의 실시예들은 자발광 표시장치 및 자발광 표시패널에 관한 것이다.
현재 개발되고 있는 표시장치 중에는 표시패널에 배치된 서브픽셀들이 발광소자를 포함하는 자발광 표시장치가 있다. 이러한 자발광 표시장치의 자발광 표시패널에 배치된 각 서브픽셀은 스스로 발광하는 발광소자와 이를 구동하기 위한 구동 트랜지스터를 포함할 수 있다.
자발광 표시패널에 배치된 구동 트랜지스터들 및 발광소자들 등의 회로소자들은 각기 고유한 특성치를 갖는다. 예를 들어, 구동 트랜지스터는 문턱전압, 이동도 등의 고유한 특성치를 갖고, 발광소자는 문턱전압 등의 고유한 특성치를 갖는다.
각 서브픽셀 내 회로소자는 구동 시간에 따라 열화(Degradation)가 진행되어, 고유한 특성치가 변할 수 있다. 각 서브픽셀마다 구동 시간의 차이가 있을 수 있고, 이로 인해, 서브픽셀들의 회로소자 간의 특성치 편차가 발생하여 서브픽셀들 간의 휘도 편차가 발생할 수 있다. 서브픽셀들 간의 휘도 편차는 자발광 표시패널의 휘도 균일도를 저하시키고, 결국에는 화상 품질 저하를 발생시키는 주요 요인이 될 수 있다.
이에, 서브픽셀들 간의 휘도 편차를 센싱하고 보상해주기 위한 다양한 보상 기술이 개발되었다. 하지만, 보상 기술의 개발에도 불구하고, 서브픽셀들 내 회로소자들의 특성치 변화를 정확하게 파악하지 못하고, 이로 인해 서브픽셀들 간의 휘도 편차를 정확하게 보상해주지 못하는 문제점이 여전히 발생하고 있다.
본 개시의 실시예들은 자발광 표시패널의 출하 시, 자발광 표시패널에 배치된 서브픽셀들 내 회로소자들의 초기 특성치(예: 구동 트랜지스터의 초기 문턱전압 및/또는 초기 이동도, 발광소자의 초기 문턱전압)를 센싱하여 메모리에 저장시켜 둠으로써, 출하 후에 서브픽셀들 내 회로소자들의 특성치 변화를 정확하게 파악하여, 서브픽셀들 간의 휘도 편차를 정확하게 보상해줄 수 있는 자발광 표시장치 및 자발광 표시패널을 제공할 수 있다.
또한, 본 개시의 실시예들은 자발광 표시패널에 배치된 서브픽셀들 내 회로소자들의 초기 특성치가 메모리에서 유실이 되거나 손상된 경우, 서브픽셀들 내 회로소자들의 초기 특성치를 복원시켜주어, 정확한 보상 처리를 지속적으로 수행할 수 있는 자발광 표시장치 및 자발광 표시패널을 제공할 수 있다.
또한, 본 개시의 실시예들은 자발광 표시패널에 배치된 서브픽셀들 내 회로소자들의 초기 특성치가 메모리에서 유실이 되거나 손상된 경우, 서브픽셀들 내 회로소자들의 초기 특성치를 복원시켜줄 수 있는 초기 특성치 복원 회로를 포함하는 자발광 표시장치 및 자발광 표시패널을 제공할 수 있다.
본 개시의 실시예들은, 표시영역 및 표시영역의 외곽영역인 비-표시영역을 포함하고, 표시영역에 배치되며 발광소자 및 구동 트랜지스터를 각각 포함하는 다수의 서브픽셀을 포함하고, 다수의 서브픽셀과 연결되는 다수의 데이터 라인 및 다수의 게이트 라인을 포함하는 자발광 표시패널과, 다수의 데이터 라인을 구동하는 데이터 구동회로와, 다수의 게이트 라인을 구동하는 게이트 구동회로와, 자발광 표시패널의 비-표시영역에 배치되며, 제어신호에 의해 제어되며 제1 전압노드와 검출노드 사이에 연결된 기준 트랜지스터 및 바이어스 전압에 의해 제어되며 제2 전압노드와 검출노드 사이에 연결된 바이어스 트랜지스터를 포함하는 페이크 서브픽셀과, 페이크 서브픽셀과 연결되고, 페이크 서브픽셀에서의 검출노드의 전압을 검출하여 검출 값을 출력하는 검출부와, 검출 값을 토대로 페이크 서브픽셀의 구동을 제어하는 제어 모듈을 포함하는 자발광 표시장치를 제공할 수 있다.
비-표시영역에 배치된 페이크 서브픽셀은 비 발광 서브픽셀일 수 있다.
비-표시영역에 배치된 페이크 서브픽셀에 포함된 기준 트랜지스터의 특성치의 변화량은 표시영역에 배치된 다수의 서브픽셀 각각에 포함된 구동 트랜지스터의 특성치의 변화량보다 작을 수 있다.
비-표시영역에 복수의 페이크 서브픽셀이 배치되는 경우, 복수의 페이크 서브픽셀 각각에 포함된 기준 트랜지스터 간의 특성치 편차는 표시영역에 배치된 다수의 서브픽셀 각각에 포함된 구동 트랜지스터 간의 특성치 편차보다 작을 수 있다.
다수의 서브픽셀 각각에 포함된 구동 트랜지스터의 초기 특성치를 저장하는 메모리를 더 포함할 수 있다.
자발광 표시장치의 출하 시, 메모리에는 다수의 서브픽셀 각각에 포함된 구동 트랜지스터의 초기 특성치가 저장되어 있을 수 있다.
제어 모듈은 검출 값을 토대로 페이크 서브픽셀의 구동을 제어하고, 검출 값을 토대로 다수의 서브픽셀의 전체 또는 일부에 포함된 구동 트랜지스터의 초기 특성치를 유추하여, 메모리에 이미 저장되어 있는 초기 특성치를 유추된 초기 특성치로 변경하거나 유추된 초기 특성치를 메모리에 저장할 수 있다.
자발광 표시장치의 출하 시, 구동 트랜지스터의 특성치인 초기 특성치는 기준 트랜지스터의 특성치와 대응될 수 있다.
페이크 서브픽셀에 대한 센싱구동기간 동안, 제1 전압노드에 고전위 전원전압이 인가되고, 제2 전압노드에 저전위 전원전압이 인가되고, 바이어스 트랜지스터의 게이트 노드에 바이어스 전압이 인가된 상태에서, 제어신호의 전압과 검출노드의 전압은 상승할 수 있다.
페이크 서브픽셀에 대한 센싱구동기간 동안, 기준 트랜지스터 및 바이어스 트랜지스터는 턴-온 될 수 있다.
제어 모듈은, 검출노드의 전압이 상승하여 특정 전압이 될 때까지 제어신호의 전압이 상승하도록 제어하고, 검출노드의 상승된 전압이 특정 전압이 되면, 검출노드의 상승된 전압이 특정 전압이 되는 타이밍에서의 제어신호의 상승된 전압에 기초하여, 다수의 서브픽셀의 전체 또는 일부에 포함된 구동 트랜지스터의 초기 특성치를 유추하여 메모리에 저장할 수 있다.
다수의 서브픽셀 각각은 스캔신호에 의해 제어되며 구동 트랜지스터의 제1 노드와 데이터 라인 사이에 연결된 스캔 트랜지스터, 센스신호에 의해 제어되며 구동 트랜지스터의 제2 노드와 기준전압 라인 사이에 연결된 센스 트랜지스터, 구동 트랜지스터의 제1 노드와 제2 노드 사이에 연결된 스토리지 캐패시터를 더 포함할 수 있다.
다수의 서브픽셀 중 제1 서브픽셀에 센싱구동기간 동안, 제1 서브픽셀과 연결된 기준전압 라인의 전압을 센싱하여 센싱된 전압을 디지털 값에 해당하는 센싱 값으로 변환하여 출력하는 센싱부; 및 센싱값을 토대로 제1 서브픽셀과 다른 서브픽셀 간의 휘도 편차를 보상해주기 위한 보상값을 계산하는 보상부를 더 포함할 수 있다.
페이크 서브픽셀에 대한 센싱구동기간 이전에, 제1 서브픽셀에 대한 센싱구동기간이 진행되고, 제1 서브픽셀에 대한 센싱구동기간 동안, 제1 서브픽셀과 연결된 기준전압 라인의 전압이 상승하다고 포화되면, 센싱부는 기준전압 라인의 전압을 센싱하여 센싱된 전압을 디지털 값에 해당하는 센싱 값으로 변환하여 출력하고, 제1 서브픽셀에 대한 센싱구동기간 동안 센싱부에 의해 센싱된 전압은 특정 전압일 수 있다.
제어 모듈은, 검출노드의 상승된 전압이 특정 전압이 되는 타이밍에서 제어신호의 상승된 전압과, 검출노드의 상승된 전압 또는 특정 전압에 근거하여, 제1 서브픽셀의 구동 트랜지스터의 초기 특성치로서 초기 문턱전압을 유추하여 메모리에 저장할 수 있다.
제어 모듈은, 검출노드의 상승된 전압이 특정 전압이 되는 타이밍에서 제어신호의 상승된 전압과, 제1 서브픽셀에 대한 센싱구동기간 동안 제1 서브픽셀에 공급된 센싱 구동용 데이터 전압과, 제1 서브픽셀에 대한 센싱구동기간 센싱된 제1 서브픽셀의 구동 트랜지스터의 문턱전압에 근거하여, 제1 서브픽셀의 구동 트랜지스터의 초기 특성치로서 초기 문턱전압을 유추하여 메모리에 저장할 수 있다.
바이어스 전압은 바이어스 트랜지스터를 턴-온 시킬 수 있는 최저 전압 이상이고 제어신호의 전압 미만일 수 있다.
데이터 구동회로가 구현된 하나 이상의 집적회로와, 데이터 구동회로와 게이트 구동회로를 제어하는 컨트롤러를 더 포함할 수 있다.
검출부는 데이터 구동회로의 전체 또는 일부와 함께 하나의 집적회로 내 포함될 수 있다. 제어 모듈은 컨트롤러에 포함될 수 있다.
비-표시영역에 다수의 페이크 서브픽셀이 배치되고, 다수의 페이크 서브픽셀 각각은 표시영역에 배치된 복수의 서브픽셀 행 중 하나와 대응되어 비-표시영역에 배치되거나, 표시영역에 배치된 복수의 서브픽셀 열 중 하나와 대응되어 비-표시영역에 배치될 수 있다.
페이크 서브픽셀에 포함된 기준 트랜지스터의 채널 폭 및 채널 길이 간의 비율은, 다수의 서브픽셀 각각에 포함된 구동 트랜지스터의 채널 폭 및 채널 길이 간의 비율과 동일하거나 미리 설정된 범위 이내로 차이가 있을 수 있다.
본 개시의 실시예들은 표시영역 및 표시영역의 외곽영역인 비-표시영역을 포함하는 기판과, 표시영역에 배치되며, 발광소자 및 구동 트랜지스터를 포함하는 서브픽셀과, 비-표시영역에 배치되며, 제어신호에 의해 제어되며 제1 전압노드와 검출노드 사이에 연결된 기준 트랜지스터 및 바이어스 전압에 의해 제어되며 제2 전압노드와 검출노드 사이에 연결된 바이어스 트랜지스터를 포함하는 페이크 서브픽셀을 포함하는 자발광 표시패널을 제공할 수 있다.
비-표시영역에 배치된 페이크 서브픽셀은 비 발광 서브픽셀일 수 있다.
비-표시영역에 배치된 페이크 서브픽셀에 포함된 기준 트랜지스터의 특성치의 변화량은 표시영역에 배치된 다수의 서브픽셀 각각에 포함된 구동 트랜지스터의 특성치의 변화량보다 작을 수 있다.
자발광 표시패널은 기준 트랜지스터의 게이트 노드와 전기적으로 연결된 제어 신호 라인 및 바이어스 트랜지스터의 게이트 노드와 전기적으로 연결된 바이어스 신호 라인을 포함할 수 있다.
본 개시의 실시예들에 의하면, 자발광 표시패널의 출하 시, 자발광 표시패널에 배치된 서브픽셀들 내 회로소자들의 초기 특성치(예: 구동 트랜지스터의 초기 문턱전압 및/또는 초기 이동도, 발광소자의 초기 문턱전압)를 센싱하여 메모리에 저장시켜 둠으로써, 출하 후에 서브픽셀들 내 회로소자들의 특성치 변화를 정확하게 파악하여, 서브픽셀들 간의 휘도 편차를 정확하게 보상해줄 수 있는 자발광 표시장치 및 자발광 표시패널을 제공할 수 있는 효과가 있다.
또한, 본 개시의 실시예들에 의하면, 자발광 표시패널에 배치된 서브픽셀들 내 회로소자들의 초기 특성치가 메모리에서 유실이 되거나 손상된 경우, 서브픽셀들 내 회로소자들의 초기 특성치를 복원시켜주어, 정확한 보상 처리를 지속적으로 수행할 수 있는 자발광 표시장치 및 자발광 표시패널을 제공할 수 있는 효과가 있다.
또한, 본 개시의 실시예들에 의하면, 자발광 표시패널에 배치된 서브픽셀들 내 회로소자들의 초기 특성치가 메모리에서 유실이 되거나 손상된 경우, 서브픽셀들 내 회로소자들의 초기 특성치를 복원시켜줄 수 있는 초기 특성치 복원 회로를 포함하는 자발광 표시장치 및 자발광 표시패널을 제공할 수 있는 효과가 있다.
도 1은 본 개시의 실시예들에 따른 자발광 표시장치의 시스템 구성도이다.
도 2는 본 개시의 실시예들에 따른 자발광 표시장치의 서브픽셀의 등가회로이다.
도 3은 본 개시의 실시예들에 따른 자발광 표시장치의 구현 예시도이다.
도 4는 본 개시의 실시예들에 따른 자발광 표시장치의 외부보상방법을 설명하기 위한 도면이다.
도 5는 본 개시의 실시예들에 따른 자발광 표시장치의 외부보상회로를 나타낸 도면이다.
도 6은 본 개시의 실시예들에 따른 자발광 표시장치의 문턱전압 센싱구동을 설명하기 위한 도면이다.
도 7은 본 개시의 실시예들에 따른 자발광 표시장치에서 표시영역에 배치된 서브픽셀과 비-표시영역에 배치된 페이크 서브픽셀을 나타낸 도면이다.
도 8은 본 개시의 실시예들에 따른 자발광 표시장치의 초기 특성치 복원 회로를 나타낸 도면이다.
도 9는 본 개시의 실시예들에 따른 자발광 표시장치의 초기 특성치 복원을 위한 구동 타이밍도이다.
도 10은 본 개시의 실시예들에 따른 자발광 표시장치의 초기 특성치 복원을 위한 표시영역 내 서브픽셀의 센싱구동을 나타낸 도면이다.
도 11은 본 개시의 실시예들에 따른 자발광 표시장치의 초기 특성치 복원을 위한 비-표시영역 내 페이크 서브픽셀의 센싱구동을 나타낸 도면이다.
도 12는 본 개시의 실시예들에 따른 자발광 표시장치의 초기 특성치 복원 방법의 흐름도이다.
이하, 본 개시의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성 요소들에 참조부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 개시를 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 개시의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다. 본 명세서 상에서 언급된 "포함한다", "갖는다", "이루어진다" 등이 사용되는 경우 "~만"이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별한 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함할 수 있다.
또한, 본 개시의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다.
구성 요소들의 위치 관계에 대한 설명에 있어서, 둘 이상의 구성 요소가 "연결", "결합" 또는 "접속" 등이 된다고 기재된 경우, 둘 이상의 구성 요소가 직접적으로 "연결", "결합" 또는 "접속" 될 수 있지만, 둘 이상의 구성 요소와 다른 구성 요소가 더 "개재"되어 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다. 여기서, 다른 구성 요소는 서로 "연결", "결합" 또는 "접속" 되는 둘 이상의 구성 요소 중 하나 이상에 포함될 수도 있다.
구성 요소들이나, 동작 방법이나 제작 방법 등과 관련한 시간적 흐름 관계에 대한 설명에 있어서, 예를 들어, "~후에", "~에 이어서", "~다음에", "~전에" 등으로 시간적 선후 관계 또는 흐름적 선후 관계가 설명되는 경우, "바로" 또는 "직접"이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
한편, 구성 요소에 대한 수치 또는 그 대응 정보(예: 레벨 등)가 언급된 경우, 별도의 명시적 기재가 없더라도, 수치 또는 그 대응 정보는 각종 요인(예: 공정상의 요인, 내부 또는 외부 충격, 노이즈 등)에 의해 발생할 수 있는 오차 범위를 포함하는 것으로 해석될 수 있다.
도 1은 본 개시의 실시예들에 따른 자발광 표시장치(100)의 시스템 구성도이다.
도 1을 참조하면, 본 발명의 실시예들에 따른 자발광 표시장치(100)는 자발광 표시패널(110)과, 자발광 표시패널(110)을 구동하기 위한 구동회로를 포함할 수 있다.
구동회로는 데이터 구동회로(120) 및 게이트 구동회로(130) 등을 포함할 수 있으며, 데이터 구동회로(120) 및 게이트 구동회로(130)를 제어하는 컨트롤러(140)를 더 포함할 수 있다.
자발광 표시패널(110)은 다수의 데이터 라인(DL) 및 다수의 게이트 라인(GL) 등의 신호 배선들을 포함하고, 다수의 서브픽셀(SP)을 포함할 수 있다.
자발광 표시패널(110)은 영상이 표시되는 표시영역(DA)과 영상이 표시되지 않는 비-표시영역(NDA)을 포함할 수 있다.
자발광 표시패널(110)에서, 표시영역(DA)에는 이미지를 표시하기 위한 다수의 서브픽셀(SP)이 배치되고, 비-표시영역(NDA)에는 구동회로들(120, 130, 140)이 전기적으로 연결되거나 구동회로들(120, 130, 140)이 실장 될 수 있고, 집적회로 또는 인쇄회로 등이 연결되는 패드부가 배치될 수도 있다.
데이터 구동회로(120)는 다수의 데이터 라인(DL)을 구동하기 위한 회로로서, 다수의 데이터 라인(DL)으로 데이터 신호들을 공급할 수 있다.
게이트 구동회로(130)는 다수의 게이트 라인(GL)을 구동하기 위한 회로서, 다수의 게이트 라인(GL)으로 게이트 신호들을 공급할 수 있다.
컨트롤러(140)는 데이터 구동회로(120)의 동작 타이밍을 제어하기 위하여 데이터 제어 신호(DCS)를 데이터 구동회로(120)에 공급할 수 있다. 컨트롤러(140)는 게이트 구동회로(130)의 동작 타이밍을 제어하기 위한 게이트 제어 신호(GCS)를 게이트 구동회로(130)에 공급할 수 있다.
컨트롤러(140)는, 각 프레임에서 구현하는 타이밍에 따라 스캔을 시작하고, 외부에서 입력되는 입력 영상 데이터를 데이터 구동회로(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터(Data)를 데이터 구동회로(120)에 공급하고, 스캔에 맞춰 적당한 시간에 데이터 구동을 제어할 수 있다.
컨트롤러(140)는, 입력 영상 데이터와 함께, 수직 동기 신호(VSYNC), 수평 동기 신호(HSYNC), 입력 데이터 인에이블 신호(DE: Data Enable), 클럭 신호(CLK) 등을 포함하는 각종 타이밍 신호들을 외부(예: 호스트 시스템)로부터 수신한다.
컨트롤러(140)는, 외부로부터 입력된 입력 영상 데이터를 데이터 구동회로(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터(Data)를 출력하는 것 이외에, 데이터 구동회로(120) 및 게이트 구동회로(130)를 제어하기 위하여, 수직 동기 신호(VSYNC), 수평 동기 신호(HSYNC), 입력 데이터 인에이블 신호(DE), 클럭 신호(CLK) 등의 타이밍 신호를 입력 받아, 각종 제어 신호들(DCS, GCS)을 생성하여 데이터 구동회로(120) 및 게이트 구동회로(130)로 출력한다.
예를 들어, 컨트롤러(140)는, 게이트 구동회로(130)를 제어하기 위하여, 게이트 스타트 펄스(GSP: Gate Start Pulse), 게이트 쉬프트 클럭(GSC: Gate Shift Clock), 게이트 출력 인에이블 신호(GOE: Gate Output Enable) 등을 포함하는 각종 게이트 제어 신호(GCS: Gate Control Signal)를 출력한다.
여기서, 게이트 스타트 펄스(GSP)는 게이트 구동회로(130) 각각을 구성하는 하나 이상의 게이트 드라이버 집적회로의 동작 스타트 타이밍을 제어한다. 게이트 쉬프트 클럭(GSC)은 하나 이상의 게이트 드라이버 집적회로에 공통으로 입력되는 클럭 신호로서, 스캔신호(게이트 펄스)의 쉬프트 타이밍을 제어한다. 게이트 출력 인에이블 신호(GOE)는 하나 이상의 게이트 드라이버 집적회로의 타이밍 정보를 지정하고 있다.
또한, 컨트롤러(140)는, 데이터 구동회로(120)를 제어하기 위하여, 소스 스타트 펄스(SSP: Source Start Pulse), 소스 샘플링 클럭(SSC: Source Sampling Clock), 소스 출력 인에이블 신호(SOE: Source Output Enable) 등을 포함하는 각종 데이터 제어 신호(DCS: Data Control Signal)를 출력한다.
여기서, 소스 스타트 펄스(SSP)는 데이터 구동회로(120)를 구성하는 하나 이상의 소스 드라이버 집적회로의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 소스 드라이버 집적회로 각각에서 데이터의 샘플링 타이밍을 제어하는 클럭 신호이다. 소스 출력 인에이블 신호(SOE)는 데이터 구동회로(120)의 출력 타이밍을 제어한다.
컨트롤러(140)는, 데이터 구동회로(120)와 별도의 부품으로 구현될 수도 있고, 데이터 구동회로(120)와 함께 통합되어 집적회로로 구현될 수 있다.
데이터 구동회로(120)는, 컨트롤러(140)로부터 영상 데이터(Data)를 입력 받아 다수의 데이터 라인(DL)로 데이터 전압을 공급함으로써, 다수의 데이터 라인(DL)을 구동한다. 여기서, 데이터 구동회로(120)는 소스 구동회로라고도 한다.
이러한 데이터 구동회로(120)는 하나 이상의 소스 드라이버 집적회로(SDIC: Source Driver Integrated Circuit)를 포함할 수 있다.
각 소스 드라이버 집적회로(SDIC)는 시프트 레지스터(Shift Register), 래치 회로(Latch Circuit), 디지털 아날로그 컨버터(DAC: Digital to Analog Converter), 출력 버퍼(Output Buffer) 등을 포함할 수 있다. 각 소스 드라이버 집적회로(SDIC)는, 경우에 따라서, 아날로그 디지털 컨버터(ADC: Analog to Digital Converter)를 더 포함할 수 있다.
예를 들어, 각 소스 드라이버 집적회로(SDIC)는 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식으로 자발광 표시패널(110)과 연결되거나, 칩 온 글래스(COG: Chip On Glass) 또는 칩 온 패널(COP: Chip On Panel) 방식으로 자발광 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, 칩 온 필름(COF: Chip On Film) 방식으로 구현되어 자발광 표시패널(110)과 연결될 수 있다.
게이트 구동회로(130)는 컨트롤러(140)의 제어에 따라, 턴-온 레벨 전압의 게이트 신호를 출력하거나 턴-오프 레벨 전압의 게이트 신호를 출력할 수 있다. 게이트 구동회로(130)는 다수의 게이트 라인(GL)으로 턴-온 레벨 전압의 게이트 신호를 순차적으로 공급함으로써, 다수의 게이트 라인(GL)을 순차적으로 구동할 수 있다.
게이트 구동회로(130)는 테이프 오토메티드 본딩(TAB) 방식으로 자발광 표시패널(110)과 연결되거나, 칩 온 글래스(COG) 또는 칩 온 패널(COP) 방식으로 자발광 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, 칩 온 필름(COF) 방식에 따라 자발광 표시패널(110)과 연결될 수 있다. 또는, 게이트 구동회로(130)는 GIP (Gate In Panel) 타입으로 자발광 표시패널(110)의 비-표시영역(NDA)에 형성될 수 있다.
데이터 구동회로(120)는, 게이트 구동회로(130)에 의해 특정 게이트 라인(GL)이 열리면, 컨트롤러(140)로부터 수신한 영상 데이터(Data)를 아날로그 형태의 데이터 전압으로 변환하여 다수의 데이터 라인(DL)으로 공급할 수 있다.
데이터 구동회로(120)는 자발광 표시패널(110)의 일 측(예: 상측 또는 하측)에 연결될 수도 있다. 구동 방식, 패널 설계 방식 등에 따라, 데이터 구동회로(120)는 자발광 표시패널(110)의 양 측(예: 상측과 하측)에 모두 연결되거나, 자발광 표시패널(110)의 4 측면 중 둘 이상의 측면에 연결될 수도 있다.
게이트 구동회로(130)는 자발광 표시패널(110)의 일 측(예: 좌측 또는 우측)에 연결될 수도 있다. 구동 방식, 패널 설계 방식 등에 따라, 게이트 구동회로(130)는 자발광 표시패널(110)의 양 측(예: 좌측과 우측)에 모두 연결되거나, 자발광 표시패널(110)의 4 측면 중 둘 이상의 측면에 연결될 수도 있다.
컨트롤러(140)는, 통상의 디스플레이 기술에서 이용되는 타이밍 컨트롤러(Timing Controller)이거나, 타이밍 컨트롤러(Timing Controller)를 포함하여 다른 제어 기능도 더 수행하는 제어장치일 수 있으며, 타이밍 컨트롤러와 다른 제어장치일 수도 있으며, 제어장치 내 회로일 수도 있다. 컨트롤러(140)는, IC (Integrate Circuit), FPGA (Field Programmable Gate Array), ASIC (Application Specific Integrated Circuit), 또는 프로세서(Processor) 등의 다양한 회로나 전자 부품으로 구현될 수 있다.
컨트롤러(140)는 인쇄회로기판, 가요성 인쇄회로 등에 실장되고, 인쇄회로기판, 가요성 인쇄회로 등을 통해 데이터 구동회로(120) 및 게이트 구동회로(130)와 전기적으로 연결될 수 있다.
컨트롤러(140)는, 미리 정해진 하나 이상의 인터페이스에 따라 데이터 구동회로(120)와 신호를 송수신할 수 있다. 여기서, 예를 들어, 인터페이스는 LVDS (Low Voltage D differential Signaling) 인터페이스, EPI 인터페이스, SPI (Serial Peripheral Interface) 등을 포함할 수 있다.
컨트롤러(140)는 하나 이상의 레지스터 등의 기억장소를 포함할 수 있다.
본 실시예들에 따른 자발광 표시장치(100)는, OLED(Organic Light Emitting Diode) 디스플레이, 퀀텀닷(Quantum Dot) 디스플레이, 마이크로 LED (Micro Light Emitting Diode) 디스플레이 등의 자발광 디스플레이일 수 있다.
본 실시예들에 따른 자발광 표시장치(100)가 OLED 디스플레이인 경우, 각 서브픽셀(SP)은 스스로 빛을 내는 유기발광다이오드(OLED)를 발광소자로서 포함할 수 있다. 본 실시예들에 따른 자발광 표시장치(100)가 퀀텀닷 디스플레이인 경우, 각 서브픽셀(SP)은 스스로 빛을 내는 반도체 결정인 퀀텀닷(Quantum Dot)으로 만들어진 발광소자를 포함할 수 있다. 본 실시예들에 따른 자발광 표시장치(100)가 마이크로 LED 디스플레이인 경우, 각 서브픽셀(SP)은 스스로 빛을 내고 무기물을 기반으로 만들어진 마이크로 LED (Micro Light Emitting Diode)를 발광소자로서 포함할 수 있다.
도 2는 본 개시의 실시예들에 따른 자발광 표시장치(100)의 서브픽셀의 등가회로이다.
도 2를 참조하면, 본 개시의 실시예들에 따른 자발광 표시장치(100)의 자발광 표시패널(110)에 배치된 다수의 서브픽셀(SP) 각각은 발광소자(ED), 구동 트랜지스터(TDR), 스캔 트랜지스터(TSC), 센스 트랜지스터(TSE), 및 스토리지 캐패시터(Cst)를 포함할 수 있다. 이와 같이, 서브픽셀(SP)이 3개의 트랜지스터(TDR, TSC, TSE)와 1개의 캐패시터(Cst)를 포함하는 경우, 서브픽셀(SP)은 3T(Transistor)1C(Capacitor) 구조를 갖는다고 한다.
발광소자(ED)는 애노드 전극 및 캐소드 전극과, 애노드 전극과 캐소드 전극 사이에 위치하는 발광층(EL)을 포함할 수 있다. 여기서, 애노드 전극은 각 서브픽셀(SP)에 포함되는 픽셀전극(PE)일 수 있다. 캐소드 전극은 모든 서브픽셀(SP)에 공통되는 공통전극(CE)일 수 있다. 예를 들어, 발광소자(ED)는 유기발광다이오드(OLED), 발광다이오드(LED) 또는 퀀텀닷 발광소자 등일 수 있다.
구동 트랜지스터(TDR)는 발광소자(ED)를 구동하기 위한 트랜지스터로서, 제1 노드(N1), 제2 노드(N2) 및 제3 노드(N3) 등을 포함할 수 있다.
구동 트랜지스터(TDR)의 제1 노드(N1)는 구동 트랜지스터(TDR)의 게이트 노드일 수 있으며, 스캔 트랜지스터(TSC)의 소스 노드 또는 드레인 노드와 전기적으로 연결될 수 있다. 구동 트랜지스터(TDR)의 제2 노드(N2)는 구동 트랜지스터(TDR)의 소스 노드 또는 드레인 노드일 수 있으며, 센스 트랜지스터(TSE)의 소스 노드 또는 드레인 노드와 전기적으로 연결되고, 발광소자(ED)의 픽셀전극(PE)과도 전기적으로 연결될 수 있다. 구동 트랜지스터(TDR)의 제3 노드(N3)는 구동전압(EVDD)을 공급하는 구동전압 라인(DVL)과 전기적으로 연결될 수 있다.
스캔 트랜지스터(TSC)는 스캔신호(SCAN)에 의해 제어되며 구동 트랜지스터(TDR)의 제1 노드(N1)와 데이터 라인(DL) 사이에 연결될 수 있다. 다시 말해, 스캔 트랜지스터(TSC)는, 게이트 라인(GL)의 한 종류인 스캔신호 라인(SCL)에서 공급되는 스캔신호(SCAN)에 따라 턴-온 또는 턴-오프 되어, 데이터 라인(DL)과 구동 트랜지스터(TDR)의 제1 노드(N1) 간의 연결을 제어할 수 있다.
스캔 트랜지스터(TSC)는, 턴-온 레벨 전압을 갖는 스캔신호(SCAN)에 의해 턴-온 되어, 데이터 라인(DL)에서 공급된 데이터 전압(Vdata)을 구동 트랜지스터(TDR)의 제1 노드(N1)에 전달해줄 수 있다.
센스 트랜지스터(TSE)는 센스신호(SENSE)에 의해 제어되며 구동 트랜지스터(TDR)의 제2 노드(N2)와 기준전압 라인(RVL) 사이에 연결될 수 있다. 다시 말해, 센스 트랜지스터(TSE)는, 게이트 라인(GL)의 다른 한 종류인 센스신호 라인(SENL)에서 공급된 센스신호(SENSE)에 따라 턴-온 또는 턴-오프 되어, 기준전압 라인(RVL)과 구동 트랜지스터(TDR)의 제2 노드(N2) 간의 연결을 제어할 수 있다.
센스 트랜지스터(TSE)는, 턴-온 레벨 전압을 갖는 센스신호(SENSE)에 의해 턴-온 되어, 기준전압 라인(RVL)에서 공급된 기준전압(Vref)을 구동 트랜지스터(TDR)의 제2 노드(N2)에 전달해줄 수 있다.
또한, 센스 트랜지스터(TSE)는, 턴-온 레벨 전압을 갖는 센스신호(SENSE)에 의해 턴-온 되어, 구동 트랜지스터(TDR)의 제2 노드(N2)의 전압을 기준전압 라인(RVL)으로 전달해줄 수 있다.
센스 트랜지스터(TSE)가 구동 트랜지스터(TDR)의 제2 노드(N2)의 전압을 기준전압 라인(RVL)으로 전달해주는 기능은 서브픽셀(SP)의 특성치를 센싱하기 위한 구동 시 이용될 수 있다. 이 경우, 기준전압 라인(RVL)으로 전달되는 전압은 서브픽셀(SP)의 특성치를 산출하기 위한 전압이거나 서브픽셀(SP)의 특성치가 반영된 전압일 수 있다.
본 개시에서, 서브픽셀(SP)의 특성치는 구동 트랜지스터(TDR) 또는 발광소자(ED)의 특성치일 수 있다. 구동 트랜지스터(TDR)의 특성치는 구동 트랜지스터(TDR)의 문턱전압 및 이동도 등을 포함할 수 있다. 발광소자(ED)의 특성치는 발광소자(ED)의 문턱전압을 포함할 수 있다.
구동 트랜지스터(TDR), 스캔 트랜지스터(TSC) 및 센스 트랜지스터(TSE) 각각은 n 타입 트랜지스터이거나 p 타입 트랜지스터일 수 있다. 본 개시에서는, 설명의 편의를 위하여, 구동 트랜지스터(TDR), 스캔 트랜지스터(TSC) 및 센스 트랜지스터(TSE) 각각은 n타입인 것을 예로 든다.
스토리지 캐패시터(Cst)는 구동 트랜지스터(TDR)의 제1 노드(N1)와 제2 노드(N2) 사이에 연결될 수 있다. 스토리지 캐패시터(Cst)는 양 단의 전압 차이에 해당하는 전하량이 충전되고, 정해진 프레임 시간 동안, 양 단의 전압 차이를 유지하는 역할을 해준다. 이에 따라, 정해진 프레임 시간 동안, 해당 서브픽셀(SP)은 발광할 수 있다.
스토리지 캐패시터(Cst)는, 구동 트랜지스터(TDR)의 게이트 노드와 소스 노드(또는 드레인 노드) 사이에 존재하는 내부 캐패시터(Internal Capacitor)인 기생 캐패시터(예: Cgs, Cgd)가 아니라, 구동 트랜지스터(TDR)의 외부에 의도적으로 설계한 외부 캐패시터(External Capacitor)일 수 있다.
스캔신호 라인(SCL) 및 센스신호 라인(SENL)은 서로 다른 게이트 라인(GL)일 수 있다. 이 경우, 스캔신호(SCAN) 및 센스신호(SENSE)는 서로 별개의 게이트 신호일 수 있고, 하나의 서브픽셀(SP) 내 스캔 트랜지스터(TSC)의 온-오프 타이밍과 센스 트랜지스터(TSE)의 온-오프 타이밍은 독립적일 수 있다. 즉, 하나의 서브픽셀(SP) 내 스캔 트랜지스터(TSC)의 온-오프 타이밍과 센스 트랜지스터(TSE)의 온-오프 타이밍은 동일할 수도 있고 다를 수 있다.
이와 다르게, 스캔신호 라인(SCL) 및 센스신호 라인(SENL)은 동일한 게이트 라인(GL)일 수 있다. 즉, 하나의 서브픽셀(SP) 내 스캔 트랜지스터(TSC)의 게이트 노드와 센스 트랜지스터(TSE)의 게이트 노드는 하나의 게이트 라인(GL)에 연결될 수 있다. 이 경우, 스캔신호(SCAN) 및 센스신호(SENSE)는 동일한 게이트 신호일 수 있고, 하나의 서브픽셀(SP) 내 스캔 트랜지스터(TSC)의 온-오프 타이밍과 센스 트랜지스터(TSE)의 온-오프 타이밍은 동일할 수 있다.
도 3은 본 개시의 실시예들에 따른 자발광 표시장치(100)의 구현 예시도이다.
도 3을 참조하면, 자발광 표시패널(110)은 영상이 표시되는 표시영역(DA)과 영상이 표시되지 않는 비-표시영역(NDA)을 포함할 수 있다.
도 3을 참조하면, 데이터 구동회로(120)가 하나 이상의 소스 드라이버 집적회로(SDIC)를 포함하고 칩 온 필름(COF) 방식으로 구현된 경우, 각 소스 드라이버 집적회로(SDIC)는 자발광 표시패널(110)의 비-표시영역(NDA)에 연결된 회로필름(SF) 상에 실장 될 수 있다.
도 3을 참조하면, 게이트 구동회로(130)는 GIP (Gate In Panel) 타입으로 구현될 수 있다. 이 경우, 게이트 구동회로(130)는 자발광 표시패널(110)의 비-표시영역(NDA)에 형성될 수 있다. 게이트 구동회로(130)는 도 3과 다르게, COF (Chip On Film) 타입으로 구현될 수도 있다.
자발광 표시장치(100)는, 하나 이상의 소스 드라이버 집적회로(SDIC)와 다른 장치들 간의 회로적인 연결을 위해, 적어도 하나의 소스 인쇄회로기판(SPCB: Source Printed Circuit Board)과, 제어 부품들과 각종 전기 장치들을 실장 하기 위한 컨트롤 인쇄회로기판(CPCB: Control Printed Circuit Board)을 포함할 수 있다.
적어도 하나의 소스 인쇄회로기판(SPCB)에는 소스 드라이버 집적회로(SDIC)가 실장 된 필름(SF)이 연결될 수 있다. 즉, 소스 드라이버 집적회로(SDIC)가 실장 된 필름(SF)은 일 측이 자발광 표시패널(110)과 전기적으로 연결되고 타 측이 소스 인쇄회로기판(SPCB)과 전기적으로 연결될 수 있다.
컨트롤 인쇄회로기판(CPCB)에는 컨트롤러(140) 및 파워 관리 집적회로(PMIC: Power Management IC, 310) 등이 실장 될 수 있다.
컨트롤러(140)는 자발광 표시패널(110)의 구동과 관련한 전반적인 제어 기능을 수행할 수 있으며, 데이터 구동회로(120) 및 게이트 구동회로(130)의 동작을 제어할 수 있다.
파워 관리 집적회로(310)는 데이터 구동회로(120) 및 게이트 구동회로(130) 등으로 각종 전압 또는 전류를 공급해주거나 공급할 각종 전압 또는 전류를 제어할 수 있다.
적어도 하나의 소스 인쇄회로기판(SPCB)과 컨트롤 인쇄회로기판(CPCB)은 적어도 하나의 연결 부재를 통해 회로적으로 연결될 수 있다. 여기서, 연결 부재는, 일 예로, 가요성 인쇄 회로(FPC: Flexible Printed Circuit), 가요성 플랫 케이블(FFC: Flexible Flat Cable) 등일 수 있다. 적어도 하나의 소스 인쇄회로기판(SPCB)과 컨트롤 인쇄회로기판(CPCB)은 하나의 인쇄회로기판으로 통합되어 구현될 수도 있다.
자발광 표시장치(100)는, 컨트롤 인쇄회로기판(CPCB)와 전기적으로 연결된 세트 보드(330)를 더 포함할 수 있다. 이러한 세트 보드(330)는 파워 보드라고도 할 수 있다. 이러한 세트 보드(330)에는 자발광 표시장치(100)의 전체적인 파워를 관리하는 메인 파워 관리 회로(320)가 배치될 수 있다.
파워 관리 집적회로(310)는 자발광 표시패널(110)과 그 구동 회로(120, 130, 140) 등을 포함하는 표시모듈에 대한 파워를 관리하는 회로이고, 메인 파워 관리 회로(320)는 표시모듈을 포함한 전체적인 파워를 관리하는 회로이고, 파워 관리 집적회로(310)와 연동할 수 있다.
한편, 본 개시의 실시예들에 따른 자발광 표시장치(100)의 자발광 표시패널(110)에 배치된 다수의 서브픽셀(SP) 각각에 포함되는 구동 트랜지스터(TDR) 및/또는 발광소자(ED)는 고유한 특성치를 가질 수 있다. 예를 들어, 구동 트랜지스터(TDR)의 고유 특성치는 문턱전압 및 이동도 등을 포함할 수 있다. 발광소자(ED)의 고유 특성치는 문턱전압 등을 포함할 수 있다.
다수의 서브픽셀(SP) 각각에 포함되는 구동 트랜지스터(TDR)는 구동 시간이 경과함에 따라 특성치가 변화할 수 있다.
다수의 서브픽셀(SP)의 구동시간이 모두 동일하지는 않다. 즉, 다수의 서브픽셀(SP) 중 일부의 구동시간은 나머지의 구동시간과 다를 수 있다.
이에 따라, 다수의 서브픽셀(SP) 각각의 구동 트랜지스터(TDR)의 특성치가 모두 동일하지는 않다. 즉, 다수의 서브픽셀(SP) 중 일부 서브픽셀(SP)의 구동 트랜지스터(TDR)의 특성치는 다른 서브픽셀(SP)의 구동 트랜지스터(TDR)이 특성치와 다를 수 있다.
자발광 표시패널(110)에 배치된 다수의 구동 트랜지스터(TDR) 간의 특성치 편차로 인해, 자발광 표시패널(110)에 배치된 다수의 서브픽셀(SP) 간의 휘도 편차가 발생할 수 있다. 즉, 자발광 표시패널(110)의 휘도 불균일이 발생할 수 있다.
자발광 표시패널(110)에 배치된 다수의 구동 트랜지스터(TDR) 간의 특성치 편차와 마찬가지로, 자발광 표시패널(110)에 배치된 다수의 발광소자(ED) 간의 특성치 편차도 존재할 수 있으며, 이에 따라, 자발광 표시패널(110)에 배치된 다수의 서브픽셀(SP) 간의 휘도 편차가 발생할 수 있다. 즉, 자발광 표시패널(110)의 휘도 불균일이 발생할 수 있다.
본 개시의 실시예들에 따른 자발광 표시장치(100)는 자발광 표시패널(110)에 배치된 다수의 구동 트랜지스터(TDR) 간의 특성치 편차 및 자발광 표시패널(110)에 배치된 다수의 발광소자(ED) 간의 특성치 편차를 줄여주기 위한 보상 기능을 제공할 수 있다.
도 4는 본 개시의 실시예들에 따른 자발광 표시장치(100)의 보상 방법을 설명하기 위한 도면이다.
본 개시의 실시예들에 따른 자발광 표시장치(100)는 자발광 표시패널(110)의 휘되 불균일을 줄여주기 위하여 외부 보상 방식과 내부 보상 방식으로 보상 기능을 제공할 수 있다. 여기서, 외부 보상 방식은 자발광 표시패널(110)의 외부에 존재하는 보상 회로를 활용하여 보상 기능을 제공하는 방식이고, 내부 보상 방식은 자발광 표시패널(110)의 외부에 존재하는 보상 회로를 활용하지 않고 보상 기능을 제공하는 방식이다.
도 4를 참조하면, 본 개시의 실시예들에 따른 자발광 표시장치(100)는 외부 보상 방식으로 보상 기능을 제공하기 위하여, 외부 보상 회로(400)를 포함할 수 있다.
도 4를 참조하면, 외부 보상 회로(400)는 자발광 표시패널(110)을 센싱하고, 센싱 결과를 이용하여 데이터 보상 처리를 통해 변경된 데이터 전압(Vdata')을 자발광 표시패널(110)로 공급할 수 있다.
외부 보상 회로(400)는 자발광 표시패널(110)의 센싱 구동을 통해, 자발광 표시패널(110)의 서브픽셀(SP) 내 구동 트랜지스터(TDR)의 특성치(예: 문턱전압, 이동도 등)가 반영된 기준전압 라인(RVL)의 전압을 센싱할 수 있다.
외부 보상 회로(400)는 기준전압 라인(RVL)의 센싱된 전압을 토대로, 구동 트랜지스터(TDR)의 특성치(예: 문턱전압, 이동도 등)를 파악하고, 구동 트랜지스터들(TDR)의 특성치 간의 편차를 파악하고, 구동 트랜지스터들(TDR)의 특성치 간의 편차를 줄여주거나 제거할 수 있는 보상값을 계산할 수 있다.
외부 보상 회로(400)는 계산된 보상값을 토대로 해당 서브픽셀(SP)에 공급할 데이터를 변경하고, 변경된 데이터를 데이터 구동회로(120)에 공급할 수 있다. 데이터 구동회로(120)는 변경된 데이터를 아날로그 전압에 해당하는 데이터 전압(Vdata')을 변환하여 해당 서브픽셀(SP)로 공급할 수 있다.
도 5는 본 개시의 실시예들에 따른 자발광 표시장치(100)의 외부 보상 회로(400)를 나타낸 도면이다.
본 개시의 실시예들에 따른 자발광 표시장치(100)의 외부 보상 회로(400)는 구동 트랜지스터들(TDR) 간의 특성치 편차를 보상해줄 수도 있고, 발광소자들(ED) 간의 특성치 편차를 보상해줄 수도 있다.
도 5를 참조하면, 본 개시의 실시예들에 따른 자발광 표시장치(100)의 외부 보상 회로(400)는 센싱부(510), 보상부(520) 및 메모리(530) 등을 포함할 수 있다.
센싱부(510)는 서브픽셀(SP)의 특성치를 파악하기 위하여, 기준전압 라인(RVL)의 전압을 센싱하고, 센싱된 전압을 토대로 센싱 데이터를 생성하여 출력할 수 있다. 예를 들어, 센싱부(510)는 센싱된 전압을 디지털 값으로 변환하고, 변환된 디지털 값에 해당하는 센싱 값을 포함하는 센싱 데이터를 생성하여 수 있다.
보상부(520)는 센싱부(510)에서 출력된 센싱 데이터를 이용하여 각 서브픽셀(SP)의 특성치를 파악하고, 이를 토대로, 서브픽셀들(SP)간의 특성치 편차를 보상해주는 보상 프로세스를 수행할 수 있다.
여기서, 서브픽셀(SP)의 특성치는 서브픽셀(SP) 내 구동 트랜지스터(TDR)의 문턱전압 또는 이동도이거나, 서브픽셀(SP) 내 발광소자(ED)의 문턱전압일 수도 있다. 서브픽셀들(SP)간의 특성치 편차는 구동 트랜지스터들(TDR) 간의 문턱전압 편차 또는 이동도 편차일 수 있으며, 발광소자들(ED)간의 문턱전압 편차일 수도 있다.
보상부(520)는 보상 프로세스를 수행함으로써, 다수의 서브픽셀(SP) 각각에 대한 보상값을 산출하여 메모리(530)에 저장할 수 있다.
더 구체적으로, 보상부(520)는 센싱 데이터에 근거하여, 구동 트랜지스터(TDR)의 특성치(예: 문턱전압, 이동도 등) 또는 특성치 변화를 파악하거나, 구동 트랜지스터들(TDR)의 특성치 간의 편차를 파악하고, 구동 트랜지스터들(TDR)의 특성치 간의 편차를 줄여주거나 제거할 수 있는 보상값을 계산하고, 계산된 보상값을 메모리(530)에 저장할 수 있다.
보상부(520)는 센싱 데이터에 근거하여, 구동 트랜지스터(TDR)의 특성치(예: 문턱전압, 이동도 등)를 파악하고, 구동 트랜지스터(TDR)의 파악된 특성치를 메모리(530)에 저장된 구동 트랜지스터(TDR)의 초기 특성치와 비교하여, 구동 트랜지스터(TDR)의 특성치 변화를 파악할 수 있다.
구동 트랜지스터(TDR)의 특성치 변화는 구동 트랜지스터(TDR)의 열화 정보를 반영하는 정보이다. 구동 트랜지스터(TDR)의 특성치 변화가 클수록, 구동 트랜지스터(TDR)의 열화가 큰 것을 의미할 수 있다.
메모리(530)에 저장된 구동 트랜지스터(TDR)의 초기 특성치는, 자발광 표시패널(110)의 제작 공정 단계 중 센싱 단계를 통해 구동 트랜지스터(TDR)의 센싱된 특성치일 수 있다.
보상부(520) 또는 컨트롤러(140)는 계산된 보상값을 토대로 해당 서브픽셀(SP)에 공급할 데이터를 변경하고, 변경된 데이터를 데이터 구동회로(120)에 공급할 수 있다.
데이터 구동회로(120)는 디지털-아날로그 컨버터(DAC: Digital to Analog Converter)를 통해, 디지털 데이터인 변경된 데이터를 아날로그 전압인 데이터 전압(Vdata)으로 변환하여, 변환된 데이터 전압(Vdata)을 해당 서브픽셀(SP)로 공급할 수 있다.
본 개시의 실시예들에 따른 자발광 표시장치(100)의 외부 보상 회로(400)는 초기화 스위치(SPRE) 및 샘플링 스위치(SAM)를 더 포함할 수 있다.
초기화 스위치(SPRE)는 기준전압 라인(RVL)과 기준전압 공급노드 간의 연결 여부를 제어하여, 기준전압 라인(RVL)으로의 기준전압(Vref)의 인가 여부를 제어할 수 있다. 샘플링 스위치(SAM)는 기준전압 라인(RVL) 및 센싱부(510) 간의 연결 여부를 제어해줄 주 있다.
초기화 스위치(SPRE)는 서브픽셀(SP) 내 구동 트랜지스터(TDR)의 제2 노드(N2)가 특정 상태가 되도록, 구동 트랜지스터(TDR)의 제2 노드(N2)의 전압 인가 상태를 제어하기 위한 스위치이다.
구동 트랜지스터(TDR)의 제2 노드(N2)는 발광소자(ED)의 픽셀전극(PE)과 동일한 전기적인 상태를 가질 수 있다.
위에서 언급한 구동 트랜지스터(TDR)의 제2 노드(N2)의 특정 상태는 구동 트랜지스터(TDR)의 제2 노드(N2)가 서브픽셀(SP)의 특성치를 반영하는 전압 상태를 의미할 수 있다. 예를 들어, 서브픽셀(SP)의 특성치는 구동 트랜지스터(TDR)의 문턱전압 또는 이동도이거나, 발광소자(ED)의 문턱전압 등일 수 있다.
초기화 스위치(SPRE)가 턴-온 되면, 기준전압(Vref)은 기준전압 라인(RVL)으로 공급되고, 기준전압 라인(RVL)에 공급된 기준전압(Vref)은 턴-온 되어 있는 센스 트랜지스터(TSE)를 통해, 구동 트랜지스터(TDR)의 제2 노드(N2)에 인가될 수 있다.
샘플링 스위치(SAM)는 턴-온 되어, 기준전압 라인(RVL)과 센싱부(510)를 전기적으로 연결해준다.
서브픽셀(SP) 내 구동 트랜지스터(TDR)의 제2 노드(N2) 또는 기준전압 라인(RVL)의 전압 상태가 서브픽셀(SP)의 특성치를 반영하는 전압 상태가 되었을 때, 샘플링 스위치(SAM)는 턴-온 될 수 있다. 샘플링 스위치(SAM)가 턴-온 되면, 센싱부(510)는 기준전압 라인(RVL)과 전기적으로 연결되어 기준전압 라인(RVL)의 전압을 센싱할 수 있다.
센싱부(510)가 기준전압 라인(RVL)의 전압을 센싱할 때, 센스 트랜지스터(TSE)가 턴-온 되어 있는 경우, 구동 트랜지스터(TDR)의 저항 성분을 무시할 수 있다면, 센싱부(510)에 의해 센싱되는 전압은 구동 트랜지스터(TDR)의 제2 노드(N2)의 전압에 해당할 수 있다.
센싱부(510)에 의해 센싱되는 전압은 기준전압 라인(RVL)의 전압일 수 있고, 구동 트랜지스터(TDR)의 제2 노드(N2)의 전압일 수 있다.
기준전압 라인(RVL) 상에 라인 캐패시터가 존재한다면, 센싱부(510)에 의해 센싱되는 전압은, 기준전압 라인(RVL) 상의 라인 캐패시터에 충전된 전압일 수도 있다. 여기서, 기준전압 라인(RVL)은 센싱 라인이라고도 한다.
일 예로, 센싱부(510)에 의해 센싱되는 전압은 구동 트랜지스터(TDR)의 문턱전압(Vth) 또는 문턱전압 변화(ΔVth)를 포함하는 전압 값(Vdata-Vth 또는 Vdata-ΔVth, 여기서, Vdata는 센싱 구동용 데이터 전압임)이거나, 구동 트랜지스터(TDR)의 이동도를 센싱하기 위한 전압 값일 수도 있다.
한편, 기준전압 라인(RVL)은, 일 예로, 서브픽셀 열마다 1개씩 배치될 수도 있고, 둘 이상의 서브픽셀 열마다 1개씩 배치될 수도 있다.
예를 들어, 1개의 픽셀이 4개의 서브픽셀(적색 서브픽셀, 흰색 서브픽셀, 녹색 서브픽셀, 청색 서브픽셀)로 구성된 경우, 기준전압 라인(RVL)은 4개의 서브픽셀 열(적색 서브픽셀 열, 흰색 서브픽셀 열, 녹색 서브픽셀 열, 청색 서브픽셀 열)을 포함하는 1개의 픽셀 열마다 1개씩 배치될 수도 있다.
센싱부(510)는 적어도 하나 이상의 아날로그 디지털 컨버터(ADC: Analog to Digital Converter)를 포함하여 구현될 수 있다.
센싱부(510), 초기화 스위치(SPRE) 및 샘플링 스위치(SAM)의 전체 또는 일부는 데이터 구동회로(120)에 포함된 소스 드라이버 집적회로(SDIC)의 내부에 포함될 수 있으며, 경우에 따라서는, 소스 드라이버 집적회로(SDIC)의 외부에 포함될 수도 있다.
보상부(520)는 컨트롤러(140)의 내부에 포함되거나 컨트롤러(140)의 외부에 포함될 수도 있다.
전술한 바와 같이, 메모리(530)는 센싱부(510)에서 출력된 센싱 데이터(복수의 서브픽셀(SP)에 대한 센싱 값들을 포함함)를 저장할 수 있으며, 각 서브픽셀(SP)에 대한 보상값을 저장할 수 있다.
또한, 메모리(530)는 각 구동 트랜지스터(TDR)의 초기 특성치를 저장할 수 있다. 여기서, 구동 트랜지스터(TDR)의 초기 특성치는 문턱전압 또는 이동도이다. 자발광 표시장치(100)가 출하될 때, 메모리(530)는 구동 트랜지스터(TDR)의 초기 특성치를 저장하고 있는 상태일 수 있다.
즉, 자발광 표시패널(110)의 제작 공정 단계 중 센싱 단계를 통해 구동 트랜지스터(TDR)의 특성치가 센싱되고, 센싱된 특성치가 초기 특성치로서 메모리(530)에 저장될 수 있다. 이러한 메모리(530)에 초기 특성치가 저장된 상태에서 자발광 표시장치(100)가 출하될 수 있다.
도 6은 본 개시의 실시예들에 따른 자발광 표시장치(100)의 문턱전압 센싱구동을 설명하기 위한 도면이다.
구동 트랜지스터(TDR)에 대한 문턱전압 센싱 구동은 초기화 단계, 트래킹 단계 및 샘플링 단계를 포함하는 센싱 프로세스로 진행될 수 있다. 트래킹 단계 및 샘플링 단계를 합하여 센싱 단계라고도 한다.
초기화 단계는, 구동 트랜지스터(TDR)의 제1 노드(N1)와 제2 노드(N2)를 초기화 시키는 단계이다. 예를 들어, 초기화 단계에서, 스캔 트랜지스터(TSC) 및 센스 트랜지스터(TSE)가 턴-온 되고, 초기화 스위치(SPRE)가 턴-온 될 수 있다.
이에 따라, 구동 트랜지스터(TDR)의 제1 노드(N1)와 제2 노드(N2) 각각은, 문턱전압 센싱 구동용 데이터 전압(Vdata.sen)과 기준전압(Vref)으로 초기화된다(V1=Vdata.sen, V2=Vref).
트래킹 단계는, 구동 트랜지스터(TDR)의 제2 노드(N2)를 전기적으로 플로팅(Floating) 시켜서, 구동 트랜지스터(TDR)의 제2 노드(N2)가 구동 트랜지스터(TDR)의 문턱전압(Vth.TDR) 또는 그 변화를 반영하는 전압 상태가 될 때까지 구동 트랜지스터(TDR)의 제2 노드(N2)의 전압(V2)을 변화시키는 단계이다. 즉, 트래킹 단계는, 문턱전압 또는 그 변화를 반영할 수 있는 구동 트랜지스터(TDR)의 제2 노드(N2)의 전압을 트래킹하는 단계이다.
트래킹 단계에서는, 초기화 스위치(SPRE)가 턴-오프되거나 또는 센스 트랜지스터(TSE)가 턴-오프 되어, 구동 트랜지스터(TDR)의 제2 노드(N2)가 플로팅(Floating) 된다.
이에 따라, 구동 트랜지스터(TDR)의 제2 노드(N2)의 전압(V2)이 상승한다.
구동 트랜지스터(TDR)의 제2 노드(N2)의 전압(V2)은 상승이 이루어지다가 상승 폭이 서서히 줄어들어 포화(Saturation) 하게 된다.
여기서, 구동 트랜지스터(TDR)의 제2 노드(N2)의 전압(V2)이 상승하다가 포화하는데 걸리는 시간(Tsat)은 구동 트랜지스터(TDR)의 문턱전압(Vth.TDR) 또는 그 변화가 구동 트랜지스터(TDR)의 제2 노드(N2)에 반영되는데 걸리는 시간으로서 센싱 시간을 좌우한다.
구동 트랜지스터(TDR)의 제2 노드(N2)의 포화된 전압은 센싱 구동용 데이터 전압(Vdata.sen)과 문턱전압(Vth.TDR)의 차이(Vdata.sen-Vth.TDR) 또는 데이터 전압(Vdata.sen)과 문턱전압 편차(ΔVth.TDR)의 차이(Vdata.sen-ΔVth.TDR)에 해당할 수 있다.
다시 말해, 구동 트랜지스터(TDR)의 제2 노드(N2)를 소스 노드라고 할 때, 트래킹 단계에서, 구동 트랜지스터(TDR)의 제2 노드(N2)의 전압은 구동 트랜지스터(TDR)의 제1 노드(N1)의 전압(Vdata.sen)과 문턱전압(Vth.TDR)만큼 차이가 날 때까지 변화한다.
여기서, 구동 트랜지스터(TDR)의 제2 노드(N2)의 전압은 구동 트랜지스터(TDR)의 제1 노드(N1)의 전압(Vdata.sen)과 문턱전압(Vth.TDR)만큼 차이가 나게 되면, 구동 트랜지스터(TDR)는 턴-오프 된다. 따라서, 트래킹 단계에서, 구동 트랜지스터(TDR)의 제2 노드(N2)의 전압은 구동 트랜지스터(TDR)이 턴-오프 될 때까지 변화한다.
정리하면, 트래킹 단계에서, 구동 트랜지스터(TDR)의 제2 노드(N2)의 전압이 포화되었을 때, 구동 트랜지스터(TDR)의 제1 노드(N1)의 전압(V1)은 센싱 구동용 데이터 전압(Vdata.sen)이고, 구동 트랜지스터(TDR)의 제2 노드(N1)의 전압(V2)은 센싱 구동용 데이터 전압(Vdata.sen)에서 구동 트랜지스터(TDR)의 문턱전압(Vth.TDR)을 뺀 전압 값(V2= Vdata.sen - Vth.TDR)이다.
구동 트랜지스터(TDR)의 제2 노드(N2)의 전압(V2)이 포화되면, 샘플링 단계가 진행될 수 있다.
샘플링 단계는, 구동 트랜지스터(TDR)의 문턱전압(Vth) 또는 그 변화를 반영하는 전압(Vdata.sen-Vth, Vdata.sen-ΔVth)을 측정하는 단계로서, 센싱부(510)가 기준전압 라인(RVL)의 전압(구동 트랜지스터(TDR)의 제2 노드(N2)의 전압일 수 있음)을 센싱하는 단계이다.
샘플링 단계에서, 샘플링 스위치(SAM)가 턴-온 되어, 센싱부(510)는 기준전압 라인(RVL)과 연결되어, 기준전압 라인(RVL)의 전압(구동 트랜지스터(TDR)의 제2 노드(N2)의 전압일 수 있음)을 센싱할 수 있다.
샘플링 단계에서, 센싱부(510)에 의해 센싱된 전압(Vsen.TDR)는 구동 트랜지스터(TDR)의 제2 노드(N2)의 포화된 전압(V2=Vdata.sen-Vth.TDR)으로서, 데이터 전압(Vdata.sen)에서 문턱전압(Vth)을 뺀 전압(Vdata.sen-Vth) 또는 데이터 전압(Vdata.sen)에서 문턱전압 편차(ΔVth)을 뺀 전압(Vdata.sen-ΔVth)일 수 있다. 여기서, Vth는 포지티브 문턱전압 또는 네거티브 문턱전압일 수 있다.
전술한 바와 같이, 구동 트랜지스터(TDR)의 제2 노드(N2)의 전압이 구동 트랜지스터(TDR)의 제1 노드(N1)의 전압(V1)과 일정 전압 차이가 날 때까지 변화하게 하여, 문턱전압(Vth.TDR)을 알아내는 방식을 소스 팔로우(Source Follower) 방식이라고 한다.
전술한 문턱전압 센싱 구동에 따라 센싱부(510)는 문턱전압 센싱을 위해 센싱된 전압(Vsen.TDR)을 디지털 값으로 변환하고, 변환된 디지털 값(센싱 값)을 포함하는 센싱 데이터를 생성하여 출력한다.
센싱부(510)에서 출력된 센싱 데이터는 보상부(520)로 제공될 수 있다.
보상부(520)는 센싱부(510)에서 제공된 센싱 데이터를 토대로 해당 서브픽셀(SP) 내 구동 트랜지스터(TDR)의 문턱전압 또는 문턱전압 변화를 파악하고, 보상 프로세스를 수행할 수 있다.
여기서, 구동 트랜지스터(TDR)의 문턱전압 변화는 현재 센싱값을 통해 알아낸 문턱전압과 메모리(530)에 저장된 초기 문턱전압의 차이를 의미할 수 있다.
보상부(520)는 보상 프로세스를 통해, 구동 트랜지스터(TDR) 간의 문턱전압 편차를 보상하기 위한 보상값을 연산하고, 연산된 보상값을 메모리(530)에 저장하거나, 연산된 보상값으로 해당 영상 데이터(Data)를 변경하는 처리를 포함할 수 있다.
보상부(420)는 문턱전압 보상 처리를 통해 영상 데이터(Data)를 변경하여 변경된 데이터를 데이터 구동 회로(120)로 공급해줄 수 있다.
이에 따라, 데이터 구동 회로(120)는, 보상부(420)에서 변경된 데이터를 디지털-아날로그 컨버터(DAC: Digital to Analog Converter)를 통해 데이터 전압(Vdata)으로 변환하여 해당 서브픽셀(SP)로 공급해줌으로써, 서브픽셀 특성치 보상(문턱전압 보상, 이동도 보상)이 실제로 이루어지게 된다.
이러한 서브픽셀 특성치 보상이 이루어짐에 따라, 서브픽셀 간의 휘도 편차를 줄여주거나 방지해줌으로써, 화상 품질을 향상시켜줄 수 있다.
전술한 문턱전압 센싱 구동에 따라 보상 처리가 이루어지면, 발광소자(ED)의 전류를 결정하는 구동 트랜지스터(TDR)의 전류 수식에서 문턱전압(Vth.TDR)이 상쇄되어, 구동 트랜지스터(TDR)의 문턱전압(Vth.TDR)과 무관한 전류가 발광소자(ED)에 흐르게 된다. 이로 인해서, 발광소자(ED)의 휘도 편차가 줄어들 수 있다.
한편, 출하 전 보상 공정(이하, 초기 보상이라고 함)을 진행하여, 자발광 표시패널(110)에 배치된 구동 트랜지스터들(TDR)의 초기 특성치(예: 구동 트랜지스터(TDR)의 초기 문턱전압, 초기 이동도 등)을 측정하여 초기 특성치를 메모리(530)에 저장시켜 둔다.
외부 보상 회로는 보상을 수행하기 위해, 메모리(530)에 저장된 초기 특성치(예: 초기 문턱전압, 초기 이동도 등)를 이용해야 한다.
외부 보상 방식에서, 보상부(520)는 자발광 표시패널(110)의 센싱 구동을 통해 센싱된 문턱전압(Vth.TDR)과 메모리(530)에 저장된 초기 문턱전압을 비교하여, 초기 문턱전압 대비 변화량을 산출하고, 이를 토대로, 보상 데이터(보상 값)를 계산할 수 있다.
한편, 자발광 표시패널(110)에 배치된 구동 트랜지스터들(TDR)의 문턱전압을 센싱하는데 상당히 긴 시간이 걸릴 수 있다. 따라서, 구동 트랜지스터들(TDR)의 초기 문턱전압을 센싱하여 메모리(530)에 저장시키는 초기 보상은 매우 긴 시간이 걸릴 수 있으며, 이로 인해, 제품 생산량이 감소할 수 있다.
한편, 메모리(530)는 전기적 오류, 휴먼 에러 등 다양한 원인에 의해 저장된 각종 데이터가 유실될 수 있으며, 이는 패널 보상에 매우 큰 악영향을 끼칠 수 있다. 따라서, 출하 전 미리 측정된 초기 문턱전압이 메모리(530)에서 지워지거나 손상된 경우, 초기 보상을 다시 시행해야 한다. 이를 위해서, 제품을 다시 수거해야 하는 불필요한 A/S 과정을 발생시킬 수 있다.
이에, 본 개시의 실시예들에 따른 자발광 표시장치(100)는 구동 트랜지스터(TDR)의 초기 특성치(초기 문턱전압, 초기 이동도)를 복원할 수 있는 방법 및 초기 특성치 복원 회로를 제공할 수 있다.
도 7은 본 개시의 실시예들에 따른 자발광 표시장치(100)에서 표시영역(DA)에 배치된 서브픽셀(SP)과 비-표시영역(NDA)에 배치된 페이크 서브픽셀(FSP)을 나타낸 도면이고, 도 8은 본 개시의 실시예들에 따른 자발광 표시장치(100)의 초기 특성치 복원 회로를 나타낸 도면이다.
도 7을 참조하면, 본 개시의 실시예들에 따른 자발광 표시장치(100)는, 표시영역(DA) 및 표시영역(DA)의 외곽영역인 비-표시영역(NDA)을 포함하고, 표시영역(DA)에 배치되며 발광소자(ED) 및 구동 트랜지스터(TDR)를 각각 포함하는 다수의 서브픽셀(SP)을 포함하고, 다수의 서브픽셀(SP)과 연결되는 다수의 데이터 라인(DL) 및 다수의 게이트 라인(GL)을 포함하는 자발광 표시패널(110)와, 다수의 데이터 라인(DL)을 구동하는 데이터 구동회로(120)와, 다수의 게이트 라인(GL)을 구동하는 게이트 구동회로(130) 등을 포함할 수 있다.
도 7 및 도 8을 참조하면, 초기 특성치 복원 회로는 페이크 서브픽셀(FSP), 검출부(810) 및 제어 모듈(820) 등을 포함할 수 있다.
도 7 및 도 8을 참조하면, 페이크 서브픽셀(FSP)은 기준 트랜지스터(TREF) 및 바이어스 트랜지스터(TB)를 포함할 수 있다.
기준 트랜지스터(TREF)는 자발광 표시패널(110)의 비-표시영역(NDA)에 배치되며, 제어신호(Vin)에 의해 제어되며 제1 전압노드(NV1)와 검출노드(ND) 사이에 연결될 수 있다.
바이어스 트랜지스터(TB)는 바이어스 전압(Vbias)에 의해 제어되며 제2 전압노드(NV2)와 검출노드(ND) 사이에 연결될 수 있다.
도 7을 참조하면, 제1 전압노드(NV1)에는 고전위 전원전압(VH)이 인가되고, 제2 전압노드(NV2)에는 저전위 전원전압(VL)이 인가될 수 있다. 고전위 전원전압(VH)은 표시영역(DA) 내 서브픽셀(SP)에 공급되는 구동전압(EVDD)과 동일할 전압일 수 있고, 저전위 전원전압(VL)은 표시영역(DA) 내 서브픽셀(SP)에 공급되는 기저전압(EVSS)와 동일한 전압일 수 있다.
도 8을 참조하면, 검출부(810)는 페이크 서브픽셀(FSP)의 검출노드(ND)와 센싱라인(SL)을 통해 연결될 수 있다. 검출부(810)는 센싱라인(SL)을 통해 페이크 서브픽셀(FSP)에서의 검출노드(ND)의 전압을 검출하여, 검출 값을 출력할 수 있다. 예를 들어, 검출부(810)는 아날로그-디지털 컨버터로 구현될 수 있다. 이 경우, 검출부(810)는 검출부(810)는 센싱라인(SL)을 통해 페이크 서브픽셀(FSP)에서의 검출노드(ND)의 전압을 검출하여, 검출된 전압을 디지털 값에 해당하는 검출 값으로 변환하여 출력할 수 있다.
도 8을 참조하면, 제어 모듈(820)은 검출 값을 토대로 페이크 서브픽셀(FSP)의 구동을 제어할 수 있다.
보다 구체적으로, 제어 모듈(820)은 검출 값을 토대로, 제어신호(Vin)의 전압을 증가시켜 가면서 페이크 서브픽셀(FSP)의 구동을 지속해야 할지를 아니면, 제어신호(Vin)의 전압 증가를 중단시키고, 즉, 페이크 서브픽셀(FSP)의 구동을 중단하고, 센싱라인(SL)을 통해 검출노드(ND)의 검출된 전압을 이용하여 초기 특성치(예: 초기 문턱전압 등)를 계산하는 처리를 수행할지를 결정할 수 있다.
제어 모듈(820)은 검출 값을 토대로 인식하게 된 검출노드(ND)의 전압이 미리 설정된 특정 전압 미만이면, 제어신호(Vin)의 전압을 증가시켜 가면서 페이크 서브픽셀(FSP)의 구동을 지속할 수 있다. 제어 모듈(820)은 검출 값을 토대로 인식하게 된 검출노드(ND)의 전압이 미리 설정된 특정 전압과 동일하거나 그 이상이 되면, 제어신호(Vin)의 전압 증가를 중단시키고, 초기 특성치(예: 초기 문턱전압 등)를 계산하는 처리를 수행할 수 있다.
자발광 표시장치(100)의 출하 시, 메모리(530)는 다수의 서브픽셀(SP) 각각에 포함된 구동 트랜지스터(TDR)의 초기 특성치가 저장된 상태일 수 있다. 여기서, 구동 트랜지스터(TDR)의 초기 특성치는 구동 트랜지스터(TDR)의 초기 문턱전압 또는 초기 이동도일 수 있다.
제어 모듈(820)은 메모리(530)에 저장된 초기 특성치가 삭제되거나 손상된 경우, 이를 감지하여, 페이크 서브픽셀(FSP)의 구동을 통해 초기 특성치를 메모리(530)에 저장함으로써 초기 특성치를 복원할 수 있다.
제어 모듈(820)은 메모리(530) 내 초기 특성치가 저장되는(기록되는) 주소에 정보가 저장되어 있지 않는 경우, 메모리(530)에 저장된 초기 특성치가 삭제된 것으로 판단할 수 있다. 제어 모듈(820)은 메모리(530)에 저장된 초기 특성치가 정상적인 범위 내의 값을 갖지 않는 경우, 메모리(530)에 저장된 초기 특성치가 손상된 것으로 판단할 수 있다.
도 8을 참조하면, 제어 모듈(820)은, 검출부(810)에서 출력된 검출 값을 토대로 페이크 서브픽셀(FSP)의 구동을 제어하고, 검출 값을 토대로 다수의 서브픽셀(SP)의 전체 또는 일부에 포함된 구동 트랜지스터(TDR)의 초기 특성치를 유추하여, 메모리(530)에 이미 저장되어 있는 초기 특성치를 유추된 초기 특성치로 변경하거나 유추된 초기 특성치를 메모리(530)에 저장할 수 있다.
도 7을 참조하면, 자발광 표시패널(110)은 기준 트랜지스터(TREF)의 게이트 노드와 전기적으로 연결된 제어 신호 라인(CL) 및 바이어스 트랜지스터(TB)의 게이트 노드와 전기적으로 연결된 바이어스 신호 라인(BL)을 포함할 수 있다.
도 7 및 도 8을 참조하면, 비-표시영역(NDA)의 페이크 서브픽셀(FSP) 내 기준 트랜지스터(TREF)는 표시영역(DA)의 서브픽셀(SP) 내 구동 트랜지스터(TDR)를 모사한 트랜지스터일 수 있다.
도 7 및 도 8을 참조하면, 비-표시영역(NDA)의 페이크 서브픽셀(FSP) 내 기준 트랜지스터(TREF)의 특성치(예: 문턱전압, 이동도)을 센싱하게 되면, 표시영역(DA)의 서브픽셀(SP) 내 구동 트랜지스터(TDR)의 초기 특성치(예: 초기 문턱전압, 초기 이동도)를 유추할 수 있다.
도 7 및 도 8을 참조하면, 페이크 서브픽셀(FSP)에 포함된 기준 트랜지스터(TREF)의 채널 폭 및 채널 길이 간의 비율은 다수의 서브픽셀(SP) 각각에 포함된 구동 트랜지스터(TDR)의 채널 폭 및 채널 길이 간의 비율과 동일하거나 미리 설정된 범위 이내로 차이가 있을 수 있다.
이에 따라, 표시영역(DA)에 배치된 실제 서브픽셀(SP)에 포함된 구동 트랜지스터(TDR)와 동일한 전기적인 특성을 갖는 기준 트랜지스터(TREF)를 비-표시영역(NDA)의 페이크 서브픽셀(FSP)에 배치시킬 수 있다.
비-표시영역(NDA)에 배치된 페이크 서브픽셀(FSP)은 비 발광 서브픽셀일 수 있다. 이에 따라, 페이크 서브픽셀(FSP) 내 기준 트랜지스터(TREF)의 열화가 방지될 수 있다.
비-표시영역(NDA)의 페이크 서브픽셀(FSP)이 발광하지 않기 때문에, 비-표시영역(NDA)에 배치된 페이크 서브픽셀(FSP)에 포함된 기준 트랜지스터(TREF)의 특성치의 변화량은 표시영역(DA)에 배치된 다수의 서브픽셀(SP) 각각에 포함된 구동 트랜지스터(TDR)의 특성치의 변화량보다 작을 수 있다.
비-표시영역(NDA)의 페이크 서브픽셀(FSP)이 발광하지 않기 때문에, 비-표시영역(NDA)에 복수의 페이크 서브픽셀(FSP)이 배치되는 경우, 복수의 페이크 서브픽셀(FSP) 각각에 포함된 기준 트랜지스터(TREF) 간의 특성치 편차는 표시영역(DA)에 배치된 다수의 서브픽셀(SP) 각각에 포함된 구동 트랜지스터(TDR) 간의 특성치 편차보다 작을 수 있다.
전술한 바와 같이, 비-표시영역(NDA)의 페이크 서브픽셀(FSP)이 발광하지 않기 때문에, 자발광 표시장치(100)가 오랜 기간 구동된 이후에도, 비-표시영역(NDA)의 페이크 서브픽셀(FSP) 내 기준 트랜지스터(TREF)는 열화되지 않는다. 따라서, 자발광 표시장치(100)가 오랜 기간 구동된 이후에도, 비-표시영역(NDA)의 페이크 서브픽셀(FSP) 내 기준 트랜지스터(TREF)의 특성치는 표시영역(DA)의 서브픽셀(SP) 내 구동 트랜지스터(TDR)의 초기 특성치(초기 보상 시 얻어진 정상적인 초기 특성치)와 동일하거나 유사한 값을 가질 수 있다.
전술한 바와 같이, 메모리(530)는 다수의 서브픽셀(SP) 각각에 포함된 구동 트랜지스터(TDR)의 초기 특성치(예: 문턱전압, 이동도)를 저장할 수 있다.
자발광 표시장치(100)의 출하 시, 메모리(530)는 다수의 서브픽셀(SP) 각각에 포함된 구동 트랜지스터(TDR)의 초기 특성치가 저장된 상태일 수 있다.
구동 트랜지스터(TDR)의 초기 특성치는 구동 트랜지스터(TDR)의 초기 문턱전압일 수 있다.
도 7 및 도 8을 참조하면, 바이어스 트랜지스터(TB)의 게이트 노드에 인가되는 바이어스 전압(Vbias)은 바이어스 트랜지스터(TB)를 턴-온 시킬 수 있는 최저 전압 이상이고 제어신호(Vin)의 전압 미만일 수 있다.
본 개시의 실시예들에 따른 자발광 표시장치(100)는 데이터 구동회로(120)가 구현된 하나 이상의 집적회로(SDIC)와, 데이터 구동회로(120)와 게이트 구동회로(130)를 제어하는 컨트롤러(140)를 더 포함할 수 있다.
초기 특성치 복원 회로의 검출부(810)는 데이터 구동회로(120)의 전체 또는 일부와 함께 하나의 집적회로(SDIC) 내 포함될 수 있다. 초기 특성치 복원 회로의 제어 모듈(820)은 디스플레이 구동을 제어하는 컨트롤러(140)에 포함될 수 있다.
비-표시영역(NDA)에 다수의 페이크 서브픽셀(FSP)이 배치될 수 있다. 다수의 페이크 서브픽셀(FSP) 각각은 표시영역(DA)에 배치된 복수의 서브픽셀(SP) 행 중 하나와 대응되어 배치되거나, 표시영역(DA)에 배치된 복수의 서브픽셀(SP) 열 중 하나와 대응되어 배치될 수 있다.
아래에서는, 이상에서 설명한 초기 특성치 보상 회로 및 그 동작에 대하여 더욱 상세하게 설명한다.
도 9는 본 개시의 실시예들에 따른 자발광 표시장치(100)의 초기 특성치 복원을 위한 구동 타이밍도이고, 도 10은 본 개시의 실시예들에 따른 자발광 표시장치(100)의 초기 특성치 복원을 위한 표시영역(DA) 내 서브픽셀(SP)의 센싱구동을 나타낸 도면이고, 도 11은 본 개시의 실시예들에 따른 자발광 표시장치(100)의 초기 특성치 복원을 위한 비-표시영역(NDA) 내 페이크 서브픽셀(FSP)의 센싱구동을 나타낸 도면이다.
도 9를 참조하면, 본 개시의 실시예들에 따른 자발광 표시장치(100)는 초기 특성치 복원을 위하여 페이크 서브픽셀(FSP)에 대한 센싱 구동을 수행할 수 있다.
도 9 및 도 11을 참조하면, 페이크 서브픽셀(FSP)에 대한 센싱구동기간(S20) 동안, 제1 전압노드(NV1)에 고전위 전원전압(VH)이 인가되고, 제2 전압노드(NV2)에 저전위 전원전압(VL)이 인가된 상태에서, 제어 신호 공급부(830)는 제어 신호 라인(CL)을 통해 기준 트랜지스터(TREF)의 게이트 노드에 제어 신호(Vin)를 공급하고, 바이어스 전압 공급부(840)는 바이어스 신호 라인(BL)을 통해 바이어스 트랜지스터(TB)의 게이트 노드에 바이어스 전압(Vbias)을 공급할 수 있다.
도 9 및 도 11을 참조하면, 페이크 서브픽셀(FSP)에 대한 센싱구동기간(S20) 동안, 제어 모듈(820)은 제어 신호 공급부(830) 및 바이어스 전압 공급부(840)의 동작을 제어할 수 있다.
도 9 및 도 11을 참조하면, 페이크 서브픽셀(FSP)에 대한 센싱구동기간(S20)은 제어 신호(Vin)의 전압을 상승시키는 트래킹 기간(S21)과 제어 신호(Vin)의 전압 상승을 중단시키고 검출노드(ND)의 전압을 검출하는 검출 기간(S22)을 포함할 수 있다.
도 9 및 도 11을 참조하면, 페이크 서브픽셀(FSP)에 대한 센싱구동기간(S20) 중 트래킹 기간(S21) 동안, 제어 모듈(820)의 제어에 의해서, 바이어스 전압 공급부(840)는 전압 레벨이 변화하지 않는 DC 전압의 바이어스 전압(Vbias)을 출력하고, 제어 신호 공급부(830)는 제어 신호(Vin)의 전압을 증가(상승)시켜 출력할 수 있다.
도 9 및 도 11을 참조하면, 페이크 서브픽셀(FSP)에 대한 센싱구동기간(S20) 중 트래킹 기간(S21) 동안, 즉, 제어 신호(Vin)의 전압이 증가(상승)하는 동안, 검출노드(ND)의 전압(Vsen.TREF)이 상승할 수 있다.
다시 말해, 도 9 및 도 11을 참조하면, 페이크 서브픽셀(FSP)에 대한 센싱구동기간(S20) 동안, 제1 전압노드(NV1)에 고전위 전원전압(VH)이 인가되고, 제2 전압노드(NV2)에 저전위 전원전압(VL)이 인가되고, 바이어스 트랜지스터(TB)의 게이트 노드에 바이어스 전압(Vbias)이 인가된 상태에서, 제어신호(Vin)의 전압은 상승하고, 검출노드(ND)의 전압(Vsen.TREF)은 상승할 수 있다.
도 9 및 도 11을 참조하면, 페이크 서브픽셀(FSP)에 대한 센싱구동기간(S20) 동안, 기준 트랜지스터(TREF) 및 바이어스 트랜지스터(TB)는 제어 신호(Vin) 및 바이어스 전압(Vbias) 각각에 의해 턴-온 될 수 있다.
도 9 및 도 11을 참조하면, 트래킹 기간(S21) 동안, 제어 모듈(820)의 제어에 의해서, 제어 신호 공급부(830)는 제어 신호(Vin)의 전압을 상승시켜 출력한다. 즉, 트래킹 기간(S21) 동안, 제어 모듈(820)은 검출부(810)에 검출된 검출노드(ND)의 전압(Vsen.TREF)이 상승하여 특정 전압이 될 때까지 제어신호(Vin)의 전압이 상승하도록 제어할 수 있다.
검출부(810)에 의해 검출된 검출노드(ND)의 전압 검출 결과에 따라, 검출노드(ND)의 상승된 전압(Vsen.TREF)이 특정 전압이 되면, 트래킹 기간(S21)이 종료되고 검출기간(S22)이 개시된다.
즉, 제어 모듈(820)은 검출부(810)에 의해 검출된 검출노드(ND)의 전압 검출 결과에 따라 검출노드(ND)의 상승된 전압(Vsen.TREF)이 특정 전압이 되면, 제어 신호 공급부(840)의 동작을 제어하여, 제어신호(Vin)의 전압이 상승하지 않도록 제어하여 트래킹 기간(S21)을 종료시킬 수 있다.
제어 모듈(820)은 검출노드(ND)의 상승된 전압이 특정 전압이 되면, 검출노드(ND)의 상승된 전압(Vsen.TREF)이 특정 전압이 되는 타이밍에서의 제어신호(Vin)의 상승된 전압(Vx)에 기초하여, 다수의 서브픽셀(SP)의 전체 또는 일부에 포함된 구동 트랜지스터(TDR)의 초기 특성치를 유추하여 메모리(530)에 저장할 수 있다.
도 9를 참조하면, 초기 특성치 복원을 위하여 비-표시영역(NDA)의 페이크 서브픽셀(FSP)에 대한 센싱구동기간(S20) 이전에, 표시영역(DA)의 서브픽셀(SP)에 대한 센싱구동기간(S10)이 진행될 수 있다.
도 9 및 도 10을 참조하면, 다수의 서브픽셀(SP) 중 제1 서브픽셀(SP)에 센싱구동기간(S10)은 제1 서브픽셀(SP1) 내 구동 트랜지스터(TDR)의 문턱전압(Vth.TDR)을 센싱하기 위한 구동기간으로서, 초기화 기간(S11) 및 센싱 기간(S12)을 포함할 수 있다.
전술한 바와 같이, 구동 트랜지스터(TDR)의 문턱전압(Vth.TDR)을 센싱하여 보상 기능을 제공하기 위하여, 자발광 표시장치(100)는, 제1 서브픽셀(SP)과 연결된 기준전압 라인(RVL)의 전압을 센싱하여 센싱된 전압(Vsen.TDR)을 디지털 값에 해당하는 센싱 값으로 변환하여 출력하는 센싱부(510)와, 센싱부(510)에서 출력된 센싱값을 토대로, 서브픽셀(SP) 간의 제1 서브픽셀(SP)과 다른 서브픽셀(SP) 간의 휘도 편차를 보상해주기 위한 보상값을 계산하는 보상부(520)를 더 포함할 수 있다.
보상부(520)는 센싱부(510)에서 출력된 센싱값을 토대로, 제1 서브픽셀(SP)의 구동 트랜지스터(TDR)의 문턱전압(Vth.TDR)을 파악하고, 제1 서브픽셀(SP)과 다른 서브픽셀(SP)의 구동 트랜지스터(TDR)의 문턱전압(Vth.TDR)을 파악하고, 구동 트랜지스터들(TDR) 간의 문턱전압 편차를 파악할 수 있다.
도 9를 참조하면, 페이크 서브픽셀(FSP)에 대한 센싱구동기간(S20) 이전에, 제1 서브픽셀(SP)에 대한 센싱구동기간(S10)이 진행될 수 있으며, 제1 서브픽셀(SP)에 대한 센싱구동기간(S10) 동안, 제1 서브픽셀(SP)과 연결된 기준전압 라인(RVL)의 전압(Vsen.TDR)이 상승 하다고 포화된다. 기준전압 라인(RVL)의 전압(Vsen.TDR)이 상승하다고 포화되면, 센싱부(510)는 샘플링 스위치(SAM)에 의해 연결된 기준전압 라인(RVL)의 전압(Vsen.TDR)을 센싱하여 센싱된 전압(Vsen.TDR)을 디지털 값에 해당하는 센싱 값으로 변환하여 출력할 수 있다.
도 9를 참조하면, 제1 서브픽셀(SP)에 대한 센싱구동기간(S10) 중 초기화 기간(S11) 동안, 구동 트랜지스터(TDR)의 제1 노드(N1)는 센싱 구동용 데이터 전압(Vdata.sen)으로 초기화 되고, 구동 트랜지스터(TDR)의 제2 노드(N2)는 기준전압(Vref)으로 초기화 된다.
도 9 및 도 10을 참조하면, 제1 서브픽셀(SP)에 대한 센싱구동기간(S10) 중 센싱 기간(S12) 동안, 구동 트랜지스터(TDR)의 제1 노드(N1)는 센싱 구동용 데이터 전압(Vdata.sen)으로 유지되고, 구동 트랜지스터(TDR)의 제2 노드(N2)는 전기적으로 플로팅 상태가 된다. 이에 따라, 소스 팔로윙(Source Following) 현상이 일어나서, 구동 트랜지스터(TDR)의 제2 노드(N2)의 전압이 상승하게 된다.
도 9 및 도 10을 참조하면, 제1 서브픽셀(SP)에 대한 센싱구동기간(S10) 중 센싱 기간(S12) 동안, 구동 트랜지스터(TDR)의 제2 노드(N2)의 전압이 상승하게 되면, 구동 트랜지스터(TDR)의 게이트-소스 전압 차이(Vgs)가 줄어들게 된다.
따라서, 제1 서브픽셀(SP)에 대한 센싱구동기간(S10) 중 센싱 기간(S12) 동안, 구동 트랜지스터(TDR)의 제2 노드(N2)의 전압이 상승하다가, 구동 트랜지스터(TDR)의 게이트-소스 전압 차이(Vgs)가 문턱전압(Vth.TDR)이 되면, 구동 트랜지스터(TDR)는 턴-오프 되고, 구동 트랜지스터(TDR)의 제2 노드(N2)의 전압 상승은 멈추게 된다(포화 상태).
이때, 구동 트랜지스터(TDR)의 제1 노드(N1)의 전압은 센싱 구동용 데이터 전압(Vdata.sen)이고, 구동 트랜지스터(TDR)의 제2 노드(N2)의 전압은 센싱 구동용 데이터 전압(Vdata.sen)에서 구동 트랜지스터(TDR)의 문턱전압(Vth.TDR)을 뺀 전압(Vdata.sen - Vth.TDR)일 수 있다.
도 9 및 도 10을 참조하면, 구동 트랜지스터(TDR)의 제2 노드(N2)의 전압 상승이 멈춘 포화 상태에서, 센싱부(510)는 샘플링 스위치(SAM)에 의해 기준전압 라인(RVL)과 연결되어, 기준전압 라인(RVL)의 전압(Vsen.TDR)을 센싱할 수 있다. 이때 센싱된 전압(Vsen.TDR)은 구동 트랜지스터(TDR)의 제2 노드(N2)의 포화된 전압으로서, 센싱 구동용 데이터 전압(Vdata.sen)에서 구동 트랜지스터(TDR)의 문턱전압(Vth.TDR)을 뺀 전압(Vdata.sen - Vth.TDR)일 수 있다.
도 9를 참조하면, 제1 서브픽셀(SP)에 대한 센싱구동기간(S10) 동안 센싱부(510)에 의해 센싱된 전압(Vsen.TDR)은 제어 모듈(820)이 제어신호(Vin)의 전압 상승을 멈추기 위한 타이밍을 결정하는데 필요한 특정 전압일 수 있다.
또한, 제1 서브픽셀(SP)에 대한 센싱구동기간(S10) 동안 센싱부(510)에 의해 센싱된 전압(Vsen.TDR)은 제어신호(Vin)의 전압 상승이 멈추었을 때, 페이크 서브픽셀(FSP) 내 검출노드(ND)의 전압(Vsen.TREF)과 동일한 전압 값일 수 있다.
비-표시영역(NDA)의 페이크 서브픽셀(FSP)의 센싱 구동기간(S20) 동안, 제어 모듈(820)은 비-표시영역(NDA)의 페이크 서브픽셀(FSP) 내 기준 트랜지스터(TREF)의 문턱전압(Vth.TREF)을 센싱할 수 있다.
비-표시영역(NDA)의 페이크 서브픽셀(FSP) 내 기준 트랜지스터(TREF)의 문턱전압(Vth.TREF)은 표시영역(DA)의 서브픽셀(SP) 내 구동 트랜지스터(TDR)의 초기 문턱전압(Vth.init)과 대응될 수 있다 (수학식 1 참조).
제어 모듈(820)은, 검출노드(ND)의 상승된 전압(Vsen.TREF)이 특정 전압(Vsen.TDR)이 되는 타이밍에서 제어신호(Vin)의 상승된 전압(Vx)과, 검출노드(ND)의 상승된 전압(Vsen.TREF) 또는 특정 전압(Vsen.TDR)에 근거하여, 제1 서브픽셀(SP)의 구동 트랜지스터(TDR)의 초기 특성치로서 초기 문턱전압(Vth.init)를 유추하여 메모리(530)에 저장할 수 있다.
하기 수학식 1을 참조하면, 구동 트랜지스터(TDR)의 초기 문턱전압(Vth.init)은 검출노드(ND)의 상승된 전압(Vsen.TREF)이 특정 전압(Vsen.TDR)이 되는 타이밍에서 제어신호(Vin)의 상승된 전압(Vx)에서 검출노드(ND)의 상승된 전압(Vsen.TREF) 또는 특정 전압(Vsen.TDR)을 뺀 전압(Vx - Vsen.TREF = Vx -Vsen.TDR)일 수 있다.
또한, 제어 모듈(820)은, 검출노드(ND)의 상승된 전압(Vsen.TREF)이 특정 전압(Vsen.TDR)이 되는 타이밍에서 제어신호(Vin)의 상승된 전압(Vx)과, 제1 서브픽셀(SP)에 대한 센싱구동기간(S10) 동안 제1 서브픽셀(SP)에 공급된 센싱 구동용 데이터 전압(Vdata.sen)과, 제1 서브픽셀(SP)에 대한 센싱구동기간(S10) 센싱된 제1 서브픽셀(SP)의 구동 트랜지스터(TDR)의 문턱전압(Vth.TDR)에 근거하여, 제1 서브픽셀(SP)의 구동 트랜지스터(TDR)의 초기 특성치로서 초기 문턱전압(Vth.init)를 유추하여 메모리(530)에 저장할 수 있다.
하기 수학식 1을 참조하면, 구동 트랜지스터(TDR)의 초기 문턱전압(Vth.init)은 구동 트랜지스터(TDR)의 센싱된 문턱전압(Vth.TDR)에서 센싱 구동용 데이터 전압(Vdata.sen)을 빼고 제어신호(Vin)의 전압 상승이 멈춘 전압(Vx)을 더한 전압(Vth.TDR - (Vdata.sen - Vx)= Vth.TDR - Vdata.sen + Vx))일 수 있다.
Figure pat00001
도 12는 본 개시의 실시예들에 따른 자발광 표시장치(100)의 초기 특성치 복원 방법의 흐름도이다.
도 12를 참조하면, 본 개시의 실시예들에 따른 자발광 표시장치(100)의 초기 특성치 복원 방법은,
표시영역(DA)의 서브픽셀(SP) 내 구동 트랜지스터(TDR)의 센싱구동기간(S10) 동안 센싱부(510)에 의해 센싱된 기준전압 라인(RVL)의 전압(Vsen.TDR)을 확인하는 단계(S1210)와,
제어 신호(Vin)의 전압 레벨을 한 단계씩 증가시키는 단계(S1220)와,
제어 신호(Vin)의 증가된 전압에서 페이크 서브픽셀(FSP) 내 검출노드(ND)의 전압(Vsen.TREF)이 S1210 단계에서 확인된 전압(Vsen.TDR)과 동일한지를 판단하는 단계(S1230)와,
S1230 단계에서, 페이크 서브픽셀(FSP) 내 검출노드(ND)의 전압(Vsen.TREF)이 S1210 단계에서 확인된 전압(Vsen.TDR)과 동일하지 않다고 판단되면, S1220 단계로 다시 진입하여 제어 신호(Vin)의 전압 레벨을 한 단계씩 증가시킨다.
S1220 단계 및 S1230 단계는, 페이크 서브픽셀(FSP) 내 검출노드(ND)의 전압(Vsen.TREF)이 S1210 단계에서 확인된 전압(Vsen.TDR)과 동일하다고 판단될 때까지 반복적으로 수행된다.
S1230 단계에서, 페이크 서브픽셀(FSP) 내 검출노드(ND)의 전압(Vsen.TREF)이 S1210 단계에서 확인된 전압(Vsen.TDR)과 동일하다고 판단되면, 표시영역(DA)의 서브픽셀(SP) 내 구동 트랜지스터(TDR)의 초기화 문턱전압(Vth.init)을 계산한다(S1240). 제어 모듈(820)은 구동 트랜지스터(TDR)의 초기화 문턱전압(Vth.init)의 계산은 상기 수학식 1을 이용할 수 있다.
이상에서 설명한 본 개시의 실시예들에 의하면, 자발광 표시패널(110)의 출하 시, 자발광 표시패널(110)에 배치된 서브픽셀들(SP) 내 회로소자들(구동 트랜지스터(TDR), 발광소자(ED) 등)의 초기 특성치(예: 구동 트랜지스터(TDR)의 초기 문턱전압 및/또는 초기 이동도, 발광소자의 초기 문턱전압)를 센싱하여 메모리(530) 에 저장시켜 둠으로써, 출하 후에 서브픽셀들(SP) 내 회로소자들의 특성치 변화를 정확하게 파악하여, 서브픽셀들(SP) 간의 휘도 편차를 정확하게 보상해줄 수 있는 자발광 표시장치(100) 및 자발광 표시패널(110)을 제공할 수 있는 효과가 있다.
또한, 본 개시의 실시예들에 의하면, 자발광 표시패널(110)에 배치된 서브픽셀들(SP) 내 회로소자들의 초기 특성치가 메모리(530)에서 유실이 되거나 손상된 경우, 서브픽셀들(SP) 내 회로소자들의 초기 특성치를 복원시켜주어, 정확한 보상 처리를 지속적으로 수행할 수 있는 자발광 표시장치(100) 및 자발광 표시패널(110)을 제공할 수 있는 효과가 있다.
또한, 본 개시의 실시예들에 의하면, 자발광 표시패널(110)에 배치된 서브픽셀들(SP) 내 회로소자들의 초기 특성치가 메모리에서 유실이 되거나 손상된 경우, 서브픽셀들(SP) 내 회로소자들의 초기 특성치를 복원시켜줄 수 있는 초기 특성치 복원 회로를 포함하는 자발광 표시장치(100) 및 자발광 표시패널(110)을 제공할 수 있는 효과가 있다.
이상의 설명은 본 개시의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 개시의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 개시의 실시예들은 본 개시의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시예에 의하여 본 개시의 기술 사상의 범위가 한정되는 것은 아니다. 본 개시의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 개시의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 자발광 표시장치 110: 자발광 표시패널
120: 데이터 구동회로 130: 게이트 구동회로
140: 컨트롤러 510: 센싱부
520: 보상부 530: 메모리
810: 검출부 820: 제어 모듈
830: 제어 신호 공급부 840: 바이어스 전압 공급부

Claims (20)

  1. 표시영역 및 상기 표시영역의 외곽영역인 비-표시영역을 포함하고, 상기 표시영역에 배치되며 발광소자 및 구동 트랜지스터를 각각 포함하는 다수의 서브픽셀을 포함하고, 상기 다수의 서브픽셀과 연결되는 다수의 데이터 라인 및 다수의 게이트 라인을 포함하는 자발광 표시패널;
    상기 다수의 데이터 라인을 구동하는 데이터 구동회로;
    상기 다수의 게이트 라인을 구동하는 게이트 구동회로;
    상기 자발광 표시패널의 상기 비-표시영역에 배치되며 제어신호에 의해 제어되며 제1 전압노드와 검출노드 사이에 연결된 기준 트랜지스터, 및 바이어스 전압에 의해 제어되며 제2 전압노드와 상기 검출노드 사이에 연결된 바이어스 트랜지스터를 포함하는 페이크 서브픽셀;
    상기 페이크 서브픽셀과 연결되고, 상기 페이크 서브픽셀에서의 상기 검출노드의 전압을 검출하여 검출 값을 출력하는 검출부; 및
    상기 검출 값을 토대로 상기 페이크 서브픽셀의 구동을 제어하는 제어 모듈을 포함하는 자발광 표시장치.
  2. 제1항에 있어서,
    상기 비-표시영역에 배치된 상기 페이크 서브픽셀은 비 발광 서브픽셀인 자발광 표시장치.
  3. 제1항에 있어서,
    상기 비-표시영역에 배치된 상기 페이크 서브픽셀에 포함된 상기 기준 트랜지스터의 특성치의 변화량은 상기 표시영역에 배치된 상기 다수의 서브픽셀 각각에 포함된 상기 구동 트랜지스터의 특성치의 변화량보다 작은 자발광 표시장치.
  4. 제1항에 있어서,
    상기 비-표시영역에 복수의 페이크 서브픽셀이 배치되는 경우, 상기 복수의 페이크 서브픽셀 각각에 포함된 상기 기준 트랜지스터 간의 특성치 편차는 상기 표시영역에 배치된 상기 다수의 서브픽셀 각각에 포함된 상기 구동 트랜지스터 간의 특성치 편차보다 작은 자발광 표시장치.
  5. 제1항에 있어서,
    상기 다수의 서브픽셀 각각에 포함된 상기 구동 트랜지스터의 초기 특성치를 저장하는 메모리를 더 포함하고,
    상기 자발광 표시장치의 출하 시, 상기 메모리에는 상기 다수의 서브픽셀 각각에 포함된 상기 구동 트랜지스터의 초기 특성치가 저장되어 있고,
    상기 제어 모듈은,
    상기 검출 값을 토대로 상기 페이크 서브픽셀의 구동을 제어하고, 상기 검출 값을 토대로 상기 다수의 서브픽셀의 전체 또는 일부에 포함된 상기 구동 트랜지스터의 초기 특성치를 유추하여, 상기 메모리에 이미 저장되어 있는 초기 특성치를 상기 유추된 초기 특성치로 변경하거나 상기 유추된 초기 특성치를 상기 메모리에 저장하는 자발광 표시장치.
  6. 제5항에 있어서,
    상기 자발광 표시장치의 출하 치 상기 구동 트랜지스터의 특성치인 초기 특성치는 상기 기준 트랜지스터의 특성치와 대응되는 자발광 표시장치.
  7. 제1항에 있어서,
    상기 페이크 서브픽셀에 대한 센싱구동기간 동안,
    상기 제1 전압노드에 고전위 전원전압이 인가되고, 상기 제2 전압노드에 저전위 전원전압이 인가되고, 상기 바이어스 트랜지스터의 게이트 노드에 상기 바이어스 전압이 인가된 상태에서, 상기 제어신호의 전압 및 상기 검출노드의 전압은 상승하는 자발광 표시장치.
  8. 제7항에 있어서,
    상기 페이크 서브픽셀에 대한 센싱구동기간 동안, 상기 기준 트랜지스터 및 상기 바이어스 트랜지스터는 턴-온 되는 자발광 표시장치.
  9. 제7항에 있어서,
    상기 제어 모듈은, 상기 검출노드의 전압이 상승하여 특정 전압이 될 때까지 상기 제어신호의 전압이 상승하도록 제어하고,
    상기 검출노드의 상승된 전압이 상기 특정 전압이 되면, 상기 검출노드의 상승된 전압이 상기 특정 전압이 되는 타이밍에서의 상기 제어신호의 상승된 전압에 기초하여, 상기 다수의 서브픽셀의 전체 또는 일부에 포함된 상기 구동 트랜지스터의 초기 특성치를 유추하여 메모리에 저장하는 자발광 표시장치.
  10. 제9항에 있어서,
    상기 다수의 서브픽셀 각각은 스캔신호에 의해 제어되며 상기 구동 트랜지스터의 제1 노드와 상기 데이터 라인 사이에 연결된 스캔 트랜지스터, 센스신호에 의해 제어되며 상기 구동 트랜지스터의 제2 노드와 기준전압 라인 사이에 연결된 센스 트랜지스터, 상기 구동 트랜지스터의 제1 노드와 제2 노드 사이에 연결된 스토리지 캐패시터를 더 포함하고,
    상기 다수의 서브픽셀 중 제1 서브픽셀에 센싱구동기간 동안, 상기 제1 서브픽셀과 연결된 상기 기준전압 라인의 전압을 센싱하여 센싱된 전압을 디지털 값에 해당하는 센싱값으로 변환하여 출력하는 센싱부; 및
    상기 센싱값을 토대로 상기 제1 서브픽셀과 다른 서브픽셀 간의 휘도 편차를 보상해주기 위한 보상값을 계산하는 보상부를 더 포함하고,
    상기 페이크 서브픽셀에 대한 센싱구동기간 이전에, 상기 제1 서브픽셀에 대한 센싱구동기간이 진행되고, 상기 제1 서브픽셀에 대한 센싱구동기간 동안, 상기 제1 서브픽셀과 연결된 상기 기준전압 라인의 전압이 상승하다고 포화되면, 상기 센싱부는 상기 기준전압 라인의 전압을 센싱하여 센싱된 전압을 디지털 값에 해당하는 센싱 값으로 변환하여 출력하고,
    상기 제1 서브픽셀에 대한 센싱구동기간 동안 상기 센싱부에 의해 센싱된 전압은 상기 특정 전압인 자발광 표시장치.
  11. 제10항에 있어서,
    상기 제어 모듈은,
    상기 검출노드의 상승된 전압이 상기 특정 전압이 되는 타이밍에서 상기 제어신호의 상승된 전압과, 상기 검출노드의 상승된 전압 또는 상기 특정 전압에 근거하여, 상기 제1 서브픽셀의 구동 트랜지스터의 초기 특성치로서 초기 문턱전압을 유추하여 상기 메모리에 저장하는 자발광 표시장치.
  12. 제10항에 있어서,
    상기 제어 모듈은,
    상기 검출노드의 상승된 전압이 상기 특정 전압이 되는 타이밍에서 상기 제어신호의 상승된 전압과, 상기 제1 서브픽셀에 대한 센싱구동기간 동안 상기 제1 서브픽셀에 공급된 센싱 구동용 데이터 전압과, 상기 제1 서브픽셀에 대한 센싱구동기간 센싱된 상기 제1 서브픽셀의 구동 트랜지스터의 문턱전압에 근거하여,
    상기 제1 서브픽셀의 구동 트랜지스터의 초기 특성치로서 초기 문턱전압을 유추하여 상기 메모리에 저장하는 자발광 표시장치.
  13. 제1항에 있어서,
    상기 바이어스 전압은 상기 바이어스 트랜지스터를 턴-온 시킬 수 있는 최저 전압 이상이고 상기 제어신호의 전압 미만인 자발광 표시장치.
  14. 제1항에 있어서,
    상기 데이터 구동회로가 구현된 하나 이상의 집적회로와, 상기 데이터 구동회로와 상기 게이트 구동회로를 제어하는 컨트롤러를 더 포함하고,
    상기 검출부는 상기 데이터 구동회로의 전체 또는 일부와 함께 하나의 집적회로 내 포함되고, 상기 제어 모듈은 상기 컨트롤러에 포함되는 자발광 표시장치.
  15. 제1항에 있어서,
    상기 비-표시영역에 다수의 페이크 서브픽셀이 배치되고, 상기 다수의 페이크 서브픽셀 각각은 상기 표시영역에 배치된 복수의 서브픽셀 행 중 하나와 대응되어 상기 비-표시영역에 배치되거나, 상기 표시영역에 배치된 복수의 서브픽셀 열 중 하나와 대응되어 상기 비-표시영역에 배치되는 자발광 표시장치.
  16. 제1항에 있어서,
    상기 페이크 서브픽셀에 포함된 상기 기준 트랜지스터의 채널 폭 및 채널 길이 간의 비율은, 상기 다수의 서브픽셀 각각에 포함된 상기 구동 트랜지스터의 채널 폭 및 채널 길이 간의 비율과 동일하거나 미리 설정된 범위 이내로 차이가 있는 자발광 표시장치.
  17. 표시영역 및 상기 표시영역의 외곽영역인 비-표시영역을 포함하는 기판;
    상기 표시영역에 배치되며, 발광소자 및 구동 트랜지스터를 포함하는 서브픽셀; 및
    상기 비-표시영역에 배치되며, 제어신호에 의해 제어되며 제1 전압노드와 검출노드 사이에 연결된 기준 트랜지스터 및 바이어스 전압에 의해 제어되며 제2 전압노드와 상기 검출노드 사이에 연결된 바이어스 트랜지스터를 포함하는 페이크 서브픽셀을 포함하는 자발광 표시패널.
  18. 제17항에 있어서,
    상기 비-표시영역에 배치된 상기 페이크 서브픽셀은 비 발광 서브픽셀인 자발광 표시패널.
  19. 제17항에 있어서,
    상기 비-표시영역에 배치된 상기 페이크 서브픽셀에 포함된 상기 기준 트랜지스터의 특성치의 변화량은 상기 표시영역에 배치된 다수의 서브픽셀 각각에 포함된 상기 구동 트랜지스터의 특성치의 변화량보다 작은 자발광 표시패널.
  20. 제17항에 있어서,
    상기 자발광 표시패널은 상기 기준 트랜지스터의 게이트 노드와 전기적으로 연결된 제어 신호 라인 및 상기 바이어스 트랜지스터의 게이트 노드와 전기적으로 연결된 바이어스 신호 라인을 포함하는 자발광 표시패널.
KR1020200114903A 2020-09-08 2020-09-08 자발광 표시장치 및 자발광 표시패널 KR20220032941A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200114903A KR20220032941A (ko) 2020-09-08 2020-09-08 자발광 표시장치 및 자발광 표시패널
US17/464,554 US11605342B2 (en) 2020-09-08 2021-09-01 Self-emission display device and self-emission display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200114903A KR20220032941A (ko) 2020-09-08 2020-09-08 자발광 표시장치 및 자발광 표시패널

Publications (1)

Publication Number Publication Date
KR20220032941A true KR20220032941A (ko) 2022-03-15

Family

ID=80469874

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200114903A KR20220032941A (ko) 2020-09-08 2020-09-08 자발광 표시장치 및 자발광 표시패널

Country Status (2)

Country Link
US (1) US11605342B2 (ko)
KR (1) KR20220032941A (ko)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4534031B2 (ja) * 2003-03-06 2010-09-01 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 有機ｅｌ表示装置
GB0314895D0 (en) * 2003-06-26 2003-07-30 Koninkl Philips Electronics Nv Light emitting display devices
JP4589614B2 (ja) * 2003-10-28 2010-12-01 株式会社 日立ディスプレイズ 画像表示装置
KR101993334B1 (ko) * 2013-04-01 2019-06-27 삼성디스플레이 주식회사 유기 발광 표시 장치, 유기 발광 표시 장치의 리페어 방법 및 유기 발광 표시 장치의 구동 방법
KR102406605B1 (ko) * 2015-08-27 2022-06-09 삼성디스플레이 주식회사 유기전계발광 표시장치
KR102517810B1 (ko) * 2016-08-17 2023-04-05 엘지디스플레이 주식회사 표시장치
KR102586974B1 (ko) * 2018-12-11 2023-10-06 엘지디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US11605342B2 (en) 2023-03-14
US20220076625A1 (en) 2022-03-10

Similar Documents

Publication Publication Date Title
TWI711023B (zh) 驅動電路、發光顯示裝置，以及驅動方法
US10964274B2 (en) Method of sensing characteristic value of circuit element and display device using it
EP3657482B1 (en) Display device and method of driving the same
KR102289664B1 (ko) 컨트롤러, 유기발광표시패널, 유기발광표시장치 및 그 구동방법
KR102374105B1 (ko) 유기발광표시패널, 유기발광표시장치 및 그 구동방법
KR20170081034A (ko) 게이트 구동 방법, 센싱 구동 방법, 게이트 드라이버 및 유기발광표시장치
KR20210069234A (ko) 유기발광 표시장치 및 그 표시장치의 구동 방법
US11538396B2 (en) Display device, drive circuit, and driving method
CN112785975B (zh) 发光显示装置及其驱动方法
KR102660305B1 (ko) 표시 장치
KR102513097B1 (ko) 컨트롤러, 유기발광표시장치 및 구동방법
KR20170081033A (ko) 컨트롤러, 유기발광표시장치 및 그 구동방법
KR20220067407A (ko) 표시 장치, 컨트롤러 및 디스플레이 구동 방법
KR102492972B1 (ko) 컨트롤러, 유기발광표시장치 및 그 구동방법
KR20230023468A (ko) 표시장치
KR20220032941A (ko) 자발광 표시장치 및 자발광 표시패널
KR20220087316A (ko) 표시장치 및 게이트 구동 회로
KR102274692B1 (ko) 컨트롤러, 유기발광표시장치 및 그 구동방법
KR20160078692A (ko) 유기발광표시장치 및 그 구동방법
KR102492335B1 (ko) 유기발광표시장치 및 그 보상 방법
US11862109B2 (en) Display device having analog-to-digital converter for compensating based on subpixel characteristic
US20240194129A1 (en) Controller, display device and driving method
US20240153459A1 (en) Display device
US20230206839A1 (en) Display device, data driving circuit and display driving method
KR102460534B1 (ko) 유기발광표시모듈, 유기발광표시장치 및 기저전압 제어 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal