JP2011034038A - 有機電界発光表示装置及びその駆動方法 - Google Patents

Abstract

【課題】本発明は、有機電界発光表示装置の各画素を構成する有機発光素子及びこれに接続された画素回路において、前記画素回路を、３つのトランジスタ及び１つのキャパシタで構成し、前記画素を同時発光方式で駆動することにより、簡単な構成でもって各画素に備えられた駆動トランジスタの閾値電圧の補償及び高速駆動を可能にする有機電界発光表示装置及びその駆動方法を提供する。
【解決手段】本発明の実施例による有機電界発光表示装置は、走査線、制御線、及びデータ線に接続された画素を備える画素部と、前記制御線を介して各画素に制御信号を提供する制御線駆動部と、１フレーム期間において互いに異なるレベルの電源信号を前記画素部の各画素に印加する電源駆動部とが備えられ、前記制御信号及び電源信号は、前記画素部に備えられる画素全体に対して同時に一括して提供されることを特徴とする。
【選択図】図６

Description

本発明は、有機電界発光表示装置に関し、特に、同時発光方式で駆動される有機電界発光表示装置及びその駆動方法に関する。

近年、陰極線管（Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕｂｅ）の欠点である重量及び体積を減らすことが可能な各種平板表示装置が開発されている。平板表示装置には、液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ：ＬＣＤ）、電界放出表示装置（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ：ＦＥＤ）、プラズマ表示パネル（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ：ＰＤＰ）、及び有機電界発光表示装置（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｓｐｌａｙ：ＯＬＥＤ）などがある。

平板表示装置のうち、有機電界発光表示装置は、電子と正孔との再結合により光を発生する有機発光ダイオードを用いて画像を表示するものであり、これは、速い応答速度を有し、かつ、低消費電力で駆動されるという利点がある。

通常、有機電界発光表示装置（ＯＬＥＤ）は、有機発光素子を駆動する方式によって、パッシブマトリクス型ＯＬＥＤ（ＰＭＯＬＥＤ）と、アクティブマトリクス型ＯＬＥＤ（ＡＭＯＬＥＤ）とに分類される。

前記ＡＭＯＬＥＤは、複数のゲートライン、複数のデータライン、及び複数の電源ラインと、これらのラインに接続され、マトリクス状に配列された複数の画素とを備える。また、前記各画素は、通常、有機発光素子と、２つのトランジスタ、すなわち、データ信号を伝達するためのスイッチングトランジスタ及び前記データ信号に応じて前記有機発光素子を駆動させるための駆動トランジスタと、前記データ電圧を維持させるための１つのキャパシタとからなる。

このようなＡＭＯＬＥＤは、消費電力が少ないというメリットがあるが、有機発光素子を駆動する駆動トランジスタのゲートとソースとの間の電圧、すなわち、駆動トランジスタの閾値電圧（ｔｈｒｅｓｈｏｌｄ ｖｏｌｔａｇｅ）のばらつきによって有機発光素子を介して流れる電流の強さが変化し、表示の不均一を招くという問題がある。

つまり、前記各画素内に備えられたトランジスタは、製造工程の変数によってトランジスタの特性が変化するため、ＡＭＯＬＥＤのすべてのトランジスタの特性が同じになるようにトランジスタを製造することが困難であり、これにより、画素間の閾値電圧のばらつきが存在するからである。

そこで、最近では、このような問題を克服するために、複数のトランジスタ及びキャパシタを備える補償回路が研究されており、この補償回路を各々の画素内にさらに追加することによって克服している。しかし、この場合、各画素毎に多数のトランジスタ及びキャパシタが実装されなければならないという問題がある。

より具体的には、このように各画素に補償回路が追加されると、各画素を構成するトランジスタ及びキャパシタと、前記トランジスタを制御する信号線が追加されることにより、下部発光方式のＡＭＯＬＥＤの場合、開口率が減少し、回路の構成要素が増えて複雑化するにつれ、不良が発生する確率も高くなるという欠点がある。

また、最近では、画面の動きボケ（ｍｏｔｉｏｎ ｂｌｕｒ）現象を除去するために、１２０Ｈｚ以上の高速走査駆動が要求されているが、この場合、各走査ラインあたりの充電時間が大幅に減少する。すなわち、前記補償回路が各画素に備えられ、１つの走査ラインに接続された各画素内に多数のトランジスタが形成された場合、容量性負荷（ｃａｐａｃｉｔｉｖｅ ｌｏａｄ）が大きくなり、結果として、このような高速走査駆動の実現が困難になるという欠点がある。

本発明は、有機電界発光表示装置の各画素を構成する有機発光素子及びこれに接続された画素回路において、前記画素回路を、３つのトランジスタ及び１つのキャパシタで構成し、前記画素を同時発光方式で駆動することにより、簡単な構成でもって各画素に備えられた駆動トランジスタの閾値電圧の補償及び高速駆動を可能にする有機電界発光表示装置及びその駆動方法を提供することを目的とする。

上記の目的を達成するために、本発明の実施例による有機電界発光表示装置は、走査線、制御線、及びデータ線に接続された画素を備える画素部と、前記制御線を介して各画素に制御信号を提供する制御線駆動部と、１フレーム期間において互いに異なるレベルの電源信号を前記画素部の各画素に印加する電源駆動部とが備えられ、前記制御信号及び電源信号は、前記画素部に備えられる画素全体に対して同時に一括して提供されることを特徴とする。

また、前記走査線を介して各画素に走査信号を提供する走査駆動部と、前記データ線を介して各画素にデータ信号を提供するデータ駆動部と、前記制御線駆動部、電源駆動部、走査駆動部、及びデータ駆動部を制御するタイミング制御部とがさらに備えられる。

さらに、前記走査信号は、１フレーム期間の一部の期間について各走査線毎に順次印加され、前記一部の期間以外の期間では全走査線に対して同時に印加され、前記データ信号は、前記順次印加された走査信号に対応して各走査線毎に接続された画素に順次印加され、前記一部の期間以外の期間では各データ線を介して全画素に同時に印加されることを特徴とする。

また、前記順次印加される走査信号の幅は２水平時間（２Ｈ）として印加され、これに隣接して印加される走査信号が互いに１水平時間（１Ｈ）だけ重畳するように印加されることを特徴とする。

さらに、前記電源信号は、第１電源から印加される第１電源信号ＥＬＶＤＤであり、この場合、前記各画素は、ゲート電極が前記走査線に接続され、第１電極が前記データ線に接続され、第２電極が第１ノードに接続された第１トランジスタと、ゲート電極が前記第１ノードに接続され、第１電極が有機発光素子のアノード電極に接続され、第２電極が第３トランジスタの第１電極に接続された第２トランジスタと、ゲート電極が前記制御線に接続され、第１電極が前記第２トランジスタの第１電極に接続され、第２電極が前記第１電源に接続された第３トランジスタと、アノード電極が前記第２トランジスタの第１電極に接続され、カソード電極が第２電源に接続された有機発光素子と、前記第２トランジスタのゲート電極と第２トランジスタの第１電極との間に接続されたキャパシタとが備えられて構成され、前記第１ないし第３トランジスタは、ＮＭＯＳで実現されることを特徴とする。

なお、前記第１電源信号及び制御信号がハイレベルで画素部に備えられた各画素にすべて印加されたとき、前記各画素は、各画素毎に予め格納されたデータ信号に対応する輝度で同時に発光することを特徴とする。

また、前記電源信号は、第２電源から印加される第２電源信号ＥＬＶＳＳであり、この場合、前記各画素は、ゲート電極が前記走査線に接続され、第１電極が前記データ線に接続され、第２電極が第１ノードに接続された第１トランジスタと、ゲート電極が前記第１ノードに接続され、第１電極が有機発光素子のカソード電極に接続され、第２電極が第３トランジスタの第１電極に接続された第２トランジスタと、ゲート電極が前記制御線に接続され、第１電極が前記第２トランジスタの第１電極に接続され、第２電極が前記第２電源に接続された第３トランジスタと、カソード電極が前記第２トランジスタの第１電極に接続され、アノード電極が第１電源に接続された有機発光素子と、前記第２トランジスタのゲート電極と第２トランジスタの第１電極との間に接続されたキャパシタとが備えられて構成され、前記第１ないし第３トランジスタは、ＰＭＯＳで実現されることを特徴とする。

一方、本発明の実施例による有機電界発光表示装置の駆動方法は、画素部を構成する画素全体に対してそれぞれ既定レベルの電圧値を有する第１電源信号、走査信号、制御信号、データ信号を一括して同時に印加し、前記各画素に印加されたデータ電圧をリセットする第１ステップと、前記画素全体に対してそれぞれ既定レベルの電圧値を有する第１電源信号、走査信号、制御信号、データ信号を一括して同時に印加し、前記各画素に備えられた駆動トランジスタの閾値電圧を格納する第２ステップと、前記画素部の各走査線に接続された各々の画素に対して走査信号が順次印加され、前記順次印加された走査信号に対応して各走査線毎に接続された画素にデータ信号が印加される第３ステップと、前記画素全体に対してそれぞれ既定レベルの電圧値を有する第１電源信号、走査信号、制御信号を一括して同時に印加し、前記各画素に格納されたデータ電圧に対応する輝度で各々の画素全体が同時に発光する第４ステップとが含まれることを特徴とする。

また、前記画素全体に対してそれぞれ既定レベルの電圧値を有する第１電源信号、走査信号、制御信号を一括して同時に印加し、前記各画素に備えられた有機発光素子のアノード電極の電圧を低下させて発光をオフする第５ステップがさらに含まれ得る。

ここで、前記第１ないし第４ステップによって１つのフレームが実現され、順次進行するフレームについて、ｎ番目のフレームは左眼画像を表示し、ｎ＋１番目のフレームは右眼画像を表示することを特徴とする。

さらに、前記ｎ番目のフレームの発光期間とｎ＋１番目のフレームの発光期間との間の期間の全時間をシャッタ眼鏡の応答時間に同期させるように実現することを特徴とする。

このような本発明によれば、有機電界発光表示装置の各画素に備えられる画素回路を、３つのトランジスタ及び１つのキャパシタで構成し、前記画素を同時発光方式で駆動する。これにより、簡単な構成でもって各画素に備えられた駆動トランジスタの閾値電圧の補償及び高速駆動が可能になるという利点がある。

また、このような同時発光方式により、３Ｄ（Ｄｉｍｅｎｓｉｏｎ）ディスプレイの際、より向上した性能の実現が可能になるという利点がある。

本発明の実施例による有機電界発光表示装置のブロック図である。 本発明の実施例による同時発光方式の駆動動作を示す図である。 従来の順次発光方式によりシャッタ眼鏡式の３Ｄを実現した例を説明する図である。 本発明の実施例による同時発光方式によりシャッタ眼鏡式の３Ｄを実現した例を説明する図である。 同時発光方式及び順次発光方式の場合に確保可能な発光時間比率を比較するグラフである。 図１に示す画素の第１実施例による構成を示す回路図である。 図６に示す画素の駆動タイミング図である。 本発明の実施例による有機電界発光表示装置の駆動を説明するための図である。 本発明の実施例による有機電界発光表示装置の駆動を説明するための図である。 本発明の実施例による有機電界発光表示装置の駆動を説明するための図である。 本発明の実施例による有機電界発光表示装置の駆動を説明するための図である。 本発明の実施例による有機電界発光表示装置の駆動を説明するための図である。 図１に示す画素の第２実施例による構成を示す回路図である。

以下、添付図面を参照して本発明による実施例をより詳細に説明する。

図１は、本発明の実施例による有機電界発光表示装置のブロック図であり、図２は、本発明の実施例による同時発光方式の駆動動作を示す図である。

図１に示すように、本発明の実施例による有機電界発光表示装置は、走査線Ｓ１〜Ｓｎ、制御線ＧＣ１〜ＧＣｎ、及びデータ線Ｄ１〜Ｄｍに接続された画素１４０を備える画素部１３０と、走査線Ｓ１〜Ｓｎを介して各画素に走査信号を提供する走査駆動部１１０と、制御線ＧＣ１〜ＧＣｎを介して各画素に制御信号を提供する制御線駆動部１６０と、データ線Ｄ１〜Ｄｍを介して各画素にデータ信号を提供するデータ駆動部１２０と、走査駆動部１１０、データ駆動部１２０、及び制御線駆動部１６０を制御するためのタイミング制御部１５０とを備える。

また、前記画素部１３０は、走査線Ｓ１〜Ｓｎとデータ線Ｄ１〜Ｄｍとの交差部に位置する画素１４０を備える。画素１４０は、外部の第１電源および第２電源と接続し、それらから第１電源信号ＥＬＶＤＤ及び第２電源信号ＥＬＶＳＳを受ける。これらの画素１４０は、データ信号に対応して、第１電源から有機発光素子を経て第２電源に供給される電流量を制御する。すると、有機発光素子において所定輝度の光が生成される。

ただし、本発明の実施例の場合、前記第１電源信号ＥＬＶＤＤは、１フレーム期間において互いに異なるレベルの電圧値が前記画素部の各画素１４０に印加されることを特徴とする。このため、前記第１電源信号ＥＬＶＤＤの供給を制御する第１電源信号（ＥＬＶＤＤ）駆動部１７０がさらに備えられ、前記第１電源信号（ＥＬＶＤＤ）駆動部１７０は、前記タイミング制御部１５０によって制御される。

また、本発明の実施例の場合、前記有機電界発光表示装置を駆動するに際し、順次発光（Ｐｒｏｇｒｅｓｓｉｖｅ Ｅｍｉｓｓｉｏｎ：ＰＥ）方式ではなく、同時発光（Ｓｉｍｕｌｔａｎｅｏｕｓ Ｅｍｉｓｓｉｏｎ：ＳＥ）方式で駆動することを特徴とする。これは、図２に示すように、１フレームの期間中にデータが順次入力され、前記データの入力が完了した後、１フレームのデータが前記画素部１３０全体、すなわち、前記画素部内の全画素１４０を介して一括して点灯が行われることを意味する。

つまり、従来の順次発光方式の場合、走査ライン毎にデータが順次入力され、これに続いて発光も順次行われていたのに対し、本発明の実施例では、前記データの入力は順次行われるものの、発光は、データの入力が完了した後、全体的に一括して行われるものである。

より具体的には、図２を参照すると、本発明の実施例による駆動ステップは、大きくは、（ａ）リセットステップと、（ｂ）閾値電圧補償ステップと、（ｃ）走査ステップ（データ入力ステップ）と、（ｄ）発光ステップとに分けられる。ここで、前記（ｃ）走査ステップ（データ入力ステップ）は、走査ライン毎に順次行われるものの、残りの（ａ）リセットステップ、（ｂ）閾値電圧補償ステップ、（ｄ）発光ステップは、図示のように、画素部１３０全体において同時に一括して行われる。

ただし、前記（ｄ）発光ステップの後、（ｅ）発光オフステップがさらに含まれ得る。

ここで、前記（ａ）リセットステップは、画素部１３０の各画素１４０に印加されたデータ電圧がリセットされるステップであって、有機発光素子が発光しないように、有機発光素子のアノード電極の電圧をカソード電極の電圧以下に低下させるステップである。

また、前記（ｂ）閾値電圧補償ステップは、前記各画素１４０に備えられた駆動トランジスタの閾値電圧を補償するステップである。

これにより、前記（ａ）リセットステップ、（ｂ）閾値電圧補償ステップ、（ｄ）発光ステップ、及び（ｅ）発光オフステップに印加される信号、すなわち、各走査線Ｓ１〜Ｓｎに印加される走査信号、各画素１４０に印加される第１電源信号ＥＬＶＤＤ、各制御線ＧＣ１〜ＧＣｎに印加される制御信号は、前記画素部１３０に備えられた各画素１４０に対して同時に一括してそれぞれ定められた所定の電圧レベルで印加される。

このような本発明の実施例による同時発光方式によれば、各々の動作期間（（ａ）ないし（ｅ）ステップ）が時間的に明確に分離されるため、各画素１４０に備えられる補償回路のトランジスタ及びこれを制御する信号線の数を減らせるだけでなく、シャッタ眼鏡式の３Ｄディスプレイの実現が容易であるという利点を有する。

前記シャッタ眼鏡式の３Ｄディスプレイは、ユーザが左眼／右眼の透過率０％及び１００％でスイッチされるシャッタ眼鏡を着用して画面をみるとき、画像表示装置、すなわち、有機電界発光表示装置の画素部において、ディスプレイされる画面がフレーム毎に左眼画像と右眼画像とを交互に出力することにより、ユーザにとって、前記左眼画像は左眼で、前記右眼画像は右眼で視認されるようになり、これによって立体感が実現される方式をいう。

図３は、従来の順次発光方式によりシャッタ眼鏡式の３Ｄを実現した例を説明する図であり、図４は、本発明の実施例による同時発光方式によりシャッタ眼鏡式の３Ｄを実現した例を説明する図である。

また、図５は、同時発光方式及び順次発光方式の場合に確保可能な発光時間比率を比較するグラフである。

このようなシャッタ眼鏡式の３Ｄディスプレイを実現するにあたり、上述した従来の順次発光方式で画面を出力する場合は、図３に示すように、前記シャッタ眼鏡の応答時間（例えば、２．５ｍｓ）が限られているため、前記左眼／右眼画像間のクロストーク現象を防止するために、前記応答時間だけ発光をオフしなければならない。

つまり、左眼画像が出力されるフレーム（ｎ番目のフレーム）と、これに続いて右眼画像が出力されるフレーム（ｎ＋１番目のフレーム）との間において、前記応答時間だけ非発光期間をさらに生成しなければならないため、発光時間の確保、すなわち、発光時間比率（ｄｕｔｙ ｒａｔｉｏ）が低くなるという欠点がある。

そこで、本発明の実施例による同時発光方式の場合、図４を参照すると、上述したように、発光ステップが画素部全体において同時に一括して行われ、前記発光ステップ以外の期間では非発光となることにより、左眼画像が出力される期間と右眼画像が出力される期間との間の非発光期間が自然に確保される。

つまり、ｎ番目のフレームの発光期間とｎ＋１番目のフレームの発光期間との間の期間であって、発光オフ期間、リセット期間、閾値電圧補償期間が非発光となる期間であるため、前記期間の全時間を前記シャッタ眼鏡の応答時間（例えば、２．５ｍｓ）に同期させると、従来の順次発光方式とは異なり、発光時間比率を別途に低減しなくてもよい。

したがって、シャッタ眼鏡式の３Ｄディスプレイを実現するにあたり、前記同時発光方式が、従来の順次発光方式に比べて前記シャッタ眼鏡の応答時間だけの発光時間比率を確保できるため、より向上した性能の実現が可能になる。これは、図５のグラフから確認することができる。

図６は、図１に示す画素の第１実施例による構成を示す回路図であり、図７は、図６に示す画素の駆動タイミング図である。

図６に示すように、本発明の第１実施例による画素１４０は、有機発光素子ＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）と、有機発光素子ＯＬＥＤに電流を供給するための画素回路１４２とを備える。

有機発光素子ＯＬＥＤのアノード電極は画素回路１４２に接続され、カソード電極は、第２電源信号ＥＬＶＳＳに接続される。この有機発光素子ＯＬＥＤは、画素回路１４２から供給される電流に対応して所定輝度の光を生成する。

ただし、本発明の実施例の場合、画素部１３０を構成する各画素１４０は、１フレームの一部の期間（上述した（ｃ）ステップ）について走査線Ｓ１〜Ｓｎに走査信号が順次供給されたとき、データ線Ｄ１〜Ｄｍに供給されるデータ信号が供給されるが、１フレームの残りの期間（（ａ）、（ｂ）、（ｄ）、（ｅ）ステップ）については、各走査線Ｓ１〜Ｓｎに印加される走査信号、各画素１４０に印加される第１電源信号ＥＬＶＤＤ、各制御線ＧＣ１〜ＧＣｎに印加される制御信号が同時に一括してそれぞれ定められた所定の電圧レベルで前記各画素１４０に印加される。

そこで、前記各画素１４０に備えられる画素回路１４２は、３つのトランジスタＭ１〜Ｍ３及び１つのキャパシタＣｓｔを備える。

また、本発明の実施例の場合、前記有機発光素子のアノード電極及びカソード電極によって生成される寄生キャパシタＣｏｌｅｄの容量を考慮して、前記キャパシタＣｓｔと寄生キャパシタＣｏｌｅｄとによるカップリング効果を活用することを特徴とする。これについては、以下、図８ａないし図８ｅを用いてより詳細に説明する。

ここで、第１トランジスタＭ１のゲート電極は走査線Ｓに接続され、第１電極はデータ線Ｄに接続される。また、第１トランジスタＭ１の第２電極は第１ノードＮ１に接続される。

すなわち、前記第１トランジスタＭ１のゲート電極には走査信号Ｓｃａｎ（ｎ）が入力され、第１電極にはデータ信号Ｄａｔａ（ｔ）が入力される。

第２トランジスタＭ２のゲート電極は第１ノードＮ１に接続され、第１電極は有機発光素子のアノード電極に接続される。また、第２トランジスタＭ２の第２電極は、第３トランジスタＭ３の第１及び第２電極を介して第１電源信号ＥＬＶＤＤ（ｔ）に接続される。前記第２トランジスタＭ２は、駆動トランジスタとしての役割を果たす。

すなわち、前記第３トランジスタＭ３のゲート電極は制御線ＧＣに接続され、第１電極は前記第２トランジスタＭ２の第２電極に接続され、第２電極は前記第１電源信号ＥＬＶＤＤ（ｔ）に接続される。

これにより、前記第３トランジスタＭ３のゲート電極には制御信号ＧＣ（ｔ）が入力され、第２電極には所定のレベルで可変して提供される第１電源信号ＥＬＶＤＤ（ｔ）が入力される。

さらに、前記有機発光素子のカソード電極は第２電源信号ＥＬＶＳＳ（ｔ）に接続され、前記第２トランジスタＭ２のゲート電極、すなわち、第１ノードＮ１と第２トランジスタＭ２の第１電極、すなわち、有機発光素子のアノード電極との間にはキャパシタＣｓｔが接続される。

図６に示す実施例の場合、前記第１ないし第３トランジスタＭ１〜Ｍ３は、すべてＮＭＯＳで実現される。

上述したように、本発明の実施例による前記各画素１４０は、同時発光方式で駆動されることを特徴とし、これは、具体的には、図７に示すように、各フレーム毎に、リセット期間Ｒｅｓｅｔと、閾値電圧補償期間Ｖｔｈと、走査／データ入力期間Ｓｃａｎと、発光期間Ｅｍｉｓｓｉｏｎと、発光オフ期間Ｏｆｆとに区分される。

このとき、前記走査／データ入力期間については、走査信号が各走査線に対して順次入力され、これに対応して各画素にデータ信号が順次入力されるが、それ以外の期間については、既定レベルの電圧値を有する信号、すなわち、第１電源信号ＥＬＶＤＤ（ｔ）、走査信号Ｓｃａｎ（ｎ）、制御信号ＧＣ（ｔ）、データ信号Ｄａｔａ（ｔ）が、画素部を構成するすべての各画素１４０に一括して印加される。

つまり、各画素１４０に備えられた駆動トランジスタの閾値電圧の補償及び各画素の発光動作は、フレーム毎に画素部内の全画素１４０において同時に実現されることを特徴とする。

以下、図８ａないし図８ｅを用いて本発明の実施例による同時発光方式の駆動をより具体的に説明する。

図８ａないし図８ｅは、本発明の実施例による有機電界発光表示装置の駆動を説明するための図である。

ただし、説明の便宜上、入力される信号の電圧レベルを具体的な数値として説明するが、これは、理解を得るための任意の値であり、実際の設計値に該当するものではない。

また、本発明の実施例の場合、キャパシタＣｓｔの容量は、有機発光素子の寄生キャパシタＣｏｌｅｄの容量の１／５であると仮定して説明する。

まず、図８ａに示すように、これは、画素部１３０の各画素１４０に印加されたデータ電圧がリセットされる期間であって、有機発光素子が発光しないように、有機発光素子のアノード電極の電圧をカソード電極の電圧以下に低下させるステップである。

すなわち、前記リセット期間では、第１電源信号ＥＬＶＤＤ（ｔ）がローレベル（例えば、−３Ｖ）で印加され、走査信号Ｓｃａｎ（ｎ）がハイレベル（例えば、１１Ｖ）で印加され、制御信号ＧＣ（ｔ）はハイレベル（例えば、２０Ｖ）で印加される。

また、データ信号Ｄａｔａ（ｔ）は、追って駆動トランジスタである第２トランジスタＭ２の閾値電圧が格納されるとき、有機発光素子のアノード電極、すなわち、第２トランジスタＭ２の第１電極が約０Ｖ程度となるように、前記第２トランジスタＭ２の閾値電圧の大きさに対応する値を有する電圧が印加される。

本発明の実施例の場合、説明の便宜上、前記第２トランジスタＭ２の閾値電圧を１Ｖと仮定すると、前記リセットステップにおいて印加されるデータ信号Ｄａｔａ（ｔ）は１Ｖになる。

さらに、前記リセットステップは、画素部を構成する各画素に一括して適用されるものであるため、リセットステップにおいて印加される信号、すなわち、第１電源信号ＥＬＶＤＤ（ｔ）、走査信号Ｓｃａｎ（ｎ）、制御信号ＧＣ（ｔ）、及びデータ信号Ｄａｔａ（ｔ）は、それぞれ設定されたレベルの電圧値で前記全画素に同時に印加される。

これら信号の印加により、第１トランジスタＭ１、第２トランジスタＭ２、第３トランジスタＭ３はターンオンされる。

したがって、第１ノードＮ１には、データ信号で印加された１Ｖ、すなわち、駆動トランジスタである第２トランジスタＭ２の閾値電圧に対応する電圧が印加され、有機発光素子のアノード電極は、第２及び第３トランジスタのターンオンにより前記第１電源への電流経路が形成されるため、その電圧値は、前記第１電源信号ＥＬＶＤＤ（ｔ）の電圧値である−３Ｖまで低下する。

次に、図８ｂに示すように、これは、画素部１３０の各画素１４０に備えられた駆動トランジスタＭ２の閾値電圧がキャパシタＣｓｔに格納される期間であって、これは、この後、各画素にデータ電圧が充電されるとき、駆動トランジスタの閾値電圧のばらつきによる不良を除去する役割を果たす。

すなわち、前記閾値電圧補償期間では、第１電源信号ＥＬＶＤＤ（ｔ）がハイレベル（例えば、１５Ｖ）で印加され、走査信号Ｓｃａｎ（ｎ）及び制御信号ＧＣ（ｔ）は、前のリセット期間と同様に、それぞれハイレベル（例えば、１１Ｖ、２０Ｖ）で印加され、データ信号Ｄａｔａ（ｔ）も前のリセット期間と同一の電圧値（例えば、１Ｖ）を維持する。

さらに、前記閾値電圧補償ステップも、画素部を構成する各画素に一括して適用される。したがって、閾値電圧補償ステップにおいて印加される信号、すなわち、第１電源信号ＥＬＶＤＤ（ｔ）、走査信号Ｓｃａｎ（ｎ）、制御信号ＧＣ（ｔ）、及びデータ信号Ｄａｔａ（ｔ）は、それぞれ設定されたレベルの電圧値で前記全画素に同時に印加される。

これら信号の印加により、第１トランジスタＭ１、第２トランジスタＭ２、第３トランジスタＭ３はターンオンされる。

ただし、前記第２トランジスタＭ２の場合は、Ｖｇｓ、すなわち、ゲート電極と第１電極との電圧差が第２トランジスタＭ２の閾値電圧に対応するまでオン状態となり、それ以降はターンオフされる。

すなわち、最初のリセットステップで−３Ｖまで低下した有機発光素子のアノード電極の電圧は、前記第２及び第３トランジスタのターンオンにより前記第１電源信号への電流経路が形成されるため、「第２トランジスタＭ２のゲート電極の電圧（例えば、１Ｖ）−第２トランジスタの閾値電圧（例えば、１Ｖ）」まで上昇し、本発明の実施例では、この場合、０Ｖになる。

したがって、前記第１ノードＮ１に接続されたキャパシタＣｓｔの第１電極は１Ｖであり、有機発光素子のアノード電極に接続されたキャパシタＣｓｔの第２電極は０Ｖであるため、前記キャパシタに格納された電圧は、１Ｖ、すなわち、第２トランジスタＭ２の閾値電圧に該当する電圧になる。

次に、図８ｃに示すように、これは、画素部１３０の各走査線Ｓ１〜Ｓｎに接続された各々の画素に対して走査信号が順次印加され、これにより、各データ線Ｄ１〜Ｄｍに供給されるデータ信号が印加されるステップである。

すなわち、図８ｃに示す走査／データ入力期間については、走査信号が各走査線に対して順次入力され、これに対応して各走査線毎に接続された画素にデータ信号が順次入力され、前記期間において、制御信号ＧＣ（ｔ）はローレベル（例えば、−３Ｖ）で印加される。

ただし、本発明の実施例の場合、図８ｃに示すように、前記順次印加される走査信号の幅を２水平時間（２Ｈ）として印加することが好ましい。すなわち、ｎ−１番目の走査信号Ｓｃａｎ（ｎ−１）の幅と、これに続いて順次印加されるｎ番目の走査信号Ｓｃａｎ（ｎ）の幅は１Ｈだけ重畳するように印加される。

これは、画素部の大面積化による信号線のＲＣ遅延による充電不足現象を克服するためである。

また、前記制御信号ＧＣ（ｔ）がローレベルで印加されることにより、ＮＭＯＳである第３トランジスタＭ３はターンオフされ、これにより、前記第１電源信号ＥＬＶＤＤ（ｔ）は、前記期間についてどのレベルの電圧で提供されても構わない。

図８ｃに示す画素の場合、ハイレベルの走査信号が印加されて第１トランジスタＭ１がターンオンされると、これに対応して所定の電圧値を有するデータ信号が第１トランジスタの第１及び第２電極を経て第１ノードＮ１に印加される。

このとき、前記印加されるデータ信号の電圧値が６Ｖと仮定した場合、前記第１ノードの電圧は、前の１Ｖから６Ｖに上昇し、これにより、前記有機発光素子のアノード電極の電圧は、前記キャパシタＣｓｔと有機発光素子の寄生キャパシタＣｏｌｅｄとのカップリング効果により、

になる。ここで、Ｃｓｔの容量は、Ｃｏｌｅｄの容量の１／５であると仮定した。

結果として、有機発光素子のアノード電極、すなわち、第２トランジスタＭ２の第１電極には、第２トランジスタＭ２の閾値電圧が反映された電圧値が印加される。

ただし、前記期間では、第３トランジスタＭ３がターンオフされているため、有機発光素子と第１電源信号ＥＬＶＤＤ（ｔ）との間に電流経路が形成されておらず、実質的には、有機発光素子には電流が流れない。すなわち、非発光となる。

次に、図８ｄに示すように、これは、画素部１３０の各画素１４０に格納されたデータ電圧に対応する電流が各画素に備えられた有機発光素子に提供され、発光が行われる期間である。

すなわち、前記発光期間では、第１電源信号ＥＬＶＤＤ（ｔ）がハイレベル（例えば、１５Ｖ）で印加され、走査信号Ｓｃａｎ（ｎ）はローレベル（例えば、−３Ｖ）が印加され、制御信号ＧＣ（ｔ）はハイレベル（例えば、２０Ｖ）で印加される。

ここで、前記走査信号Ｓｃａｎ（ｎ）がローレベルで印加されることにより、ＮＭＯＳである第１トランジスタＭ１はターンオフされ、これにより、前記データ信号は、前記期間についてどのレベルの電圧で提供されても構わない。

さらに、前記発光ステップも、画素部を構成する各画素に一括して適用される。したがって、発光ステップにおいて印加される信号、すなわち、第１電源信号ＥＬＶＤＤ（ｔ）、走査信号Ｓｃａｎ（ｎ）、制御信号ＧＣ（ｔ）、及びデータ信号Ｄａｔａ（ｔ）は、それぞれ設定されたレベルの電圧値で前記全画素に同時に印加される。

これら信号の印加により、第１トランジスタＭ１はターンオフされ、第２トランジスタＭ２、第３トランジスタＭ３はターンオンされる。

このように、第２及び第３トランジスタのターンオンにより、前記第１電源から有機発光素子のカソード電極までの電流経路が形成され、これにより、前記第２トランジスタＭ２のＶｇｓの電圧値、すなわち、第２トランジスタのゲート電極と第１電極との電圧差に該当する電圧に対応する電流が前記有機発光素子に印加され、これに対応する明るさで発光するのである。

このとき、本発明の実施例の場合、前記Ｖｇｓは、

になり、前記Ｖｇｓに対応して有機発光素子に流れる電流Ｉｏｌｅｄは、「Ｉｏｌｅｄ＝β／２（Ｖｇｓ−Ｖｔｈ）^２」であるため、結果として、本発明の実施例によれば、有機発光素子に流れる電流

は、第２トランジスタＭ２の閾値電圧のばらつきによって発生する問題を克服することができる。

このように、画素部全体の発光が行われた後は、図８ｅに示すように、発光オフステップを行う。

すなわち、図８ｅに示すように、前記発光オフ期間では、第１電源信号ＥＬＶＤＤ（ｔ）がローレベル（例えば、−３Ｖ）で印加され、走査信号Ｓｃａｎ（ｎ）はローレベル（例えば、−３Ｖ）が印加され、制御信号ＧＣ（ｔ）はハイレベル（例えば、２０Ｖ）で印加される。

すなわち、図８ｄの発光期間と比較するとき、前記第１電源信号ＥＬＶＤＤ（ｔ）がハイレベルからローレベル（例えば、−３Ｖ）に変更されたこと以外は同一である。

この場合、有機発光素子のアノード電極は、第２及び第３トランジスタのターンオンにより前記第１電源への電流経路が形成される。したがって、その電圧値は、前記第１電源信号ＥＬＶＤＤ（ｔ）の電圧値である−３Ｖまで次第に低下し、これは、結果として、アノード電極の電圧がカソード電極の電圧以下に低下するため、発光がオフされる。

このように、図８ａないし図８ｅの期間によって１つのフレームが実現され、これは循環し続け、次のフレームを実現する。すなわち、図８ｅの発光オフ期間の後は、再び図８ａのリセット期間が進行するのである。

図９は、図１に示す画素の第２実施例による構成を示す回路図である。

図９に示すように、これは、図６に示す第１実施例と比較すると、画素回路を構成するトランジスタがＰＭＯＳで実現される点で異なる。

この場合、駆動波形は、図６の駆動タイミング図と比較すると、走査信号Ｓｃａｎ（ｎ）及び制御信号ＧＣ（ｔ）の極性が反転して印加され、第１電源信号ＥＬＶＤＤ（ｔ）が固定（例えば、０Ｖ）され、第２電源信号ＥＬＶＳＳ（ｔ）の電圧が時間に応じて変化して提供されるが、これは、図６の第１電源信号ＥＬＶＤＤ（ｔ）の波形を反転させた形になる。

結果として、図９に示す第２実施例は、図６に示す第１実施例と比較すると、トランジスタが、ＮＭＯＳではない、ＰＭＯＳで実現されるものであり、その駆動動作及び原理は、第１実施例と同一であるため、その具体的な説明は省略する。

図９に示すように、本発明の実施例による画素２４０は、有機発光素子ＯＬＥＤと、有機発光素子ＯＬＥＤに電流を供給するための画素回路２４２とを備える。

有機発光素子ＯＬＥＤのカソード電極は画素回路２４２に接続され、アノード電極は第１電源信号ＥＬＶＤＤに接続される。この有機発光素子ＯＬＥＤは、画素回路２４２から供給される電流に対応して所定輝度の光を生成する。

ただし、本発明の実施例の場合、画素部を構成する各画素２４０は、１フレームの一部の期間（上述した（ｃ）ステップ）について走査線Ｓ１〜Ｓｎに走査信号が順次供給されたとき、データ線Ｄ１〜Ｄｍに供給されるデータ信号が供給されるが、１フレームの残りの期間（（ａ）、（ｂ）、（Ｄ）ステップ）については、各走査線Ｓ１〜Ｓｎに印加される走査信号、各画素２４０に印加される第２電源信号ＥＬＶＳＳ、各制御線ＧＣ１〜ＧＣｎに印加される制御信号が同時に一括してそれぞれ定められた所定の電圧レベルで前記各画素２４０に印加される。

そこで、前記各画素２４０に備えられた画素回路２４２は、３つのトランジスタＰＭ１〜ＰＭ３及び１つのキャパシタＣｓｔを備える。

ここで、第１トランジスタＰＭ１のゲート電極は走査線Ｓに接続され、第１電極はデータ線Ｄに接続される。また、第１トランジスタＰＭ１の第２電極は第１ノードＮ１に接続される。

すなわち、前記第１トランジスタＰＭ１のゲート電極には走査信号Ｓｃａｎ（ｎ）が入力され、第１電極にはデータ信号Ｄａｔａ（ｔ）が入力される。

第２トランジスタＰＭ２のゲート電極は第１ノードＮ１に接続され、第１電極は有機発光素子のカソード電極に接続される。また、第２トランジスタＰＭ２の第２電極は、第３トランジスタＰＭ３の第１及び第２電極を介して第２電源信号ＥＬＶＳＳ（ｔ）に接続される。前記第２トランジスタＰＭ２は、駆動トランジスタとしての役割を果たす。

すなわち、前記第３トランジスタＰＭ３のゲート電極は制御線ＧＣに接続され、第１電極は前記第２トランジスタＰＭ２の第２電極に接続され、第２電極は前記第２電源信号ＥＬＶＳＳ（ｔ）に接続される。

これにより、前記第３トランジスタＰＭ３のゲート電極には制御信号ＧＣ（ｔ）が入力され、第２電極には所定のレベルで可変して提供される第２電源信号ＥＬＶＳＳ（ｔ）が入力される。

また、前記有機発光素子のアノード電極は第１電源信号ＥＬＶＤＤ（ｔ）に接続され、前記第２トランジスタＰＭ２のゲート電極、すなわち、第１ノードＮ１と第２トランジスタＰＭ２の第１電極、すなわち、有機発光素子のカソード電極との間にはキャパシタＣｓｔが接続される。

図９に示す実施例の場合、前記第１ないし第３トランジスタＰＭ１〜ＰＭ３は、すべてＰＭＯＳで実現される。

１１０ 走査駆動部、
１２０ データ駆動部、
１３０ 画素部、
１４０、２４０ 画素、
１４２、２４２ 画素回路、
１５０ タイミング制御部、
１６０ 制御線駆動部、
１７０ 第１電源信号（ＥＬＶＤＤ）駆動部。

Claims (23)

1. 走査線、制御線、及びデータ線に接続された画素を備える画素部と、
   前記制御線を介して各画素に制御信号を提供する制御線駆動部と、
   １フレーム期間において前記制御信号と異なる電圧値の電源信号を前記画素部の各画素に印加する電源駆動部と、
   が備えられ、
   前記制御信号及び前記電源信号は、前記画素部に備えられる全画素に対して同時に一括して提供されることを特徴とする有機電界発光表示装置。
2. 前記走査線を介して各画素に走査信号を提供する走査駆動部と、
   前記データ線を介して各画素にデータ信号を提供するデータ駆動部と、
   前記制御線駆動部、電源駆動部、走査駆動部、及びデータ駆動部を制御するタイミング制御部と、
   がさらに備えられることを特徴とする請求項１に記載の有機電界発光表示装置。
3. 前記走査信号は、１フレーム期間の一部の期間について各走査線に順次印加され、前記一部の期間以外の期間では全走査線に対して同時に印加されることを特徴とする請求項２に記載の有機電界発光表示装置。
4. 前記順次印加される走査信号の幅は２水平時間（２Ｈ）として印加され、これに隣接して印加される走査信号が互いに１水平時間（１Ｈ）だけ重畳するように印加されることを特徴とする請求項３に記載の有機電界発光表示装置。
5. 前記データ信号は、前記順次印加された走査信号に対応して各走査線に接続された画素に順次印加され、前記一部の期間以外の期間では各データ線を介して全画素に同時に印加されることを特徴とする請求項３に記載の有機電界発光表示装置。
6. 前記電源信号は、第１電源から印加される第１電源信号ＥＬＶＤＤであることを特徴とする請求項１に記載の有機電界発光表示装置。
7. 前記各画素は、第１トランジスタと、第２トランジスタと、第３トランジスタと、有機発光素子と、キャパシタと、が備えられて構成され、
   前記第１トランジスタのゲート電極が前記走査線に接続され、前記第１トランジスタの第１電極が前記データ線に接続され、前記第１トランジスタの第２電極が第１ノードに接続され、
   前記第２トランジスタのゲート電極が前記第１ノードに接続され、前記第２トランジスタの第１電極が前記有機発光素子のアノード電極に接続され、前記第２トランジスタの第２電極が前記第３トランジスタの第１電極に接続され、
   前記第３トランジスタのゲート電極が前記制御線に接続され、前記第３トランジスタの第２電極が前記第１電源に接続され、
   前記有機発光素子のカソード電極が第２電源に接続され、
   前記キャパシタが前記第２トランジスタのゲート電極と前記第２トランジスタの第１電極との間に接続されることを特徴とする請求項６に記載の有機電界発光表示装置。
8. 前記第１ないし第３トランジスタは、ＮＭＯＳで実現されることを特徴とする請求項７に記載の有機電界発光表示装置。
9. 前記第１電源信号ＥＬＶＤＤ及び前記制御信号がハイレベルで前記画素部に備えられた各画素にすべて印加されたとき、前記各画素は、前記各画素に予め格納されたデータ信号に対応する輝度で同時に発光することを特徴とする請求項６に記載の有機電界発光表示装置。
10. 前記電源信号は、第２電源から印加される第２電源信号ＥＬＶＳＳであることを特徴とする請求項１に記載の有機電界発光表示装置。
11. 前記各画素は、第１トランジスタと、第２トランジスタと、第３トランジスタと、有機発光素子と、キャパシタと、が備えられて構成され、
    前記第１トランジスタのゲート電極が前記走査線に接続され、前記第１トランジスタの第１電極が前記データ線に接続され、前記第１トランジスタの第２電極が第１ノードに接続され、
    前記第２トランジスタのゲート電極が前記第１ノードに接続され、前記第２トランジスタの第１電極が有機発光素子のカソード電極に接続され、前記第２トランジスタの第２電極が第３トランジスタの第１電極に接続され、
    前記第３トランジスタのゲート電極が前記制御線に接続され、前記第３トランジスタの第２電極が前記第２電源に接続され、
    前記有機発光素子のアノード電極が第１電源に接続され、
    前記キャパシタが前記第２トランジスタのゲート電極と第２トランジスタの第１電極との間に接続されることを特徴とする請求項１０に記載の有機電界発光表示装置。
12. 前記第１ないし第３トランジスタは、ＰＭＯＳで実現されることを特徴とする請求項１１に記載の有機電界発光表示装置。
13. 画素部を構成する画素全体に対してそれぞれ所定レベルの電圧値を有する第１電源信号、走査信号、制御信号、およびデータ信号を一括して同時に印加し、前記各画素に印加されたデータ電圧をリセットする第１ステップと、
    前記画素全体に対してそれぞれ所定レベルの電圧値を有する前記第１電源信号、走査信号、制御信号、およびデータ信号を一括して同時に印加し、前記各画素に備えられた駆動トランジスタの閾値電圧を格納する第２ステップと、
    前記画素部の各走査線に接続された各々の画素に対して所定レベルの電圧値を有する前記走査信号が順次印加され、前記順次印加された走査信号に対応して各走査線に接続された画素に前記データ信号が印加される第３ステップと、
    前記画素全体に対してそれぞれ所定レベルの電圧値を有する前記第１電源、走査信号、制御信号を一括して同時に印加し、前記各画素に格納された前記データ電圧に対応する輝度で各々の画素全体が同時に発光する第４ステップと、
    が含まれることを特徴とする有機電界発光表示装置の駆動方法。
14. 前記画素全体に対してそれぞれ所定レベルの電圧値を有する前記第１電源信号、走査信号、制御信号を一括して同時に印加し、前記各画素に備えられた有機発光素子のアノード電極の電圧を低下させて発光をオフにする第５ステップがさらに含まれることを特徴とする請求項１３に記載の有機電界発光表示装置の駆動方法。
15. 前記第１ないし第４ステップによって１つのフレームが実現されることを特徴とする請求項１３に記載の有機電界発光表示装置の駆動方法。
16. 順次進行するフレームについて、ｎ番目のフレームは左眼画像を表示し、ｎ＋１番目のフレームは右眼画像を表示することを特徴とする請求項１５に記載の有機電界発光表示装置の駆動方法。
17. 前記ｎ番目のフレームの発光期間とｎ＋１番目のフレームの発光期間との間の期間の全時間をシャッタ眼鏡の応答時間に同期させるように実現することを特徴とする請求項１６に記載の有機電界発光表示装置の駆動方法。
18. 前記各画素は、第１ＮＭＯＳトランジスタと、第２ＮＭＯＳトランジスタと、第３ＮＭＯＳトランジスタと、有機発光素子と、キャパシタと、が備えられて構成され、
    前記第１ＮＭＯＳトランジスタのゲート電極が前記走査線に接続され、第１ＮＭＯＳトランジスタの第１電極が前記データ線に接続され、第１ＮＭＯＳトランジスタの第２電極が第１ノードに接続され、
    前記第２ＮＭＯＳトランジスタのゲート電極が前記第１ノードに接続され、第２ＮＭＯＳトランジスタの第１電極が有機発光素子のアノード電極に接続され、第２ＮＭＯＳトランジスタの第２電極が前記第３ＮＭＯＳトランジスタの第１電極に接続され、
    前記第３ＮＭＯＳトランジスタのゲート電極が前記制御線に接続され、前記第３ＮＭＯＳトランジスタの第２電極が前記第１電源に接続され、
    前記有機発光素子のカソード電極が第２電源に接続され、
    前記キャパシタが前記第２ＮＭＯＳトランジスタのゲート電極と第２ＮＭＯＳトランジスタの第１電極との間に接続されることを特徴とする請求項１３に記載の有機電界発光表示装置の駆動方法。
19. 前記第１ステップでは、前記第１電源信号がローレベルで印加され、前記走査信号がハイレベルで印加され、前記制御信号がハイレベルで印加されることを特徴とする請求項１８に記載の有機電界発光表示装置の駆動方法。
20. 前記第２ステップでは、前記第１電源信号がハイレベルで印加され、前記走査信号及び制御信号はそれぞれハイレベルで印加されることを特徴とする請求項１８に記載の有機電界発光表示装置の駆動方法。
21. 前記第３ステップでは、前記制御信号がローレベルで印加されることを特徴とする請求項１８に記載の有機電界発光表示装置の駆動方法。
22. 前記第３ステップにおいて、順次印加される走査信号の幅は２水平時間（２Ｈ）として印加され、これに隣接して印加される走査信号が互いに１水平時間（１Ｈ）だけ重畳するように印加されることを特徴とする請求項１８に記載の有機電界発光表示装置の駆動方法。
23. 前記第４ステップにおいては、前記第１電源信号がハイレベルで印加され、前記走査信号はローレベルが印加され、前記制御信号はハイレベルで印加されることを特徴とする請求項１８に記載の有機電界発光表示装置の駆動方法。