JP2016197143A - 表示装置及び表示装置の駆動方法 - Google Patents
表示装置及び表示装置の駆動方法 Download PDFInfo
- Publication number
- JP2016197143A JP2016197143A JP2015076061A JP2015076061A JP2016197143A JP 2016197143 A JP2016197143 A JP 2016197143A JP 2015076061 A JP2015076061 A JP 2015076061A JP 2015076061 A JP2015076061 A JP 2015076061A JP 2016197143 A JP2016197143 A JP 2016197143A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- switch
- gate
- period
- initialization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
- G09G2310/0216—Interleaved control phases for different scan lines in the same sub-field, e.g. initialization, addressing and sustaining in plasma displays that are not simultaneous for all scan lines
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
本発明の一実施形態に係る表示装置及びその駆動方法を、図面を参照して説明する。
図1は、本発明の一実施形態に係る表示装置100の概略図を示す。表示装置100は表示パネル102と、この表示パネル102の動作を制御するコントローラ112とを含んでいる。
図2は、本実施形態に係る表示装置100における画素PXの等価回路を示す。発光素子EMDは第1の電源線PVHと第2の電源線PVLとの間に設けられている。第1の電源線PVHの電位と第2の電源線PVLとには異なる電位が与えられている。例えば、第1の電源線PVHには高電位PVDDが与えられ、第2の電源線PVLには高電位PVDDより低い低電位PVSSが与えられている。
次に、図2で示す画素回路の動作について説明する。本実施形態に係る画素回路の動作は、信号書込期間(信号書込動作)と発光期間(発光動作)を含んでいる。信号書込期間は、さらにソース初期化期間、ゲート初期化期間、オフセットキャンセル期間、映像信号書込期間(含む、移動度キャンセル期間)を含んでいる。
第1の実施形態で示す表示装置100において、オフセットキャンセル期間を複数回設けてもよい。すなわち、表示装置100の駆動方法において、オフセットキャンセル動作を複数回繰り返すことにより、より確実に駆動トランジスタDRTのしきい値電圧に起因する特性ばらつきを補償することができる。以下、本実施形態に係る駆動方法を、タイミングチャートを参照して説明する。
図8は、本実施形態に係る画素回路の動作を説明するタイミングチャートを示す。図8では、表示部110の第k行目及び次行となる第k+1行目の動作について示している。
オフセットキャンセル期間を複数設ける場合において、少なくとも一つのオフセットキャンセル期間と、他のオフセットキャンセル期間とで、駆動トランジスタDRTのドレイン側に印加する電位を異ならせてもよい。
図9は、第1のオフセットキャンセル期間と、第2のオフセットキャンセル期間を有し、それぞれのオフセットキャンセル期間において、駆動トランジスタDRTのドレインに印加する電位を異ならせる場合のタイミングチャートを示す。
本実施形態は、表示部の構成が、図2で示すものと異なる態様の表示装置の一例を示す。本実施形態に係る表示装置100bは、表示部110bにおいて第2のスイッチが複数の画素で共用されている。このような表示装置100の態様を図11に示す。
図12は、本実施形態に係る画素回路の動作を説明するタイミングチャートを示す。図12では、表示部110の第k行目及び次行となる第k+1行目の動作について示している。そして、第k行目と次行となる第k+1行目において、隣接する画素PXが第2のスイッチBCTを共用しているものとする。図12において、第2の走査線SLBの制御信号BGは、第2のスイッチBCTをオンオフする信号を示す。
第k+1行目の画素PX_k+1において、第1の走査線SLA_k+1の制御信号SG_k+1が第1のスイッチSST_k+1をオン状態とする電位(ハイレベルの電位VGH)、第1の制御線SLC_k+1の制御信号RG1_k+1が第3のスイッチRST1_k+1をオフ状態とする電位(ローレベルの電位VGL)、第2の制御線の制御信号RG2_k+1が第4のスイッチRST2_k+1をオン状態とする電位(ハイレベルの電位VGH)となる。第2の走査線SLBの制御信号BGは、第2のスイッチBCTをオフ状態とする電位(ローレベルの電位VGL)となる。このとき、第k行目の画素PX_kでは、第1の走査線SLA_kの制御信号SG_kが第1のスイッチSST_kをオフ状態とする電位(ローレベルの電位VGL)、第1の制御線SLC_kの制御信号RG_1kが第3のスイッチRST1_kをオフ状態とする電位(ローレベルの電位VGL)、第2の制御線の制御信号RG2_kが第4のスイッチRST2_kをオフ状態とする電位(ローレベルの電位VGL)となっている。
Claims (16)
- 第1の電位が与えられる第1の電源線と、前記第1の電位より低電位である第2の電位が与えられる第2の電源線との間に設けられた発光素子と、前記第1の電源線に電気的に接続され前記発光素子に流れる電流を制御する駆動トランジスタと、を含む画素が設けられた表示装置の駆動方法であって、
前記駆動トランジスタに対し、ゲートに前記第1の電位より低電位の初期化電位を与えた状態で、ドレインに前記第1の電源線から前記第1の電位を印加し、
前記駆動トランジスタに対し、ドレインに前記第1の電位より低電位であって前記初期化電位よりも高い電位を印加し、ゲートに映像信号に基づく電位を印加し、
前記駆動トランジスタに対し、ゲートに前記映像信号に基づいた電位を保持した状態で、ドレインに前記第1の電源線から前記第1の電位を印加して、前記発光素子に電流を流すこと、を特徴とする表示装置の駆動方法。 - 前記駆動トランジスタに対し、ゲートに前記第1の電位より低電位の初期化電位を与えた状態で、ドレインに前記第1の電源線から前記第1の電位を印加することを、複数回行う、請求項1に記載の表示装置の駆動方法。
- 前記駆動トランジスタに対し、ゲートに前記第1の電位より低電位の初期化電位を与えた状態で、ドレインに前記第1の電源線から前記第1の電位を印加することで、ゲート−ソース間に前記初期化電位から前記駆動トランジスタのしきい値電圧分変化した電圧を保持させる、請求項1又は2に記載の表示装置の駆動方法。
- 前記駆動トランジスタに対し、ゲートに前記第1の電位より低電位の初期化電位を与えた状態で、ドレインに前記第1の電源線から前記第1の電位を印加した後、
前記駆動トランジスタに対し、ゲートに前記第1の電位より低電位の初期化電位を与えた状態で、ドレインに前記第1の電位より低電位であって前記初期化電位よりも高い電位を印加する、請求項1に記載の表示装置の駆動方法。 - 前記駆動トランジスタに対し、ゲートに前記第1の電位より低電位の初期化電位を与えた状態で、ドレインに前記第1の電位より低電位であって前記初期化電位よりも高い電位を印加することを、複数回行う、請求項4に記載の表示装置の駆動方法。
- 第1の電位が与えられる第1の電源線と、前記第1の電位より低電位である第2の電位が与えられる第2の電源線との間に設けられた発光素子と、前記発光素子と前記第1の電源線との間に設けられ、前記発光素子とソースが電気的に接続される駆動トランジスタと、映像信号及び初期化信号が与えられる信号線と前記駆動トランジスタのゲートとの電気的接続を制御する第1のスイッチと、前記第1の電源線と前記駆動トランジスタのドレインとの電気的接続を制御する第2のスイッチと、を含む画素を有する表示装置の駆動方法であって、
ソース初期化期間において、前記第1のスイッチ及び前記第2のスイッチをオフにして、前記駆動トランジスタのドレインに第1のリセット電位を与え、
前記ソース初期化期間に続くゲート初期化期間において、前記第1のスイッチをオン及び前記第2のスイッチをオフにして、前記信号線から前記駆動トランジスタのゲートに前記第1のリセット電位より高い電位の初期化信号を与え、
前記ゲート初期化期間に続くオフセットキャンセル期間において、前記第1のスイッチ及び前記第2のスイッチをオンにして、前記駆動トランジスタのゲートに初期化信号を与え、かつ前記第1の電源線から前記駆動トランジスタに電流を流してソース電位を高電位側にシフトさせ、
前記オフセットキャンセル期間に続く映像信号書込期間において、前記第1のスイッチをオン及び前記第2のスイッチをオフにして、前記駆動トランジスタのゲートに映像信号電位を与え、かつ前記駆動トランジスタのドレインに前記第1のリセット電位より高く前記第1の電源線の電位より低い第2のリセット電位を与え、
前記映像信号書込期間に続く表示期間において、前記第1のスイッチをオフ及び前記第2のスイッチをオンにして、前記第1の電源線から前記発光素子に前記駆動トランジスタのゲート電位に応じた電流を流すことを特徴とする表示装置の駆動方法。 - 前記ゲート初期化期間に続く前記オフセットキャンセル期間において、前記第1のスイッチ及び前記第2のスイッチをオンにして、前記駆動トランジスタのゲートに初期化信号を与え、かつ前記第1の電源線から前記駆動トランジスタに電流を流す動作を複数回行う、請求項6に記載の表示装置の駆動方法。
- 前記画素が行方向及び列方向に配列されており、
前記ソース初期化期間、前記ゲート初期化期間、前記オフセットキャンセル期間が、隣接する2行で同時に行われる、請求項6に記載の表示装置の駆動方法。 - 第1の電位が与えられる第1の電源線と、前記第1の電位より低電位である第2の電位が与えられる第2の電源線との間に設けられた発光素子と、前記発光素子と前記第1の電源線との間に設けられ、前記発光素子とソースが電気的に接続される駆動トランジスタと、映像信号及び初期化信号が与えられる信号線と前記駆動トランジスタのゲートとの電気的接続を制御する第1のスイッチと、前記第1の電源線と前記駆動トランジスタのドレインとの電気的接続を制御する第2のスイッチと、を含む画素を有する表示装置の駆動方法であって、
ソース初期化期間において、前記第1のスイッチ及び前記第2のスイッチをオフにして、前記駆動トランジスタのドレインに第1のリセット電位を与え、
前記ソース初期化期間に続くゲート初期化期間において、前記第1のスイッチをオン及び前記第2のスイッチをオフにして、前記信号線から前記駆動トランジスタのゲートに前記第1のリセット電位より高い電位の初期化信号を与え、
前記ゲート初期化期間に続く第1のオフセットキャンセル期間において、前記第1のスイッチ及び前記第2のスイッチをオンにして、前記駆動トランジスタのゲートに初期化信号を与え、かつ前記第1の電源線から前記駆動トランジスタに電流を流してソース電位を高電位側にシフトさせ、
前記第1のオフセットキャンセル期間に続く第2のオフセットキャンセル期間において、前記第1のスイッチをオン及び前記第2のスイッチをオフにして、前記前記駆動トランジスタのゲートに初期化信号を与え、かつ前記駆動トランジスタのドレインに前記第1のリセット電位より高く前記第1の電源線の電位より低い第2のリセット電位を与え、
前記第2のオフセットキャンセル期間に続く映像信号書込期間において、前記第1のスイッチをオン及び前記第2のスイッチをオフにして、前記駆動トランジスタのゲートに映像信号電位を与え、かつ前記駆動トランジスタのドレインに前記第1のリセット電位より高く前記第1の電源線の電位より低い第2のリセット電位を与え、
前記映像信号書込期間に続く表示期間において、前記第1のスイッチをオフ及び前記第2のスイッチをオンにして、前記第1の電源線から前記発光素子に前記駆動トランジスタのゲート電位に応じた電流を流すことを特徴とする表示装置の駆動方法。 - 前記ゲート初期化期間に続く前記第1のオフセットキャンセル期間において、前記第1のスイッチ及び前記第2のスイッチをオンにして、前記駆動トランジスタのゲートに初期化信号を与え、かつ前記第1の電源線から前記駆動トランジスタに電流を流す動作を複数回行う、請求項9に記載の表示装置の駆動方法。
- 前記第1のオフセットキャンセル期間に続く前記第2のオフセットキャンセル期間において、前記第1のスイッチをオン及び前記第2のスイッチをオフにして、前記前記駆動トランジスタのゲートに初期化信号を与え、かつ前記駆動トランジスタのドレインに前記第1のリセット電位より高く前記第1の電源線の電位より低い第2のリセット電位を与える動作を複数回行う、請求項9に記載の表示装置の駆動方法。
- 前記画素が行方向及び列方向に配列されており、
前記ソース初期化期間、前記ゲート初期化期間、前記オフセットキャンセル期間が、隣接する2行で同時に行われる、請求項9に記載の表示装置の駆動方法。 - 第1の電位が与えられる第1の電源線と、前記第1の電位より低電位である第2の電位が与えられる第2の電源線との間に設けられた発光素子と、前記発光素子と前記第1の電源線との間に設けられ、前記発光素子とソースが電気的に接続される駆動トランジスタと、映像信号及び初期化信号が与えられる信号線と前記駆動トランジスタのゲートとの電気的接続を制御する第1のスイッチと、前記第1の電源線と前記駆動トランジスタのドレインとの電気的接続を制御する第2のスイッチと、を含む画素と、
前記第1のスイッチ及び前記第2のスイッチのオンオフ動作を制御し、前記信号線に前記映像信号及び初期化信号を与え、前記駆動トランジスタに第1のリセット電位及び第2のリセット電位を与える駆動回路と、を有し、
前記第1のスイッチ及び前記第2のスイッチをオフにして、前記駆動トランジスタのドレインに前記第1のリセット電位を与えるソース初期化期間と、
前記ソース初期化期間に続き、前記第1のスイッチをオン及び前記第2のスイッチをオフにして、前記信号線から前記駆動トランジスタのゲートに前記第1のリセット電位より高い電位の初期化信号を与えるゲート初期化期間と、
前記ゲート初期化期間に続き、前記第1のスイッチ及び前記第2のスイッチをオンにして、前記駆動トランジスタのゲートに初期化信号を与え、かつ前記第1の電源線から前記駆動トランジスタに電流を流してソース電位を高電位側にシフトさせる第1のオフセットキャンセル期間と、
前記第1のオフセットキャンセル期間に続き、前記第1のスイッチをオン及び前記第2のスイッチをオフにして、前記駆動トランジスタのゲートに映像信号電位を与え、かつ前記駆動トランジスタのドレインに前記第1のリセット電位より高く前記第1の電源線の電位より低い前記第2のリセット電位を与える映像信号書込期間と、
前記映像信号書込期間に続き、前記第1のスイッチをオフ及び前記第2のスイッチをオンにして、前記第1の電源線から前記発光素子に前記駆動トランジスタのゲート電位に応じた電流を流す表示期間と、が設けられていることを特徴とする表示装置。 - 前記オフセットキャンセル期間は、前記第1のスイッチ及び前記第2のスイッチをオンにして、前記駆動トランジスタのゲートに初期化信号を与え、かつ前記第1の電源線から前記駆動トランジスタに電流を流す動作を複数回行う、請求項13に記載の表示装置。
- 前記第1のオフセットキャンセル期間に加え、前記第1のスイッチをオン及び前記第2のスイッチをオフにして、前記前記駆動トランジスタのゲートに初期化信号を与え、かつ前記駆動トランジスタのドレインに前記第1のリセット電位より高く前記第1の電源線の電位より低い第2のリセット電位を与える第2のオフセットキャンセル期間を有する、請求項13に記載の表示装置。
- 前記画素が行方向及び列方向に配列されており、
前記ソース初期化期間、前記ゲート初期化期間、前記第1のオフセットキャンセル期間、前記第2のオフセットキャンセル期間が、隣接する2行で同時に行われる、請求項13に記載の表示装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015076061A JP2016197143A (ja) | 2015-04-02 | 2015-04-02 | 表示装置及び表示装置の駆動方法 |
US15/083,874 US9990881B2 (en) | 2015-04-02 | 2016-03-29 | Display device and driving method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015076061A JP2016197143A (ja) | 2015-04-02 | 2015-04-02 | 表示装置及び表示装置の駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016197143A true JP2016197143A (ja) | 2016-11-24 |
Family
ID=57017383
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015076061A Pending JP2016197143A (ja) | 2015-04-02 | 2015-04-02 | 表示装置及び表示装置の駆動方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9990881B2 (ja) |
JP (1) | JP2016197143A (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105427798B (zh) * | 2016-01-05 | 2018-02-06 | 京东方科技集团股份有限公司 | 一种像素电路、显示面板及显示装置 |
CN106448555B (zh) * | 2016-12-16 | 2019-11-12 | 上海天马有机发光显示技术有限公司 | 有机发光显示面板及其驱动方法、有机发光显示装置 |
KR102655009B1 (ko) * | 2016-12-28 | 2024-04-04 | 엘지디스플레이 주식회사 | 전계발광 표시장치 |
CN106531085B (zh) * | 2017-01-05 | 2019-05-24 | 上海天马有机发光显示技术有限公司 | 有机发光显示面板及其驱动方法、有机发光显示装置 |
KR102527793B1 (ko) | 2017-10-16 | 2023-05-04 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동 방법 |
KR102523646B1 (ko) | 2017-11-01 | 2023-04-21 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동 방법 |
US10902793B2 (en) * | 2018-09-12 | 2021-01-26 | Lg Display Co., Ltd. | Gate driver circuit outputting a plurality of emission signals having different delay times or pulse widths or combinations thereof |
CN109584804B (zh) * | 2019-01-08 | 2020-12-29 | 昆山国显光电有限公司 | 像素电路及其驱动方法、显示装置 |
KR20220115765A (ko) * | 2021-02-10 | 2022-08-18 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 구동 방법 |
US20230317000A1 (en) * | 2022-03-31 | 2023-10-05 | Meta Platforms Technologies, Llc | Subpixels with reduced dimensions by using shared switching transistors |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010085475A (ja) * | 2008-09-29 | 2010-04-15 | Sony Corp | 表示パネルモジュール及び電子機器 |
JP2011034038A (ja) * | 2009-08-03 | 2011-02-17 | Samsung Mobile Display Co Ltd | 有機電界発光表示装置及びその駆動方法 |
JP2011145622A (ja) * | 2010-01-18 | 2011-07-28 | Toshiba Mobile Display Co Ltd | 表示装置および表示装置の駆動方法 |
JP2014085384A (ja) * | 2012-10-19 | 2014-05-12 | Japan Display Inc | 表示装置及び表示装置の駆動方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010039435A (ja) * | 2008-08-08 | 2010-02-18 | Sony Corp | 表示パネルモジュール及び電子機器 |
TWI511113B (zh) * | 2012-10-19 | 2015-12-01 | Japan Display Inc | Display device |
-
2015
- 2015-04-02 JP JP2015076061A patent/JP2016197143A/ja active Pending
-
2016
- 2016-03-29 US US15/083,874 patent/US9990881B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010085475A (ja) * | 2008-09-29 | 2010-04-15 | Sony Corp | 表示パネルモジュール及び電子機器 |
JP2011034038A (ja) * | 2009-08-03 | 2011-02-17 | Samsung Mobile Display Co Ltd | 有機電界発光表示装置及びその駆動方法 |
JP2011145622A (ja) * | 2010-01-18 | 2011-07-28 | Toshiba Mobile Display Co Ltd | 表示装置および表示装置の駆動方法 |
JP2014085384A (ja) * | 2012-10-19 | 2014-05-12 | Japan Display Inc | 表示装置及び表示装置の駆動方法 |
Also Published As
Publication number | Publication date |
---|---|
US9990881B2 (en) | 2018-06-05 |
US20160293103A1 (en) | 2016-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10529280B2 (en) | Display device | |
JP2016197143A (ja) | 表示装置及び表示装置の駆動方法 | |
CN105513539B (zh) | 像素电路及其驱动方法以及显示装置 | |
CN101572055B (zh) | 显示装置和显示装置驱动方法 | |
US9886910B2 (en) | Display device and method of driving display device | |
US8730134B2 (en) | Pixel circuit and display device | |
US20160286622A1 (en) | Oled driving compensation circuit and driving method thereof | |
JP2012255875A5 (ja) | ||
US10891898B2 (en) | Pixel circuit for top-emitting AMOLED panel and driving method thereof | |
US20080117146A1 (en) | Pixel circuit, display device, and method of manufacturing pixel circuit | |
JP2009271337A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
CN102820005A (zh) | 显示装置、像素电路、电子设备和显示装置的驱动方法 | |
US10565930B2 (en) | Power configuration structure and method for top-emitting AMOLED panel | |
JP2016062076A (ja) | 画素回路、その駆動方法及び表示装置 | |
JP5899292B2 (ja) | 画素駆動回路及びディスプレイ装置 | |
JP7253796B2 (ja) | 画素回路、及び、表示装置 | |
US9997109B2 (en) | Display device with reduced number of transistors and its driving method | |
JP2008145647A (ja) | 表示装置とその駆動方法 | |
JP2012237931A (ja) | アクティブマトリクス型有機発光表示装置 | |
KR102045346B1 (ko) | 표시패널 및 이를 포함하는 유기전계 발광표시장치 | |
JP2009115839A (ja) | アクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法 | |
CN111344774B (zh) | 像素电路、显示装置和电子设备 | |
US11222593B2 (en) | Pixel circuit for top-emitting AMOLED panel and driving method thereof | |
US9679518B2 (en) | Display device | |
JP2009244528A (ja) | 表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180319 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190129 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190326 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190611 |