JP4760840B2 - El表示パネル、電子機器及びel表示パネルの駆動方法 - Google Patents

El表示パネル、電子機器及びel表示パネルの駆動方法 Download PDF

Info

Publication number
JP4760840B2
JP4760840B2 JP2008047180A JP2008047180A JP4760840B2 JP 4760840 B2 JP4760840 B2 JP 4760840B2 JP 2008047180 A JP2008047180 A JP 2008047180A JP 2008047180 A JP2008047180 A JP 2008047180A JP 4760840 B2 JP4760840 B2 JP 4760840B2
Authority
JP
Japan
Prior art keywords
potential
reverse bias
transistor
voltage
organic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008047180A
Other languages
English (en)
Other versions
JP2009204887A (ja
Inventor
哲郎 山本
勝秀 内野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2008047180A priority Critical patent/JP4760840B2/ja
Priority to US12/320,967 priority patent/US8274454B2/en
Priority to TW098104193A priority patent/TW200949802A/zh
Priority to KR1020090014727A priority patent/KR20090093826A/ko
Priority to CN2009100046396A priority patent/CN101520986B/zh
Publication of JP2009204887A publication Critical patent/JP2009204887A/ja
Application granted granted Critical
Publication of JP4760840B2 publication Critical patent/JP4760840B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0819Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0233Improving the luminance or brightness uniformity across the screen
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/04Maintaining the quality of display appearance
    • G09G2320/043Preventing or counteracting the effects of ageing
    • G09G2320/045Compensation of drifts in the characteristics of light emitting or modulating elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

この明細書で説明する発明は、アクティブマトリクス駆動方式で駆動制御されるEL表示パネル及びその駆動技術に関する。なお、この明細書で提案する発明は、EL表示パネル、電子機器及びEL表示パネルの駆動方法としての側面も有する。
図1に、アクティブマトリクス駆動型の有機ELパネルに一般的な回路ブロック構成を示す。図1に示すように、有機ELパネル1は、画素アレイ部3と、その駆動回路である信号書込制御線駆動部5及び水平セレクタ7で構成される。なお、画素アレイ部3には、信号線DTLと書込制御線WSLの各交点に画素回路9が配置される。
ところで、有機EL素子は電流発光素子である。このため、有機ELパネルでは、各画素に対応する有機EL素子に流れる電流量の制御により階調を制御する駆動方式が採用される。
図2に、この種の画素回路9のうち最も単純な回路構成の一つを示す。この画素回路9は、薄膜トランジスタT1、T2及び保持容量Csで構成される。以下、薄膜トランジスタT1を「サンプリングトランジスタT1」といい、薄膜トランジスタT2を「駆動トランジスタT2」という。
サンプリングトランジスタT1は、対応画素の階調に対応する信号電位Vsig の保持容量Csへの書き込みを制御するNチャネル型の薄膜トランジスタである。また、駆動トランジスタT2は、保持容量Csに保持された信号電位Vsig に応じて定まるゲート・ソース間電圧Vgsに基づいて駆動電流Idsを有機EL素子OLEDに供給するPチャネル型の薄膜トランジスタである。
図2の場合、駆動トランジスタT2のソース電極は、電源電位Vccが固定的に印加されている電源線に接続され、常に飽和領域で動作する。すなわち、駆動トランジスタT2は、信号電位Vsig に応じた大きさの駆動電流を有機EL素子OLEDに供給する定電流源として動作する。この際、駆動電流Idsは次式で与えられる。
Ids=k・μ・(Vgs−Vth)2/2
因みに、μは、駆動トランジスタT2の多数キャリアの移動度である。また、Vthは、駆動トランジスタT2の閾値電圧である。また、kは、(W/L)・Coxで与えられる係数である。ここで、Wはチャネル幅、Lはチャネル長、Coxは単位面積当たりのゲート容量である。
なお、この構成の画素回路の場合、図3に示す有機EL素子のI−V特性の経時変化に伴って、駆動トランジスタT2のドレイン電圧が変化する特性があることが知られている。しかし、ゲート・ソース間電圧Vgsは一定に保たれるので、有機EL素子に供給される電流量には変化が無く、発光輝度を一定に保つことができる。
以下に、アクティブマトリクス駆動方式を採用する有機ELパネルディスプレイに関する文献を例示する。
特開2003−255856号公報 特開2003−271095号公報 特開2004−133240号公報 特開2004−029791号公報 特開2004−093682号公報
ところで、薄膜プロセスの種類によっては図2に示す回路構成を採用できない場合がある。すなわち、現在の薄膜プロセスでは、Pチャネル型の薄膜トランジスタを採用できない場合がある。このような場合、駆動トランジスタT2をNチャネル型薄膜トランジスタに置き換えることになる。
図4に、この種の画素回路の構成を示す。この場合、駆動トランジスタT12のソース電極は有機EL素子OLEDの陽極(アノード)端子に接続される。ただし、この画素回路11の場合には、有機EL素子のI−V特性の経時変化に伴ってゲート・ソース間電圧Vgsが変動する問題がある。このゲート・ソース間電圧Vgsの変動は、駆動電流量を変化させ、発光輝度を変化させてしまう。
この他、各画素回路11を構成する駆動トランジスタT12の閾値及び移動度は、画素毎に異なっている。この駆動トランジスタT12の閾値や移動度の違いは、駆動電流値のバラツキとなって出現し、発光輝度が画素毎に変化する原因となる。
従って、Nチャネル型薄膜トランジスタで構成される駆動トランジスタの特性バラツキを防ぐ回路構成を採用する有機ELパネル1の画素回路21とその駆動回路との接続関係を図5に示す。
画素回路21は、Nチャネル型の薄膜トランジスタT21、T22、T23、T24、T25と保持容量Csとで構成される。
なお、薄膜トランジスタT21(以下、「第1のサンプリングトランジスタT21」という。)は、信号電位Vsig の書き込みを制御するスイッチとして動作する。薄膜トランジスタT22(以下、「第2のサンプリングトランジスタT22」という。)は、オフセット信号電位Vofs の書き込みを制御するスイッチとして動作する。
薄膜トランジスタT23(以下、「第1のスイッチングトランジスタT23」という。)は、薄膜トランジスタT25に対する電源電位Vccの供給を制御するスイッチとして動作する。薄膜トランジスタT24(以下、「第2のスイッチングトランジスタT24」という。)は、薄膜トランジスタT25に対する初期化電位Vssの供給を制御するスイッチとして動作する。
薄膜トランジスタT25(以下、「駆動トランジスタT25」という。)は、オン動作時に、有機EL素子OLEDに駆動電流量を供給する定電流源として動作する。
画素回路21の駆動には、信号書込制御線駆動部23、オフセット信号線駆動部25、給電制御スイッチ駆動部27、初期化制御スイッチ駆動部29、水平セレクタ31が用いられる。
信号書込制御線駆動部23は、第1のサンプリングトランジスタT21をオン・オフ制御する駆動回路である。
オフセット信号線駆動部25は、第2のサンプリングトランジスタT22をオン・オフ制御する駆動回路である。
給電制御スイッチ駆動部27は、第1のスイッチングトランジスタT23をオン・オフ制御する駆動回路である。
初期化制御スイッチ駆動部29は、第2のスイッチングトランジスタT24をオン・オフ制御する駆動回路である。
水平セレクタ31は、各信号線DTLに画素データDinに応じた信号電位Vsig を印加する駆動回路である。
図6に、これら駆動回路を用いた画素回路の駆動動作例を示す。
まず、発光状態における画素回路内の動作状態を図7に示す。このとき、第1のスイッチングトランジスタT23のみがオン状態である(図6(t1))。一方、駆動トランジスタT25は飽和領域で動作し、そのゲート・ソース間電圧Vgsで定まる大きさの駆動電流Idsを有機EL素子OLEDに供給する。
次に、非発光状態の動作状態を説明する。非発光状態は、第1のスイッチングトランジスタT23がオフ制御されることで開始される(図6(t2))。すなわち、薄膜トランジスタT21〜T24の全てがオフ制御されることで開始される。この動作により、有機EL素子OLEDに対する駆動電流Idsの供給が遮断され、有機EL素子OLEDのアノード電位Vel(駆動トランジスタT25のソース電位Vs)が低下する。
なお、アノード電位Velの低下は、有機EL素子OLEDの閾値電圧Vthelとカソード電位Vcat の和に対応する電位に達した時点で停止する。因みに、駆動トランジスタT25のゲート電極は自由端であるので、アノード電位Velの低下に連動してゲート電位Vgも同様に低下する。
この後、第2のサンプリングトランジスタT22と第2のスイッチングトランジスタT24がオン状態に切り替わることで閾値補正準備動作が開始される(図6(t3))。
図8に、この時点での画素回路内の接続状態を示す。この際、駆動トランジスタT25のゲート電位Vgはオフセット信号電位Vofs 、ソース電位Vsは初期化電位Vssに制御される。すなわち、駆動トランジスタT25のゲート・ソース間電圧VgsはVofs −Vssに制御される。この電圧は、閾値電圧Vthより大きい値に設定されている。従って、Vofs −Vssに応じた大きさの駆動電流Ids’が電源線(Vcc)から初期化電位線Vssに流れる。
ただし、この駆動電流Ids’が有機EL素子OLEDに流れてしまうと、信号電位Vsig とは関係のない輝度で発光してしまう。そこで、有機EL素子OLEDの非発光状態が保たれるように、オフセット信号電位Vofs と初期化電位Vssを設定する。
すなわち、有機EL素子OLEDのアノード電位Velが有機EL素子OLEDの閾値電圧Vthelとカソード電圧Vcat の和よりも小さくなるように初期化電位Vssを設定する。なお、第2のサンプリングトランジスタT22と第2のスイッチングトランジスタT24はいずれを先にオン制御しても良い。
次に、第2のサンプリングトランジスタT22をオン制御した状態のまま、第2のスイッチングトランジスタT24だけをオフ制御し、続いて第1のスイッチングトランジスタT23をオン制御する(図6(t4))。図9に、この時点における画素回路内の動作状態を示す。なお図9では、有機EL素子OLEDをダイオードと容量の等価回路で示す。
この際、Vel≦Vcat +Vthel(有機EL素子OLEDのリーク電流が駆動トランジスタT25に流れる電流よりもかなり小さい)である限り、駆動トランジスタT25の電流は、保持容量Csと有機EL素子OLEDの寄生容量Celを充電するのに使われる。
この充電動作により、アノード電位Velは時間の経過と共に上昇する。図10に、この動作中における駆動トランジスタT25のソース電位Vsの時間変化を示す。
なお、この電位の上昇は、駆動トランジスタT25のゲート・ソース間電圧Vgsがその閾値電圧Vthに達した時点で終了する。この時、アノード電位Velは、Vel=Vofs −Vth≦Vcat +Vthelを満たす。この動作が、駆動トランジスタT25の閾値補正動作である。この後、第1のスイッチングトランジスタT23が先にオフ制御され、続いて第2のサンプリングトランジスタT22がオフ制御される。
オフ制御をこの順番に実行することにより、駆動トランジスタT25のゲート電位Vgの変動を抑えることができる。
次に、第1のサンプリングトランジスタT21だけをオン制御し、信号書込兼移動度補正動作を開始する(図6(t5))。図11に、この時点における画素回路内の状態を示す。このとき、駆動トランジスタT25のゲート・ソース間電圧Vgsは、次式で与えられる。
Vgs={Cel/(Cel+Cs+Ctr)}・(Vsig −Vofs )+Vth
因みに、Celは有機EL素子OLEDの寄生容量であり、Ctrは駆動トランジスタT25の寄生容量であり、Csは保持容量である。
ただし、CelはCsやCtrに比べて大きい。従って、ゲート・ソース間電圧Vgsは、ほぼVsig +Vthで与えられる。
この状態で、第1のスイッチングトランジスタT23をオン制御する(図6(t6))。この場合も、駆動トランジスタT25のソース電位Vsが有機EL素子OLEDの閾値電圧Vthelとカソード電位Vcat の和を越えなければ(有機EL素子OLEDのリーク電流が駆動トランジスタT25に流れる電流よりかなり小さければ)、駆動トランジスタT25に流れる電流は保持容量Csと有機EL素子OLEDの寄生容量Celの充電に使用される。
図12に、この時点における画素回路内の動作状態を示す。なお、この時点で、駆動トランジスタT25の閾値補正動作は既に完了している。このため、駆動トランジスタT25に流れる電流は、移動度μを反映した値になる。
具体的には、移動度μが大きい駆動トランジスタT25の電流量は大きくなり、ソース電位Vsの上昇も早くなる。
一方、移動度が小さい駆動トランジスタT25の電流量は小さくなり、ソース電位Vsの上昇は遅くなる。
図13に、駆動トランジスタT25のソース電圧Vsと時間との関係を示す。結果的に、駆動トランジスタT25のゲート・ソース間電圧Vgsは、移動度μを反映して小さくなり、一定時間経過後には完全に移動度を補正したゲート・ソース間電圧Vgsに収束する。
この信号書込兼移動度補正動作の終了後、第1のサンプリングトランジスタT21をオフ制御し、駆動トランジスタT25のゲート電極を自由端に制御する。これに伴い、駆動トランジスタT25の駆動電流Ids’は有機EL素子OLEDへと流れ、駆動電流値に応じた輝度での発光が開始される。なお、駆動トランジスタT25のソース電位Vsは、有機EL素子OLEDに流れる駆動電流値に応じた電圧Vx まで上昇する(図6(t7))。
図14に、この時点における画素回路の動作状態を示す。
なお、説明した回路例の場合も、有機EL素子OLEDのI−V特性自体は、発光時間が長くなのに従い変化する。すなわち、電圧Vxも変化する。
しかし、この回路構成の場合には、駆動トランジスタT25のゲート・ソース間電圧Vgsが一定値に保たれるので、有機EL素子OLEDに流れる電流値が変化されずに済む。
すなわち、経時変化に伴って有機EL素子OLEDのI−V特性が変化しても、一定電流Ids’が常に流れ続けることになり、有機EL素子OLEDの輝度を一定に保つことができる。
確かに、図5に示す画素回路21は、有機EL素子OLEDの特性変動に対して有効に機能する。
しかし、他の理由により、経時変化による輝度変化の可能性がある。それは、画素回路21を構成する薄膜トランジスタT21〜T25の閾値電圧の変動である。
図15に、薄膜トランジスタの閾値電圧が有する一般的なバイアス特性を示す。図15(A)は正バイアスをゲート電極に印加し続けた場合の特性変化を示し、図15(B)は負バイアスをゲート電極に印加し続けた場合の特性変化を示す。
図15に示すように、薄膜トランジスタには、正バイアスの継続時に閾値電圧Vthが正方向に移動する特性が認められ、負バイアスの継続時に閾値電圧Vthが負方向に移動する特性が認められる。
図5に示す回路構成の場合、薄膜トランジスタT21〜T24には、1フレーム内に正バイアスと負バイアスが交互に印加される。従って、閾値電圧Vthの変動は大きくない。
しかし、駆動トランジスタT25だけは、常に正バイアスが印加された状態で駆動される。結果的に、駆動トランジスタT25の閾値電圧Vthだけは正方向に大きく変動してしまう。特に、駆動トランジスタT25の形成にアモルファスシリコンプロセスが用いられている場合、時間の経過に伴って閾値電圧Vthの変動量が非常に大きくなり易い。
一方、図5に示す画素回路21の場合、駆動トランジスタT25の閾値補正動作に先立って、駆動トランジスタT25のゲート・ソース間電圧Vgsを閾値電圧Vth以上に制御する必要がある。
なぜなら、ゲート・ソース間電圧Vgsが閾値電圧以下であると、電流はリーク電流しか流れなくなるため駆動トランジスタT25のゲート・ソース間電圧VgsはVofs−Vssからほとんど変化しないためである。ところが、このように閾値電圧Vthが大きく変動すると、閾値補正の前提条件を満たさなくなるおそれがあり、閾値補正動作が正常に実行できなくなる。
そこで、図16(t2)に示すように、非発光期間の開始時の駆動トランジスタT25に負バイアスを印加し、閾値電圧の変動を少しでも小さくする駆動方式の適用が考えられる。なお、図16の場合には、この期間に第2のサンプリングトランジスタT22をオン制御して駆動トランジスタT25のゲート電位Vgをオフセット電位Vofs に制御することで実行する。
ただし、図16に示す駆動方式では、白表示時も黒表示時も逆バイアスの値は常に同じ値に固定される。すなわち、黒表示時の場合でも白表示時の場合でも閾値電圧Vthの負方向への変動量は同じである。一方で、閾値電圧Vthの正方向への変動量は、白表示時と黒表示時とで異なっている。このため、図5に示す画素回路21にあっても、時間の経過に伴う焼き付きの発生を原理的には避け得ない問題がある。
そこで、発明者らは、アクティブマトリクス駆動方式に対応した画素構造を有するEL表示パネルに、各画素の階調値を反映した逆バイアス電位を発生する逆バイアス電位発生部と、非発光期間にある画素回路を構成する駆動トランジスタのゲート電極に、逆バイアス電位を印加する電圧印加部とを搭載する仕組みを提案する。
ここで、高輝度に対応する逆バイアス電圧は、低輝度に対応する逆バイアス電圧よりも大きな電圧に設定されることが望ましい。高輝度ほど閾値電圧の正方向への移動量が大きくなるので、これを打ち消すには負方向への移動量を大きくする必要があるためである。
なお、逆バイアス電位の印加は、専用線を通じて実行しても良いし、信号電位を印加する信号線を共用して実行しても良い。因みに、信号線を共用する場合には、信号線に逆バイアス電位と信号電位を時分割で供給すれば良い。
また、1フレーム期間内に占める発光期間長の割合が切り替え可能な場合、逆バイアス電位の変動幅が、発光期間の割合に反比例するように設定されることが望ましい。すなわち、発光期間の割合が長い場合(消灯期間が短い場合)には逆バイアス電位の変動幅を大きくし、発光期間の割合が短い場合(消灯期間が長い場合)には逆バイアス電位の変動幅を小さくすることが望ましい。このような制御を実行すれば、閾値電圧Vthの正方向への変動量と負方向への変動量とをバランスを図ることができる。
また、発明者らは、前述した駆動技術を採用するEL表示パネルを搭載した電子機器を提案する。
ここで、電子機器は、EL表示パネルと、システム全体の動作を制御するシステム制御部と、システム制御部に対する操作入力を受け付ける操作入力部とで構成する。
発明者らの提案する発明では、各画素の階調値を反映して逆バイアス電位(結果的に、逆バイアス電圧)が設定されるため、1フレーム内における閾値電圧の変動量を互いに打ち消すように設定できる。すなわち、駆動トランジスタの閾値電圧に経時変化が生じない又は経時変化が極めて小さくなるように制御できる。結果的に、画素間での輝度ムラの生じ難いEL表示パネルを実現できる。
以下、発明を、アクティブマトリクス駆動型の有機ELパネルに適用する場合について説明する。
なお、本明細書で特に図示又は記載されない部分には、当該技術分野の周知又は公知技術を適用する。また以下に説明する形態例は、発明の一つの形態例であって、これらに限定されるものではない。
(A)外観構成
なお、この明細書では、画素アレイ部と駆動回路とを同じ半導体プロセスを用いて同じ基板上に形成した表示パネルだけでなく、例えば特定用途向けICとして製造された駆動回路を画素アレイ部の形成された基板上に実装したものも有機ELパネルと呼ぶ。
図17に、有機ELパネルの外観構成例を示す。有機ELパネル41は、支持基板43のうち画素アレイ部の形成領域に対向部45を貼り合わせた構造を有している。
支持基板43は、ガラス、プラスチックその他の基材で構成され、その表面に有機EL層や保護膜等を積層した構造を有している。対向部45は、ガラス、プラスチックその他の透明部材を基材とする。なお、有機ELパネル41には、外部から支持基板43に信号等を入出力するためのFPC(フレキシブルプリントサーキット)47が配置される。
(B)形態例1
(B−1)システム構成
以下では、信号電位Vsig に応じて逆バイアス電圧を可変することができる有機ELパネル41の形態例を説明する。
図18に、有機ELパネル41のシステム構成例を示す。図18に示す有機ELパネル41は、画素アレイ部51と、その駆動回路である信号書込制御線駆動部53、オフセット信号線駆動部55、給電制御スイッチ駆動部57、初期化制御スイッチ駆動部59、水平セレクタ61、タイミングジェネレータ63で構成される。
画素アレイ部51は、信号線DTLと書込制御線WSLとの各交点位置にサブ画素を配置したマトリクス構造を有している。因みに、サブ画素は1画素を構成する画素構造の最小単位である。例えばホワイトユニットとしての1画素は、有機EL材料の異なる3つのサブ画素(R、G、B)で構成される。
図19に、サブ画素に対応する画素回路71と各駆動回路との接続関係を示す。また図20に、形態例1で提案する画素回路71の内部構成を示す。なお、画素回路71は、5つのNチャネル型の薄膜トランジスタT21、T22、T23、T24、T25と保持容量Csとで構成される点において、図5に示す画素回路21と同じである。
信号書込制御線駆動部53は、薄膜トランジスタT21(以下、「第1のサンプリングトランジスタT21」という。)をオン・オフ制御する駆動回路である。第1のサンプリングトランジスタT21のオン制御時には、駆動トランジスタT25のゲート電極に信号線DTLの信号電位(この明細書では、「信号線電位」ともいう。)が印加される。
オフセット信号線駆動部55は、薄膜トランジスタT22(以下、「第2のサンプリングトランジスタT22」という。)をオン・オフ制御する駆動回路である。第2のサンプリングトランジスタT22のオン制御時には、駆動トランジスタT25のゲート電極にオフセット電位Vofs が印加される。
給電制御スイッチ駆動部57は、薄膜トランジスタT23(以下、「第1のスイッチングトランジスタT23」という。)をオン・オフ制御する駆動回路である。第1のスイッチングトランジスタT23のオン制御時には、駆動トランジスタT25のドレイン電極に高電位の駆動電位(すなわち、電源電位Vcc)が印加される。
初期化制御スイッチ駆動部59は、薄膜トランジスタT24(以下、「第2のスイッチングトランジスタT24」という。)をオン・オフ制御する駆動回路である。第2のスイッチングトランジスタT24のオン制御時には、駆動トランジスタT25のソース電極に低電位の駆動電位(すなわち、初期化電位Vss)が印加される。
これら各駆動部は、いずれも垂直解像度数分の出力段数を有するシフトレジスタで構成され、タイミングジェネレータ63から与えられるタイミング信号により各制御線に必要な駆動パルスを出力する。
水平セレクタ61は、1フレーム内に、各信号線DTLに画素データDinに対応する信号電位Vsig 又は信号電位Vsig に対応する大きさの逆バイアス電位Vini を時分割で印加する駆動回路である。
タイミングジェネレータ63は、書込制御線WSL、信号線DTL、給電制御線VSSL、初期化制御線RSLの駆動に必要なタイミングパルスを生成する。
(B−2)水平セレクタの構成
図21に、この形態例のキーデバイスである水平セレクタ61の回路構成例を示す。
水平セレクタ61は、プログラマブルロジックデバイス81と、メモリ83と、シフトレジスタ91、101と、ラッチ回路93、103と、D/A変換回路95、105と、バッファ回路97、107と、セレクタ111とで構成される。
このうち、プログラマブルロジックデバイス81とVini 系の回路101、103、105、107が、特許請求の範囲における「逆バイアス電位発生部」に対応する。また、セレクタ111が、特許請求の範囲における「電圧印加部」に対応する。
プログラマブルロジックデバイス81は、逆バイアス電位Vini に対応する画素データDin’(階調値)を発生する回路デバイスである。
この形態例の場合、メモリ83は、非発光期間が複数の水平走査期間に跨る場合に用いられる。従って、非発光期間内に実行される消灯動作から各種の補正動作が1水平走査期間内に全て実行される場合には、メモリ83を搭載しない場合も考えられる。
プログラマブルロジックデバイス81は、画素データDinをメモリ83から読み出すことにより、逆バイアス電位Vini の印加タイミングと信号電位Vsig の印加タイミングとの時間差を調整しながら動作する。
ここで、プログラマブルロジックデバイス81は、信号電位系(Vsig 系)に対しては、対応領域から読み出された画素データDinをそのまま出力する。一方、プログラマブルロジックデバイス81は、逆バイアス電位系(Vini
系)に対しては、対応領域から読み出された画素データDinに基づいて発生した画素データDin’(階調値)を出力する。
ただし、発生される逆バイアス電位Vini には、カソード電位Vcat と、有機EL素子OLEDの閾値電圧Vthelと、駆動トランジスタT25の閾値電圧Vthの総和(Vcat +Vthel+Vth)以下であることが求められる。これは、有機EL素子OLEDの発光を停止するためである。
更に、発生される逆バイアス電位Vini には、高輝度ほど逆バイアス電圧が大きくなることが求められる。すなわち、有機EL素子OLEDの発光輝度が高いほど逆バイアス電位Vini が小さくなることが求められる。図22に、信号電位Vsig と対応する逆バイアス電位Vini との対応関係を示す。
図22(A)は、黒表示(信号電位Vsig の最小値)に対応する逆バイアス電位Vini の発生例である。図22(B)は、中間輝度表示(信号電位Vsig の中間値)に対応する逆バイアス電位Vini の発生例である。図22(C)は、白表示(信号電位Vsig の最大値)に対応する逆バイアス電位Vini の発生例である。
この形態例の場合、プログラマブルロジックデバイス81は、逆バイアス電位Vini
に対応する画素データDin’を次式に基づいて発生する。
Din’=Dthel+Dcat −(αDin+β)
ただし、Dthelは有機EL素子OLEDの閾値電圧Vthelに対応するデータ値であり、Dcat はカソード電位Vcat に対応するデータ値である。また、係数α及びβは、α>0かつβ≧0を満たす値が事前に設定されるものとする。
プログラマブルロジックデバイス81は、入力される又は読み出される画素データDinを前式に代入することにより、各信号電位Vsig に対応する逆バイアス電位Vini 用の画素データDin’を算出する。
結果的に、信号線DTLに印加される逆バイアス電位Vini は、以下の関係式を満たすことになる。
Vini =Vthel+Vcat −(αVsig +β)(ただし、α>0かつβ≧0)
勿論、Vini は、Vcat +Vthel+Vthより小さいので前述した条件を満たしている。また、信号電位Vsig が大きいほど逆バイアス電位Vini が小さくなるという条件も満たしている。
シフトレジスタ91、101は、画素データDin及びDin’の出力タイミングを与える回路デバイスである。
ラッチ回路93、103は、出力タイミングの調整用に画素データDin及びDin’を保持する記憶デバイスである。
D/A変換回路95、105は、入力されたディジタル信号をアナログ信号に変換する回路デバイスである。なお、Vini 系のD/A変換回路105には負電源を使用する。
バッファ回路97、107は、アナログ信号を画素回路の駆動に適した信号レベルに変換する回路デバイスである。
セレクタ111は、1水平走査期間内に、逆バイアス電位Vini と信号電位Vsig を時間順次に出力する回路デバイスである。
(B−3)駆動動作例
図23に、図20に示す画素回路の駆動動作例を示す。
まず、発光状態における画素回路内の動作状態を図24に示す。このとき、第1のスイッチングトランジスタT23のみがオン状態である(図23(t1))。一方、駆動トランジスタT25は飽和領域で動作し、そのゲート・ソース間電圧Vgsで定まる大きさの駆動電流Idsを有機EL素子OLEDに供給する。
次に、非発光状態の動作状態を説明する。非発光状態は、第1のスイッチングトランジスタT23をオン制御した状態のまま、第1のサンプリングトランジスタT21が新たにオン制御されることで開始される(図23(t2))。このとき、信号線DTLには逆バイアス電位Vini が印加されている。
この動作により、駆動トランジスタT25のゲート電位Vgは逆バイアス電位Vini
に制御される。この時点における画素回路内の動作状態を図25に示す。
このとき、駆動トランジスタT25のソース電位Vsは、保持容量Csのカップリング動作を通じて低下する。この電位変動中に、駆動トランジスタT25のゲート・ソース間電圧Vgsが閾値電圧Vth以下になり、有機EL素子OLEDは非発光状態に切り替わる。
なお、カップリング動作後の駆動トランジスタT25のソース電位Vs(有機EL素子OLEDのアノード電位Vel)が、有機EL素子OLEDの閾値電圧Vthelとカソード電位Vcat の和以下の場合には、その電位がそのまま保持される。
一方、カップリング動作後の駆動トランジスタT25のソース電位Vsが、有機EL素子OLEDの閾値電圧Vthelとカソード電位Vcat の和より大きい場合には、有機EL素子OLEDの放電によりVthel+Vcat に収束する。図25は、駆動トランジスタT25のソース電位Vsが、Vthel+Vcat に収束した状態を表している。
すなわち、駆動トランジスタT25のドレイン電極には電源電位Vccが印加され、駆動トランジスタT25のゲート電位Vgには逆バイアス電位Vini が印加され、ソース電位VsにはVthel+Vcat が印加された状態が生成される。このことは、駆動トランジスタT25に逆バイアス電圧が印加されたことを意味する。
しかも、前述したように、ここでの逆バイアス電位Vini は、後に書き込まれる信号電位Vsig の大きさを反映している。すなわち、後に書き込まれる信号電位Vsig が黒表示電位であれば逆バイアス電圧も小さく、信号電位Vsig が白表示電位であれば逆バイアス電圧も大きくなる。
結果的に、発光期間中に生じる閾値電圧Vthの正方向への変動量分を同じ1フレーム内の非発光期間中に印加する逆バイアス電圧により補正することができる。
なお、この画素回路71の場合には、第1のスイッチングトランジスタT23のオン・オフ制御により、1フレーム期間中の発光時間の割合を可変することが可能である。また、このような発光期間長の積極的な可変制御を行わなくても、表示システムによっては1フレーム期間中の発光時間の割合が異なることが想定される。
勿論、1フレーム期間中における発光時間の割合が多ければ、閾値電圧Vthの正方向への変動量も大きくなる。従って、この場合には、逆バイアス電位Vini を小さくして、より大きな逆バイアス電圧が印加されるようにするのが望ましい。
一方、発光時間の割合が少なければ閾値電圧Vthの変動量も小さくなる。従って、この場合には、逆バイアス電位Vini を大きくして、より小さい逆バイアス電圧が印加されるようにするのが望ましい。図26に、発光時間の割合に応じた逆バイアス電位Vini の設定関係を例示する。実線は、発光期間が短い場合の逆バイアス電位Vini の発生例であり、破線は、発光時間が長い場合の逆バイアス電位Vini の発生例である。
この後、第1のサンプリングトランジスタT21と第1のスイッチングトランジスタT23をオフ制御すると共に、第2のサンプリングトランジスタT22と第2のスイッチングトランジスタT24をオン状態に切り替える。この動作により、閾値補正準備動作が開始される(図23(t3))。
図27に、この時点での画素回路内の接続状態を示す。この際、駆動トランジスタT25のゲート電位Vgはオフセット電位Vofs 、ソース電位Vsは初期化電位Vssに制御される。すなわち、駆動トランジスタT25のゲート・ソース間電圧VgsはVofs −Vssに制御される。この電圧は、閾値電圧Vthより大きい値に設定されている。従って、Vofs −Vssに応じた大きさの駆動電流Ids’が電源電位線Vccから初期化電位線Vssに流れる。
ただし、この駆動電流Ids’が有機EL素子OLEDに流れてしまうと、信号電位Vsig とは関係のない輝度で発光してしまう。そこで、有機EL素子OLEDを非発光状態に保つために、オフセット電圧Vofs と初期化電圧Vssを設定する。
すなわち、有機EL素子OLEDのアノード電位Velが有機EL素子OLEDの閾値電圧Vthelとカソード電圧Vcat の和よりも小さくなるように設定される。なお、第2のサンプリングトランジスタT22と第2のスイッチングトランジスタT24はいずれを先にオン制御しても良い。
次に、第2のサンプリングトランジスタT22をオン制御した状態のまま、第2のスイッチングトランジスタT24だけをオフ制御する(図23(t4))。図28に、この時点における画素回路内の動作状態を示す。なお図28では、有機EL素子OLEDをダイオードと容量の等価回路で示す。
この際、Vel≦Vcat +Vthel(有機EL素子OLEDのリーク電流が駆動トランジスタT25に流れる電流よりもかなり小さい)である限り、駆動トランジスタT25の電流は、保持容量Csと有機EL素子OLEDの寄生容量Celを充電するために使われる。
この充電動作により、アノード電位Velは時間の経過と共に上昇する。
なお、この電位の上昇は、駆動トランジスタT25のゲート・ソース間電圧Vgsがその閾値電圧Vthに達した時点で終了する。この時、アノード電位Velは、Vel=Vofs −Vth≦Vcat +Vthelを満たす。この動作が、駆動トランジスタT25の閾値補正動作である。この後、第1のスイッチングトランジスタT23が先にオフ制御され、続いて第2のサンプリングトランジスタT22がオフ制御される。
オフ制御をこの順番に実行することにより、駆動トランジスタT25のゲート電位Vgの変動を抑えることができる。
次に、第1のサンプリングトランジスタT21だけを新たにオン制御し、信号書込兼移動度補正動作を開始する(図23(t5))。図29に、この時点における画素回路内の状態を示す。このとき、駆動トランジスタT25のゲート・ソース間電圧Vgsは、次式で与えられる。
Vgs={Cel/(Cel+Cs+Ctr)}・(Vsig −Vofs )+Vth
因みに、Celは有機EL素子OLEDの寄生容量であり、Ctrは駆動トランジスタT25の寄生容量であり、Csは保持容量である。
ただし、CelはCsやCtrに比べて大きい。従って、ゲート・ソース間電圧Vgsは、ほぼVsig +Vthで与えられる。
この状態で、第1のスイッチングトランジスタT23を新たにオン制御する(図23(t6))。この場合も、駆動トランジスタT25のソース電位Vsが有機EL素子OLEDの閾値電圧Vthelとカソード電位Vcat の和を越えなければ(有機EL素子OLEDのリーク電流が駆動トランジスタT25に流れる電流よりかなり小さければ)、駆動トランジスタT25に流れる電流は保持容量Csと有機EL素子OLEDの寄生容量Celの充電に使用される。
図30に、この時点における画素回路内の動作状態を示す。なお、この時点で、駆動トランジスタT25の閾値補正動作は既に完了している。このため、駆動トランジスタT25に流れる電流は、移動度μを反映した値になる。
具体的には、移動度μが大きい駆動トランジスタT25の電流量は大きくなり、ソース電位Vsの上昇も早くなる。
一方、移動度が小さい駆動トランジスタT25の電流量は小さくなり、ソース電位Vsの上昇は遅くなる。
結果的に、駆動トランジスタT25のゲート・ソース間電圧Vgsは、移動度μを反映して小さくなり、一定時間経過後には完全に移動度を補正したゲート・ソース間電圧Vgsに収束する。
この信号書込兼移動度補正動作の終了後、第1のサンプリングトランジスタT21をオフ制御し、駆動トランジスタT25のゲート電極を自由端に制御する。これに伴い、駆動トランジスタT25の駆動電流Ids’は有機EL素子OLEDへと流れ、駆動電流値に応じた輝度で発光を開始する。なお、駆動トランジスタT25のソース電位Vsは、有機EL素子OLEDに流れる駆動電流値に応じた電圧Vx まで上昇する(図23(t7))。
図31に、この時点における画素回路の動作状態を示す。
なお、説明した回路例の場合も、有機EL素子OLEDのI−V特性自体は、発光時間が長くなのるにつれて変化する。すなわち、電圧Vxも変化する。
しかし、この回路構成の場合には、駆動トランジスタT25のゲート・ソース間電圧Vgsが一定値に保たれるので、有機EL素子OLEDに流れる電流値が変化されずに済む。
すなわち、経時変化に伴って有機EL素子OLEDのI−V特性が変化しても、一定電流Ids’が常に流れ続けることになり、有機EL素子OLEDの輝度を一定に保つことができる。
(B−4)まとめ
以上の通り、逆バイアス電圧を信号電位Vsig の大きさに応じて設定することにより、1フレーム期間内における閾値電圧Vthの正方向への変動量と負方向への変動量を揃えることができる。
この結果、駆動トランジスタT25の閾値電圧に生じる変動を小さくでき、画素毎の閾値電圧Vthのバラツキを小さくできる。このことは、画素間に輝度差が発生する現象(焼き付き現象)を効果的に抑制できる。結果的に、使用時間が長くなっても、輝度ムラの発生し難い有機ELパネルを実現できる。
また、この駆動方式の場合には、閾値補正準備前に駆動トランジスタT25のソース電位Vsを上げる必要がない。このため、有機ELパネルの低コスト化にも効果的である。
また、この駆動方式の場合には、有機ELパネルの製造に、閾値電圧Vthの変動量が大きいアモルファスシリコン系のプロセスを適用するのに有利である。
(C)形態例2
(C−1)システム構成
この形態例では、画素回路を2つのNチャネル型薄膜トランジスタと保持容量Csとで構成する有機ELパネルについて説明する。
図32に、有機ELパネル41のシステム構成例を示す。図32に示す有機ELパネル41は、画素アレイ部121と、その駆動回路である信号書込制御線駆動部123、電流供給線駆動部125、水平セレクタ127と、タイミングジェネレータ129とで構成される。
この形態例に係る画素アレイ部121も、信号線DTLと書込制御線WSLとの各交点位置にサブ画素を配置するマトリクス構造を有している。ただし、サブ画素(画素回路)を構成するNチャネル型薄膜トランジスタの数が2つである点が形態例1と異なっている。
図33に、サブ画素に対応する画素回路131と各駆動回路との接続関係を示す。また図34に、形態例2で提案する画素回路131の内部構成を示す。画素回路131は、2つのNチャネル型の薄膜トランジスタT31、T32と保持容量Csとで構成される。
このうち、薄膜トランジスタT31(以下、「サンプリングトランジスタT31」という。)は、信号線DTLの電位(この形態例では、信号電位Vsig 、逆バイアス電位Vini 、オフセット信号電位Vofs )の書き込みを制御するスイッチとして動作する。
薄膜トランジスタT32(以下、「駆動トランジスタT32」という。)は、オン動作時に、有機EL素子OLEDに駆動電流量を供給する定電流源として動作する。
この形態例の場合、画素回路131の駆動には、信号書込制御線駆動部123、電流供給線駆動部125、水平セレクタ127が用いられる。
信号書込制御線駆動部123は、サンプリングトランジスタT31をオン・オフ制御する駆動回路である。サンプリングトランジスタT31のオン制御時には、駆動トランジスタT32のゲート電極に信号線DTLの電位が印加される。
電流供給線駆動部125は、電流供給線DSLを高電位Vccと低電位Vssの2種類の電源電位で駆動する駆動回路である。この形態例の場合、1フレーム期間内に少なくとも1回は低電位期間が配置される。
これら各駆動部は、いずれも垂直解像度数分の出力段数を有するシフトレジスタで構成され、タイミングジェネレータ129から与えられるタイミング信号により各線に必要な駆動パルスを出力する。
水平セレクタ127は、1水平走査期間を1周期として、画素データDinに対応する信号電位Vsig 、信号電位Vsig に対応する逆バイアス電位Vini 及びオフセット信号電位Vofs のいずれかを各信号線DTLに出力する駆動回路である。出力順序は任意であるが、ここでは逆バイアス電位Vini 、オフセット信号電位Vofs 、信号電位Vsig の順番とする。
タイミングジェネレータ129は、書込制御線WSL及び電流供給線DSLの駆動に必要なタイミングパルスを生成する回路デバイスである。
(C−2)水平セレクタの構成
図35に、この形態例のキーデバイスである水平セレクタ127の回路構成例を示す。なお、基本的な構成は形態例1で説明した水平セレクタ61と同じである。従って、図35には図21との対応部分に同一符号を付して示す。
水平セレクタ127は、プログラマブルロジックデバイス81と、メモリ83と、シフトレジスタ91、101と、ラッチ回路93、103と、D/A変換回路95、105と、バッファ回路97、107と、セレクタ141とで構成される。
このうち水平セレクタ127で新規な構成部分は、セレクタ141だけである。この形態例に係るセレクタ141は、1水平走査期間内に、逆バイアス電位Vini と、オフセット信号電位Vofs 、信号電位Vsig を予め設定されたタイミングで時間順次に出力する点で形態例1のセレクタ111とは異なっている。なお、オフセット信号電位Vofs は、外部の電圧源から供給される固定電圧である。
(C−3)駆動動作例
図36に、図34に示す画素回路131の駆動動作例を示す。因みに図36では、電流供給線DSLに印加する2種類の電源電位のうち高電位(発光電位)の方をVccで表し、低電位(非発光電位)の方をVssで表している。
なお、図36(A)は、書込制御線WSLに印加される駆動パルスの例である。図36の場合、閾値補正準備動作や閾値補正動作が複数の水平走査期間に分割実行される例を表している。図36(B)は、電流供給線DSLに印加される駆動パルスの例である。図36(C)は、信号線DTLに印加される電位波形の例である。図36(D)は、駆動トランジスタT32のゲート電位Vgの電位波形である。図36(E)は、駆動トランジスタT32のソース電位Vsの電位波形である。
まず、発光状態における画素回路内の動作状態を図37に示す。このとき、電流供給線DSLは高電位Vccに維持されており、サンプリングトランジスタT31はオフ状態に制御されている(図36(t1))。
勿論、発光時の駆動トランジスタT32は飽和領域で動作する。従って、有機EL素子OLEDには、ゲート・ソース間電圧Vgsに応じて定まる電流Idsが駆動トランジスタT32から供給される。
次に、非発光状態の動作状態を説明する。非発光期間は、電流供給線DSLを高電位Vccに維持した状態のまま、サンプリングトランジスタT31を新たにオン制御することで開始される(図36(t2))。このとき、信号線DTLには逆バイアス電位Vini が印加されている。
この動作により、駆動トランジスタT32のゲート電位Vgは逆バイアス電位Vini
に制御される。この時点における画素回路内の動作状態を図38に示す。
このとき、駆動トランジスタT32のソース電位Vsは、保持容量Csのカップリング動作を通じて低下する。この電位変動中に、駆動トランジスタT32のゲート・ソース間電圧Vgsが閾値電圧Vth以下になり、有機EL素子OLEDは非発光状態に切り替わる。
この画素回路の場合も、カップリング動作後の駆動トランジスタT32のソース電位Vs(有機EL素子OLEDのアノード電位Vel)が、有機EL素子OLEDの閾値電圧Vthelとカソード電位Vcat の和以下の場合には、その電位がそのまま保持される。
一方、カップリング動作後の駆動トランジスタT32のソース電位Vsが、有機EL素子OLEDの閾値電圧Vthelとカソード電位Vcat の和より大きい場合には、有機EL素子OLEDの放電によりVthel+Vcat に収束する。図38は、駆動トランジスタT32のソース電位Vsが、Vthel+Vcat に収束した状態を表している。
すなわち、駆動トランジスタT32は、逆バイアス電圧の印加状態に制御される。勿論、ここでの逆バイアス電圧は、後に書き込まれる信号電位Vsig の大きさを反映するように制御されている。例えば後に書き込まれる信号電位Vsig が黒表示電位であれば逆バイアス電圧が小さい値に制御され、後に書き込まれる信号電位Vsig が白表示電位であれば逆バイアス電圧も大きい値に制御される。
従って、この形態例に係る画素回路の場合にも、発光期間中に生じる閾値電圧Vthの正方向への変動量分を同じ1フレーム内の非発光期間中に印加する逆バイアス電圧により補正することができる。
勿論、この場合も、1フレーム期間に占める発光時間の割合等を考慮して逆バイアス電圧の大きさを最適に設定することが望ましい。
なお、駆動トランジスタT32のゲート電極に逆バイアス電位Vini を書き込んだ後は、図39に示すように、信号線DTLの他の電位が書き込まれる前にサンプリングトランジスタT31がオフ制御される(図36(t3))。これにより、駆動トランジスタT32の逆バイアス状態が維持される。
この逆バイアス状態の一定期間経過後に電流供給線DSLの電源電位が高電位Vccから低電位Vssに切り替え制御される(図36(t4))。この時点での画素回路内の動作状態を図40に示す。
ここでの低電位Vssは、後に実行される閾値補正動作を正常に行うため、Vofs −Vss>Vthを満たす電位に設定されている。この低電位Vssの印加により、電源線DSLの電位が駆動トランジスタT32のソース電位Vsとなる。結果的に、有機EL素子OLEDのアノード電位は低下する。
次に、信号線DTLの電位がオフセット信号電位Vofs のタイミングでサンプリングトランジスタT31がオン状態に制御される(図36(t5))。なお、電流供給線DSLは低電位Vssのままとする。この時点での画素回路内の動作状態を図41に示す。
このとき、駆動トランジスタT32のゲート電位Vgは、オフセット信号電位Vofs に制御される。この動作が、閾値補正準備動作である。なお、ゲート電位Vgの変動を避けるため、信号線DTLの電位がオフセット信号電位以外の期間では、図42に示すようにサンプリングトランジスタT31がオフ制御される。
やがて、閾値補正動作の実行タイミングが到来する。この補正動作は、信号線DTLにオフセット信号電位Vofs が印加されている期間中に、サンプリングトランジスタT31をオン制御すると共に電流供給線DSLを高電位Vccに制御することにより実行される(図36(t6))。この時点における画素回路内の動作状態を図43に示す。
駆動トランジスタT32がオン動作した状態で電流供給線DSLに高電位Vccが印加されることにより、駆動トランジスタT32の閾値補正動作が開始される。これに伴い、駆動トランジスタT32のゲート電位Vgがオフセット信号電位Vofs に制御された状態で、ソース電位Vgだけが上昇を開始する。
なお、この形態例の場合、信号線DTLには1水平走査期間内に3つの電位が繰り返し出現する。従って、オフセット信号電位Vofs の供給期間が終わると、サンプリングトランジスタT31は、オフセット信号電位Vofs
の次回供給タイミングまで再びオフ制御される(図36(t7))。図44に、この時点における画素回路内の動作状態を示す。
なお、この期間では、駆動トランジスタT32のゲート電極は自由端である。従って、ソース電位Vs の上昇に伴うブートストラップ動作によりゲート電位Vgもソース電位Vsの上昇に連動して上昇する。
やがて、信号線DTLにオフセット信号電位Vofs が供給されるタイミングになると、サンプリングトランジスタT31は再びオン制御される。このオン動作により、駆動トランジスタT32のゲート電位Vgは、オフセット信号電位Vofs に押し下げられる。この際、駆動トランジスタT32のソース電位Vsは、保持容量Csによるカップリング量だけ押し下げられ、その押し下げ後の状態から電位の上昇を再開する(図36(t8))。
この再開後の閾値補正動作において、駆動トランジスタT32のゲート・ソース間電圧Vgsが閾値電圧Vthになると、駆動トランジスタT32は勿論自動的にカットオフ動作する。しかし、図36の場合には、2回目の閾値補正動作では閾値補正動作が完了しないので、オフセット信号電位Vofs の供給期間が終わると、サンプリングトランジスタT31は、オフセット信号電位Vofs
の次回供給タイミングまで再びオフ制御される(図36(t9))。
そして、3回目の閾値補正動作期間において、閾値補正動作は完了し、駆動トランジスタT32は自動的にカットオフ動作する(図36(t10))。この時点における画素回路内の動作状態を図45に示す。なお、ソース電位Vsは、Vs=Vofs −Vth≦Vcat +Vthelを満たしている。従って、有機EL素子OLEDはオン動作できず、この時点で発光することはない。
この後直ぐに又は図36(t11)の期間を挟んだ後、駆動トランジスタT32のゲート電極には信号電位Vsig が印加される(図36(t12))。この時点における画素回路内の動作状態を図46に示す。
前述したように、信号電位Vsig は、各画素の階調に応じた電圧である。このとき、駆動トランジスタT32のゲート電位Vgは、サンプリングトランジスタT31を通じて信号電位Vsig に制御される。また、駆動トランジスタT32のソース電位Vsは、電流供給線DSLから流れ込む電流により時間とともに上昇する。
このとき、駆動トランジスタT25のゲート・ソース間電圧Vgsは、次式で与えられる。
Vgs={Cel/(Cel+Cs+Ctr)}・(Vsig −Vofs )+Vth
形態例1でも説明したようにCelはCsやCtrに比べて大きいので、ゲート・ソース間電圧Vgsは、ほぼVsig +Vthに収束する。
この動作が、信号電位の書き込み動作兼移動度補正動作である。他の形態例で説明したように、ここでのゲート・ソース間電圧Vgsは、駆動トランジスタT32の移動度μを反映した値になる。
この信号書込兼移動度補正動作の終了後、サンプリングトランジスタT31がオフ制御されることで新たな発光期間が開始される(図32(t13))。この際、駆動トランジスタT32の駆動電流Ids’は有機EL素子OLEDへと流れ、駆動電流値に応じた発光が開始される。図47に、この時点における画素回路の動作状態を示す。
(C−4)まとめ
以上の通り、各画素回路が2つのNチャネル型薄膜トランジスタで構成される場合でも、形態例1の場合と同様、駆動トランジスタT32に閾値電圧Vthの経時変動が現れ難い駆動技術を実現できる。
勿論、ここでの画素回路の場合にも、閾値補正動作や移動度補正動作を実行できるため、駆動トランジスタT32の特性バラツキによる画面ムラの発生を効果的に抑制できる。
(D)形態例3
(D−1)システム構成
この形態例では、形態例2で説明した画素回路を有する有機ELパネル41について、移動度補正動作の精度を更に高めることができる駆動方法を説明する。
図48に、有機ELパネル41のシステム構成例を示す。なお、図48には、図32との対応部分に同一符号を付して示している。
図48に示す有機ELパネル41は、画素アレイ部121と、そその駆動回路である信号書込制御線駆動部153、電流供給線駆動部155、水平セレクタ157と、タイミングジェネレータ159とで構成される。
この形態例に係る画素アレイ部121は、形態例2の構成と同じである。すなわち、画素回路131は、スイッチングトランジスタT31と駆動トランジスタT32で構成される。
図49に、サブ画素に対応する画素回路131と各駆動回路との接続関係を示す。また図50に、形態例3で提案する画素回路131に供給する信号線電位の関係を示す。
信号書込制御線駆動部153は、サンプリングトランジスタT31をオン・オフ制御する駆動回路である。サンプリングトランジスタT31のオン制御時には、駆動トランジスタT32のゲート電極に信号線DTLの電位が印加される。
電流供給線駆動部155は、電流供給線DSLを高電位Vccと低電位Vssの2種類の電源電位で駆動する駆動回路である。この形態例の場合、1フレーム期間内に少なくとも1回は低電位期間が配置される。
これら各駆動部は、いずれも垂直解像度数分の出力段数を有するシフトレジスタで構成され、タイミングジェネレータ159から与えられるタイミング信号により各線に必要な駆動パルスを出力する。
水平セレクタ157は、1水平走査期間を1周期として、画素データDinに対応する信号電位Vsig 、信号電位Vsig を反映する逆バイアス電位Vini 、第1のオフセット信号電位Vofs1、第2のオフセット信号電位Vofs2のいずれかを各信号線DTLに出力する駆動回路である。
なお、第1のオフセット信号電位Vofs1は、形態例2のオフセット信号Vofs に対応する。この形態例の場合、第2のオフセット信号電位Vofs2は、信号電位Vsig と第1のオフセット信号電位Vofs1の中間電位で与えられる。水平セレクタ157は、信号電位Vsig に対応する画素データDinに応じて第2のオフセット信号電位Vofs2を発生する。
出力順序は任意であるが、ここでは逆バイアス電位Vini 、第1のオフセット信号電位Vofs1、第2のオフセット信号電位Vofs2、信号電位Vsig の順番とする。
タイミングジェネレータ159は、書込制御線WSL及び電流供給線DSLの駆動に必要なタイミングパルスを生成する回路デバイスである。
(D−2)水平セレクタの構成
図51に、この形態例のキーデバイスである水平セレクタ157の回路構成例を示す。なお、基本的な構成は形態例2で説明した水平セレクタ127と同じである。従って、図51には図35との対応部分に同一符号を付して示す。
水平セレクタ157は、プログラマブルロジックデバイス81と、メモリ83と、シフトレジスタ91、101と、ラッチ回路93、103と、D/A変換回路95、105と、バッファ回路97、107と、セレクタ161とで構成される。
このうち水平セレクタ157で新規な構成部分は、セレクタ161だけである。この形態例に係るセレクタ161は、1水平走査期間内に、逆バイアス電位Vini と、第1のオフセット信号電位Vofs1と、第2のオフセット信号電位Vofs2と、信号電位Vsig とを予め設定されたタイミングで時間順次に出力する点で形態例2のセレクタ127とは異なっている。
なお、第1のオフセット信号電位Vofs1は、形態例2のオフセット電位Vofs に対応する。一方、第2のオフセット信号電位Vofs2は、信号電位Vsig の最大電位と第1のオフセット電位Vofs1との中間階調電位として与えられる。この形態例では、第2のオフセット信号電位Vofs2を(Vsig −Vofs1)/2として規定する。
(D−3)駆動動作例
図52に、この形態例に係る画素回路の駆動動作例を示す。
まず、発光状態における画素回路内の動作状態を図53に示す。このとき、電流供給線DSLの電位は高電位Vccであり、サンプリングトランジスタT31はオフ制御された状態にある(図52(t1))。
このとき、駆動トランジスタT32は飽和領域で動作するように設定されている。このため、有機EL素子OLEDに流れる電流Idsは、駆動トランジスタT32のゲート・ソース間電圧Vgsに応じた値を採る。
次に、非発光期間の動作状態を説明する。非発光期間は、信号線DTLに逆バイアス電位Vini
が印加された状態でサンプリングトランジスタT31がオン制御されることにより開始される(図52(t2))。この時点における画素回路内の動作状態を図54に示す。
このとき、駆動トランジスタT32のソース電位Vsは保持容量Csを通じたカップリング動作により低下する。なお、有機EL素子OLEDは、駆動トランジスタT32のゲート・ソース電圧Vgsが閾値電圧Vth以下となった時点で消灯する。
因みに、カップリング動作後の駆動トランジスタT32のソース電位Vs(有機EL素子OLEDのアノード電位Vel)が、有機EL素子OLEDの閾値電圧Vthelとカソード電位Vcat の和以下であればその電位がそのまま保持される。
これに対し、カップリング動作後の駆動トランジスタT32のソース電位Vsが、有機EL素子OLEDの閾値電圧Vthelとカソード電位Vcat の和より大きければ、有機EL素子OLEDの放電によりVthel+Vcat に収束する。図54は、駆動トランジスタT32のソース電位Vsが、Vthel+Vcat に収束した状態を表している。
この際、駆動トランジスタT32のドレイン電極には高電位Vccが印加されており、ゲート電位Vgには逆バイアス電位Vini が印加されている。すなわち、駆動トランジスタT32には逆バイアス電圧が印加された状態にある。なお、逆バイアス電位Vini は、信号書き込み時の信号電位Vsig を反映しているので、前述したように信号電位Vsig の印加による閾値電圧Vthの変動を打ち消すように作用する。
この後、信号線DTLの電位が切り替わる前にサンプリングトランジスタT31がオフ制御される(図52(t3))。なお、逆バイアス電圧の印加状態は継続する。
この逆バイアス状態が一定期間経過した後、電流供給線DSLの電源電位が高電位Vccから低電位Vssに切り替え制御される(図52(t4))。この時点での画素回路内の動作状態を図55に示す。
このとき、逆バイアス電位Vini と電流供給線DSLの電位(低電位Vss)と電位差が、駆動トランジスタT32のゲート・ソース間電圧Vgsとなる。
ここで、逆バイアス電位Vini がVss+Vthより小さければ、駆動トランジスタT32はカットオフ状態のままである。
この形態例では、逆バイアス電位Vini がVss+Vthより小さいと仮定している。ただし、逆バイアス電位Vini は必ずしもVss+Vthより小さい必要はない。
次に、信号線DTLの電位が第1のオフセット電位Vofs1のタイミングでサンプリングトランジスタT31をオン状態に制御する(図52(t5))。この制御により、駆動トランジスタT32のゲート電位Vgは第1のオフセット電位Vofs1に遷移する。
図56に、この時点における画素回路内の動作状態を示す。
このとき、駆動トランジスタT32のゲート・ソース間電圧Vgsは、Vofs1−Vssで与えられる。
この時点のゲート・ソース間電圧Vgs は、閾値補正動作の実行を確保すべく、駆動トランジスタT32の閾値電圧Vthより大きい値に設定されている。
やがて、閾値補正動作の実行タイミングが到来する。この補正動作は、信号線DTLに第1のオフセット信号電位Vofs1が印加されている期間中に、サンプリングトランジスタT31をオン制御すると共に電流供給線DSLを高電位Vccに制御することにより実行される(図52(t7))。この時点における画素回路内の動作状態を図57に示す。
駆動トランジスタT32がオン動作した状態で電流供給線DSLに高電位Vccが印加されることにより、駆動トランジスタT32の閾値補正動作が開始される。これに伴い、駆動トランジスタT32のゲート電位Vgがオフセット信号電位Vofs1に制御された状態で、ソース電位Vgだけが上昇を開始する。
このとき、駆動トランジスタT32のソース電位Vs(有機EL素子OLEDのアノード電位Vel)がVcat +Vthel以下である限り(有機EL素子OLEDのリーク電流が駆動トランジスタT32に流れる電流よりもかなり小さい状態にある限り)、駆動トランジスタT32の電流は保持容量Csと有機EL素子OLEDの寄生容量Celを充電するために使われる。
駆動トランジスタT32のソース電位Vsは、時間の経過と共に上昇を開始する。
一定時間経過後、サンプリングトランジスタT31はオフ制御される。ただし、この時点における駆動トランジスタT32のゲート・ソース間電圧Vgsは閾値電圧Vthより大きい。従って、電流供給線から流れ込む電流は保持容量Csを充電するように流れる。
これに伴い、駆動トランジスタT32のゲート電位Vgは、ソース電位Vsに連動して上昇する。なお、逆バイアスがかかっているので有機EL素子OLEDが発光することはない。
やがて、信号線DTLに第1のオフセット信号電位Vofs1が供給されるタイミングになると、サンプリングトランジスタT31は再びオン制御される。このオン動作により、駆動トランジスタT32のゲート電位Vgは、第1のオフセット信号電位Vofs1に押し下げられる。
この動作を繰り返すことで、駆動トランジスタT32のゲート・ソース間電圧Vgsは閾値電圧Vthに収束する(図52(t9、t11)。
なおこの時点で、駆動トランジスタT32のソース電位Vsは、Vcat +Vthel以下を満たす。
閾値補正動作が終了すると、サンプリングトランジスタT31が一旦オフ制御される。
この後、信号線DTLの電位が第2のオフセット信号電位Vofs2になった時点で、サンプリングトランジスタT31が再びオン制御される(図52(t13))。このサンプリングトランジスタT31のオン状態は、信号線DTLの電位が信号電位Vsig に切り替わった後も継続される(図52(t14))。図58に、この時点における画素回路内の動作状態を示す。
この期間において、駆動トランジスタT32のゲート電位Vgは、第2のオフセット信号電位Vofs2から信号電位Vsig に変化する。この際、ソース電位Vsは、電流供給線DSLから電流の供給が継続されるため、時間の経過と共に上昇してゆく。
もっとも、駆動トランジスタT32のソース電位VsがVthel+Vcat を越えなければ(有機EL素子OLEDのリーク電流が駆動トランジスタT32に流れる電流よりかなり小さければ)、駆動トランジスタT32の電流は保持容量Csと有機EL素子OLEDの寄生容量Celを充電するのに使用される。
このとき、駆動トランジスタT32の閾値補正動作は既に完了しているため、駆動トランジスタT32に流れる電流は移動度μを反映した値になる。
ところで、この種の移動度補正方式では、一般に白表示時の移動度補正時間に対して中間階調表示時の移動度補正時間が長くなる。特に、移動度補正を信号電位Vsig の印加で実行する形態例2の駆動方式の場合には、この時間差が大きいため、白表示画素についての移動度補正と中間階調画素についての移動度補正を同じ書き込み時間内に完了できない。
しかし、この形態例のように信号電位Vsig の入力前に第2のオフセット信号電位Vofs2を入力することで白表示での移動度補正時間と中間階調表示での移動度補正時間を一定にすることが可能となる。
以下、具体的に説明する。図59に白表示時の移動度補正時間を示し、図60に中間階調表示時(黒表示近い例)の移動度補正動作を示す。
なお、図59(A)及び図60(A)は、形態例2に対応する移動度補正動作を示し、図59(B)及び図60(B)に形態例3に対応する移動度補正動作を示す。なお、形態例2に対応する移動度補正時間をt1で示し、形態例3に対応する移動度補正時間をt1’で示す。
まず、白表示時について考える。図59に示すように、第2のオフセット信号電位Vofs2を使用する場合、使用しない場合に比して移動度補正に要する時間を長くすることができる。
一方、中間階調表示時について考える。図60に示すように、第2のオフセット信号電位Vofs2を使用する場合、使用しない場合に比して移動度補正に要する時間を短くすることができる。
すなわち、本来は補正時間が短く済む白表示時の補正時間を長くする一方で、本来は補正時間が長い中間階調表示時の補正時間を短くすることができる。このことは、表示階調によらず移動度補正に要する時間をほぼ一定に揃えることができることを意味する。
そして、以上の動作終了後、サンプリングトランジスタT31をオフ制御して書き込み動作を終了すると、有機EL素子OLEDに駆動電流が流れることになり発光期間が開始する(図52(t15))。図61に、この時点における画素回路内の動作状態を示す。
なお、駆動トランジスタT32のゲート・ソース間電圧Vgsは一定である。従って、駆動トランジスタT32は一定電流Ids’を有機EL素子OLEDに流す。
なお、有機EL素子OLEDのアノード電位Velは、電流Ids’が流れる電圧Vx まで上昇する。
(D−4)まとめ
以上の通り、この形態例で説明した有機ELパネルの場合には、形態例2の効果に加え、以下の効果を実現できる。
すなわち、階調値の違いにかかわらず移動度補正動作に必要な時間をほぼ揃えることができる。すなわち、全ての画素回路について移動度補正動作を揃えることができる。このことは、各画素の移動度μを決められた時間内に過不足無く補正できることを意味する。結果的に、有機ELパネルの高精細化や高速化が進んでも、ムラやスジの現れ難い駆動技術を実現できる。
(E)他の形態例
(E−1)他の画素回路例
前述した形態例では、画素回路が5つのNチャネル薄膜トランジスタで構成される場合(形態例1)や2つのNチャネル薄膜トランジスタで構成される場合(形態例2、3)について説明した。
しかし、画素回路の構成はこれらに限らない。例えば図62に示すように、画素回路171が3つのNチャネル薄膜トランジスタで構成される場合にも適用できる。なお、図62は、図20及び図34との対応部分に同一符号を付して示す。
この画素回路171は、形態例1と形態例2の中間型であり、オフセット信号電位Vofs
の印加を専用の薄膜トランジスタT33で制御することを特徴とする。すなわち、形態例2の場合には、信号線DTLを通じて印加していたオフセット信号電位Vofs の印加を形態例1の場合のように独立させることを特徴とする。なお、オフセット信号電位Vofs の印加タイミング等は形態例2の同様となる。
(E−2)逆バイアス電位の発生方法
前述した形態例の場合には、基本的に事前に設定された関係式に基づいて画素データDin(信号電位Vsig )に応じた大きさの画素データDin’を生成する場合について説明した。
しかし、1フレーム期間中に占める発光期間の割合(デューティ)を、表示内容や周辺輝度に応じて可変できる有機ELパネルにおいては、この可変情報に基づいて逆バイアス電位Vini の生成に適用する関係式又はテーブルを適応的に切り換える仕組みを採用しても良い。
図63に、この仕組みに対応した水平セレクタ181の構成例を示す。なお、図63には、図21との対応部分に同一符号を付して示している。図63では、プログラマブルロジックデバイス183内に、逆バイアス電位発生特性切替部185を搭載する構成例を示している。この場合、逆バイアス電位発生特性切替部185は、外部から与えられるデューティ情報(1フレーム期間内の発光時間割合を与える情報)に応じて関係式(例えば係数の変更)や参照テーブルを切り換える処理を実行させれば良い。
(E−3)第2のオフセット信号電位Vofs2の発生例
前述した形態例の場合には、第2のオフセット信号電位Vofs2を固定値として与える場合について説明した。しかし、画素データDin(信号電位Vsig )に応じた大きさの画素データDin”として生成することもできる。
図64に、この仕組みに対応した水平セレクタ191の構成例を示す。なお、図64には、図21との対応部分に同一符号を付して示す。図64に示す水平セレクタ191のうち新規な構成部分は、プログラマブルロジックデバイス193と、第2のオフセット信号電位Vofs2系の回路部分(シフトレジスタ201、ラッチ回路203、D/A回路205、バッファ回路207)と、セレクタ211の部分である。
このうち、プログラマブルロジックデバイス193には、信号電位Vsig と第1のオフセット電位Vofs1との中間電位を発生する機能を新たに追加する。例えば(Vsig −Vofs1)/2に相当する画素データDin”を、メモリ83から読み出される画素データDinに基づいて生成する。
この駆動方式に対応する電位変化を図65及び図66に示す。なお、図65は白表示時の移動度補正時間を示し、図66は中間階調表示時(黒表示近い例)の移動度補正動作を示している。
このうち、図65(A)及び図66(A)は、形態例2に対応する移動度補正動作を示し、図65(B)及び図66(B)は、この説明に対応する移動度補正動作を示す。因みに、形態例2に対応する移動度補正時間をt1で示し、この説明に対応する移動度補正時間をt1’で示す。
この駆動方式の場合も、白表示時の移動度補正時間は、第2のオフセット信号電位Vofs2の使用により伸ばすことができる。また、中間階調表示時の移動度補正時間も、第2のオフセット信号電位Vofs2の使用により伸ばすことができる。ただし、中間階調表示時の時間の伸びは、階調値が大きい(信号電位Vsig が大きい)場合に比して小さくなる。
従って、この駆動方式を採用により、白表示時と中間階調表示時の補正時間の差を圧縮することができる。この時間差が十分小さければ、形態例2の場合よりも、移動度補正に要する時間を揃える効果を高めることができる。結果的に、移動度補正の過不足による画質劣化を抑制して、視認される画質を向上することができる。
(E−4)逆バイアス電位Vini の他の印加例
前述した形態例の場合には、いずれも水平セレクタが駆動制御する信号線DTLを通じて逆バイアス電位Vini を駆動トランジスタのゲート電極に印加する場合について説明した。
しかし、逆バイアス電位Vini は、他の配線を通じて駆動トランジスタのゲート電極に印加しても良い。また、この場合は勿論、逆バイアス電位発生部は水平セレクタの外部に配置することができる。
(E−5)製品例
(a)電子機器
前述の説明では、有機ELパネルを例に発明を説明した。しかし、前述した有機ELパネルは、各種の電子機器に実装した商品形態でも流通される。以下、他の電子機器への実装例を示す。
図67に、電子機器221の概念構成例を示す。電子機器221は、前述した有機ELパネル223、システム制御部225及び操作入力部227で構成される。システム制御部225で実行される処理内容は、電子機器221の商品形態により異なる。また、操作入力部227は、システム制御部225に対する操作入力を受け付けるデバイスである。操作入力部227には、例えばスイッチ、ボタンその他の機械式インターフェース、グラフィックインターフェース等が用いられる。
なお、電子機器221は、機器内で生成される又は外部から入力される画像や映像を表示する機能を搭載していれば、特定の分野の機器には限定されない。
図68に、その他の電子機器がテレビジョン受像機の場合の外観例を示す。テレビジョン受像機231の筐体正面には、フロントパネル233及びフィルターガラス235等で構成される表示画面237が配置される。表示画面237の部分が、形態例で説明した有機ELパネルに対応する。
また、この種の電子機器221には、例えばデジタルカメラが想定される。図69に、デジタルカメラ241の外観例を示す。図69(A)が正面側(被写体側)の外観例であり、図69(B)が背面側(撮影者側)の外観例である。
デジタルカメラ241は、保護カバー243、撮像レンズ部245、表示画面247、コントロールスイッチ249及びシャッターボタン251で構成される。このうち、表示画面247の部分が、形態例で説明した有機ELパネルに対応する
また、この種の電子機器221には、例えばビデオカメラが想定される。図70に、ビデオカメラ261の外観例を示す。
ビデオカメラ261は、本体263の前方に被写体を撮像する撮像レンズ265、撮影のスタート/ストップスイッチ267及び表示画面269で構成される。このうち、表示画面269の部分が、形態例で説明した有機ELパネルに対応する。
また、この種の電子機器221には、例えば携帯端末装置が想定される。図71に、携帯端末装置としての携帯電話機271の外観例を示す。図71に示す携帯電話機271は折りたたみ式であり、図71(A)が筐体を開いた状態の外観例であり、図71(B)が筐体を折りたたんだ状態の外観例である。
携帯電話機271は、上側筐体273、下側筐体275、連結部(この例ではヒンジ部)277、表示画面279、補助表示画面281、ピクチャーライト283及び撮像レンズ285で構成される。このうち、表示画面279及び補助表示画面281の部分が、形態例で説明した有機ELパネルに対応する。
また、この種の電子機器221には、例えばコンピュータが想定される。図72に、ノート型コンピュータ291の外観例を示す。
ノート型コンピュータ291は、下型筐体293、上側筐体295、キーボード297及び表示画面299で構成される。このうち、表示画面299の部分が、形態例で説明した有機ELパネルに対応する。
これらの他、電子機器221には、オーディオ再生装置、ゲーム機、電子ブック、電子辞書等が想定される。
(E−5)他の表示デバイス例
前述の形態例においては、発明を有機ELパネルに適用する場合について説明した。
しかし、前述した駆動技術は、その他のEL表示装置に対しても適用することができる。例えばLEDを配列する表示装置その他のダイオード構造を有する発光素子を画面上に配列した表示装置に対しても適用できる。例えば無機ELパネルにも適用できる。
(E−6)その他
前述した形態例には、発明の趣旨の範囲内で様々な変形例が考えられる。また、本明細書の記載に基づいて創作される又は組み合わせられる各種の変形例及び応用例も考えられる。
有機ELパネルの機能ブロック構成を説明する図である(従来)。 画素回路と駆動回路との接続関係を説明する図である(従来)。 有機EL素子のI−V特性の経時変化を説明する図である(従来)。 他の画素回路例を示す図である(従来)。 画素回路と駆動回路の他の接続関係を説明する図である(従来)。 図5に示す画素回路の駆動動作例を示す図である(従来)。 画素回路の動作状態を説明する図である。 画素回路の動作状態を説明する図である。 画素回路の動作状態を説明する図である。 ソース電位の経時変化を示す図である。 画素回路の動作状態を説明する図である。 画素回路の動作状態を説明する図である。 移動度の違いによる経時変化の違いを示す図である。 画素回路の動作状態を説明する図である。 駆動トランジスタの閾値電圧の経時的な変動現象を説明する図である。 固定量の逆バイアス電圧を印加する駆動方法を説明する図である。 有機ELパネルの外観構成例を示す図である。 有機ELパネルのシステム構成例を示す図である。 画素回路と駆動回路との接続関係を説明する図である。 形態例1に係る画素回路の構成例を示す図である。 形態例1に係る水平セレクタの構成例を示す図である。 信号電位に応じて発生される逆バイアス電位Vini と逆バイアス電圧の大きさとの関係を示す図である。 形態例1に係る駆動動作例を示す図である。 画素回路の動作状態を説明する図である。 画素回路の動作状態を説明する図である。 1フレーム期間内の発光期間長の割合に応じた逆バイアス電位の設定例を示す図である。 画素回路の動作状態を説明する図である。 画素回路の動作状態を説明する図である。 画素回路の動作状態を説明する図である。 画素回路の動作状態を説明する図である。 画素回路の動作状態を説明する図である。 形態例2に係る有機ELパネルの構成例を示す図である。 画素回路と駆動回路との接続関係を示す図である。 形態例2に係る画素回路の構成例を示す図である。 形態例2に係る水平セレクタの構成例を示す図である。 形態例2に係る駆動動作例を示す図である。 画素回路の動作状態を説明する図である。 画素回路の動作状態を説明する図である。 画素回路の動作状態を説明する図である。 画素回路の動作状態を説明する図である。 画素回路の動作状態を説明する図である。 画素回路の動作状態を説明する図である。 画素回路の動作状態を説明する図である。 画素回路の動作状態を説明する図である。 画素回路の動作状態を説明する図である。 画素回路の動作状態を説明する図である。 画素回路の動作状態を説明する図である。 形態例3に係る有機ELパネルの構成例を示す図である。 画素回路と駆動回路の接続関係を示す図である。 形態例3に係る画素回路の構成例を示す図である。 形態例3に係る水平セレクタの構成例を示す図である。 形態例3に係る画素回路の駆動動作例を示す図である。 画素回路の動作状態を説明する図である。 画素回路の動作状態を説明する図である。 画素回路の動作状態を説明する図である。 画素回路の動作状態を説明する図である。 画素回路の動作状態を説明する図である。 画素回路の動作状態を説明する図である。 移動度補正を2段階で実行する場合の効果を説明する図である。 移動度補正を2段階で実行する場合の効果を説明する図である。 画素回路の動作状態を説明する図である。 有機ELパネルの他の構成例を示す図である。 水平セレクタの他の構成例を示す図である。 水平セレクタの他の構成例を示す図である。 移動度補正を2段階で実行する場合の他の駆動例を説明する図である。 移動度補正を2段階で実行する場合の他の駆動例を説明する図である。 電子機器の概念構成例を示す図である。 電子機器の商品例を示す図である。 電子機器の商品例を示す図である。 電子機器の商品例を示す図である。 電子機器の商品例を示す図である。 電子機器の商品例を示す図である。
符号の説明
41 有機ELパネル
51 画素アレイ部
53 信号書込制御線駆動部
55 オフセット信号線駆動部
57 給電制御スイッチ駆動部
59 初期化制御スイッチ駆動部
61 水平セレクタ
63 タイミングジェネレータ
81 プログラマブルロジックデバイス
121 画素アレイ部
123 信号書込制御線駆動部
125 電流供給線駆動部
127 水平セレクタ
153 信号線書込駆動部
155 電流供給線駆動部
157 水平セレクタ
181 水平セレクタ
183 プログラマブルロジックデバイス
185 逆バイアス電位発生特性切替部
193 プログラマブルロジックデバイス

Claims (4)

  1. アクティブマトリクス駆動方式に対応した画素構造を有するEL表示パネルにおいて、
    各画素の階調値を反映した逆バイアス電位を発生する逆バイアス電位発生部と、
    素回路を構成する駆動トランジスタのゲート電極に、前記逆バイアス電位を印加して画素を非発光状態とした後、前記駆動トランジスタのゲート・ソース間電圧がその閾値電圧より大きくなるようにオフセット電位を印加し、この状態で前記駆動トランジスタを動作させて駆動電流を流すことにより閾値補正動作を行ない、前記閾値補正動作完了後に階調値に対応する信号電位を印加する電圧印加部と
    を有し、
    前記電圧印加部は、前記逆バイアス電位又は信号電位を各信号線に時分割に印加するもであるとともに、1フレーム期間内に占める発光期間長の割合を切り替え可能であり、
    前記逆バイアス電位発生部は、前記閾値補正動作完了後に印加する前記信号電位に基づいて前記逆バイアス電位を設定するものであり、かつ、高輝度に対応する逆バイアス電圧が低輝度に対応する逆バイアス電圧よりも大きくなるように前記逆バイアス電位を設定するとともに、それぞれの輝度において発光期間の割合が長い場合の逆バイアス電圧が発光期間の割合が短い場合の逆バイアス電圧よりも大きくなるように前記逆バイアス電位を設定する
    L表示パネル。
  2. 記逆バイアス電位をVini 、EL発光素子の閾値電位をVthel、カソード電位をVcat 、信号電位をVsig で表すとき、
    前記逆バイアス電位が、次式で与えられる請求項1に記載のEL表示パネル。
    Vini =Vthel+Vcat −(αVsig +β)(ただし、α>0かつβ≧0)
  3. アクティブマトリクス駆動方式に対応した画素構造と、各画素の階調値を反映した逆バイアス電位を発生する逆バイアス電位発生部と、画素回路を構成する駆動トランジスタのゲート電極に前記逆バイアス電位を印加する電圧印加部とを有するEL表示パネルと、
    システム全体の動作を制御するシステム制御部と、
    前記システム制御部に対する操作入力を受け付ける操作入力部と
    を有し、
    前記電圧印加部は、前記駆動トランジスタゲート電極に、前記逆バイアス電位を印加して画素を非発光状態とした後、前記駆動トランジスタのゲート・ソース間電圧がその閾値電圧より大きくなるようにオフセット電位を印加し、この状態で前記駆動トランジスタを動作させて駆動電流を流すことにより閾値補正動作を行ない、前記閾値補正動作完了後に階調値に対応する信号電位を印加するものであり、さらに、前記逆バイアス電位又は信号電位を各信号線に時分割に印加するもであるとともに、1フレーム期間内に占める発光期間長の割合を切り替え可能であり、
    前記逆バイアス電位発生部は、前記閾値補正動作完了後に印加する前記信号電位に基づいて前記逆バイアス電位を設定するものであり、かつ、高輝度に対応する逆バイアス電圧が低輝度に対応する逆バイアス電圧よりも大きくなるように前記逆バイアス電位を設定するとともに、それぞれの輝度において発光期間の割合が長い場合の逆バイアス電圧が発光期間の割合が短い場合の逆バイアス電圧よりも大きくなるように前記逆バイアス電位を設定する
    電子機器。
  4. アクティブマトリクス駆動方式に対応した画素構造を有するEL表示パネルの駆動方法において、
    画素回路を構成する駆動トランジスタのゲート電極に、逆バイアス電位を印加して画素を非発光状態とした後、前記駆動トランジスタのゲート・ソース間電圧がその閾値電圧より大きくなるようにオフセット電位を印加し、この状態で前記駆動トランジスタを動作させて駆動電流を流すことにより閾値補正動作を行ない、前記閾値補正動作完了後に階調値に対応する信号電位を印加する工程と、
    前記逆バイアス電位又は信号電位を各信号線に時分割に印加するとともに、1フレーム期間内に占める発光期間長の割合を切り替える工程と、
    各画素の階調値を反映した逆バイアス電位を発生する工程を有し、当該工程では、前記閾値補正動作完了後に印加する前記信号電位に基づいて前記逆バイアス電位を設定し、さらに、高輝度に対応する逆バイアス電圧が低輝度に対応する逆バイアス電圧よりも大きくなるように前記逆バイアス電位を設定するとともに、それぞれの輝度において発光期間の割合が長い場合の逆バイアス電圧が発光期間の割合が短い場合の逆バイアス電圧よりも大きくなるように前記逆バイアス電位を設定する
    L表示パネルの駆動方法。
JP2008047180A 2008-02-28 2008-02-28 El表示パネル、電子機器及びel表示パネルの駆動方法 Active JP4760840B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008047180A JP4760840B2 (ja) 2008-02-28 2008-02-28 El表示パネル、電子機器及びel表示パネルの駆動方法
US12/320,967 US8274454B2 (en) 2008-02-28 2009-02-10 EL display panel, electronic apparatus and a method of driving EL display panel
TW098104193A TW200949802A (en) 2008-02-28 2009-02-10 EL display panel, electronic apparatus and a method of driving EL display panel
KR1020090014727A KR20090093826A (ko) 2008-02-28 2009-02-23 El 표시 패널, 전자기기 및 el 표시 패널의 구동 방법
CN2009100046396A CN101520986B (zh) 2008-02-28 2009-03-02 电致发光显示面板、其驱动方法和电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008047180A JP4760840B2 (ja) 2008-02-28 2008-02-28 El表示パネル、電子機器及びel表示パネルの駆動方法

Publications (2)

Publication Number Publication Date
JP2009204887A JP2009204887A (ja) 2009-09-10
JP4760840B2 true JP4760840B2 (ja) 2011-08-31

Family

ID=41012789

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008047180A Active JP4760840B2 (ja) 2008-02-28 2008-02-28 El表示パネル、電子機器及びel表示パネルの駆動方法

Country Status (5)

Country Link
US (1) US8274454B2 (ja)
JP (1) JP4760840B2 (ja)
KR (1) KR20090093826A (ja)
CN (1) CN101520986B (ja)
TW (1) TW200949802A (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4760840B2 (ja) * 2008-02-28 2011-08-31 ソニー株式会社 El表示パネル、電子機器及びel表示パネルの駆動方法
JP2010281914A (ja) * 2009-06-03 2010-12-16 Sony Corp 表示装置、表示装置の駆動方法および電子機器
JP2010281993A (ja) 2009-06-04 2010-12-16 Sony Corp 表示装置、表示装置の駆動方法および電子機器
JP2011158822A (ja) * 2010-02-03 2011-08-18 Nippon Hoso Kyokai <Nhk> ディスプレイ装置およびその画素駆動方法
KR101675561B1 (ko) * 2010-05-04 2016-11-15 삼성전자주식회사 전원 장치
CN101976545A (zh) * 2010-10-26 2011-02-16 华南理工大学 Oled显示器的像素驱动电路及其驱动方法
CN101986378A (zh) * 2010-11-09 2011-03-16 华南理工大学 有源有机发光二极管显示器像素驱动电路及其驱动方法
KR20120074847A (ko) * 2010-12-28 2012-07-06 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기 발광 표시 장치
CN102222468A (zh) * 2011-06-23 2011-10-19 华南理工大学 有源有机发光二极管显示器交流像素驱动电路及驱动方法
JP5756865B2 (ja) * 2011-11-24 2015-07-29 株式会社Joled 表示装置及びその制御方法
CN103021336A (zh) * 2012-12-17 2013-04-03 华南理工大学 有源有机电致发光显示器的交流像素驱动电路及驱动方法
JP6201465B2 (ja) * 2013-07-08 2017-09-27 ソニー株式会社 表示装置、表示装置の駆動方法、及び、電子機器
WO2015012216A1 (ja) * 2013-07-23 2015-01-29 凸版印刷株式会社 El表示装置、および、el表示装置の駆動方法
WO2015033496A1 (ja) 2013-09-04 2015-03-12 パナソニック株式会社 表示装置および駆動方法
KR102193054B1 (ko) * 2014-02-28 2020-12-21 삼성디스플레이 주식회사 표시 장치
CN104036729B (zh) 2014-06-09 2017-03-08 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示装置
KR102245437B1 (ko) 2014-06-11 2021-04-29 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 초기화 전압 설정 방법
CN104078005B (zh) 2014-06-25 2017-06-09 京东方科技集团股份有限公司 像素电路及其驱动方法和显示装置
WO2016027425A1 (ja) * 2014-08-20 2016-02-25 株式会社Joled 表示装置及びその駆動方法
KR102461361B1 (ko) * 2016-02-03 2022-11-02 삼성디스플레이 주식회사 화소, 화소의 구동방법 및 화소를 포함하는 유기발광 표시장치
CN108962130A (zh) * 2017-05-23 2018-12-07 Tcl集团股份有限公司 一种应用于视频显示过程中的预设反向驱动方法
KR102395792B1 (ko) * 2017-10-18 2022-05-11 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
US10964262B1 (en) * 2018-08-30 2021-03-30 Apple Inc. Systems and methods for reducing visual artifacts in displays due to refresh rate
CN109727578A (zh) * 2018-12-14 2019-05-07 合肥鑫晟光电科技有限公司 显示装置的补偿方法、装置和显示设备
CN109658856B (zh) * 2019-02-28 2021-03-19 京东方科技集团股份有限公司 像素数据补偿参数获取方法及装置、amoled显示面板
CN112927652A (zh) * 2021-02-05 2021-06-08 深圳市华星光电半导体显示技术有限公司 像素电路及其驱动方法、显示面板和显示装置
KR20220147762A (ko) * 2021-04-27 2022-11-04 삼성디스플레이 주식회사 픽셀 및 이를 포함하는 표시 장치
KR20230045711A (ko) * 2021-09-28 2023-04-05 삼성디스플레이 주식회사 표시 장치
CN114141192A (zh) * 2021-12-03 2022-03-04 Tcl华星光电技术有限公司 驱动电路及其驱动方法、装置、阵列基板和显示装置
CN115588397B (zh) * 2022-10-26 2024-10-18 武汉天马微电子有限公司 显示面板及其驱动方法、显示装置

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10288965A (ja) * 1997-04-14 1998-10-27 Casio Comput Co Ltd 表示装置
JP2001109432A (ja) * 1999-10-06 2001-04-20 Pioneer Electronic Corp アクティブマトリックス型発光パネルの駆動装置
JP3594856B2 (ja) * 1999-11-12 2004-12-02 パイオニア株式会社 アクティブマトリクス型表示装置
JP3757797B2 (ja) * 2001-01-09 2006-03-22 株式会社日立製作所 有機ledディスプレイおよびその駆動方法
JP3956347B2 (ja) 2002-02-26 2007-08-08 インターナショナル・ビジネス・マシーンズ・コーポレーション ディスプレイ装置
US7023141B2 (en) * 2002-03-01 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and drive method thereof
JP3613253B2 (ja) 2002-03-14 2005-01-26 日本電気株式会社 電流制御素子の駆動回路及び画像表示装置
WO2003075256A1 (fr) 2002-03-05 2003-09-12 Nec Corporation Affichage d'image et procede de commande
JP3861743B2 (ja) * 2002-05-01 2006-12-20 ソニー株式会社 電界発光素子の駆動方法
JP4195337B2 (ja) 2002-06-11 2008-12-10 三星エスディアイ株式会社 発光表示装置及びその表示パネルと駆動方法
JP3953383B2 (ja) * 2002-08-07 2007-08-08 東北パイオニア株式会社 発光表示パネルの駆動装置および駆動方法
JP2004093682A (ja) 2002-08-29 2004-03-25 Toshiba Matsushita Display Technology Co Ltd El表示パネル、el表示パネルの駆動方法、el表示装置の駆動回路およびel表示装置
JP2004118132A (ja) * 2002-09-30 2004-04-15 Hitachi Ltd 直流電流駆動表示装置
JP3832415B2 (ja) 2002-10-11 2006-10-11 ソニー株式会社 アクティブマトリクス型表示装置
KR100490622B1 (ko) * 2003-01-21 2005-05-17 삼성에스디아이 주식회사 유기 전계발광 표시장치 및 그 구동방법과 픽셀회로
JP2005164894A (ja) * 2003-12-02 2005-06-23 Sony Corp 画素回路及び表示装置とこれらの駆動方法
JP4147410B2 (ja) * 2003-12-02 2008-09-10 ソニー株式会社 トランジスタ回路、画素回路、表示装置及びこれらの駆動方法
JP4501429B2 (ja) * 2004-01-05 2010-07-14 ソニー株式会社 画素回路及び表示装置
JP4103850B2 (ja) * 2004-06-02 2008-06-18 ソニー株式会社 画素回路及、アクティブマトリクス装置及び表示装置
JP4111185B2 (ja) * 2004-10-19 2008-07-02 セイコーエプソン株式会社 電気光学装置、その駆動方法及び電子機器
GB0424112D0 (en) * 2004-10-29 2004-12-01 Koninkl Philips Electronics Nv Active matrix display devices
DE602006009087D1 (de) * 2005-02-10 2009-10-22 Thomson Licensing Bildanzeigeeinrichtung und verfahren zu ihrer steuerung
KR20060096857A (ko) * 2005-03-04 2006-09-13 삼성전자주식회사 표시 장치 및 그 구동 방법
WO2006121138A1 (ja) * 2005-05-11 2006-11-16 Pioneer Corporation アクティブマトリクス型表示装置
KR101209055B1 (ko) * 2005-09-30 2012-12-06 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR101282399B1 (ko) * 2006-04-04 2013-07-04 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
JP4715850B2 (ja) * 2008-01-15 2011-07-06 ソニー株式会社 表示装置及びその駆動方法と電子機器
JP4760840B2 (ja) * 2008-02-28 2011-08-31 ソニー株式会社 El表示パネル、電子機器及びel表示パネルの駆動方法

Also Published As

Publication number Publication date
US8274454B2 (en) 2012-09-25
KR20090093826A (ko) 2009-09-02
US20090219231A1 (en) 2009-09-03
TW200949802A (en) 2009-12-01
JP2009204887A (ja) 2009-09-10
CN101520986A (zh) 2009-09-02
CN101520986B (zh) 2012-03-21

Similar Documents

Publication Publication Date Title
JP4760840B2 (ja) El表示パネル、電子機器及びel表示パネルの駆動方法
JP5146090B2 (ja) El表示パネル、電子機器及びel表示パネルの駆動方法
JP5217500B2 (ja) El表示パネルモジュール、el表示パネル、集積回路装置、電子機器及び駆動制御方法
JP5186950B2 (ja) El表示パネル、電子機器及びel表示パネルの駆動方法
JP5343325B2 (ja) 自発光表示パネル駆動方法、自発光表示パネル及び電子機器
JP5795893B2 (ja) 表示装置、表示素子、及び、電子機器
JP5842264B2 (ja) 表示装置、及び、電子機器
JP2009116206A (ja) El表示パネル及び電子機器
JP2012237919A (ja) 画素回路、表示装置、電子機器、及び、画素回路の駆動方法
JP2010039435A (ja) 表示パネルモジュール及び電子機器
JP2010039436A (ja) 表示パネルモジュール及び電子機器
JP5256710B2 (ja) El表示パネル
JP2009175198A (ja) El表示パネル及び電子機器
JP2009168967A (ja) 表示装置及び電子機器
JP2009204992A (ja) El表示パネル、電子機器及びel表示パネルの駆動方法
JP4984863B2 (ja) 表示装置とその駆動方法
JP2009204978A (ja) El表示パネルモジュール、el表示パネル及び電子機器
JP5365734B2 (ja) 表示装置
JP2008203655A (ja) 表示装置及びその駆動方法
JP5682612B2 (ja) 表示装置
JP5212002B2 (ja) 表示パネルモジュール、半導体集積回路及び電子機器
JP2012255874A (ja) 画素回路、表示装置、電子機器、及び、画素回路の駆動方法
JP2009008840A (ja) 自発光型表示パネルの駆動制御方法、自発光表示パネル及び電子機器
JP2009204931A (ja) El表示パネル、電子機器及びel表示パネルの駆動方法
JP5958515B2 (ja) 表示装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100427

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110523

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140617

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4760840

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140617

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S303 Written request for registration of pledge or change of pledge

Free format text: JAPANESE INTERMEDIATE CODE: R316303

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S803 Written request for registration of cancellation of provisional registration

Free format text: JAPANESE INTERMEDIATE CODE: R316803

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350