JP2009008840A - 自発光型表示パネルの駆動制御方法、自発光表示パネル及び電子機器 - Google Patents
自発光型表示パネルの駆動制御方法、自発光表示パネル及び電子機器 Download PDFInfo
- Publication number
- JP2009008840A JP2009008840A JP2007169334A JP2007169334A JP2009008840A JP 2009008840 A JP2009008840 A JP 2009008840A JP 2007169334 A JP2007169334 A JP 2007169334A JP 2007169334 A JP2007169334 A JP 2007169334A JP 2009008840 A JP2009008840 A JP 2009008840A
- Authority
- JP
- Japan
- Prior art keywords
- period
- potential
- threshold correction
- drive
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 36
- 238000012937 correction Methods 0.000 claims abstract description 96
- 239000011159 matrix material Substances 0.000 claims abstract description 24
- 230000001052 transient effect Effects 0.000 abstract description 7
- 239000010409 thin film Substances 0.000 description 79
- 238000005401 electroluminescence Methods 0.000 description 52
- 238000003860 storage Methods 0.000 description 27
- 239000003990 capacitor Substances 0.000 description 25
- 230000003071 parasitic effect Effects 0.000 description 14
- 230000008569 process Effects 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- 238000005070 sampling Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 238000003384 imaging method Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 206010047571 Visual impairment Diseases 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Abstract
【課題】画素回路内の過渡現象によらず正確な閾値補正動作を可能とする。
【解決手段】閾値補正用の基準電位の供給期間を規定するドライブパルスであって、各供給期間の後端タイミングが閾値補正期間の後端タイミング以降に設定されたドライブパルスを画素アレイ部に供給する手法を提案する。これにより、アクティブマトリクス駆動方式により駆動制御される画素回路内の過渡現象にかかわらず、閾値補正動作の確実性を確保する。
【選択図】図12
【解決手段】閾値補正用の基準電位の供給期間を規定するドライブパルスであって、各供給期間の後端タイミングが閾値補正期間の後端タイミング以降に設定されたドライブパルスを画素アレイ部に供給する手法を提案する。これにより、アクティブマトリクス駆動方式により駆動制御される画素回路内の過渡現象にかかわらず、閾値補正動作の確実性を確保する。
【選択図】図12
Description
この明細書で説明する発明は、アクティブマトリクス駆動方式に対応する自発光表示パネルの駆動技術に関する。なお発明は、自発光型表示パネルの駆動制御方法、自発光表示パネル及び電子機器としての側面を有する。
有機EL(Electro Luminescence)素子は、印加された電圧を光として再放出する特性(すなわち、エレクトロルミネッセンス現象)を有している。近年、この有機EL素子をパネル面上にマトリクス状に配置した自発光型表示パネルの開発が盛んに行われている。
その主な理由は、有機EL素子を用いた表示パネルは、低消費電力であるのに加え、軽量化や薄膜化が容易であるためである。また、有機EL素子を用いた表示パネルは、応答速度が数μ秒程度と高速であり、動画表示時にも残像が発生し難いことも有力な理由の一つとなっている。
ところで、有機EL素子を用いた表示パネルの駆動方式には、パッシブマトリクス方式とアクティブマトリクス駆動方式がある。昨今では、有機EL素子の駆動に駆動トランジスタを使用するアクティブマトリクス駆動型の表示パネルの開発が盛んである。
因みに、アクティブマトリクス駆動型の表示パネルに関する文献には以下に示すものがある。
特開2003−255856号公報
特開2003−271095号公報
特開2004−029791号公報
特開2004−093682号公報
ところが、アクティブマトリクス駆動方式型の表示パネルには、駆動トランジスタの閾値電圧や移動度の製造バラツキが光輝ムラとして現れ易い問題がある。
このため、これらの特性変動を補正して発光輝度を均一化する技術の確立が求められており、閾値電圧の補正技術も多数提案されている。しかし、現状の補正技術には補正効果の安定性に問題がある。
このため、これらの特性変動を補正して発光輝度を均一化する技術の確立が求められており、閾値電圧の補正技術も多数提案されている。しかし、現状の補正技術には補正効果の安定性に問題がある。
そこで、発明者らは、アクティブマトリクス駆動方式により各画素の発光状態を駆動制御する自発光型表示パネルの閾値補正動作の確実性を高めるべく、閾値補正用の基準電位の供給期間を規定するドライブパルスであって、各供給期間の後端タイミングが閾値補正期間の後端タイミング以降に設定されたドライブパルスを画素アレイ部に供給する手法を提案する。
発明者らの提案する発明の場合、閾値補正に関連するドライブパルスの波形劣化が過渡現象の影響で変動したとしても(すなわち、閾値補正期間が変動したとしても)、閾値補正期間中は閾値補正用の基準電位の供給が途絶えないようにできる。すなわち、閾値補正動作の確実なる実行を確保できる。
以下、発明を、アクティブマトリクス駆動型の有機ELディスプレイパネルの駆動制御に適用する場合について説明する。
なお、本明細書で特に図示又は記載されない部分には、当該技術分野の周知又は公知技術を適用する。また以下に説明する形態例は、発明の一つの形態例であって、これらに限定されるものではない。
なお、本明細書で特に図示又は記載されない部分には、当該技術分野の周知又は公知技術を適用する。また以下に説明する形態例は、発明の一つの形態例であって、これらに限定されるものではない。
(A)基本回路及び基本動作
(A−1)画素回路例
図1に、アクティブマトリクス駆動型の有機ELパネルを構成する画素回路1の構造例を示す。なお、図1に示す画素構造は一例であり、発明は、様々な種類の回路構成に応用可能である。
(A−1)画素回路例
図1に、アクティブマトリクス駆動型の有機ELパネルを構成する画素回路1の構造例を示す。なお、図1に示す画素構造は一例であり、発明は、様々な種類の回路構成に応用可能である。
図1に示す画素回路1は、2つのN型薄膜トランジスタT1及びT2で構成される。このうち、薄膜トランジスタT1は、画素データに対応する信号電圧Vsigの記憶容量C1への書き込みを制御するスイッチングトランジスタとして機能する。
一方、薄膜トランジスタT2は、記憶容量C1の保持電圧Vgsに応じた大きさの駆動電流Idを有機EL素子D1に供給する駆動トランジスタとして機能する。
画素回路1を構成する各薄膜トランジスタは、以下のように各信号線と接続される。まず、薄膜トランジスタT1のゲート電極は、信号線電位の書き込みタイミングを与える走査線3に接続される。また、薄膜トランジスタT1の一方の主電極は信号線5と接続され、他方の主電極は薄膜トランジスタT2のゲート電極と記憶容量C1の電極とそれぞれ接続される。
また、駆動トランジスタT2の一方の主電極は電源線7に接続され、他方の主電極は有機EL素子D1の陽極(アノード電極)と接続される。なお、有機EL素子D1の陰極(カソード電極)は接地線に接続される。
(A−2)基本動作
図2に、画素回路1の基本的な駆動動作を示す。信号線電位の記憶容量C1へのサンプリング動作は、走査線3の電位(走査線電位)が高レベルの期間に実行される。この際、薄膜トランジスタT1はオン状態となり、記憶容量C1に信号線電位(信号電位Vsig)を書き込む。
図2に、画素回路1の基本的な駆動動作を示す。信号線電位の記憶容量C1へのサンプリング動作は、走査線3の電位(走査線電位)が高レベルの期間に実行される。この際、薄膜トランジスタT1はオン状態となり、記憶容量C1に信号線電位(信号電位Vsig)を書き込む。
この信号線電位の書き込みにより、薄膜トランジスタT2のゲート電位Vgが上昇を開始し、ドレイン電流Idの有機EL素子D1への供給が開始される。これに伴い、有機EL素子D1は発光を開始する。因みに、走査線3の電位が低レベルに遷移した後の発光輝度は、記憶容量C1の保持電圧Vgsの大きさに応じて決まる。この発光輝度は、次フレームまで維持される。
(A−3)特性バラツキの影響
ところで、駆動トランジスタとしての薄膜トランジスタT2の閾値電圧や移動度は、製造プロセスのバラツキにより変動することが知られている。これらの特性バラツキが存在する場合、駆動トランジスタT2に同じ大きさの保持電圧Vgsを与えたとしても、同じ大きさのドレイン電流(駆動電流)Idを流すことができなくなる。すなわち、発光輝度にバラツキが生じる。
ところで、駆動トランジスタとしての薄膜トランジスタT2の閾値電圧や移動度は、製造プロセスのバラツキにより変動することが知られている。これらの特性バラツキが存在する場合、駆動トランジスタT2に同じ大きさの保持電圧Vgsを与えたとしても、同じ大きさのドレイン電流(駆動電流)Idを流すことができなくなる。すなわち、発光輝度にバラツキが生じる。
また、有機EL素子D1の経時的な特性変化により陽極電位も変動する。この陽極電位の変動は、薄膜トランジスタT2のゲート電極とソース電極間に保持される保持電圧の変動として作用する。結果的に、ドレイン電流(駆動電流)が変動する。
このように、特性バラツキや経時変化は発光輝度のバラツキとして出現し、画質を劣化させる。
このように、特性バラツキや経時変化は発光輝度のバラツキとして出現し、画質を劣化させる。
(B)特性バラツキの補正動作
以下、特性バラツキの補正動作について説明する。
以下、特性バラツキの補正動作について説明する。
(B−1)パネル構造
図3に、アクティブマトリクス駆動型の有機ELパネルの構造例を示す。図3に示す有機ELパネル11は、画素アレイ部13とこれを駆動する駆動回路15、17、19とで構成される。
図3に、アクティブマトリクス駆動型の有機ELパネルの構造例を示す。図3に示す有機ELパネル11は、画素アレイ部13とこれを駆動する駆動回路15、17、19とで構成される。
画素アレイ部13には、m行分の走査線3(1)〜3(m)と、n列分の信号線5(1)〜5(n)と、m行分の電源線7(1)〜7(m)が配置され、これらの交点位置に表示画素に対応する画素回路13Aが形成される。
駆動回路は、走査線スキャナ15と、電源線スキャナ17と、水平セレクタ19とで構成される。走査線スキャナ15は、走査線3(1)〜3(m)に接続された薄膜トランジスタT1に線順次に制御信号を供給する回路デバイスである。この線順次走査により薄膜トランジスタT1の動作状態が行単位で制御される。
電源線スキャナ17は、電源線7(1)〜7(m)に接続された薄膜トランジスタT2に線順次に電源電圧を供給する回路デバイスである。この線順次走査により薄膜トランジスタT2の動作状態が行単位で制御される。電源線7(1)〜7(m)には、第1の電位(高レベル)Vcc_Hと第2の電位(低レベル)Vcc_Lのいずれかが印加される。
水平セレクタ19は、信号線5(1)〜5(n)に映像信号に応じた信号電位Vsig又は閾値補正用の基準電位Voを供給する回路デバイスである。信号電位Vsigと基準電位Voは、水平走査期間内に時分割に供給される。
図4に、画素回路13Aと駆動回路(走査線スキャナ15、電源線スキャナ17、水平セレクタ19)との接続関係を示す。因みに、図4は、i行j列目に位置する画素回路13Aの接続関係を表している。
(B−2)駆動動作(タイミングチャート)
図5に、画素回路13Aに存在する特性バラツキの補正例を示す。図5に示す補正動作例では、薄膜トランジスタT2の閾値補正動作と移動度補正動作が1水平走査期間(1H)内に実行される。
図5に、画素回路13Aに存在する特性バラツキの補正例を示す。図5に示す補正動作例では、薄膜トランジスタT2の閾値補正動作と移動度補正動作が1水平走査期間(1H)内に実行される。
なお図5は、時間軸を共通として走査線3(i)、信号線5(j)、電源線7(i)の電位変化を表している。また、これら電位変化に伴う薄膜トランジスタT2のゲート電位Vgの変化とソース電位Vsの変化も示す。また図5は、電位変化の遷移を便宜的に(A)〜(H)の8つの期間に区分して表している。
(i)発光期間
期間(A)では、有機EL素子D1が発光状態にある。この期間の後、線順次走査の新しいフィールドが開始される。
期間(A)では、有機EL素子D1が発光状態にある。この期間の後、線順次走査の新しいフィールドが開始される。
(ii)閾値補正準備期間
新しいフィールドが開始すると、期間(B)及び(C)に亘って閾値補正の準備が実行される。因みに、期間(B)において、電源線7の電位は、第2の電位Vcc_Lに切り替わる。
新しいフィールドが開始すると、期間(B)及び(C)に亘って閾値補正の準備が実行される。因みに、期間(B)において、電源線7の電位は、第2の電位Vcc_Lに切り替わる。
これに伴い、薄膜トランジスタT2のソース電位Vsは、電源線の第2の電位Vcc_Lに近づくように推移する。勿論、薄膜トランジスタT2のゲート電位Vgもソース電位Vsに引きずられるように低下する。なお、薄膜トランジスタT2のゲート電位Vgは、続く期間(C)に信号線5(j)を通じて印加される基準電位Voに初期化される。
これらの初期化動作の実行により、記憶容量C1の保持電圧Vgsの初期化が完了する。すなわち、記憶容量C1の保持電圧Vgsは、薄膜トランジスタT2の閾値電圧Vthより大きい電圧(Vo−Vcc_L)に初期設定される。これが閾値補正の準備動作である。
(iii)閾値補正動作
この後、期間(D)について閾値補正動作が開始される。この期間(D)でも、ゲート電位Vgには基準電位Voが与えられる。この状態で、電源線7の電位は第2の電位(低レベル)から第1の電位(高レベル)Vcc_Hに切り替わる。
この後、期間(D)について閾値補正動作が開始される。この期間(D)でも、ゲート電位Vgには基準電位Voが与えられる。この状態で、電源線7の電位は第2の電位(低レベル)から第1の電位(高レベル)Vcc_Hに切り替わる。
結果的に、ドレイン電流Idは、記憶容量C1を通じて信号線5(j)へと流れ、記憶容量C1の保持電圧Vgsを減少させる方向に作用する。なお、薄膜トランジスタT2のゲート電位Vgは基準電位Voに固定されているので、保持電圧Vgsの低下と共に薄膜トランジスタT2のソース電位Vsが上昇する。
なお、記憶容量C1の保持電圧Vgsの低下は、保持電圧Vgsが薄膜トランジスタT2の閾値電圧Vthに達して薄膜トランジスタT2を自動的にカットオフさせるまで継続する。かくして、記憶容量C1の保持電圧Vgsを、薄膜トランジスタT2に固有の閾値電圧Vthに設定する閾値補正動作が完了する。
(iv)信号電位の書き込みと移動度補正のための準備動作
閾値補正動作が完了すると、期間(E)及び(F)に亘って信号電位の書き込みと移動度補正のための準備動作が実行される。もっとも、この期間は省略も可能である。因みに、期間(E)では、走査線3の電位が低レベルに切り替えられ、信号線5(j)から切り離される。これにより、薄膜トランジスタT2がフローティング状態に制御される。
閾値補正動作が完了すると、期間(E)及び(F)に亘って信号電位の書き込みと移動度補正のための準備動作が実行される。もっとも、この期間は省略も可能である。因みに、期間(E)では、走査線3の電位が低レベルに切り替えられ、信号線5(j)から切り離される。これにより、薄膜トランジスタT2がフローティング状態に制御される。
また、期間(F)では、映像信号に対応する信号電位Vsigが信号線5(j)に印加される。この期間(F)は、信号線5(j)に寄生する容量成分の影響による信号線電位の立ち上がりの遅れを考慮している。この期間の存在により、次の期間(G)では、信号線電位が安定した状態で書き込みを開始できる。
(v)信号電位の書き込み及び移動度の補正動作
期間(G)では、信号電位Vsigの書き込みと移動度の補正動作が実行される。すなわち、走査線7(i)の信号電位が高レベルに切り替えられ、薄膜トランジスタT2のゲート電位Vgに信号電位Vsigが印加される。この信号電位Vsigの印加に伴い、記憶容量C1の保持電圧VgsはVsig+Vthに遷移する。このように、保持電圧Vgsは閾値電圧Vthよりも大きくなるので薄膜トランジスタT2はオン状態に切り替わる。
期間(G)では、信号電位Vsigの書き込みと移動度の補正動作が実行される。すなわち、走査線7(i)の信号電位が高レベルに切り替えられ、薄膜トランジスタT2のゲート電位Vgに信号電位Vsigが印加される。この信号電位Vsigの印加に伴い、記憶容量C1の保持電圧VgsはVsig+Vthに遷移する。このように、保持電圧Vgsは閾値電圧Vthよりも大きくなるので薄膜トランジスタT2はオン状態に切り替わる。
薄膜トランジスタT2がオン状態に切り替わると、ドレイン電流Idが有機EL素子D1に流れ始める。ただし、ドレイン電流Idの流れ始めの段階では、有機EL素子D1は未だカットオフ状態(ハイインピーダンス)にある。このため、ドレイン電流Idは、有機EL素子D1に寄生する容量を充電するように流れる。
この寄生容量の充電電圧ΔVだけ、有機EL素子D1の陽極電位(すなわち、薄膜トランジスタT2のソース電位Vs)は上昇する。そして、この充電電圧ΔVだけ記憶容量C1の保持電圧Vgsは低下する。すなわち、保持電圧Vgsは、Vsig+Vth−ΔVに変化する。このように、寄生容量C2の充電電圧ΔVだけ保持電圧Vgsが補正される動作が移動度の補正動作に対応する。
一連のブートストラップ動作により、薄膜トランジスタT2のゲート電位Vgは、ソース電位Vsの上昇量と同じだけ(厳密には、ソース電位Vsの上昇量にゲイン(<1)を乗算した値だけ)上昇する。
(vi)発光期間
期間(H)では、走査線7(i)の電位が低レベルに変更され、薄膜トランジスタT2のゲート電位Vgがフローティング状態になる。このとき、薄膜トランジスタT2は、移動度補正後の保持電圧Vgs(=Vsig+Vth−ΔV)に相当するドレイン電流Idを有機EL素子D1に供給する。
期間(H)では、走査線7(i)の電位が低レベルに変更され、薄膜トランジスタT2のゲート電位Vgがフローティング状態になる。このとき、薄膜トランジスタT2は、移動度補正後の保持電圧Vgs(=Vsig+Vth−ΔV)に相当するドレイン電流Idを有機EL素子D1に供給する。
これにより、有機EL素子D1は発光を開始する。この際、有機EL素子D1の両電極間にはドレイン電流Idの大きさに応じた電圧Velが発生し、陽極電位(薄膜トランジスタT2のソース電位Vs)が上昇する。
この電圧上昇に伴い、薄膜トランジスタT2のゲート電位Vgは、発光電圧Velだけ(厳密には、ソース電位Vsの上昇量にゲイン(<1)を乗算した値だけ)上昇する。
この電圧上昇に伴い、薄膜トランジスタT2のゲート電位Vgは、発光電圧Velだけ(厳密には、ソース電位Vsの上昇量にゲイン(<1)を乗算した値だけ)上昇する。
(B−2)補正動作に対応する画素回路内の接続状態の変化
ここでは、図5の各期間に対応する画素回路13Aの接続状態の変化を示す。ここでは、対応する期間と同じ符号を図番に付して示す。すなわち、図6A〜図6Hを用いて説明する。なお、図6A〜図6Hにおいては、薄膜トランジスタT1をスイッチとして表記すると共に、有機EL素子D1に寄生する容量C2を破線にて明示的に表記する。
ここでは、図5の各期間に対応する画素回路13Aの接続状態の変化を示す。ここでは、対応する期間と同じ符号を図番に付して示す。すなわち、図6A〜図6Hを用いて説明する。なお、図6A〜図6Hにおいては、薄膜トランジスタT1をスイッチとして表記すると共に、有機EL素子D1に寄生する容量C2を破線にて明示的に表記する。
(i)発光期間
図6Aは、図5の期間(A)の動作状態に対応する内部状態を示す。発光期間である期間(A)では、電源線7(i)に第1の電位Vcc_Hが印加される。このとき、薄膜トランジスタT2は、記憶容量C1の保持電圧Vgs(>Vth)に対応するドレイン電流Idを有機EL素子D1に供給する。有機EL素子D1の発光状態は期間(A)の終了まで継続する。
図6Aは、図5の期間(A)の動作状態に対応する内部状態を示す。発光期間である期間(A)では、電源線7(i)に第1の電位Vcc_Hが印加される。このとき、薄膜トランジスタT2は、記憶容量C1の保持電圧Vgs(>Vth)に対応するドレイン電流Idを有機EL素子D1に供給する。有機EL素子D1の発光状態は期間(A)の終了まで継続する。
(ii)閾値補正準備期間
図6Bは、図5の期間(B)の動作状態に対応する内部状態を示す。期間(B)において、電源線7(i)の電位は、第1の電位Vcc_Hから第2の電位Vcc_Lに切り替え制御される。この切り替えにより、ドレイン電流Idの供給は遮断される。
図6Bは、図5の期間(B)の動作状態に対応する内部状態を示す。期間(B)において、電源線7(i)の電位は、第1の電位Vcc_Hから第2の電位Vcc_Lに切り替え制御される。この切り替えにより、ドレイン電流Idの供給は遮断される。
結果的に、薄膜トランジスタT2のゲート電位Vgとソース電位Vsは、有機EL素子D1の発光電圧Velの低下に連動して推移する。そして、ソース電位Vsは、電源線7(i)に印加された第2の電位Vcc_Lとほぼ同じ電位にまで低下する。
図6Cは、図5の期間(C)の動作状態に対応する内部状態を示す。期間(C)において、走査線3(i)の電位は高レベルに変化する。これにより、薄膜トランジスタT1がオン状態に制御され、薄膜トランジスタT2のゲート電位Vgは、信号線5(j)に印加された基準電位Voに設定される。
期間(C)の終了時、記憶容量C1の保持電圧Vgsは、薄膜トランジスタT2の閾値電圧Vthより大きい電圧に初期設定される。この結果、薄膜トランジスT2はオン動作する。なお、薄膜トランジスタT2のドレイン電流Idは、記憶容量C1の保持電圧Vgsの電荷を引き出すように流れる。
(iii)閾値補正動作
図6Dは、図5の期間(D)の動作状態に対応する内部状態を示す。期間(D)において、電源線7(i)の電位は、第2の電位Vcc_Lから再び第1の電位Vcc_Hに遷移される。なお、薄膜トランジスタT1のオン状態は維持される。
図6Dは、図5の期間(D)の動作状態に対応する内部状態を示す。期間(D)において、電源線7(i)の電位は、第2の電位Vcc_Lから再び第1の電位Vcc_Hに遷移される。なお、薄膜トランジスタT1のオン状態は維持される。
結果的に、薄膜トランジスタT2のゲート電位Vgは基準電位Voに維持されたまま、ソース電位Vsだけが上昇を開始する。期間(D)の終了までのいずれかの時点で、記憶容量C1の保持電圧Vgsは閾値電圧Vthに達する。これにより、薄膜トランジスタT2はオフ動作する。この時点におけるソース電位Vsは、ゲート電位Vg(=Vo)よりも閾値電圧Vthだけ低い電位となる。
(iv)信号電位の書き込みと移動度の補正のための準備動作
図6Eは、図5の期間(E)の動作状態に対応する内部状態を示す。期間(E)において、走査線3(i)の電位は低レベルに変化する。これにより、薄膜トランジスタT1がオフ状態に制御され、薄膜トランジスタT2のゲート電極はフローティング状態になる。
図6Eは、図5の期間(E)の動作状態に対応する内部状態を示す。期間(E)において、走査線3(i)の電位は低レベルに変化する。これにより、薄膜トランジスタT1がオフ状態に制御され、薄膜トランジスタT2のゲート電極はフローティング状態になる。
ただし、薄膜トランジスタT2のカットオフ状態は維持される。従って、ドレイン電流Idは流れない。
図6Fは、図5の期間(F)の動作状態に対応する内部状態を示す。期間(F)において、信号線5(j)の電位が基準電位Voから信号電位Vsigに変化する。もっとも、薄膜トランジスタT1はオフ状態のままである。
図6Fは、図5の期間(F)の動作状態に対応する内部状態を示す。期間(F)において、信号線5(j)の電位が基準電位Voから信号電位Vsigに変化する。もっとも、薄膜トランジスタT1はオフ状態のままである。
(v)信号電位の書き込み及び移動度の補正動作
図6Gは、図5の期間(G)の動作状態に対応する内部状態である。期間(G)において、走査線3(i)の電位は高レベルに変化する。これにより、薄膜トランジスタT1がオン状態に制御され、薄膜トランジスタT2のゲート電位Vgは信号電位Vsigに遷移する。
図6Gは、図5の期間(G)の動作状態に対応する内部状態である。期間(G)において、走査線3(i)の電位は高レベルに変化する。これにより、薄膜トランジスタT1がオン状態に制御され、薄膜トランジスタT2のゲート電位Vgは信号電位Vsigに遷移する。
また、期間(G)において、電源線7(i)が第1の電位Vcc_Hに変化する。結果的に、薄膜トランジスタT2がオン動作し、ドレイン電流Idが流れ始める。ただし、有機EL素子D1は、始めカットオフ状態(ハイインピーダンス状態)にある。このため、ドレイン電流Idは、有機EL素子D1に寄生する寄生容量C2に流れ込む。
寄生容量C2の充電に伴って薄膜トランジスタT2のソース電位Vsが上昇を開始する。やがて、記憶容量C1の保持電圧Vgsは、Vsig+Vth−ΔVとなる。このように、信号電位Vsigのサンプリングと充電電圧ΔVによる補正とが並行して実行される。なお、信号電位Vsigが大きいほどドレイン電流Idも大きくなり、充電電圧ΔVの絶対値も大きくなる。
これにより、発光輝度レベルに応じた移動度補正が可能となる。なお、信号電位Vsig が一定の場合、薄膜トランジスタT2の移動度μが大きいほど、充電電圧ΔVの絶対値も大きくなる。このことは、移動度μが大きいほど負帰還量が大きくなることを意味する。
(v)信号電位の書き込み及び移動度の補正動作
図6Hは、図5の期間(H)の動作状態に対応する内部状態である。期間(H)において、走査線3(i)の電位は再び低レベルに変化する。これにより、薄膜トランジスタT1がオフ状態に制御され、薄膜トランジスタT2のゲート電極はフローティング状態になる。
図6Hは、図5の期間(H)の動作状態に対応する内部状態である。期間(H)において、走査線3(i)の電位は再び低レベルに変化する。これにより、薄膜トランジスタT1がオフ状態に制御され、薄膜トランジスタT2のゲート電極はフローティング状態になる。
なお、電源線7(i)の電位は第1の電位Vcc_HHに維持されるので、記憶容量C1の保持電圧Vgs(=Vsig+Vth−ΔV)に応じたドレイン電流Idが有機EL素子D1に継続的に供給される。このドレイン電流Idの供給により有機EL素子D1は発光を始める。同時に、有機EL素子D1の両極間にはドレイン電流Idの大きさに応じた発光電圧Velが発生する。
すなわち、薄膜トランジスタT2のソース電位Vsが上昇する。このブートストラップ動作に伴い、ソース電位Vsの上昇分と同じだけゲート電位Vgも上昇する。かくして、記憶容量C1には、ブートストラップ動作前とほぼ同じ保持電圧Vgs(=Vsig+Vth−ΔV)が保持される。結果的に、移動度補正済みのドレイン電流Idによる発光動作が継続される。
(B−3)補正動作の効果
ここでは、補正動作の効果を確認する。
図7に、薄膜トランジスタT2の電流電圧特性を示す。特に、薄膜トランジスタT2が飽和領域で動作しているときのドレイン電流Idは、下記式により与えられる。
Id=(1/2)・μ・(W/L)・Cox・(Vgs−Vth)2 …(1)
ここでは、補正動作の効果を確認する。
図7に、薄膜トランジスタT2の電流電圧特性を示す。特に、薄膜トランジスタT2が飽和領域で動作しているときのドレイン電流Idは、下記式により与えられる。
Id=(1/2)・μ・(W/L)・Cox・(Vgs−Vth)2 …(1)
ここで、μは移動度を示す。また、Wはゲート幅を示し、Lはゲート長を示す。さらに、Coxは単位面積当たりのゲート酸化膜容量を示す。
このトランジスタ特性式から明らかなように、閾値電圧Vthが変動すると、保持電圧Vgsが一定であってもドレイン電流Idの電流値が変動する。図7に、閾値補正と移動度補正のいずれもが実行されない場合の信号電圧Vsigとドレイン電流Idとの関係を示す。
このトランジスタ特性式から明らかなように、閾値電圧Vthが変動すると、保持電圧Vgsが一定であってもドレイン電流Idの電流値が変動する。図7に、閾値補正と移動度補正のいずれもが実行されない場合の信号電圧Vsigとドレイン電流Idとの関係を示す。
ところが、前述した補正動作例の場合、発光時の保持容量Vgsは、Vsig+Vth−ΔVで与えられる。従って、(1)式は以下のように表すことができる。
Id=(1/2)・μ・(W/L)・Cox・(Vsig−ΔV)2 …(2)
(2)式からは閾値電圧Vthが消えている。すなわち、前述した補正動作により、閾値電圧Vthに依存しないことが分かる。
Id=(1/2)・μ・(W/L)・Cox・(Vsig−ΔV)2 …(2)
(2)式からは閾値電圧Vthが消えている。すなわち、前述した補正動作により、閾値電圧Vthに依存しないことが分かる。
このことは、画素回路13Aを構成する薄膜トランジスタT2の閾値電圧Vthにバラツキが存在したとしても、その影響がドレイン電流Idに現れないことを意味する。図8に、閾値補正のみを実行する場合の信号電圧Vsigとドレイン電流Idとの関係を示す。
ただし、移動度μが異なる画素では、信号電圧Vsigが同じでもドレイン電流Idが異なった値になる。図8の場合、画素Aの方が画素Bよりも移動度μが大きい。このため、同じ信号電圧Vsigでも、画素Aのドレイン電流Idが画素Bのドレイン電流Idよりも大きくなっている。しかし、同じ補正期間内に寄生容量C2に発生する充電電圧ΔVは、移動度μに依存する。
すなわち、移動度μの大きい画素の充電電圧ΔVの方が、移動度μの小さい画素の充電電圧ΔVよりも大きくなる。(2)式において、充電電圧ΔVはドレイン電流Idを減少させる方向に作用する。結果的に、ドレイン電流Idに現れる移動度μのバラツキの影響が抑制される。結果的に、図9に示すように、どの信号電圧Vsigに対しても同じドレイン電流Idが流れるようにできる。
(C)閾値補正が不完全に終わる場合
閾値補正動作は前述した通りであるが、画素回路13Aに寄生する抵抗成分や容量成分に起因する過渡現象(トランジェント)により駆動パルスの劣化は避け得ない。また、この過渡現象を想定して動作タイミングを外部から調整したとしても、画素内部の位相関係や過渡現象の影響量は常には変化する。このため、一部の画素回路においては、閾値補正動作が不完全に終わる可能性がある。
閾値補正動作は前述した通りであるが、画素回路13Aに寄生する抵抗成分や容量成分に起因する過渡現象(トランジェント)により駆動パルスの劣化は避け得ない。また、この過渡現象を想定して動作タイミングを外部から調整したとしても、画素内部の位相関係や過渡現象の影響量は常には変化する。このため、一部の画素回路においては、閾値補正動作が不完全に終わる可能性がある。
以下、閾値補正動作が不完全に終わる場合の発生原因を説明する。
図10に、信号線5(j)に基準電圧Vo又は信号電位Vsigを選択的に印加する駆動回路例を示す。また、図11に、閾値補正用の基準電位Voの供給期間を規定するドライブパルスの波形例を示す。
図10に、信号線5(j)に基準電圧Vo又は信号電位Vsigを選択的に印加する駆動回路例を示す。また、図11に、閾値補正用の基準電位Voの供給期間を規定するドライブパルスの波形例を示す。
図10に示すように、信号線5(j)は水平セレクタ19内で2つに分岐されている。分岐線の一つは、スイッチとして機能する薄膜トランジスタT11を介して信号電圧Vsigの供給線に接続され、残る分岐線の一つは、スイッチとして機能する薄膜トランジスタT12を介して基準電位Voの供給線に接続される。
この2つのスイッチの開閉制御には、それぞれ対応するドライブパルスSELsig 及びSELofs が使用される。
ところで、既存の駆動技術では、信号線電位の書き込み期間に合わせて薄膜トランジスタT12を閉(オン)制御する。すなわち、薄膜トランジスタT1の閉制御期間と同じタイミングで薄膜トランジスタT12が閉制御される。
ところで、既存の駆動技術では、信号線電位の書き込み期間に合わせて薄膜トランジスタT12を閉(オン)制御する。すなわち、薄膜トランジスタT1の閉制御期間と同じタイミングで薄膜トランジスタT12が閉制御される。
ところが、この駆動方法の場合には、寄生容量や寄生抵抗の影響により走査線電位が低電位側に推移するよりも先に基準電位Voを信号線5(j)に印加する薄膜トランジスタT12のドライブパルスSELofs が低電位側に遷移する可能性がある。
この場合、駆動トランジスタとして動作する薄膜トランジスタT2のゲート電位Vgはハイインピーダンスとなり(ゲート電極がフローティング状態となり)、図11に示すように、ソース電位Vsの上昇に伴って基準電位Voより持ち上がってしまう。すなわち、閾値補正動作が不完全なまま終了してしまう。
(D)提案する駆動技術
(D−1)駆動信号例
そこで、発明者らは、基準電位Voを信号線5(j)に印加する薄膜トランジスタT12のオン期間を与えるドライブパルスSELofs の高電位期間を、走査線電位の高電位期間の全体を包含するように設定する方法を提案する。
(D−1)駆動信号例
そこで、発明者らは、基準電位Voを信号線5(j)に印加する薄膜トランジスタT12のオン期間を与えるドライブパルスSELofs の高電位期間を、走査線電位の高電位期間の全体を包含するように設定する方法を提案する。
図12に、閾値補正用の基準電位Voの供給期間規定用に発明者らが提案するドライブパルスSELofs の波形例を示す。
図12の場合、基準電位Voを信号線5(j)に印加する薄膜トランジスタT12のオン期間を与えるドライブパルスSELofs の高電位期間は、閾値補正期間だけでなく走査線電位の高電位期間の全体を包含する。
図12の場合、基準電位Voを信号線5(j)に印加する薄膜トランジスタT12のオン期間を与えるドライブパルスSELofs の高電位期間は、閾値補正期間だけでなく走査線電位の高電位期間の全体を包含する。
このため、走査線電位の波形やドライブパルスSELofs の波形に劣化が発生したとしても、図12に示すように、駆動トランジスタとして動作する薄膜トランジスタT2のゲート電極を基準電位Voに接地し続けることができる。結果的に、閾値補正期間の全期間を補正動作に用いることができる。
(D−2)実装回路の構成例と駆動信号例
図13に実装回路の構成例を示す。また図14に、図13に示す実装回路に対応する駆動信号例を示す。なお、図13は、図3に示すパネル構造のうち信号線5(j)を駆動する水平セレクタ19の一部分に対応する。
図13に実装回路の構成例を示す。また図14に、図13に示す実装回路に対応する駆動信号例を示す。なお、図13は、図3に示すパネル構造のうち信号線5(j)を駆動する水平セレクタ19の一部分に対応する。
信号線5(j)に対して信号電位Vsig又は基準電位Voを選択的に加えるために1つの信号線5(j)から分岐した2つの分岐線にそれぞれスイッチを1つ配置する点は図10で説明した回路構成と同じである。ただし、図13に示す実装回路は、画素アレイ部13内の3本の信号線5(j+1 )〜5(j+3 )を1本の信号線で時分割駆動する点が図10と異なっている。
この駆動方式のため、信号電位供給用にはCMOS構成のスイッチ21(1)〜21(3)を用意し、基準電位供給用にはCMOS構成のスイッチ23(1)〜23(3)を用意する。なお、信号電位供給用のスイッチ21の開閉制御は時分割で実行する必要がある。このため、スイッチ別に専用のドライブパルスSELi及びxSELi(i=1,2,3)を用意する。ここで、xはSELiと位相が反転関係にあることを意味する。
因みに、基準電位供給用のドライブパルスSELofs は、3つの信号線5(j+1 )〜5(j+3 )の全てに共通に接続される。従って、図14に示すように、閾値補正期間は、3つの信号線5(j+1 )〜5(j+3 )の全てについて共通のタイミングで実行される。
この閾値補正期間の後、各信号線の信号電位書き込み期間兼移動度補正期間の実行前に、各信号線5(j+1 )〜5(j+3 )に対する信号電位Vsigのサンプリング処理が時分割で実行される。なお、このサンプリング処理の間、走査線電位は低電位値に制御されている。従って、ここでのサンプリング処理では、信号線5(j)に寄生する十分大きな配線容量に信号電位Vsigを書き込む処理が実行される。
そして、全ての信号線5(j)に対応する信号電位Vsigの書き込みが終了すると、薄膜トランジスタT1が閉(オン)制御され、信号線5(j)と駆動トランジスタとして動作する薄膜トランジスタT2のゲート電極とが接続状態に制御される。これにより、信号電位Vsigの画素回路13Aの記憶容量C1への書き込みと、当該書き込みに伴う移動度補正とが実行されることになる。
(E)他の形態例
(E−1)閾値補正期間の配置及び実行回数
前述した形態例の説明では、基本的に1つの水平走査期間内に閾値補正期間から信号電位Vsigの書き込みまでの全ての処理を実行する場合を想定する。
(E−1)閾値補正期間の配置及び実行回数
前述した形態例の説明では、基本的に1つの水平走査期間内に閾値補正期間から信号電位Vsigの書き込みまでの全ての処理を実行する場合を想定する。
しかし、表示パネルの大型化や縦長パネルの採用に伴い、1つの水平走査期間内に全ての処理を実行するのが厳しくなっている。
このような場合、閾値補正期間を複数の水平走査期間に跨るように配置することで、十分な閾値補正期間を確保する。
このような場合、閾値補正期間を複数の水平走査期間に跨るように配置することで、十分な閾値補正期間を確保する。
また、図15に示すように、1つの水平走査期間に1回ずつ複数の水平走査期間に分割して閾値補正処理を実行しても良い。この場合、1回目よりは2回目、2回目よりは3回目の方が閾値補正期間の終了時における記憶容量C1の保持電圧Vgsは小さくなり、やがて保持電圧Vgsが薄膜トランジスタT2の閾値電圧Vthに達した時点で補正動作は終了する。
勿論、このように閾値補正期間を複数回に分割して実行する場合にも、基準電位Voの供給期間を規定するドライブパルスSELofs の高電位期間は、各閾値補正期間の全体を包含するように配置すれば良い。
(E−2)基準電位の他の供給期間例
前述した形態例の説明では、基準電位Voの供給期間を規定するドライブパルスSELofs
の高電位期間が、走査線電位の高電位期間の全体を全て包含するものとして説明した。
前述した形態例の説明では、基準電位Voの供給期間を規定するドライブパルスSELofs
の高電位期間が、走査線電位の高電位期間の全体を全て包含するものとして説明した。
しかし、閾値補正期間は、閾値補正期間の全体を包含するように設定されていれば良い。前述した形態例の場合には、走査線電位の高電位期間と電源供給線の高電位期間が重なる設計期間の全体をドライブパルスSELofs の高電位期間が包含するように設定されていれば良い。なお、
ドライブパルスSELofs を高電位から低電位に切り換えるタイミング(基準電位Voの供給が停止されるタイミング)は、寄生成分による過渡現象を考慮して閾値補正期間の終了タイミングに対して十分なマージンを設定することが望ましい。
(E−3)製品例
(a)ドライブIC
前述の説明では、画素アレイ部(有機ELパネル)と駆動回路(データ線ドライバ、走査線ドライバ、カソード電位制御部等)とが1つの基体上に形成された有機ELパネルモジュールについて説明した。
(a)ドライブIC
前述の説明では、画素アレイ部(有機ELパネル)と駆動回路(データ線ドライバ、走査線ドライバ、カソード電位制御部等)とが1つの基体上に形成された有機ELパネルモジュールについて説明した。
しかし、画素アレイ部と駆動回路部等とは別々に製造し、それぞれ独立した製品として流通することもできる。例えば、駆動回路はそれぞれ独立したドライブIC(integrated circuit)として製造し、画素アレイ部とは独立に流通することもできる。
(b)表示モジュール
前述した各形態例に係る有機ELパネルモジュールは、図16に示す外観構成のパネル有機ELモジュール31の形態で流通することもできる。
有機ELパネルモジュール31は、支持基板35の表面に対向部33を貼り合わせた構造を有している。
前述した各形態例に係る有機ELパネルモジュールは、図16に示す外観構成のパネル有機ELモジュール31の形態で流通することもできる。
有機ELパネルモジュール31は、支持基板35の表面に対向部33を貼り合わせた構造を有している。
対向部33は、ガラスその他の透明部材を基材とし、その表面にはカラーフィルタ、保護膜、遮光膜等が配置される。
なお、有機ELパネルモジュール31には、外部から支持基板35に信号等を入出力するためのFPC(フレキシブルプリントサーキット)37等が設けられていても良い。
なお、有機ELパネルモジュール31には、外部から支持基板35に信号等を入出力するためのFPC(フレキシブルプリントサーキット)37等が設けられていても良い。
(c)電子機器
前述した形態例における有機ELパネルモジュールは、電子機器に実装された商品形態でも流通される。
図17に、電子機器41の概念構成例を示す。電子機器41は、前述した有機ELパネルモジュール43及びシステム制御部45で構成される。システム制御部45で実行される処理内容は、電子機器41の商品形態により異なる。
前述した形態例における有機ELパネルモジュールは、電子機器に実装された商品形態でも流通される。
図17に、電子機器41の概念構成例を示す。電子機器41は、前述した有機ELパネルモジュール43及びシステム制御部45で構成される。システム制御部45で実行される処理内容は、電子機器41の商品形態により異なる。
なお、電子機器41は、機器内で生成される又は外部から入力される画像や映像を表示する機能を搭載していれば、特定の分野の機器には限定されない。
この種の電子機器41には、例えばテレビジョン受像機が想定される。図18に、テレビジョン受像機51の外観例を示す。
この種の電子機器41には、例えばテレビジョン受像機が想定される。図18に、テレビジョン受像機51の外観例を示す。
テレビジョン受像機51の筐体正面には、フロントパネル53及びフィルターガラス55等で構成される表示画面57が配置される。表示画面57の部分が、形態例で説明した有機ELパネルモジュールに対応する。
また、この種の電子機器41には、例えばデジタルカメラが想定される。図19に、デジタルカメラ61の外観例を示す。図19(A)が正面側(被写体側)の外観例であり、図19(B)が背面側(撮影者側)の外観例である。
デジタルカメラ61は、保護カバー63、撮像レンズ部65、表示画面67、コントロールスイッチ69及びシャッターボタン71で構成される。このうち、表示画面67の部分が、形態例で説明した有機ELパネルモジュールに対応する。
また、この種の電子機器41には、例えばビデオカメラが想定される。図20に、ビデオカメラ81の外観例を示す。
ビデオカメラ81は、本体83の前方に被写体を撮像する撮像レンズ85、撮影のスタート/ストップスイッチ87及び表示画面89で構成される。このうち、表示画面89の部分が、形態例で説明した有機ELパネルモジュールに対応する。
ビデオカメラ81は、本体83の前方に被写体を撮像する撮像レンズ85、撮影のスタート/ストップスイッチ87及び表示画面89で構成される。このうち、表示画面89の部分が、形態例で説明した有機ELパネルモジュールに対応する。
また、この種の電子機器41には、例えば携帯端末装置が想定される。図21に、携帯端末装置としての携帯電話機91の外観例を示す。図21に示す携帯電話機91は折りたたみ式であり、図21(A)が筐体を開いた状態の外観例であり、図21(B)が筐体を折りたたんだ状態の外観例である。
携帯電話機91は、上側筐体93、下側筐体95、連結部(この例ではヒンジ部)97、表示画面99、補助表示画面101、ピクチャーライト103及び撮像レンズ105で構成される。このうち、表示画面99及び補助表示画面101の部分が、形態例で説明した有機ELパネルモジュールに対応する。
また、この種の電子機器41には、例えばコンピュータが想定される。図22に、ノート型コンピュータ111の外観例を示す。
ノート型コンピュータ111は、下型筐体113、上側筐体115、キーボード117及び表示画面119で構成される。このうち、表示画面119の部分が、形態例で説明した有機ELパネルモジュールに対応する。
ノート型コンピュータ111は、下型筐体113、上側筐体115、キーボード117及び表示画面119で構成される。このうち、表示画面119の部分が、形態例で説明した有機ELパネルモジュールに対応する。
これらの他、電子機器41には、オーディオ再生装置、ゲーム機、電子ブック、電子辞書等が想定される。
(E−4)他の表示デバイス例
形態例の説明においては、有機ELパネルモジュールの閾値補正期間を制御する場合について説明した。
しかし、前述した閾値補正機能は、その他の自発光表示装置に対しても適用することができる。例えば無機ELディスプレイ装置、LEDを配列する表示装置その他のダイオード構造を有する発光素子を画面上に配列した表示装置に対しても適用できる。
形態例の説明においては、有機ELパネルモジュールの閾値補正期間を制御する場合について説明した。
しかし、前述した閾値補正機能は、その他の自発光表示装置に対しても適用することができる。例えば無機ELディスプレイ装置、LEDを配列する表示装置その他のダイオード構造を有する発光素子を画面上に配列した表示装置に対しても適用できる。
(E−5)制御デバイス構成
前述した形態例の説明では、カソード電位制御機能をハードウェア的に実現する場合について説明した。
しかし、カソード電位制御機能の一部は、ソフトウェア処理により実現しても良い。
前述した形態例の説明では、カソード電位制御機能をハードウェア的に実現する場合について説明した。
しかし、カソード電位制御機能の一部は、ソフトウェア処理により実現しても良い。
(E−6)他の回路構成
前述した形態例の説明では、画素回路が2つの薄膜トランジスタで構成される場合について説明した。
しかし、前述した閾値補正機能は、3つ以上の薄膜トランジスタで構成される画素回路にも応用できる。
前述した形態例の説明では、画素回路が2つの薄膜トランジスタで構成される場合について説明した。
しかし、前述した閾値補正機能は、3つ以上の薄膜トランジスタで構成される画素回路にも応用できる。
また、前述した形態例の説明では、画素回路を構成する駆動トランジスタがNチャネル型の薄膜トランジスタの場合について説明した。
しかし、図23に示すように、駆動トランジスタがPチャネル型の薄膜トランジスタの場合にも適用できる。
しかし、図23に示すように、駆動トランジスタがPチャネル型の薄膜トランジスタの場合にも適用できる。
(E−7)その他
前述した形態例には、発明の趣旨の範囲内で様々な変形例が考えられる。また、本明細書の記載に基づいて創作される又は組み合わせられる各種の変形例及び応用例も考えられる。
前述した形態例には、発明の趣旨の範囲内で様々な変形例が考えられる。また、本明細書の記載に基づいて創作される又は組み合わせられる各種の変形例及び応用例も考えられる。
1 画素回路
3 信号線
5 走査線
7 電源線
11 有機ELパネル
13 画素アレイ部
15 走査線スキャナ
17 電源線スキャナ
19 水平セレクタ
3 信号線
5 走査線
7 電源線
11 有機ELパネル
13 画素アレイ部
15 走査線スキャナ
17 電源線スキャナ
19 水平セレクタ
Claims (6)
- アクティブマトリクス駆動方式により各画素の発光状態を駆動制御する自発光型表示パネルの駆動制御方法であって、
閾値補正用の基準電位の供給期間を規定するドライブパルスであって、各供給期間の後端タイミングが閾値補正期間の後端タイミング以降に設定されたドライブパルスを画素アレイ部に供給する
ことを特徴とする自発光型表示パネルの駆動制御方法。 - アクティブマトリクス駆動方式により各画素の発光状態を駆動制御する自発光型表示パネルの駆動制御方法であって、
閾値補正用の基準電位の供給期間を規定するドライブパルスであって、その供給期間が閾値補正期間の全体を包含するように設定されたドライブパルスを画素アレイ部に供給する
ことを特徴とする自発光型表示パネルの駆動制御方法。 - アクティブマトリクス駆動方式により発光状態が駆動制御される表示画素がマトリクス状に配列された画素アレイ部と、
閾値補正用の基準電位の供給期間を規定するドライブパルスであって、各供給期間の後端タイミングが閾値補正期間の後端タイミング以降に設定されたドライブパルスを前記画素アレイ部に供給する駆動回路と
を有することを特徴とする自発光型表示パネル。 - アクティブマトリクス駆動方式により発光状態が駆動制御される表示画素がマトリクス状に配列された画素アレイ部と、
閾値補正用の基準電位の供給期間を規定するドライブパルスであって、その供給期間が閾値補正期間の全体を包含するように設定されたドライブパルスを画素アレイ部に供給する駆動回路と
を有することを特徴とする自発光型表示パネル。 - アクティブマトリクス駆動方式により発光状態が駆動制御される表示画素がマトリクス状に配列された画素アレイ部と、
閾値補正用の基準電位の供給期間を規定するドライブパルスであって、各供給期間の後端タイミングが閾値補正期間の後端タイミング以降に設定されたドライブパルスを前記画素アレイ部に供給する駆動回路と、
システム制御部と、
前記システム制御部に対する操作入力部と
を有することを特徴とする電子機器。 - アクティブマトリクス駆動方式により発光状態が駆動制御される表示画素がマトリクス状に配列された画素アレイ部と、
閾値補正用の基準電位の供給期間を規定するドライブパルスであって、その供給期間が閾値補正期間の全体を包含するように設定されたドライブパルスを画素アレイ部に供給する駆動回路と、
システム制御部と、
前記システム制御部に対する操作入力部と
を有することを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007169334A JP2009008840A (ja) | 2007-06-27 | 2007-06-27 | 自発光型表示パネルの駆動制御方法、自発光表示パネル及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007169334A JP2009008840A (ja) | 2007-06-27 | 2007-06-27 | 自発光型表示パネルの駆動制御方法、自発光表示パネル及び電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009008840A true JP2009008840A (ja) | 2009-01-15 |
Family
ID=40323993
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007169334A Pending JP2009008840A (ja) | 2007-06-27 | 2007-06-27 | 自発光型表示パネルの駆動制御方法、自発光表示パネル及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009008840A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106097957A (zh) * | 2016-08-19 | 2016-11-09 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、阵列基板、显示装置 |
CN114743485A (zh) * | 2022-04-18 | 2022-07-12 | Tcl华星光电技术有限公司 | 显示面板 |
-
2007
- 2007-06-27 JP JP2007169334A patent/JP2009008840A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106097957A (zh) * | 2016-08-19 | 2016-11-09 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、阵列基板、显示装置 |
CN114743485A (zh) * | 2022-04-18 | 2022-07-12 | Tcl华星光电技术有限公司 | 显示面板 |
WO2023201808A1 (zh) * | 2022-04-18 | 2023-10-26 | 惠州华星光电显示有限公司 | 显示面板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9460654B2 (en) | Self-luminous display panel driving method, self-luminous display panel and electronic apparatus | |
JP4760840B2 (ja) | El表示パネル、電子機器及びel表示パネルの駆動方法 | |
JP5804732B2 (ja) | 駆動方法、表示装置および電子機器 | |
TWI389079B (zh) | 顯示器件,驅動其之方法,以及電子裝置 | |
EP2341495B1 (en) | Display Apparatus and Method of Driving Same | |
JP5186950B2 (ja) | El表示パネル、電子機器及びel表示パネルの駆動方法 | |
JP5217500B2 (ja) | El表示パネルモジュール、el表示パネル、集積回路装置、電子機器及び駆動制御方法 | |
JP4600780B2 (ja) | 表示装置及びその駆動方法 | |
JP2009014796A (ja) | El表示パネル、電源線駆動装置及び電子機器 | |
JP2009271320A (ja) | El表示パネル、電子機器及びel表示パネルの駆動方法 | |
JP2008286953A (ja) | 表示装置及びその駆動方法と電子機器 | |
JP4591511B2 (ja) | 表示装置及び電子機器 | |
JP2009175198A (ja) | El表示パネル及び電子機器 | |
JP2009015276A (ja) | El表示パネル駆動方法、el表示パネル、el表示パネル駆動装置及び電子機器 | |
JP2008241783A (ja) | 表示装置及びその駆動方法と電子機器 | |
JP2009026586A (ja) | 輝点リペア方法、表示パネル及び電子機器 | |
JP4984863B2 (ja) | 表示装置とその駆動方法 | |
JP2009204992A (ja) | El表示パネル、電子機器及びel表示パネルの駆動方法 | |
JP2009204978A (ja) | El表示パネルモジュール、el表示パネル及び電子機器 | |
US20100013821A1 (en) | Display device, method for driving the same, and electronic device | |
JP5365734B2 (ja) | 表示装置 | |
JP2008170856A (ja) | 画素回路及び表示装置 | |
JP2009008840A (ja) | 自発光型表示パネルの駆動制御方法、自発光表示パネル及び電子機器 | |
JP2015090439A (ja) | 駆動回路、表示装置および電子機器 | |
JP2009053298A (ja) | El表示パネルモジュール、タイミングジェネレータ、ライトスキャンドライバ及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081217 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20081225 |