JP2015090439A - 駆動回路、表示装置および電子機器 - Google Patents
駆動回路、表示装置および電子機器 Download PDFInfo
- Publication number
- JP2015090439A JP2015090439A JP2013230546A JP2013230546A JP2015090439A JP 2015090439 A JP2015090439 A JP 2015090439A JP 2013230546 A JP2013230546 A JP 2013230546A JP 2013230546 A JP2013230546 A JP 2013230546A JP 2015090439 A JP2015090439 A JP 2015090439A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- line
- selection pulse
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012937 correction Methods 0.000 claims description 48
- 239000003990 capacitor Substances 0.000 claims description 18
- 239000011159 matrix material Substances 0.000 claims description 17
- 238000005070 sampling Methods 0.000 claims description 2
- 230000006735 deficit Effects 0.000 abstract 1
- 101100153525 Homo sapiens TNFRSF25 gene Proteins 0.000 description 30
- 102100022203 Tumor necrosis factor receptor superfamily member 25 Human genes 0.000 description 30
- 241000750042 Vini Species 0.000 description 16
- 238000005516 engineering process Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 9
- 230000008033 biological extinction Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 230000004048 modification Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 230000036962 time dependent Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 101150010989 VCATH gene Proteins 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 206010047571 Visual impairment Diseases 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
【課題】狭額縁化に伴ってユニフォーミティが損なわれるのを低減することの可能な駆動回路ならびにそれを備えた表示装置および電子機器を提供する。【解決手段】駆動回路は、1水平期間ごとに、データパルスを各信号線に出力する信号線駆動回路と、1フレーム期間において、各走査線に選択パルスを順次、出力する走査線駆動回路と、1フレーム期間において、電源線に定電圧を出力し続ける電源回路とを備えている。上記データパルスは、映像信号に対応した信号電圧と、第1固定電圧もしくは第2固定電圧(第1固定電圧<第2固定電圧)とからなる。【選択図】図9
Description
本技術は、タイミングマージンに余裕を持たせた駆動回路ならびにそれを備えた表示装置および電子機器に関する。
近年、映像表示を行う表示装置の分野では、画素の発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機EL(electro luminescence)素子を用いた表示装置が開発され、商品化が進められている。有機EL素子は、液晶素子などと異なり自発光素子である。そのため、有機EL素子を用いた表示装置(有機EL表示装置)では、光源(バックライト)が必要ないので、光源を必要とする液晶表示装置と比べて、軽量化、薄型化、高輝度化することができる。さらに、有機EL素子の応答速度は、数μs程度と非常に高速であるので、動画表示時の残像が発生しない。そのため、有機EL表示装置は、次世代のフラットパネルディスプレイの主流になると期待されている。
有機EL表示装置では、液晶表示装置と同様、その駆動方式として単純(パッシブ)マトリクス方式とアクティブマトリクス方式とがある。前者は、構造が単純であるものの、大型かつ高精細の表示装置の実現が難しいなどの問題がある。そのため、現在では、アクティブマトリクス方式の開発が盛んに行なわれている。この方式では、画素ごとに配した有機EL素子に流れる電流が、有機EL素子ごとに設けた画素回路内の駆動トランジスタによって制御される。
アクティブマトリックス型の有機EL表示装置においては、1水平期間(1H)ごとに各走査線が順次走査されると共に、映像信号に対応する信号電圧がサンプリングされ、保持容量に書き込まれる。即ち、1H周期の線順次走査によって、信号電圧の書込動作が行われる。また、有機EL表示装置では、駆動トランジスタの閾値電圧や移動度が画素ごとに異なる場合には、有機EL素子の発光輝度がばらつき、画面の一様性(ユニフォーミティ)が損なわれてしまう。そこで、アクティブマトリックス型の有機EL表示装置では、駆動トランジスタの閾値電圧や移動度のばらつきに起因する発光輝度のばらつきを低減する補正動作が、1H周期の線順次走査に併せて行われる。
アクティブマトリックス型の有機EL表示装置では、電源線から各画素に電力を供給するために、電源線には大電流が流される。しかし、電源線には、通常、有機EL素子の発光・消光を制御するパルスパワーが印加されるので、電源線駆動回路の規模が非常に大きくなり、電源線駆動回路を格納する表示パネルの額縁も大きくなってしまう。そこで、例えば、特許文献1に記載されているように、電源線を固定電圧とし、信号線に印加するデータパルスを1H内で3値をとる波形にすることが提案されている。
しかし、近年の高解像度化に伴い1Hの時間が短くなってきているので、特許文献1に記載の方法では、配線トランジェントに起因して、タイミングマージンが不足し、ユニフォーミティが損なわれるおそれがある。
本技術はかかる問題点に鑑みてなされたものであり、その目的は、狭額縁化に伴ってユニフォーミティが損なわれるのを低減することの可能な駆動回路ならびにそれを備えた表示装置および電子機器を提供することにある。
本技術の駆動回路は、表示パネルを駆動する駆動回路である。ここで、表示パネルは、行列状に配置された複数の画素と、データパルスを各画素に供給する信号線と、各画素を行ごとに選択する選択パルスを各画素に供給する走査線と、各画素に電力を供給する電源線とを備えている。本技術の駆動回路は、1水平期間ごとに、データパルスを各信号線に出力する信号線駆動回路と、1フレーム期間において、各走査線に選択パルスを順次、出力する走査線駆動回路と、1フレーム期間において、電源線に定電圧を出力し続ける電源回路とを備えている。上記データパルスは、映像信号に対応した信号電圧と、第1固定電圧もしくは第2固定電圧(第1固定電圧<第2固定電圧)とからなる。
本技術の表示装置は、表示パネルと、表示パネルを駆動する駆動回路とを備えている。本技術の表示装置に搭載される表示パネルは、上記の表示パネルと同一の構成要素を有している。本技術の表示装置に搭載される駆動回路は、上記の駆動回路と同一の構成要素を有している。
本技術の電子機器は、上記の表示装置を備えている。
本技術の駆動回路、表示装置および電子機器では、1水平期間ごとに各信号線に出力されるデータパルスが、映像信号に対応した信号電圧と、第1固定電圧もしくは第2固定電圧(第1固定電圧<第2固定電圧)とからなる。これにより、データパルスが信号電圧、第1固定電圧および第2固定電圧からなる場合と比べて、各電圧が各信号線に出力される期間を長くすることができる。
本技術の駆動回路、表示装置および電子機器によれば、データパルスが信号電圧、第1固定電圧および第2固定電圧からなる場合と比べて、各電圧が各信号線に出力される期間が長くなるようにしたので、電源線を定電圧化した際に、タイミングマージンが不足するおそれを低減することができる。従って、狭額縁化に伴ってユニフォーミティが損なわれるのを低減することができる。
以下、本技術の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
1.実施の形態(表示装置)
2.変形例(表示装置)
3.適用例(電子機器)
1.実施の形態(表示装置)
2.変形例(表示装置)
3.適用例(電子機器)
<1.実施の形態>
[構成]
図1は、本技術の一実施の形態に係る表示装置1の概略構成を表したものである。この表示装置1は、表示パネル10と、外部から入力された映像信号20Aおよび同期信号20Bに基づいて表示パネル10を駆動する駆動回路20とを備えている。駆動回路20は、例えば、タイミング生成回路21、映像信号処理回路22、信号線駆動回路23、走査線駆動回路24、および電源回路25を有している。
[構成]
図1は、本技術の一実施の形態に係る表示装置1の概略構成を表したものである。この表示装置1は、表示パネル10と、外部から入力された映像信号20Aおよび同期信号20Bに基づいて表示パネル10を駆動する駆動回路20とを備えている。駆動回路20は、例えば、タイミング生成回路21、映像信号処理回路22、信号線駆動回路23、走査線駆動回路24、および電源回路25を有している。
(表示パネル10)
表示パネル10は、複数の画素11が表示パネル10の表示領域10A全面に渡って行列状に配置されたものである。表示パネル10は、駆動回路20によって各画素11がアクティブマトリクス駆動されることにより、外部から入力された映像信号20Aに基づく画像を表示するものである。
表示パネル10は、複数の画素11が表示パネル10の表示領域10A全面に渡って行列状に配置されたものである。表示パネル10は、駆動回路20によって各画素11がアクティブマトリクス駆動されることにより、外部から入力された映像信号20Aに基づく画像を表示するものである。
図2は、画素11の回路構成の一例を表したものである。各画素11は、例えば、画素回路12と、有機EL素子13とを有している。有機EL素子13は、例えば、アノード電極、有機層およびカソード電極が順に積層された構成を有している。有機EL素子13は、素子容量Cedを有している。画素回路12は、有機EL素子13の発光・消光を制御するものである。画素回路12は、後述の書込走査によって各画素11に書き込んだ電圧を保持する機能を有している。画素回路12は、例えば、駆動トランジスタTr1、書込トランジスタTr2、カットオフトランジスタTr3および保持容量Csによって構成されたものであり、3Tr1Cの回路構成となっている。
書込トランジスタTr2は、駆動トランジスタTr1のゲートに対する、映像信号に対応した信号電圧の印加を制御するものである。具体的には、書込トランジスタTr2は、後述の信号線DTLの電圧をサンプリングするとともに駆動トランジスタTr1のゲートに書き込むものである。駆動トランジスタTr1は、有機EL素子13を駆動するものであり、有機EL素子13に直列に接続されている。駆動トランジスタTr1は、書込トランジスタTr2によってサンプリングされた電圧の大きさに応じて有機EL素子13に流れる電流を制御するものである。カットオフトランジスタTr3は、駆動トランジスタTr1を発光させずに後述の初期化を行うものである。保持容量Csは、駆動トランジスタTr1のゲート−ソース間に所定の電圧を保持するものである。保持容量Csは、後述の待機期間中に駆動トランジスタTr1のゲート−ソース間電圧Vgsを一定に保持する役割を有する。なお、画素回路12は、上述の2Tr1Cの回路に対して各種容量やトランジスタを付加した回路構成となっていてもよいし、上述の2Tr1Cの回路構成とは異なる回路構成となっていてもよい。
駆動トランジスタTr1、書込トランジスタTr2およびカットオフトランジスタTr3は、例えば、nチャネルMOS型の薄膜トランジスタ(TFT(Thin Film Transistor))により形成されている。なお、これらのトランジスタは、pチャネルMOS型のTFTにより形成されていてもよい。これらのトランジスタがエンハンスメント型であるものとして、以下の説明がなされているが、これらのトランジスタが、デプレッション型であってもよい。また、これらのトランジスタは、シングルゲート型であってもよいし、デュアルゲート型であってもよい。
表示パネル10は、行方向に延在する複数の走査線WSLと、列方向に延在する複数の信号線DTLと、行方向に延在する複数の電源線DSLと、行方向に延在する複数のカソード線CTLを有している。なお、各カソード線CTLが共通の1枚のシート状の金属層で構成されていてもよい。走査線WSLは、各画素11の選択に用いられるものであり、各画素11を行ごとに選択する選択パルスを各画素11に供給するものである。信号線DTLは、映像信号に応じた信号電圧の、各画素11への供給に用いられるものであり、信号電圧を含むデータパルスを各画素11に供給するものである。電源線DSLは、各画素11に電力を供給するものである。
各信号線DTLと各走査線WSLとの交差点近傍には、画素11が設けられている。各信号線DTLは、後述の信号線駆動回路23の出力端(図示せず)と、書込トランジスタTr2のソースまたはドレインとに接続されている。各走査線WSLは、後述の走査線駆動回路24の出力端(図示せず)と、書込トランジスタTr2のゲートに接続されている。各電源線DSLは、固定の電圧を出力する電源の出力端(図示せず)と、駆動トランジスタTr1のソースまたはドレインに接続されている。カソード線CTLは、例えば、表示領域10Aの周囲に設けられた部材であって、かつ基準の電圧となっている部材に接続されている。
書込トランジスタTr2のゲートは、走査線WSLに接続されている。書込トランジスタTr2のソースまたはドレインが信号線DTLに接続されている。書込トランジスタTr2のソースおよびドレインのうち信号線DTLに未接続の端子が駆動トランジスタTr1のゲートに接続されている。駆動トランジスタTr1のソースまたはドレインが電源線DSLに接続されている。駆動トランジスタTr1のゲート端子が図2のノードND1を構成している。駆動トランジスタTr1のソース端子(図2では有機EL素子13側の端子)が図2のノードND2を構成している。
駆動トランジスタTr1のソースおよびドレインのうち電源線DSLに未接続の端子が有機EL素子13のアノードに接続されている。保持容量Csの一端が駆動トランジスタTr1のゲートに接続されている。保持容量Csの他端が駆動トランジスタTr1のソース(図2では有機EL素子13側の端子)に接続されている。つまり、保持容量Csは、駆動トランジスタTr1のゲート−ソース間に挿入されている。素子容量Cedの一端が駆動トランジスタTr1のソース(図2では有機EL素子13側の端子)に接続されている。カットオフトランジスタTr3は、保持容量Csに対して並列接続されている。カットオフトランジスタTr3のゲートが、保持容量Csのうち、有機EL素子13のアノード側の端子に接続されている。つまり、カットオフトランジスタTr3は、ダイオード接続されている。
(駆動回路20)
次に、駆動回路20について説明する。駆動回路20は、上述したように、例えば、タイミング生成回路21、映像信号処理回路22、信号線駆動回路23、走査線駆動回路24および電源回路25を有している。タイミング生成回路21は、駆動回路20内の各回路が連動して動作するように制御するものである。タイミング生成回路21は、例えば、外部から入力された同期信号20Bに応じて(同期して)、上述した各回路に対して制御信号21Aを出力するようになっている。
次に、駆動回路20について説明する。駆動回路20は、上述したように、例えば、タイミング生成回路21、映像信号処理回路22、信号線駆動回路23、走査線駆動回路24および電源回路25を有している。タイミング生成回路21は、駆動回路20内の各回路が連動して動作するように制御するものである。タイミング生成回路21は、例えば、外部から入力された同期信号20Bに応じて(同期して)、上述した各回路に対して制御信号21Aを出力するようになっている。
映像信号処理回路22は、例えば、外部から入力されたデジタルの映像信号20Aに対して所定の補正を行い、それにより得られた映像信号22Aを信号線駆動回路23に出力するものである。所定の補正としては、例えば、ガンマ補正や、オーバードライブ補正などが挙げられる。
信号線駆動回路23は、例えば、制御信号21Aの入力に応じて(同期して)、映像信号処理回路22から入力された映像信号22Aに対応するアナログの信号電圧Vsigを、各信号線DTLに印加するものである。信号線駆動回路23は、例えば、3種類の電圧(Vofs、Vini、Vsig)を出力可能となっている。具体的には、信号線駆動回路23は、走査線駆動回路24により選択された画素11へ、信号線DTLを介して3種類の電圧(Vofs、Vini、Vsig)を供給するようになっている。信号電圧Vsigは、映像信号20Aに対応する電圧値となっている。固定電圧Vofsは、映像信号20Aとは無関係の一定電圧である。信号電圧Vsigの最小電圧は固定電圧Vofsよりも低い電圧値となっており、信号電圧Vsigの最大電圧は固定電圧Vofsよりも高い電圧値となっている。固定電圧Viniは、映像信号20Aとは無関係の一定電圧である。固定電圧Viniは、(Vofs−Vthr)以下の電圧値である。閾値電圧Vthrは、駆動トランジスタTr1の閾値電圧である。
信号線駆動回路23は、1水平期間ごとに、信号電圧Vsigを含むデータパルスPを各信号線DTLに出力するようになっている。信号線駆動回路23は、データパルスPとして、信号電圧Vsigおよび固定電圧Viniの2値からなる第1パルスP1と、信号電圧Vsigおよび固定電圧Vofsの2値からなる第2パルスP2とを経時的に交互に各信号線DTLに出力する(後述)。
走査線駆動回路24は、1フレーム期間において、各走査線WSLに選択パルスを順次、出力するようになっている。走査線駆動回路24は、例えば、制御信号21Aの入力に応じて(同期して)、複数の走査線WSLを所定のシーケンスで選択することにより、初期化や、Vth補正、信号電圧Vsigの書き込み、μ補正、待機および発光を所望の順番で実行させるものである。ここで、初期化とは、駆動トランジスタTr1のゲート電圧を初期化する(具体的にはViniにする)ことを指している。Vth補正とは、駆動トランジスタTr1のゲート−ソース間電圧Vgsを駆動トランジスタTr1の閾値電圧に近づける補正動作を指している。信号電圧Vsigの書き込み(信号書き込み)とは、駆動トランジスタTr1のゲートに対して、信号電圧Vsigを、書込トランジスタTr2を介して書き込む動作を指している。μ補正とは、駆動トランジスタTr1のゲート−ソース間に保持される電圧(ゲート−ソース間電圧Vgs)を、駆動トランジスタTr1の移動度μの大きさに応じて補正する動作を指している。信号書き込みと、μ補正とは、互いに別個のタイミングで行われることもある。本実施の形態では、走査線駆動回路24が、1つの選択パルスを、走査線WSLへ出力することによって、信号書き込みと、μ補正とを同時に(もしくは間髪空けずに連続して)行うようになっている。待機とは、発光を開始できる状態で待機する(つまり消光状態を維持する)ことを指している。
走査線駆動回路24は、例えば、2種類の電圧(Von、Voff)を出力可能となっている。具体的には、走査線駆動回路24は、駆動対象の画素11へ、走査線WSLを介して2種類の電圧(Von、Voff)を供給し、書込トランジスタTr2のオンオフ制御を行うようになっている。ここで、Vonは、書込トランジスタTr2のオン電圧以上の値となっている。Vonは、後述の「初期化期間」や、「Vth補正期間」、「信号書込・μ補正期間」などに走査線駆動回路24から出力される書込パルスの波高値である。Voffは、書込トランジスタTr2のオン電圧よりも低い値となっており、かつ、Vonよりも低い値となっている。Voffは、後述の「Vth補正準備期間」や、「Vth補正休止期間」、「待機期間」、「発光期間」などに走査線駆動回路24から出力される書込パルスの波高値である。
電源回路25は、各電源線DSLに対して、定電圧を出力するものであり、具体的には、1フレーム期間において、各電源線DSLに定電圧(電圧Vcc)を出力し続けるようになっている。ここで、Vccは、有機EL素子13の閾値電圧Velと、有機EL素子13のカソード電圧Vcathとを足し合わせた電圧(Vel+Vcath)以上の電圧値である。
[動作]
次に、図3〜図8を参照して、本実施の形態の表示装置1の動作(消光から発光までの動作)について説明する。本実施の形態では、有機EL素子13のI−V特性が経時変化しても、その影響を受けることなく、有機EL素子13の発光輝度を一定に保つようにするために、有機EL素子13のI−V特性の変動に対する補償動作を組み込んでいる。さらに、本実施の形態では、駆動トランジスタTr1の閾値電圧や移動度が経時変化しても、それらの影響を受けることなく、有機EL素子13の発光輝度を一定に保つようにするために、上記閾値電圧や上記移動度の変動に対する補正動作を組み込んでいる。
次に、図3〜図8を参照して、本実施の形態の表示装置1の動作(消光から発光までの動作)について説明する。本実施の形態では、有機EL素子13のI−V特性が経時変化しても、その影響を受けることなく、有機EL素子13の発光輝度を一定に保つようにするために、有機EL素子13のI−V特性の変動に対する補償動作を組み込んでいる。さらに、本実施の形態では、駆動トランジスタTr1の閾値電圧や移動度が経時変化しても、それらの影響を受けることなく、有機EL素子13の発光輝度を一定に保つようにするために、上記閾値電圧や上記移動度の変動に対する補正動作を組み込んでいる。
図3は、1つの画素11に着目したときの信号線DTL、走査線WSLおよび電源線DSLに印加される電圧ならびにノードND1,ND2の電圧の経時変化の一例を表したものである。なお、ノードND1の電圧は、駆動トランジスタTr1のゲート電圧である。ノードND2の電圧は、駆動トランジスタTr1のソース電圧である。図4〜図8は、消光から発光までの間の画素11の動作の一例を表す図である。
(初期化期間)
まず、駆動回路20は、駆動トランジスタTr1のゲート電圧の初期化を行う。具体的には、走査線WSLの電圧がVoff、信号線DTLの電圧がVini、電源線DSLの電圧がVccとなっている時(図4)に、走査線駆動回路24は、制御信号21Aに応じて走査線WSLの電圧をVoffからVonに上げる(時刻T1、図5)。つまり、有機EL素子13が発光している時に、走査線駆動回路24は、制御信号21Aに応じて走査線WSLの電圧をVoffからVonに上げる。すると、カットオフトランジスタTr3がオンし、ノードND2の電圧が放電される。他方、ノードND1には、固定電圧Viniが供給されるため、駆動トランジスタTr2はオフする。駆動トランジスタTr2のオフにより、有機EL素子13への電流Idsの供給が停止するので、有機EL素子13は、非発光状態となる。
まず、駆動回路20は、駆動トランジスタTr1のゲート電圧の初期化を行う。具体的には、走査線WSLの電圧がVoff、信号線DTLの電圧がVini、電源線DSLの電圧がVccとなっている時(図4)に、走査線駆動回路24は、制御信号21Aに応じて走査線WSLの電圧をVoffからVonに上げる(時刻T1、図5)。つまり、有機EL素子13が発光している時に、走査線駆動回路24は、制御信号21Aに応じて走査線WSLの電圧をVoffからVonに上げる。すると、カットオフトランジスタTr3がオンし、ノードND2の電圧が放電される。他方、ノードND1には、固定電圧Viniが供給されるため、駆動トランジスタTr2はオフする。駆動トランジスタTr2のオフにより、有機EL素子13への電流Idsの供給が停止するので、有機EL素子13は、非発光状態となる。
その後、ノードND2の電位の低下は、カットオフトランジスタTr3がオフするまで続き、ノードND2の電位がVini+Vthlになると、トランジスタTr3がオフし、電圧の低下が止まる。Vthlは、カットオフトランジスタTr3の閾値電圧である。ここで、駆動トランジスタTr2のゲート−ソース間電圧Vgsは、−Vthl(=Vini−(Vini+Vhtl))である。即ち、駆動トランジスタTr1のゲート−ソース間電圧Vgsは、駆動トランジスタTr1の閾値電圧Vthrより小さくなりカットオフ動作点になる。つまり、駆動トランジスタTr1のドレイン電圧が、有機EL素子13を発光できる電圧Vccであっても駆動トランジスタTr1に電流は流れず、駆動トランジスタTr1のゲート電圧の初期化が行われる。その結果、第1ノードND1の電圧は、Viniとなる。
(Vth補正準備)
次に、駆動回路20は、駆動トランジスタTr1のゲート−ソース間電圧Vgsを駆動トランジスタTr1の閾値電圧に近づけるVth補正の準備を行う。具体的には、駆動回路20は、制御信号21Aに応じて走査線WSLの電圧をVonからVoffに下げたのち(時刻T2)、制御信号21Aに応じて信号線DTLの電圧をViniからVsigに、VsigからVofsに切り換える。
次に、駆動回路20は、駆動トランジスタTr1のゲート−ソース間電圧Vgsを駆動トランジスタTr1の閾値電圧に近づけるVth補正の準備を行う。具体的には、駆動回路20は、制御信号21Aに応じて走査線WSLの電圧をVonからVoffに下げたのち(時刻T2)、制御信号21Aに応じて信号線DTLの電圧をViniからVsigに、VsigからVofsに切り換える。
(Vth補正期間)
次に、駆動回路20は、Vth補正を行う。具体的には、信号線DTLの電圧がVofsとなっており、かつ、電源線DSLの電圧がVccとなっている間に、走査線駆動回路24は、制御信号21Aに応じて走査線WSLの電圧をVoffからVonに上げる(時刻T3、図6)。すると、駆動トランジスタTr1のゲート−ソース間電圧Vgsが一旦、閾値電圧Vthrより大きくなる。これにより、駆動トランジスタTr1がオンし、駆動トランジスタTr1に電流が流れ始める。このとき、Vth補正がまだ完了していない場合には、ゲート−ソース間電圧VgsがVthrになるまで、駆動トランジスタTr1のドレイン−ソース間に電流Idsが流れる。これにより、ノードND1がVofsとなり、ノードND2が上昇し、その結果、保持容量CsがVthr近くの電圧にまで充電され、ゲート−ソース間電圧VgsがVthrに近づく。
次に、駆動回路20は、Vth補正を行う。具体的には、信号線DTLの電圧がVofsとなっており、かつ、電源線DSLの電圧がVccとなっている間に、走査線駆動回路24は、制御信号21Aに応じて走査線WSLの電圧をVoffからVonに上げる(時刻T3、図6)。すると、駆動トランジスタTr1のゲート−ソース間電圧Vgsが一旦、閾値電圧Vthrより大きくなる。これにより、駆動トランジスタTr1がオンし、駆動トランジスタTr1に電流が流れ始める。このとき、Vth補正がまだ完了していない場合には、ゲート−ソース間電圧VgsがVthrになるまで、駆動トランジスタTr1のドレイン−ソース間に電流Idsが流れる。これにより、ノードND1がVofsとなり、ノードND2が上昇し、その結果、保持容量CsがVthr近くの電圧にまで充電され、ゲート−ソース間電圧VgsがVthrに近づく。
(Vth補正休止期間)
次に、駆動回路20は、次にVth補正の実行まで休止する。具体的には、駆動回路20は、制御信号21Aに応じて走査線WSLの電圧をVonからVoffに下げる(時刻T4)。
次に、駆動回路20は、次にVth補正の実行まで休止する。具体的には、駆動回路20は、制御信号21Aに応じて走査線WSLの電圧をVonからVoffに下げる(時刻T4)。
(Vth補正期間)
次に、駆動回路20は、再度、Vth補正を行う。なお、駆動回路20は、このVth補正を、必要に応じて省略することも可能である。具体的には、信号線DTLの電圧がVofsとなっており、かつ、電源線DSLの電圧がVccとなっている間に、走査線駆動回路24は、制御信号21Aに応じて走査線WSLの電圧をVoffからVonに上げる(時刻T5、図6)。すると、駆動トランジスタTr1が、再び、オンし、駆動トランジスタTr1に電流が流れ始める。その後、ノードND2が上昇し、保持容量CsがVthrにまで充電され、ゲート−ソース間電圧VgsもVthとなる。その結果、Vth補正が完了する。その後、駆動回路20は、制御信号21Aに応じて走査線WSLの電圧をVonからVoffに下げる(時刻T6)。
次に、駆動回路20は、再度、Vth補正を行う。なお、駆動回路20は、このVth補正を、必要に応じて省略することも可能である。具体的には、信号線DTLの電圧がVofsとなっており、かつ、電源線DSLの電圧がVccとなっている間に、走査線駆動回路24は、制御信号21Aに応じて走査線WSLの電圧をVoffからVonに上げる(時刻T5、図6)。すると、駆動トランジスタTr1が、再び、オンし、駆動トランジスタTr1に電流が流れ始める。その後、ノードND2が上昇し、保持容量CsがVthrにまで充電され、ゲート−ソース間電圧VgsもVthとなる。その結果、Vth補正が完了する。その後、駆動回路20は、制御信号21Aに応じて走査線WSLの電圧をVonからVoffに下げる(時刻T6)。
(信号書込・μ補正期間)
次に、駆動回路20は、映像信号20Aに応じた信号電圧の書き込みと、μ補正を行う。具体的には、駆動回路20は、まず、信号線DTLの電圧をVofsからVsigに変化させる。続いて、駆動回路20は、電源線DSLの電圧がVccとなっている間に、制御信号21Aに応じて走査線WSLの電圧をVoffからVonに上げる(時刻T7、図7)。すると、駆動トランジスタTr1のゲートが信号線DTLに接続され、ノードND1が信号線DTLの電圧Vsigとなる。このとき、ノードND2はこの段階ではまだ有機EL素子13の閾値電圧Velよりも小さく、有機EL素子13はカットオフしている。そのため、電流Idsは有機EL素子13の素子容量Cedに流れ、素子容量Cedが充電される。その結果、ノードND2がΔVだけ上昇し、やがてゲート−ソース間電圧VgsがVsig+Vth−ΔVとなる。このようにして、書き込みと同時にμ補正が行われる。ここで、駆動トランジスタTr1の移動度μが大きい程、ΔVも大きくなるので、ゲート−ソース間電圧Vgsを発光前にΔVだけ小さくすることにより、画素11ごとの移動度μのばらつきを取り除くことができる。
次に、駆動回路20は、映像信号20Aに応じた信号電圧の書き込みと、μ補正を行う。具体的には、駆動回路20は、まず、信号線DTLの電圧をVofsからVsigに変化させる。続いて、駆動回路20は、電源線DSLの電圧がVccとなっている間に、制御信号21Aに応じて走査線WSLの電圧をVoffからVonに上げる(時刻T7、図7)。すると、駆動トランジスタTr1のゲートが信号線DTLに接続され、ノードND1が信号線DTLの電圧Vsigとなる。このとき、ノードND2はこの段階ではまだ有機EL素子13の閾値電圧Velよりも小さく、有機EL素子13はカットオフしている。そのため、電流Idsは有機EL素子13の素子容量Cedに流れ、素子容量Cedが充電される。その結果、ノードND2がΔVだけ上昇し、やがてゲート−ソース間電圧VgsがVsig+Vth−ΔVとなる。このようにして、書き込みと同時にμ補正が行われる。ここで、駆動トランジスタTr1の移動度μが大きい程、ΔVも大きくなるので、ゲート−ソース間電圧Vgsを発光前にΔVだけ小さくすることにより、画素11ごとの移動度μのばらつきを取り除くことができる。
(発光期間)
最後に、駆動回路20は、制御信号21Aに応じて走査線WSLの電圧をVonからVoffに下げる(時刻T8、図8)。すると、駆動トランジスタTr1のドレイン−ソース間に電流Idsが流れ、ソース電圧Vsが上昇する。その結果、有機EL素子13に閾値電圧Vel以上の電圧が印加され、有機EL素子13が所望の輝度で発光する。
最後に、駆動回路20は、制御信号21Aに応じて走査線WSLの電圧をVonからVoffに下げる(時刻T8、図8)。すると、駆動トランジスタTr1のドレイン−ソース間に電流Idsが流れ、ソース電圧Vsが上昇する。その結果、有機EL素子13に閾値電圧Vel以上の電圧が印加され、有機EL素子13が所望の輝度で発光する。
図9は、第1のフレーム期間における、DTLおよびWSL1〜WSL4に印加される電圧の経時変化の一例を表したものである。図10は、第1のフレーム期間に続く第2のフレーム期間における、DTLおよびWSL1〜WSL4に印加される電圧の経時変化の一例を表したものである。
本実施の形態では、信号線駆動回路23は、上述したように、データパルスPとして、第1パルスP1と第2パルスP2とを経時的に交互に各信号線DTLに出力する。このとき、走査線駆動回路24は、各信号線DTLに出力されているデータパルスPの電圧値に応じて、初期化用、Vth補正用、信号書き込み用の選択パルスを出力する。走査線駆動回路24は、駆動トランジスタTr1のゲート電圧を初期化する際には、各信号線DTLに固定電圧Viniが印加されているときに各走査線WSLに選択パルスを出力する。走査線駆動回路24は、駆動トランジスタTr1のゲート−ソース間電圧Vgsを駆動トランジスタTr1の閾値電圧に近づけるVth補正を行う際には、各信号線DTLに固定電圧Vofsが印加されているときに各走査線WSLに選択パルスを出力する。走査線駆動回路24は、駆動トランジスタTr1のゲートに信号電圧Vsigを書き込む際には、各信号線DTLに信号電圧Vsigが印加されているときに各走査線WSLに選択パルスを出力する。
走査線駆動回路24は、例えば、第1のフレーム期間においては、n行目の画素行(n番目の水平期間)とn+1行目の画素行(n+1番目の水平期間)に対して、初期化用およびVth補正用の選択パルスを同時に出力する。続いて、走査線駆動回路24は、例えば、n行目の画素行に対して先に信号書き込み用の選択パルスを出力し、1H遅れて、n+1行目の画素行に対して信号書き込み用の選択パルスを出力する。このとき、n行目の画素行におけるVth補正用の選択パルスと信号書き込み用の選択パルスとの間隔Δt1は、n+1行目の画素行におけるVth補正用の選択パルスと信号書き込み用の選択パルスとの間隔Δt2よりも短くなっている。
走査線駆動回路24は、さらに、例えば、第1のフレーム期間に続く第2のフレーム期間においては、n+1行目の画素行とn+2行目の画素行に対して、初期化用およびVth補正用の選択パルスを同時に出力する。続いて、走査線駆動回路24は、例えば、n+1行目の画素行に対して先に信号書き込み用の選択パルスを出力し、1H遅れて、n+2行目の画素行に対して信号書き込み用の選択パルスを出力する。このとき、n+1行目の画素行におけるVth補正用の選択パルスと信号書き込み用の選択パルスとの間隔Δt2は、n+2行目の画素行におけるVth補正用の選択パルスと信号書き込み用の選択パルスとの間隔Δt3よりも短くなっている。また、n行目の画素行におけるVth補正用の選択パルスと信号書き込み用の選択パルスとの間隔Δt1は、n+1行目の画素行におけるVth補正用の選択パルスと信号書き込み用の選択パルスとの間隔Δt2よりも長くなっている。
このように、走査線駆動回路24は、例えば、第1のフレーム期間では、n番目の水平期間における間隔Δt1がn+1番目の水平期間における間隔Δt2よりも短くなるように、各走査線WSLに選択パルスを出力する。さらに、走査線駆動回路24は、例えば、第2のフレーム期間では、n番目の水平期間における間隔Δt1がn+1番目の水平期間における間隔Δt2よりも長くなるように、各走査線WSLに選択パルスを出力する。走査線駆動回路24が、このような走査を行った場合には、ある画素行において、Vth補正用の選択パルスと信号書き込み用の選択パルスとの間隔が、1または複数のフレームごとに短くなったり、長くなったりする。
ここで、Vth補正用の選択パルスと信号書き込み用の選択パルスとの間では、ゲート−ソース間電圧Vgsを一定(Vthr)に維持した状態で、発光動作の待機がなされている。発光動作の待機をしている間、駆動トランジスタTr1に電流リークがわずかに生じている場合、ゲート−ソース間電圧Vgsがわずかに変動してしまう可能性がある。ゲート−ソース間電圧Vgsがわずかにでも変動すると、発光輝度が変化してししまう。そのため、Vth補正用の選択パルスと信号書き込み用の選択パルスとの間隔が、画素行ごとに異なる場合、表示映像に縞ができてしまうおそれがある。
しかし、上述したように、ある画素行において、Vth補正用の選択パルスと信号書き込み用の選択パルスとの間隔を、1または複数のフレームごとに短くしたり、長くしたりすることで、表示映像に縞ができにくくなる。
[効果]
次に、本実施の形態の表示装置1における効果について説明する。
次に、本実施の形態の表示装置1における効果について説明する。
一般に、アクティブマトリックス型の有機EL表示装置では、電源線から各画素に電力を供給するために、電源線には大電流が流される。しかし、電源線には、通常、有機EL素子の発光・消光を制御するパルスパワーが印加されるので、電源線駆動回路の規模が非常に大きくなり、電源線駆動回路を格納する表示パネルの額縁も大きくなってしまう。そこで、例えば、電源線を固定電圧とし、信号線に印加するデータパルスを1H内で3値をとる波形にすることが考えられる。しかし、そのようにした場合には、近年の高解像度化に伴い1Hの時間が短くなってきているので、配線トランジェントに起因して、タイミングマージンが不足し、ユニフォーミティが損なわれるおそれがある。
一方、本実施の形態では、1水平期間ごとに各信号線DTLに出力されるデータパルスPが、映像信号に対応した信号電圧Vsigと、固定電圧Viniもしくは固定電圧Vofsとからなる。これにより、データパルスPが信号電圧、固定電圧Viniおよび固定電圧Vofsからなる場合と比べて、各電圧が各信号線DTLに出力される期間を長くすることができる。その結果、電源線DSLを定電圧化した際に、タイミングマージンが不足するおそれを低減することができる。従って、狭額縁化に伴ってユニフォーミティが損なわれるのを低減することができる。
また、本実施の形態において、ある画素行において、Vth補正用の選択パルスと信号書き込み用の選択パルスとの間隔を、1または複数のフレームごとに短くしたり、長くしたりした場合には、表示映像に縞ができにくくすることができる。従って、この場合にも、狭額縁化に伴ってユニフォーミティが損なわれるのを低減することができる。
<2.変形例>
以下に、上記実施の形態の表示装置1の種々の変形例について説明する。なお、以下では、上記実施の形態の表示装置1と共通する構成要素に対しては、同一の符号が付与される。さらに、上記実施の形態の表示装置1と共通する構成要素についての説明は、適宜、省略されるものとする。
以下に、上記実施の形態の表示装置1の種々の変形例について説明する。なお、以下では、上記実施の形態の表示装置1と共通する構成要素に対しては、同一の符号が付与される。さらに、上記実施の形態の表示装置1と共通する構成要素についての説明は、適宜、省略されるものとする。
上記実施の形態では、カットオフトランジスタTr3がダイオード接続となっていたが、例えば、図11に示したように、カットオフトランジスタTr3のゲートが固定電圧に設定されていてもよい。なお、その固定電圧は、初期化のときだけカットオフトランジスタTr3がオンするような値となっている。本変形例では、上記実施の形態と同様の効果が得られる。また、本変形例では、カットオフトランジスタTr3として、デプレッション型のトランジスタを好適に使用することができる。
<3.適用例>
以下、上記実施の形態およびその変形例(以下、「上記実施の形態等」と称する。)で説明した表示装置1の適用例について説明する。上記実施の形態の表示装置1は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
以下、上記実施の形態およびその変形例(以下、「上記実施の形態等」と称する。)で説明した表示装置1の適用例について説明する。上記実施の形態の表示装置1は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
(適用例1)
図12は、上記実施の形態等の表示装置1が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル310およびフィルターガラス320を含む映像表示画面部300を有しており、この映像表示画面部300は、上記実施の形態およびその変形例に係る表示装置1により構成されている。
図12は、上記実施の形態等の表示装置1が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル310およびフィルターガラス320を含む映像表示画面部300を有しており、この映像表示画面部300は、上記実施の形態およびその変形例に係る表示装置1により構成されている。
(適用例2)
図13は、上記実施の形態等の表示装置1が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部410、表示部420、メニュースイッチ430およびシャッターボタン440を有しており、その表示部420は、上記実施の形態等に係る表示装置1により構成されている。
図13は、上記実施の形態等の表示装置1が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部410、表示部420、メニュースイッチ430およびシャッターボタン440を有しており、その表示部420は、上記実施の形態等に係る表示装置1により構成されている。
(適用例3)
図14は、上記実施の形態等の表示装置1が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体510,文字等の入力操作のためのキーボード520および画像を表示する表示部530を有しており、その表示部530は、上記実施の形態等に係る表示装置1により構成されている。
図14は、上記実施の形態等の表示装置1が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体510,文字等の入力操作のためのキーボード520および画像を表示する表示部530を有しており、その表示部530は、上記実施の形態等に係る表示装置1により構成されている。
(適用例4)
図15は、上記実施の形態等の表示装置1が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部610,この本体部610の前方側面に設けられた被写体撮影用のレンズ620,撮影時のスタート/ストップスイッチ630および表示部640を有しており、その表示部640は、上記実施の形態等に係る表示装置1により構成されている。
図15は、上記実施の形態等の表示装置1が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部610,この本体部610の前方側面に設けられた被写体撮影用のレンズ620,撮影時のスタート/ストップスイッチ630および表示部640を有しており、その表示部640は、上記実施の形態等に係る表示装置1により構成されている。
(適用例5)
図16A、図16Bは、上記実施の形態等の表示装置1が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体710と下側筐体720とを連結部(ヒンジ部)730で連結したものであり、ディスプレイ740,サブディスプレイ750,ピクチャーライト760およびカメラ770を有している。そのディスプレイ740またはサブディスプレイ750は、上記実施の形態等に係る表示装置1により構成されている。
図16A、図16Bは、上記実施の形態等の表示装置1が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体710と下側筐体720とを連結部(ヒンジ部)730で連結したものであり、ディスプレイ740,サブディスプレイ750,ピクチャーライト760およびカメラ770を有している。そのディスプレイ740またはサブディスプレイ750は、上記実施の形態等に係る表示装置1により構成されている。
以上、実施の形態および適用例を挙げて本技術を説明したが、本技術は上記実施の形態等に限定されるものではなく、種々変形が可能である。
例えば、上記実施の形態等では、アクティブマトリクス駆動のための画素回路12の構成は、上記各実施の形態で説明したものに限られず、必要に応じて容量素子やトランジスタを追加してもよい。その場合、画素回路12の変更に応じて、上述した信号線駆動回路23や、走査線駆動回路24、電源回路25などの他に、必要な駆動回路を追加してもよい。
また、上記実施の形態等では、信号線駆動回路23、走査線駆動回路24および電源回路25の駆動をタイミング生成回路21および映像信号処理回路22が制御していたが、他の回路がこれらの駆動を制御するようにしてもよい。また、信号線駆動回路23、走査線駆動回路24および電源回路25の制御は、ハードウェア(回路)で行われていてもよいし、ソフトウェア(プログラム)で行われていてもよい。
また、上記実施の形態等では、書込トランジスタTr2のソースおよびドレインや、駆動トランジスタTr1のソースおよびドレイン、カットオフトランジスタTr3のソースおよびドレインが固定されたものとして説明されていた。しかし、いうまでもなく、電流の流れる向きによっては、ソースとドレインの対向関係が上記の説明とは逆になることがある。そのときは、上記実施の形態等において、ソースをドレインと読み替えるとともに、ドレインをソースと読み替えてもよい。
また、上記実施の形態等では、書込トランジスタTr2、駆動トランジスタTr1およびカットオフトランジスタTr3がnチャネルMOS型のTFTにより形成されているものとして説明されていた。しかし、これらの少なくとも1つがpチャネルMOS型のTFTにより形成されていてもよい。なお、駆動トランジスタTr1がpチャネルMOS型のTFTにより形成されている場合には、上記実施の形態等において、有機EL素子13のアノードがカソードとなり、有機EL素子13のカソードがアノードとなる。また、上記実施の形態等において、書込トランジスタTr2、駆動トランジスタTr1およびカットオフトランジスタTr3は、常に、アモルファスシリコン型のTFTやマイクロシリコン型のTFTである必要はなく、例えば、低温ポリシリコン型のTFTや、酸化物半導体TFTであってもよい。
また、例えば、本技術は以下のような構成を取ることができる。
(1)
表示パネルと、
前記表示パネルを駆動する駆動回路と
を備え、
前記表示パネルは、
行列状に配置された複数の画素と、
データパルスを各前記画素に供給する信号線と、
各前記画素を行ごとに選択する選択パルスを各前記画素に供給する走査線と、
各前記画素に電力を供給する電源線と
を有し、
前記駆動回路は、
1水平期間ごとに、前記データパルスを各前記信号線に出力する信号線駆動回路と、
1フレーム期間において、各前記走査線に前記選択パルスを順次、出力する走査線駆動回路と、
1フレーム期間において、前記電源線に定電圧を出力し続ける電源線駆動回路と
を備え、
前記データパルスは、映像信号に対応した信号電圧と、第1固定電圧もしくは第2固定電圧(前記第1固定電圧<前記第2固定電圧)とからなる
表示装置。
(2)
各前記画素は、発光素子と、前記発光素子を駆動する駆動回路とを有し、
前記画素回路は、
ゲートが前記走査線に接続されるとともにソースまたはドレインが前記信号線に接続され、前記信号線に印加された電圧をサンプリングする第1トランジスタと、
ソースまたはドレインが前記電源線に接続され、前記第1トランジスタによってサンプリングされた電圧の大きさに応じて前記発光素子に流れる電流を制御する第2トランジスタと、
前記第1トランジスタによってサンプリングされた電圧を保持する保持容量と、
前記保持容量に対して並列接続された第3トランジスタと
を有する
(1)に記載の表示装置。
(3)
前記走査線駆動回路は、
前記第2トランジスタのゲートに前記信号電圧を書き込む際には、各前記信号線に前記信号電圧が印加されているときに各前記走査線に前記選択パルスを出力し、
前記第2トランジスタのゲート電圧を初期化する際には、各前記信号線に前記第1固定電圧が印加されているときに各前記走査線に前記選択パルスを出力し、
前記第2トランジスタのゲート−ソース間電圧を前記第2トランジスタの閾値電圧に近づける補正を行う際には、各前記信号線に前記第2固定電圧が印加されているときに各前記走査線に前記選択パルスを出力する
(1)または(2)に記載の表示装置。
(4)
前記信号線駆動回路は、前記データパルスとして、前記信号電圧および前記第1固定電圧の2値からなる第1パルスと、前記信号電圧および前記第2固定電圧の2値からなる第2パルスとを経時的に交互に各前記信号線に出力する
(1)ないし(3)のいずれか一項に記載の表示装置。
(5)
前記第2固定電圧が各前記信号線に印加されているときに各前記走査線に印加される前記選択パルスを第1選択パルス、前記信号電圧が各前記信号線に印加されているときに各前記走査線に印加される前記選択パルスを第2選択パルスとすると、
前記走査線駆動回路は、
第1のフレーム期間では、n番目の水平期間における前記第1選択パルスと前記第2選択パルスとの間隔がn+1番目の水平期間における前記第1選択パルスと前記第2選択パルスとの間隔よりも短くなるように、各前記走査線に前記選択パルスを出力し、
前記第1のフレーム期間に続く第2のフレーム期間では、n番目の水平期間における前記第1選択パルスと前記第2選択パルスとの間隔がn+1番目の水平期間における前記第1選択パルスと前記第2選択パルスとの間隔よりも長くなるように、各前記走査線に前記第1選択パルスおよび前記第2選択パルスを出力する
(4)に記載の表示装置。
(6)
表示装置を備え、
前記表示装置は、
表示パネルと、
前記表示パネルを駆動する駆動回路と
を有し、
前記表示パネルは、
行列状に配置された複数の画素と、
データパルスを各前記画素に供給する信号線と、
各前記画素を行ごとに選択する選択パルスを各前記画素に供給する走査線と、
各前記画素に電力を供給する電源線と
を有し、
前記駆動回路は、
1水平期間ごとに、前記データパルスを各前記信号線に出力する信号線駆動回路と、
1フレーム期間において、各前記走査線に前記選択パルスを順次、出力する走査線駆動回路と、
1フレーム期間において、前記電源線に定電圧を出力し続ける電源線駆動回路と
を有し、
前記データパルスは、映像信号に対応した信号電圧と、第1固定電圧もしくは第2固定電圧(前記第1固定電圧<前記第2固定電圧)とからなる
電子機器。
(7)
表示パネルを駆動する駆動回路であって、
前記表示パネルは、
行列状に配置された複数の画素と、
データパルスを各前記画素に供給する信号線と、
各前記画素を行ごとに選択する選択パルスを各前記画素に供給する走査線と、
各前記画素に電力を供給する電源線と
を備え、
当該駆動回路は、
1水平期間ごとに、前記データパルスを各前記信号線に出力する信号線駆動回路と、
1フレーム期間において、各前記走査線に前記選択パルスを順次、出力する走査線駆動回路と、
1フレーム期間において、前記電源線に定電圧を出力し続ける電源線駆動回路と
を備え、
前記データパルスは、映像信号に対応した信号電圧と、第1固定電圧もしくは第2固定電圧(前記第1固定電圧<前記第2固定電圧)とからなる
駆動回路。
(1)
表示パネルと、
前記表示パネルを駆動する駆動回路と
を備え、
前記表示パネルは、
行列状に配置された複数の画素と、
データパルスを各前記画素に供給する信号線と、
各前記画素を行ごとに選択する選択パルスを各前記画素に供給する走査線と、
各前記画素に電力を供給する電源線と
を有し、
前記駆動回路は、
1水平期間ごとに、前記データパルスを各前記信号線に出力する信号線駆動回路と、
1フレーム期間において、各前記走査線に前記選択パルスを順次、出力する走査線駆動回路と、
1フレーム期間において、前記電源線に定電圧を出力し続ける電源線駆動回路と
を備え、
前記データパルスは、映像信号に対応した信号電圧と、第1固定電圧もしくは第2固定電圧(前記第1固定電圧<前記第2固定電圧)とからなる
表示装置。
(2)
各前記画素は、発光素子と、前記発光素子を駆動する駆動回路とを有し、
前記画素回路は、
ゲートが前記走査線に接続されるとともにソースまたはドレインが前記信号線に接続され、前記信号線に印加された電圧をサンプリングする第1トランジスタと、
ソースまたはドレインが前記電源線に接続され、前記第1トランジスタによってサンプリングされた電圧の大きさに応じて前記発光素子に流れる電流を制御する第2トランジスタと、
前記第1トランジスタによってサンプリングされた電圧を保持する保持容量と、
前記保持容量に対して並列接続された第3トランジスタと
を有する
(1)に記載の表示装置。
(3)
前記走査線駆動回路は、
前記第2トランジスタのゲートに前記信号電圧を書き込む際には、各前記信号線に前記信号電圧が印加されているときに各前記走査線に前記選択パルスを出力し、
前記第2トランジスタのゲート電圧を初期化する際には、各前記信号線に前記第1固定電圧が印加されているときに各前記走査線に前記選択パルスを出力し、
前記第2トランジスタのゲート−ソース間電圧を前記第2トランジスタの閾値電圧に近づける補正を行う際には、各前記信号線に前記第2固定電圧が印加されているときに各前記走査線に前記選択パルスを出力する
(1)または(2)に記載の表示装置。
(4)
前記信号線駆動回路は、前記データパルスとして、前記信号電圧および前記第1固定電圧の2値からなる第1パルスと、前記信号電圧および前記第2固定電圧の2値からなる第2パルスとを経時的に交互に各前記信号線に出力する
(1)ないし(3)のいずれか一項に記載の表示装置。
(5)
前記第2固定電圧が各前記信号線に印加されているときに各前記走査線に印加される前記選択パルスを第1選択パルス、前記信号電圧が各前記信号線に印加されているときに各前記走査線に印加される前記選択パルスを第2選択パルスとすると、
前記走査線駆動回路は、
第1のフレーム期間では、n番目の水平期間における前記第1選択パルスと前記第2選択パルスとの間隔がn+1番目の水平期間における前記第1選択パルスと前記第2選択パルスとの間隔よりも短くなるように、各前記走査線に前記選択パルスを出力し、
前記第1のフレーム期間に続く第2のフレーム期間では、n番目の水平期間における前記第1選択パルスと前記第2選択パルスとの間隔がn+1番目の水平期間における前記第1選択パルスと前記第2選択パルスとの間隔よりも長くなるように、各前記走査線に前記第1選択パルスおよび前記第2選択パルスを出力する
(4)に記載の表示装置。
(6)
表示装置を備え、
前記表示装置は、
表示パネルと、
前記表示パネルを駆動する駆動回路と
を有し、
前記表示パネルは、
行列状に配置された複数の画素と、
データパルスを各前記画素に供給する信号線と、
各前記画素を行ごとに選択する選択パルスを各前記画素に供給する走査線と、
各前記画素に電力を供給する電源線と
を有し、
前記駆動回路は、
1水平期間ごとに、前記データパルスを各前記信号線に出力する信号線駆動回路と、
1フレーム期間において、各前記走査線に前記選択パルスを順次、出力する走査線駆動回路と、
1フレーム期間において、前記電源線に定電圧を出力し続ける電源線駆動回路と
を有し、
前記データパルスは、映像信号に対応した信号電圧と、第1固定電圧もしくは第2固定電圧(前記第1固定電圧<前記第2固定電圧)とからなる
電子機器。
(7)
表示パネルを駆動する駆動回路であって、
前記表示パネルは、
行列状に配置された複数の画素と、
データパルスを各前記画素に供給する信号線と、
各前記画素を行ごとに選択する選択パルスを各前記画素に供給する走査線と、
各前記画素に電力を供給する電源線と
を備え、
当該駆動回路は、
1水平期間ごとに、前記データパルスを各前記信号線に出力する信号線駆動回路と、
1フレーム期間において、各前記走査線に前記選択パルスを順次、出力する走査線駆動回路と、
1フレーム期間において、前記電源線に定電圧を出力し続ける電源線駆動回路と
を備え、
前記データパルスは、映像信号に対応した信号電圧と、第1固定電圧もしくは第2固定電圧(前記第1固定電圧<前記第2固定電圧)とからなる
駆動回路。
1…表示装置、10…表示パネル、10A…表示領域、11…画素、12…画素回路、13…有機EL素子、20…駆動回路、20A…映像信号、20B…同期信号、21…タイミング生成回路、21A…制御信号、22…映像信号処理回路、22A…映像信号、23…信号線駆動回路、24…走査線駆動回路、25…電源回路、300…映像表示画面部、310…フロントパネル、320…フィルターガラス、410…発光部、420,530,640…表示部、430…メニュースイッチ、440…シャッターボタン、510…本体、520…キーボード、610…本体部、620…レンズ、630…スタート/ストップスイッチ、710…上側筐体、720…下側筐体、730…連結部、740…ディスプレイ、750…サブディスプレイ、760…ピクチャーライト、770…カメラ、Cs…保持容量、Csub…補助容量、CTL…カソード線、DTL…信号線、DSL…電源線、Ids…電流、ND1,ND2…ノード、P,P1,P2…データパルス、T1,T2,T3,T4,T5,T6,T7,T8…時刻、Tr1…駆動トランジスタ、Tr2…書込トランジスタ、Tr3…初期化トランジスタ、Vcc,Voff,Von…電圧、Vini,Vofs…固定電圧、Vsig…信号電圧、Vg…ゲート電圧、Vgs…ゲート−ソース間電圧、Voled…有機EL素子の電圧、Vs…ソース電圧、Vthr,Vthl…閾値電圧、WSL,WSL1,WSL2,WSL3,WSL4…走査線、Δt1,Δt2…間隔。
Claims (7)
- 表示パネルと、
前記表示パネルを駆動する駆動回路と
を備え、
前記表示パネルは、
行列状に配置された複数の画素と、
データパルスを各前記画素に供給する信号線と、
各前記画素を行ごとに選択する選択パルスを各前記画素に供給する走査線と、
各前記画素に電力を供給する電源線と
を有し、
前記駆動回路は、
1水平期間ごとに、前記データパルスを各前記信号線に出力する信号線駆動回路と、
1フレーム期間において、各前記走査線に前記選択パルスを順次、出力する走査線駆動回路と、
1フレーム期間において、前記電源線に定電圧を出力し続ける電源回路と
を備え、
前記データパルスは、映像信号に対応した信号電圧と、第1固定電圧もしくは第2固定電圧(前記第1固定電圧<前記第2固定電圧)とからなる
表示装置。 - 各前記画素は、発光素子と、前記発光素子を駆動する駆動回路とを有し、
前記画素回路は、
ゲートが前記走査線に接続されるとともにソースまたはドレインが前記信号線に接続され、前記信号線に印加された電圧をサンプリングする第1トランジスタと、
ソースまたはドレインが前記電源線に接続され、前記第1トランジスタによってサンプリングされた電圧の大きさに応じて前記発光素子に流れる電流を制御する第2トランジスタと、
前記第1トランジスタによってサンプリングされた電圧を保持する保持容量と、
前記保持容量に対して並列接続された第3トランジスタと
を有する
請求項1に記載の表示装置。 - 前記走査線駆動回路は、
前記第2トランジスタのゲートに前記信号電圧を書き込む際には、各前記信号線に前記信号電圧が印加されているときに各前記走査線に前記選択パルスを出力し、
前記第2トランジスタのゲート電圧を初期化する際には、各前記信号線に前記第1固定電圧が印加されているときに各前記走査線に前記選択パルスを出力し、
前記第2トランジスタのゲート−ソース間電圧を前記第2トランジスタの閾値電圧に近づける補正を行う際には、各前記信号線に前記第2固定電圧が印加されているときに各前記走査線に前記選択パルスを出力する
請求項2に記載の表示装置。 - 前記信号線駆動回路は、前記データパルスとして、前記信号電圧および前記第1固定電圧の2値からなる第1パルスと、前記信号電圧および前記第2固定電圧の2値からなる第2パルスとを経時的に交互に各前記信号線に出力する
請求項2に記載の表示装置。 - 前記第2固定電圧が各前記信号線に印加されているときに各前記走査線に印加される前記選択パルスを第1選択パルス、前記信号電圧が各前記信号線に印加されているときに各前記走査線に印加される前記選択パルスを第2選択パルスとすると、
前記走査線駆動回路は、
第1のフレーム期間では、n番目の水平期間における前記第1選択パルスと前記第2選択パルスとの間隔がn+1番目の水平期間における前記第1選択パルスと前記第2選択パルスとの間隔よりも短くなるように、各前記走査線に前記選択パルスを出力し、
前記第1のフレーム期間に続く第2のフレーム期間では、n番目の水平期間における前記第1選択パルスと前記第2選択パルスとの間隔がn+1番目の水平期間における前記第1選択パルスと前記第2選択パルスとの間隔よりも長くなるように、各前記走査線に前記第1選択パルスおよび前記第2選択パルスを出力する
請求項4に記載の表示装置。 - 表示装置を備え、
前記表示装置は、
表示パネルと、
前記表示パネルを駆動する駆動回路と
を有し、
前記表示パネルは、
行列状に配置された複数の画素と、
データパルスを各前記画素に供給する信号線と、
各前記画素を行ごとに選択する選択パルスを各前記画素に供給する走査線と、
各前記画素に電力を供給する電源線と
を有し、
前記駆動回路は、
1水平期間ごとに、前記データパルスを各前記信号線に出力する信号線駆動回路と、
1フレーム期間において、各前記走査線に前記選択パルスを順次、出力する走査線駆動回路と、
1フレーム期間において、前記電源線に定電圧を出力し続ける電源回路と
を有し、
前記データパルスは、映像信号に対応した信号電圧と、第1固定電圧もしくは第2固定電圧(前記第1固定電圧<前記第2固定電圧)とからなる
電子機器。 - 表示パネルを駆動する駆動回路であって、
前記表示パネルは、
行列状に配置された複数の画素と、
データパルスを各前記画素に供給する信号線と、
各前記画素を行ごとに選択する選択パルスを各前記画素に供給する走査線と、
各前記画素に電力を供給する電源線と
を備え、
当該駆動回路は、
1水平期間ごとに、前記データパルスを各前記信号線に出力する信号線駆動回路と、
1フレーム期間において、各前記走査線に前記選択パルスを順次、出力する走査線駆動回路と、
1フレーム期間において、前記電源線に定電圧を出力し続ける電源回路と
を備え、
前記データパルスは、映像信号に対応した信号電圧と、第1固定電圧もしくは第2固定電圧(前記第1固定電圧<前記第2固定電圧)とからなる
駆動回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013230546A JP2015090439A (ja) | 2013-11-06 | 2013-11-06 | 駆動回路、表示装置および電子機器 |
US14/498,199 US9378677B2 (en) | 2013-11-06 | 2014-09-26 | Drive circuit, display unit, and electronic apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013230546A JP2015090439A (ja) | 2013-11-06 | 2013-11-06 | 駆動回路、表示装置および電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015090439A true JP2015090439A (ja) | 2015-05-11 |
Family
ID=53006700
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013230546A Pending JP2015090439A (ja) | 2013-11-06 | 2013-11-06 | 駆動回路、表示装置および電子機器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9378677B2 (ja) |
JP (1) | JP2015090439A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6706570B2 (ja) * | 2016-12-05 | 2020-06-10 | 株式会社Joled | 半導体装置、半導体装置の製造方法および表示装置 |
KR102388662B1 (ko) * | 2017-11-24 | 2022-04-20 | 엘지디스플레이 주식회사 | 전계 발광 표시장치와 그 구동 방법 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008233122A (ja) * | 2007-03-16 | 2008-10-02 | Sony Corp | 表示装置、表示装置の駆動方法および電子機器 |
JP2012137513A (ja) * | 2010-12-24 | 2012-07-19 | Sony Corp | 信号処理装置および表示装置 |
-
2013
- 2013-11-06 JP JP2013230546A patent/JP2015090439A/ja active Pending
-
2014
- 2014-09-26 US US14/498,199 patent/US9378677B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20150123960A1 (en) | 2015-05-07 |
US9378677B2 (en) | 2016-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5804732B2 (ja) | 駆動方法、表示装置および電子機器 | |
JP4715850B2 (ja) | 表示装置及びその駆動方法と電子機器 | |
TWI464725B (zh) | 像素電路,顯示裝置,顯示裝置之驅動方法及電子單元 | |
US10325556B2 (en) | Display panel and display unit | |
US8199081B2 (en) | Display apparatus, display-apparatus driving method and electronic instrument | |
JP2009288749A (ja) | 表示装置及びその駆動方法と電子機器 | |
US9214110B2 (en) | Display unit and electronic apparatus | |
JP2009080367A (ja) | 表示装置及びその駆動方法と電子機器 | |
JP5909759B2 (ja) | 画素回路、表示パネル、表示装置および電子機器 | |
JP6781176B2 (ja) | 画素回路および表示装置 | |
US9378677B2 (en) | Drive circuit, display unit, and electronic apparatus | |
JP2010039117A (ja) | 表示装置及びその駆動方法と電子機器 | |
JP2011069943A (ja) | 表示装置および電子機器 | |
US10818242B2 (en) | Pixel circuit including plurality of switching transistors and capacitors, and display unit | |
US9852684B2 (en) | Drive circuit, display unit, and electronic apparatus | |
JP6789796B2 (ja) | 表示装置および駆動方法 | |
JP2010091641A (ja) | 表示装置及びその駆動方法と電子機器 | |
JP6774325B2 (ja) | 画素回路および表示装置 | |
JP2009098429A (ja) | 表示装置と電子機器 | |
JP2009098430A (ja) | 表示装置と電子機器 | |
JP2015090478A (ja) | 表示装置および電子機器 | |
JP2011107187A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2009103871A (ja) | 表示装置及びその駆動方法と電子機器 | |
JP2013122481A (ja) | 表示装置およびその駆動方法、ならびに電子機器 | |
JP2012220723A (ja) | 表示パネル、表示装置および電子機器 |