JP5958515B2 - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP5958515B2 JP5958515B2 JP2014206327A JP2014206327A JP5958515B2 JP 5958515 B2 JP5958515 B2 JP 5958515B2 JP 2014206327 A JP2014206327 A JP 2014206327A JP 2014206327 A JP2014206327 A JP 2014206327A JP 5958515 B2 JP5958515 B2 JP 5958515B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- transistor
- driving
- unit
- drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims description 30
- 238000005070 sampling Methods 0.000 claims description 24
- 238000003860 storage Methods 0.000 claims description 16
- 239000011159 matrix material Substances 0.000 claims description 8
- 239000010409 thin film Substances 0.000 description 24
- 238000000034 method Methods 0.000 description 15
- 230000008859 change Effects 0.000 description 14
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 6
- 101150010989 VCATH gene Proteins 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 238000003384 imaging method Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 230000036962 time dependent Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000003503 early effect Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000002985 plastic film Substances 0.000 description 1
- 229920006255 plastic film Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
の保持容量Csへの書き込みを制御する薄膜トランジスタである。また、駆動トランジスタT2は、保持容量Csに保持された信号電圧Vsig に応じて定まるゲート・ソース間電圧Vgsに基づいて駆動電流Idsを有機EL素子OLEDに供給する薄膜トランジスタである。図2の場合、サンプリングトランジスタT1は、Nチャネル型薄膜トランジスタで構成され、駆動トランジスタT2は、Pチャネル型薄膜トランジスタで構成される。
Ids=k・μ・(Vgs−Vth)2/2
なお、第1及び第2の電源線駆動部を構成する最終出力段に位置する出力バッファ回路は、薄膜トランジスタのチャネル長の方向が信号線と並行になるように形成されることが望ましい。
また、第1及び第2の電源線駆動部を構成する最終出力段に位置する出力バッファ回路は、薄膜トランジスタのチャネル幅が一画素の信号線方向の長さよりも大きく形成されることが望ましい。
また、発明者らは、前述した構成のEL表示パネルを搭載した電子機器を提案する。
ここで、電子機器は、前述した構成のEL表示パネルと、システム全体の動作を制御するシステム制御部と、システム制御部に対する操作入力を受け付ける操作入力部とで構成する。
なお、本明細書で特に図示又は記載されない部分には、当該技術分野の周知又は公知技術を適用する。また以下に説明する形態例は、発明の一つの形態例であって、これらに限定されるものではない。
なお、この明細書では、画素アレイ部と駆動回路とを同じ半導体プロセスを用いて同じ基板上に形成した表示パネルだけでなく、例えば特定用途向けICとして製造された駆動回路を画素アレイ部の形成された基板上に実装したものも有機ELパネルと呼ぶ。
対向部15は、ガラス、プラスチックフィルムその他の透明部材を基材とし、その表面に有機EL層や保護膜等を積層した構造を有している。
なお、有機ELパネル11には、外部から支持基板13に信号等を入出力するためのFPC(フレキシブルプリントサーキット)17が配置される。
(B−1)システム構成
以下では、駆動トランジスタT2の特性バラツキを防ぎ、かつ画素回路を構成する素子数が少なく済む有機ELパネル11のシステム構成例を示す。なお、この形態例では、画面サイズの大きい有機ELパネルを想定する。
なお、この形態例1の場合には、書込制御線駆動部23は、電源線駆動部25よりも画素アレイ部21の近くに配置する。
なお、この形態例1の場合には、電源線駆動部25は、書込制御線駆動部23の外側に配置する。
すなわち、書込制御線駆動部23は、シフトレジスタ部231、波形調整回路233、出力バッファ回路235で構成される。一方、電源線駆動部25は、シフトレジスタ部251、波形調整回路253、出力バッファ回路255で構成される。
また、波形調整回路233及び253は、時間軸方向のパルス幅及びパルス高さを調整する回路である。
なお、電源配線は、いずれも水平ラインに対して垂直に配線される。一方、電源線駆動部25が駆動する電源線DSLは、いずれも水平ラインに対して並行に配線される。
電源用の配線は、基本的にアルミニウムで配線される。しかし、アルミニウムは膜厚が厚くなる。このため、立体的な交差部分では、一般に膜厚が薄く済むモリブデン等の金属材料が使用される。
なお、図6に示す構造の有機ELパネル11の場合、1本の電源線DSLについて画素アレイ部21の左右に2つずつ計4カ所に立体交差が形成される。
タイミングジェネレータ29は、書込制御線WSL、電源線DSL、信号線DTLの駆動に必要なタイミングパルスを生成する回路デバイスである。
図12に、図8に示す画素回路の駆動動作例を示す。因みに図12では、電源線DSLに印加する2種類の電源電位のうち高電位(発光電位)の方をVccで表し、低電位(非発光電位)の方をVssで表す。
閾値補正期間が終了すると、サンプリングトランジスタT1が再びオフ制御される(図12(t5))。
この際、駆動トランジスタT2のゲート電位Vgは、信号電位Vsig に遷移する。一方、駆動トランジスタT2のソース電位Vsは、電源線DSLから保持容量Csへと流れ込む電流により時間と共に上昇する。
ると、有機EL素子OLEDの発光期間が開始する(図12(t7))。図20に、この場合における画素回路内の動作状態を示す。なお、駆動トランジスタT2のゲート・ソース間電圧Vgsは一定である。従って、駆動トランジスタT2は一定の電流Ids’を有機EL素子に供給する。
ところで、この形態例で提案する駆動回路の場合も、発光時間が長くなると、有機EL素子OLEDのI−V特性が変化する。
以上の通り、この形態例で説明した画素回路と駆動方式の採用により、駆動トランジスタT2をNチャネル型薄膜トランジスタで構成する場合にも、画素毎に輝度バラツキのない有機ELパネルを実現することができる。
このため、画素アレイ部21のサイズが大型化して電源線DSLの駆動時間が短縮される場合にも、書込制御線WSLの波形の鈍りを小さくでき、シェーディングの発生を効果的に抑制できる。
(C−1)システム構成
以下では、画面サイズの大きい有機ELパネルの表示品質をより高めることが可能なパネル構造について説明する。
まず、この形態例では、電源線駆動部41と書込制御線駆動部23の位置関係を入れ替えている。すなわち、電源線駆動部41を書込制御線駆動部23よりも画素アレイ部側に配置する。
図22に、サブ画素に対応する画素回路31と各駆動回路との接続関係を示す。また図23に画素回路31の内部構成を示す。
一方、電源線DSLは、形態例1よりも駆動電源との立体交差の回数が少なくなるので低抵抗金属だけで構成することができる。この形態例の場合、電源線DSLはアルミニウムで構成する。
しかし、書込時間差の違いを原因とするシェーディングは、輝度差が20%程度にならないと視認されることはない。従って、書込制御線駆動部23を電源線駆動部41の外側に配置しても、書込時間差の問題は両側駆動により抑制することができる。
このため、図25に示す類の画像が有機ELパネル11に入力される場合、白表示ラインの電源ラインの電圧降下と黒ウィンドウ表示ラインの電源ラインの電圧降下との間に電位差が発生してしまう。
ところで、クロストークの発生は、表示ライン(水平ライン)の電源電圧降下量の差分に依存する。すなわち、クロストークの発生は、電源線DSLの部分だけでなく、出力バッファ回路257の出力抵抗値も大きく影響する。
そこで、この形態例では、出力バッファ回路257の出力抵抗値を低減した電源線駆動部41を提案する。
図28に、出力バッファ回路257の最終段を構成するCMOSインバータ回路の平面構造を示す。
一般に、出力バッファ回路257の出力抵抗を小さくするには、Pチャネル型薄膜トランジスタのチャネル幅を大きくする必要がある。
明らかに、横置き型のレイアウトの方が、電源配線Vccとチャネルの長さを短くすることができる。
以上説明したように、この形態例では、電源線駆動部41を書込制御線駆動部23よりも画素アレイ部21寄りに形成することで、電源線DSLの配線長の短縮化と配線構造の簡略化(立体交差の削減)とを実現し、配線抵抗を小さくすることができる。
(D−1)電源線DSLの配線材料
前述した形態例2の場合には、電源線DSLがアルミニウムで形成される場合について説明した。
しかし、形態例2の電源線DSLには、アルミニウム、銅、金これらの合金を用いても良い。これらの配線材料の配線抵抗値は、いずれもモリブデンより低くできる。従って、電源線DSLの低抵抗化に有利である。
前述した形態例の場合には、画素回路31が2つの薄膜トランジスタで構成される場合について説明した。このため、閾値補正用の基準電圧(以下、「オフセット電圧」という。)Vofs は、信号線DTLを通じて印加する駆動方式を採用した。
図30に、変形例に対応する画素回路51の構成例を示す。画素回路51の場合、第2のサンプリングトランジスタT3を配置する。第2のサンプリングトランジスタT3の一方の主電極は駆動トランジスタT2のゲート電極と接続され、他方の主電極はオフセット電圧Vofs が固定的に供給されるオフセット線OFSLに接続される。
また、この例の場合、信号線DTLには、各画素に対応する信号電位Vsig のみが印加される。因みに、図30に示すオフセット線駆動部53と書込制御線駆動部23との位置関係は入れ替わっても良い。
閾値補正期間が終了すると、第2のサンプリングトランジスタT3が再びオフ制御される(図31(t5))。図36に、この場合における画素回路内の動作状態を示す。
この際、駆動トランジスタT2のゲート電位Vgは、信号電位Vsig に遷移する。一方、駆動トランジスタT2のソース電位Vsは、電源線DSLから保持容量Csへと流れ込む電流により時間と共に上昇する。
終了すると、有機EL素子OLEDの発光期間が開始する(図31(t7))。図38に、この場合における画素回路内の動作状態を示す。なお、駆動トランジスタT2のゲート・ソース間電圧Vgsは一定である。従って、駆動トランジスタT2は一定の電流Ids’を有機EL素子に供給する。
ところで、この形態例で提案する駆動回路の場合も、発光時間が長くなると、有機EL素子OLEDのI−V特性が変化する。
(a)電子機器
前述の説明では、有機ELパネルを例に発明を説明した。しかし、前述した有機ELパネルは、各種の電子機器に実装した商品形態でも流通される。以下、他の電子機器への実装例を示す。
図40に、その他の電子機器がテレビジョン受像機の場合の外観例を示す。テレビジョン受像機71の筐体正面には、フロントパネル73及びフィルターガラス75等で構成される表示画面77が配置される。表示画面77の部分が、形態例で説明した有機ELパネルに対応する。
ビデオカメラ101は、本体103の前方に被写体を撮像する撮像レンズ105、撮影のスタート/ストップスイッチ107及び表示画面109で構成される。このうち、表示画面109の部分が、形態例で説明した有機ELパネルに対応する。
ノート型コンピュータ131は、下型筐体133、上側筐体135、キーボード137及び表示画面139で構成される。このうち、表示画面139の部分が、形態例で説明した有機ELパネルに対応する。
前述の形態例においては、発明を有機ELパネルに適用する場合について説明した。
しかし、前述した駆動技術は、その他のEL表示装置に対しても適用することができる。例えばLEDを配列する表示装置その他のダイオード構造を有する発光素子を画面上に配列した表示装置に対しても適用できる。例えば無機ELパネルにも適用できる。
前述した形態例には、発明の趣旨の範囲内で様々な変形例が考えられる。また、本明細書の記載に基づいて創作される又は組み合わせられる各種の変形例及び応用例も考えられる。
21 画素アレイ部
23 書込制御線駆動部
25 電源線駆動部
27 水平セレクタ
29 タイミングジェネレータ
255 出力バッファ回路
41 電源線駆動部
257 出力バッファ回路
Claims (9)
- 画素を構成する画素回路がマトリクス状に配置されてなる画素アレイ部と、前記画素アレイ部を駆動する駆動部とを有し、
前記各画素回路は、サンプリングトランジスタ、駆動トランジスタ、保持容量、及び発光素子を少なくとも含み、
前記駆動部は、水平ラインの方向に沿って配線された書込制御線に所定の信号を供給することによって前記各画素回路における前記サンプリングトランジスタの導通または非導通を制御する書込制御線駆動部と、水平ラインの方向に沿って並ぶ前記画素の前記駆動トランジスタに対する所定の電源電圧の給電を制御する電源駆動部とを有し、
前記駆動部は、前記各画素回路において、
導通状態とされた前記サンプリングトランジスタを介して信号線から映像信号が前記画素回路内に供給されている状態で、前記駆動トランジスタを介した電流を前記保持容量に流し込む第一の補正動作、
前記第一の補正動作の後、前記駆動トランジスタを介して、前記保持容量の保持電圧に応じた駆動電流を前記発光素子へ流す発光動作、及び、
前記第一の補正動作に先立って、前記保持容量が前記駆動トランジスタの閾値電圧を超える電圧を保持するように、オフセット電圧を前記保持容量に設定する動作、
を少なくとも行うように構成されており、
前記第一の補正動作の期間は、信号線の電位が映像信号の信号電位に印加されている状態で、前記書込制御線駆動部が前記サンプリングトランジスタを非導通状態から導通状態に制御することで開始するように規定され、
前記書込制御線駆動部は、各行の画素回路に接続された前記書込制御線に、前記画素アレイ部の両側で接続され、前記各画素回路駆動を両側から駆動するように構成されている、
表示装置。 - 前記第一の補正動作は、
導通状態とされた前記サンプリングトランジスタを介して前記信号線から前記映像信号が前記駆動トランジスタのゲートに供給されている状態で、前記駆動トランジスタを介した電流を前記保持容量に流し込むことによって、前記保持容量に、前記映像信号に基づく電圧を前記駆動トランジスタの駆動能力を反映させた状態で保持させる動作である、
請求項1に記載の表示装置。 - 前記駆動部は、前記各画素回路において、
前記オフセット電圧を前記保持容量に設定した後、前記発光素子の発光期間に先立って、前記駆動トランジスタを介した電流を前記保持容量に流し込み、前記駆動トランジスタのゲートとソース間の電位差を減少させる第二の補正動作を行うように構成され、
前記第二の補正動作の開始は、前記電源駆動部が、前記駆動トランジスタへの電流供給を開始するタイミングで規定される、
請求項1または請求項2に記載の表示装置。 - 前記第二の補正動作は、
前記駆動トランジスタを介した電流を前記保持容量に流し込むことで、前記駆動トランジスタのゲートとソース間の電位差を減少させ、前記保持容量に、前記駆動トランジスタの閾値電圧に対応する電圧を保持させる動作である、
請求項3に記載の表示装置。 - 前記各画素回路は、前記オフセット電圧を前記保持容量に設定するためのリセットトランジスタを更に含み、
前記駆動部は、水平ラインの方向に沿って配線されたオフセット線に所定の信号を供給することによって、前記画素回路の前記リセットトランジスタの導通または非導通を制御するためのオフセット線駆動部を更に有し、
前記オフセット線駆動部は、前記画素アレイ部の両側から前記オフセット線に所定の信号を供給して前記各画素回路を駆動するよう構成されている、
請求項1ないし請求項4のいずれか1項に記載の表示装置。 - 前記画素アレイ部の両側において、前記電源駆動部は、前記書込制御線駆動部に対してより前記画素アレイ部側に配置されている、
請求項1ないし請求項5のいずれか1項に記載の表示装置。 - 前記画素アレイ部の両側において、前記書込制御線駆動部は、前記オフセット線駆動部に対してより前記画素アレイ部側に配置され、前記電源駆動部は、前記書込制御線駆動部に対してより前記画素アレイ部側に配置されている、
請求項5に記載の表示装置。 - 前記第一の補正動作の期間の終了と前記発光動作の開始とは、前記書込制御線駆動部が前記サンプリングトランジスタを導通状態から非導通状態に切り替えるタイミングで規定される、
請求項1ないし請求項7のいずれか1項に記載の表示装置。 - 表示装置はテレビジョン受像機である、
請求項1ないし請求項8のいずれか1項に記載の表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014206327A JP5958515B2 (ja) | 2014-10-07 | 2014-10-07 | 表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014206327A JP5958515B2 (ja) | 2014-10-07 | 2014-10-07 | 表示装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012259394A Division JP5682612B2 (ja) | 2012-11-28 | 2012-11-28 | 表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015043093A JP2015043093A (ja) | 2015-03-05 |
JP5958515B2 true JP5958515B2 (ja) | 2016-08-02 |
Family
ID=52696614
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014206327A Active JP5958515B2 (ja) | 2014-10-07 | 2014-10-07 | 表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5958515B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001324958A (ja) * | 2000-03-10 | 2001-11-22 | Semiconductor Energy Lab Co Ltd | 電子装置およびその駆動方法 |
JP2005181920A (ja) * | 2003-12-24 | 2005-07-07 | Sony Corp | 画素回路、表示装置およびその駆動方法 |
JP5682612B2 (ja) * | 2012-11-28 | 2015-03-11 | ソニー株式会社 | 表示装置 |
-
2014
- 2014-10-07 JP JP2014206327A patent/JP5958515B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015043093A (ja) | 2015-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101593369B1 (ko) | 전계발광 표시 패널, 표시 장치 및 전자기기 | |
JP5146090B2 (ja) | El表示パネル、電子機器及びel表示パネルの駆動方法 | |
JP4760840B2 (ja) | El表示パネル、電子機器及びel表示パネルの駆動方法 | |
JP5217500B2 (ja) | El表示パネルモジュール、el表示パネル、集積回路装置、電子機器及び駆動制御方法 | |
JP5186950B2 (ja) | El表示パネル、電子機器及びel表示パネルの駆動方法 | |
US20160217730A1 (en) | Electro luminescent display panel and electronic apparatus | |
JP2009204978A (ja) | El表示パネルモジュール、el表示パネル及び電子機器 | |
JP2009204992A (ja) | El表示パネル、電子機器及びel表示パネルの駆動方法 | |
JP5682612B2 (ja) | 表示装置 | |
JP5365734B2 (ja) | 表示装置 | |
JP2011221165A (ja) | 表示装置、電子機器、表示装置の駆動方法 | |
JP5958515B2 (ja) | 表示装置 | |
JP5212002B2 (ja) | 表示パネルモジュール、半導体集積回路及び電子機器 | |
JP2009204882A (ja) | El表示パネルモジュール、el表示パネル、集積回路装置、電子機器及び駆動制御方法 | |
JP2009204931A (ja) | El表示パネル、電子機器及びel表示パネルの駆動方法 | |
JP2010014812A (ja) | 表示パネル、半導体集積回路及び電子機器 | |
JP2012242585A (ja) | 表示装置、電子機器、及び、表示装置の駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151201 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160524 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160606 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5958515 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |