JP2010014812A - 表示パネル、半導体集積回路及び電子機器 - Google Patents
表示パネル、半導体集積回路及び電子機器 Download PDFInfo
- Publication number
- JP2010014812A JP2010014812A JP2008172571A JP2008172571A JP2010014812A JP 2010014812 A JP2010014812 A JP 2010014812A JP 2008172571 A JP2008172571 A JP 2008172571A JP 2008172571 A JP2008172571 A JP 2008172571A JP 2010014812 A JP2010014812 A JP 2010014812A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- potential
- drive
- supply line
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of El Displays (AREA)
Abstract
【解決手段】(a)電流駆動型の自発光素子をマトリクス状に配置した画素アレイ部であって、アクティブマトリクス駆動方式に対応した画素構造と配線構造を有する画素アレイ部と、(b)画素領域の自発光素子に駆動電流を供給する電源線であって、個々の水平ラインに対応する電源線を複数本ずつ結合した複数本の共通電源線と、(c)共通電源線に一対一に対応する電源駆動端子を有する表示パネルを提案する。
【選択図】図8
Description
図1に、アクティブマトリクス駆動方式に対応する画素構造及び配線構造を有する有機EL表示パネルの回路ブロック例を示す。
図1に示す有機EL表示パネル1は、画素アレイ部3と、その駆動回路である水平セレクタ5、書込制御線駆動部7及び電源線駆動部9で構成される。
従って、画素アレイ部3の垂直解像度をM、水平解像度をNとすると、画素アレイ部3の総サブ画素数は、M×N×3で与えられる。
水平セレクタ5は、駆動動作に応じた電位を信号線DTLに印加する駆動デバイスである。ここでの電位には、画素階調に対応する信号電位Vsig や特性補正用のオフセット電位Vofs がある。個々の信号線DTLは、Y方向に延びるように配置される。なお、信号線DTLは、画面の水平方向(X方向)に3N本配置される。
書込制御線WSLと電源線DSLは、X方向に延びるように配置され、画面の垂直方向にそれぞれM本ずつ配置される。
このうち、サンプリングトランジスタT1は、信号線電位のサブ画素内への書き込みを制御する薄膜トランジスタである。
Ids=k・μ・(Vgs−Vth)2/2
図4に、電源線DSLと半導体集積回路との接続関係を示す。
図中、白抜きで示す端子は、書込制御線WSLの駆動に用いられる端子(以下、「書込制御線端子」という。)であり、網掛けで示す端子は、電源線DSLの駆動に用いられる端子(以下、「電源駆動端子」という。)である。
すなわち、表示パネルとして、(a)電流駆動型の自発光素子をマトリクス状に配置した画素アレイ部であって、アクティブマトリクス駆動方式に対応した画素構造と配線構造を有する画素アレイ部と、(b)画素領域の自発光素子に駆動電流を供給する電源線であって、個々の水平ラインに対応する電源線を複数本ずつ束ねた複数本の共通電源線と、(c)共通電源線に一対一に対応する電源駆動端子とを有するものを提案する。
更に、前述した表示パネルにおいては、電源駆動端子に対して外付けされた外部配線を複数本束ねた配線を駆動対象とすることが望ましい。
また、各電源駆動端子には、電源線駆動部としてパルス電圧源が接続されることが望ましい。
なお、本明細書で特に図示又は記載されない部分には、当該技術分野の周知又は公知技術を適用する。また以下に説明する形態例は、発明の一つの形態例であって、これらに限定されるものではない。
なお、この明細書では、画素アレイ部と駆動回路とを同じ半導体プロセスを用いて同じ基板上に形成した表示パネルだけでなく、例えば特定用途向けICとして製造された駆動回路を基板パネル上に実装したものも有機EL表示パネルと呼ぶ。
因みに、基板パネル23は、ガラス、プラスチックその他の基材で構成され。その表面に有機EL層や保護膜等を積層した構造を有している。対向部25も、ガラス、プラスチックその他の透明部材を基材とする。なお、有機EL表示パネル21には、外部から基板パネル23に信号等を入出力するためのFPC(フレキシブルプリントサーキット)27が配置される。
(B−1)システム構成
以下では、電源線DSLの駆動タイミングを複数の水平ラインについて共通化することにより、電源駆動端子の数を削減する有機EL表示パネルについて説明する。
図6に、有機EL表示パネル31のシステム構成例を示す。なお、図6には、図1との対応部分に同一符号を付して示している。
この形態例の場合は、図7に示すように、電源線DTLを5本ずつ束ねて1本の共通電源線とする。なお、画素アレイ部3上に形成された共通電源線の一端は、基板パネルの表面に形成される電源駆動端子37に接続される。
なお、電源線DTLの駆動電位は、高電位Vccと低電位Vssの2値である。従って、電源線駆動部9は、n/5個のパルス電圧源35を配置することによって実現できる。
図8に、書込制御線WSLと電源線DSLの配線構造例を示す。なお、図8では、回路規模が大きくなるため書込制御線駆動部7と電源線駆動部33を内蔵する半導体集積回路を2つ配置する場合を例示している。
(a)サブ画素の構造
図9に、ある1つのサブ画素11の回路構成と駆動回路との接続関係を示す。この形態例の場合も、サブ画素11の回路構成は従来例と同じである。従って、サブ画素11は、サンプリングトランジスタT1と、駆動トランジスタT2と、保持容量Csと、有機EL素子OLEDとで構成される。ここでも、サンプリングトランジスタT1と駆動トランジスタT2は、Nチャネル型の薄膜トランジスタで構成されるものとする。
図10に、図9に示す回路構成を有するサブ画素11の駆動動作例を示す。なお、図10は、電源線DSLの駆動タイミングが共通化された5本の水平ラインについて、共通電源線CDSLの駆動波形と書込制御線WSLの駆動波形の関係を示している。
因みに、図10(A)は、ある信号線DTLに印加される信号線電位の経時変化を表している。
図10(C)〜(G)は、第n番目の共通電源線CDSLnに対応する5本の水平ラインのそれぞれに対応する書込制御線WSLに印加される駆動電位の経時変化を表している。
ここでの補正準備動作には、サブ画素11に保持されている電位関係を初期化する目的もある。後述するように、この補正動作によって、駆動トランジスタT2のゲート電位Vgはオフセット電位Vofs に制御され、ソース電位Vsは低電位Vssに制御される。
なお、Vofs −Vssは、駆動トランジスタT2の閾値電圧Vthより大きい。従って、補正準備動作の完了後に、オフセット電位Vofs が書き込まれている状態で電源線DSLの電位が高電位Vccになると、駆動トランジスタT2による電流の供給が開始される。すなわち、閾値補正動作が開始される。
因みに、有機EL素子OLEDの両電極間に印加される電圧が有機EL素子OLEDの閾値電圧Vth(oled)を越えると、有機EL素子OLEDに電流が流れ出し、その電流量に応じた輝度で点灯する。
図11に、共通電源線DSLが共通化された5本の水平ラインのうち1本目の水平ライン上に位置するサブ画素11に着目した駆動動作例を説明する。
図11(A)は、共通電源線CDSLの電位波形を示す図である。図11(B)は、信号線DTLに印加される信号波形を示す図である。
図12に、有機EL素子OLEDが発光状態にある画素回路の動作状態を示す。このとき、電源線DSLは高電位Vccに制御される。なお、サンプリングトランジスタT1はオフ状態を維持する。これにより、オン状態にある駆動トランジスタT2から有機EL素子OLEDに駆動電流Idsが供給される。
ところで、この形態例の場合、電源線DTLの電位は、低電位Vssと高電位Vccの間で切り替え制御される。すなわち、1水平走査期間内に、電源線DTLの電位は低電位Vssと高電位Vccを繰り返す。
消灯制御時、信号線DTLにオフセット電位Vofs が印加されているタイミングで、サンプリングトランジスタT1がオン状態に制御される。なお、電源線DSLは高電位Vccである。
に押し下げられるように書き換えられる。このゲート電位Vgの電位低下に伴い、駆動トランジスタT2のソース電位Vsも低下する。ただし、駆動トランジスタT2のソース電位Vsの低下は、有機EL素子OLEDが消灯した時点の電位に固定される。この電位は、カソード電位Vcat よりも有機EL素子OLEDの閾値電圧Vth(oled)だけ高い電位で与えられる。
なお、電源線DSLの電位が再び低電位Vssに変化すると、駆動トランジスタT2のゲート電極Vgと電源線DSLの間の電圧が閾値電圧Vthd より大きくなり、駆動トランジスタT2がオン状態になる。図15に、この時点におけるサブ画素11の動作状態を示す(図11(t4))。
また、このゲート電位Vgの電位低下に伴い、駆動トランジスタT2のソース電位Vs(ここでは、有機EL素子OLEDのアノード電極に接続される側の電極電位)も低下する。勿論、駆動トランジスタT2の逆バイアス状態は維持される。
図17に、この時点の動作状態を示す。補正準備動作は、電源線DSLに低電位Vssが印加されている状態で、信号線DTLのオフセット電位Vofs を駆動トランジスタT2のゲート電極に書き込むことで開始される。
に変化する。この過程で、駆動トランジスタT2のゲート電位Vgがソース電位Vsより高くなり、閾値電圧Vthを超えた時点で駆動トランジスタT2がオン動作する。これにより、電源線DSLの電位が駆動トランジスタT2のソース電極に現れる状態になる。すなわち、駆動トランジスタT2のソース電位Vsは、低電位Vssに変化する(図11(t6))。
この状態で、電源線DSLが高電位Vccに変化すると、閾値補正動作が開始される(図11(t7))。図18に、この時点における動作状態を示す。
Vel≦Vcat+Vth(oled)
Vel=Vofs −Vth≦Vcat +Vth(oled)
この後、信号線DTLが信号電位Vsig となった時点で、サンプリングトランジスタT1を再びオン制御する(図11(t8))。図20に、この時点における動作状態を示す。
すなわち、移動度μが大きい駆動トランジスタT2では電流量が大きくなり、ソース電位Vsの上昇も早くなる。一方、移動度μが小さい駆動トランジスタT2では電流量が小さくなり、ソース電位Vsの上昇も遅くなる(図21)。
このとき、駆動トランジスタT2のゲート・ソース間電圧Vgsは一定である。従って、駆動トランジスタT2は一定電流Ids’を有機EL素子OLEDに流す。
因みに、非発光期間の間も、駆動トランジスタT2のゲート・ソース間電圧Vgsは一定に保持されている。すなわち、保持容量Csの保持電圧は、非発光期間中も保持される。従って、駆動トランジスタT2のゲート電位Vgが書き換えられるまで(オフセット電位Vofs が書き込まれるまで)は、同じ発光輝度による点滅発光が実行される。
以上の通り、この形態例で説明した有機EL表示パネル31では、5本単位で電源線DSLが同じ駆動波形で駆動制御される。従って、電源線駆動部33は、単一周波数で2値電位を発生する複数個のパルス電圧源35によって実現することができる。パルス電圧源35を用いる場合にはシフトレジスタが必要なくなるので、パネルサイズや表示解像度によらず、駆動回路の小型化を実現できる。
また、電源線駆動部33として使用するパルス電圧源35の個数の削減は、レイアウトの自由度を高めるのにも有効である。
また、電源駆動端子37の個数の低下により、端子ピッチを広げることが可能になる。
(C−1)1水平走査期間の短縮に伴い予想される課題
前述した形態例1の場合には、閾値補正動作が1水平走査期間内に完了する場合(すなわち、閾値補正動作が1回だけ実行される場合)を前提として説明した。
しかし、有機ELパネルの高精細化や高速動作化に伴って、1水平走査期間は短縮化する傾向にある。
具体的には、電源電位が高電位Vccの時の駆動トランジスタT2のソース電位Vsの上昇量と電源電位が低電位Vssの時の駆動トランジスタT2のソース電位Vsの下降量とが一致する電位で閾値補正動作を繰り返すことになる。
そこで、この形態例では、閾値補正動作を複数回に分割して実行する場合にも、駆動トランジスタT2の特性バラツキを正常に補正できる駆動方法について説明する。
図24に、この形態例に係る有機EL表示パネル51のシステム構成例を示す。なお、図24には、図6との対応部分に同一符号を付して示している。
この形態例における水平セレクタ53は、図25に示すように、信号線DTLを3値の電位Vsig 、Vofs 、Vini で駆動する。この明細書では、Vini を初期化電位と呼ぶ。初期化電位Vini は、オフセット電位Vofs よりも低い電位である。また、初期化電位Vini は、Vini −Vss<Vthd 及びVini −Vss<Vthを満たす値に設定される。この初期化電位Vini は、補正動作の中断時等に使用される。
図28に、この形態例で使用する駆動動作例を示す。なお、図28(A)は、共通電源線CDSLの電位波形を示す図である。図28(B)は、信号線DTLに印加される信号波形を示す図である。
そして、有機EL素子OLEDを強制的に消灯する場合には、信号線DTLにオフセット電位Vofs (黒レベル)が印加されているタイミングでサンプリングトランジスタT1をオン制御する。図29に、この時点における動作状態を示す。
まず、1回目の補正準備動作は、共通電源線CDSLの電位が低電位Vssの状態で、信号線DTLの電位がオフセット電位Vofs の期間中に、書込制御線WSLが高電位に変化することで開始される。
この後、電源線DSLが高電位Vccに切り替わった状態で、オフセット電位Vofs の書き込みが開始されると、閾値補正動作が開始される。この形態例の場合、閾値補正動作は3回に分けて実行される。
なお、閾値補正動作の場合も、信号線DTLにオフセット電位Vofs が印加されている状態でサンプリングトランジスタT1がオフ制御されると、駆動トランジスタT2のオン状態が次回の閾値補正期間まで継続してしまう。
Vel=Vofs −Vth≦Vcat +Vth(oled)
この後、信号線DTLが信号電位Vsig となった時点で、サンプリングトランジスタT1を再びオン制御する。勿論、電源線DSLは高電位Vccが印加されている。図41に、この時点における動作状態を示す。
すなわち、移動度μが大きい駆動トランジスタT2では電流量が大きくなり、ソース電位Vsの上昇も早くなる。一方、移動度μが小さい駆動トランジスタT2では電流量が小さくなり、ソース電位Vsの上昇も遅くなる。
このとき、駆動トランジスタT2のゲート・ソース間電圧Vgsは一定である。従って、駆動トランジスタT2は一定電流Ids’を有機EL素子OLEDに流す。
因みに、非発光期間の間も、駆動トランジスタT2のゲート・ソース間電圧Vgsは一定に保持されている。すなわち、保持容量Csの保持電圧は、非発光期間中も保持される。従って、駆動トランジスタT2のゲート電位Vgが書き換えられるまで(オフセット電位Vofs が書き込まれるまで)は、同じ発光輝度による点滅発光が実行される。
以上の通り、この形態例で説明した有機EL表示パネルの場合には、形態例1の効果に加え、以下の効果を実現できる。
すなわち、補正準備動作を複数回に分割して実行する場合にも、駆動トランジスタT2のソース電位Vsを完全に低電位Vssに遷移させることができる。
かくして、正確な補正動作が可能となる。すなわち、有機ELパネルの高精細化や高速化が進んでも、ムラやスジの現れ難い駆動技術を実現できる。
(D−1)システム構成
この形態例でも、補正準備動作や閾値補正動作を複数回に分割して実行する場合に好適な有機EL表示パネルの構成例を説明する。
図43に、この形態例に係る有機EL表示パネル71のシステム構成例を示す。なお、図43には、図6との対応部分に同一符号を付して示している。
しかし、この電源線駆動部77は、共通電源線CDSLのパルス駆動周期を1フィールド期間とする。
また、前述した2つの形態例においては、全ての共通電源線CDSLを同じ位相でパルス駆動した。
従って、この形態例に係る電源線駆動部77には、共通電源線CDSLの本数分の出力段を有するシフトレジスタを用いることが望ましい。ここでのシフトクロックには、1水平走査期間を与えるクロックを、1本の共通電源線CDSLに束ねる電源線DSLの本数倍に分周したものを用いれば良い。
図46に、この形態例で使用する駆動動作例を示す。なお、図46は、紙面の都合により共通電源線CDSLに束ねられる電源線DSLが2本の場合について表している。また、この形態例では、1本の共通電源線CDSLに対応する電源線DSL間の駆動タイミングと、隣接する2本の共通電源線CDSLに対応する電源線DSL間の駆動タイミングに特徴がある。
また、隣接する2本の共通電源線CDSL間では、補正準備動作の実行タイミングが2水平走査期間だけずれている。この関係は、例えば図46(C)と図46(F)との関係によって確認できる。
以上の通り、この形態例で説明した有機EL表示パネルの場合には、形態例2と同様の分割駆動方式を、異なる駆動タイミングと駆動波形によって実現することができる。
(E−1)配線構造
前述の形態例の場合には、図8に示すように、1つの半導体集積回路内に書込制御線駆動部7と電源線駆動部33を内蔵する場合について説明した。
しかしながら、書込制御線駆動部7と電源線駆動部33とは、それぞれ別の半導体集積回路に内蔵する構成を採用しても良い。
図47の場合、共通電源線CDSLは、電源駆動端子37を通じて書込制御線駆動部7を内蔵する半導体集積回路に接続されるが、内部配線を通じて他端より別の配線基板81に接続される。
(a)電子機器
前述の説明では、有機EL表示パネルを例に発明を説明した。しかし、前述した有機EL表示パネルは、各種の電子機器に実装した商品形態でも流通される。以下、他の電子機器への実装例を示す。
ここで、システム制御部95で実行される処理内容は、電子機器91の商品形態により異なっている。また、操作入力部97は、システム制御部95に対する操作入力を受け付けるデバイスである。操作入力部97には、例えばスイッチ、ボタンその他の機械式インターフェース、グラフィックインターフェース等が用いられる。
図49に、その他の電子機器がテレビジョン受像機の場合の外観例を示す。図49に示すテレビジョン受像機101は、筐体103の正面に表示画面105を配置した構造を有している。ここでの表示画面105の部分が、形態例で説明した有機EL表示パネルに対応する。
ビデオカメラ131は、本体133の前方に被写体を撮像する撮像レンズ135、撮影のスタート/ストップスイッチ137及び表示画面139で構成される。このうち、表示画面139の部分が、形態例で説明した有機EL表示パネルに対応する。
ノート型コンピュータ161は、下側筐体163、上側筐体165、キーボード167及び表示画面169で構成される。このうち、表示画面169の部分が、形態例で説明した有機EL表示パネルに対応する。
前述した形態例においては、サブ画素11が2つのNチャネル型薄膜トランジスタで構成される場合について説明した。
しかし、サブ画素11を構成する薄膜トランジスタはPチャネル型でも良い。また、サブ画素11は、2つ以上の薄膜トランジスタで構成されても良い。
前述の形態例においては、発明を有機EL表示パネルに適用する場合について説明した。
しかし、前述した駆動技術は、その他のEL表示装置に対しても適用することができる。例えばLEDを配列する表示装置その他のダイオード構造を有する発光素子を画面上に配列した表示装置に対しても適用できる。例えば無機ELパネルにも適用できる。
前述した形態例には、発明の趣旨の範囲内で様々な変形例が考えられる。また、本明細書の記載に基づいて創作される又は組み合わせられる各種の変形例及び応用例も考えられる。
3 画素アレイ部
5 水平セレクタ
7 書込制御線駆動部
9 電源線駆動部
11 サブ画素
31 有機EL表示パネル
33 電源線駆動部
35 パルス電圧源
37 電源駆動端子
39 書込制御端子
51 有機EL表示パネル
53 水平セレクタ
55 書込制御線駆動部
71 有機EL表示パネル
73 水平セレクタ
75 書込制御線駆動部
77 電源線駆動部
Claims (6)
- 電流駆動型の自発光素子をマトリクス状に配置した画素アレイ部であって、アクティブマトリクス駆動方式に対応した画素構造と配線構造を有する画素アレイ部と、
画素領域の自発光素子に駆動電流を供給する電源線であって、個々の水平ラインに対応する電源線を複数本ずつ束ねた複数本の共通電源線と、
前記共通電源線に一対一に対応する電源駆動端子と
を有する表示パネル。 - 前記電源駆動端子を駆動する電源線駆動部を内蔵する半導体集積回路を、前記電源駆動端子に対して外付けした
請求項1に記載の表示パネル。 - 前記電源線駆動部は、前記電源駆動端子に対して外付けされた外部配線を複数本束ねた配線を駆動対象とする
請求項2に記載の表示パネル。 - 各電源駆動端子には、前記電源線駆動部としてパルス電圧源が接続される
請求項2又は3に記載の表示パネル。 - 電流駆動型の自発光素子をマトリクス状に配置した画素アレイ部の外縁に設けられる電源駆動端子であって、水平ライン数の数分の1の個数の電源駆動端子を駆動する電源線駆動部
を有する半導体集積回路。 - 電流駆動型の自発光素子をマトリクス状に配置した画素アレイ部であって、アクティブマトリクス駆動方式に対応した画素構造と配線構造を有する画素アレイ部と、画素領域の自発光素子に駆動電流を供給する電源線であって、個々の水平ラインに対応する電源線を複数本ずつ結合した複数本の共通電源線と、前記共通電源線に一対一に対応する電源駆動端子とを有する表示パネルと、
前記表示パネルに外付けされる半導体集積回路であって、前記電源駆動端子を駆動する電源線駆動部を有する半導体集積回路と、
システム全体の動作を制御するシステム制御部と、
前記システム制御部に対する操作入力を受け付ける操作入力部と
を有する電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008172571A JP2010014812A (ja) | 2008-07-01 | 2008-07-01 | 表示パネル、半導体集積回路及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008172571A JP2010014812A (ja) | 2008-07-01 | 2008-07-01 | 表示パネル、半導体集積回路及び電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010014812A true JP2010014812A (ja) | 2010-01-21 |
Family
ID=41701005
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008172571A Pending JP2010014812A (ja) | 2008-07-01 | 2008-07-01 | 表示パネル、半導体集積回路及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010014812A (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007155754A (ja) * | 2005-11-30 | 2007-06-21 | Kyocera Corp | 画像表示装置およびその駆動方法 |
JP2008026395A (ja) * | 2006-07-18 | 2008-02-07 | Sony Corp | 消費電力検出装置、消費電力制御装置、画像処理装置、自発光表示装置、電子機器、消費電力検出方法、消費電力制御方法及びコンピュータプログラム |
JP2008058853A (ja) * | 2006-09-04 | 2008-03-13 | Sony Corp | 表示装置及びその製造方法 |
-
2008
- 2008-07-01 JP JP2008172571A patent/JP2010014812A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007155754A (ja) * | 2005-11-30 | 2007-06-21 | Kyocera Corp | 画像表示装置およびその駆動方法 |
JP2008026395A (ja) * | 2006-07-18 | 2008-02-07 | Sony Corp | 消費電力検出装置、消費電力制御装置、画像処理装置、自発光表示装置、電子機器、消費電力検出方法、消費電力制御方法及びコンピュータプログラム |
JP2008058853A (ja) * | 2006-09-04 | 2008-03-13 | Sony Corp | 表示装置及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4760840B2 (ja) | El表示パネル、電子機器及びel表示パネルの駆動方法 | |
JP5217500B2 (ja) | El表示パネルモジュール、el表示パネル、集積回路装置、電子機器及び駆動制御方法 | |
JP5186950B2 (ja) | El表示パネル、電子機器及びel表示パネルの駆動方法 | |
JP5146090B2 (ja) | El表示パネル、電子機器及びel表示パネルの駆動方法 | |
KR101593369B1 (ko) | 전계발광 표시 패널, 표시 장치 및 전자기기 | |
JP5343325B2 (ja) | 自発光表示パネル駆動方法、自発光表示パネル及び電子機器 | |
TWI406227B (zh) | 顯示裝置及驅動顯示裝置之方法 | |
JP2010039435A (ja) | 表示パネルモジュール及び電子機器 | |
JP2010039436A (ja) | 表示パネルモジュール及び電子機器 | |
JP2008225019A (ja) | ディスプレイ装置 | |
JP5256710B2 (ja) | El表示パネル | |
JP2010038928A (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
KR101671520B1 (ko) | 유기발광다이오드 표시장치 및 그 구동방법 | |
TWI410927B (zh) | 顯示裝置、顯示裝置之驅動方法及電子裝置 | |
JP2009026586A (ja) | 輝点リペア方法、表示パネル及び電子機器 | |
JP2009204992A (ja) | El表示パネル、電子機器及びel表示パネルの駆動方法 | |
JP2009204978A (ja) | El表示パネルモジュール、el表示パネル及び電子機器 | |
JP5365734B2 (ja) | 表示装置 | |
JP5682612B2 (ja) | 表示装置 | |
JP5212002B2 (ja) | 表示パネルモジュール、半導体集積回路及び電子機器 | |
JP2010014812A (ja) | 表示パネル、半導体集積回路及び電子機器 | |
JP2010048899A (ja) | 表示パネルモジュール及び電子機器 | |
JP5958515B2 (ja) | 表示装置 | |
JP2009204931A (ja) | El表示パネル、電子機器及びel表示パネルの駆動方法 | |
JP2009204882A (ja) | El表示パネルモジュール、el表示パネル、集積回路装置、電子機器及び駆動制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100909 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100909 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110506 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121023 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121024 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130305 |