KR100678787B1 - 이중 모드 디스플레이를 위한 라인 스캐닝 회로 - Google Patents

이중 모드 디스플레이를 위한 라인 스캐닝 회로 Download PDF

Info

Publication number
KR100678787B1
KR100678787B1 KR1020067015116A KR20067015116A KR100678787B1 KR 100678787 B1 KR100678787 B1 KR 100678787B1 KR 1020067015116 A KR1020067015116 A KR 1020067015116A KR 20067015116 A KR20067015116 A KR 20067015116A KR 100678787 B1 KR100678787 B1 KR 100678787B1
Authority
KR
South Korea
Prior art keywords
signal
row
transistor
pixel
autozero
Prior art date
Application number
KR1020067015116A
Other languages
English (en)
Other versions
KR20060092293A (ko
Inventor
로빈 마크 애드리언 도슨
질란 센
알프레드 찰스 이프리
로저 그린 스튜어트
제임스 해롤드 애더톤
스티븐 존 코너
Original Assignee
트랜스퍼시픽 아이피 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 트랜스퍼시픽 아이피 리미티드 filed Critical 트랜스퍼시픽 아이피 리미티드
Publication of KR20060092293A publication Critical patent/KR20060092293A/ko
Application granted granted Critical
Publication of KR100678787B1 publication Critical patent/KR100678787B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G09G2310/062—Waveforms for resetting a plurality of scan lines at a time
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G09G2310/063—Waveforms for resetting the whole screen at once
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

유기 발광 다이오드 디스플레이(116)를 위한 행 선택 회로(18)는 시프트 레지스터를 통해 게이팅 펄스를 전파한다. 상기 게이팅 펄스는 시스템 클록 신호로 동기화되며 선택적으로 다수의 방송 제어 신호를 디스플레이(116)상의 선택된 픽셀 행에 인가하는데 사용된다. 라인 스캐닝 회로(118)는 라인-앳-어-타임 또는 한번에 전체 이미지 프레임상의 디스플레이(116)의 픽셀들을 클리어하고 오토제로시키도록 제어된다. 본 발명의 다른 측면에 따르면, 디스플레이(116)의 픽셀 행의 소거는 상기 행이 오토제로되고 새로운 값들로 로딩되기 전에 여러 라인 간격들에 걸쳐 수행된다. 본 발명의 또 다른 측면에 따르면, 방송 제어 신호들은 각 디스플레이 장치에 대한 최고 성능을 달성하기 위해 조절될 수 있다.

Description

이중 모드 디스플레이를 위한 라인 스캐닝 회로{LINE SCANNING CIRCUIT FOR A DUAL-MODE DISPLAY}
도 1은 본 발명의 일 실시예를 포함하는 유기 발광 다이오드(OLED) 행렬 디스플레이 장치의 블록선도이다.
도 2는 도 1에 도시된 디스플레이 장치에 사용하는데 적합한 OLED 픽셀 구조의 개략도이다.
도 3은 도 1에 도시된 디스플레이 장치에 사용될 수 있는 행 선택 회로의 세그먼트의 블록선도이다.
도 4는 도 3에 도시된 행 선택 회로의 스테이지 중 하나의 개략도이다.
도 5는 도 3 및 도 4에 도시된 행 선택 회로를 위한 라인-앳-어-타임(line-at-a-time) 스캐닝 모드를 기술하는데 유용한 타이밍도이다.
도 6은 도 3 및 도 4에 도시된 행 선택을 위한 어레이 오토제로 모드를 기술하는데 유용한 타이밍도이다.
※ 도면의 주요 부분에 대한 부호의 설명
110: 데이터 생성기 112: 디멀티플렉서
114: 타이밍 회로 116: 디스플레이
118: 행 선택 회로 250, 255: 캐패시터
260, 265, 270, 275: 트랜지스터 280: OLED
본 발명은 비디오 디스플레이 장치, 특히 한번에 하나의 행씩 디스플레이 디바이스의 픽셀을 소거함으로써 또는 단일 동작으로 픽셀 어레이의 모든 픽셀들을 소거함으로써 동작할 수 있는 능동 행렬 유기 발광 다이오드 디스플레이 장치에 관한 것이다.
능동 행렬 디스플레이 장치는 이미지 데이터가 디스플레이의 각 화소(픽셀)에 저장되고 상기 이미지는 프레임 간격의 실제 부분을 위해 조명되는 장치이다. 두개의 기본 능동 매트릭스 디스플레이 구조들이 있다. 첫번째는 이미지가 디스플레이될 때, 상기 이미지가 한번에 하나의 라인씩 업데이팅되는 "한번에 한 행(row at a time)" 구조이다. 상기 구조에서, 픽셀들의 단일 행은 소거되고 새로운 데이터 값들을 수신하도록 셋업되며, 그후에 새로운 데이터 라인이 소거된 픽셀들에 기록된다. 상기 프로세스는 이미지의 각 라인이 프레임 간격내에 적어도 한번은 업데이팅되는 것이 반복한다.
디스플레이 구조의 두번째 형태는 단일 동작에서 전체 이미지를 소거하고 셋업하며, 그후에 새 이미지 데이터를 한번에 한 라인씩 모든 픽셀들에 기록한다. 상기 형태의 디스플레이는 네가지 개별 간격(소거, 셋업, 기록 및 조명)에서 동작한다. 상기 형태의 디스플레이 구조는 특히 전체 픽셀 어레이가 프레임 시간의 일 정 부분 동안에 턴 오프되는 컬러 셔터 또는 다른 장치로 사용하는데 적합하다.
유기 발광 다이오드(OLED)는 OLED 장치들의 행렬로 형성된다. 상기 장치들은 전류에 응답하여 빛을 방출한다. 빛의 강도는 전류 크기의 함수이다. 미국 특허 출원 No. 09/064,696의 "능동 행렬 유기 발광 다이오드 픽셀 구조들"은 픽셀 셀의 캐패시터에 전압을 저장함으로써 각각의 OLED 픽셀을 통하는 전류를 제어하는 전형적인 OLED 컬러 행렬 디스플레이 장치를 기술한다. 상기 특허 출원에 기술된 바와 같이, 각각의 OLED 장치는 방전되고 오토제로(autozero)로되며(즉, 새 데이터를 수신하도록 셋업) 그후에 새 데이터가 로드된다.
디스플레이상의 픽셀 수가 증가하면, 이미지들의 시퀀스가 일정한 프레임 속도로 디스플레이될 수 있도록 수평 및 수직 스캔 속도 모두가 또한 증가한다. 수평 스캔 속도가 증가하면, 디스플레이에서 픽셀들의 각 행을 업데이팅하는데 이용할 수 있는 시간이 줄어든다. 존재하는 "한번에 한 행" 구조들은 고해상도 OLED 디스플레이들에는 적합하지 않는데, 이것은 예를 들어, 고화질 텔레비젼 수신기의 스캔 속도로 한 라인 시간에 픽셀 데이터의 행을 방전, 오토제로 및 로딩하는 것이 어렵기 때문이다.
본 발명의 목적은 유기 발광 다이오드 디스플레이를 위한 행 선택 회로를 구현하는 것이다. 상기 행 선택 회로는 시프트 레지스터를 통해 게이팅 펄스를 전파한다. 상기 게이팅 펄스는 시스템 클록 신호로 동기화되고 디스플레이상의 순차적으로 선택된 픽셀 행들에 다수의 방송 제어 신호들을 인가하는데 사용된다.
본 발명의 일 특징에 따르면, 라인 스캐닝 회로는 한번에 한 라인 또는 전체 이미지 어레이가 동시에 오토제로로될 수 있도록 디스플레이의 픽셀들을 소거하고 오토제로로하도록 제어된다.
본 발명의 다른 특징에 따르면, 디스플레이에서 한 행의 픽셀들의 소거 및 오토제로는 상기 행에 새로운 값들이 로드되기 전에 여러 라인 간격에 걸쳐 수행될 수 있다. 이것은 고해상도 디스플레이에서 이용가능한 감소된 스캔 시간의 문제를 극복한다.
본 발명의 또 다른 특징에 따르면, 방송 제어 신호들은 각 디스플레이 장치에 대한 최고 성능을 달성하도록 적응될 수 있다.
도 1은 본 발명의 일 실시예를 포함하는 OLED 행렬 디스플레이 장치의 블록선도이다. 본 발명의 전형적인 실시예들은 OLED 디스플레이 장치를 참조하여 기술되지만, 상기 실시예들은 예를 들어 라인-앳-어-타임 모드 또는 어레이 오토제로 모드 중 하나에서 동작하는 액정 장치(LCD), 전자 발광성 또는 플라즈마 패널 디스플레이 장치와 같은 다른 형태의 디스플레이 장치들로 수행될 수 있도록 고찰된다.
도 1에 도시된 디스플레이는 능동 행렬 디스플레이 장치(116)상에 직접 폴리실리콘 기술로 형성된다. 폴리실리콘의 디멀티플렉싱 회로(112) 및 행 선택 회로와 같은 회로들을 형성하기 위한 전형적인 기술은 미국 특허 번호 5,633,635 "디멀티플렉싱된 데이터의 동시 샘플링 및 핑퐁 효과를 갖는 LCD 픽셀 어레이의 구동방법"에 개시된다. 본 발명은 단일 채널 PMOS 프로세스를 사용하여 형성된다. 그러 나 하기에 기술된 기능들은 단일 채널 NMOS 프로세스, CMOS 프로세스 또는 다른 트랜지스터 기술로 형성될 수 있다.
도 1은 예를 들어 320열 240행을 갖는 행렬로 배열된 다수의 픽셀들을 포함하는 디스플레이 장치를 도시한다. 상기 디스플레이는 또한 화상 데이터 값들을 디멀티플렉서(112)에 제공하는 열 데이터 생성기(110)들을 포함한다. 전형적인 데이터 생성기(110)는 예를 들어 Cirrus Logic으로부터 입수가능한 CL-FP6502 집적 회로와 같은 다중포트 디지털-아날로그 변환기를 포함할 수 있다. 타이밍 회로 (114)에 의해 제공되는 타이밍 신호들에 응답하는 디멀티플렉서(112)는 디스플레이 (116)의 한 행에 있는 모든 픽셀들에 데이터를 제공하기 위해 생성기(110)들에 의해 제공된 데이터 값들을 디멀티플렉싱한다. 본 발명의 전형적인 실시예에서, 타이밍 회로(114)에 대한 입력 신호들은 DATA_ODD, DATA_EVEN 및 DATA_RESET이다. 디멀티플렉서(112)에 의해 제공된 데이터 값들이 디스플레이(116)의 각각의 홀수 및 짝수번호의 행들에 기록되게 될때, 신호들 DATA_ODD 및 DATA_EVEN은 구동된다. DATA_RESET이 구동되면, 널 이미지 데이터(예를 들어 로직-하이 값들)가 디스플레이 (116)의 열 구동기(도시되지 않음)들에 인가된다.
이미지 데이터는 디스플레이 장치의 각 행이 행 선택 회로(118)에 의해 선택될 때 라인마다 업데이팅된다. 행 선택 회로(118)는 디스플레이(116)의 각 행을 순차적으로 선택하는 시프트 레지스터가 되도록 고려될 수 있으며, 제어 신호들의 시퀀스를 행의 모든 픽셀들에 인가한다. 행 선택 회로 (118)의 구조 및 동작은 도 3 및 도 4를 참조하여 하기에 기술된다. 디스플레이(116)의 개별 픽셀의 구조 및 동작은 도 2를 참조하여 하기에 기술된다. 하기에 기술된 바와 같이, 특정 픽셀 위치에서 디스플레이되는 데이터가 변할 때, 대응하는 픽셀은 먼저 리셋되고 오토제로 동작이 이루어지며, 상기 데이터는 픽셀에 기록되고 픽셀은 조명된다. 새로운 디스플레이 데이터가 기록된 후에 그리고 상기 픽셀에서의 디스플레이 데이터가 다시 업데이팅될 때까지, 픽셀에 기록된 디스플레이 데이터에 대응하는 레벨로 픽셀이 조명될 수 있도록 상기 픽셀이 턴 온된다.
상기에 기술된 바와 같이, 전형적인 디스플레이 장치는 두가지 모드에서 동작한다. 상기 두가지 모드는 픽셀들의 각 행이 리셋되고, 오토제로로되며 행마다 재기록되는 라인-앳-어-타임 모드 및 픽셀 어레이(116)의 모든 픽셀들이 동시에 리셋되고 오토제로로되며 그후에 디스플레이 데이터가 리셋 및 오토제로로된 픽셀 소자들에 행마다 기록되는 프레임-앳-어-타임 모드이다. 상기 행 선택 회로에 대한 입력 신호가 상기 동작들을 제어한다. 상기 신호들은 스캐닝 동작을 시작하는 펄스 신호인 SDIN, 시스템 클록 신호인 SCLK, 어레이 오토제로 모드에서 리셋 및 오토제로 동작동안 전체 디스플레이의 선택을 제어하는 ALL_SEL 및 ALL_SELD, 픽셀 어레이(116)의 각각의 짝수 및 홀수 행들이 선택될 때 제어하는 SEL_EVEN 및 SEL_ODD, 오토제로를 제어하고 도 2를 참조하여 하기에 기술된 바와 같이 동작을 조명하는 AZ_EVEN, AZ_ODD, AZB_EVEN 및 AZB_ODD를 포함한다.
도 2를 참조하면, 전형적인 픽셀 구조(200)는 5개의 PMOS 트랜지스터(260, 265, 270 및 한쌍의 트랜지스터(275)), 두개의 캐패시터(250, 255) 및 LED(OLED) (280)를 포함한다. 트랜지스터(275)는 오토제로 및 데이터 로드 단계동안 픽셀 회 로로부터 OLED(280)로 흐르는 누설 전류를 제한하기 위해 직렬 접속된 채널 및 병렬 접속된 게이트들을 갖도록 구성된다. 선택(SELi) 라인(220)은 트랜지스터(260)의 게이트 전극에 접속된다. DATA 신호(210)는 트랜지스터(260)의 소스 전극에 접속된다. 양전위, VDD(예를 들어, +5 V)를 제공하는 동작 전력 신호(290)는 트랜지스터 (265)의 소스 전극 및 캐패시터(255)의 한 단자에 접속된다. 오토제로(AZi) 라인 (230)은 트랜지스터(270)의 게이트 전극에 접속되고 조명(AZBBi) 라인은 트랜지스터(275)의 상호접속된 게이트 전극들에 접속된다. OLED(280)의 음전극은 트랜지스터들(275) 중 하나의 드레인 전극에 접속되며 OLED(280)의 양전극은 음전위 소스, VBACK (예를 들어, -15 V)에 접속된다. OLED(280)는 장치에 고유한 다이오드 캐패시턴스 (281)(가상선으로 도시됨)를 갖는다. 트랜지스터들(275) 중 다른 하나의 소스 전극은 트랜지스터(265, 270)의 연결된 드레인 전극에 접속된다. 트랜지스터(260)의 드레인 전극은 캐패시터(250)의 한 단자에 접속된다. 마지막으로, 트랜지스터(265)의 게이트 전극, 트랜지스터(270)의 소스 전극, 캐패시터(250)의 한 단자 및 캐패시터 (255)의 한 단자는 모두 함께 지정된 노드 A에 접속된다.
더 구체적으로, 도 3은 네가지 단계로 동작되는 픽셀 구조(200)를 갖는다. 상기 단계는 1) 리셋 단계, 2) 오토제로 단계, 3) 로드 데이터 단계 및 4) 조명 단계이다.
리셋 단계에서, 데이터 값은 노드 A에 저장되었고, AZi 신호(230)는 로직-하이 레벨에 있으며 AZBBi 신호(240)는 로직-로우 레벨에 있다. 데이터 신호(210)는 로직-하이 레벨에서 발생되고 SELi 신호(220)는 데이터 신호가 로직-하이인 동안 펄스화된다. 상기 단계는 트랜지스터(265)의 드레인 전극으로부터 OLED(280)의 음전극으로의 도전 경로를 남기면서 트랜지스터(265)를 턴 오프시키도록 트랜지스터 (260)을 턴 온시킨다. 상기 동작은 OLED(280)가 다른 레벨에서 조명되도록 하기 위해 내부 캐패시턴스(281)를 방전하도록 한다. 도 5를 참조하여 하기에 기술된 본 발명의 바람직한 실시예에서, 리셋 단계는 오토제로 및 데이터 로드 단계가 발생하는 라인 간격 바로 이전의 라인 간격에서 발생한다. 이것은 두개 라인 간격들의 적어도 한 부분을 위한 픽셀들의 각 행을 선택하고, 제 1 라인 간격동안 행을 리셋하며 제 2 라인 간격동안 오토제로 및 데이터 로드 동작을 수행함으로써 달성된다.
소정의 디스플레이 형태, 예를 들어 고화질 텔레비젼 디스플레이에 대해, 본 발명의 바람직한 실시예에서 제공되는 것보다 OLED(280)의 캐패시턴스(281)를 더 완전히 방전하기 위해 더 많은 시간이 요구된다. 상기 디스플레이 형태에 있어서, 개별 픽셀 행이 선택되는 간격은 예를 들어 3 또는 10 라인 간격들로 확장될 수 있으며, 상기 라인 간격들 각각 동안, 행의 픽셀들은 DATA_RESET 신호 및 선택 신호(SEL _EVEN, SEL_ODD)를 동시에 펄스화함으로써 리셋될 수 있다.
도 3으로 돌아가서, 오토제로 단계에서 AZi 신호(220) 및 AZBBi 신호(240)는 로직 로우로 세팅됨으로써 두 트랜지스터(275, 270)들을 턴 온시킨다. 상기 구조에서, 트랜지스터(265)의 드레인 전극의 전위는 트랜지스터의 게이트 전극에 접속된다. DATA 신호(210)는 로직 하이 레벨로 유지된다.
다음으로, AZBBi 신호(240)는 트랜지스터(275)가 턴 오프되도록 로직 하이로 세팅된다. 캐패시터(255)상에 저장되는 것과 같은 트랜지스터(265)에 걸리는 게이트-소스 전위는 트랜지스터(265)의 턴 온 임계 전압에 고정된다. 상기 동작은 캐패시터(255)에 걸리는 턴 온 임계 전압을 저장하고 캐패시터(250)에 로직 하이 전위와 임계 전압간의 차를 저장한다. 캐패시터(255)상에 저장된 전위는 에이지(age) 또는 동작때문에 발생할 수 있는 임계 전압의 어떤 변동에 관계없이 트랜지스터(265)의 고정된 증속구동(overdrive) 전압을 표시한다. 오토제로 동작의 마지막 단계는 트랜지스터(265)의 게이트 전극을 절연시키는 로직 하이 값으로 AZi 신호를 세팅하는 것이다. 상기 동작은 리셋 동작에 유사한 형태로 다수의 행 시간에 걸쳐 반복될 수 있다.
오토제로 단계의 마지막에서, SELi 신호(220)는 로직 로우값으로 유지되고 데이터 신호(210)는 로직 하이 레벨로 유지된다. 데이터 전압이 DATA 신호(210)를 통해 트랜지스터(260)의 소스 전극에 인가될 때 로드 데이터 단계가 시작된다. DATA 신호의 상기 변화는 트랜지스터(265)의 게이트 전극상에 캐패시터(250)를 통해 결합되며, 따라서 캐패시터(255)를 통해 저장된 전위를 변화시킨다. 캐패시터(255)의 전하량의 변화는 로직 하이값으로부터 프로그램된 데이터 전압 값으로의 DATA 신호 (210)의 변화에 비례한다. 상기 데이터 전압 변화는 트랜지스터(265)의 임계 전위를 참조하여 형성되기 때문에, DATA 신호(210)의 변화는 트랜지스터(265)가 OLED(280)에 예정된 전류를 제공하도록 하는 트랜지스터(265)에 대한 게이트-소스 전압으로 변환된다. 다음으로, SELi 신호(220)는 로직-하이 값으로 세팅된다. 캐패시터(255)에 걸리는 프로그래밍된 게이트-소스 전류를 남기면서 트랜지스 터(260)를 턴 오프한다.
캐패시터(255)상에 저장된 데이터 전압으로, AZBBi 신호(240)는 트랜지스터(265)에 의해 제공된 소정의 전류가 OLED(280)를 통해 흐르도록 허용하게 하기 위해 트랜지스터(275)를 턴 온하는 로직-로우 값으로 세팅된다. 상기 소정의 전류는 OLED (280)가 소정의 조명 레벨에서 빛나도록 한다. 조명 단계는 새로운 이미지 데이터를 픽셀로 저장할 때까지 프레임 간격의 나머지에 대해 계속된다. 그후에 리셋, 오토제로, 로드 데이터 및 조명 단계들은 반복된다.
상기에 기술된 바와 같이, 도 1을 참조하면, 신호 SELi, AZi 및 AZBBi는 행 선택 회로(118)에 의해 디스플레이(116)의 특정 행(i)에 제공된다. 행 선택 회로는 디스플레이(116)의 각 행을 위한 하나의 스테이지를 포함한다. 행 선택 회로는 도 1에 도시된 신호 SCLK로부터 도출된 4 위상 클록 신호와 동기되어 제어된다. 도 5에 도시된 전형적인 타이밍도는 도 1에 도시된 모든 신호들간의 관계를 도시하고 또한 클록 신호(SCLK)의 네개 위상(SCLK1, SCLK2, SCLK3, SCLK4)을 도시한다.
도 3은 도 1에 도시된 행 선택 회로(118)로 사용될 수 있는 라인 스캐닝 회로의 일 부분의 블록선도이다. 도 3에 도시된 부분은 네개 스테이지들만을 포함한다. 완전한 행 선택 회로는 스테이지들의 수가 디스플레이(116)의 라인들의 수와 같을 때까지 도 3에 도시된 것과 같은 다중 회로들을 캐스케이딩함으로써 형성될 수 있다. 행 선택 회로(118)의 전형적인 스테이지는 도 4를 참조하여 하기에 기술된다.
도 3에 도시된 바와 같이, 행 선택 회로(118)의 스테이지들은 짝수 스테이지 들이 상응하는 짝수 신호(SEL_EVEN, AZ_EVEN, AZB_EVEN, AZBB_EVEN)들을 수신하는 반면, 홀수 스테이지들은 홀수 신호(SEL_ODD, AZ_ODD, AZB_ODD, AZBB_ODD)들을 수신하는 홀수 및 짝수 행들 사이에서 번갈아 일어난다. 모든 스테이지들은 신호(ALL_SEL, ALL_SELD, ALL_SELB)들을 수신한다. 각 스테이지는 또한 두개의 클록 신호들을 수신한다. 제 1 스테이지(310)는 신호(SCLK1, SCLK2)들을 수신하고, 제 2 스테이지(312)는 신호( SCLK2, SCLK3)들을 수신하며, 제 3 스테이지(314)는 신호(SCLK3, SCLK4)들을 수신하며, 제 4 스테이지(316)는 신호(SCLK4, SCLK1)들을 수신한다. 상기 구조는 스테이지(316)후에 제 5 스테이지가 있다면, 신호(SCLK1, SCLK2)들을 수신하도록 캐스케이딩된 회로들 각각을 가지고 반복된다. 도 4를 참조하여 하기에 기술된 바와 같이, 제 1 클록 신호는 SCLK로 지칭되고, 제 1 클록 신호에 대해 90도의 위상차만큼 지연되는 제 2 클록 신호는 SCLK90으로 지칭된다.
행 선택 회로의 제 1 스테이지는 스캐닝 동작을 시작하는 펄스 신호(SDIN)를 수신한다. 일반적으로, 도 1에 도시된 행 선택 회로(116)의 제 1 스테이지는 각 프레임 또는 필드의 처음에 신호(SDIN)의 펄스를 수신한다. 전형적인 디스플레이 장치는 홀수 및 짝수 선택 신호들에 의해 단일 프레임들 또는 인터레이스된 필드들을 디스플레이할 수 있다.
각 스테이지의 하나의 출력 신호는 하기에 기술된 바와 같이 디스플레이 행 (i)에 대한 다른 신호들(SELi, AZi, AZBBi)의 게이팅을 제어하는 신호(ROW_SEL)이다. 신호(ROW_SEL)는 스테이지에 인가된 제 2 클록 신호의 단일 펄스를 따른다. 상기 펄스는 다수 펄스들이 리셋 및 오토제로에 대해 요구되지 않으면 프레임 간격 마다 한번씩 발생한다. 각 스테이지의 ROW_SEL 출력 신호는 행 선택 회로(118)의 모든 스테이지들을 통해 행 선택 신호를 전파하기 위해 다음의 연속 스테이지의 SDIN 입력 단자에 인가된다.
도 4에 도시된 회로는 도 3에 도시된 행 선택 회로의 단일 스테이지이다. 기본 레벨에서, 도 4에 도시된 회로는 스테이지간에 게이팅 신호(SDIN)를 전달하는 시프트 레지스터이다. 선택 신호가 스테이지에 전파될때, 상기 스테이지는 특정 행에 방송 제어 신호를 인가한다. 제어 신호들의 기능은 도 2 및 도 3을 참조하여 상기에 기술된다. 제어 신호들의 타이밍은 도 5 및 도 6에 도시된 타이밍도를 참조하여 하기에 기술된다.
상기에 기술된 바와 같이, 도 4에 도시된 회로는 두가지 모드(라인-앳-어-타임 모드 및 어레이 오토제로 모드)에서 동작한다. 신호(ALL_SEL, ALL_SELB, ALL_ SELD)들은 회로가 어레이 오토제로 모드에서 동작할 때 상기 회로를 제어한다. 회로가 라인-앳 -어-타임 모드에서 동작할 때는, 신호(ALL_SELB)(신호(ALL_SEL)의 로직 인버스)가 로직 로우 값으로 유지되는 반면에 신호(ALL_SEL, ALL_SELD)들은 로직 하이 값으로 유지된다.
다음의 설명들은 먼저 라인-앳-어-타임 모드에서의 회로 동작 및 그다음에 어레이 오토제로 모드의 회로의 동작을 기술한다.
신호(SDIN)는 도 4에 도시된 회로에 의해 제어된 행을 선택하는 게이팅 신호이다. 상기 신호(SDIN)는 신호(SCLK90)가 로직 로우 상태에 있는 동안 회로가 제어 신호들을 전달하도록 하는 트리거 신호로 고려될 수 있다. 상기 신호(SDIN)가 스테이지에 인가될 때까지, 양쪽 트랜지스터(400, 402)들은 턴 오프된다. 신호(SCLK)의 주기적인 펄스들은 트랜지스터(408)를 턴 온시킴으로써 트랜지스터(406, 426, 430)들의 게이트 전극들에 로직 로우 전위(VCCN)(예를 들어, -15 V)를 인가한다. 상기 트랜지스터들은 차례로 스테이지의 출력 신호(ROW_SEL, SELi, AZi)들로서 로직 하이 전위(VDDP)(예를 들어, +5 V)를 인가한다.
상기에 기술된 바와 같이, 신호(SDIN)는 이전 스테이지로부터의 ROW_SEL 신호이다. 본 발명의 전형적인 실시예에서, 신호(SDIN)는 스테이지가 선택될 때 신호 (SCLK)로서 동시에 활성된다. 결과적으로, SDIN이 활성될 때, 양 트랜지스터(400, 408)들이 턴 온된다. 트랜지스터(404)는 디스플레이 장치가 라인-앳-어-타임 모드에서 동작할 때 항상 턴 온되는데 이것은 신호(ALL_SELB)가 라인-앳-어-타임 모드에서 로직 로우이기 때문이다. 트랜지스터(408, 404, 400)들은 신호(SDIN)가 활성될 때 모두 턴 온되기 때문에, 트랜지스터(406, 426, 430)들의 게이트 전극들에 인가된 신호는 트랜지스터(406, 426, 430)들의 채널 저항들에 의해 형성된 전압 분배기에 의해 로직 하이 레벨로 발생된다. 트랜지스터(406, 426, 429)의 게이트 전극상의 로직 하이 레벨은 상기 트랜지스터들을 턴 오프시킨다.
게다가, 신호(SCLK)가 활성될 때, 신호(SDIN)는 트랜지스터(412, 410)들을 통해 트랜지스터(414)의 게이트 전극에 전파된다. 상기 신호는 신호(SCLK90)가 상기 스테이지에 대해 행 선택 신호(ROW_SEL)로서 트랜지스터(414)를 통해 전파되도록 하는 트랜지스터(414)를 턴 온시킨다.
SCLK(90)가 로직 로우가 될 때, 로직 로우 신호(ROW_SEL)는 트랜지스터(420, 424)들의 소스 전극들 및 트랜지스터(432, 436)들의 게이트 전극들에 인가된다. 트랜지스터(420, 424)들은 항상 턴 온되는데 이것은 상기 트랜지스터들의 게이트 전극들이 VCCN 전원에 접속되기 때문이다. 신호(ROW_SEL)가 로직 로우가 될 때, 트랜지스터(420, 424)들은 로직 로우 신호를 각각 트랜지스터(422, 428)들의 게이트 전극들에 인가하는데, 이것은 상기 트랜지스터들이 턴 온되어 신호(SELi)로서 방송 선택 신호 (SEL)를 전송하고 도 4에 도시된 선택 스테이지가 부가되는 디스플레이 행(i)을 위한 오토제로 신호(AZi)로서 방송 오토제로 신호(AZ)를 전송하게 한다.
또한, 신호(ROW_SEL)가 로직 로우가 될 때, 트랜지스터(432, 436)들은 도통상태가 된다. 트랜지스터(432)는 그후에 신호(AZB)를 트랜지스터(438)의 게이트 전극에 인가하고 트랜지스터(436)는 게이트 전극이 음의 전원(VCCN)에 접속되기 때문에 항상 턴 온되는 트랜지스터(434)를 통해 신호(AZBB)를 트랜지스터(440)의 게이트 전극에 인가한다. 상기에 기술된 바와 같이, 신호(AZBB)들은 신호(AZB)를 인버팅함으로써 생성된다. 트랜지스터(438, 440)들의 출력 신호(AZBBi)는 신호(AZB)가 로직 로우 상태인 동안은 로직 하이이고 신호(AZBB)가 로직 로우 상태에 있는 동안은 로직 로우이다. 상기 신호는 상기에 기술된대로 픽셀이 프로그래밍되는 동안은 OLED(280) 내의 고유한 캐패시턴스(281)가 방전하여 OLED를 차단시키고 그리고 행이 선택되지 않을 때는 OLED(280)를 조명하도록 하기 위해서 상기 선택된 행의 각 픽셀의 AZBBi 입력 단자에 인가된다.
어레이 오토제로 모드에서, 도 4에 도시된 회로는 프레임 간격의 제 1 부분 에서 디스플레이 장치의 모든 픽셀들을 클리어시키고 오토제로시키며, 프레임 간격의 제 2 부분동안 행마다의 픽셀들에 데이터를 저장하며 프레임 간격의 제 3 부분에서 디스플레이를 조명한다. 도 4에 도시된 선택 회로가 어레이 오토제로 모드에서 동작할 때, 신호(ALL_SEL, ALL_SELD)들은 도 6을 참조하여 하기에 기술된 바와 같이 선택 스테이지를 제어한다. 신호(ALL_SELB)는 신호(ALL_SEL)의 인버스이다. 어레이 오토제로 모드에서, 신호(SDIN)는 리셋, 오토제로 및 조명 단계동안은 로직 하이 값을 유지하지만 데이터 로드 단계동안는 연속적인 픽셀들의 행들을 선택하는데 사용된다.
도 4에 도시된 회로에서, 신호(ALL_SEL)가 로직 로우가 될 때, 트랜지스터 (402)는 턴 온되어 트랜지스터(406, 426, 430)들의 게이트 전극들에 양 전위(VDDP)를 인가함으로서 상기 트랜지스터들을 턴 온시킨다. 로직 로우(ALL_SEL) 신호는 신호(ROW_SEL)로서 신호(ALL_SELD)를 인가하는 트랜지스터 (418)를 턴 온시키도록 트랜지스터(416)를 통해 송신된다. 상기에 기술된 바와 같이, 신호(ROW_SEL)는 신호(SEL, AZ, AZBB)들이 선택 스테이지에 접속되는 디스플레이의 행에 전파되도록 한다. 신호(ALL_SEL)가 선택 회로의 모든 스테이지들에 인가되기 때문에, 상기 신호들은 디스플레이 장치의 모든 행에 동시에 인가됨으로써 디스플레이의 모든 픽셀을 클리어시키고 오토제로시킨다. 신호(ALL_SEL)가 로직 하이일 때, 리셋 및 오토제로 기능들이 수행되었다. 다음으로 신호(ALL_SEL, ALL_SELD)들은 구동되지 않고(즉, 로직 하이 레벨로 됨) 단일 펄스 신호는 선택 회로의 제 1 스테이지에 신호(SDIN)로서 인가된다. 이것은 라인-앳-어-타임 모드를 참조하여 상기에 기술된 바와 같이 디스플레이 장치의 픽셀들의 행들을 스캐닝하기 시작한다. 그러나, 어레이 오토제로 모드에서는 상기 행이 선택될 때 신호(SCLK, SCLK90, SEL)들만이 선택 스테이지를 통해 게이팅되며, 신호(AZi)는 로직 하이 레벨에 남아있다. 상기 스테이지에서, 데이터 값들은 픽셀에 기록된다. 데이터 값들이 기록된 후에, 신호 (AZBB)는 디스플레이를 조명하기 위해 로직 로우상태로 유지된다. 픽셀들의 개별 라인이 선택될 때 데이터 로드 단계만이 어레이 오토제로 모드에서 수행되기 때문에, 선택 신호의 지속시간은 라인-앳-어-타임 모드에서보다 훨씬 짧을 수 있다.
트랜지스터 쌍(416, 418; 420, 422; 424, 428)들은 각각의 신호(ALL_SELD, SEL, AZ, AZBB)들이 전체 범위에 걸쳐 선택된 행에 제공되도록 하는 부트스트랩 구조이다. 상기 부트스트랩 구조의 동작은 트랜지스터 쌍(420, 422)들을 참조하여 기술된다. 이것은 트랜지스터 쌍(416, 418; 424, 428; 434, 430)들에 동일하게 적용할 수 있다. 상기에 기술된 바와 같이, 트랜지스터(420)의 게이트 전극은 음 전위(VCCN)에 접속되며, 따라서, 트랜지스터는 트랜지스터의 소스 전극에 인가된 전위가 VCCN보다 더 큰 임계 전압 이상인한 턴 온된다. 본 발명의 전형적인 실시예에서, 신호(ROW_SEL)가 먼저 로직 로우로 전환하면, 트랜지스터(420)의 드레인 전극의 전위는 VCCN 이상의 하나의 임계 전압에 도달할 때까지 감소한다. 이 순간에, 트랜지스터(420)는 더이상 도통상태가 아니며 트랜지스터(422)의 게이트 전극이 임계 전압과 VCCN의 합인 전위에서 변동한다. 상기 전위는 트랜지스터(422)를 턴 온시킨다. 신호(SEL)가 로직 로우가 되면, 트랜지스터(420)가 턴 오프된 후에, 로직 하이로부터 로직 로우로의 전환이 트랜지스터(422)의 채널로부터 게이트 전극 으로 용량적으로 결합됨으로써 게이트 전극에 VCCN 이상의 임계 이하의 레벨을 발생시킨다. 이것은 트랜지스터(422)의 소스 전극상의 신호가 VCCN 레벨에 있을 때도 트랜지스터 (422)가 도통상태가 되게 한다.
도 5는 도 1에 도시된 디스플레이 장치가 라인-앳-어-타임 모드에서 동작할 때 행 선택 회로의 동작을 도시하는 타이밍도이다. 타이밍도의 왼쪽편은 신호 (SCLK1)의 양의 진행 천이(510)에 있다. 이 경우에, 클록 위상(SCLK1)은 반 사이클동안 로직 제로에 있으며 도 3에 도시된 선택 회로의 제 1 스테이지는 리셋되었다. 도 5에 도시된 제 1 경우는 시간(T1)에서 신호(SEL2)의 음의 진행 펄스이다. 신호(SDIN)가 도 3의 회로(312)로 전파되었고 신호(SEL_EVEN)는 SCLK3(스테이지 (312)의 SCLK90)가 로직 로우일 때 음의 펄스를 갖기 때문에 상기 펄스가 발생한다. 신호(DATA_RESET)는 또한 시간(T1)에서 활성되어 디스플레이(116)의 제 2 행에 있는 모든 픽셀들이 리셋되도록 한다.
시간(T2)에서, 오토제로 동작은 도 3에 도시된 행 선택 회로의 제 1 스테이지(310)를 시작한다. AZ1 펄스는 시간(T2)에서 발생하는데 이것은 신호(AZ_ODD)의 음의 펄스가 발생할 때 스테이지(310)가 선택되고 신호(SCLK2(스테이지(310)의 SCL K90))는 로직 로우이기 때문이다. 다음으로, 시간(T3, T4) 사이에서, 새로운 디스플레이 데이터가 행 1의 픽셀들에 저장된다. 이것은 신호(SCLK2(스테이지(310)의 SCLK90) )가 로직 로우일 동안 스테이지(310)가 선택되고 DATA_ODD 및 DATA_EVEN이 순차적으로 활성되기 때문에 발생한다. 시간(T5)에서, 신호(SCLK2)는 로직 하이 레벨에 있음으로써 스테이지(310) 및 로직 로우로의 신호(AZZB1) 천이들을 선택해 제하고, 행 1의 조명 단계를 시작한다. 동시에, 행 3은 리셋되는데 이것은 SCLK4(스테이지(314)의 SCLK 90)가 로직 로우일 때 신호(SDIN)(즉, 신호 (SCLK3)의 한 펄스)가 스테이지(314)에 전파되었으며 신호(SEL_ODD)의 음의 펄스가 발생하기 때문이다. 시간(T6)에서, 행 2의 픽셀들은 오토제로되는데 이것은 신호(AZ_EVEN)의 음의 진행 펄스가 SCLK3가 로직 로우인 동안 발생하기 때문이다. 시간(T7, T8)사이에, 데이터 값들은 SCLK3가 로직 로우일 때 DATA_ODD 및 DATA_EVEN을 활성시킴으로써 행 2의 픽셀들에 저장된다. DATA_ODD 및 DATA_EVEN은 한 행 시간에 활성된다는 것을 주시하자.
도 5는 장치가 라인-앳-어-타임 모드에서 동작할 때 디스플레이 장치를 제어하는 신호들의 상호작용을 도시한다. 도 6은 디스플레이 장치(116)가 어레이 오토제로 모드에서 동작할 때의 신호(DATA_RESET, DATA_ODD, DATA_EVEN, ALL_SEL, ALL_SELD, SEL_ODD, SEL_EVEN, AZ_ODD, AZ_EVEN, AZB_ODD, AZB_EVEN)들이다. 도 1에 도시된 디스플레이 장치가 도 6에 도시된 신호들로 동작될 때, 디스플레이(116)의 모든 픽셀들은 동시에 리셋되고 오토제로로된다. 다음으로, 데이터는 한번에 디스플레이 하나의 행의 개별 라인들에 로딩된다. 마지막으로, 모든 행들이 로딩되었을 때, 전체 디스플레이가 조명된다.
시간(T9)에서, ALL_SEL 및 ALL_SELD가 활성인 동안 신호(SEL_ODD, SEL_ EVEN)들은 둘다 활성된다. 이것은 모든 픽셀 행들이 선택되도록 한다. 동시에, 신호(DATA_RESET)는 활성됨으로써 모든 데이터 라인들이 로직 하이 레벨들로 되게 한다. 따라서, 리셋 동작은 시간(T9)에서의 전체 어레이에 대해 시작한다. 시 간(T10)에서, 신호(AZ_ODD, AZ_EVEN)들은 활성되어 전체 픽셀 어레이에 대한 오토제로 동작을 시작한다. 시간(T10) 바로 직후에, 신호(AZB_ODD, AZB_EVEN)들은 로직 로우가 되며, 따라서 그것들의 인버팅된 신호(AZBB_ODD, AZBB_EVEN)들은 로직 하이가 됨으로써 각 픽셀 회로들로부터 OLED (280)들을 단락시킨다. 오토제로 동작은 AZ_ODD, AZ_EVEN, SEL_ODD, SEL_EVEN이 모두 로직 하이 레벨에 있는 시간(T11)에서 끝난다. 시간(T12)에서, DATA_RESET, ALL_SEL, ALL_SELD는 로직 하이 레벨들로 리셋되었으며 신호(SDIN)(도시되지 않음)의 펄스가 행 선택 회로(118)에 인가되었다. 상기 펄스는 일반 스캔 모드를 시작하지만, 모든 픽셀들은 리셋되고 오토제로되었기 때문에, 회로(118)에 인가된 클록 신호(SCLK)들은 라인-앳-어-타임 모드에서 사용되는 것보다 더 고속일 수 있다.
시간(T12)에서, DATA_ODD, DATA_EVEN은 순차적으로 로직 로우가 됨으로써 데이터를 픽셀 어레이(116)의 제 1 행에 로딩한다. 시간(T13)에서, 신호(DATA_EVEN)는 로직 로우가 됨으로써 데이터를 픽셀 어레이의 제 2 행에 게이팅한다. 이것은 모든 행들이 로딩되었을 때까지 계속한다. 시간(T14)에서, 로직 하이로의 신호(AZB_ODD, AZB_EVEN) 천이 및 로직 로우로의 그것들의 각각의 인버스 신호(AZBB_ODD, AZBB_EVEN) 천이는 디스플레이의 조명 단계를 시작한다.
상기에 기술된 전형적인 행 선택 회로(118)는 픽셀 셀의 트랜지스터들을 형성하는데 사용되는 폴리실리콘 영역들을 포함하는 디스플레이 장치(116)의 표면상에 형성된다. 폴리실리콘 트랜지스터의 동작은 정해진 패널 및 시간에 따라 정해지는 임의의 패널내에서 하나의 패널로부터 그 다음 패널까지 광범위하게 변할 수 있다. 상기에 기술된 전형적인 행 선택 회로(118)는 특히 폴리실리콘 디스플레이들에 사용하도록 적응된다. 회로는 트랜지스터의 게이트-소스 임계전압이 변할때도 지속적인 성능을 보장하기 위해 각각의 데이터 로드 단계전에 각 픽셀의 전류 소스 트랜지스터가 오토제로되도록 한다. 상기 제어 펄스들이 방송되고 선택 신호들에 의해 행들에 게이팅되기 때문에, 방송 제어 펄스들의 펄스 폭들은 최적 성능을 달성하기 위해서 디스플레이마다 변할 수 있다. 예를 들어, 상기에 기술된 바와 같이, 선택 펄스들은 내부 전하를 소산시키도록 OLED 장치에 더 많은 시간을 허용하기 위해서 세개 이상의 라인 간격들을 위한 임의의 정해진 행을 선택하도록 확장될 수 있다. 게다가, 오토제로 펄스들의 폭은 다른 디스플레이 장치들에 비해 정해진 디스플레이 장치의 트랜지스터들의 이동도 변화를 보상하기 위해 크래프팅(craft)될 수 있다.
본 발명은 전형적인 실시예의 맥락에서 기술되었지만, 첨부한 청구항들의 범위내에서 상기에 기술된 대로 실행될 수 있다는 것이 숙고된다.
본 발명에 따르면 유기 발광 다이오드 디스플레이를 위한 행 선택 회로를 구현할 수 있다. 상기 행 선택 회로는 시프트 레지스터를 통해 게이팅 펄스를 전파하며, 상기 게이팅 펄스는 시스템 클록 신호로 동기화되고 디스플레이상의 순차적으로 선택된 픽셀 행들에 다수의 방송 제어 신호들을 인가하는데 사용될 수 있는 효과가 있다.

Claims (3)

  1. 폴리실리콘 기판;
    상기 폴리실리콘 기판에 구현된 다수의 화소(픽셀들) 행들을 포함하며,
    상기 각각의 픽셀은,
    유기 발광 다이오드(OLED) 디스플레이 소자,
    제어 값에 응답하여, 제어된 전류를 상기 OLED 디스플레이 소자에 제공하도록 전류 소스로서 구성된 제 1 트랜지스터,
    선택 신호가 활성되었을 때 상기 제어 값을 상기 픽셀에 저장하기 위해서 상기 선택 신호에 결합되는 제 2 트랜지스터, 및
    상기 선택 신호가 활성되지 않았을 경우 상기 OLED 디스플레이 소자를 조명할 때 상기 OLED 디스플레이 소자에 상기 제어된 전류를 결합하기 위해서 조명 신호에 결합되는 제 3 트랜지스터를 포함하며,
    방송 조명 제어 신호를 포함하는 다수의 방송 제어 신호들; 및
    상기 폴리실리콘 기판상에 구현된 행 선택 회로 - 상기 행 선택 회로는 직렬로 접속된 다수의 스테이지들을 포함하고, 각각의 스테이지는 상기 선택 신호를 상기 각각의 픽셀 행에 제공하기 위해 상기 픽셀 행들 각각에 결합되며, 상기 직렬 접속된 스테이지들 중 이전 스테이지로부터의 선택 신호를 상기 각각의 픽셀 행에 선택 신호를 제공하기 위한 신호로서 수신하도록 결합되고, 상기 제 1 스테이지는 이미지 프레임의 처음에 선택 신호를 수신하도록 결합됨 -를 포함하며,
    상기 각각의 스테이지는,
    상기 이전 스테이지에 의해 제공된 선택 신호 및 클록 신호에 응답하여, 상기 각각의 픽셀 행에 대한 상기 선택 신호를 생성하기 위한 제 1 트랜지스터, 및
    상기 픽셀 행에 대한 선택 신호 및 방송 조명 신호에 응답하여, 상기 조명 제어 신호를 상기 선택된 픽셀 행에 인가하기 위한 제 2 트랜지스터를 포함하는 것을 특징으로 하는 디스플레이 장치.
  2. 제 1 항에 있어서,
    각각의 픽셀은 제 1 트랜지스터상에서 오토제로 기능을 수행하기 위해 상기 제 1 트랜지스터 및 오토제로 제어 신호에 결합된 제 4 트랜지스터를 더 포함하며,
    상기 다수의 방송 제어 신호들은 방송 오토제로 신호를 더 포함하며, 및
    상기 행 선택 회로의 각 스테이지는, 상기 픽셀 행에 대한 상기 선택 신호 및 상기 방송 오토제로 신호에 응답하여, 상기 픽셀 행의 각 픽셀의 상기 제 4 트랜지스터에 상기 오토제로 제어 신호를 제공하기 위한 제 3 트랜지스터를 더 포함하는 것을 특징으로 하는 디스플레이 장치.
  3. 제 2 항에 있어서,
    상기 방송 제어 신호들은 어레이 선택 신호를 더 포함하며,
    상기 행 선택 회로는, 상기 어레이 선택 신호에 응답하여 상기 방송 오토제 로 신호를 상기 디스플레이 장치의 모든 행의 모든 픽셀들에 인가하기 위한 제 4 트랜지스터를 더 포함하는 것을 특징으로 하는 디스플레이 장치.
KR1020067015116A 1998-09-03 1999-09-02 이중 모드 디스플레이를 위한 라인 스캐닝 회로 KR100678787B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US9901998P 1998-09-03 1998-09-03
US60/099,019 1998-09-03
US09/384,063 1999-08-26
US09/384,063 US6348906B1 (en) 1998-09-03 1999-08-26 Line scanning circuit for a dual-mode display
KR1020017002837A KR100678788B1 (ko) 1998-09-03 1999-09-02 이중 모드 디스플레이를 위한 라인 스캐닝 회로

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020017002837A Division KR100678788B1 (ko) 1998-09-03 1999-09-02 이중 모드 디스플레이를 위한 라인 스캐닝 회로

Publications (2)

Publication Number Publication Date
KR20060092293A KR20060092293A (ko) 2006-08-22
KR100678787B1 true KR100678787B1 (ko) 2007-02-07

Family

ID=22272078

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020067015116A KR100678787B1 (ko) 1998-09-03 1999-09-02 이중 모드 디스플레이를 위한 라인 스캐닝 회로
KR1020017002837A KR100678788B1 (ko) 1998-09-03 1999-09-02 이중 모드 디스플레이를 위한 라인 스캐닝 회로

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020017002837A KR100678788B1 (ko) 1998-09-03 1999-09-02 이중 모드 디스플레이를 위한 라인 스캐닝 회로

Country Status (6)

Country Link
US (1) US6348906B1 (ko)
EP (1) EP1116206A4 (ko)
JP (1) JP4572036B2 (ko)
KR (2) KR100678787B1 (ko)
TW (1) TWI223828B (ko)
WO (1) WO2000019476A2 (ko)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW493153B (en) * 2000-05-22 2002-07-01 Koninkl Philips Electronics Nv Display device
EP1290670A1 (en) * 2000-05-22 2003-03-12 Koninklijke Philips Electronics N.V. Active matrix display device
JP2002076352A (ja) * 2000-08-31 2002-03-15 Semiconductor Energy Lab Co Ltd 表示装置及びその作製方法
JP2002189445A (ja) * 2000-12-19 2002-07-05 Sony Corp 画像表示装置とその駆動方法
US6661180B2 (en) * 2001-03-22 2003-12-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, driving method for the same and electronic apparatus
US11302253B2 (en) 2001-09-07 2022-04-12 Joled Inc. El display apparatus
EP3611716B1 (en) * 2001-09-07 2021-07-14 Joled Inc. El display panel, method of driving the same, and el display device
JP4075505B2 (ja) * 2001-09-10 2008-04-16 セイコーエプソン株式会社 電子回路、電子装置、及び電子機器
WO2003027997A1 (fr) * 2001-09-21 2003-04-03 Semiconductor Energy Laboratory Co., Ltd. Ecran et procede de fonctionnement associe
US7365713B2 (en) * 2001-10-24 2008-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US7456810B2 (en) 2001-10-26 2008-11-25 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and driving method thereof
JP4498669B2 (ja) * 2001-10-30 2010-07-07 株式会社半導体エネルギー研究所 半導体装置、表示装置、及びそれらを具備する電子機器
TW529006B (en) * 2001-11-28 2003-04-21 Ind Tech Res Inst Array circuit of light emitting diode display
TWI318490B (en) * 2002-08-30 2009-12-11 Semiconductor Energy Lab Current source circuit, display device using the same and driving method thereof
JP2004157467A (ja) * 2002-11-08 2004-06-03 Tohoku Pioneer Corp アクティブ型発光表示パネルの駆動方法および駆動装置
KR100502912B1 (ko) * 2003-04-01 2005-07-21 삼성에스디아이 주식회사 발광 표시 장치 및 그 표시 패널과 구동 방법
JP2004341353A (ja) * 2003-05-16 2004-12-02 Toshiba Matsushita Display Technology Co Ltd アクティブマトリクス型表示装置
JP4360121B2 (ja) 2003-05-23 2009-11-11 ソニー株式会社 画素回路、表示装置、および画素回路の駆動方法
KR100514183B1 (ko) 2003-09-08 2005-09-13 삼성에스디아이 주식회사 유기 전계발광 표시장치의 픽셀구동회로 및 그 구동방법
US7038392B2 (en) * 2003-09-26 2006-05-02 International Business Machines Corporation Active-matrix light emitting display and method for obtaining threshold voltage compensation for same
KR100578911B1 (ko) * 2003-11-26 2006-05-11 삼성에스디아이 주식회사 전류 역다중화 장치 및 이를 이용한 전류 기입형 표시 장치
KR100578913B1 (ko) * 2003-11-27 2006-05-11 삼성에스디아이 주식회사 역다중화기를 이용한 표시 장치 및 그 구동 방법
KR100578914B1 (ko) * 2003-11-27 2006-05-11 삼성에스디아이 주식회사 역다중화기를 이용한 표시 장치
KR100589381B1 (ko) * 2003-11-27 2006-06-14 삼성에스디아이 주식회사 역다중화기를 이용한 표시 장치 및 그 구동 방법
TWI324332B (en) * 2004-03-30 2010-05-01 Au Optronics Corp Display array and display panel
KR100600350B1 (ko) * 2004-05-15 2006-07-14 삼성에스디아이 주식회사 역다중화 및 이를 구비한 유기 전계발광 표시 장치
KR100622217B1 (ko) * 2004-05-25 2006-09-08 삼성에스디아이 주식회사 유기 전계발광 표시장치 및 역다중화부
KR101080351B1 (ko) * 2004-06-22 2011-11-04 삼성전자주식회사 표시 장치 및 그 구동 방법
US7315116B2 (en) * 2004-07-09 2008-01-01 Au Optronics Corporation Organic electroluminescent display device with separately connected signal lines and power lines
EP1622111A1 (en) 2004-07-28 2006-02-01 Deutsche Thomson-Brandt Gmbh Line driver circuit for active matrix display device
EP1622123B1 (en) * 2004-07-28 2014-10-22 Thomson Licensing Display device driving circuit
KR100662978B1 (ko) * 2004-08-25 2006-12-28 삼성에스디아이 주식회사 발광 표시장치와 그의 구동방법
KR100604058B1 (ko) * 2004-09-24 2006-07-24 삼성에스디아이 주식회사 직류/직류 변환기와 이를 이용한 발광 표시장치 및 그의구동방법
KR100840116B1 (ko) * 2005-04-28 2008-06-20 삼성에스디아이 주식회사 발광 표시장치
KR100782455B1 (ko) * 2005-04-29 2007-12-05 삼성에스디아이 주식회사 발광제어 구동장치 및 이를 구비하는 유기전계발광표시장치
KR100761077B1 (ko) 2005-05-12 2007-09-21 삼성에스디아이 주식회사 유기 전계발광 표시장치
KR101298969B1 (ko) 2005-09-15 2013-08-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이의 구동 방법
KR101142281B1 (ko) * 2005-10-11 2012-05-07 엘지디스플레이 주식회사 유기전계발광소자 및 그 구동방법
JP2007108378A (ja) * 2005-10-13 2007-04-26 Sony Corp 表示装置の駆動方法および表示装置
KR101240649B1 (ko) * 2006-01-10 2013-03-08 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
TWI397055B (zh) 2007-05-28 2013-05-21 Realtek Semiconductor Corp 模式偵測電路與方法
JP4816686B2 (ja) * 2008-06-06 2011-11-16 ソニー株式会社 走査駆動回路
JP5260230B2 (ja) * 2008-10-16 2013-08-14 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 表示装置
JP2010249955A (ja) * 2009-04-13 2010-11-04 Global Oled Technology Llc 表示装置
TWM373545U (en) * 2009-08-03 2010-02-01 Chunghwa Picture Tubes Ltd Gate driving circuit of display panel
KR101988355B1 (ko) * 2012-09-10 2019-09-25 삼성디스플레이 주식회사 화소, 이를 포함하는 표시장치 및 그 구동 방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61256387A (ja) * 1985-05-10 1986-11-13 富士通株式会社 相転移型液晶表示装置
US5248963A (en) * 1987-12-25 1993-09-28 Hosiden Electronics Co., Ltd. Method and circuit for erasing a liquid crystal display
JPH01170989A (ja) * 1987-12-25 1989-07-06 Hosiden Electron Co Ltd 液晶表示消去方法
DE69224959T2 (de) * 1991-11-07 1998-08-13 Canon Kk Flüssigkristallvorrichtung und Steuerverfahren dafür
US5302966A (en) * 1992-06-02 1994-04-12 David Sarnoff Research Center, Inc. Active matrix electroluminescent display and method of operation
JP3102666B2 (ja) * 1993-06-28 2000-10-23 シャープ株式会社 画像表示装置
JP3482683B2 (ja) * 1994-04-22 2003-12-22 ソニー株式会社 アクティブマトリクス表示装置及びその駆動方法
US5648790A (en) 1994-11-29 1997-07-15 Prime View International Co. Display scanning circuit
US5550066A (en) * 1994-12-14 1996-08-27 Eastman Kodak Company Method of fabricating a TFT-EL pixel
US5739805A (en) 1994-12-15 1998-04-14 David Sarnoff Research Center, Inc. Matrix addressed LCD display having LCD age indication, and autocalibrated amplification driver, and a cascaded column driver with capacitor-DAC operating on split groups of data bits
US5686935A (en) 1995-03-06 1997-11-11 Thomson Consumer Electronics, S.A. Data line drivers with column initialization transistor
EP0731440B1 (en) * 1995-03-06 2002-08-28 THOMSON multimedia Data line drivers with common reference ramp for a display device
US5600345A (en) 1995-03-06 1997-02-04 Thomson Consumer Electronics, S.A. Amplifier with pixel voltage compensation for a display
JP3234131B2 (ja) * 1995-06-23 2001-12-04 株式会社東芝 液晶表示装置
US5949398A (en) * 1996-04-12 1999-09-07 Thomson Multimedia S.A. Select line driver for a display matrix with toggling backplane
US5859630A (en) * 1996-12-09 1999-01-12 Thomson Multimedia S.A. Bi-directional shift register
US5952789A (en) 1997-04-14 1999-09-14 Sarnoff Corporation Active matrix organic light emitting diode (amoled) display pixel structure and data load/illuminate circuit therefor
EP0978114A4 (en) * 1997-04-23 2003-03-19 Sarnoff Corp PIXEL STRUCTURE WITH LIGHT EMITTING DIODE AND ACTIVE MATRIX AND METHOD
US6229508B1 (en) * 1997-09-29 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method

Also Published As

Publication number Publication date
KR20060092293A (ko) 2006-08-22
EP1116206A2 (en) 2001-07-18
US6348906B1 (en) 2002-02-19
JP4572036B2 (ja) 2010-10-27
JP2004503794A (ja) 2004-02-05
EP1116206A4 (en) 2003-05-14
KR20010074952A (ko) 2001-08-09
TWI223828B (en) 2004-11-11
WO2000019476A2 (en) 2000-04-06
KR100678788B1 (ko) 2007-02-05
WO2000019476A3 (en) 2000-07-27

Similar Documents

Publication Publication Date Title
KR100678787B1 (ko) 이중 모드 디스플레이를 위한 라인 스캐닝 회로
US7633477B2 (en) Gate driver using a multiple power supplies voltages and having a shift resister
US7884795B2 (en) Gate driver having a plurality of shift registers, driving method thereof and display device having the same
KR100924739B1 (ko) 표시장치 및 그 구동방법
US7397885B2 (en) Shift register
US7872628B2 (en) Shift register and liquid crystal display device using the same
KR101030528B1 (ko) 쉬프트 레지스터 및 이를 사용한 액정표시장치
US10650716B2 (en) Shift register unit, shift register, driving method, display panel and display apparatus
US7319453B2 (en) Image display apparatus having plurality of pixels arranged in rows and columns
US20070274433A1 (en) Shift register circuit and image display apparatus equipped with the same
EP0269744A1 (en) Circuit for driving an image display device
US20070217564A1 (en) Shift register and image display apparatus containing the same
US7760181B2 (en) Method for driving active matrix type display device
KR100358846B1 (ko) 액정표시장치용 선택구동회로
JPH08106982A (ja) Ｅｌ表示装置の駆動装置
KR101244559B1 (ko) 게이트 드라이버
KR101126343B1 (ko) 일렉트로-루미네센스 표시장치
KR20060097657A (ko) 액티브 매트릭스형 표시 장치
KR101348406B1 (ko) 구동회로 및 이를 포함하는 유기 이엘 디스플레이 장치
CN115798382A (zh) 显示驱动电路及其控制方法、显示装置
KR20060133967A (ko) 스크롤링 어드레스 지정을 하는 전계 발광 디스플레이디바이스
KR100486908B1 (ko) 일렉트로 루미네센스 패널의 구동 방법 및 장치
KR101502174B1 (ko) 제어 드라이버 및 이를 구비한 표시장치
KR100801352B1 (ko) 쉬프트 레지스터 및 이의 구동방법
KR100196027B1 (ko) 표시장치 주사회로

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161229

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171228

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190103

Year of fee payment: 13

EXPY Expiration of term