JPH06208340A - マルチプレックス マトリクス ディスプレイ スクリーンおよびその制御方法 - Google Patents
マルチプレックス マトリクス ディスプレイ スクリーンおよびその制御方法Info
- Publication number
- JPH06208340A JPH06208340A JP5285353A JP28535393A JPH06208340A JP H06208340 A JPH06208340 A JP H06208340A JP 5285353 A JP5285353 A JP 5285353A JP 28535393 A JP28535393 A JP 28535393A JP H06208340 A JPH06208340 A JP H06208340A
- Authority
- JP
- Japan
- Prior art keywords
- row
- row electrode
- potential
- electrode
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
(57)【要約】
【目的】 有益なアドレス時間を減少させることな
く、容量性の消費を低減すること。 【構成】 ｎ行電極が連続して選択され、ｍ列電極と
交差して設けられ、第１選択時間中、選択電位を、他の
行電極の第２選択時間の一部に放電した電位を行電極に
印加し、先以外の時に行電極を高インピーダンスにし、
第１選択時間中、ｍ列電極に適切な電位を印加し、これ
ら両印加をｎ列電極に連続して実行する、マルチプレッ
クス マトリクス ディスプレイ スクリーンおよびそ
の制御方法。
く、容量性の消費を低減すること。 【構成】 ｎ行電極が連続して選択され、ｍ列電極と
交差して設けられ、第１選択時間中、選択電位を、他の
行電極の第２選択時間の一部に放電した電位を行電極に
印加し、先以外の時に行電極を高インピーダンスにし、
第１選択時間中、ｍ列電極に適切な電位を印加し、これ
ら両印加をｎ列電極に連続して実行する、マルチプレッ
クス マトリクス ディスプレイ スクリーンおよびそ
の制御方法。
Description
【０００１】
【産業上の利用分野】この発明はマルチプレックス マ
トリクス ディスプレイ スクリーンおよびその制御方
法に関する。このスクリーンは、黒白又はカラー、ハー
フトーンの有無にかかわりなく、単純・複雑な画像を表
示することが可能である。特にテレビ画像のような動画
像を表示することが可能である。また、この発明は、エ
レクトロルミネッセント材料又はマイクロドットカソー
ドルミネッセントスクリーンを使用しての表示に適用さ
れる。
トリクス ディスプレイ スクリーンおよびその制御方
法に関する。このスクリーンは、黒白又はカラー、ハー
フトーンの有無にかかわりなく、単純・複雑な画像を表
示することが可能である。特にテレビ画像のような動画
像を表示することが可能である。また、この発明は、エ
レクトロルミネッセント材料又はマイクロドットカソー
ドルミネッセントスクリーンを使用しての表示に適用さ
れる。
【０００２】
【０００３】
【発明が解決しようとする課題】マトリクス スクリー
ンの画像表示の制御のために、電極および制御回路がス
クリーンの各行および各列に割当てられ、スクリーンは
１度にある行によってアドレスされる（番地付けされ
る）ことがよく知られている。ｎ行に対して、マルチプ
レッシングはｎのオーダーであり、全を表示するための
全時間Ｔは行の時間間隔Ｔ／ｎ＝Ｔ１に分割され、各イ
ンターバルはスクリーンの行の絵素又は画素の書込みに
配分される。
ンの画像表示の制御のために、電極および制御回路がス
クリーンの各行および各列に割当てられ、スクリーンは
１度にある行によってアドレスされる（番地付けされ
る）ことがよく知られている。ｎ行に対して、マルチプ
レッシングはｎのオーダーであり、全を表示するための
全時間Ｔは行の時間間隔Ｔ／ｎ＝Ｔ１に分割され、各イ
ンターバルはスクリーンの行の絵素又は画素の書込みに
配分される。
【０００４】行の周期又は時間Ｔ１の持続中に、短時間
内での行の走査によってアドレスまたは選択された行
は、いわゆる選択電位Ｖｌｓまで上昇される。この時間
中、ｍ個の列はその行の絵素に関する情報の表示のため
に適切な電位に上昇される。単なる黒白表示の場合、デ
ジタル表示にも言及するが、電位Ｖｃまたは−Ｖｃのい
ずれかが、黒または白を各々表示することが望まれるか
否かについての列に印加される。
内での行の走査によってアドレスまたは選択された行
は、いわゆる選択電位Ｖｌｓまで上昇される。この時間
中、ｍ個の列はその行の絵素に関する情報の表示のため
に適切な電位に上昇される。単なる黒白表示の場合、デ
ジタル表示にも言及するが、電位Ｖｃまたは−Ｖｃのい
ずれかが、黒または白を各々表示することが望まれるか
否かについての列に印加される。
【０００５】アドレスされないか、選択されない行は、
スクリーンタイプについて、非選択電位Ｖｌｎｓに上昇
されるか、あるいは浮遊電位の状態に置かれるか、高イ
ンピーダンスに設定される。
スクリーンタイプについて、非選択電位Ｖｌｎｓに上昇
されるか、あるいは浮遊電位の状態に置かれるか、高イ
ンピーダンスに設定される。
【０００６】この発明はカソードとして働く列電極によ
って支援される電子の放射マイクロドットを用いるカソ
ードルミネッセントスクリーンに好適である。列電極上
に載置の行電極は、列電極から絶縁され、マイクロドッ
トに臨んで穿孔されており、グリッドとして機能する。
あるいは、一又は二以上のカソードルミネッセントのア
ノードがマイクロドットに対面して配置されている。一
般にカソードルミネッセントのアノードは電子被爆の条
件下で発光材料で被覆された陽極導電体によって構成さ
れている。
って支援される電子の放射マイクロドットを用いるカソ
ードルミネッセントスクリーンに好適である。列電極上
に載置の行電極は、列電極から絶縁され、マイクロドッ
トに臨んで穿孔されており、グリッドとして機能する。
あるいは、一又は二以上のカソードルミネッセントのア
ノードがマイクロドットに対面して配置されている。一
般にカソードルミネッセントのアノードは電子被爆の条
件下で発光材料で被覆された陽極導電体によって構成さ
れている。
【０００７】ティー．レラックス(T．leroux)氏他の
「マイクロチップ ディスプレイ アドレッシング(Mic
rotips disply addressing)」と題するエス アイ デ
ィー(S.I.D.)９１，第４３７頁の論文は、マイクロドッ
ト カソードルミネッセントスクリーンの作動原理とそ
れらをアドレッシングする方法についての記述を含んで
いる。これらの公知のマイクロドットスクリーンにおい
ては、非選択の行は強制敵に非選択電位まで上昇させら
れる。
「マイクロチップ ディスプレイ アドレッシング(Mic
rotips disply addressing)」と題するエス アイ デ
ィー(S.I.D.)９１，第４３７頁の論文は、マイクロドッ
ト カソードルミネッセントスクリーンの作動原理とそ
れらをアドレッシングする方法についての記述を含んで
いる。これらの公知のマイクロドットスクリーンにおい
ては、非選択の行は強制敵に非選択電位まで上昇させら
れる。
【０００８】上記論文には、このようなスクリーンの主
たる不利益の一つはデジタル的な列電極のアドレッシン
グ中に消費される電力であると述べられている。このよ
うに、マイクロドットスクリーンの構造は、各行電極の
選択に行−列間の容量を高いものにしており、これは、
列電極の制御電圧Ｖｃで充放電され得る。
たる不利益の一つはデジタル的な列電極のアドレッシン
グ中に消費される電力であると述べられている。このよ
うに、マイクロドットスクリーンの構造は、各行電極の
選択に行−列間の容量を高いものにしており、これは、
列電極の制御電圧Ｖｃで充放電され得る。
【０００９】消費容量電力は、Ｐ＝１/２・ＣＶｃ2Ｆm
で、Ｐはｄｍ2当りの消費、Ｃはｄｍ2当りの容量、Ｖｃ
は列調整電圧、Ｆmは列電極信号の有効変調周波数であ
る。
で、Ｐはｄｍ2当りの消費、Ｃはｄｍ2当りの容量、Ｖｃ
は列調整電圧、Ｆmは列電極信号の有効変調周波数であ
る。
【００１０】時間変調方法により得られる単一のグレイ
背景を表示する特別な場合では、周波数Ｆmは行電極の
走査周波数Ｆｌの２倍に等しく、容量消費はそのとき最
大となる。実際には、３０pF/mm2の静電容量に対して、
３０Ｖに調整された列電極の電圧と３０KHzの行電極走
査周波数Ｆｌは８W/dｍ2の消費を導く。
背景を表示する特別な場合では、周波数Ｆmは行電極の
走査周波数Ｆｌの２倍に等しく、容量消費はそのとき最
大となる。実際には、３０pF/mm2の静電容量に対して、
３０Ｖに調整された列電極の電圧と３０KHzの行電極走
査周波数Ｆｌは８W/dｍ2の消費を導く。
【００１１】ACTFELエレクトロルミネッセントスクリー
ンは行電極と列電極との間に設けられた良好なエレクト
ロルミネッセント材料層を用いている。このスクリーン
の型式は「ディスプレイ ドライブ ハンドブック」19
84,テキサス インステルメント，「ＡＣ薄膜エレクト
ロルミネッセントディスプレイ」PP２−43から２−49迄
の論文により詳細に記述されている。
ンは行電極と列電極との間に設けられた良好なエレクト
ロルミネッセント材料層を用いている。このスクリーン
の型式は「ディスプレイ ドライブ ハンドブック」19
84,テキサス インステルメント，「ＡＣ薄膜エレクト
ロルミネッセントディスプレイ」PP２−43から２−49迄
の論文により詳細に記述されている。
【００１２】この論文によれば、各行電極のアドレッシ
ングの時系列は以下のとおりである。
ングの時系列は以下のとおりである。
【００１３】１）ある行電極の選択時間中、アドレスさ
れた行電極の電位は最初に電位Ｖnegまで上昇され、列
電極の電位は表示されるべき情報の機能として＋Ｖｃあ
るいは０まで上昇される。
れた行電極の電位は最初に電位Ｖnegまで上昇され、列
電極の電位は表示されるべき情報の機能として＋Ｖｃあ
るいは０まで上昇される。
【００１４】２）選択時間は、選択された行電極と全列
電極の電位が０に減少される第２位相を有する。
電極の電位が０に減少される第２位相を有する。
【００１５】３）その後、他の行は次の行電極のアドレ
ッシングに至る。
ッシングに至る。
【００１６】前もって選択された行電極は高インピーダ
ンス状態Ｈｚに至り、その行電極の電位は浮遊状態とな
る。
ンス状態Ｈｚに至り、その行電極の電位は浮遊状態とな
る。
【００１７】この「浮遊行電極」の原理は、エレクトロ
ルミネッセントスクリーンのアドレッシングとして既に
広く利用されている。このアドレッシングはカソードル
ミネッセントスクリーンの場合と類似の電力消費問題を
有する（Ｊ．Ｐ．Budin,「Principes d'adressage des
ecrans matriciels」ゼネラル ディスプレイ エデュ
ケイション セミナー−ビス９０参照）。
ルミネッセントスクリーンのアドレッシングとして既に
広く利用されている。このアドレッシングはカソードル
ミネッセントスクリーンの場合と類似の電力消費問題を
有する（Ｊ．Ｐ．Budin,「Principes d'adressage des
ecrans matriciels」ゼネラル ディスプレイ エデュ
ケイション セミナー−ビス９０参照）。
【００１８】マイクロドットスクリーンに対する制御モ
ードの直接の置き換えは、容量消費の見地から可能であ
り、興味あるものである。しかしながら、カソードルミ
ネッセントスクリーン（行電極の非選択電位が強いられ
ている）に一般的に使用されている制御モードと比較す
ると、それは重大な発光（ルミナンス）損失に結びつく
であろう。このように、行電極が零にもたらされる間の
時間は、選択された行電極のアドレッシング時間に当て
られる。しかしながら、マイクロドットスクリーンの特
別な場合には、ルミニセンスはアドレシング時間に正比
例している。
ードの直接の置き換えは、容量消費の見地から可能であ
り、興味あるものである。しかしながら、カソードルミ
ネッセントスクリーン（行電極の非選択電位が強いられ
ている）に一般的に使用されている制御モードと比較す
ると、それは重大な発光（ルミナンス）損失に結びつく
であろう。このように、行電極が零にもたらされる間の
時間は、選択された行電極のアドレッシング時間に当て
られる。しかしながら、マイクロドットスクリーンの特
別な場合には、ルミニセンスはアドレシング時間に正比
例している。
【００１９】使用者がより一層複雑なスクリーンを必要
とするときには、アドレッシング時間の最適利用を喚起
することおよび休止時間をなくすことが必要である。
とするときには、アドレッシング時間の最適利用を喚起
することおよび休止時間をなくすことが必要である。
【００２０】マイクロドットスクリーンに関して、放電
時間は各行電極の選択の後に必要とされる。このように
して、スクリーンのこのタイプにおいて、しきい値を越
えるいかなる電圧もドットにおける電子の放射を即座に
導き、したがってそのドットの前面に光を導く（カソー
ドルミネッセンス現象）。
時間は各行電極の選択の後に必要とされる。このように
して、スクリーンのこのタイプにおいて、しきい値を越
えるいかなる電圧もドットにおける電子の放射を即座に
導き、したがってそのドットの前面に光を導く（カソー
ドルミネッセンス現象）。
【００２１】しかしながら、行電極の選択は列電極をし
きい値に近い電圧まで上昇させることによって行われる
ので、列電極電位は表示されるべき情報を変質させる。
きい値に近い電圧まで上昇させることによって行われる
ので、列電極電位は表示されるべき情報を変質させる。
【００２２】このようにして、行−列電極容量の第１行
電極または最終行電極の端子にこの電位が強制的に課さ
れているので、“スイッチ開”に十分でありさえすれ
ば、該行電極電位は行電極を選択されないようにするた
めにすぐに変化せず、列電極の平均電位にむしろ非常に
ゆっくりと戻る。結果的に、次の行電極に対して予定さ
れる列電極電位を加えることにより、一連の寄生放射が
あるだろう。それゆえに、マルチプレッキシングはこれ
らの条件の下では不可能である。したがって、その選択
時間の直後に行電極の電荷を放電させることが絶対に必
要である。この放電時間は前もってアドレスされた行電
極に貯えられた全電荷の放出のために必要な時間に相当
する。
電極または最終行電極の端子にこの電位が強制的に課さ
れているので、“スイッチ開”に十分でありさえすれ
ば、該行電極電位は行電極を選択されないようにするた
めにすぐに変化せず、列電極の平均電位にむしろ非常に
ゆっくりと戻る。結果的に、次の行電極に対して予定さ
れる列電極電位を加えることにより、一連の寄生放射が
あるだろう。それゆえに、マルチプレッキシングはこれ
らの条件の下では不可能である。したがって、その選択
時間の直後に行電極の電荷を放電させることが絶対に必
要である。この放電時間は前もってアドレスされた行電
極に貯えられた全電荷の放出のために必要な時間に相当
する。
【００２３】選択時間に比較して実際上無視し得る持続
時間を有する単一パルスはこの問題を解決するために使
用できない。行電極を所望の電位まで上昇させるのには
十分でないし、分散電荷行からなる"貯蔵部"に貯えられ
た、全電荷を取り除くこともまた必要となる。そのリザ
ーバは、行−列電極の容量システムに連結された（非零
抵抗の）行電極により形成されている。その容量の第２
端子は各々高抵抗（マイクロドットと対応する列電極と
の間に位置する抵抗層）に接続されている。実際には、
電荷の消散に必要となる時間は約１０マイクロセコンド
以上である。
時間を有する単一パルスはこの問題を解決するために使
用できない。行電極を所望の電位まで上昇させるのには
十分でないし、分散電荷行からなる"貯蔵部"に貯えられ
た、全電荷を取り除くこともまた必要となる。そのリザ
ーバは、行−列電極の容量システムに連結された（非零
抵抗の）行電極により形成されている。その容量の第２
端子は各々高抵抗（マイクロドットと対応する列電極と
の間に位置する抵抗層）に接続されている。実際には、
電荷の消散に必要となる時間は約１０マイクロセコンド
以上である。
【００２４】
【発明の目的】この発明は前述の不利益を取り除き、す
なわち有益なアドレシング時間を減らすことなく容量性
消費を低減することのできるマルチプレックス マトリ
クスディスプレイ スクリーンおよびその制御方法に関
する。
なわち有益なアドレシング時間を減らすことなく容量性
消費を低減することのできるマルチプレックス マトリ
クスディスプレイ スクリーンおよびその制御方法に関
する。
【００２５】ことに、マトリクススクリーンの容量性消
費は非選択列と行との間に局在する充放電に起因するも
のである。行の非選択の瞬間はディスプレイに対してい
かなる寄与もしないので、発明者は、非選択行を高イン
ピーダンス状態に置くことによって非選択行を自由にす
ることを目論んだのである。従って、列と行と間にはど
のような電流も流れることがない。ただし、これは、常
に列電極と異なる電位が電子放射しきい値以下にとどま
る場合にのみ、受容され得ることである。
費は非選択列と行との間に局在する充放電に起因するも
のである。行の非選択の瞬間はディスプレイに対してい
かなる寄与もしないので、発明者は、非選択行を高イン
ピーダンス状態に置くことによって非選択行を自由にす
ることを目論んだのである。従って、列と行と間にはど
のような電流も流れることがない。ただし、これは、常
に列電極と異なる電位が電子放射しきい値以下にとどま
る場合にのみ、受容され得ることである。
【００２６】
【課題を解決するための手段】そこで、この発明は、制
御信号を伝送するために交差して配列されｎ行電極１０
とｍ列電極８とを有するマルチプレックス マトリクス
ディスプレイ スクリーンにおいて、ｎ行個の電極１
０を連続して制御するｎ行制御回路２６ｉと、行電極Ｌ
ｉの制御回路と、行Ｌｉの情報の表示のために、適切な
電位（−Ｖｃ，＋Ｖｃ）を第１選択時間中ｍ列個の電極
に同時に印加するための列制御回路２４とをそなえ、該
行電極Ｌｉの制御回路は、第１選択時間中に列電極Ｌｉ
に選択電位Ｖｌｓを印加し、かつ、少なくとも他の行電
極Ｌｉ＋１の第２選択時間中の少なくとも一部分で放電
した電位Ｖｄを印加し、しかも、第１選択時間と第２選
択時間の前記一部分を除く期間のときに、行電極Ｌｉを
高インピーダンスの条件下に置くための手段を有し、
ｎ，ｍは２以上の整数であり、ｉは１以上ｎ以下の整数
であるマルチプレックス マトリクス ディスプレイ
スクリーンに関する。
御信号を伝送するために交差して配列されｎ行電極１０
とｍ列電極８とを有するマルチプレックス マトリクス
ディスプレイ スクリーンにおいて、ｎ行個の電極１
０を連続して制御するｎ行制御回路２６ｉと、行電極Ｌ
ｉの制御回路と、行Ｌｉの情報の表示のために、適切な
電位（−Ｖｃ，＋Ｖｃ）を第１選択時間中ｍ列個の電極
に同時に印加するための列制御回路２４とをそなえ、該
行電極Ｌｉの制御回路は、第１選択時間中に列電極Ｌｉ
に選択電位Ｖｌｓを印加し、かつ、少なくとも他の行電
極Ｌｉ＋１の第２選択時間中の少なくとも一部分で放電
した電位Ｖｄを印加し、しかも、第１選択時間と第２選
択時間の前記一部分を除く期間のときに、行電極Ｌｉを
高インピーダンスの条件下に置くための手段を有し、
ｎ，ｍは２以上の整数であり、ｉは１以上ｎ以下の整数
であるマルチプレックス マトリクス ディスプレイ
スクリーンに関する。
【００２７】この発明は、また、マトリックス スクリ
ーンの制御処理に関する。これは、スクリーンのｎ行電
極に対して以下の段階が連続して適用されることに特徴
がある。
ーンの制御処理に関する。これは、スクリーンのｎ行電
極に対して以下の段階が連続して適用されることに特徴
がある。
【００２８】ある行の電極Ｌｉ（ｉは１以上ｎ以下の整
数）に、第１選択時間中に、選択電位を印加し、続いて
少なくとも他の電極に第２選択時間の少なくとも一部の
期間に放電電位を印加し、第１選択時間と第２選択時間
の一部を除く期間のときは、その行電極Ｌｉを高インピ
ーダンスの条件下に位置させ、行Ｌｉの情報の表示のた
めに第１選択時間中に、適切な電位をｍ列個の電極に印
加する。
数）に、第１選択時間中に、選択電位を印加し、続いて
少なくとも他の電極に第２選択時間の少なくとも一部の
期間に放電電位を印加し、第１選択時間と第２選択時間
の一部を除く期間のときは、その行電極Ｌｉを高インピ
ーダンスの条件下に位置させ、行Ｌｉの情報の表示のた
めに第１選択時間中に、適切な電位をｍ列個の電極に印
加する。
【００２９】本発明に係るスクリーンは、表示されるべ
き画像に関して著しく電気的消費の節約を可能にする。
それは、特に、黒行から白行への遷移の場合、又はその
逆の場合、従来技術では最大であった容量性消費が、浮
遊行ではゼロになる。白点の個数と同数個の黒点を含む
行から同様なタイプのある行に遷移する場合、各画素を
可逆変化させる一方、従来技術では最大であった消費量
は変化しない。
き画像に関して著しく電気的消費の節約を可能にする。
それは、特に、黒行から白行への遷移の場合、又はその
逆の場合、従来技術では最大であった容量性消費が、浮
遊行ではゼロになる。白点の個数と同数個の黒点を含む
行から同様なタイプのある行に遷移する場合、各画素を
可逆変化させる一方、従来技術では最大であった消費量
は変化しない。
【００３０】選択又はアドレスされる行の放電は、行の
制御回路の出力手段にプッシュプルタイプの回路を使用
することによって簡単に行うことができる。
制御回路の出力手段にプッシュプルタイプの回路を使用
することによって簡単に行うことができる。
【００３１】この発明はカソードルミネッセンススクリ
ーンに完全に適用されているけれども、例えば、ＡＣＴ
ＦＥＬタイプの行電極と列電極との間に１個以上のエレ
クトロルミネッセンス物質を配設したエレクトロルミネ
ッセンススクリーンにもまた適用できる。
ーンに完全に適用されているけれども、例えば、ＡＣＴ
ＦＥＬタイプの行電極と列電極との間に１個以上のエレ
クトロルミネッセンス物質を配設したエレクトロルミネ
ッセンススクリーンにもまた適用できる。
【００３２】
【実施例】限定はされない実施例及び添付図面を参照し
つつこの発明を以下に詳細に説明する。
つつこの発明を以下に詳細に説明する。
【００３３】図１に示すディスプレイ スクリーンは黒
白表示用のカソードルミネッセンスマトリクス スクリ
ーンである。公知のように、スクリーンは互いに向い合
い通常密に組み付けられた２個の透明壁４，６を有す
る。下壁６はカソードとして作用する平行列電極８と、
グリッドとして作用しかつ列電極８に直交する平行行電
極１０を有する。電極８，１０の間に置かれた電気的絶
縁層１２は、それらの電気的絶縁を確実にする。
白表示用のカソードルミネッセンスマトリクス スクリ
ーンである。公知のように、スクリーンは互いに向い合
い通常密に組み付けられた２個の透明壁４，６を有す
る。下壁６はカソードとして作用する平行列電極８と、
グリッドとして作用しかつ列電極８に直交する平行行電
極１０を有する。電極８，１０の間に置かれた電気的絶
縁層１２は、それらの電気的絶縁を確実にする。
【００３４】表示要素又は画素１４は行電極と列電極の
各交差点に相当する。
各交差点に相当する。
【００３５】列電極８はその画素に電子放射材料から作
られたマイクロドット１６を備えている。このマイクロ
ドット１６に臨んで、絶縁層１２と行電極１０は穴１８
を有し、その穴１８からはマイクロドット１６が露呈す
る。
られたマイクロドット１６を備えている。このマイクロ
ドット１６に臨んで、絶縁層１２と行電極１０は穴１８
を有し、その穴１８からはマイクロドット１６が露呈す
る。
【００３６】スクリーンの上壁４はアノードとして作用
する連続的な（一連の）導電層２０を備えている。導電
層２０はマイクロドット１６からの電子被爆にさらされ
ると発光する材料から形成された層２２で被覆されてい
る。
する連続的な（一連の）導電層２０を備えている。導電
層２０はマイクロドット１６からの電子被爆にさらされ
ると発光する材料から形成された層２２で被覆されてい
る。
【００３７】マイクロドット１６による電子の放射は同
時にカソード８、グリッド１０及びアノード２０に分極
偏を引き起こさせる。アノードは最高電位ＶＡ（一般に
200〜600Ｖ）に上昇され、カソード８は同時に公知の制
御回路２４と協働して各行電極アドレッシングにおいて
制御される。
時にカソード８、グリッド１０及びアノード２０に分極
偏を引き起こさせる。アノードは最高電位ＶＡ（一般に
200〜600Ｖ）に上昇され、カソード８は同時に公知の制
御回路２４と協働して各行電極アドレッシングにおいて
制御される。
【００３８】回路２４は、図２に示されるように黒白表
示の場合に、電圧＋Ｖｃ又は−Ｖｃを印加し、電位＋Ｖ
ｃは黒ドット又は黒点表示のために使用され、一方電位
−Ｖｃは白ドット又は白点表示のために使用される。数
個のグレイレベルで表示する場合は、ティー．レラック
ス(T．leroux)等に記載の信号を使用することができ
る。
示の場合に、電圧＋Ｖｃ又は−Ｖｃを印加し、電位＋Ｖ
ｃは黒ドット又は黒点表示のために使用され、一方電位
−Ｖｃは白ドット又は白点表示のために使用される。数
個のグレイレベルで表示する場合は、ティー．レラック
ス(T．leroux)等に記載の信号を使用することができ
る。
【００３９】本発明はスクリーンの行制御回路に特徴が
あり、残余は従来技術に従っている。スクリーンの行制
御回路の概略は図１に示されている。
あり、残余は従来技術に従っている。スクリーンの行制
御回路の概略は図１に示されている。
【００４０】行電極の時系列アドレッシング用のクロッ
ク回路ＣＰと、行電極選択電位Ｖｌｓを供給する電源
と、行電極放電電位Ｖｄを供給する電源とに接続された
制御回路２６ｉは、各行電極Ｌｉ（ｎが行電極の全個数
であるとき、ｉは１からｎまでの整数）に対応する。
ク回路ＣＰと、行電極選択電位Ｖｌｓを供給する電源
と、行電極放電電位Ｖｄを供給する電源とに接続された
制御回路２６ｉは、各行電極Ｌｉ（ｎが行電極の全個数
であるとき、ｉは１からｎまでの整数）に対応する。
【００４１】この発明によれば、図２に示されている選
択電位Ｖｌｓの行電極Ｌｉの選択時間中に印加が行われ
る。この選択時間中、行電極Ｌｉに情報の表示に適切な
列電極の電位が印加される。すなわち、行電極Ｌｉの画
素に発光状態か消光状態かを表示することが望まれるか
否かについての電位−Ｖｃ又は＋Ｖｃである。
択電位Ｖｌｓの行電極Ｌｉの選択時間中に印加が行われ
る。この選択時間中、行電極Ｌｉに情報の表示に適切な
列電極の電位が印加される。すなわち、行電極Ｌｉの画
素に発光状態か消光状態かを表示することが望まれるか
否かについての電位−Ｖｃ又は＋Ｖｃである。
【００４２】これは、前もって選択された行電極Ｌｉの
放電電位が電位Ｖｄまで高められることによってなされ
る。この放電電位Ｖｄは−Ｖｃ以下である。この放電電
位Ｖｄは行ｉの次の行電極Ｌｉ＋１を選択する時間の少
なくとも一部の間、行電極Ｌｉに印加される。したがっ
て、行電極Ｌｉ＋１には選択電圧Ｖｌｓが印加される。
放電電位が電位Ｖｄまで高められることによってなされ
る。この放電電位Ｖｄは−Ｖｃ以下である。この放電電
位Ｖｄは行ｉの次の行電極Ｌｉ＋１を選択する時間の少
なくとも一部の間、行電極Ｌｉに印加される。したがっ
て、行電極Ｌｉ＋１には選択電圧Ｖｌｓが印加される。
【００４３】図２は行電極Ｌｉ＋１の選択時間の全体を
通じて印加される電位Ｖｄを示している。
通じて印加される電位Ｖｄを示している。
【００４４】行電極Ｌｉの放電に従って、行電極Ｌｉは
行電極Ｌｉの全非選択時間中に、高インピーダンスに保
たれる。非選択電位Ｖｌｎｓは列電極との容量結合によ
って定められ、選択された行電極の発光（イグナイト）
画素に比例して変化する。
行電極Ｌｉの全非選択時間中に、高インピーダンスに保
たれる。非選択電位Ｖｌｎｓは列電極との容量結合によ
って定められ、選択された行電極の発光（イグナイト）
画素に比例して変化する。
【００４５】タイミング図から、この発明では、前もっ
て選択された行電極Ｌｉの放電が線路Ｌｉ＋１の選択中
のマスク時間内に起こることがわかる。したがって、ス
クリーンのルミネッセンスは、強制電位行電極復帰によ
り得られたものと等価である。
て選択された行電極Ｌｉの放電が線路Ｌｉ＋１の選択中
のマスク時間内に起こることがわかる。したがって、ス
クリーンのルミネッセンスは、強制電位行電極復帰によ
り得られたものと等価である。
【００４６】制御回路２６1〜２６nは正の選択電位Ｖｌ
ｓ又は放電電位Ｖｄをアドレス行電極に強制し得て、し
かも高インピーダンス状態Ｈｚを強い得なければならな
い。図３に示すように、これは各回路２６ｉに対して、
通常のプッシュプル回路を組み込んだ出力段２８ｉの補
助により得られる。そのプッシュプル回路はバイポーラ
又はＭＯＳトランジスタ、このトランジスタを制御する
論理手段により作られる。
ｓ又は放電電位Ｖｄをアドレス行電極に強制し得て、し
かも高インピーダンス状態Ｈｚを強い得なければならな
い。図３に示すように、これは各回路２６ｉに対して、
通常のプッシュプル回路を組み込んだ出力段２８ｉの補
助により得られる。そのプッシュプル回路はバイポーラ
又はＭＯＳトランジスタ、このトランジスタを制御する
論理手段により作られる。
【００４７】行電極Ｌｉのプッシュプルシステム２８ｉ
の２つのトランジスタには、符号Ｔ1ｉとＴ2ｉとが付さ
れている。トランジスタＴ1ｉは一側が選択電位Ｖｌｓ
を供給する電源に接続され、他側がＴ2ｉと行電極Ｌｉ
とに接続されている。トランジスタＴ2ｉは同じく放電
電位Ｖｄを供給する電源に接続されている。
の２つのトランジスタには、符号Ｔ1ｉとＴ2ｉとが付さ
れている。トランジスタＴ1ｉは一側が選択電位Ｖｌｓ
を供給する電源に接続され、他側がＴ2ｉと行電極Ｌｉ
とに接続されている。トランジスタＴ2ｉは同じく放電
電位Ｖｄを供給する電源に接続されている。
【００４８】行電極Ｌｉの選択はトランジスタＴ2ｉを
開成し（オフし）、トランジスタＴ1ｉを閉成する（オ
ンする）ことによっておこなわれる。行電極Ｌｉの放電
はトランジスタＴ1ｉを開成し、トランジスタＴ2ｉを閉
成することによっておこなわれる。高スンピーダンスの
設定は行電極ＬｉのトランジスタＴ1ｉ、Ｔ2ｉを同時に
開成することによって可能となる。
開成し（オフし）、トランジスタＴ1ｉを閉成する（オ
ンする）ことによっておこなわれる。行電極Ｌｉの放電
はトランジスタＴ1ｉを開成し、トランジスタＴ2ｉを閉
成することによっておこなわれる。高スンピーダンスの
設定は行電極ＬｉのトランジスタＴ1ｉ、Ｔ2ｉを同時に
開成することによって可能となる。
【００４９】この制御形式は、スクリーンのｎ個の行電
極のｎ個の出力回路２８1〜２８ｎを制御するｎ＋１個
のフリップフロップ３２1〜３２n＋1を有するシフトレ
ジスタ３０型式の入力回路の補助により達成することが
できる。
極のｎ個の出力回路２８1〜２８ｎを制御するｎ＋１個
のフリップフロップ３２1〜３２n＋1を有するシフトレ
ジスタ３０型式の入力回路の補助により達成することが
できる。
【００５０】この発明によれば、シフトレジスタ３０は
直列データ入力端子Ｄ，クロック入力端子ＣＰ、ｎ＋１
個の並列出力端子Ｑ1〜Ｑn＋1を有している。ｉ番目の
フリップフロップ３２ｉはインバータ３４ｉ、第１水平
移送器３６ｉを介してトランジスタＴ1ｉへ接続され、
トランジスタＴ2ｉは第２水平移送器３８ｉを介し、ｉ
＋１番目のフリップフロップに、それゆえフリップフロ
ップ３２ｉ＋1の出力端子Ｑｉ＋1に接続されている。ま
た、後述するように、端子Ｑｉはインバータ３４ｉ、ゲ
ート４０ｉ、第２水平移送器３８ｉを介してトランジス
タＴ2ｉに接続される。
直列データ入力端子Ｄ，クロック入力端子ＣＰ、ｎ＋１
個の並列出力端子Ｑ1〜Ｑn＋1を有している。ｉ番目の
フリップフロップ３２ｉはインバータ３４ｉ、第１水平
移送器３６ｉを介してトランジスタＴ1ｉへ接続され、
トランジスタＴ2ｉは第２水平移送器３８ｉを介し、ｉ
＋１番目のフリップフロップに、それゆえフリップフロ
ップ３２ｉ＋1の出力端子Ｑｉ＋1に接続されている。ま
た、後述するように、端子Ｑｉはインバータ３４ｉ、ゲ
ート４０ｉ、第２水平移送器３８ｉを介してトランジス
タＴ2ｉに接続される。
【００５１】さらに、レジスタは行電極出力回路の個数
以上の一個の制御段を有しなければならず、シフトレジ
スタの最終に位置するこの制御段は最後尾の出力回路の
制御を完遂することを可能にしている。
以上の一個の制御段を有しなければならず、シフトレジ
スタの最終に位置するこの制御段は最後尾の出力回路の
制御を完遂することを可能にしている。
【００５２】実際には、フリップフロップのどの段でも
問題なく、トランジスタＴ1ｉ、Ｔ2ｉの非同時通電を保
証することができる必要がある。この結果を達成するた
めの可能な方法は、ｉ番目のフリップフロップの出力と
ｉ＋１番目のフリップフロップの出力とが入力される入
力端子を有し、トランジスタＴ2ｉの移送器３８ｉに対
して、有効・無効として作用するゲート４０を加えるこ
とである。
問題なく、トランジスタＴ1ｉ、Ｔ2ｉの非同時通電を保
証することができる必要がある。この結果を達成するた
めの可能な方法は、ｉ番目のフリップフロップの出力と
ｉ＋１番目のフリップフロップの出力とが入力される入
力端子を有し、トランジスタＴ2ｉの移送器３８ｉに対
して、有効・無効として作用するゲート４０を加えるこ
とである。
【００５３】クロック回路ＣＰの各立上がり前に、シフ
トレジスタ３０の入力端子Ｄに提供する情報はレジスタ
の第１位置（第１フリップフロップ）にメモリされ、そ
のレジスタに含まれる全データはあるフリップフロップ
から他のフリップフロップにシフトされる。作動は、画
面画像の開始において、ある論理“１”を入力端子Ｄに
置き、後続の全クロック衝撃中、論理“０”を指定する
ことによっておこなわれる。このようにして、これは全
スクリーン行電極の連続的選択に対応するレジスタの全
位置において単一状態“１”の循環に導く。
トレジスタ３０の入力端子Ｄに提供する情報はレジスタ
の第１位置（第１フリップフロップ）にメモリされ、そ
のレジスタに含まれる全データはあるフリップフロップ
から他のフリップフロップにシフトされる。作動は、画
面画像の開始において、ある論理“１”を入力端子Ｄに
置き、後続の全クロック衝撃中、論理“０”を指定する
ことによっておこなわれる。このようにして、これは全
スクリーン行電極の連続的選択に対応するレジスタの全
位置において単一状態“１”の循環に導く。
【００５４】シフトレジスタ３０のデータが選択された
行電極に対しては論理“１”に対応しかつ選択されなか
った行電極に対しては“０”に対応していることから、
他の論理回路を明らかにトランジスタのために使用し得
るが、段３２ｉとトランジスタＴ1ｉとの間のインバー
タ３４ｉの使用は有益である。同様に、非選択行電極に
対して論理“１”を用い、選択行に論理“０”を用いる
ことも可能であり、それゆえトランジスタ制御タイプに
適用される論理手段を用いることも可能である。
行電極に対しては論理“１”に対応しかつ選択されなか
った行電極に対しては“０”に対応していることから、
他の論理回路を明らかにトランジスタのために使用し得
るが、段３２ｉとトランジスタＴ1ｉとの間のインバー
タ３４ｉの使用は有益である。同様に、非選択行電極に
対して論理“１”を用い、選択行に論理“０”を用いる
ことも可能であり、それゆえトランジスタ制御タイプに
適用される論理手段を用いることも可能である。
【００５５】フリップフロップ３２ｉの出力端子Ｑｉが
論理“１”であるときは、関連するインバータ３４ｉに
論理“０”を強制し、第１レベルトランスレータ３６ｉ
はトランジスタＴ1ｉのグリッドの電位をトランジスタ
の導通（スイッチ２８ｉは電位Ｖｌｓで閉じる：Ｖls
に、対する行Ｌｉについて）を許可する電位Ｖls〜Ｖth
に上昇させる。電位ＶthはトランジスタＴ1ｉの導通し
きい値よりも大きいグリッド−ソース間電圧である。
論理“１”であるときは、関連するインバータ３４ｉに
論理“０”を強制し、第１レベルトランスレータ３６ｉ
はトランジスタＴ1ｉのグリッドの電位をトランジスタ
の導通（スイッチ２８ｉは電位Ｖｌｓで閉じる：Ｖls
に、対する行Ｌｉについて）を許可する電位Ｖls〜Ｖth
に上昇させる。電位ＶthはトランジスタＴ1ｉの導通し
きい値よりも大きいグリッド−ソース間電圧である。
【００５６】同時間中、ｉ番目のフリップフロップ３２
ｉの論理“１”は、レジスタのｉ−１番目の段のＡＮＤ
ゲート４０i-1に印加される。フリップフロップ３２i-1
は通常零である。
ｉの論理“１”は、レジスタのｉ−１番目の段のＡＮＤ
ゲート４０i-1に印加される。フリップフロップ３２i-1
は通常零である。
【００５７】そのインバータ３４ｉ-1に後続してＡＮＤ
ゲート４０i-1の第２入力端子の前に論理“１”があ
り、トランジスタＴ2ｉ-1の電圧移送器３８i-1に論理
“１”を伝送する。このようにしてトランジスタＴ2ｉ-
1の通電を許可する電圧Ｖｄ＋Ｖth（スイッチ２８ｉは
電位Ｖｄ上で閉じる：Ｖｄに対する行Ｌｉ−１につい
て）をトランジスタのグリッドに強制する。
ゲート４０i-1の第２入力端子の前に論理“１”があ
り、トランジスタＴ2ｉ-1の電圧移送器３８i-1に論理
“１”を伝送する。このようにしてトランジスタＴ2ｉ-
1の通電を許可する電圧Ｖｄ＋Ｖth（スイッチ２８ｉは
電位Ｖｄ上で閉じる：Ｖｄに対する行Ｌｉ−１につい
て）をトランジスタのグリッドに強制する。
【００５８】さらに、トランジスタＴ２ｉを有効化する
ＡＮＤゲート４０ｉはそのトランジスタに論理“０”を
強制し、電圧移送器３８ｉはそのトランジスタＴ２ｉの
グリッドに電圧Ｖｄを強制する。電圧Ｖｄはトランジス
タＴ２ｉを遮断する（スイッチ２８ｉが開成し、トラン
ジスタＴ２ｉにより強制されない行Ｌｉの段）。
ＡＮＤゲート４０ｉはそのトランジスタに論理“０”を
強制し、電圧移送器３８ｉはそのトランジスタＴ２ｉの
グリッドに電圧Ｖｄを強制する。電圧Ｖｄはトランジス
タＴ２ｉを遮断する（スイッチ２８ｉが開成し、トラン
ジスタＴ２ｉにより強制されない行Ｌｉの段）。
【００５９】レジスタ３０の入力端子ＣＰの後続のクロ
ックパルスは論理“１”をフリップフロップ３２ｉから
フリップフロップ３２ｉ＋１へシフトし、“０”の状態
がフリッププロップ３２ｉの出力端子Ｑｉに得られ、さ
らにクロックパルスはデータをシフトさせる。そして、
フリップフロップ３２ｉ、３２ｉ＋１の出力端子Ｑｉ、
Ｑｉ＋１に論理レベル“０”があり、以下同様である。
全体の作動は以下に示すフリップフロップ３２ｉのテー
ブルに要約されている。
ックパルスは論理“１”をフリップフロップ３２ｉから
フリップフロップ３２ｉ＋１へシフトし、“０”の状態
がフリッププロップ３２ｉの出力端子Ｑｉに得られ、さ
らにクロックパルスはデータをシフトさせる。そして、
フリップフロップ３２ｉ、３２ｉ＋１の出力端子Ｑｉ、
Ｑｉ＋１に論理レベル“０”があり、以下同様である。
全体の作動は以下に示すフリップフロップ３２ｉのテー
ブルに要約されている。
【００６０】 タイムインデックス ｊ−１ ｊ ｊ＋１ ｊ＋２ Ｑｉ ０ １ ０ ０ Ａ １ ０ １ １ Ｂ ０ ０ １ ０ Ｃ ０ ０ １ ０ T1iのグリッドG1 Vls Vls-Vth Vls Vls T2iのグリッドG2 Vd Vd Vd+Vth Vd T1i 開 閉 開 開 T2i 開 開 閉 閉 行Ｌｉの出力 HZ Vls Vd HZ Ｔｊは二個のクロック衝撃ＣＰ間での経過する時間に対
応し、添字ｉは１からｎまでにわたり、Ａ，Ｃは出力回
路２８ｉのトランスレータ３６ｉ、３８ｉの入力を各々
表わし、一方、Ｂはフリップフロップ３２ｉ＋１に接続
されるＡＮＤゲート４０ｉの入力を表わす。
応し、添字ｉは１からｎまでにわたり、Ａ，Ｃは出力回
路２８ｉのトランスレータ３６ｉ、３８ｉの入力を各々
表わし、一方、Ｂはフリップフロップ３２ｉ＋１に接続
されるＡＮＤゲート４０ｉの入力を表わす。
【００６１】もし放電電圧Ｖｄが回路の“論理アース
（０又は１）”に等しければ、レジスタ30のｉ＋１番目
の出力端子は有効に直接にＡＮＤゲート40ｉを経由して
トランジスタＴ２のグリッドに接続される（出力段ｉの
２個のトランジスタＴ1ｉおよびＴ2ｉの同時通電を禁止
するために、従来手段により生ずる時間遅れで）。反対
の場合には、論理移送段38ｉが挿入される。
（０又は１）”に等しければ、レジスタ30のｉ＋１番目
の出力端子は有効に直接にＡＮＤゲート40ｉを経由して
トランジスタＴ２のグリッドに接続される（出力段ｉの
２個のトランジスタＴ1ｉおよびＴ2ｉの同時通電を禁止
するために、従来手段により生ずる時間遅れで）。反対
の場合には、論理移送段38ｉが挿入される。
【００６２】まずある部分（ｉ＝２，４，６等）とそれ
からその他の部分（ｉ＝１，３，５等）が走査されるよ
うな方法で行をアドレスすることはしばしば興味があ
る。この形態は明らかにインターレース（飛び越し走
査）のビデオ源の場合に適用されるが、あるタイプの画
像（すなわち点描(スティップル) グレー）の表示には
電力消費の観点からはほとんど不利益がないといえる。
からその他の部分（ｉ＝１，３，５等）が走査されるよ
うな方法で行をアドレスすることはしばしば興味があ
る。この形態は明らかにインターレース（飛び越し走
査）のビデオ源の場合に適用されるが、あるタイプの画
像（すなわち点描(スティップル) グレー）の表示には
電力消費の観点からはほとんど不利益がないといえる。
【００６３】このような走査の実現には、図４に示す前
述の回路を基礎として、各々データ入力端子Ｄａ、Ｄｂ
を有する２個のハーフシフトレジスタ４２，４４を使用
して行われる。このハーフシフトレジスタ４２，４４の
各々の出力端子Ｑ２−Ｑ２ｋ、Ｑ１−Ｑ２ｋ−１はそれ
らの出力段に連結されているが、その出力端子、すなわ
ち偶数個のレジスタからの出力と奇数個のレジスタから
の出力端子とは交互に飛び越さなければならない。
述の回路を基礎として、各々データ入力端子Ｄａ、Ｄｂ
を有する２個のハーフシフトレジスタ４２，４４を使用
して行われる。このハーフシフトレジスタ４２，４４の
各々の出力端子Ｑ２−Ｑ２ｋ、Ｑ１−Ｑ２ｋ−１はそれ
らの出力段に連結されているが、その出力端子、すなわ
ち偶数個のレジスタからの出力と奇数個のレジスタから
の出力端子とは交互に飛び越さなければならない。
【００６４】これらの条件のもとでは、ハーフシフトレ
ジスタ４２は、組み合せ論理回路３３ 2k（インバータ
とＡＮＤゲート）と行２ｋに関係するプッシュプル回路
を組み入れた出力回路２８ 2k（ｋは１からｎ／２まで
の値であると仮定する）とに関係される。同様に、ハー
フシフトレジスタ４４は組み合せ論理回路３３
2k-1（インバータとＡＮＤゲート）と行Ｌ 2k-1の出力
回路２８ 2k-1とに関係される。
ジスタ４２は、組み合せ論理回路３３ 2k（インバータ
とＡＮＤゲート）と行２ｋに関係するプッシュプル回路
を組み入れた出力回路２８ 2k（ｋは１からｎ／２まで
の値であると仮定する）とに関係される。同様に、ハー
フシフトレジスタ４４は組み合せ論理回路３３
2k-1（インバータとＡＮＤゲート）と行Ｌ 2k-1の出力
回路２８ 2k-1とに関係される。
【００６５】行Ｌｉの放電時間についての前述の説明は
行電極Ｌｉ＋１の選択時間についても同様である。しか
し、この発明によれば、次の行の選択時間の放電とは異
なる放電時間を使用することも可能である。
行電極Ｌｉ＋１の選択時間についても同様である。しか
し、この発明によれば、次の行の選択時間の放電とは異
なる放電時間を使用することも可能である。
【００６６】図５および図６は、行電極Ｌｉの放電時間
が次の行の選択時間より短い場合および次の行の選択時
間より長い場合の図３、図４の組み合せ論理回路の変形
例を示している。
が次の行の選択時間より短い場合および次の行の選択時
間より長い場合の図３、図４の組み合せ論理回路の変形
例を示している。
【００６７】短い時間内では、信号ＥＤが印加され、こ
れは全ゲート４０ｉに同一の態様で作動する。行電極Ｌ
ｉに時系列的に印加されたこの信号は放電時間を有効化
し、０と次の行の選択時間との間の持続時間の調整を可
能にする。
れは全ゲート４０ｉに同一の態様で作動する。行電極Ｌ
ｉに時系列的に印加されたこの信号は放電時間を有効化
し、０と次の行の選択時間との間の持続時間の調整を可
能にする。
【００６８】かくして、図３に示すダイヤグラムと比較
すれば、移送器３８ｉの入力端子の論理Ｃは１のみに限
られ得るが、信号ＥＤがまた１であるトランジスタＴ2
ｉの通電を強制し、放電させる。
すれば、移送器３８ｉの入力端子の論理Ｃは１のみに限
られ得るが、信号ＥＤがまた１であるトランジスタＴ2
ｉの通電を強制し、放電させる。
【００６９】行電極の選択時間よりも長い放電時間を必
要とするカソードルミネッセントまたは他のスクリーン
に対しては、行の放電に対して、数個の後続の行の選択
時間を有効化させることのできる論理回路の変形例を使
用することができるだろう。これは、ゲート４０ｉの入
力端子Ｂの前に置かれてかつシフトレジスタ３０の数個
の出力段３２ｉ＋１，３２ｉ＋２に接続された行電極Ｌ
ｉに対してＯＲ論理回路４２ｉを利用することによって
得られる。
要とするカソードルミネッセントまたは他のスクリーン
に対しては、行の放電に対して、数個の後続の行の選択
時間を有効化させることのできる論理回路の変形例を使
用することができるだろう。これは、ゲート４０ｉの入
力端子Ｂの前に置かれてかつシフトレジスタ３０の数個
の出力段３２ｉ＋１，３２ｉ＋２に接続された行電極Ｌ
ｉに対してＯＲ論理回路４２ｉを利用することによって
得られる。
【００７０】提案制御モードは、明らかにグレイレベル
のディスプレイの場合に適用される（これがデジタルま
たはアナログ型であるか否かは問わない）。異なるグレ
ー諧調は列信号の持続時間とその振幅を変調することに
より得られる。寄生的な光放射を避けるため、Ｖｄは最
低電位で使用され続ける必要がある。
のディスプレイの場合に適用される（これがデジタルま
たはアナログ型であるか否かは問わない）。異なるグレ
ー諧調は列信号の持続時間とその振幅を変調することに
より得られる。寄生的な光放射を避けるため、Ｖｄは最
低電位で使用され続ける必要がある。
【００７１】強制的に行の非選択電位でアドレッシング
することに比較すれば、行電圧を変位することは大きく
なければならない。なぜなら、それは列電極を変位する
ことを完全にカバーしなければならないためである（す
なわち、Ｖｄ＜−ＶｃおよびＶＬｓ＜Ｖｓ＋Ｖｃであ
り，Ｖｓは放射しきい値に近いεに対応する）。
することに比較すれば、行電圧を変位することは大きく
なければならない。なぜなら、それは列電極を変位する
ことを完全にカバーしなければならないためである（す
なわち、Ｖｄ＜−ＶｃおよびＶＬｓ＜Ｖｓ＋Ｖｃであ
り，Ｖｓは放射しきい値に近いεに対応する）。
【００７２】色に対する適用は自明であり、どのような
特別な問題も生じない。かくして、三色表色系はアノー
ド電圧マルチプレックシングによる三色（赤、緑、青）
の連続的走査によってか、またはカソード制御を三重化
することによって得られる。よって、行の電極走査モー
ドに特別な影響はない。特に、互いに同色のアノードに
結合された赤、緑、青に対して各画素ごとに三個のアノ
ード系を利用することが可能であり、このアノードの制
御方法はＥＰ−Ａ−３４９４２５に従っている。
特別な問題も生じない。かくして、三色表色系はアノー
ド電圧マルチプレックシングによる三色（赤、緑、青）
の連続的走査によってか、またはカソード制御を三重化
することによって得られる。よって、行の電極走査モー
ドに特別な影響はない。特に、互いに同色のアノードに
結合された赤、緑、青に対して各画素ごとに三個のアノ
ード系を利用することが可能であり、このアノードの制
御方法はＥＰ−Ａ−３４９４２５に従っている。
【発明の効果】本発明によれば、有益なアドレス時間を
減少させることなく、容量性の消費を低減できるという
効果を奏する。
減少させることなく、容量性の消費を低減できるという
効果を奏する。
【図１】 図１は、この発明に係るディスプレイ スク
リーンの部分分解斜視図である。
リーンの部分分解斜視図である。
【図２】 図２は、この発明のスクリーンの行電極と列
電極とに印加される異なる信号を示す図である。
電極とに印加される異なる信号を示す図である。
【図３】 図３は、この発明のスクリーンの行電極制御
回路の一実施例を示す図である。
回路の一実施例を示す図である。
【図４】 図４は、この発明のスクリーンの行電極制御
回路の変形例を示す図である。
回路の変形例を示す図である。
【図５】 図５は、この発明のスクリーンの行電極の各
制御回路の入力回路の一変形例を示す図である。
制御回路の入力回路の一変形例を示す図である。
【図６】 図６は、この発明のスクリーンの行電極の各
制御回路の入力回路の他の変形例を示す図である。
制御回路の入力回路の他の変形例を示す図である。
１０ 行電極 ８ 列電極 ２４ 列制御回路 ２６ｉ 行制御回路 Ｖｌｓ 選択電位 Ｖｄ 放電電位
Claims (9)
- 【請求項１】制御信号を伝送するために交差して配列さ
れｎ行電極（１０）とｍ列電極（８）とを有するマルチ
プレックス マトリクス ディスプレイ スクリーンに
おいて、 ｎ行個の電極（１０）を連続して制御するｎ行制御回路
（２６ｉ）と、 行電極（Ｌｉ）の制御回路と、行Ｌｉの情報の表示のた
めに、適切な電位（−Ｖｃ，＋Ｖｃ）を第１選択時間中
ｍ列個の電極に同時に印加するための列制御回路（２
４）とを備え、該行電極（Ｌｉ）の制御回路は、 第１選択時間中に電極（Ｌｉ）に選択電位（Ｖｌｓ）を
印加し、かつ、 少なくとも他の行電極（Ｌｉ＋１）の第２選択時間中の
少なくとも一部分で放電した電位（Ｖｄ）を印加し、し
かも、第１選択時間と第２選択時間の前記一部分を除く
期間のときに、行電極Ｌｉを高インピーダンスの条件下
に置くための手段を有し、 ｎ，ｍは２以上の整数であり、ｉは１以上ｎ以下の整数
であるマルチプレックス マトリクス ディスプレイ
スクリーン。 - 【請求項２】前記手段は、選択電位（ＶＬｓ）を供給で
きる電源と、放電電位（Ｖｄ）を供給できる電源と、行
電極（Ｌｉ）とに直接接続されたプッシュプル回路（２
８ｉ）を組み入れた出力回路を有することを特徴とする
請求項１に記載のスクリーン。 - 【請求項３】放電電位Ｖｄは列電極に印加される最小電
位（−Ｖｃ）に等しいかそれ以下であることを特徴とす
る請求項１に記載のスクリーン。 - 【請求項４】前記手段は、各行電極Ｌｉに接続されたｎ
個の出力回路（２８ｉ）を制御するためのｎ＋１個のフ
リップフロップ（３２ｉ）を備えたシフトレジスタから
なる入力回路３０を組み入れたことを特徴とする請求項
１に記載のスクリーン。 - 【請求項５】少なくとも１個のカソードルミネッセント
アノード（２０）と、列電極により担持された電子射出
マイクロドット（１６）と、列電極に載置されて、穴明
けされたマイクロドットに向かい合って絶縁された行電
極と、を備えていることを特徴とする請求項１に記載の
スクリーン。 - 【請求項６】前記手段は、入力回路（３０）と各出力回
路（２８ｉ）との間に接続されるＡＮＤゲート（４０
ｉ）を有することを特徴とする請求項４に記載のスクリ
ーン。 - 【請求項７】前記手段は、放電電位が行電極Ｌｉに行電
極の選択時間以上の時間の間印加されるように、入力回
路（３０）と各出力回路（２８ｉ）との間にオア論理回
路（４２ｉ）を組み入れることを特徴とする請求項４に
記載のスクリーン。 - 【請求項８】少なくとも１個の移送器（３６ｉ，３８
ｉ）が各出力回路（２８ｉ）に備えられていることを特
徴とする請求項４に記載のスクリーン。 - 【請求項９】スクリーンのｎ行電極Ｌｉが連続し選択さ
れ、制御信号を伝送するための相互に交差するｎ行電極
（１０）とｍ列電極（８）を有し、 第１選択時間中に選択電位（Ｖｌｓ）を、次に少なくと
も他の行電極（Ｌｉ＋１）の第２選択時間中の少なくと
も一部分で放電した電位（Ｖｄ）を電極Ｌｉに印加し、
次に、第１選択時間と第２選択時間前記一部分とを除く
期間のときに、行電極（Ｌｉ）を高インピーダンスの条
件下に置くため段階と、 第１選択時間中、行Ｌｉの情報の表示のために適切な電
位（−Ｖｃ，＋Ｖｃ）を、ｍ列電極８に印加する段階と
がスクリーンのｎ行電極のために連続して実行されると
ともに、ｎ，ｍは２以上の整数であり、ｉは１以上ｎ以
下の整数であることを特徴とするマルチプレックス マ
トリクス ディスプレイ スクリーンの制御方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9213661A FR2698201B1 (fr) | 1992-11-13 | 1992-11-13 | Ecran d'affichage matriciel du type multiplexe et son procédé de commande. |
| FR9213661 | 1992-11-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06208340A true JPH06208340A (ja) | 1994-07-26 |
| JP3771285B2 JP3771285B2 (ja) | 2006-04-26 |
Family
ID=9435509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28535393A Expired - Fee Related JP3771285B2 (ja) | 1992-11-13 | 1993-11-15 | マルチプレックス マトリクス ディスプレイ スクリーン |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5600343A (ja) |
| EP (1) | EP0597772B1 (ja) |
| JP (1) | JP3771285B2 (ja) |
| DE (1) | DE69310319T2 (ja) |
| FR (1) | FR2698201B1 (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000163006A (ja) * | 1998-11-27 | 2000-06-16 | Pixtech Sa | 平面表示スクリ―ンのデジタルアドレス指定 |
| KR20010062797A (ko) * | 1999-12-28 | 2001-07-07 | 니시무로 아츠시 | 형광 발광형 표시장치 |
| JP2001515228A (ja) * | 1997-08-29 | 2001-09-18 | キャンデサント、テクノロジーズ、コーポレーション | 光センサに応答して被供給デバイスの輝度を制御する回路および方法 |
| JP2003066907A (ja) * | 2001-08-30 | 2003-03-05 | Oki Electric Ind Co Ltd | 表示装置、表示装置の駆動方法、及び表示装置の駆動回路 |
| KR100430085B1 (ko) * | 2001-05-16 | 2004-05-03 | 엘지전자 주식회사 | 평판 디스플레이 패널 및 그 구동방법 |
| KR100434535B1 (ko) * | 1998-12-14 | 2004-09-18 | 삼성에스디아이 주식회사 | 전계 방출 표시소자의 구동방법 |
| JP2004272213A (ja) * | 2003-02-17 | 2004-09-30 | Hitachi Ltd | 画像表示装置 |
| JP2005326852A (ja) * | 2004-05-11 | 2005-11-24 | Samsung Sdi Co Ltd | 発光表示装置及びその駆動方法 |
| JP2006184871A (ja) * | 2004-12-24 | 2006-07-13 | Samsung Sdi Co Ltd | 走査駆動部及びこれを利用した発光表示装置とその駆動方法 |
| JP2010508540A (ja) * | 2006-10-30 | 2010-03-18 | コミツサリア タ レネルジー アトミーク | 低容量消費の電子源を有するマトリックス表示装置の駆動方法 |
| JP2010224543A (ja) * | 2003-02-17 | 2010-10-07 | Hitachi Ltd | 画像表示装置 |
| US8125422B2 (en) | 2005-04-28 | 2012-02-28 | Samsung Mobile Display Co., Ltd. | Scan driver, organic light emitting display using the same, and method of driving the organic light emitting display |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2329740A (en) * | 1997-09-30 | 1999-03-31 | Sharp Kk | A display device and a method of driving a display device |
| JP2000305521A (ja) * | 1999-04-16 | 2000-11-02 | Matsushita Electric Ind Co Ltd | 表示装置の駆動方法及び表示装置 |
| JP3831156B2 (ja) | 1999-09-09 | 2006-10-11 | 株式会社日立製作所 | 画像表示装置および画像表示装置の駆動方法 |
| JP3915400B2 (ja) * | 2000-11-28 | 2007-05-16 | 株式会社日立製作所 | 画像表示装置及び画像表示装置の駆動方法 |
| FR2832537B1 (fr) * | 2001-11-16 | 2003-12-19 | Commissariat Energie Atomique | Procede et dispositif de commande en tension d'une source d'electrons a structure matricielle, avec regulation de la charge emise |
| JP2005531027A (ja) * | 2002-06-22 | 2005-10-13 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 部分モードで動作可能なディスプレイデバイスのための回路装置 |
| KR100666549B1 (ko) * | 2003-11-27 | 2007-01-09 | 삼성에스디아이 주식회사 | 유기전계 발광표시장치 및 그의 구동방법 |
| US7916112B2 (en) | 2005-10-19 | 2011-03-29 | Tpo Displays Corp. | Systems for controlling pixels |
| EP1777688B1 (en) * | 2005-10-21 | 2014-08-27 | InnoLux Corporation | Systems for controlling pixels |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3806760A (en) * | 1969-04-17 | 1974-04-23 | S Shimada | Electron tube |
| GB1340456A (en) * | 1972-02-08 | 1973-12-12 | Mullard Ltd | Cathode ray display device |
| US4652872A (en) * | 1983-07-07 | 1987-03-24 | Nec Kansai, Ltd. | Matrix display panel driving system |
| GB2173336B (en) * | 1985-04-03 | 1988-04-27 | Stc Plc | Addressing liquid crystal cells |
| EP0249954B1 (en) * | 1986-06-17 | 1992-12-02 | Fujitsu Limited | Driving a matrix type display device |
| US5015912A (en) * | 1986-07-30 | 1991-05-14 | Sri International | Matrix-addressed flat panel display |
| JPH0693615B2 (ja) * | 1988-05-16 | 1994-11-16 | 株式会社東芝 | ドライバ回路 |
-
1992
- 1992-11-13 FR FR9213661A patent/FR2698201B1/fr not_active Expired - Fee Related
-
1993
- 1993-11-09 EP EP93402744A patent/EP0597772B1/fr not_active Expired - Lifetime
- 1993-11-09 DE DE69310319T patent/DE69310319T2/de not_active Expired - Fee Related
- 1993-11-15 JP JP28535393A patent/JP3771285B2/ja not_active Expired - Fee Related
-
1995
- 1995-04-27 US US08/430,187 patent/US5600343A/en not_active Expired - Fee Related
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001515228A (ja) * | 1997-08-29 | 2001-09-18 | キャンデサント、テクノロジーズ、コーポレーション | 光センサに応答して被供給デバイスの輝度を制御する回路および方法 |
| JP2000163006A (ja) * | 1998-11-27 | 2000-06-16 | Pixtech Sa | 平面表示スクリ―ンのデジタルアドレス指定 |
| KR100434535B1 (ko) * | 1998-12-14 | 2004-09-18 | 삼성에스디아이 주식회사 | 전계 방출 표시소자의 구동방법 |
| KR20010062797A (ko) * | 1999-12-28 | 2001-07-07 | 니시무로 아츠시 | 형광 발광형 표시장치 |
| KR100430085B1 (ko) * | 2001-05-16 | 2004-05-03 | 엘지전자 주식회사 | 평판 디스플레이 패널 및 그 구동방법 |
| JP2003066907A (ja) * | 2001-08-30 | 2003-03-05 | Oki Electric Ind Co Ltd | 表示装置、表示装置の駆動方法、及び表示装置の駆動回路 |
| JP2004272213A (ja) * | 2003-02-17 | 2004-09-30 | Hitachi Ltd | 画像表示装置 |
| JP2010224543A (ja) * | 2003-02-17 | 2010-10-07 | Hitachi Ltd | 画像表示装置 |
| JP2005326852A (ja) * | 2004-05-11 | 2005-11-24 | Samsung Sdi Co Ltd | 発光表示装置及びその駆動方法 |
| US7746298B2 (en) | 2004-05-11 | 2010-06-29 | Samsung Mobile Display Co., Ltd. | Organic light emitting display and driving method thereof |
| JP2006184871A (ja) * | 2004-12-24 | 2006-07-13 | Samsung Sdi Co Ltd | 走査駆動部及びこれを利用した発光表示装置とその駆動方法 |
| JP4633601B2 (ja) * | 2004-12-24 | 2011-02-16 | 三星モバイルディスプレイ株式會社 | 走査駆動部及びこれを利用した発光表示装置とその駆動方法 |
| US8035581B2 (en) | 2004-12-24 | 2011-10-11 | Samsung Mobile Display Co., Ltd. | Scan driver, organic light emitting display using the same, and method of driving the organic light emitting display |
| US8125422B2 (en) | 2005-04-28 | 2012-02-28 | Samsung Mobile Display Co., Ltd. | Scan driver, organic light emitting display using the same, and method of driving the organic light emitting display |
| JP2010508540A (ja) * | 2006-10-30 | 2010-03-18 | コミツサリア タ レネルジー アトミーク | 低容量消費の電子源を有するマトリックス表示装置の駆動方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2698201A1 (fr) | 1994-05-20 |
| EP0597772A1 (fr) | 1994-05-18 |
| EP0597772B1 (fr) | 1997-05-02 |
| DE69310319T2 (de) | 1997-11-20 |
| DE69310319D1 (de) | 1997-06-05 |
| JP3771285B2 (ja) | 2006-04-26 |
| FR2698201B1 (fr) | 1994-12-16 |
| US5600343A (en) | 1997-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3771285B2 (ja) | マルチプレックス マトリクス ディスプレイ スクリーン | |
| US7221343B2 (en) | Image display apparatus | |
| US6731276B1 (en) | Active matrix light-emitting display apparatus | |
| US7176876B2 (en) | Display apparatus | |
| US6278423B1 (en) | Active matrix electroluminescent grey scale display | |
| US6034659A (en) | Active matrix electroluminescent grey scale display | |
| JP2642193B2 (ja) | マイクロドット蛍光行列スクリーンのアドレス方法 | |
| JP2004326115A (ja) | 表示装置に利用される有機発光ダイオード駆動回路 | |
| JP3892068B2 (ja) | 画像表示装置 | |
| JP4540903B2 (ja) | アクティブマトリクス型表示装置 | |
| TWI300947B (en) | Display device using electron source elements and method of driving same | |
| JP5470668B2 (ja) | アクティブマトリクス型表示装置 | |
| US20040032380A1 (en) | Device for and method of driving luminescent display panel | |
| JPS6131670B2 (ja) | ||
| KR20050083888A (ko) | 능동 매트릭스 전자발광 디스플레이를 위한 컬러 제어 | |
| US6166490A (en) | Field emission display of uniform brightness independent of column trace-induced signal deterioration | |
| US7119769B2 (en) | Active matrix type organic EL panel drive circuit and organic EL display device | |
| KR20060104222A (ko) | 전자방출표시장치의 구동장치 및 그의 구동방법 | |
| KR20060133967A (ko) | 스크롤링 어드레스 지정을 하는 전계 발광 디스플레이디바이스 | |
| US6118417A (en) | Field emission display with binary address line supplying emission current | |
| Chen et al. | A field-interlaced real-time gas-discharge flat-panel display with gray scale | |
| US6570547B1 (en) | Driving circuit for a field emission display | |
| KR100430085B1 (ko) | 평판 디스플레이 패널 및 그 구동방법 | |
| JP3642452B2 (ja) | マトリクス型表示装置の駆動回路 | |
| JPS62507B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060110 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060209 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |