JPS6131670B2

JPS6131670B2 -

Info

Publication number: JPS6131670B2
Application number: JP52071545A
Authority: JP
Inventors: Toshio Shionoya
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1977-06-16
Filing date: 1977-06-16
Publication date: 1986-07-22
Also published as: CA1096035A; NL7806530A; NL193042C; AU524080B2; DE2826549A1; AU3719678A; US4194215A; GB2000412B; GB2000412A; NL193042B; JPS546421A; FR2394946B1; FR2394946A1

Description

【発明の詳細な説明】この発明は、画像表示装置、特に、画素を構成
する発光点が横方向及び縦方向に多数配列された
XYマトリツクス型の画素表示装置に関する。

テレビジヨンの画像表示装置として、ブラウン
管を有しない扁平構造のものが要望されている。

その一つとして、画素を構成する発光点が横方
向及び縦方向に多数配列されたXYマトリツクス
型のものが提案されている。

第１図は、その一例の原理的構造で、導体
X₁，X₂、……Ｘ_nが縦方向に平行に配列されると
ともに、導体Y₁，Y₂、……Ｙ_oが横方向に平行に
配列され、例えば、導体X₁〜Ｘ_nがカソードとさ
れ、導体Y₁〜Ｙ_oがアノードとされて、各々の交
点において放電セルが形成され、この放電セルの
近傍に紫外線の励起によつて発光する螢光体がそ
れぞれ配されている。

ところで、従来、このようなXYマトリツクス
型の画像表示装置は、線順次で点灯されるように
なつている。

例えば、第２図に示すように、カソードX₁，
X₂、……Ｘ_nには、一水平期間Ｔ_Hごとに順次一
定の電位が与えられ、アノードY₁，Y₂、……Ｙ_o
には、各々の水平期間において、前の水平期間の
映像信号のそれぞれアノードY₁，Y₂、……Ｙ_oに
対応する点でのレベルに応じてパルス幅が変調さ
れたパルス電圧が与えられ、これにより、映像信
号の各点でのレベルに応じた時間、各放電セルに
電流が流れるようになつている。なお、Ｈは水平
同期信号である。

しかしながら、この従来の線順次で点灯される
ものは、各発光点が一水平期間内だけで点灯され
るので、点灯時間が短かい。このため、高輝度の
ものとされるためには、放電セルに流れる電流が
大きくされる必要がある。ところが、セルの電流
と発光の輝度との関係は、第３図の曲線で示すよ
うな関係にあり、セルの電流の増加率に対する輝
度の増加率は、セルの電流が大きくなるほど小さ
くなる。

即ち、セルの電流と効率との関係は、第４図の
曲線で示す関係になる。従つて、放電セルの電流
が大きくされて高輝度のものとされると、効率が
著しく悪くなつてしまう。

しかも、この従来のものは、輝度の階調が一水
平期間内での点灯時間の段階により定まる。しか
しながら、一水平期間はきわめて短かい時間であ
るため、点灯時間が多数の段階に分けられても、
各々の段階の間で輝度に明確な差が生じにくい。
このため、実質的に輝度の階調を多くとることが
できない。

また、上述のように高輝度のものとされるべく
放電セルの電流が大きくされると、放電セルのカ
ソードのスパツタリングの量は電流の大きさの２
〜３乗に比例することから、カソードのスパツタ
リングの量が増加し、装置の寿命が短かくなつて
しまう。

この発明の一の目的は、高輝度でかつ高効率の
画像表示装置を提供することにある。

この発明の他の目的は、輝度の階調が十分多く
とれる画像表示装置を提供することにある。

この発明のさらに他の目的は、寿命の著しく長
い画像表示装置を提供することにある。

この発明では、各々の発光点は、同一のフイー
ルドまたはフレーム内において、前の同一のフイ
ールドまたはフレームの映像信号の各々の発光点
に対応する点でのレベルに応じた時間だけ点灯さ
れる。即ち、あるフイールドまたはフレームの映
像信号の各発光点に対応する点でのレベルが検出
され、それぞれ次の同一のフイールドまたはフレ
ーム内において、この検出されたレベルに応じた
時間だけ、各発光点が点灯される。

この発明の実施例としては、次の２つがあげら
れる。

第一の例は、第５図に示すように、各発光点の
発光開始時点が同一の時点ないし規制性をもつて
接近した時点とされ、発光終了時点が映像信号の
各々の発光点に対応した点でのレベルに応じて変
えられる場合である。

第二の例は、第６図に示すように、逆に、各発
光点の発光終了時点が同一の時点ないし規則性を
もつて接近した時点とされ、発光開始時点が映像
信号の各々の発光点に対応した点でのレベルに応
じて変えられる場合である。

なお、第５図及び第６図においてＶは垂直同期
信号である。

まず、第一の例について説明しよう。

第７図は、その全体の構成である。

１はアンテナ、２はチユーナ、３は映像中間周
波増幅回路、４は映像検波回路、５は映像増幅回
路、６は同期信号分離回路で、これらは通常のテ
レビジヨン受像機において用いられるものと同様
のものが用いられる。なお、同期信号分離回路６
からは、水平同期信号Ｈと垂直同期信号Ｖが得ら
れる。

１００は表示パネル、２００は１ラインメモ
リ、３００は書き込み用の１フイールドメモリ、
４００はスイツチ群、５００は読み出し用の１フ
イールドメモリ、６００は比較器群、７００はカ
ソード駆動回路、８００はアノード駆動回路群で
ある。また、７はクロツクパルス発生回路、８は
スイツチングパルス発生回路、９はレベル検出用
の基準信号発生回路、１０は制御パルス発生回路
である。

表示パネル１００は、扁平構造のもので、一例
として、第８図及び第９図に示すように構成され
る。

即ち、２枚のガラス板１１０及び１２０が一定
の距離をおいて対向して設けられ、一方のガラス
板１１０の内側の面には、導体X₁，X₂、……Ｘ_n
が縦方向に平行に配列されて被着形成され、他方
のガラス板１２０の内側の面には、導体Y₁，
Y₂、……Ｙ_oが横方向に平行に配列されて被着形
成される。導体X₁〜Ｘ_nはそのままカソードとな
る。ガラス板１２０の内側の面には、さらにそれ
ぞれ導体X₁〜Ｘ_nと対向する位置において、それ
ぞれ導体Y₁〜Ｙ_oに対応して別個のものとされた
抵抗体１３０が被着形成され、この抵抗体１３０
の一端が導体Y₁〜Ｙ_oに接続される。そして、こ
の抵抗体１３０のそれぞれ他端の位置において電
極Ａが被着形成される。この電極Ａが各放電セル
のアノードとなる。導体Y₁〜Ｙ_oと抵抗体１３０
は絶縁用ガラス１４０にて覆われ、各アノードＡ
を中心として螢光体１５０が被着形成される。ま
た、導体Y₁〜Ｙ_oのそれぞれの位置においてバリ
アガラス１６０が設けられる。

この表示パネル１００は、導体Y₁〜Ｙ_oがその
ままアノードとされず、これが抵抗体１３０を介
してアノードＡにそれぞれ接続されているので、
各放電セルにおいては、一旦放電が生じればその
状態を維持し、放電が停止すればやはりその状態
を維持するようなメモリ効果がある。

即ち、この表示パネル１００の各放電セルの放
電特性は第１０図に示すようになるもので、Ｖ_Z
は放電開始電圧、Ｖ_Nは最小放電維持電圧であ
る。そして、アノードとカソードとの間の印加電
圧が放電開始電圧Ｖ_Z以上の電圧Ｖ_Sとされれば放
電が生じ、一旦放電が生じれば、印加電圧が図の
電圧Ｖ_Pに下がつても放電を維持する。また、印
加電圧が最小放電維持電圧Ｖ_N以下の電圧Ｖ_Dとさ
れれば放電は停止し、一旦停止すれば、印加電圧
が電圧Ｖ_Pに戻されても停止の状態を維持する。

表示パネル１００は、ｍ×ｎ個の放電セル即ち
発光点を有する。実際上、例えば、ｍは200程
度、ｎは280程度とされる。

１ラインメモリ２００は、ｎ個のメモリ素子を
有している。書き込み用の１フイールドメモリ３
００及び読み出し用の１フイールドメモリ５００
は、それぞれ、ｍ×ｎ個のメモリ素子を有してい
る。これらメモリ２００，３００及び５００は、
アナログメモリでもデイジタルメモリでもよい。
スイツチ群４００は、ｎ個の電子スイツチで構成
され、各々のスイツチが図の状態に切り換えられ
るときは、メモリ３００の情報がメモリ５００に
転送され、各々のスイツチが図の状態とは逆の状
態に切り換えられるときは、メモリ５００の出力
がメモリ５００の入力として帰還される。

１ラインメモリ２００、書き込み用の１フイー
ルドメモリ３００、スイツチ群４００及び読み出
し用の１フイールドメモリ５００の部分は、一例
として、第１１図に示すように構成される。ただ
し、図では、便宜上、ｍ＝４、ｎ＝５とされてい
る。

即ち、１ラインメモリ２００は、コンデンサ２
１１〜２１５と、サンプリング及び転送用の
MOSトランジスタ２２１〜２２５と、書き込み
用の１フイールドメモリ３００への転送用の
MOSトランジスタ２３１〜２３５からなる。書
き込み用の１フイールドメモリ３００は、コンデ
ンサ３１１〜３１５、３２１〜３２５、３３１〜
３３５及び３４１〜３４５と、転送用のMOSト
ランジスタ３５１〜３５５、３６１〜３６５及び
３７１〜３７５からなる。さらに読み出し用の１
フイールドメモリ５００は、コンデンサ５１１〜
５１５、５２１〜５２５、５３１〜５３５及び５
４１〜５４５と、転送用のMOSトランジスタ５
５１〜５５５、５６１〜５６５、５７１〜５７５
及び５８１〜５８５からなる。尚、図においては
説明の簡略化のために転送用のMOSトランジス
タの組を１単位として示してあるが、実際の回路
においてはBBDの分野で従来より周知のごと
く、コンデンサと転送用のMOSトランジスタの
組が２組で１単位となされる。

比較器群６００は、ｎ個の比較器C₁，C₂、…
…Ｃ_oから構成される。これについては、後にア
ノード駆動回路群８００の説明のところで一緒に
説明する。

カソード駆動回路７００は、一例として、第１
２図に示すように構成される。ただし、ここで
も、便宜上、ｍ＝４とされている。

即ち、PNP形トランジスタ７１１〜７１４のコ
レクタと、NPN形トランジスタ７２１，７２４
のコレクタと、同じくNPN形トランジスタ７３
１〜７３４のコレクタが共通に接続され、その接
続点がカソードX₁〜X₄に接続される。そして、
トランジスタ７１１〜７１４のエミツタには正の
電圧Ｖ_DXが与えられ、トランジスタ７２１〜７２
４のエミツタには負の電圧−Ｖ_SXが与えられ、ト
ランジスタ７３１〜７３４のエミツタは接地され
る。

一方、後述するクロツクパルスＰ_Dとスタート
パルスＳ_Tがアンド回路７４１に供給され、アン
ド回路７４１の出力パルスＮ_Aがシフトレジスタ
７４２に供給される。また、スタートパルスＳ_T
はインバータ７４３に供給され、クロツクパルス
Ｐ_Dとインバータ７４３の出力パルス_Tがアンド
回路７４４に供給され、アンド回路７４４の出力
パルスＮ_Bが別のシフトレジスタ７４５に供給さ
れる。

シフトレジスタ７４２及び７４５は、いずれも
ｍビツトで、即ち図では便宜上４ビツトで、シフ
トレジスタ７４２の各ビツトの出力パルスはイン
バータ７５１〜７５４に供給され、インバータ７
５１〜７５４の出力パルスB₁〜B₄がトランジス
タ７１１〜７１４のベースに供給される。また、
シフトレジスタ７４５の各ビツトの出力パルス
D₁〜D₄はトランジスタ７２１〜７２４のベース
に供給される。さらに、シフトレジスタ７４５の
各ビツトの出力パルスD₁〜D₄はインバータ７６
１〜７６４に供給され、インバータ７５１〜７５
４の出力パルスB₁〜B₄とインバータ７６１〜７
６４の出力パルス₁〜₄がアンド回路７７１〜
７７４に供給される。そして、アンド回路７７１
〜７７４の出力パルスF₁〜F₄がトランジスタ７
３１〜７３４のベースに供給される。

アノード駆動回路群８００は、ｎ個のアノード
駆動回路A₁，A₂、……Ａ_oからなる。それぞれの
アノード駆動回路A₁〜Ａ_oは、全く同様に構成さ
れる。

第１３図はその一例で、導体Y₁に対するアノ
ード駆動回路A₁を示す。

即ち、PNP形トランジスタ８０１のコレクタと
NPN形トランジスタ８０２のコレクタが抵抗８
０３を介して接続され、トランジスタ８０２のコ
レクタにダイオード８０４と抵抗８０５の直列回
路が接続され、トランジスタ８０２のコレクタが
導体Y₁に接続される。そして、トランジスタ８
０１のエミツタには正の電圧Ｖ_SYが供給され、ト
ランジスタ８０２のエミツタには正の電圧Ｖ_DYが
供給され、抵抗８０５の他端には正の電圧Ｖ_Pが
供給される。

一方、上述した比較器群６００の、アノード駆
動回路A₁に対応する比較器C₁においては、読み
出し用の１フイールドメモリ５００の対応する出
力端（第１１図の一番左側の出力端）からの信号
が後述するレベル検出用の基準信号Ｅ_Vとレベル
比較され、前者が後者より大きいときは比較器
C₁の出力I₁は「０」となり、前者が後者より小さ
いときは比較器C₁の出力I₁は「１」となる。

そして、後述するスタートパルスＳ_Tがトラン
ジスタ８０１のベースに供給され、比較器C₁の
出力I₁がトランジスタ８０２のベースに供給され
る。

他のアノード駆動回路A₂〜Ａ_oと比較器C₂〜Ｃ
_oの関係も同様とされる。

カソード駆動回路７００における上述した電圧
Ｖ_DX、−Ｖ_SXや、アノード駆動回路A₁〜Ａ_oにお
ける上述した電圧Ｖ_SY、Ｖ_DY、Ｖ_Pは、第１０図
に示すような関係に選ばれる。

即ち、Ｖ_Z＞Ｖ_SY＞Ｖ_P＞Ｖ_DY＞Ｖ_N＞Ｖ_DX ……(1) の関係にある。また、Ｖ_S＝Ｖ_SY＋Ｖ_SX＞Ｖ_Z ……(2) であり、かつ、Ｖ_D＝Ｖ_DY−Ｖ_DX＜Ｖ_N ……(3) である。さらに、Ｖ_P−Ｖ_DX＞Ｖ_N ……(4) であり、かつＶ_DY＋Ｖ_SX＜Ｖ_S ……(5) である。

映像増幅回路５から得られる映像信号Ｓ_Vは、
NTSC信号の場合であれば、１フイールドが
262.5個の水平期間から構成され、垂直帰線期間
は21個の水平期間からなつている。しかしなが
ら、ここでは、第１４図に示すように、便宜上、
１フイールドが５個の水平期間から構成され、垂
直帰線期間Ｔ_VBが１個の水平期間からなり、残り
の４個の水平期間が表示されるべき期間となるも
のとする。この表示されるべき４個の水平期間に
おける映像信号を、それぞれ、S₁，S₂，S₃及びS₄
とする。

そして、この映像信号Ｓ_Vは、第１１図に示す
ように、１ラインメモリ２００に供給される。

スイツチングパルス発生回路８から得られるス
イツチングパルスＳ_Wは、第１４図に示すよう
に、フイールド周期で、かつ、垂直帰線期間Ｔ_VB
とその他の期間で状態が反転するものとされる。

そして、このスイツチングパルスＳ_Wは、スイ
ツチ群４００の各スイツチに供給され、垂直帰線
期間Ｔ_VBでは各スイツチが図の状態に切り換えら
れ、その他の期間では各スイツチが図の状態とは
逆の状態に切り換えられるようにされる。

基準信号発生回路９より得られるレベル検出用
の基準信号Ｅ_Vは、第１４図に示すように、１フ
イールドを一巡の周期とし、映像信号Ｓ_Vの表示
されるべき期間で、そのレベルが黒レベルから白
レベルにかけて段階的に変化する階段波信号とさ
れる。その段階の数は後述するように輝度の階調
を決定する。実際上は、ｍは例えば200前後に選
ばれ、即ち表示されるべき期間は例えば200個前
後の水平期間とされ、そして、例えば、基準信号
Ｅ_Vの同一レベルとされる一段当りの期間は10数
個の水平期間とされて、段階の数は全部で10数個
とされる。しかしながら、ここでは、上述のよう
に、便宜上、表示されるべき期間が４個の水平期
間とされることに対応して、図に示すように、基
準信号Ｅ_Vの同一レベルとされる一段当りの期間
は、便宜上、１個の水平期間となるものとする。

そして、このレベル検出用の基準信号Ｅ_Vは、
上述のように、比較器群６００の各比較器C₁〜
Ｃ_oに供給される。

制御パルス発生回路１０から得られる制御パル
スは、第一の例ではスタートパルスＳ_Tとされる
もので、これは、第１４図に示すように、フイー
ルド周期で、かつ、映像信号Ｓ_Vの表示されるべ
き最初の水平期間において即ち信号S₁の期間にお
いて「０」となり、他の期間において「１」とな
るようなものとされる。

そして、このスタートパルスＳ_Tは、上述のよ
うに、カソード駆動回路７００と、アノード駆動
回路群８００の各アノード駆動回路A₁〜Ａ_oに供
給される。

クロツクパルス発生回路７からは、第１４図に
示すように、４通りのクロツクパルスＰ_A、Ｐ_B、
Ｐ_C及びＰ_Dが得られる。

第１のクロツクパルスＰ_Aは、表示されるべき
信号S₁，S₂，S₃及びS₄の各々の期間の、それぞれ
導体Y₁〜Ｙ_oに対応する時点で得られる。従つ
て、信号S₁〜S₄の各々の期間においてｎ個のパル
スを有するが、図では、便宜上、ｎ＝５とされて
いる。

この第１のクロツクパルスＰ_Aは、１ラインメ
モリ２００のトランジスタ２２１〜２２５のゲー
トに供給される。

第２のクロツクパルスＰ_Bは、表示されるべき
信号S₁〜S₄の各々の期間の終りの時点において、
それぞれ１個づつ得られる。

この第２のクロツクパルスＰ_Bは、１ラインメ
モリ２００のトランジスタ２３１〜２３５のゲー
トに供給される。

第３のクロツクパルスＰ_Cは、第２のクロツク
パルスＰ_Bと同じく表示されるべき信号S₁〜S₄の
各々の期間の終りの時点において得られるパルス
Ｐ_C1と、垂直帰線期間Ｔ_VBにおいて得られるパル
スＰ_C2からなる。パルスＰ_C2は、ｍ個のパルスを
有するが、図では、便宜上、ｍ＝４とされてい
る。

この第３のクロツクパルスＰ_Cは、書き込み用
の１フイールドメモリ３００のトランジスタ３５
１〜３５５、３６１〜３６５及び３７１〜３７５
のゲートに供給される。

第４のクロツクパルスＰ_Dは、垂直帰線期間Ｔ_V
_Ｂにおいてｍ個得られるとともに、表示されるべ
き信号S₁〜S₄の各々の期間においてそれぞれｍ個
づつ得られる。ただし、図では、便宜上、ｍ＝４
とされている。

この第４のクロツクパルスＰ_Dは、読み出し用
の１フイールドメモリ５００のトランジスタ５５
１〜５５５、５６１〜５６５、５７１〜５７５及
び５８１〜５８５のゲートに供給されるととも
に、上述のように、カソード駆動回路７００に供
給される。

上述の構成によれば、以下に述べるような動作
によつて、第５図において説明したような点灯方
式による表示がなされる。

ただし、以下の説明では、便宜上、ｍ＝４、ｎ
＝５とされている。

まず、ある任意のフイールドにおける表示され
るべき信号S₁の導体Y₁〜Y₅に対応する時点での
レベルは、１ラインメモリ２００において、クロ
ツクパルスＰ_Aによつてトランジスタ２２１〜２
２５がオンとなることにより、順次サンプリング
されて、コンデンサ２１１〜５１５に書き込まれ
る。そして、この１ラインメモリ２００のコンデ
ンサ２１１〜２１５に書き込まれた信号S₁のレベ
ル情報は、信号S₁の期間の終りの時点において、
クロツクパルスＰ_Bによつてトランジスタ２３１
〜２３５がオンとなることにより、書き込み用の
１フイールドメモリ３００のコンデンサ３４１〜
３４５に転送される。

次いで、同じフイールドにおける表示されるべ
き信号S₂の導体Y₁〜Y₅に対応する時点でのレベ
ル情報が、同様にして、１ラインメモリ２００の
コンデンサ２１１〜２１５に書き込まれる。そし
て、信号S₂の期間の終りの時点において、クロツ
クパルスＰ_Cによつて書き込み用の１フイールド
メモリ３００のトランジスタ３５１〜３５５がオ
ンとなることにより、前述のようにメモリ３００
のコンデンサ３４１〜３４５に書き込まれた信号
S₁のレベル情報は、メモリ３００のコンデンサ３
３１〜３３５に転送される。同時に、クロツクパ
ルスＰ_Bによつて１ラインメモリ２００のトラン
ジスタ２３１〜２３５がオンとなることにより、
上述のメモリ２００のコンデンサ２１１〜２１５
に書き込まれたレベル情報は、書き込み用の１フ
イールドメモリ３００のコンデンサ３４１〜３４
５に転送される。

このようにして、このフイールドの信号S₄の期
間の終りの時点においては、結局、信号S₁，S₂，
S₃，S₄のレベル情報が、書き込み用の１フイール
ドメモリ３００のコンデンサ３１１〜３１５、３
２１〜３２５、３３１〜３３５、３４１〜３４５
に、それぞれ書き込まれた状態となる。

次いで、次の垂直帰線期間Ｔ_VBになると、スイ
ツチングパルスＳ_Wが「１」となつてスイツチ群
４００の各スイツチが第１１図で示す状態に切り
換えられ、またクロツクパルスＰ_Dによつて読み
出し用の１フイールドメモリ５００のトランジス
タ５５１〜５５５、５６１〜５６５、５７１〜５
７５及び５８１〜５８５が４回オンとなることに
より、上述の信号S₁，S₂，S₃，S₄のレベル情報
は、この読み出し用の１フイールドメモリ５００
のコンデンサ５１１〜５１５、５２１〜５２５、
５３１〜５３５、５４１〜５４５に、それぞれ転
送される。

表示パネル１００のカソードX₁〜X₄には、レ
ベル情報に無関係に、各フイールドにおいて、次
のような電圧が与えられる。

即ち、クロツクパルスＰ_Dと、スタートパルス
Ｓ_Tとの関係は、第１５図に示すようになる。

従つて、第１２図のカソード駆動回路７００に
おいて、アンド回路７４１の出力パルスＮ_A、イ
ンバータ７５１〜７５４の出力パルスB₁〜B₄、
インバータ７４３の出力パルス_T、アンド回路
７４４の出力パルスＮ_B、シフトレジスタ７４５
の各ビツトの出力パルスD₁〜D₄、インバータ７
６１〜７６４の出力パルス₁〜₄、及びアンド
回路７７１〜７７４の出力パルスF₁〜F₄は、そ
れぞれ、第１５図に示すようになる。

そして、出力パルスB₁〜B₄の「０」の区間に
おいて、トランジスタ７１１〜７１４がオンとな
る。また、出力パルスD₁〜D₄の「１」の区間に
おいて、トランジスタ７２１〜７２４がオンとな
る。そして、出力パルスB₁〜B₄の「０」の区間
と出力パルスD₁〜D₄の「１」の区間を除く区
間、即ち出力パルスF₁〜F₄の「１」の区間にお
いて、トランジスタ７３１〜７３４がオンとな
る。

従つて、カソードX₁〜X₄に与えられる電圧G₁
〜G₄は、第１５図に示すように、出力パルスB₁
〜B₄の「０」の区間においてはＶ_DXとなり、出
力パルスD₁〜D₄の「１」の区間においては−Ｖ_S
_Ｘとなり、その他の区間においては接地電位とな
る。

上述のように、垂直帰線期間Ｔ_VBの終りの時点
においては、前のフイールドにおける信号S₁，
S₂，S₃，S₄のレベル情報が、読み出し用の１フイ
ールドメモリ５００のコンデンサ５１１〜５１
５、５２１〜５２５、５３１〜５３５、５４１〜
５４５に、それぞれ記憶されている。

そして、次のフイールドで、スイツチングパル
スＳ_Wが「０」となつてスイツチ群４００の各ス
イツチが第１１図で示す状態と逆の状態に切り換
えられるようになると、読み出し用の１フイール
ドメモリ５００から、上述の前のフイールドにお
ける信号S₁，S₂，S₃，S₄のレベル情報が読み出さ
れる。この場合、読み出し用の１フイールドメモ
リ５００は、その出力が入力として帰還される構
成となるから、信号S₁，S₂，S₃，S₄のレベル情報
は、この順序で繰り返して読み出される。

即ち、次のフイールドにおける、スイツチング
パルスＳ_Wと、クロツクパルスＰ_Dと、スタートパ
ルスＳ_Tと、レベル検出用の基準信号Ｅ_Vとの関係
は、第１６図に示すようになる。

そして、クロツクパルスＰ_Dによつて読み出し
用の１フイールドメモリ５００のトランジスタ５
８１〜５８５、５７１〜５７５、５６１〜５６５
及び５５１〜５５５がオンとなることにより、信
号S₁，S₂，S₃，S₄のレベル情報が、図において、
１，２，３，４として示すように、次にスイツチ
ングパルスＳ_Wが「１」となつてスイツチ群４０
０の各スイツチが第１１図で示す状態に切り換え
られる期間までにわたつて、順次、繰り返して読
み出される。

ただし、図では、メモリ５００の第１１図にお
ける一番左側の出力端から得られる、信号S₁〜S₄
の導体Y₁に対応する点でのレベルのみを示す。

なお、この例では、基準信号Ｅ_Vの最高段のレ
ベルは白レベルより僅かに低くされ、たまたま信
号S₄の導体Y₁に対応する点でのレベルは白レベ
ルになつているものとして、示してある。

信号S₁〜S₄の導体Y₁に対応するレベルがこの
ように読み出されると、比較器群６００の導体
Y₁に対応する比較器C₁の出力I₁は、第１６図に示
すようになる。

そして、第１３図のアノード駆動回路A₁にお
いては、スタートパルスＳ_Tの「０」の区間にお
いて、トランジスタ８０１がオンとなる。また、
比較器C₁の出力I₁の「１」の区間において、トラ
ンジスタ８０２がオンとなる。

従つて、導体Y₁に与えられる電圧J₁は、第１６
図に示すように、最初スタートパルスＳ_Tが
「０」となる期間においてはＶ_SYとなり、その後
の期間においては、読み出されたレベルが、基準
信号Ｅ_Vより大きいところではＶ_Pとなり、基準信
号Ｅ_Vより小さいところではＶ_DYとなる。

上述のカソードX₁〜X₄に与えられる電圧G₁〜
G₄は、各々、図に示すような時間関係で変化す
る。

そして、次のフイールドにおいて、表示パネル
１００の導体Y₁と導体X₁，X₂，X₃，X₄の交点位
置における各放電セルのアノード・カソード間に
は、電圧J₁と電圧G₁，G₂，G₃，G₄の差の電圧が
与えられ、この差の電圧M₁₁，M₂₁，M₃₁，M₄₁
は、各々同図に示すようになる。

即ち、電圧M₁₁，M₂₁，M₃₁，M₄₁は、それぞ
れ、図において〇印を付して示すように、信信号
S₁，S₂，S₃，S₄の導体Y₁に対応する点でのレベ
ルがメモリ５００より最初に読み出される時点
で、Ｖ_S（＝Ｖ_SY＋Ｖ_SX）となる。電圧Ｖ_Sは、前
述のように、放電開始電圧Ｖ_Zより大きい。従つ
て、導体Y₁と導体X₁，X₂，X₃，X₄の交点位置に
おける放電セルは、それぞれ、この〇印を付して
示す時点で放電し始める。

また、電圧M₁₁，M₂₁，M₃₁は、それぞれ、上記
の放電開始時点から１フイールドの期間T₁，
T₂，T₃内の、それぞれ、図において×印を付し
て示すように、上記の放電開始時点から、信号
S₁，S₂，S₃の導体Y₁に対応する点でのレベルに
ほぼ比例した時間経た時点で、初めて、Ｖ_D（＝
Ｖ_DY−Ｖ_DX）となる。電圧Ｖ_Dは、前述のよう
に、最小放電維持電圧Ｖ_Nより小さい。従つて、
導体Y₁と導体X₁，X₂，X₃の交点位置における放
電セルは、それぞれ、この×印を付して示す時点
で放電を停止する。信号S₄の導体Y₁に対応する
点でのレベルは上述のようにたまたま白レベルに
なつているので、電圧M₄₁は、上記の放電開始時
点から１フイールドの期間T₄内において、電圧
Ｖ_Dまで下がることはなく、この１フイールドの
期間T₄でずつと放電し続ける。

即ち、導体Y₁と導体X₁，X₂，X₃，X₄の交点位
置における発光点は、それぞれ、第１６図の
L₁₁，L₂₁，L₃₁，L₄₁において斜線を付して示すよ
うに、それぞれクロツクパルスＰ_Dの一周期分づ
つ順次ずれた１フイールドの期間T₁，T₂，T₃，
T₄内において、その始めの時点から、前のフイ
ールドの映像信号の、それぞれ、この発光点に対
応した点でのレベルに応じた時間だけ経た時点ま
でにわたつて発光する。従つて、各々の発光点の
輝度は、各々の発光点での映像信号のレベルに応
じたものとなる。

前述のように、読み出し用の１フイールドメモ
リ５００からは、前のフイールドにおける信号S₁
〜S₄の、導体Y₁，Y₂，Y₃，Y₄，Y₅に対応する点
でのレベルが並列的に読み出される。

従つて、導体Y₂，Y₃，Y₄，Y₅と導体X₁〜X₄の
交点位置における発光点も、上述と同様の態様
で、発光する。

この場合、カソードを共通とする複数の放電セ
ルにおける放電が互いに影響しあうことはない。

即ち、比較器群６００の例えば導体Y₁，Y₂に
対応する比較器C₁，C₂での、レベルの比較の状
態は、第１７図においてY₁，Y₂として示すよう
になる。ただし、ここでは、いずれも信号S₁のレ
ベル情報のみが１として示されている。

従つて、第１６図の説明から明らかなように、
比較器C₁，C₂の出力I₁，I₂と、アノード駆動回路
A₁，A₂より導体Y₁，Y₂に与えられる電圧J₁，J₂
は、それぞれ図に示すようになる。

一方、例えばカソードX₁に与えられる電圧G₁
は、図に示すような時間関係で変化する。

従つて、導体Y₁，Y₂とカソードX₁の交点位置
における各放電セルのアノード・カソード間に与
えられる電圧M₁₁，M₁₂は、各々、図に示すよう
になる。

従つて、導体Y₁，Y₂とカソードX₁の交点位置
における発光点は、それぞれ、同図のL₁₁，L₁₂に
おいて斜線を付して示す時間だけ発光する。

即ち、カソードに同じ電圧が与えられても相互
に影響しあうことはない。

このように、各々の発光点は、各々独立に、映
像信号の対応する点でのレベルに応じた時間だけ
発光する。

そして、上述の動作は、フイールドごとに繰り
返してなされる。

従つて、表示パネル１００にはテレビジヨン画
像が表示される。

次に、第二の例について説明しよう。

全体のブロツク的な構成は、第一の例と同じ
で、第７図に示すようにされる。

ここで、表示パネル１００、１ラインメモリ２
００、書き込み用の１フイールドメモリ３００、
スイツチ群４００、読み出し用の１フイールドメ
モリ５００及び比較器群６００は、第一の例の場
合と同じに構成される。

カソード駆動回路７００も、第１８図に示すよ
うに、第一の例の場合の第１２図に示したそれと
同様に構成される。ただこの場合は、スタートパ
ルスＳ_Tの代わりに後述のリセツトパルスＳ_Rが供
給される。

アノード駆動回路群８００の、各アノード駆動
回路A₁〜Ａ_oは、一例として、第１９図に示すよ
うに、構成される。

即ち、図は導体Y₁に対するアノード駆動回路
A₁を示すもので、第１の例における第１３図に
示したそれと同じように、PNP形トランジスタ８
０１、NPN形トランジスタ８０２、抵抗８０
３、ダイオード８０４及び抵抗８０５が設けら
れ、電圧Ｖ_SY、Ｖ_DY及びＶ_Pが上述の例のように
供給されるが、さらに、この場合は、アンド回路
８０６が設けられる。そして、比較器C₁の出力I₁
がトランジスタ８０１のベースに供給され、後述
のリセツトパルスＳ_Rと比較器C₁の出力I₁がアン
ド回路８０６に供給され、アンド回路８０６の出
力がトランジスタ８０２のベースに供給される。

第２０図、第２１図及び第２２図は、この例に
おける動作の説明のためのもので、第一の例にお
ける第１４図、第１５図及び第１６図にそれぞれ
対応するものである。

この例においては、基準信号発生回路９より得
られるレベル検出用の基準信号Ｅ_Vは、第２０図
に示すように、第一の例のそれと逆に、そのレベ
ルが白レベルから黒レベルにかけて段階的に変化
する階段波信号とされる。

ただし、この例においても、便宜上、１フイー
ルドが５個の水平期間から構成され、垂直帰線期
間Ｔ_VBが１個の水平期間からなり、残りの４個の
水平期間が表示されるべき期間となるものとされ
ている。

制御パルス発生回路１０から得られる制御パル
スは、第二の例ではリセツトパルスＳ_Rとされる
もので、これは、第２０図に示すように、第一の
例のスタートパルスＳ_Tとは逆の極性のものとさ
れる。

この構成によれば、以下に述べるような動作に
よつて、第６図において説明したような点灯方式
による表示がなされる。

ただし、この場合も、便宜上、ｍ＝４、ｎ＝５
とされている。

第１８図のカソード駆動回路７００において、
アンド回路７４１の出力パルスＮ_A、インバータ
７５１〜７５４の出力パルスB₁〜B₄、インバー
タ７４３の出力パルス_R、アンド回路７４４の
出力パルスＮ_B、シフトレジスタ７４５の各ビツ
トの出力パルスD₁〜D₄、インバータ７６１〜７
６４の出力パルス₁〜₄及びアンド回路７７１
〜７７４の出力パルスF₁〜F₄は、それぞれ、第
２１図に示すようになる。

従つて、カソードX₁〜X₄に与えられる電圧G₁
〜G₄は、同図に示すようになる。

第２２図においてY₁で示すように、読み出し
用の１フイールドメモリ５００から、前のフイー
ルドにおける信号S₁，S₂，S₃，S₄のレベル情報
が、第一の例の場合と全く態様で、読み出され
る。ただし、ここでも、信号S₁〜S₄の導体Y₁に
対応する点でのレベルのみを示す。

従つて、比較器群６００の導体Y₁に対応する
比較器C₁の出力I₁は、同図に示すようになる。

そして、第１９図のアノード駆動回路A₁にお
いては、比較器C₁の出力I₁の「０」の区間におい
て、トランジスタ８０１がオンとなる。また、リ
セツトパルスＳ_Rの「１」の区間において比較器
C₁の出力I₁が「１」であれば、アンド回路８０６
の出力が「１」となつてトランジスタ８０２がオ
ンとなる。

従つて、導体Y₁に与えられる電圧J₁は、第２２
図に示すようになり、導体Y₁と導体X₁，X₂，
X₃，X₄の交点位置における各放電セルのアノー
ド・カソード間に与えられる電圧M₁₁，M₂₁，
M₃₁，M₄₁は、各々同図に示すようになる。

そして、この場合も、導体Y₁と導体X₁，X₂，
X₃，X₄の交点位置における放電セルは、それぞ
れ、電圧M₁₁，M₂₁，M₃₁，M₄₁が、前述の電圧Ｖ_S
になる時点で放電し始め、勢述の電圧Ｖ_Dになる
時点で放電を停止する。

従つて、導体Y₁と導体X₁，X₂，X₃，X₄の交点
位置における発光点は、それぞれ、第２２図の
L₁₁，L₂₁，L₃₁，L₄₁において斜線を付して示す期
間、発光する。

即ち、この例では、発光終了時点が上述の１フ
イールドの期間T₁，T₂，T₃，T₄の終りの時点と
なり、発光開始時点は、この期間T₁，T₂，T₃，
T₄内の、それぞれ上記の発光終了時点から、映
像信号のそれぞれの発光点に対応した点でのレベ
ルに応じた時間だけ前の時点となる。

ただし、この場合は、ある発光点に対応した点
でのレベルが次のフイールドにおいて白レベルと
なるときは、図において△印を付して示すよう
に、期間T₁〜T₄の終りの時点においても一旦放
電が停止することはなく、そのまま次のフイール
ドにまたがつて放電し続けるようになる。

上述の二つの例においては、第１６図あるいは
第２２図から明らかなように、いずれも、黒レベ
ルの点では最小単位の時間だけ放電発光し、白レ
ベルの点では１フイールドの期間いつぱいに放電
発光する。

しかしながら、基準信号Ｅ_Vのレベルの選び方
や、アノード駆動回路A₁〜Ａ_oの構成によつて
は、黒レベルの点では１フイールドの期間内で全
く放電発光せず、あるいはまた白レベルの点では
１フイールドより最小単位の時間だけ少ない時間
放電発光するようなものとすることもできる。

この発明は、カラーテレビジヨンの画像を表示
する場合にも適用することができる。

第２３図は、その場合の一例の全体の構成であ
る。

この場合、表示パネル１００しては、上述の導
体Y₁、……Ｙ_oの代わりに、赤、緑及び青用の３
本の導体の組Ｙ_R1，Ｙ_G1，Ｙ_B1、……Ｙ_Ro、Ｙ_G
_ｏ、Ｙ_Boが設けられたものが、用いられる。そし
て、図には示してないが、上述と同様に、各々の
導体Ｙ_R1、Ｙ_G1、Ｙ_B1、……Ｙ_Ro、Ｙ_Go、Ｙ_Boに
は、それぞれその導体X₁，X₂、……Ｘ_nと対向す
る位置において抵抗体が接続され、この抵抗体の
他端にそれぞれアノード電極が接続される。そし
て、このアノード電極を中心として、赤、緑ある
いは青の螢光体が設けられる。

一方、上述の１ラインメモリ２００、書き込み
用の１フイールドメモリ３００、スイツチ群４０
０、読み出し用の１フイールドメモリ５００、比
較器群６００及びアノード駆動回路群８００が、
それぞれ、赤、緑及び青用の導体Ｙ_R1〜Ｙ_Ro、Ｙ
_G1〜Ｙ_Go及びＹ_B1〜Ｙ_Boに対して各別に設けられ
る。図では、これを、添字Ｒ、ＧあるいはＢを付
して示す。

そして、映像増幅回路５から得られるカラー映
像信号は色信号再生回路１１に供給されて、赤、
緑及び青の各色信号が得られ、これが上述の映像
信号Ｓ_Vの代わりに、１ラインメモリ２００Ｒ，
２００Ｇ及び２００Ｂに供給される。

クロツクパルス発生回路７、スイツチングパル
ス発生回路８、基準信号発生回路９及び制御パル
ス発生回路１０から得られる上述の各種のパルス
ないし信号は、各色用の回路にそれぞれ供給され
る。

従つて、表示パネル１００において、赤、緑及
び青の螢光体が設けられた発光点は、各々、赤、
緑及び青の色信号により制御されて発光し、カラ
ーテレベジヨン画像が表示される。

上述の例は、１フイールドが単位とされたが、
１フレームが単位とされてもよい。

この発明によれば、次のような顕著な効果があ
る。

第１に、この発明によれば、高輝度でかつ高効
率の画像表示装置を得ることができる。即ち、こ
の発明によれば、各発光点は１フイールドまたは
１フレーム内で点灯され、従来の線順次で点灯さ
れるものに比べて点灯時間が著しく長くなる。従
つて、放電セルに流れる電流が小さくても高輝度
のものとすることができる。そして、このように
放電セルに流れる電流を小さくできるから、第４
図から明らかなように効率が著しく高くなる。具
体的には、従来の線順次で点灯されるものに比べ
て、10倍ないしそれ以上、効率が高くなる。

第２に、この発明によれば、輝度の階調を十分
多くとることができる。即ち、この発明によれ
ば、輝度の階調は階段波状の基準信号のレベルの
段階の数により決まり、その一段当りの期間は１
水平周期ないしその整数倍というように、段階の
数を多くとつた場合でも、十分に長い。従つて、
点灯時間が多数の段階に分けられても、各々の段
階の間で輝度に明確な差が生じる。

第３に、この発明によれば、寿命の著しく長い
画像表示装置を得ることができる。即ち、前述の
ように、放電セルのカソードのスパツタリングの
量は電流の大きさの２〜３乗に比例する。この発
明では、上述のように、高輝度のものとしても、
放電セルに流れる電流を小さくできる。従つて、
カソードのスパツタリングの量は著しく減少し、
装置の寿命は著しく長くなる。

【図面の簡単な説明】

第１図はXYマトリツクス型の画像表示装置の
一例の表示パネルの構造を示す図、第２図は、そ
の従来の点灯方法を説明するための図、第３図は
放電セルに流れる電流と輝度の関係を示す図、第
４図は放電セルに流れる電流と効率の関係を示す
図である。第５図及び第６図はこの発明の第一の
例及び第二の例における点灯方法を概略的に説明
するための波形図、第７図はこの発明による画像
表示装置の一例の全体の構成を示す図、第８図及
び第９図はこの発明による画像表示装置の表示パ
ネルの一例の構造を示すもので、第８図は一部の
断面図、第９図は一部の平面図、第１０図はその
表示パネルの各放電セルの放電特性を示す図、第
１１図はこの発明による画像表示装置のメモリ部
の一例を示す接続図である。第１２図及び第１３
図は第一の点灯方式をとる場合の一部の構成を示
す接続図、第１４図〜第１７図は第一の点灯方式
をとる場合の動作の説明のための波形図、第１８
図及び第１９図は第二の点灯方式をとる場合の一
部の構成を示す接続図、第２０図〜第２２図は第
二の点灯方式をとる場合の動作の説明のための波
形図である。さらに、第２３図はカラー用の画像
表示装置の場合の一例の全体の構成を示す図であ
る。５は映像増幅回路、６は同期信号分離回路、７
はクロツクパルス発生回路、８はスイツチングパ
ルス発生回路、９は基準信号発生回路、１０は制
御パルス発生回路、１００は表示パネル、２００
は１ラインメモリ、３００は書き込み用の１フイ
ールドメモリ、４００はスイツチ群、５００は読
み出し用の１フイールドメモリ、６００は比較器
群、７００はカソード駆動回路、８００はアノー
ド駆動回路群である。

Claims

【特許請求の範囲】

１入力映像信号をフイールド又はフレーム単位
で順次書き込むメモリ回路と、画素を形成する発
光点が横方向及び縦方向に多数配列された表示パ
ネルと、上記メモリ回路からの読出し出力を上記
表示パネルに供給する駆動回路とを有し、上記駆
動回路が上記メモリ回路の出力に応答して、上記
表示パネルの上記発光点の各々を、同一のフイー
ルドまたはフレーム内において、前の同一のフイ
ールドまたはフレームの映像信号の各々の発光点
に対応する点でのレベルに応じた時間だけ点灯さ
せ、上記表示パネルの上記発光点の各々をフイー
ルドまたはフレーム単位で輝度変調するようにし
たことを特徴とする画像表示装置。