FR2698201A1 - Ecran d'affichage matriciel du type multiplexe et son procédé de commande. - Google Patents
Ecran d'affichage matriciel du type multiplexe et son procédé de commande. Download PDFInfo
- Publication number
- FR2698201A1 FR2698201A1 FR9213661A FR9213661A FR2698201A1 FR 2698201 A1 FR2698201 A1 FR 2698201A1 FR 9213661 A FR9213661 A FR 9213661A FR 9213661 A FR9213661 A FR 9213661A FR 2698201 A1 FR2698201 A1 FR 2698201A1
- Authority
- FR
- France
- Prior art keywords
- line
- selection
- time
- electrodes
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
Cet écran comporte n électrodes lignes (10) et m électrodes colonnes (8) croisées, n circuits de commande (26i) pour commander successivement les n électrodes lignes, avec n et m entiers >=2, le circuit de commande de l'électrode ligne Li, avec i entier tel que 1<=i<=n, comportant des moyens pour appliquer sur l'électrode ligne Li un potentiel de sélection (Vls) pendant un premier temps de sélection puis un potentiel de décharge (Vd) pendant au moins une partie d'un second temps de sélection d'au moins une autre électrode ligne (Li+1) et pour mettre en haute impédance l'électrode ligne Li en dehors du premier temps de sélection et de ladite partie du second temps de sélection, des circuits de commande (24) pour appliquer simultanément sur les m électrodes colonnes pendant le premier temps de sélection des potentiels appropriés à l'affichage des informations sur la ligne Li.
Description
ECRAN D'AFFICHAGE MATRICIEL DU TYPE MULTIPLEXE
ET SON PROCEDE DE COMMANDE
DESCRIPTION
La présente invention a pour objet un écran d'affichage matriciel de type multiplexé ainsi que son procédé de commande Cet écran permet notamment l'affichage en noir et blanc ou en couleur, avec ou sans demi-teinte, d'images simples ou complexes permettant notamment la visualisation d'images animées
du type images de télévision.
L'invention s'applique aux écrans utilisant un matériau électroluminescent ou aux écrans
cathodoluminescents à micropointes.
On sait que pour commander l'affichage d'images sur un écran matriciel, on affecte à chaque ligne et à chaque colonne de l'écran, une électrode et un circuit de commande et on effectue un adressage de l'écran une ligne à la fois Pour N lignes, le multiplexage est d'ordre N et le temps image totale T est partagé en intervalles de temps lignes T/n=TL, chacun de ces intervalles étant affecté à l'inscription
des points images ou pixels d'une ligne de l'écran.
Pendant la durée d'une période ligne ou temps TL, la ligne que l'on adresse ou qui est sélectionnée par le balayage ligne en court est portée à un potentiel dit de sélection, noté Vls Pendant ce temps, les m colonnes sont portées à des potentiels appropriés à l'affichage des informations sur les pixels de cette
ligne.
Dans le cas particulier d'un affichage uniquement en noir et blanc, appelé aussi affichage numérique, on applique soit le potentiel Vc ou -Vc sur les colonnes selon que l'on souhaite afficher
respectivement du noir ou du blanc.
Les lignes non adressées ou non sélectionnées sont, suivant le type d'écran, soit portées à un
potentiel de non sélection, noté Vlns, soit laissées5 flottantes ou mises en haute impédance.
L'invention est parfaitement bien adaptée aux écrans cathodoluminescents utilisant des micropointes émettrices d'électrons supportées par les électrodes colonnes jouant alors le rôle de cathodes, les électrodes lignes reposant sur les électrodes colonnes étant iso Lées de celles-ci et perforées en regard des micropointes, jouant alors le rôle de grilles Une ou plusieurs anodes cathodoluminescentes sont disposées en regard des micropointes En général, une anode15 cathodoluminescente est constituée d'un conducteur anodique recouvert d'un matériau luminescent sous bombardement électronique. On trouvera dans l'article de T Leroux et ai "Microtips displays addresing", SID 91 P 437, une
description du principe de fonctionnement des écrans cathodoluminescents à micropointes ainsi que la façon
de les adresser. Dans ces écrans à micropointes connus, les lignes non sélectionnées sont portées à un potentiel de
non sélection imposé.
Il est indiqué dans cet article que l'un des inconvénients majeurs de ce type d'écran est la
puissance électrique consommée lors d'un adressage colonne de type numérique.30 En effet, la structure d'un écran à micropointes fait apparaître une forte capacité ligne-
colonne à chaque sélection de ligne; cette capacité peut être chargée ou déchargée à la tension Vc de commande des colonnes.35 La puissance capacitive consommée vaut 2 2 alors: P= 1/2 C Vc Fm o P est la consommation par dm, C 2 est la capacité par dm, Vc est la tension de modulation des colonnes et Fm la fréquence effective de modulation des signaux de colonne.5 Dans le cas particulier d'un affichage d'un fond uniformément gris obtenu par une méthode de modulation de durée, la fréquence Fm est égale à deux fois la fréquence Fl de balayage des lignes et la consommation capacitive est alors maximum En pratique, 2 pour une capacité de 30 p F/mm, une tension modulée sur les colonnes de 30 V et une fréquence Fl de balayage des lignes de 30 k Hz, on arrive à une consommation de 8 2 W/dm Les écrans électroluminescents du type ACTFEL utilisent une fine couche de matériau électrolumines- cent intercalée entre des électrodes lignes et des électrodes colonnes Ce type d'écran est notamment décrit dans l'article "Display Drive Handbook" édition 1984 de la société Texas Instruments, "The AC Thin Film
Electroluminescent Display", p 2-43 à 2-49.
D'après cet article, la séquence d'adressage de chaque ligne est la suivante: 1) Pendant le temps de sélection d'une ligne, le potentiel de la ligne que l'on adresse est d'abord porté à un potentiel V, les potentiels des colonnes neg étant portés selon l'information à afficher à +Vc ou à 0. 2) Le temps de sélection comporte une deuxième phase pendant laquelle les potentiels de la
ligne sélectionnée et de l'ensemble des colonnes sont ramenés à 0.
3) On passe ensuite à l'adressage de la ligne suivante.
La ligne précédemment sélectionnée passe en état haute impédance, noté HZ, et le potentiel de la
ligne est alors flottant.
Ce principe de "lignes flottantes" est déjà largement utilisé pour l'adressage d'écrans électroluminescents qui rencontrent des problèmes de consommation électrique similaires à ceux des écrans cathodoluminescents (cf J P Budin, "Principes d'adressage des écrans matriciels" Séminaires de
formation générale en visualisation Visu 90).
La transposition directe de ce mode de commande aux écrans à micropointes pourrait être possible et intéressant du point de vue de la consommation capacitive Toutefois, par rapport au mode de commande généralement utilisé dans les écrans cathodoluminescents (potentiel de non sélection de ligne imposé), elle se traduirait par une perte importante de luminence En effet, les temps pendant lesquels les lignes seraient ramenées à zéro serait
pris sur le temps d'adressage de la ligne sélectionnée.
Or, dans le cas particulier des écrans à micropointes,
la luminence est directement proportionnelle au temps d'adressage.
La demande des utilisateurs allant vers des écrans toujours plus complexes, il faut pouvoir toujours mieux utiliser les temps d'adressage et donc,
en priorité éliminer les temps morts.
Pour les écrans à micropointes, un temps de décharge est nécessaire après chaque sélection de ligne En effet, dans ce type d'écran, toute tension dépassant la tension seuil se traduit immédiatement par30 l'émission d'électrons au niveau des pointes et donc de lumière au niveau de la face avant (phénomène de cathodoluminescence) Or la sélection d'une ligne s'opère en portant celle-ci à un potentiel proche du seuil, le potentiel colonne traduisant l'information à
afficher.
Ayant ainsi imposé ce potentiel à l'armature ligne (première borne) de la capacité ligne-colonne, si on se contentait simplement "d'ouvrir l'interrupteur", le potentiel de cette ligne ne varierait pas instantanément pour rendre la ligne non sélectionnée mais retournerait au contraire très lentement vers le potentiel moyen des colonnes En conséquence, par addition des potentiels colonnes destinés aux lignes suivantes, il y aurait une succession d'émissions parasites Le multiplexage n'est alors pas possible dans ces conditions Il apparaît donc absolument nécessaire de décharger la ligne immédiatement après
son temps de sélection.
Le temps de décharge correspond en fait au temps nécessaire à l'écoulement de toutes les charges
stockées dans la ligne précédemment adressée.
Une simple impulsion de durée quasi négligeable devant le temps de sélection n'est pas envisageable pour résoudre ce problème En effet, il ne suffit pas de porter l'électrode ligne au potentiel désiré, mais il faut aussi éliminer toutes les charges stockées dans le "réservoir" constitué par la ligne à charges réparties, formée par l'électrode ligne (de résistivité non nulle) couplée à son réseau de capacités ligne-colonnes, la deuxième borne de ces capacités étant respectivement reliée à une forte résistance (couche résistive disposée entre les micropointes et l'électrode colonne correspondante) En pratique, le temps nécessaire à l'évacuation des
charges est supérieur à la dizaine de microsecondes.
L'invention a justement pour objet un écran d'affichage matriciel du type multiplexé et son procédé de commande permettant notamment de remédier à l'inconvénient mentionné ci-dessus; c'est-à- dire permettant de réduire la consommation capacitive sans
réduire le temps utile d'adressage.
Pour l'essentiel, la consommation capacitive d'un écran matriciel est doe aux charges et décharges des capacités situées entre les lignes et les colonnes non sélectionnées. Les moments de non sélection des lignes ne devant apporter aucune contribution à l'affichage, les inventeurs ont envisagés de libérer les électrodes lignes non sélectionnées en les mettant dans un état dit de haute impédance afin qu'aucun courant ne circule entre les colonnes et ces lignes Ceci n'est toutefois acceptable que, si à tout moment, leur différence de potentiel avec les colonnes reste inférieure au seuil
d'émission des électrons.
Aussi, l'invention a pour objet un écran d'affichage matriciel du type multiplexé comportant n électrodes lignes et m électrodes colonnes croisées pour véhiculer des signaux de commande, N circuits de commande de lignes pour commander successivement les n électrodes lignes, avec N et m entiers > 2, le circuit de commande de l'électrode ligne Li, avec i entier tel que 1 <i<n, comportant des moyens pour appliquer sur l'électrode ligne Li un potentiel de sélection pendant un premier temps de sélection puis un potentiel de décharge pendant au moins une partie d'un second temps de sélection d'au moins une autre électrode ligne et pour mettre en haute impédance l'électrode ligne Li en dehors du premier temps de sélection et de ladite partie du second temps de sélection, des circuits de30 commande de colonnes pour appliquer simultanément sur les m électrodes colonnes pendant le premier temps de sélection des potentiels appropriés à l'affichage des
informations de la ligne Li.
L'invention a aussi pour objet un procédé de commande de cet écran matriciel qui se caractérise en ce qu'on effectue, successivement pour les N électrodes lignes de l'écran les étapes suivantes: appliquer sur une électrode ligne Li, avec i entier tel que 1 <i<n, un potentiel de sélection pendant un premier temps de sélection, suivi d'un potentiel de décharge pendant au moins une partie d'un second temps de sélection d'au moins une autre électrode ligne puis mettre l'électrode ligne Li en haute impédance en dehors du premier temps de sélection et de ladite partie du second temps de sélection; appliquer sur les m électrodes colonnes pendant le premier temps de sélection des potentiels appropriés à l'affichage des informations de la ligne Li. L'écran de l'invention permet une réduction importante de la consommation électrique en fonction de l'image à afficher En particulier, on constate que: dans le cas d'une transition o l'on passe d'une ligne noire à une ligne blanche la consommation capacitive qui était maximum dans l'art antérieur, devient nulle en ligne flottante; en revanche, dans le cas d'une transition o l'on passe d'une ligne contenant autant de points noirs que de points blancs à une ligne du même type, mais en inversant chaque pixel, la consommation qui était aussi maximum dans l'art antérieur reste inchangée. La décharge de la ligne sélectionnée ou adressée peut s'opérer simplement par l'utilisation, au niveau de l'étage de sortie des circuits de commande
des lignes, de circuits de type push-pull.
Bien que parfaitement adaptée aux écrans cathodoluminescents, l'invention s'applique aussi aux écrans électroluminescents utilisant un ou plusieurs matériaux électroluminescents intercalés entre les
électrodes lignes et les électrodes colonnes, par exemple du type ACTFEL.
D'autres caractéristiques et avantages de l'invention ressortiront mieux de la description qui va
suivre, donné à titre illustratif et non limitatif, en référence aux figures annexées, dans lesquelles la figure 1 est une vue schématique et partielle d'un écran d'affichage conforme à l'invention, 10 la figure 2 donne les différents signaux appliqués aux lignes et colonnes de l'écran de l'invention, la figure 3 est un mode particulier de réalisation des circuits de commande de lignes de l'écran de l'invention, la figure 4 est une variante de réalisation des circuits commande de lignes de l'écran de l'invention, les figures 5 et 6 sont des variantes de
réalisation du circuit d'entrée de chaque circuit de commande d'une ligne de l'invention.
L'écran d'affichage représenté sur la figure 1 est un écran matriciel cathodoluminescent pour un affichage noir et blanc Cet écran comporte de façon connue deux parois transparentes 4 et 6 situées en regard l'une de l'autre, normalement assemblées de façon étanche La paroi inférieure 6 est pourvue d'électodes colonnes 8 parallèles entre elles, jouant le rôle de cathodes, et d'électrodes lignes 1030 parallèles entre elles, jouant le rôle de grilles, placées au-dessus des électrodes colonnes et perpendiculairement à celles-ci Une couche 12 électriquement isolante interposée entre les électrodes
8 et 10 assure leur isolement électrique.
A chaque croisement d'une électrode ligne et d'une électrode colonne correspond un point élémentaire
d'affichage ou pixel 14.
Les électrodes colonnes 8 portent des micropointes 16 faites d'un matériau émetteur d'électrons, au niveau des pixels En regard de ces micropointes 16, la couche isolante 12 et les électrodes lignes 10 sont percées de trous 18 d'o
émergent les micropointes.
La paroi supérieure 4 de l'écran est pourvue d'une couche conductrice continue 20 jouant le rôle d'anode Celle-ci est recouverte d'une couche 22 réalisée en un matériau émettant de la lumière lorsqu'il est soumis à un bombardement électronique
provenant des micropointes 16.
L'émission d'électrons par les micropointes 16 est réalisée en polarisant simultanément les cathodes 8, les grilles 10 et l'anode 20 L'anode est portée au potentiel le plus élevé, noté VA (généralement entre 200 et 600 V) et les cathodes 8 sont commandées simultanément à chaque adressage ligne à
l'aide d'un circuit de commande 24 de type connu.
Ce circuit 24 délivre une tension +Vc ou -Vc, telle que représentée sur la figure 2 dans le cas d'un affichage en noir et blanc, le potentiel + Vc étant destiné à l'affichage d'un point noir alors que le potentiel - Vc étant destiné à l'affichage d'un point blanc Dans le cas d'un affichage à plusieurs niveaux de gris ou analogique on peut utiliser les signaux décrits dans le document de T Leroux et al cité
précédemment.
L'originalité de l'invention réside dans le circuit de commande des lignes de cet écran, le reste étant conforme à l'art antérieur Le synoptique général du circuit de commande des lignes de l'écran est
représenté aussi sur la figure 1.
A chaque électrode ligne Li (o i est un nombre entier allant de 1 à N si N est le nombre total d'électrodes lignes) correspond un circuit de commande 26 i relié à une horloge CP pour l'adressage séquentiel des lignes, à une source d'alimentation électrique délivrant un potentiel Vls de sélection de ligne et à une source d'alimentation électrique délivrant un
potentiel Vd de décharge de ligne.
Conformément à l'invention on applique, pendant le temps de sélection de la ligne Li le
potentiel de sélection Vls représenté sur la figure 2.
Pendant ce temps de sélection, on applique sur les colonnes des potentiels appropriés à l'affichage des informations sur la ligne Li, soit le potentiel -Vc ou +Vc selon que l'on veut afficher un état allumé ou un
état éteint sur les pixels de la ligne Li.
On effectue ensuite la décharge de la ligne Li précédemment sélectionnée en la portant au potentiel
Vd de décharge Ce potentiel Vd de décharge est <-Vc.
Il est appliqué sur la ligne Li pendant une partie au moins du temps de sélection de la ligne Li+ 1 et donc de l'application de la tension Vls de sélection sur la
ligne Li+ 1.
Sur la figure 2, on a représenté un potentiel Vd appliqué pendant tout le temps de sélection de la
ligne Li+ 1.
Après la décharge de la ligne Li celle-ci est mise en haute impédance (HZ) pendant tout le temps de non sélection de la ligne Li Le potentiel Vlns de non sélection est fixé par couplage capacitif avec les colonnes et peut donc varier selon la proportion des
pixels allumés de la ligne sélectionnée.
Du point de vue du chronogramme des temps (figure 2) on voit que, dans l'invention, la décharge de la ligne Li précédemment sélectionnée se fait en temps "masqué" pendant la sélection de la ligne en court Li+ l La luminescence de l'écran est donc équivalente à celle obtenue avec un retour ligne en
potentiel imposé.
Les circuits de commande 261-26 N doivent pouvoir imposer un potentiel positif de sélection Vls ou un potentiel de décharge Vd sur les lignes adressées
et ensuite un état de haute impédance, noté HZ.
Ceci peut être obtenu, comme représenté sur la figure 3, à l'aide d'un étage de sortie 28 i comprenant (pour chaque circuit 26 i) un circuit de type push-pull classique, pouvant être réalisé à l'aide de transistors MOS ou bipolaires et des moyens logiques
pour pouvoir commander ces transistors.
On note Tli et T 2 i les deux transistors du système push-pull 28 i de la ligne Li Tli est rélié d'une part à une source d'alimentation apte à délivrer le potentiel de sélection Vls et d'autre part à T 2 i et à la ligne Li, et T 2 i est par ailleurs relié à une source d'alimentation apte à délivrer le potentiel de
décharge Vd.
La sélection de la ligne Li se fait en ouvrant le transistor T 2 i et en fermant le transistor Tli La décharge de la ligne Li s'effectue en ouvrant le transistor Tli et en fermant le transistor T 2 i La mise en haute impédance est réalisée en ouvrant simultanément les transistors Tli et T 2 i de la ligne Li - Ce type de commande peut être réalisé à l'aide d'un circuit d'entrée du type registre à décalage 30 comportant n+ 1 bascules 321-32 n+ 1 pour piloter les N circuits de sortie 281 à 28 N des N lignes
de l'écran.
Selon l'invention, le registre à décalage 30 possède une entrée série de données D, une entrée d'horloge CP et n+l sorties parallèles Q 1-Qn+l La bascule de rang i ( 32 i) est reliée au travers d'un inverseur 34 i et d'un premier translateur de niveau 36 i au transistor Tli, tandis que le transistor T 2 i est relié, soit directement, soit au travers d'un second translateur de niveau 38 i, à la bascule de rang i+ 1 et
donc à la sortie Qi+ 1 de la bascule 32 i+ 1.
Par ailleurs, le registre doit comporter un étage de plus que le nombre de circuits de sortie des lignes Cet étage disposé en bout du regitre à décalage permet de compléter la commande du dernier circuit de sortie. En pratique, il faut pouvoir garantir la non conduction simultanée des transistors Tli et T 2 i quel que soit les états des bascules Un moyen possible pour parvenir à ce résultat est l'adjonction d'une porte "ET", de référence 40 i, ayant pour entrées la sortie de la bascule de rang i et la sortie de la bascule de rang i+ 1, et agissant ainsi comme validation pour le
translateur 38 i du transistor de T 2 i.
A chaque front montant d'horloge CP, l'information présente sur l'entrée D du registre à décalage 30 est chargée dans la première position du registre (ou première bascule) et toute les données contenues dans le registre sont décalées d'une bascule à l'autre; on opère en début de trame (ou d'image) en positionnant un niveau logique " 1 " sur D, puis un niveau logique " O " pour tous les coups d'horloge suivant On obtient ainsi la circulation d'un seul état " 1 " dans toute les positions du registre, correspondant à la sélection successive de toutes les lignes de l'écran. Etant donné que les données du registre à décalage 30 correspondent à " 1 " pour la ligne sélectionnée et à " O " pour les lignes non sélectionnées, on utilise avantageusement un inverseur 34 i entre l'étage 32 i et le transistor Tli, étant bien entendu que d'autres circuits logiques peuvent être utilisés pour commander les transistors De même, on pourrait utiliser un " O "logique pour la ligne sélectionnée et un " 1 " logique pour les lignes non sélectionnées, et par conséquent, des moyens logiques
adaptés à ce type de commande des transistors.
La présence d'un " 1 " logique sur la sortie Qi de la bascule 32 i impose un " O " logique après l'inverseur 34 i associé et le premier translateur de niveau 36 i porte la grille du transistor Tli à un potentiel Vls-Vth tel qu'il permette la conduction du transistor (interrupteur 28 i fermé sur Vls: ligne Li à Vls), o Vth est une tension grille-source supérieure
au seuil de conduction du transistor de commande Tli.
Dans le même temps, le niveau logique " 1 " de la bascule 32 i de rang i est présenté à la porte "ET" i-1 de l'étage de rang (i-1) du registre, la bascule 32 i-1 étant normalement à " O "; on trouve un " 1 " logique après son inverseur 34 i-1 et devant la deuxième entrée de la porte "ET" 40 i-1 qui transmet ainsi un " 1 " logique au translateur 38 i-1 de tension du transistor T 2 i-1,imposant par la même à la grille de ce transistor une tension Vd+Vth telle qu'elle permette la conduction du transistor T 2 i-1 (interrupteur 28 i fermé
sur Vd: ligne Li-1 à Vd).
Par ailleurs, la porte "ET" 40 i validant le transistor T 2 i impose un niveau logique " O " pour ce transistor et le translateur de tension 38 i impose donc à la grille du transistor T 2 i la tension Vd qui bloque le transistor T 2 i (interrupteur 28 i ouvert, l'état de
la ligne Li n'est pas imposé par le transistor T 2 i).
L'impulsion d'horloge suivante sur l'entrée CP du registre 30 décale le niveau logique " 1 " de la bascule 32 i à la bascule 32 i+ 1 et on obtient un état " O " sur la sortie Qi de la bascule 32 i; un nouveau coup d'horloge décalant encore les données, on trouve alors des niveaux logique "O" sur les sorties Qi et5 Qi+ 1 des bascules 32 i et 32 i+ 1, et ainsi de suite Le comportement de l'ensemble est résumé dans le tableau
suivant pour la bascule 32 i.
________________________________________________
l Indice des temps j 1 j j+l j+ 2 _ I Qi O | O O _
| A O 1 01 1
Ià________Ià___I à___Ià___Ià_ _I
| C | 1 00 1 O | 1 1 | O 01
IG 1 Grille de Tli Vls IV Ls-Vthl Vls | Vls | |G 2 Grille de T 2 i |Vd | Vd |Vd+Vth| Vd | | Tli louvertl fermé Iouvertlouvertl
Iàà à I àà
I T 2 i |ouvert|ouvert Ifermé Ifermé I -Sortie L e L 1 HZ 1 d 1 HZ
Tj correspond au temps qui s'écoule entre deux coups d'horloge CP avec j allant de 1 à n.
A, C représentent respectivement les entrées des translateurs 36 i et 38 i du circuit de sortie 28 i et B représente l'entrée de la porte ET 40 i connectée à la
bascule 32 i+ 1.
Si la tension de décharge Vd est égale à la "masse logique" du circuit, la sortie de rang i+ 1 du registre 30 est effectivement reliée directement à la grille du transistor T 2 via la porte "ET" 40 i (à un35 temps de retard près réalisé par des moyens classiques, destiné à éviter la conduction simultanée des deux transistors Tli et T 2 i de l'étage de sortie i) Dans le cas contraire, un étage de translation 38 i de niveau logique doit être inséré.5 L'adressage des lignes, tel que l'on balaye une parité (i= 2, 4, 6), puis l'autre (i= 1, 3, 5) est parfois intéressante; cette configuration s'applique bien sûr dans le cas d'une source vidéo entrelacée, mais peut aussi être moins pénalisante du10 point de vue de la consommation électrique pour l'affichage de certains types d'images (gris
pointillistes par exemple).
La réalisation pratique d'un tel balayage s'obtient, sur la base du circuit précédemment décrit, comme représenté sur la figure 4, en utilisant deux demi-registres à décalage 42 et 44 ayant chacun une entrée de donnée Da et Db Les sorties Q 2-Q 2 k et Q 1- Q 2 k-1 respectivement de ces demi-registres à décalage 42 et 44 restent couplées à leurs étages de sortie, mais ces sorties, celles issues des registres pairs et celles issues des registres impairs, doivent être intercalées. Dans ces conditions, le demi- registre à décalage 42 est associé à la logique combinatoire 33 2 k (inverseurs et portes ET) et aux circuits de sortie 282 k comprenant des circuits de type push-pull associés 2 k aux lignes 2 k (o k prend les valeurs de 1 à n/2) De même, le demi-registre 44 est associé à la logique combinatoire 332 k-1 (inverseurs, et portes ET) et aux30 circuits de sortie 28 des lignes L 2 k-1 2 k-1
La description précédente correspondait à un temps de décharge de la ligne Li égale au temps de
sélection de la ligne Li+l Il est toutefois possible, conformément à l'invention, d'utiliser un temps de35 décharge différent de celui du temps de sélection de la
ligne suivante.
Les figures 5 et 6 montrent respectivement une modification de la logique combinatoire des figures 3 et 4 dans le cas d'un temps de décharge de la ligne Li plus court que le temps de sélection de la ligne suivante et dans le cas d'un temps plus long que le
temps de sélection de la ligne suivante.
Pour un temps plus court, on applique un signal ED qui opère de façon identique sur toutes les portes 40 i Ce signal appliqué séquentiellement sur les lignes Li valide le temps de décharge et permet ainsi d'ajuster sa durée entre O et le temps de sélection de
la ligne suivante.
En effet, par rapport au schéma de la figure 3, le point C en entrée du translateur 38 i ne peut être qu'à 1, ce qui impose la conduction du transistor T 2 i et donc la décharge, que si le signal ED est également à 1. Pour des écrans (cathodoluminescents ou autres) qui nécessiteraient des temps de décharge supérieurs aux temps de sélection ligne, on peut utiliser une variante du circuit logique qui permettrait de valider, pour la décharge d'une ligne,
les temps de sélection de plusieurs lignes suivantes.
Ceci peut être obtenu en utilisant un OU logique 42 i pour la ligne Li, placé avant l'entrée B de la porte 40 i, relié à plusieurs des étages de sortie
32 i+ 1, 32 i+ 2 par exemple du registre à décalage 30.
Le mode de commande proposé s'applique bien évidemment dans Le cas d'un affichage à niveau de gris
(qu'il soit de type numérique ou analogique).
Différentes teintes de gris peuvent être obtenues en modulant la durée et l'amplitude des signaux colonnes; pour éviter des émissions lumineuses parasites, il faut
que V reste la plus basse tension utilisée.
d Par rapport à un adressage avec le potentiel de non sélection ligne imposé, on voit que l'excursion
de tension ligne doit être importante puisqu'elle doit recouvrir complètement l'excursion colonnes (c'est-à-5 dire Vd<-Vc et Vls <Vs+Vc, Vs correspondant à un près au seuil d'émission.
L'application à la couleur est évidente, et sans problème spécifique En effet, la trichromie s'obtient soit par un balayage successif de trois couleurs (rouge, vert, bleu) par multiplexage de tensions d'anodes, soit par un triplement des commandes cathodes Elle n'a donc pas d'incidence spécifique sur le mode de balayage ligne En particulier, on peut utiliser le système de trois anodes par pixel15 respectivement pour le rouge, le vert et le bleu avec connexion des anodes de même couleur entre elles et le
procédé de commande de ces anodes tels que décrits dans le document EP-A-349 425.
Claims (7)
1 Ecran d'affichage matriciel du type multiplexé comportant N électrodes lignes ( 10) et m électrodes colonnes ( 8) croisées pour véhiculer des signaux de commande, N circuits de commande ( 26 i) de lignes pour commander successivement les N électrodes lignes, avec N et m entiers > 2, le circuit de commande de l'électrode ligne Li, avec i entier tel que 1 <i<n, comportant des moyens pour appliquer sur l'électrode ligne Li un potentiel de sélection (Vls) pendant un premier temps de sélection puis un potentiel de décharge (Vd) pendant au moins une partie d'un second temps de sélection d'au moins une autre électrode ligne (Li+ 1) et pour mettre en haute impédance l'électrode ligne Li en dehors du premier temps de sélection et de ladite partie du second temps de sélection, des circuits de commande ( 24) de colonnes pour appliquer simultanément sur les m électrodes colonnes pendant le premier temps de sélection des potentiels (-Vc, +Vc)
appropriés à l'affichage des informations de la ligne Li.
2 Ecran selon la revendication 1, caractérisé en ce que lesdits moyens comportent un circuit de sortie comprenant un circuit de type push-25 pull ( 28 i) connecté directement à l'électrode ligne Li, à une source d'alimentation apte à fournir le potentiel de sélection (Vls) et à une source d'alimentation apte
à fournir le potentiel de décharge (Vd).
3 Ecran selon la revendication 1 ou 2, caractérisé en ce que lesdits moyens comportent un circuit d'entrée ( 30) constitué d'un registre à
décalage de n+l bascules ( 32 i) pour piloter les n circuits de sortie ( 28 i) connectés chacun à une électrode ligne (Li).
4 Ecran selon l'une quelconque des
revendications 1 à 3, caractérisé en ce qu'il comprend
en outre au moins une anode cathodoluminescente ( 20), des micropointes ( 16) émettrices d'électrons supportées par les électrodes colonnes, les électrodes lignes reposant sur les électrodes colonnes et isolées de celles-ci étant alors perforées en regard des micropointes. Ecran selon la revendication 3, caractérisé en ce que lesdits moyens comportent des portes "ET" ( 40 i) connectée entre le circuit d'entrée
( 30) et chaque circuit de sortie ( 28 i).
6 Ecran selon l'une quelconque des
revendications 3 à 5, caractérisé en ce que lesdits
moyens comportent un circuit "OU" ( 42 i) entre le circuit d'entrée ( 30) et chaque circuit de sortie ( 28 i) afin que le potentiel de décharge soit appliqué sur la ligne Li pendant un temps supérieur au temps de
sélection d'une ligne.
7 Ecran selon l'une quelconque des
revendications 3 à 6, caractérisé en ce qu'au moins un
circuit translateur ( 36 i, 38 i) est prévu dans chaque
circuit de sortie ( 28 i).
8 Procédé de commande d'un écran d'affichage matriciel du type multiplexé comportant N électrodes lignes (Li) et m électrodes colonnes ( 8) croisées pour véhiculer des signaux de commande, dans lequel les n lignes (Li) sont sélectionnées successivement, N et m étant des entiers > 2, caractérisé en ce qu'on effectue, successivement pour les N électrodes lignes de l'écran, les étapes suivantes: appliquer sur une électrode ligne Li, avec i entier tel que 1 <i<n, un potentiel de sélection (V Is) pendant un premier temps de sélection, suivi d'un potentiel de décharge (Vd) pendant au moins une partie d'un second temps de sélection d'au moins une autre électrode Ligne (Li+ 1) puis mettre l'électrode ligne Li en haute impédance en dehors du premier temps de sélection et de ladite partie du second temps de sélection; appliquer sur les m électrodes colonnes ( 8) pendant le premier temps de sélection des potentiels (+Vc, -Vc) appropriés à l'affichage des
informations de la ligne Li.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9213661A FR2698201B1 (fr) | 1992-11-13 | 1992-11-13 | Ecran d'affichage matriciel du type multiplexe et son procédé de commande. |
| EP93402744A EP0597772B1 (fr) | 1992-11-13 | 1993-11-09 | Ecran d'affichage matriciel du type multiplexé et son procédé de commande |
| DE69310319T DE69310319T2 (de) | 1992-11-13 | 1993-11-09 | Multiplexbetriebener Matrixbildschirm und Steuerverfahren dafür |
| JP28535393A JP3771285B2 (ja) | 1992-11-13 | 1993-11-15 | マルチプレックス マトリクス ディスプレイ スクリーン |
| US08/430,187 US5600343A (en) | 1992-11-13 | 1995-04-27 | Multiplexed matrix display screen and its control process |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9213661A FR2698201B1 (fr) | 1992-11-13 | 1992-11-13 | Ecran d'affichage matriciel du type multiplexe et son procédé de commande. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2698201A1 true FR2698201A1 (fr) | 1994-05-20 |
| FR2698201B1 FR2698201B1 (fr) | 1994-12-16 |
Family
ID=9435509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9213661A Expired - Fee Related FR2698201B1 (fr) | 1992-11-13 | 1992-11-13 | Ecran d'affichage matriciel du type multiplexe et son procédé de commande. |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5600343A (fr) |
| EP (1) | EP0597772B1 (fr) |
| JP (1) | JP3771285B2 (fr) |
| DE (1) | DE69310319T2 (fr) |
| FR (1) | FR2698201B1 (fr) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7116291B1 (en) | 1999-09-09 | 2006-10-03 | Hitachi, Ltd. | Image display and method of driving image display |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6069598A (en) * | 1997-08-29 | 2000-05-30 | Candescent Technologies Corporation | Circuit and method for controlling the brightness of an FED device in response to a light sensor |
| GB2329740A (en) * | 1997-09-30 | 1999-03-31 | Sharp Kk | A display device and a method of driving a display device |
| FR2786597B1 (fr) * | 1998-11-27 | 2001-02-09 | Pixtech Sa | Adressage numerique d'un ecran plat de visualisation |
| KR100434535B1 (ko) * | 1998-12-14 | 2004-09-18 | 삼성에스디아이 주식회사 | 전계 방출 표시소자의 구동방법 |
| JP2000305521A (ja) * | 1999-04-16 | 2000-11-02 | Matsushita Electric Ind Co Ltd | 表示装置の駆動方法及び表示装置 |
| JP2001188507A (ja) * | 1999-12-28 | 2001-07-10 | Futaba Corp | 蛍光発光型表示器及び蛍光発光型表示装置 |
| JP3915400B2 (ja) * | 2000-11-28 | 2007-05-16 | 株式会社日立製作所 | 画像表示装置及び画像表示装置の駆動方法 |
| KR100430085B1 (ko) * | 2001-05-16 | 2004-05-03 | 엘지전자 주식회사 | 평판 디스플레이 패널 및 그 구동방법 |
| JP5191075B2 (ja) * | 2001-08-30 | 2013-04-24 | ラピスセミコンダクタ株式会社 | 表示装置、表示装置の駆動方法、及び表示装置の駆動回路 |
| FR2832537B1 (fr) * | 2001-11-16 | 2003-12-19 | Commissariat Energie Atomique | Procede et dispositif de commande en tension d'une source d'electrons a structure matricielle, avec regulation de la charge emise |
| US8400435B2 (en) * | 2002-06-22 | 2013-03-19 | Entropic Communications, Inc. | Circuit arrangement for a display device which can be operated in a partial mode |
| JP5126276B2 (ja) * | 2003-02-17 | 2013-01-23 | 株式会社日立製作所 | 画像表示装置 |
| JP2004272213A (ja) * | 2003-02-17 | 2004-09-30 | Hitachi Ltd | 画像表示装置 |
| KR100666549B1 (ko) * | 2003-11-27 | 2007-01-09 | 삼성에스디아이 주식회사 | 유기전계 발광표시장치 및 그의 구동방법 |
| KR100589324B1 (ko) | 2004-05-11 | 2006-06-14 | 삼성에스디아이 주식회사 | 발광 표시 장치 및 그 구동 방법 |
| KR100624317B1 (ko) * | 2004-12-24 | 2006-09-19 | 삼성에스디아이 주식회사 | 주사 구동부 및 이를 이용한 발광 표시장치와 그의 구동방법 |
| KR100645700B1 (ko) | 2005-04-28 | 2006-11-14 | 삼성에스디아이 주식회사 | 주사 구동부 및 이를 이용한 발광 표시장치와 그의 구동방법 |
| US7916112B2 (en) | 2005-10-19 | 2011-03-29 | Tpo Displays Corp. | Systems for controlling pixels |
| EP1777688B1 (fr) * | 2005-10-21 | 2014-08-27 | InnoLux Corporation | Systèmes de contrôle des pixels |
| FR2907959B1 (fr) | 2006-10-30 | 2009-02-13 | Commissariat Energie Atomique | Procede de commande d'un dispositif de visualisation matriciel a source d'electrons a consommation capacitive reduite |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0197742A2 (fr) * | 1985-04-03 | 1986-10-15 | Nortel Networks Corporation | Adressage de cellules à cristaux liquides |
| EP0249954A2 (fr) * | 1986-06-17 | 1987-12-23 | Fujitsu Limited | Circuit de commande pour un dispositif d'affichage en forme de matrice |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3806760A (en) * | 1969-04-17 | 1974-04-23 | S Shimada | Electron tube |
| GB1340456A (en) * | 1972-02-08 | 1973-12-12 | Mullard Ltd | Cathode ray display device |
| US4652872A (en) * | 1983-07-07 | 1987-03-24 | Nec Kansai, Ltd. | Matrix display panel driving system |
| US5015912A (en) * | 1986-07-30 | 1991-05-14 | Sri International | Matrix-addressed flat panel display |
| JPH0693615B2 (ja) * | 1988-05-16 | 1994-11-16 | 株式会社東芝 | ドライバ回路 |
-
1992
- 1992-11-13 FR FR9213661A patent/FR2698201B1/fr not_active Expired - Fee Related
-
1993
- 1993-11-09 DE DE69310319T patent/DE69310319T2/de not_active Expired - Fee Related
- 1993-11-09 EP EP93402744A patent/EP0597772B1/fr not_active Expired - Lifetime
- 1993-11-15 JP JP28535393A patent/JP3771285B2/ja not_active Expired - Fee Related
-
1995
- 1995-04-27 US US08/430,187 patent/US5600343A/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0197742A2 (fr) * | 1985-04-03 | 1986-10-15 | Nortel Networks Corporation | Adressage de cellules à cristaux liquides |
| EP0249954A2 (fr) * | 1986-06-17 | 1987-12-23 | Fujitsu Limited | Circuit de commande pour un dispositif d'affichage en forme de matrice |
Non-Patent Citations (2)
| Title |
|---|
| SID INTERNATIONAL SYMPOSIUM 1988 - DIGEST OF TECHNICAL PAPERS 24 Mai 1988, ANAHEIM (CA) - USA pages 31 - 34 , XP41810 S.A.STEINER ET AL. 'High-Performance Column Driver for Gray-Scale TFEL Displays' * |
| SID INTERNATIONAL SYMPOSIUM 1991 - DIGEST OF TECHNICAL PAPERS Mai 1991, PLAYA DEL REY (CA) - USA pages 437 - 439 T.LEROUX ET AL. 'Microtips Display Addressing' * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7116291B1 (en) | 1999-09-09 | 2006-10-03 | Hitachi, Ltd. | Image display and method of driving image display |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69310319T2 (de) | 1997-11-20 |
| EP0597772B1 (fr) | 1997-05-02 |
| US5600343A (en) | 1997-02-04 |
| JP3771285B2 (ja) | 2006-04-26 |
| JPH06208340A (ja) | 1994-07-26 |
| DE69310319D1 (de) | 1997-06-05 |
| FR2698201B1 (fr) | 1994-12-16 |
| EP0597772A1 (fr) | 1994-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0597772B1 (fr) | Ecran d'affichage matriciel du type multiplexé et son procédé de commande | |
| EP0635819B1 (fr) | Procédé et dispositif de commande d'un écran fluorescent à micropointes | |
| FR2738654A1 (fr) | Procede de pilotage pour un affichage plasma permettant un affichage d'echelle de gris ameliore et affichage plasma correspondant | |
| FR2683365A1 (fr) | Dispositif d'affichage a panneau plat a emission de champ et circuit de compensation d'irregulatites utilisable dans un tel dispositif d'affichage. | |
| FR2708380A1 (fr) | Dispositif d'affichage d'images et circuit de commande associé. | |
| EP3079142B1 (fr) | Procédé d'affichage d'images sur un écran matriciel | |
| FR2772502A1 (fr) | Procede de compensation des differences de remanence des luminophores dans un ecran de visualisation d'images | |
| EP0236198A1 (fr) | Ecran d'affichage à matrice active permettant l'affichage de niveaux de gris | |
| EP0485285B1 (fr) | Dispositif électrooptique bistable, écran comportant un tel dispositif et procédé de mise en oeuvre de cet écran | |
| FR2889763A1 (fr) | Afficheur matriciel a affichage sequentiel des couleurs et procede d'adressage | |
| EP1958182A1 (fr) | System video comprenant un afficheur matriciel a cristaux liquides a procede d adressage ameliore | |
| FR2691568A1 (fr) | Procédé d'affichage de différents niveaux de gris et système de mise en Óoeuvre de ce procédé. | |
| FR2739712A1 (fr) | Procede et appareil de modulation de niveaux de gris d'un affichage matriciel | |
| FR2786021A1 (fr) | Panneau d'affichage plasma et methode de commande de celui-ci | |
| EP2084698B1 (fr) | Procede de commande d'un dispositif de visualisation matriciel a source d'electrons a consommation capacitive reduite | |
| EP1958183B1 (fr) | Afficheur matriciel séquentiel couleur à cristaux liquides | |
| EP1677277B1 (fr) | Procédé de commande d'un écran de visualisation matriciel | |
| WO2002048993A1 (fr) | Dispositif d'ecran video numerique | |
| EP2008263B1 (fr) | Procede de commande d'un dispositif de visualisation matriciel a source d'electrons | |
| EP0747875B1 (fr) | Procédé de commande d'écran plat de visualisation | |
| EP0692780A1 (fr) | Dispositif de visualisation à cristaux liquides, à matrice active et à contre-électrode fractionnee | |
| FR2786597A1 (fr) | Adressage numerique d'un ecran plat de visualisation | |
| FR2769114A1 (fr) | Simplification de l'adressage d'un ecran a micropointes | |
| FR2790861A1 (fr) | Dispositif d'attaque pour dispositif luminescent a emission par effet de champ | |
| FR2760283A1 (fr) | Procede et dispositif de reglage des coordonnees chromatiques d'un ecran plat de visualisation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20080930 |