JP2010508540A - 低容量消費の電子源を有するマトリックス表示装置の駆動方法 - Google Patents

Abstract

電子源を備えた表示装置を駆動して、２つの系列（Ｆ１、Ｆ２）に分配された階調を表示する方法。表示装置には、１つ又は複数の行及び１つ又は複数の列が含まれる。中間電位（Ｖｋ１）が、第１電位（Ｖｃｏｍ）と第２電位（Ｖｋ２）との間で利用可能である。第１系列（Ｆ１）の階調を表示する場合、列の電圧は、行選択期間（Ｔｌ）の開始直後から中間電位（Ｖｋ１）と第２電位（Ｖｋ２）との間でパルス変調される。第２系列（Ｆ２）の階調を表示する場合、列の電圧は、中間電位（Ｖｋ２）と第１電位（Ｖｃｏｍ）との間でパルス変調され、行選択期間（Ｔｌ）の所定の瞬間から始まる。

Description

本発明は、１つ又は複数の電子源が設けられ、異なる階調を有する画像を表示することが可能なマトリックス表示装置を駆動する方法に関する。表示される画像は、白黒又はカラーであってよく、後者の場合、表現≪階調≫は、中間調色を意味する。黒色及び白色は、階調に含まれる。

電子源を備えた表示装置には、フラットパネル表示装置の分野での用途がある。これら様々な種類の表示装置は、それらの電子源の種類に応じて存在する。例えば、フィールド効果マイクロドットカソードは、文献［１］に述べられたように、フィールド効果ナノギャップ源は、参照文献［２］に述べられたように、グラファイト又はダイヤモンド炭素タイプのプレーナ電子源は、参照文献［３］に述べられたように公知である。これらの４つの参照文献は、本背景技術の末尾にある。

図１は、本発明の方法を適用し得る電子源を備えた代表的な電界放出表示装置の動作原理を概略的に示す。

表示装置には、蛍光体材料２が塗布されたアノード電極１と、電子放出領域４に電気的に接続されたカソード電極３と、カソード電極２から電気的に絶縁されたゲート電極５と、を含む電子源１００が含まれる。各放出領域４は、ゲート電極５に対応する。放出領域４と蛍光体材料２との間に真空６がある。電子源１００を駆動するための装置には、電圧源７及びバイアス手段８が含まれる。電圧源７は、高電位Ｖａをアノード電極１に印加するために用いられる。バイアス手段８は、所定の電子源１００について、それに対応するゲート電極に電位Ｖｇを印加するために、また、それが接続されているカソード電極３に電位Ｖｃ１、Ｖｃ２、Ｖｃ３を印加するために用いられる。電位差Ｖｇｃ１、Ｖｇｃ２、Ｖｇｃ３は、以下の本説明では、Ｖｇｃと総称し、電子放出の駆動電圧を表す。

電子源１００は、その放出領域４から電子の流れ（図示せず）を放出し、この電子の流れは、電位差Ｖｇｃがしきい値Ｖｔｈｌを超えた時、放出領域に対向するアノード電極１によって集められる。この電子の流れは、アノード電極１に印加された高電位Ｖａによって加速される。蛍光体材料２は、ぶつけられる電子の運動エネルギの影響下で光を放出する。図２Ａは、電子源４の放出特性Ｉａ＝ｆ（Ｖｇｃ）を示す。

表示装置は、図３に示すように、幾つかの電子源４を備えたマトリックス構成の表示パネル１７を有し得る。各電子源４は、表示パネルの画素Ｐｉ、ｊを表す。各画素Ｐｉ、ｊは、アドレス指定して、その輝度を、本背景技術の末尾で詳述された参照文献［４］に述べたように調整し得る。

各画素Ｐｉ、ｊは、表示装置１７の行Ｌ１、．．．Ｌｉ、．．．Ｌｎの電極と列Ｃ１、．．．Ｃｊ、．．．Ｃｍの電極との間の交点として画成される。一般的に、幾つかの行電極及び幾つかの列電極がある。行電極Ｌ１、．．．Ｌｉ、．．．Ｌｎは、一般的に、ゲート電極に、列電極Ｃ１、．．．Ｃｊ、．．．Ｃｍは、カソード電極に接続される。しかしながら、表示装置１７は、本発明の方法に基づき機能する１つだけの行電極及び１つだけの列電極がある場合、１つの電子源又は１つの画素に減じ得ることに留意されたい。

駆動装置は、ライン走査発生器１０を備えた表示装置を駆動するために提供され、ライン走査発生器１０は、電位Ｖｌｓを出力する電圧源１１と、一般的に接地である強制基準電位Ｖｌｎｓと、に接続され、行選択電位Ｖｌｓ又は基準電位Ｖｌｎｓ即ち行非選択電位のいずれかを行電極に印加し得る。

駆動装置には、更に、列駆動回路１２が含まれ、列駆動回路１２は、電位Ｖｃｊを出力する電圧源１３と、接地であってよい基準電位Ｖｃｏｍと、に接続されている。ライン走査発生器１０及び列駆動回路１２は、表示コントローラ１４に接続され、表示コントローラ１４は、画像データ源（図示せず）からの信号並びに制御及び同期信号を受信し、また、ライン走査発生器１０及び列駆動回路１２を駆動できる信号を出力する。アノード電極１に関しては、これらは、電位Ｖａを出力する電圧源１５に接続される。

もっと正確には、ライン走査発生器には、各行電極用の駆動回路が含まれる。同様に、列駆動回路には、各列電極用の分岐回路が含まれる。従来、表示パネル駆動は、次のように行われる。即ち、行電極Ｌ１、Ｌｎは、行選択期間Ｔｌ中、各々順番に逐次駆動することができる。被駆動行電極は、電位Ｖｌｓになり、非駆動行電極は、電位Ｖｌｎｓになる。被駆動行電極Ｌｉの画素は、各々、与えられた情報を表示しなければならず、また、各列電極Ｃｊは、適切な電位Ｖｃｊになる。列電極に印加される電位は、非駆動行電極Ｌ１、Ｌｉ−１、Ｌｉ＋１、Ｌｎの画素に影響を及ぼさない。また、非選択行電極の電位を浮かせることも可能である。列電極は、選択されないと、放電され、高インピーダンスに設定される。

階調を得るには、差Ｖｌｓ−Ｖｃｊの値及び／又は電位Ｖｃｊの印加時間や、列電極に供給され表示される情報に対応する電荷の量に従うことが可能である。

従って、階調を表示する表示装置の列を駆動するための方法が幾つかある。

パルス幅変調（ＰＷＭ）制御は、表示される階調に関連する可変時間の間、列電極Ｖｃｏｍの基準電位を固定電位Ｖｃへスイッチングする段階を含むが、この可変時間は、行選択期間Ｔｌ以下である。

パルス幅変調制御は、電位Ｖｃと基準電位Ｖｃｏｍとの間のスイッチングを最大にするが、これは、列を駆動する際、多大な容量消費を引き起こす。各行選択時、かなり強い行・列容量があり、この容量は、列電極駆動電位で充電又は放電し得る。他方、このパルス幅変調制御は、列駆動回路の組み立てに関しては、最も簡単なままである。図２Ａに関連する図２Ｂを参照すると、幾つかのタイミング図において電圧を示すが、この電圧は、対応する電子源が暗い階調又は明るい階調を表示しなければならない選択された行電極及び列電極に同時に印加される。明るい階調を表示するには、電位Ｖｃが、暗い階調の表示の場合より短い時間の間、印加される。

この方法は、スイッチングされる電位及び既述のそのようなスイッチングの周波数双方によって生成される容量消費の問題に対処する。

パルス幅変調制御は、表示される階調にその値が依存する電位を、全行選択期間Ｔｌに渡って、列電極に印加することによって実施される。

混成表示ドライブを備えた表示装置では、１つ又は複数の電位が、行選択期間中、列電極に連続的に印加される。参照文献［５］は、前記駆動方法について述べており、その参照は、本背景技術の末尾に示されている。

参照文献［６］に述べられた電荷駆動方法は、例えば、その完全な参照は、本説明の末尾に示すが、表示される階調に対応する電荷量を列電極に供給する。

更に、特許［７］は、行電極の駆動について述べているが、この場合、第１行選択期間Ｔｌ後、及び第２行選択期間中、放電電位は、第１行選択期間中に、少なくとも第２行選択期間の一部中に、選択された行電極に印加され、そして、それが、再選択されない間は、高インピーダンス状態に保たれる。行非選択電位は、従って、浮遊電位であり、選択された行電極上の電子源を放出する割合に依存する。
ＥＰ−Ａ−０６３５８１９（参照文献［５］に対応） ＦＲ−Ａ−２８３２５３７（参照文献［６］に対応） ＥＰ−Ａ−０５９７７７２（参照文献［７］に対応） ＥＰ−Ａ−０３１６２１４（参照文献［８］に対応） ≪Ｅｃｒａｎｓ＿ｆｌｕｏｒｅｓｃｅｎｔｓ＿ａ＿ｍｉｃｒｏｐｏｉｎｔｅｓ≫、Ｒ．Ｂａｐｔｉｓｔ、ｌ’Ｏｎｄｅ＿Ｅｌｅｃｔｒｉｑｕｅ、１９９１年１１月−１２月、ｖｏｌ．７１、ｎ°６、３６−４２頁（参照文献［１］に対応） ≪表面伝導電子エミッタに基づくフラットパネル表示装置≫、Ｋ．Ｓａｋａｉら、第１６回国際ディスプレイ研究会議録、ｒｅｆ．１８．３Ｌ、５６９−５７２頁（参照文献［２］に対応） ≪カーボンナノチューブＦＥＤ要素≫、Ｓ．Ｕｅｍｕｒａら、要約、１０５２−１０５５頁（参照文献［３］に対応） ≪マイクロチップ・アドレッシング≫、Ｔ．Ｌｅｒｏｕｘら、ＳＩＤ１９９１要約、４３７−４３９頁（参照文献［４］に対応） ≪均一性が改善された６−ｉｎビデオＣＮＴ−ＦＥＤ≫Ｊ．Ｄｉｊｏｎら、ＩＤＷ２００５、１−４頁（参照文献［９］に対応）

本発明の目的は、正確には、パルス幅変調モードの容量消費を低減する電子源を備えたマトリックス表示装置を駆動する方法を提案することである。

他の目的は、パルス幅変調制御のように放出をブロックする電圧に近い電圧の使用を回避しつつ、電子源の応答の均一性を確保することである。

これらの目的を達成するために、本発明は、特に、パルス幅変調制御を用いて、３つの異なる電位で列電極を駆動する電子源を備えたマトリックス表示装置を駆動する方法に関し、１つの電位は、第１と第２電位との間の中間であり、この第１電位及びこの第２電位は、従来、それぞれ放出をブロックするために及び放出のために用いられ、階調を表示する第１又は第２電位と関連するこの中間電位は、階調が、最も暗い階調に対応する第１階調系列又は最も暗くない階調に対応する第２階調系列に属すると見なされるかどうかに依存する。

もっと正確には、本発明は、１つ又は複数の電子源において階調を表示することが可能なマトリックス表示装置を駆動する方法を提案する。本表示装置には、１つ又は複数の行電極及び１つ又は複数の列電極が含まれ、電子源は、行電極及び列電極の交点に画成される。本方法において、行選択期間中、行選択電位が、選択された行電極に印加され、同時に、前記期間中、電圧が、列電極に印加され、この電圧は、この選択された行電極及びこの列電極の交点にある電子源によって表示される階調に依存する。表示される階調は、２つの階調系列に分割され、第１の系列は、１つ又は複数の最も暗い階調が集まり、第２の系列は、１つ又は複数の最も暗くない階調が集まる。電子源によって表示される階調が、第１系列に属する場合、列電極の電圧は、行選択期間の開始時に、黒色を表示するために用いられる第２電位と白色を表示するために用いられる第１電位との間にある中間電位から第２電位になり、そして、表示される階調に応じて、行選択期間以下の時間後、中間電位に戻る。表示される階調が、第２系列に属する場合、列電極の電圧は、表示される階調に依存する行選択期間の瞬間に中間電位から第１電位になり、そして、行選択期間の終了時に中間電位に戻る。

更に及び利点として、行選択期間の終了時に、選択された行電極を放電電位にすることが可能であり、そして、それを高インピーダンスに設定する。この駆動方法は、従って、非選択行電極の浮遊の原理と関連する。

系列の内の１つの階調の１つについて、行選択期間中ずっと、中間電位に列電極の電圧を保持することもできる。この場合、追加の階調が提供される。

行選択電圧は、行選択期間中ずっと一定であってよい。

１つの同じ行電極上に幾つかの電子源がある場合、電圧が、列電極の各々に同時に印加される。

第１電位は、単に実質的に０ボルトであってよい。

中間電位は、実質的に第１電位と第２電位との中間であってよい。

第２電位は、第１電位と比較して、正である。

行選択期間中の第１電位の印加時間及び行選択期間中の第２電位の印加時間は、利点として、非線形的に分散され、人間の目による表示知覚を最適化する。

この目的のために、第１電位又は第２電位の印加時間は、式ｔｉ＝Ｔｌ［１−（ｉ／ｒ）^２，２］を立証し得るが、ここで、ｒは、スイッチングが起こる階調系列における階調の数であり、ｉは、１からｒまでの変数である。

また、本発明は、階調を表示するマトリックス表示装置を駆動する装置に関し、表示装置には、各々組立体の行電極及び列電極の交点に配置された１つ又は複数の電子源が含まれ、組立体には、１つ又は複数の行電極及び１つ又は複数の列電極が含まれる。本装置には、電子源が位置する行電極が選択されると、行選択期間中、行選択電位を印加するライン走査発生器と、行選択期間中、表示される階調に対応する電圧を対応する列電極に印加できる列駆動回路と、が含まれる。列駆動回路には、組立体の各列電極について、パルス幅変調駆動電圧を出力する第１処理チェーンであって、中間電位と黒色を表示するために用いられる第２電位との間において、階調が、１つ又は複数の最も暗い階調を含む第１階調系列に属する場合、パルスが、行選択期間の開始時に始まり、列電極に印加される第１処理チェーンと、中間電位と第１電位との間において、パルスが行選択期間の終了時に終わるパルス幅変調駆動電圧が出力され、階調が、１つ又は複数の最も暗くない階調を含む第２階調系列に属する場合、列電極に印加される第２処理チェーンと、が含まれる。

ライン走査発生器は、行選択期間の終了時、利点として、選択されたがもはや選択されていない行電極を放電電位にして、そして、それを高インピーダンスに設定し得る。

第１処理チェーンは、それが受信し、表示階調をコード化する情報から、行選択期間におけるパルス幅変調電圧のパルス終了瞬間を解釈する信号を出力する。第２処理チェーンは、行選択期間におけるパルス幅変調電圧のパルス開始の瞬間を解釈する信号を出力し、これらの処理チェーンは、選択手段を介して、列電極に印加される電圧を出力することが可能な出力段に接続される。

第１処理チェーンには、行選択期間中、階調をコード化する情報と、階調をコード化するデータ項目のサイズによって決定されるクロックパルスの数をカウントするサイクリックカウンタによって実施された計数の結果と、を比較する比較器を含み得る。また、比較器の出力に接続され、各行選択期間の開始時、パルスを受信し、パルス幅変調電圧のパルス終了瞬間を解釈する信号を出力する双安定ラッチも含み得る。

第２処理チェーンには、行選択期間中、階調をコード化する情報と、階調をコード化するデータ項目のサイズによって決定されるクロックパルスの数をカウントするサイクリックカウンタで実施された計数の結果と、を比較する比較器を含み得る。また、比較器の出力に接続され、各行選択期間の終了時、パルスを受信し、パルス幅変調電圧のパルス開始の瞬間を解釈する信号を出力する双安定ラッチも含み得る。

サイクリックカウンタは、第１及び第２処理チェーンに共通であってよい。

表示される階調は、１つ又は複数の最上位ビットの２進数ワードの形態でコード化されることから、選択手段は、２進数ワードの１つ又は複数の最上位ビットを受信する組合せ論理回路であってよい。

列駆動回路には、更に、列電極と同数の組のラッチを供給するシフトレジスタを含み得るが、各組のラッチは、その入力において、表示装置によって表示される階調を受信し、第１処理チェーン及び第２処理チェーンに接続される。

本発明の方法を適用し得る電子源を備えた電界放出表示装置を示す図（既述）である。 電子源の放出特性Ｉａ＝ｆ（Ｖｇｃ）のグラフを示す図（既述）である。 従来のパルス幅変調制御を用いて、選択された行電極に印加される電圧、暗い階調を表示するために列電極に印加される電圧、及び明るい階調を表示するために列電極に印加される電圧を示す図（既述）である。 本発明の方法を用いて、選択された行電極に印加される電圧、暗い階調（系列Ｆ１）を表示するために列電極に印加される電圧、明るい階調（系列Ｆ２）を表示するために列電極に印加される電圧を示す図である。 その従来の駆動装置を備えた表示装置を示す図（既述）である。 それらのカソード電極をコーティングする抵抗性材料の層が設けられた電子源を示す図である。 非選択行電極に浮遊電位を用いる時、行電極に印加される異なる信号を示す図である。 図１における電子源の電流応答を示す図である。 本発明の方法において、行電極に印加される信号を示す図である。 第１系列Ｆ１において、コード化階調００乃至０６を表示するために行電極に印加される信号を示す図である。 第１系列に属すると仮定されるコード化階調０７を表示するために行電極に印加される信号を示す図である。 本発明の方法を用いて、第２系列Ｆ２において、コード化階調０８乃至１５を表示するために行電極に印加される信号を示す図である。 本発明に基づき表示装置を駆動する装置を示す図である。 本発明の表示装置の代表的な列電極駆動装置を示す図である。 本発明の表示装置の他の代表的な列電極駆動装置を部分的に示す図である。

本発明は、以下の添付図面を参照して、限定のためでなく例示のために与えられた実施形態例の説明を解釈すると理解が深まるであろう。

異なる図における類似した、同様な又は等価な部分は、同じ参照番号を用いて、図間の相互解釈を簡単にする。

図示した異なる部分は、図の可読性を改善するために、必ずしも縮尺通りに描いていない。

図２Ａのグラフを参照しつつ、図２Ｃに示したタイミング図を解釈する。

本発明の方法では、２^ｎ＋１階調（ｎは、１以上の整数）を表示することが可能であり、これらの階調は、０乃至２^ｎにコード化されると仮定する。コード０は、黒色に対応し、コード２^ｎは、白色に対応する。実際には、関連する電子回路を簡素化するために、利点として、２^ｎ階調のみを用いて、黒色に対応するレベルを用いることなく又は白色に対応するレベルを用いることなく、０と２^ｎ−１との間でコード化される。

２^ｎ＋１階調は、２つの階調系列、即ち、最も暗い階調の第１系列Ｆ１及び最も暗くない階調の第２系列Ｆ２に任意に分割し得る。第１系列Ｆ１には、ｐ階調（ｐは、厳密に２^ｎ＋１より小さい整数）が含まれ、これらのｐ階調が、０（黒色）とｐ−１との間でコード化される。レベルｐ−１は、最も暗い階調の第１系列Ｆ１の最も明るい階調に対応する。第２階調系列Ｆ２には、レベルｐとレベル２^ｎ（白色）との間でコード化される２^ｎ−ｐ階調が含まれる。レベルｐは、最も明るい階調の第２系列Ｆ２の最も暗い階調に対応する。図２Ｃのグラフは、選択された行電極及び列電極に印加される電圧であって、それぞれこの行電極及びこの列電極の交点にある電子源が、本発明に準拠する駆動方法を用いて、第１系列Ｆ１の暗い階調及び第２系列Ｆ２の明るい階調を表示するように印加される電圧を示す。

図２Ｃにおいて、選択された行電極に印加される電圧は、図２Ｂに示したものと同じである。他方、利点として、行電極が選択されていた第１期間後に続く第２行選択期間Ｔｌの開始時、今はもう選択されていない行電極は、第２行選択期間の少なくとも一部の間、放電電位Ｖｄになり、そして、特許［７］に述べたように、第１行選択期間及び第２行選択期間の一部外で高インピーダンスに設定される。

このことは、行非選択電位Ｖｌｎｓが、浮遊電位であることを意味する。幾つかの行電極Ｌｉ乃至Ｌｉ＋２について、この機能を示す図５を参照する。放電電位Ｖｄは、白色表示用電位のＶｋ２以下である。行非選択電位Ｖｌｎｓは、それが浮遊していることを示す点線として示す。

電位を浮遊したままにする段階を含むこの特性は、明らかに強制的ではない。行電極電位の駆動は、従来、賦課された電位Ｖｌｓ及びＶｌｎｓを用いて実施し得る。

列電極に印加される電圧に関して、パルス幅変調は、従来のような２つの代わりに３つの電位で用いられる。これらの３つの電位間では、第１電位Ｖｃｏｍ又は白色を表示するために用いる基準電位と、黒色を表示するために用いる第２電位Ｖｋ２と、中間電位Ｖｋ１との間で区別できる。第２電位Ｖｋ２は、電位Ｖｃｏｍを基準として正である。電位Ｖｃｏｍは、好適には、接地である。第２電位Ｖｋ２は、電子源における電子の放出をブロックする。

暗い階調、即ち、第１階調系列Ｆ１に属する階調を表示するために、対象の列電極の電位は、行選択期間Ｔｌの開始時、中間電位Ｖｋ１から第２電位Ｖｋ２になり、この第２電位は、表示される階調に依存する可変時間ｔ１の間、維持され、電位は、行選択期間Ｔｌの終了前に又は行選択期間Ｔｌの終了時に中間電位Ｖｋ１に戻される。時間ｔ１が長ければ長いほど、階調は、より暗い。黒色を表示しなければならない場合、時間ｔ１は、Ｔｌに等しいか又はＴｌに近い。この後者の場合、黒色に真に対応するレベルは、２^ｎ階調へのコード化から除外した。従って、ｐの最も暗い階調に対応する電位Ｖｋ２の印加について、２^ｎ−ｐの異なる時間ｔ１がある

明るい階調、即ち、第２階調系列Ｆ２に属する階調を表示する場合、対象の列電極の電位は、中間電位Ｖｋ１から第１電位Ｖｃｏｍになり、この第１電位Ｖｃｏｍは、行選択期間Ｔｌの終了時に終わる時間ｔ２の間、維持され、そして、中間電位に戻される。表示しなければならないのが白色である場合、時間ｔ２は、行選択期間Ｔｌに等しい。時間ｔ２が短ければ短いほど、最も暗くない階調の第２系列Ｆ２からの表示階調は、暗くなる。従って、ｎ−ｐの最も明るい階調に対応して、第１電位Ｖｃｏｍについて、２^ｎ−ｐの異なる印加時間ｔ２がある。

第１系列Ｆ１の階調用の第２電位Ｖｋ２に対するトリガは、行選択期間Ｔｌの開始時、直ちに行われ、中間電位Ｖｋ１に対するトリガは、時間ｔ１の終了時の第２段で起こる。明るい階調用の第１電位からの中間電位Ｖｋ１に対するトリガは、行選択期間Ｔｌの終了時に行われ、中間電位Ｖｋ１から第１電位Ｖｃｏｍへのトリガは、行選択期間Ｔｌの終了前に又は行選択期間Ｔｌの終了時に起こる。第１系列Ｆ１の階調用のトリガ開始端及び第２系列Ｆ２の階調用のトリガ終了端は、従って、常に同相であり、これによって、浮遊したままの行の電位が、これらの端に従い、このため、対応する容量消費を相殺する。

２つの階調系列Ｆ１又はＦ２の内の１つのみに、図７Ｃ示すように、全行選択期間Ｔｌに渡って中間電位Ｖｋ１を維持することによって得られる階調が含まれる。

この階調が、最も暗くない階調の系列Ｆ２に割り当てられる場合、開始及び終了パルスが同化し、電位Ｖｃｏｍへのスイッチングはない。

この階調が、最も暗い階調の系列Ｆ１に割り当てられる場合、開始パルスは、行期間Ｔｌの終了時に起こり、信号は、電位Ｖｋ１のままである。

列電極について、３つの電位間において、パルス幅変調に基づき機能すると、従来のパルス幅変調と比較して、列電極の容量消費が、大幅に低減される。この容量の低減は、非選択行の電極が浮遊電位になると、更に改善される。

本発明の方法では、３つの電位が、パルス幅変調に用いられ、これによって、電圧スイングのほぼ半分だけが、行選択期間Ｔｌ中、スイッチングされる。容量消費は、これによって、４分の一に制限されるが、これは、この容量消費が、電圧の２乗で変動するためである。

更に、パルス幅変調制御を利用すると、電子源の応答の均一性を確保するニーズを満たす。表示装置の場合、電子源は、放出の観点において均一ではなく、１つの同じ駆動電圧について、あるものは、他のものより高度に機能したり放出が多かったりする点において、実質的には問題に遭遇する。このことは、蛍光体材料において、アノード電極側で、明るい点が点在するほとんど均質でない画像につながる。本説明の末尾にその参照リストがある参照文献［１］又は参照文献［８］には、放出を均質化する１つの効率的な手段は、最適に機能する電子源を不利な立場にして、それらの放出を低いレベルにする段階を含むことが示されている。このことは、一般的に、各放出領域４とそれに接続されたカソード電極３との間に抵抗Ｒ１を直列に置くことによって達成される。そして、電子源を通過する電流に比例する電位差は、放出電流を制限する電位差Ｖｇｃから減算する。この抵抗は、カソード電極をコーティングする抵抗性材料の層として具体化し得る。図４は、前記構成を示す。ゲート電極５は、誘電材料９の層によってカソード電極３から電気的に絶縁される。図４において、カソード電極３は、電気的に絶縁の基板１１０上に位置する。この抵抗Ｒ１は、本説明の末尾にその参照リストがある文献［９］に述べられているように、ゲート・カソード（又は列電極・行電極）電位差の増加が大きければ大きいほど、それだけ効率的である。本発明の方法は、従来のパルス幅変調装置と比較して、約半分（最も暗い階調系列Ｆ１の場合）又は同じゲート−カソード電位差（最も暗くない階調の系列Ｆ２の場合）のいずれかを用いることによって、カソード電極３をコーティングする抵抗性の層の利点から恩典を引き出すことができる。

電子源の電流応答及び従って、表示装置の輝度応答は、図６に示すように、指数法則に近く、これに対して、光刺激に対する人間の目の応答は、その強度に比例せず、対数曲線に従う。人間の目は、強照明下より弱照明下での輝度の差に敏感である。その輝度知覚は、特に、国際照明委員会によってモデル化された非線形の、所謂、ガンマ補正の法則に従う。

人間の目の応答曲線は、従って、電子源の応答曲線の逆に極めて近い非線形法則である。

従って、コード化される階調の数を限定するために、２つの系列間で最小電圧差を維持しつつ、第１階調系列Ｆ１の階調の数が、第２階調系列Ｆ２の階調の数に等しいように、非線形的にコード化される輝度値を有する画像データ源を用いることは好適であり、このことは、容量消費に対する最良の妥協である。明らかに、２つの系列が、同じ数の階調を有さないことが可能である。いずれかの系列における異なる階調に対する励起時間は、画像データ源のコード化の非線形性を再現する。

本発明による方法の実施例の一例について、図７Ａ、７Ｂ、７Ｃ、７Ｄに与えられたグラフを簡素化するために、１６階調だけで以下に述べる。

図７Ａは、行選択期間Ｔｌ中に選択される行電極に印加された電圧を示す。この行電極は、行選択期間Ｔｌの開始に先立って、高インピーダンスであったが、行選択期間Ｔｌの開始時に、行選択電位Ｖｌｓに切り替わる。行選択期間Ｔｌの終了時、高インピーダンスに戻る前に、行非選択電位Ｖｌｓに切り替わる。

各系列には、８階調が含まれると仮定する。第１系列Ｆ１には、００（黒色の場合）から０７（中間調）にコード化される階調が含まれる。第２系列Ｆ２には、０８乃至１５（白色の場合）にコード化されるレベルが含まれる。

図７Ｂは、図７Ｃに示すコード化中間調０７を除き、第１階調系列Ｆ１の階調を表示するために列電極に印加される電位の様子を示す。コード化階調０７は、第１階調系列に属すると仮定するが、このコード化階調０７は、第２階調系列Ｆ２にも属し得る。

第１系列Ｆ１の階調を表示する場合、中間電位Ｖｋ１である対象の列電極の電位は、行選択期間Ｔｌの開始時に、黒色を表示するために用いられる第２電位Ｖｋ２になり、この第２電位Ｖｋ２は、時間ｔ１の間、行選択期間Ｔｌ以下に維持される。そして、列電極の電位は、中間電位Ｖｋ１に戻り、必要ならば、中間電位Ｖｋ１が、行選択期間Ｔｌの残り時間の間、維持される。

実線は、コード化階調０６を表示するために用いられる電圧の様子を示す。点線は、コード化階調０５乃至００を表示するために用いられる電圧の様子を示す。

第１系列Ｆ１の中間調０７を表示する場合、このことは、図７Ｃに示す。この場合、中間電位Ｖｋ１が、全行選択期間Ｔｌを通して維持される。

第２系列Ｆ２の階調を表示するためには、図７Ｄに示すように、中間電位Ｖｋ１である対応する列電極の電位は、基準電位Ｖｃｏｍになり、この基準電位Ｖｃｏｍが、行選択期間Ｔｌの終了時に終わる第２時間長ｔ２の間、維持される。第１電位Ｖｃｏｍへのスイッチングは、白色を表示しようとする場合、行選択期間Ｔｌの開始時、直ぐに行われる。実線は、コード化階調１４を表示するために用いられる電圧の様子を示す。点線は、コード化階調１５乃至０８及び、特に、中間電位Ｖｋ１から基準電位Ｖｃｏｍへの切り替えの瞬間を表示するために用いられる電圧の様子を示す。

本発明の方法では、２^ｎ＋１階調（即ち、１７階調）を表示することが可能であるが、これは、階調の第１系列Ｆ１が、階調を一体化する場合であり、この階調に対して、列電極の電位は、行選択期間Ｔｌの開始時直ぐに、中間電位Ｖｋ１から第２電位Ｖｋ２にスイッチングされ、そして、図７Ｂに示すように、行選択期間Ｔｌの終了時に、第２電位Ｖｋ２から中間電位Ｖｋ１にスイッチングされる。

図７に示す本例において、以下を選択し得る。
Ｖｌｎｓ＝０Ｖ
Ｖｌｓ＝９０Ｖ
Ｖｃｏｍ＝０Ｖ
Ｖｋ１＝２０Ｖ
Ｖｋ２＝４０Ｖ

次に、陰極線管のガンマ補正を適用するかどうかについて、２つの時間長ｔ１及びｔ２の計算に関する例について考える。第１系列Ｆ１には、ｒ階調が含まれ、また、第２系列には、ｑレベルが含まれると仮定する。

これらの数値ｒ及びｑは、電圧が、全行選択期間Ｔｌを通して中間電位Ｖｋ１のレベルで一定のままである中間レベルを考慮しないと仮定する。
第２電位Ｖｋ２の印加時間ｔ１_ｉは、ｉが、１乃至ｒの変数である場合、以下のように表される。
ｔ１_ｉ＝Ｔｌｘ［１−（ｉ／ｒ）^２，２］
基準電位Ｖｃｏｍの印加時間ｔ２_ｊは、ｊが、１乃至ｑの変数である場合、以下のように表される。
ｔ２_ｊ＝Ｔｌｘ［１−（ｊ／ｑ）^２，２］

６４マイクロ秒の行選択期間Ｔｌ及びｒ＝ｑ＝８の場合、時間長ｔ１_ｉ及びｔ２_ｊは次のようになる。即ち、０．６６マイクロ秒、３．０３マイクロ秒、７．４マイクロ秒、１３．９マイクロ秒、２２．７６マイクロ秒、３３．９６マイクロ秒、４７．７１マイクロ秒、及び６４マイクロ秒である。

本発明は、更に、電子源を備えたマトリックス表示パネルを駆動する装置に関する。

図８Ａ、８Ｂ、８Ｃを参照すると、図８Ａは、本発明の方法による階調表示を可能にする電子源を備えたマトリックス表示装置２５用の駆動装置を概略的に示す。表示装置２５には、行電極及び列電極の交点に配置された幾つかの電子源Ｐｉ、ｊが含まれ、この行電極及びこの列電極は、１つ又は複数の行及び１つ又は複数の列の組立体の一部を形成する。

電子源Ｐｉ、ｊは、画素を実現する。表示装置を駆動する装置には、従来のように、１つ又は複数の行２２を走査するライン走査発生器と、１つ又は複数の列２３を駆動する駆動回路と、が含まれる。列２３を駆動する回路は、２進数ワードを提供できるデジタルデータ源２０に接続され、これら２進数ワードは、ｓビットに渡って、画素によって表示される階調をコード化する。表示装置を駆動する装置には、更に、表示コントローラ２１が含まれる。

表示コントローラ２１は、データ源２０から同期信号を受信し、ライン走査発生器２２及び列ドライバ回路２３を駆動することが可能な信号を管理し提供する。

ライン走査発生器２２については、更に詳細には述べないが、浮遊電位を用いる場合、例えば、特許出願［７］に記載したものを参照する当業者には、特に問題は生じない。

次に、図８Ｂを参照して、列駆動回路の実施形態例について詳細な説明を行う。

列駆動回路には、アドレスデコーダとしての役割を果たすシフトレジスタ４０が含まれる。このシフトレジスタ４０は、ｍ出力を有し、クロック信号ＳＣＫによって選択ビットＣＳＩをｍ回伝える。シフトレジスタ４０のｍ出力は、列電極ｃ０乃至ｃｍと同じ数のラッチ４１を駆動し、その各々は、図８Ａに示した表示装置２５の列電極ｃ０乃至ｃｍの内の１つと協働する。表示される２^ｎ階調は、ｓが２^ｎに等しいと、ｓビットの２進数ワードによってコード化される場合、組４１には、ｓラッチが含まれる。また、これらの組のラッチ４１は、デジタルデータ源２０によって出力され表示予定情報をコード化するデータ２進数ワードを受信するが、シフトレジスタ４０が前記ラッチの組４１を立証する時、クロック信号ＳＣＫと共にこれらを記憶する。

ｍ組４１のラッチ各々の出力は、最初に、電圧が、行選択期間の開始時、中間電位Ｖｋ１から、第１階調系列Ｆ１に属する表示される階調に対応する第２電位Ｖｋ２に切り替わらなければならない場合、関連する列電極に印加される電圧命令信号を出力するようになっている第１処理チェーン３０を供給し、また、次に、電圧が、行選択期間の終了時、第１電位Ｖｃｏｍから、第２階調系列Ｆ２に属する表示される階調に対応する中間電位Ｖｋ１に切り替わらなければならない場合、関連する列電極に印加される電圧命令信号を出力するようになっている第２処理チェーン３１を供給する。これらの第１及び第２処理チェーン３０、３１の出力は、関連する列電極である列電極ｃ０乃至ｃｍに、第１処理チェーン３０又は第２処理チェーン３１を選択する選択手段４８を介して接続される。

ｍの第１処理チェーン３０には、各々、まず、ラッチの組４１のｓ出力を受信し、そして、次に、クロックＣＣＰによってクロック制御され、また、各行選択期間Ｔｌの開始を警告する電荷信号ＬＣによってリセットされるサイクリックカウンタ４２で実施された計数の結果を受信する比較器４４が含まれる。カウンタは、行選択期間Ｔｌ中、最も暗い階調の系列Ｆ１の階調の数に対応する計数を実施する。

比較器４４の出力において、行選択期間の開始と、関連する比較器４４の出力とに関する情報を与える電荷信号ＬＣでトリガをかけるｍラッチ４６がある。比較器４４は、カウンタ４２の２進数値が、対応する組４１のラッチの出力に存在する２進数値に達すると、状態が変わる。従って、Ｆ１の第１階調系列に属する画像データ項目の場合、ラッチ４６に関連付けられたカウンタ４２の組立体及び比較器４４は、時間長ｔ１を調整するために用い得る。

ｍの第２処理チェーン３１には、各々、まず、ラッチの組４１のｓ出力を受信し、次に、クロックＣＣＮによってクロック制御され、また、各行選択期間Ｔｌの終了を警告する電荷信号ＬＣによってリセットされるサイクリックカウンタ４３によって実施された計数の結果を受信する比較器４５が含まれる。カウンタ４３は、行選択期間Ｔｌ中、最も暗くない階調の系列Ｆ２の階調の数に対応する計数を実施する。

第２処理チェーン３１の比較器４５の出力には、行選択期間の終了と、関連する比較器４５の出力を示し電荷信号ＬＣでトリガをかけるｍラッチ４７がある。比較器４５は、カウンタ４３の２進数値が、対応するラッチの組４１の出力に存在する２進数値に達すると、状態が変わる。従って、第２階調系列Ｆ２に属する画像データ項目の場合、ラッチ４７に関連付するカウンタ４３及び比較器４５は、中間電位Ｖｋ１から第１電位Ｖｃｏｍへの切り替え時間を調整するために用い得る。電荷信号ＬＣは、行選択期間の開始及び行選択期間の終了の双方を示し、後者は、後続行の選択期間の開始に対応する。

出力段５３には、関連する列電極ｃ１に対応する共通点と、それぞれ、中間電位Ｖｋ１、第２電位Ｖｋ２、及び第１電位Ｖｃｏｍとの間に星型設置された３つのスイッチＱ１、Ｑ２、Ｑ３が含まれる。これらのスイッチＱ１、Ｑ２、Ｑ３は、トランジスタであってよく、また、その１つだけが、任意のある時間にオン状態であってよい。スイッチＱ１及びＱ２は、それぞれ、第２電位Ｖｋ２と基準電位Ｖｃｏｍとの間にプッシュプル方式で搭載する。ｍ出力段５３は、３つのスイッチＱ１、Ｑ２、Ｑ３の各々用の命令を介して、３つの電位Ｖｋ１、Ｖｋ２、Ｖｃｏｍの内の１つを選択的に切換え得る。スイッチＱ１によって、関連する列電極上の第２電位Ｖｋ１を切り替えることができ、他方、スイッチＱ２によって、基準電位Ｖｃｏｍを賦課し得る。

出力段５３は、その入力において、選択手段４８の出力に接続される。

選択手段４８は、組合せ論理回路から形成し得るが、この回路は、表示される情報をコード化する２進数ワードの１つ又は複数の最上位ビットｂに関連して、出力段５３における第１処理チェーン３０の出力を立証するために、即ち、スイッチＱ３をブロックし、また、表示される階調にとって適切な瞬間にスイッチＱ２及びスイッチＱ１をオンにするために用い得る。あるいは、この回路は、第２処理チェーン３１の出力を立証するために、即ち、スイッチＱ２をブロックし、また、表示される階調にとって適切な瞬間にスイッチＱ３及びスイッチＱ１をオンにするために用い得る。選択手段４８は、これらの最上位ビットｂを受信する。

各処理チェーン３０、３１において、比較器４４、４５は、従って、サイクリックカウンタ４２、４３の計数結果が、比較器４４、４５のｓの第１入力に存在するデータと一致する時間に対応する所定の瞬間に状態が変わる。更に、これらの双安定ラッチ４６、４７は、それらの入力において、行選択期間の開始又は終了を解釈する電荷信号ＬＣを受信する。これらの双安定ラッチ４６、４７は、それらの２つの入力に到着する信号が変化するとすぐにトリガがかかる。双安定ラッチ４６の出力は、出力段５３のトランジスタＱ１、Ｑ２にそれらの制御ゲートにおいて、選択手段４８を介して接続される。出力段５３は、それが双安定ラッチ４６、４７から受信する信号に関連して、第２電位Ｖｋ２（トランジスタＱ２をオンし、トランジスタＱ３をブロック）又は第１電位Ｖｃｏｍ（トランジスタＱ３をオンし、トランジスタＱ２をブロック）のいずれかを切り替えることが可能であり、あるいは、選択手段４８によって出力された立証に従って、これらの２つの電位のいずれも切り替えることができない。この最後の可能性では、オンされるのは、出力段の第３トランジスタＱ１であり、２つのトランジスタＱ２及びＱ３は、ブロックされる。

第１処理チェーン３０に関連付けられたカウンタ４２及び第２処理チェーンに関連付けられたカウンタ４３を同化することが可能であり、これによって、図８Ｂの回路が簡略化される。これにより、２つのクロックＣＣＰ及びＣＣＮも同化する必要がある。しかしながら、この異型は、階調の応答曲線を調整する可能性を制限する。図８Ｃは、列電極ｃ１に関連付けられた第１及び第２処理チェーンの前記構成を概略的に示す。共通カウンタは、６０で参照し、また、クロックはＣＫで参照する。

本発明の幾つかの実施形態について、詳細に示し述べたが、それらに対して、本発明の範囲から逸脱することなく、異なる変更及び修正を行い得ることを認識されたい。

ＴＩ 行選択期間
Ｖｌｓ 行選択電位
Ｖｌｎｓ 基準電位
ｔ１ Ｖｋ２の印加時間
ｔ２ Ｖｋ１の印加時間
Ｖｋ１ 中間電位
Ｖｋ２ 第２電位
Ｖｃｏｍ 第１電位
Ｆ１ 第１階調系列
Ｆ２ 第２階調系列

Claims (16)

1. １つ又は複数の電子源において階調を表示することが可能なマトリックス表示装置を駆動するための方法において、前記表示装置は、１つ又は複数の行電極及び１つ又は複数の列電極が含まれ、電子源は、行電極及び列電極の交点に画成され、行選択期間中、行選択電位が、選択された行電極に印加され、前記期間中、電圧が、列電極に同時に印加され、電圧は、この選択された行電極及びこの列電極の交点にある電子源によって表示される階調に依存する方法であって、
   表示される階調は、２つの階調系列（Ｆ１、Ｆ２）に分割され、第１（Ｆ１）系列は、１つ又は複数の最も暗い階調の集まりであり、第２（Ｆ２）系列は、１つ又は複数の最も暗くない階調の集まりであり、
   電子源によって表示される階調が第１系列（Ｆ１）に属する場合、列電極の電圧は、行選択期間の開始時に、黒色を表示するために用いられる第２電位と白色を表示するために用いられる第１電位との間にある中間電位から第２電位になり、そして、行選択期間以下の時間後、表示される階調に依存する中間電位に戻り、
   表示される階調が第２系列Ｆ２に属する場合、列電極の電圧は、表示される階調に依存する行選択期間の瞬間における中間電位から第１電位になり、そして、行選択期間の終了時に中間電位に戻り、
   行選択期間後、選択された行電極は、放電電位になり、そして、高いインピーダンスに設定されることを特徴とする方法。
2. 請求項１に記載の駆動方法であって、更に、系列の内の１つ（Ｆ１）の階調の内の１つについて、列電極の電圧は、全行選択期間（Ｔｌ）に渡って中間電位（Ｖｋ１）に保持される駆動方法。
3. 請求項１又は２のいずれかに記載の駆動方法であって、行選択電圧（Ｖｌｓ）は、行選択期間（Ｔｌ）中、一定である方法。
4. 請求項１乃至３のいずれかに記載の駆動方法であって、幾つかの電子源が、１つの同じ行電極上にある場合、電圧が、列電極の各々に同時に印加される方法。
5. 請求項１乃至４のいずれかに記載の駆動方法であって、第１電位（Ｖｃｏｍ）は、実質的に０ボルトである方法。
6. 請求項１乃至５のいずれかに記載の駆動方法であって、中間電位（Ｖｋ１）は、第１電位（Ｖｃｏｍ）と第２電位（Ｖｋ２）との間のほぼ中間にある方法。
7. 請求項１乃至６のいずれかに記載の駆動方法であって、第２電位（Ｖｋ２）は、第１電位（Ｖｃｏｍ）と比較して正である方法。
8. 請求項１乃至７のいずれかに記載の駆動方法であって、行選択期間中の第１電位の印加時間（ｔ１）及び行選択期間中の第２電位の印加時間（ｔ２）は、非線形的に分配される方法。
9. 請求項８に記載の駆動方法であって、ｒが、スイッチングが起こる階調系列の階調数であり、ｉが、１からｒまでの変数である場合、第１電位又は第２電位の印加時間（ｔｉ）は、式ｔｉ＝Ｔｌ［１−（ｉ／ｒ）^２，２］を立証する方法。
10. 階調を表示するマトリックス表示装置を駆動するための駆動装置において、前記表示装置には、１つ又は複数の行電極及び１つ又は複数の列電極を含む組立体の行電極及び列電極（Ｃｊ）の交点に各々配置された１つ又は複数の電子源が含まれ、また、電子源が位置する行電極（Ｌｉ）が選択された時、行選択期間（Ｔｌ）中、行選択電位（Ｖｌｓ）を印加するライン走査発生器（２２）と、対応する列電極（Ｃｊ）に、行選択期間中、表示される階調に対応する電圧を印加することが可能な列駆動回路（２３）と、が含まれる駆動装置であって、
    列駆動回路（２３）には、組立体の各列電極について、
    中間電位（Ｖｋ１）と黒色を表示するために用いられる第２電位（Ｖｋ２）との間において、行選択期間の開始時に始まるパルスを有するパルス幅変調駆動電圧を出力し、階調が、１つ又は複数の最も暗い階調を含む第１階調系列（Ｆ１）に属する場合、列電極に印加する第１処理チェーン（３０）と、
    中間電位と第１電位との間において、行選択期間の終了時に終わるパルスを有するパルス幅変調駆動電圧を出力し、階調が、１つ又は複数の最も暗くない階調を含む第２階調系列（Ｆ２）に属する場合、列電極（Ｃｊ）に印加する第２処理チェーン（３１）と、が含まれ、
    行選択期間（Ｔｌ）後、ライン走査発生器（２２）は、選択された行電極であるが、もはや選択されていない行電極を放電電位にし、そして、高インピーダンスに設定することを特徴とする駆動装置。
11. 請求項１０に記載の装置であって、
    第１処理チェーン（３０）は、それが受信し表示される階調をコード化する情報に基づき、行選択期間（Ｔｌ）におけるパルス幅変調電圧のパルス終了の瞬間を解釈する信号を出力し、
    第２処理チェーンは、行選択期間におけるパルス幅変調電圧のパルス開始の瞬間を解釈する信号を出力し、これらの処理チェーンは、選択手段を介して、列電極に印加される電圧を出力することが可能な出力段（５３）に接続される装置。
12. 請求項１０又は１１のいずれかに記載の装置であって、第１処理チェーンには、
    行選択期間（Ｔｌ）中、階調をコード化する情報と、階調をコード化するデータ項目のサイズによって決定されたクロックパルス（ＣＣＰ）の数をカウントするサイクリックカウンタ（４２）によって実施された計数の結果と、を比較する比較器（４４）と、
    比較器（４４）の出力に接続され、また、各行選択期間（Ｔｌ）開始時、パルス（ＬＣ）を受信し、パルス幅変調電圧のパルス終了の瞬間を解釈する信号を出力する双安定ラッチ（４６）と、が含まれる装置。
13. 請求項１０乃至１２のいずれかに記載の駆動装置であって、
    第２処理チェーンには、行選択期間（Ｔｌ）中、階調をコード化する情報と、階調をコード化するデータ項目のサイズによって決定されたクロックパルス（ＣＣＮ）の数をカウントするサイクリックカウンタ（４３）によって実施された計数の結果と、を比較する比較器（４５）と、
    比較器（４５）の出力に接続され、また、各行選択期間（Ｔｌ）の終了時、パルス（ＬＣ）を受信し、パルス幅変調電圧のパルス開始の瞬間を解釈する信号を出力する双安定ラッチ（４７）と、が含まれる駆動装置。
14. 請求項１２及び１３に記載の駆動装置であって、サイクリックカウンタ（６０）は、第１及び第２処理チェーン（３０、３１）に共通である駆動装置。
15. 請求項１１乃至１４のいずれかに記載の装置であって、表示される階調は、１つ又は複数の最上位ビット（ｂ）を有する２進数ワードの形態でコード化され、選択手段（４８）は、２進数ワードの最上位ビット（ｂ）を受信する組合せ論理回路である装置。
16. 請求項１０乃至１５のいずれかに記載の装置であって、列駆動回路には、更に、存在する列電極（Ｃ１、Ｃｍ）と同じ数の組のラッチ（４１）を供給するシフトレジスタ（４０）が含まれ、各組のラッチ（４１）は、その入力において、表示装置によって表示される階調を受信し、また、第１処理チェーン（３０）及び第２処理チェーン（３１）に接続される装置。

Images