JP4185556B2 - ディスプレイ装置 - Google Patents

ディスプレイ装置 Download PDF

Info

Publication number
JP4185556B2
JP4185556B2 JP2007524728A JP2007524728A JP4185556B2 JP 4185556 B2 JP4185556 B2 JP 4185556B2 JP 2007524728 A JP2007524728 A JP 2007524728A JP 2007524728 A JP2007524728 A JP 2007524728A JP 4185556 B2 JP4185556 B2 JP 4185556B2
Authority
JP
Japan
Prior art keywords
liquid crystal
transistor
display
electrode
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007524728A
Other languages
English (en)
Other versions
JPWO2007007918A1 (ja
Inventor
貴久 田辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Corp filed Critical Pioneer Corp
Application granted granted Critical
Publication of JP4185556B2 publication Critical patent/JP4185556B2/ja
Publication of JPWO2007007918A1 publication Critical patent/JPWO2007007918A1/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/44—Arrangements combining different electro-active layers, e.g. electrochromic, liquid crystal or electroluminescent layers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays

Description

【技術分野】
【０００１】
本発明は、マトリクス表示方式のディスプレイ装置に関する
【背景技術】
【０００２】
現在、薄型の表示デバイスとして、エレクトロルミネッセンス（以下、ＥＬと称する）素子が知られている。更に、近年、ＥＬ素子のキャリア輸送層又は有機発光層内にネマッチク液晶等の液晶層を積層又は混合した表示パネルが例えば特開２００２−２５７７９号公報において提案された。
よって、かかる表示パネルに対して液晶駆動を実施するドライバを用いれば液晶表示、ＥＬ駆動を実施するドライバを用いればＥＬ表示を行うことが可能となる。しかしながら、液晶を駆動する場合とＥＬ素子を駆動する場合とでは、その駆動条件が異なる為、単一の表示パネルにてＥＬ表示と液晶表示とを適宜切り換えて実施することが困難であった。
本発明は、上記の問題を解決するためになされたものであり、液晶表示及びＥＬ表示を切り換えて実施することが可能なディスプレイ装置を提供することを目的とする。
【発明の開示】
【０００３】
請求項１記載によるディスプレイ装置は、画素を担う複数の画素セルが形成されている表示パネルを搭載したディスプレイ装置であって、エレクトロルミネッセンス表示モード時には入力映像信号に基づく各画素毎の画素データにて示される輝度レベルに応じたＥＬ画素データパルスを発生する一方、液晶表示モード時には前記画素データにて示される輝度レベルに応じた液晶画素データパルスを発生するドライバを備え、前記画素セル各々は、エレクトロルミネッセンス表示動作及び液晶表示動作をなし得る表示素子と、前記ＥＬ画素データパルスに応じてエレクトロルミネッセンス駆動電圧を前記表示素子に印加する第１トランジスタと、前記液晶画素データパルスに応じて液晶駆動電圧を前記表示素子に印加する第２トランジスタとを含み、前記第２トランジスタは、そのソース電極及びドレイン電極が夫々前記表示素子のアノード電極及びカソード電極に接続されているＰチャネル電界効果トランジスタであり、そのゲート電極に印加された前記液晶画素データパルスに応じて前記表示素子のアノード電極及びカソード電極間に前記液晶駆動電圧を発生させる。
【図面の簡単な説明】
図１は、ディスプレイ装置の構成を示す図である。
図２は、図１に示される表示パネル１０に搭載されている画素セルＧの構成を示す図である。
図３は、デュアル表示素子ＤＭの構造を示す図である。
図４は、デュアル表示素子ＤＭの電圧輝度特性を示す図である。
図５は、図１に示されるディスプレイ装置におけるＥＬ表示モード時において画素セルＧに印加される駆動パルスの一例を示す図である。
図６は、図１に示されるディスプレイ装置における液晶表示モード時において画素セルＧに印加される駆動パルスの一例を示す図である。
図７は、図１に示されるディスプレイ装置における液晶表示モード時において画素セルＧに印加される駆動パルスの他の一例を示す図である。
図８は、ディスプレイ装置の他の構成を示す図である。
図９は、図８に示される表示パネル１００に搭載されている画素セルＧ１の構成を示す図である。
図１０は、ディスプレイ装置の他の構成を示す図である。
図１１は、図１０に示される表示パネル１１０に搭載されている画素セルＧ２１の構成を示す図である。
図１２は、画素セルＧ２のトランジスタＱ１、Ｑ２、Ｑ４及びＱ５各々のゲート・ソース間電圧ＶＣＳ−ドレイン・ソース間電流ＩＤＳ特性を示す図である。
図１３は、図１０に示されるデータドライバ１２３の内部構成を示す図である。
図１４は、図１０に示されるディスプレイ装置におけるＥＬ表示モード時において画素セルＧ２に印加される駆動パルスの一例を示す図である。
図１５は、図１０に示されるディスプレイ装置における液晶表示モード時において画素セルＧ２に印加される駆動パルスの一例を示す図である。
図１６は、図２に示されるトランジスタＱ１〜Ｑ３をＮチャネル型電界効果トランジスタで構築した場合における画素セルＧの他の構成を示す図である。
図１７は、図９に示されるトランジスタＱ１及びＱ２をＮチャネル型電界効果トランジスタで構築した場合における画素セルＧ１の他の構成を示す図である。
図１８は、図１１に示されるトランジスタＱ１、Ｑ２、Ｑ４及びＱ５をＮチャネル型電界効果トランジスタで構築した場合における画素セルＧ２の他の構成を示す図である。
【発明を実施するための最良の形態】
【０００５】
図１は、本発明の第１の実施例によるディスプレイ装置の概略構成の一例を示す図である。
図１において、表示パネル１０には、２次元表示画面の縦方向（垂直方向）に夫々伸張したデータラインＤＬ１〜ＤＬｍ及びデータラインＤＥ１〜ＤＥｍが、図１に示す如く、ＤＬ及びＤＥ交互に配置して形成されている。又、表示パネル１０には、２次元表示画面の横方向（水平方向）に夫々伸張した走査ラインＳＬ１〜ＳＬｎ及び走査ラインＳＥ１〜ＳＥｎが、図１に示す如く、ＳＬ及びＳＥ交互に配置して形成されている。互いに隣接するＳＬ及びＳＥからなる一対の走査ラインと、互いに隣接するＤＬ及びＤＥからなる一対のデータラインとの交叉部に、画素に対応した画素セルＧ（波線にて示す）が形成されている。各画素セルＧには、ＥＬ素子を発光駆動する際に用いるＥＬ駆動電圧ＶＤＤが電源電極１１を介して印加されており、且つ接地電極１２を介して接地電位が印加されている。
駆動制御回路１は、表示モード指定信号が液晶表示モードを示す場合には、液晶走査タイミング信号を発生して液晶走査ドライバ２に供給すると共に、液晶表示モード信号をデータドライバ３に供給する。一方、上記表示モード指定信号がＥＬ表示モードを示す場合には、駆動制御回路１は、ＥＬ走査タイミング信号を発生してＥＬ走査ドライバ４に供給すると共に、ＥＬ表示モード信号をデータドライバ３に供給する。更に、駆動制御回路１は、入力映像信号を、各画素毎の輝度レベルを示す画素データに変換してデータドライバ３に供給する。
液晶走査ドライバ２は、上記液晶走査タイミング信号に応じて、表示パネル１０の走査ラインＳＬ１〜ＳＬｎの各々に順次、液晶走査パルス（後述する）を印加する。ＥＬ走査ドライバ４は、上記ＥＬ走査タイミング信号に応じて、表示パネル１０の走査ラインＳＥ１〜ＳＥｎの各々に順次、ＥＬ走査パルス（後述する）を印加する。データドライバ３は、駆動制御回路１から液晶表示モード信号が供給された場合には、上記画素データに応じて液晶駆動用電圧を有する画素データパルスを発生し、これを１走査ライン分（ｍ個）ずつデータラインＤＬ１〜ＤＬｍに印加する。一方、駆動制御回路１からＥＬ表示モード信号が供給された場合には、上記画素データに応じて画素データパルスを発生し、これを１走査ライン分（ｍ個）ずつデータラインＤＥ１〜ＤＥｍに印加する。
ここで、表示パネル１０の各画素セルＧは、走査ラインＳＬ１〜ＳＬｎを介して液晶走査パルスが印加され、且つデータラインＤＬ１〜ＤＬｍを介して画素データパルスが印加された場合には、この表示パネル１０を液晶表示パネルとして動作させる。一方、走査ラインＳＥ１〜ＳＥｎを介してＥＬ走査パルスが印加され、且つデータラインＤＥ１〜ＤＥｍを介して画素データパルスが印加された場合には、各画素セルＧは、この表示パネル１０をＥＬ表示パネルとして動作させる。
図２は、各画素セルＧの構成を示す図である。
図２に示されるように、各画素セルＧは、ＥＬ（エレクトロ・ルミネッセンス）表示及び液晶表示の双方の表示機能を備えたデュアル表示素子ＤＭ、ＥＬ駆動回路ＥＬＧ、及び液晶駆動回路ＬＣＧから構成される。
ＥＬ駆動回路ＥＬＧは、画素データ取込用のトランジスタＱ１、ＥＬ駆動電流供給用のトランジスタＱ２、及びコンデンサＣからなる。尚、トランジスタＱ１及びＱ２は、Ｐチャネル型の電界効果トランジスタである。
トランジスタＱ１のゲート電極には走査ラインＳＥ、そのソース電極にはデータラインＤＥが夫々接続されている。トランジスタＱ１のドレイン電極にはトランジスタＱ２のゲート電極が接続されている。トランジスタＱ２のソース電極には電源電極１１を介してＥＬ駆動電圧ＶＤＤが印加されており、そのゲート及びソース電極間にはコンデンサＣが接続されている。更に、トランジスタＱ２のドレイン電極にはデュアル表示素子ＤＭのアノード電極Ａが接続されている。デュアル表示素子ＤＭのカソード電極Ｋは接地電極１２を介して接地されている。
液晶駆動回路ＬＣＧはトランジスタＱ３からなる。トランジスタＱ３のゲート電極には走査ラインＳＬ、そのソース電極にはデータラインＤＬが夫々接続されている。トランジスタＱ３のドレイン電極にはデュアル表示素子ＤＭのアノード電極Ａが接続されている。尚、トランジスタＱ３は、Ｐチャネル型の電界効果トランジスタである。
図３は、デュアル表示素子ＤＭの断面を示す図である。
図３に示されるように、かかるデュアル表示素子ＤＭは、透明ガラス又は透明樹脂シート等の透明基板１０１上に、ＩＴＯ等の透明電極１０２、ネマチック液晶が混合されているキャリア輸送層１０３、有機発光層１０４及び背面電極１０５各々が積層されて構築される。透明電極１０２がデュアル表示素子ＤＭにおけるアノード電極Ａとなり、背面電極１０５がカソード電極Ｋとなる。尚、キャリア輸送層１０３に代わり、有機発光層１０４にネマチック液晶を混合させるようにしても良い。又、キャリア輸送層１０３及び有機発光層１０４の双方にネマチック液晶を混合させるようにしても良い。
図４は、デュアル表示素子ＤＭのアノード電極Ａ及びカソード電極Ｋ間に印加される電圧と、デュアル表示素子ＤＭの有機発光層１０４による発光輝度との対応関係を示す図である。
図４に示されるように、アノード電極Ａ及びカソード電極Ｋ間に所定の第１電圧Ｖ１（例えば５０ボルト）よりも大なる電圧を印加すると有機発光層１０４が発光する。尚、０ボルト〜第２電圧Ｖ２（例えば２５ボルト）の範囲内でアノード電極Ａ及びカソード電極Ｋ間に電圧を印加すると、その電圧に応じてキャリア輸送層１０３に混合されている液晶の分子配列が変化する。
すなわち、デュアル表示素子ＤＭは、アノード電極Ａ及びカソード電極Ｋ間に上記第２電圧Ｖ２よりも低電圧を印加した場合には液晶表示素子として動作し、上記第１電圧Ｖ１よりも高電圧を印加した場合にはＥＬ表示素子として動作する。よって、上記ＥＬ駆動電圧ＶＤＤは、第１電圧Ｖ１よりも高い電圧に設定される。
次に、図１に示されるディスプレイ装置の動作について説明する。
かかるディスプレイ装置は、表示モード指定信号がＥＬ表示モードを示す場合には以下の如きＥＬ表示モードに基づくＥＬ表示駆動を実施する一方、液晶表示モードを示す場合には以下の如き液晶表示モードに基づく液晶表示駆動を実施する。
［ＥＬ表示モード］
ＥＬ表示モードでは、ＥＬ走査ドライバ４が、図５に示す如く、各フレーム表示期間内の走査期間ＴＳＣＡＮ毎に、トランジスタが十分にオン状態になるような例えば０ボルトのパルス電圧を有するＥＬ走査パルスＳＰＥを走査ラインＳＥ１〜ＳＥｎの各々に順次印加する。この間、データドライバ３は、画素データによって示される輝度レベルに応じたパルス電圧を有する画素データパルスＤＰＥ発生し、これを１走査ライン分（ｍ個）ずつ、各ＥＬ走査パルスＳＰＥの印加タイミングに同期させてデータラインＤＥ１〜ＤＥｍに印加する。尚、図５は、１つの画素セルＧのみを抜粋して、その画素セルＧに印加される走査パルス及び画素データパルスを示すものである。
ここで、図５に示す如くＥＬ走査パルスＳＰＥが走査期間ＴＳＣＡＮに亘り画素セルＧに印加されると、この画素セルＧのＥＬ駆動回路ＥＬＧ内のトランジスタＱ１がオン状態となり、データラインＤＥを介して画素データパルスＤＰＥのパルス電圧がコンデンサＣに印加される。すると、このパルス電圧に対応した電荷がコンデンサＣに充電され、かかる充電に伴いコンデンサＣの両端電圧が上昇する。この際、コンデンサＣに発生した電圧がトランジスタＱ２のゲート電圧となる。トランジスタＱ２は、このゲート電圧に応じた駆動電流ＩＤＭを発生し、これを図５に示す表示期間ＴＦＲＡＭＥに亘りデュアル表示素子ＤＭに送出する。この間、デュアル表示素子ＤＭ内の有機発光層１０４が上記駆動電流ＩＤＭに応じた輝度レベルで発光する。すなわち、デュアル表示素子ＤＭは、ＥＬ表示素子として動作する。
［液晶表示モード］
液晶表示モードでは、液晶走査ドライバ２が、図６に示す如く各フレーム表示期間内の走査期間ＴＳＣＡＮ毎に、例えば０ボルトのパルス電圧を有する液晶走査パルスＳＰＬを走査ラインＳＬ１〜ＳＬｎの各々に順次印加する。この間、データドライバ３は、画素データによって示される輝度レベルに応じた液晶駆動用のパルス電圧を有する画素データパルスＤＰＬを発生し、これを１走査ライン分（ｍ個）ずつ、各液晶走査パルスＳＰＬの印加タイミングに同期させてデータラインＤＬ１〜ＤＬｍに印加する。尚、上記液晶駆動用のパルス電圧は、図４に示す如き０ボルト〜第２電圧Ｖ２の範囲内の電圧である。
ここで、液晶走査パルスＳＰＬが走査期間ＴＳＣＡＮに亘り画素セルＧに印加されると、この画素セルＧの液晶駆動回路ＬＣＧ内のトランジスタＱ３がオン状態となり、データラインＤＬを介して上記画素データパルスＤＰＬがデュアル表示素子ＤＭに印加される。すると、画素データパルスＤＰＬのパルス電圧に対応した電荷がデュアル表示素子ＤＭに蓄積され、この蓄積された電荷に対応した駆動電圧ＶＤＭが図６に示す如き表示期間ＴＦＲＡＭＥに亘りデュアル表示素子ＤＭのアノード電極Ａ及びカソード電極Ｋ間に発生する。この際、アノード電極Ａ及びカソード電極Ｋ間に発生する駆動電圧ＶＤＭは０ボルト〜第２電圧Ｖ２の範囲内であるので、その電圧に応じて、デュアル表示素子ＤＭ内のキャリア輸送層１０３に混合されている液晶の分子配列が変化する。すなわち、デュアル表示素子ＤＭは、液晶表示素子として動作する。
以上の如く、図１に示すディスプレイ装置においては、各画素セルＧ内にＥＬ駆動回路ＥＬＧ及び液晶駆動回路ＬＣＧを設け、両者を択一的に動作させることにより、デュアル表示素子ＤＭをＥＬ表示素子、あるいは液晶表示素子として適宜切り換えて動作できるようにしている。
尚、図６に示される液晶表示モードでは、デュアル表示素子ＤＭのアノード電極Ａがカソード電極Ｋに対して常に高電位となる、直流駆動にてデュアル表示素子ＤＭを駆動しているが、図７に示す如き、アノード電極Ａ及びカソード電極Ｋの極性が１フレーム表示期間毎に遷移する交流駆動を採用しても良い。
図８は、本発明の第２の実施例によるディスプレイ装置の概略構成の他の一例を示す図である。
図８において、表示パネル１００には、２次元表示画面の縦方向（垂直方向）に夫々伸張したデータラインＤＬ１〜ＤＬｍ及びデータラインＤＥ１〜ＤＥｍが、図８に示す如く、ＤＬ及びＤＥ交互に配置して形成されている。又、表示パネル１００には、２次元表示画面の横方向（水平方向）に夫々伸張した走査ラインＳＬ１〜ＳＬｎ及び走査ラインＳＥ１〜ＳＥｎが、図８に示す如く、ＳＬ及びＳＥ交互に配置して形成されている。互いに隣接するＳＬ及びＳＥからなる一対の走査ラインと、互いに隣接するＤＬ及びＤＥからなる一対のデータラインとの交叉部に、画素に対応した画素セルＧ１（波線にて示す）が形成されている。各画素セルＧ１は、モード電極ＭＬにて共通に接続されていると共に、接地電極１２を介して夫々に接地電位が印加されている。
図９は、画素セルＧ１の構成を示す図である。
図９に示されるように、各画素セルＧ１は、ＥＬ表示及び液晶表示の双方の表示機能を備えたデュアル表示素子ＤＭと、画素データ取込用のトランジスタＱ１、駆動電流供給用のトランジスタＱ２、及びコンデンサＣから構成される。尚、これらトランジスタＱ１及びＱ２は、Ｐチャネル型の電界効果トランジスタである。
トランジスタＱ１のゲート電極には走査ラインＳＥ、そのソース電極にはデータラインＤＥが夫々接続されている。トランジスタＱ１のドレイン電極にはトランジスタＱ２のゲート電極、走査ラインＳＬ及びコンデンサＣの一方の電極端が接続されている。コンデンサＣの他方の電極端はモード電極ＭＬに接続されている。トランジスタＱ２のソース電極にはデータラインＤＬが接続されており、そのドレイン電極にはデュアル表示素子ＤＭのアノード電極Ａが接続されている。デュアル表示素子ＤＭのカソード電極Ｋは接地電極１２を介して接地されている。尚、デュアル表示素子ＤＭの構造は、図２に示されるものと同一であるので、その説明は省略する。
図８に示される駆動制御回路１１１は、表示モード指定信号が液晶表示モードを示す場合には、液晶走査タイミング信号を液晶走査ドライバ１１２に供給すると共に、液晶表示モード信号を液晶走査ドライバ１１２、データドライバ１１３及びＥＬ走査ドライバ１１４各々に供給する。一方、上記表示モード指定信号がＥＬ表示モードを示す場合には、駆動制御回路１１１は、ＥＬ走査タイミング信号をＥＬ走査ドライバ１１４に供給すると共に、ＥＬ表示モード信号を液晶走査ドライバ１１２、データドライバ１１３及びＥＬ走査ドライバ１１４に夫々供給する。更に、駆動制御回路１１１は、入力映像信号を、各画素毎の輝度レベルを示す画素データに変換してデータドライバ１１３に供給する。
液晶走査ドライバ１１２は、上記液晶走査タイミング信号に応じて、表示パネル１００の走査ラインＳＬ１〜ＳＬｎの各々に順次、図６に示す如き液晶走査パルスＳＰＬを印加する。
ＥＬ走査ドライバ１１４は、上記ＥＬ走査タイミング信号に応じて、表示パネル１００の走査ラインＳＥ１〜ＳＥｎの各々に順次、図５に示す如きＥＬ走査パルスＳＰＥを印加する。
データドライバ１１３は、駆動制御回路１１１から液晶表示モード信号が供給された場合には、上記画素データに応じて液晶駆動用電圧を有する、図６に示す如き画素データパルスＤＰＬを発生し、これを１走査ライン分（ｍ個）ずつデータラインＤＬ１〜ＤＬｍに印加する。一方、ＥＬ表示モード信号が供給された場合には、データドライバ１１３は、ＥＬ駆動電圧ＶＤＤに基づいて画素データに応じた電圧を有する図５に示す如き画素データパルスＤＰＥを発生し、これを１走査ライン分（ｍ個）ずつデータラインＤＥ１〜ＤＥｍに印加する。
ここで、駆動制御回路１１１から液晶表示モード信号が供給された場合には、ＥＬ走査ドライバ１１４は、画素セルＧ１のトランジスタＱ１をオフ状態に設定すべき電圧を有するＥＬオフ電圧ＶＥＯＦＦを走査ラインＳＥ１〜ＳＥｎ各々を介して全ての画素セルＧ１内のトランジスタＱ１のゲート電極に印加する。更に、データドライバ１１３は、表示パネル１００のモード電極ＭＬを介して全ての画素セルＧ１のコンデンサＣの一方の電極をハイインピーダンス状態に設定する。
従って、液晶表示モード時には、全ての画素セルＧ１内のトランジスタＱ１及びコンデンサＣが無効な状態となり、トランジスタＱ２及びデュアル表示素子ＤＭのみが動作可能となる。この際、トランジスタＱ２のゲート電極は走査ラインＳＬ、ソース電極はデータラインＤＬに夫々接続されていることから、このトランジスタＱ２は、図２に示す如き液晶駆動回路ＬＣＧと等価となる。よって、トランジスタＱ２は、かかる液晶駆動回路ＬＣＧと同様に、デュアル表示素子ＤＭに対して図６に示す如き液晶表示駆動を行う。
一方、駆動制御回路１１１からＥＬ表示モード信号が供給された場合には、データドライバ１１３は、モード電極ＭＬ及びデータラインＤＬ１〜ＤＬｍ各々を介して、全ての画素セルＧ１内のコンデンサの他方の電極及びトランジスタＱ２のソース電極にＥＬ駆動電圧ＶＤＤを印加する。
従って、ＥＬ表示モード時には、画素セルＧ１は、図２に示す如きＥＬ駆動回路ＥＬＧと等価な構成となる。よって、この際、画素セルＧ１は、かかるＥＬ駆動回路ＥＬＧと同様に、デュアル表示素子ＤＭに対して図５に示す如きＥＬ表示駆動を行う。
このように、図８に示されるディスプレイ装置においては、各画素セルＧ１内のＥＬ駆動電流供給用のトランジスタＱ２を液晶駆動用のトランジスタと兼用させて使用しているので、図２に示す画素セルＧに比して小規模化を図ることができる。
尚、液晶表示モード時において、デュアル表示素子ＤＭに過大な電流が流れる場合には、このデュアル表示素子ＤＭに蓄積された電荷が放電して電圧低下が生じ、安定した階調表示が困難になる。そこで、液晶表示モード時においてもＥＬ表示モード時と同様に、一定の駆動電圧をデュアル表示素子ＤＭに印加するようにして、流れる電流を所定の一定電流にするようにしても良い。
【実施例】
【０００６】
［実施例３］
図１０は、本発明によるディスプレイ装置の他の構成を示す図である。
図１０において、表示パネル１１０には、２次元表示画面の縦方向（垂直方向）に夫々伸張したデータラインＤＬ１〜ＤＬｍ及びデータラインＤＥ１〜ＤＥｍが、図１０に示す如く、ＤＬ及びＤＥ交互に配置して形成されている。又、表示パネル１１０には、２次元表示画面の横方向（水平方向）に夫々伸張した走査ラインＳ１〜Ｓｎが形成されている。走査ラインＳと、互いに隣接するＤＬ及びＤＥからなる一対のデータラインとの交叉部に、画素に対応した画素セルＧ２（波線にて示す）が形成されている。各画素セルＧ２には、ＥＬ素子を発光駆動する際に用いるＥＬ駆動電圧ＶＤＤが電源電極１１を介して印加されており、且つ接地電極１２を介して接地電位が印加されている。
図１１は、画素セルＧ２の構成を示す図である。
図１１に示されるように、画素セルＧ２は、ＥＬ表示及び液晶表示の双方の表示機能を備えたデュアル表示素子ＤＭ、ＥＬ画素データ取込用のトランジスタＱ１、駆動電流供給用のトランジスタＱ２、液晶画素データ取込用のトランジスタＱ４、液晶表示駆動用のトランジスタＱ５、コンデンサＣ１及びＣ２から構成される。尚、これらトランジスタＱ１、Ｑ２、Ｑ４及びＱ５はＰチャネル型の電界効果トランジスタであり、図１２に、そのゲート・ソース間電圧ＶＧＳ−ドレイン・ソース間電流ＩＤＳ特性を示す。
図１１において、トランジスタＱ１のゲート電極には走査ラインＳ、そのソース電極にはデータラインＤＥが夫々接続されている。トランジスタＱ１のドレイン電極にはトランジスタＱ２のゲート電極が接続されている。トランジスタＱ２のソース電極には電源電極１１を介してＥＬ駆動電圧ＶＤＤが印加されており、そのゲート及びソース電極間にはコンデンサＣ１が接続されている。更に、トランジスタＱ２のドレイン電極にはデュアル表示素子ＤＭのアノード電極Ａが接続されている。デュアル表示素子ＤＭのカソード電極Ｋは接地電極１２を介して接地されている。トランジスタＱ４のゲート電極には走査ラインＳ、そのソース電極にはデータラインＤＬが夫々接続されている。トランジスタＱ４のドレイン電極にはトランジスタＱ５のゲート電極が接続されている。トランジスタＱ２のソース電極及びトランジスタＱ５のゲート電極間にはコンデンサＣ２が接続されている。トランジスタＱ５のソース電極にはデュアル表示素子ＤＭのアノード電極Ａが接続されており、そのドレイン電極にはデュアル表示素子ＤＭのカソード電極Ｋが接続されている。尚、デュアル表示素子ＤＭの構造は、図２に示されるものと同一であるので、その説明は省略する。
駆動制御回路１２１は、入力映像信号に応じて走査タイミング信号を発生して走査ドライバ１２２に供給する。又、駆動制御回路１２１は、表示モード指定信号が液晶表示モードを示す場合には論理レベル１、ＥＬ表示モードを示す場合には論理レベル０を有する表示モード信号をデータドライバ１１３に供給する。更に、駆動制御回路１２１は、入力映像信号を、各画素毎の輝度レベルを示す画素データに変換してデータドライバ１１３に供給する。
走査ドライバ１２２は、上記走査タイミング信号に応じて、表示パネル１１０の走査ラインＳ１〜Ｓｎの各々に順次、走査パルスを印加する。データドライバ１１３は、駆動制御回路１２１から供給された表示モード信号及び画素データに応じて各種電圧及び画素データパルス（後述する）を発生してデータラインＤＬ１〜ＤＬｍ及びＤＥ１〜ＤＥｍに印加する。
図１３は、データドライバ１２３の内部構成を示す図である。
図１３において、ＥＬ画素データパルス発生回路１３１は、画素データに応じてＥＬ表示用のＥＬ画素データパルスを発生し、これを１走査ライン分（ｍ個）ずつセレクタ１３２に供給する。セレクタ１３２は、表示モード信号が論理レベル０、すなわちＥＬ表示モードを表す場合にはＥＬ画素データパルス発生回路１３１から供給された１走査ライン分（ｍ個）のＥＬ画素データパルスを夫々、表示パネル１１０のデータラインＤＥ１〜ＤＥｍに中継供給する。一方、表示モード信号が論理レベル１、すなわち液晶表示モードを示す場合には、セレクタ１３２は、所定のバイアス電圧ＶＢＳをデータラインＤＥ１〜ＤＥｍに夫々印加する。尚、上記バイアス電圧ＶＢＳは、この電圧がデータラインＤＥ及びトランジスタＱ１を介してトランジスタＱ２のゲート電極に印加された際にトランジスタＱ２が所定の一定のバイアス電流を発生することになる電圧値である。特に、かかるバイアス電圧ＶＢＳは、液晶表示モード時において上記デュアル表示素子ＤＭに流れる最大電流よりも大なるバイアス電流がトランジスタＱ２に流れるような電圧値に設定する。尚、バイアス電流は一定である必要はなく、デュアル表示素子ＤＭの状態に応じて適宜変更するようにしても良い。
液晶画素データパルス発生回路１３３は、画素データに応じてデュアル表示素子ＤＭを液晶素子として動作させる液晶駆動電圧ＶＬＤＭを生成し、この液晶駆動電圧ＶＬＤＭにトランジスタＱ５のスレッショルド電圧Ｖｔｈを加算したパルス電圧を有する液晶画素データパルスを、１走査ライン分（ｍ個）ずつセレクタ１３４に供給する。セレクタ１３４は、表示モード信号が論理レベル１、すなわち液晶表示モードを表す場合には液晶画素データパルス発生回路１３３から供給された１走査ライン分（ｍ個）の液晶画素データパルスを夫々、表示パネル１１０のデータラインＤＬ１〜ＤＬｍに中継供給する。一方、表示モード信号が論理レベル０、すなわちＥＬ表示モードを表す場合には、セレクタ１３４は、所定のスイッチングオフ電圧ＶＯＦＦをデータラインＤＬ１〜ＤＬｍに夫々印加する。尚、上記スイッチングオフ電圧ＶＯＦＦは、この電圧がデータラインＤＬ及びトランジスタＱ４を介してトランジスタＱ５のゲート電極に印加された際にトランジスタＱ５がオフ状態に設定される電圧値である。
次に、図１０に示されるディスプレイ装置の動作について説明する。
かかるディスプレイ装置は、表示モード指定信号がＥＬ表示モードを示す場合には以下の如きＥＬ表示モードに基づくＥＬ表示駆動を実施する一方、液晶表示モードを示す場合には以下の如き液晶表示モードに基づく液晶表示駆動を実施する。
［ＥＬ表示モード］
ＥＬ表示モードでは、走査ドライバ１２２が、図１４に示す如く、各フレーム表示期間内の走査期間ＴＳＣＡＮ毎に、トランジスタが十分にオン状態となる例えば０ボルトのパルス電圧を有する走査パルスＳＰを走査ラインＳ１〜Ｓｎの各々に順次印加する。又、ＥＬ表示モードでは、データドライバ１２３が、画素セルＧ２のトランジスタＱ５をオフ状態に設定するスイッチングオフ電圧ＶＯＦＦをデータラインＤＬ１〜ＤＬｍ各々に印加する。更に、データドライバ１２３は、画素データに応じたパルス電圧を有する図１４に示す如きＥＬ画素データパルスＤＰＥ発生し、これを１走査ライン分（ｍ個）ずつ、各走査パルスＳＰの印加タイミングに同期させてデータラインＤＥ１〜ＤＥｍに印加する。
かかる動作によれば、走査ラインＳを介して走査パルスが印加される度に全ての画素セルＧ２のトランジスタＱ４がオン状態となり、データラインＤＬを介して上記スイッチングオフ電圧ＶＯＦＦがトランジスタＱ５のゲート電極に印加される。このスイッチングオフ電圧ＶＯＦＦの印加に応じてトランジスタＱ５はオフ状態に設定される。更に、上記走査パルスＳＰが印加されている間、画素セルＧ２のトランジスタＱ１がオン状態となり、データラインＤＥを介してＥＬ画素データパルスＤＰＥがトランジスタＱ２のゲート電極及びコンデンサＣ１に印加される。すると、ＥＬ画素データパルスＤＰＥのパルス電圧に対応した電荷がコンデンサＣ１に充電され、コンデンサＣ１の両端電圧が上昇する。この際、コンデンサＣ１に発生した電圧がトランジスタＱ２のゲート電圧となり、トランジスタＱ２は、このゲート電圧に応じた駆動電流ＩＤＭを図１４に示す表示期間ＴＦＲＡＭＥに亘りデュアル表示素子ＤＭに送出する。この間、このデュアル表示素子ＤＭ内の有機発光層１０４が上記駆動電流ＩＤＭに応じた輝度レベルで発光する。すなわち、デュアル表示素子ＤＭは、ＥＬ表示素子として動作する。
［液晶表示モード］
液晶表示モードでは、走査ドライバ１２２が上記ＥＬ表示モード時と同様に、図１５に示す如き各フレーム表示期間内の走査期間ＴＳＣＡＮ毎に走査パルスＳＰを発生し、走査ラインＳ１〜Ｓｎの各々に順次印加する。又、液晶表示モードでは、データドライバ１２３が、画素セルＧ２のトランジスタＱ２に対して所定の一定バイアス電流を発生させるべきバイアス電圧ＶＢＳをデータラインＤＥ１〜ＤＥｍに夫々印加する。更に、データドライバ１２３は、画素データに応じた電圧値を有する液晶駆動電圧ＶＬＤＭ生成し、この液晶駆動電圧ＶＬＤＭにトランジスタＱ５のスレッショルド電圧Ｖｔｈを加算したパルス電圧を有する液晶画素データパルスＤＰＬを、図１５に示す如く走査期間ＴＳＣＡＮ毎に、１走査ライン分（ｍ個）ずつデータラインＤＬ１〜ＤＬｍ各々に印加する。かかる動作によれば、走査ラインＳを介して走査パルスが印加される度に画素セルＧ２のトランジスタＱ１がオン状態となり、データラインＤＥを介して上記バイアス電圧ＶＢＳがトランジスタＱ２のゲート電極に印加される。この際、トランジスタＱ２は、上記バイアス電圧ＶＢＳに対応したバイアス電流をデュアル表示素子ＤＭに送出する。更に、上記走査パルスＳＰが印加されている間、画素セルＧ２のトランジスタＱ４がオン状態となり、データラインＤＬを介して液晶画素データパルスＤＰＬがトランジスタＱ５のゲート電極に印加される。つまり、画素データに応じた電圧値を有する液晶駆動電圧ＶＬＤＭ（例えば、図１５のＶＬＤＭ１又はＶＬＤＭ２）にトランジスタＱ５のスレッショルド電圧Ｖｔｈを加算したパルス電圧を有する液晶画素データパルスＤＰＬがトランジスタＱ５のゲート電極に印加されるのである。尚、トランジスタＱ５のゲート電極に印加された電圧はコンデンサＣ２によって保持される。よって、図１５に示す表示期間ＴＦＲＡＭＥに亘り、デュアル表示素子ＤＭのアノード電極Ａ及びカソード電極Ｋ間にはトランジスタＱ５のゲート電極に印加された電圧に応じた電位差が生じ、これが駆動電圧ＶＤＭとしてデュアル表示素子ＤＭに印加されることになる。すると、かかる駆動電圧ＶＤＭに応じてデュアル表示素子ＤＭ内のキャリア輸送層１０３に混合されている液晶の分子配列が変化する。すなわち、デュアル表示素子ＤＭは、液晶表示素子として動作する。
このように、図１１に示す画素セルＧ２においては、デュアル表示素子ＤＭのアノード電極Ａ及びカソード電極Ｋ間にそのソース電極及びドレイン電極が夫々接続されたトランジスタＱ５によってデュアル表示素子ＤＭを液晶駆動するようにしている。すなわち、デュアル表示素子ＤＭを液晶駆動する際に用いる液晶駆動電圧ＶＬＤＭにトランジスタＱ５のスレッショルド電圧Ｖｔｈを加算したパルス電圧を有する液晶画素データパルスＤＰＬをトランジスタＱ５のゲート電極に印加することにより、デュアル表示素子ＤＭを液晶駆動するのである。かかる駆動によれば、例えデュアル表示素子ＤＭのアノード電極Ａ及びカソード電極Ｋ間の電圧が液晶駆動電圧ＶＬＤＭよりも大になってしまって、この際、デュアル表示素子ＤＭに並列接続されたトランジスタＱ５側に電流が流れることになるので、その電圧増加分がキャンセルされる。つまり、デュアル表示素子ＤＭのアノード電極Ａ及びカソード電極Ｋ間の電圧を液晶駆動電圧ＶＬＤＭに維持することができるのである。更に、図１１に示される画素セルＧ２では、デュアル表示素子ＤＭを液晶駆動する際には、ＥＬ駆動電流供給用のトランジスタＱ２にて、デュアル表示素子ＤＭに流れる駆動電流を一定のバイアス電流に制限するようにしている。従って、各トランジスタの電圧電流特性に製造上のばらつき等が生じていても、精度良くデュアル表示素子ＤＭを液晶駆動することが可能になる。
以上の如く、図１、図８及び図１０に示されるディスプレイ装置は、ＥＬ表示モード時には入力映像信号にて示される輝度レベルに応じたＥＬ画素データパルスを発生する一方、液晶表示モード時には上記輝度レベルに応じた液晶画素データパルスを発生するドライバを備える。更に、各画素セル内に、液晶及びＥＬ表示機能を備えたデュアル表示素子と、上記ＥＬ画素データパルスに応じてＥＬ駆動電圧をデュアル表示素子に印加し、上記液晶画素データパルスに応じて液晶駆動電圧を印加する駆動手段と、を設ける。かかる構成により、単一の表示パネルにて液晶表示及びＥＬ表示の双方を実現可能にしている。
尚、上記実施例においては、図２に示される画素セルＧ、図９に示される画素セルＧ１、及び図１１に示される画素セルＧ２に搭載するトランジスタ（Ｑ１〜Ｑ５）としてＰチャネル型の電界効果トランジスタを採用しているが、Ｎチャネル型電界効果トランジスタを採用しても良い。
図１６は図２に示されるトランジスタＱ１〜Ｑ３をＮチャネル型電界効果トランジスタで構築した場合における画素セルＧの他の構成を示す図である。図１７は、図９に示されるトランジスタＱ１及びＱ２をＮチャネル型電界効果トランジスタで構築した場合における画素セルＧ１の他の構成を示す図である。図１８は、図１１に示されるトランジスタＱ１、Ｑ２、Ｑ４及びＱ５をＮチャネル型電界効果トランジスタで構築した場合における画素セルＧ２の他の構成を示す図である。
又、デュアル表示素子ＤＭを駆動する方式としては、画素データによって示される輝度レベルに応じた電圧をデュアル表示素子ＤＭに印加するアナログ駆動方式、又は、最大輝度及び最小輝度に対応した２値の電圧のみをデュアル表示素子ＤＭに印加するディジタル駆動方式のいずれにも適用可能である。

Claims (4)

  1. 画素を担う複数の画素セルが形成されている表示パネルを搭載したディスプレイ装置であって、
    エレクトロルミネッセンス表示モード時には入力映像信号に基づく各画素毎の画素データにて示される輝度レベルに応じたＥＬ画素データパルスを発生する一方、液晶表示モード時には前記画素データにて示される輝度レベルに応じた液晶画素データパルスを発生するドライバを備え、
    前記画素セル各々は、エレクトロルミネッセンス表示動作及び液晶表示動作をなし得る表示素子と、前記ＥＬ画素データパルスに応じてエレクトロルミネッセンス駆動電圧を前記表示素子に印加する第１トランジスタと、前記液晶画素データパルスに応じて液晶駆動電圧を前記表示素子に印加する第２トランジスタとを含み、
    前記第２トランジスタは、そのソース電極及びドレイン電極が夫々前記表示素子のアノード電極及びカソード電極に接続されているＰチャネル電界効果トランジスタであり、そのゲート電極に印加された前記液晶画素データパルスに応じて前記表示素子のアノード電極及びカソード電極間に前記液晶駆動電圧を発生させることを特徴とするディスプレイ装置。
  2. 前記液晶画素データパルスは、前記液晶駆動電圧に前記第２トランジスタのスレッショルド電圧を加算したパルス電圧を有することを特徴とする請求項１記載のディスプレイ装置。
  3. 前記ドライバは、前記液晶表示動作時には前記表示素子に所定のバイアス電流を供給させるべく前記第１トランジスタのゲート電極に所定のバイアス電圧を印加することを特徴とする請求項１又は２に記載のディスプレイ装置。
  4. 前記第２トランジスタはＮチャネル電界効果トランジスタであり、そのソース電極及びドレイン電極が夫々前記表示素子のカソード電極及びアノード電極に接続されており、
    前記第２トランジスタのゲート電極に印加された前記液晶画素データパルスに応じて前記表示素子のアノード電極及びカソード電極間に前記液晶駆動電圧を発生させることを特徴とする請求項１記載のディスプレイ装置。
JP2007524728A 2005-07-14 2006-07-13 ディスプレイ装置 Expired - Fee Related JP4185556B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005205443 2005-07-14
JP2005205443 2005-07-14
PCT/JP2006/314325 WO2007007918A1 (ja) 2005-07-14 2006-07-13 ディスプレイ装置

Publications (2)

Publication Number Publication Date
JP4185556B2 true JP4185556B2 (ja) 2008-11-26
JPWO2007007918A1 JPWO2007007918A1 (ja) 2009-01-29

Family

ID=37637276

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007524728A Expired - Fee Related JP4185556B2 (ja) 2005-07-14 2006-07-13 ディスプレイ装置

Country Status (3)

Country Link
US (1) US20090146913A1 (ja)
JP (1) JP4185556B2 (ja)
WO (1) WO2007007918A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017062474A (ja) * 2015-09-25 2017-03-30 株式会社半導体エネルギー研究所 ドライバｉｃ、および電子機器
JP2018013772A (ja) * 2016-07-01 2018-01-25 株式会社半導体エネルギー研究所 電子機器、電子機器の駆動方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI543128B (zh) * 2012-03-19 2016-07-21 天鈺科技股份有限公司 電子裝置
US10607556B2 (en) * 2014-11-07 2020-03-31 The Hong Kong University Of Science And Technology Driving scheme for ferroelectric liquid crystal displays
CN107293264B (zh) 2016-04-04 2021-07-20 株式会社半导体能源研究所 显示装置、显示模块以及电子设备
US10629165B2 (en) 2016-05-23 2020-04-21 Razer (Asia-Pacific) Pte. Ltd. Wearable devices and methods for manufacturing a wearable device
US10290253B2 (en) 2016-06-10 2019-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, system, and method for operating system
TWI751987B (zh) * 2016-06-15 2022-01-11 日商半導體能源研究所股份有限公司 顯示裝置、顯示模組及電子裝置
JP6723109B2 (ja) * 2016-08-04 2020-07-15 株式会社半導体エネルギー研究所 表示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3681192B2 (ja) * 1995-02-06 2005-08-10 出光興産株式会社 複合素子型表示装置
JP4749591B2 (ja) * 2000-04-28 2011-08-17 東北パイオニア株式会社 液晶表示機能を備えた有機エレクトロルミネッセンス素子及び液晶材料
JP3898012B2 (ja) * 2001-09-06 2007-03-28 シャープ株式会社 表示装置
US20030076282A1 (en) * 2001-10-19 2003-04-24 Semiconductor Energy Laboratory Co., Ltd. Display device and method for driving the same
GB0129068D0 (en) * 2001-12-05 2002-01-23 Koninl Philips Electronics Nv Display device
JP3562585B2 (ja) * 2002-02-01 2004-09-08 日本電気株式会社 液晶表示装置およびその駆動方法
TW544944B (en) * 2002-04-16 2003-08-01 Ind Tech Res Inst Pixel element structure of sunlight-readable display
JP3772889B2 (ja) * 2003-05-19 2006-05-10 セイコーエプソン株式会社 電気光学装置およびその駆動装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017062474A (ja) * 2015-09-25 2017-03-30 株式会社半導体エネルギー研究所 ドライバｉｃ、および電子機器
JP2021182167A (ja) * 2015-09-25 2021-11-25 株式会社半導体エネルギー研究所 ドライバｉｃ
JP7123522B2 (ja) 2015-09-25 2022-08-23 株式会社半導体エネルギー研究所 ドライバｉｃ、および電子機器
JP2018013772A (ja) * 2016-07-01 2018-01-25 株式会社半導体エネルギー研究所 電子機器、電子機器の駆動方法
JP7150416B2 (ja) 2016-07-01 2022-10-11 株式会社半導体エネルギー研究所 電子機器

Also Published As

Publication number Publication date
US20090146913A1 (en) 2009-06-11
WO2007007918A1 (ja) 2007-01-18
JPWO2007007918A1 (ja) 2009-01-29

Similar Documents

Publication Publication Date Title
JP4185556B2 (ja) ディスプレイ装置
JP4657580B2 (ja) 表示装置及びその駆動方法
JP4398413B2 (ja) スレッショルド電圧の補償を備えた画素駆動回路
JP4081852B2 (ja) 有機ｅｌ素子のマトリクス駆動方法及び有機ｅｌ素子のマトリクス駆動装置
US6858992B2 (en) Organic electro-luminescence device and method and apparatus for driving the same
JP5901880B2 (ja) 画素、および有機電界発光表示装置
KR101186254B1 (ko) 유기 발광다이오드 표시장치와 그의 구동방법
JP4850422B2 (ja) 表示装置およびその駆動方法
TWI237224B (en) Electroluminescent display apparatus and driving method thereof
KR101005646B1 (ko) 화상표시장치
US20060108936A1 (en) Light emitting device and drive method thereof
US20060208975A1 (en) Display apparatus
US20070103405A1 (en) Organic light emitting display device and driving method thereof
US20100141646A1 (en) Active matrix display device
JP2004252104A (ja) 電気光学装置、電気光学装置の駆動方法および電子機器
TWI253034B (en) Display device and method of controlling the device
US20130201089A1 (en) Method of driving a display panel with depolarization
US20080266277A1 (en) Method of driving display panel and driving device thereof
KR20050070342A (ko) 일렉트로-루미네센스 표시장치와 그의 구동방법
KR20040021753A (ko) 유기 전계발광 표시장치 및 그의 구동방법
JP2005017485A (ja) 電気光学装置、電気光学装置の駆動方法、及び電子機器
KR101137853B1 (ko) 발광표시장치
JP2003280576A (ja) アクティブマトリクス型有機ｅｌ表示装置
KR20090073688A (ko) 발광 표시 장치 및 그 구동 방법
KR100595108B1 (ko) 화소와 발광 표시장치 및 그의 구동방법

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080902

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080905

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110912

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4185556

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120912

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120912

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130912

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees