WO2007007918A1 - ディスプレイ装置 - Google Patents

ディスプレイ装置 Download PDF

Info

Publication number
WO2007007918A1
WO2007007918A1 PCT/JP2006/314325 JP2006314325W WO2007007918A1 WO 2007007918 A1 WO2007007918 A1 WO 2007007918A1 JP 2006314325 W JP2006314325 W JP 2006314325W WO 2007007918 A1 WO2007007918 A1 WO 2007007918A1
Authority
WO
WIPO (PCT)
Prior art keywords
liquid crystal
display
transistor
voltage
electrode
Prior art date
Application number
PCT/JP2006/314325
Other languages
English (en)
French (fr)
Inventor
Takahisa Tanabe
Original Assignee
Pioneer Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Corporation filed Critical Pioneer Corporation
Priority to US11/995,595 priority Critical patent/US20090146913A1/en
Priority to JP2007524728A priority patent/JP4185556B2/ja
Publication of WO2007007918A1 publication Critical patent/WO2007007918A1/ja

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/13624Active matrix addressed cells having more than one switching element per pixel
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • G09G3/3659Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/44Arrangements combining different electro-active layers, e.g. electrochromic, liquid crystal or electroluminescent layers
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243Details of the generation of driving signals
    • G09G2310/0251Precharge or discharge of pixel before applying new pixel voltage
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0267Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays

Definitions

  • the present invention relates to a matrix display type display device.
  • an electro-luminescence (hereinafter referred to as EL) element is known as a thin display device.
  • a display panel in which a liquid crystal layer such as a nematic liquid crystal is laminated or mixed in a carrier transport layer or an organic light emitting layer of an EL element has been proposed in, for example, Japanese Patent Publication No. 2 0 2-2 5 7 7 9. .
  • the present invention has been made to solve the above problems, and an object of the present invention is to provide a display device that can be switched between a liquid crystal display and an EL display.
  • the display device according to claim 1 is a display device equipped with a display panel in which a plurality of pixel cells for carrying pixels are formed, wherein P2006 / 314325
  • an EL pixel data pulse corresponding to the brightness level indicated by the pixel data for each pixel based on the input video signal is generated, while in the liquid crystal display mode, the brightness indicated by the pixel data is displayed.
  • a driver for generating a liquid crystal pixel data pulse corresponding to the level is provided, and each of the pixel cells includes a display element capable of performing an electro-luminescence luminescence display operation and a liquid crystal display operation, and a ttf EL pixel data noise.
  • FIG. 1 is a diagram showing the configuration of the display device.
  • FIG. 2 is a diagram showing the configuration of the pixel cell G mounted on the display panel 10 shown in FIG.
  • FIG. 3 is a diagram showing the structure of the dual table element DM.
  • FIG. 4 is a diagram showing the voltage luminance characteristics of the dual table element DM.
  • FIG. 5 is a diagram showing an example of drive pulses applied to the surface element cell G in the EL display mode in the display device shown in FIG.
  • FIG. 6 is a diagram showing an example of drive pulses applied to the surface element cell G in the liquid crystal display mode in the display device shown in FIG.
  • FIG. 7 is a diagram showing another example of drive pulses applied to the surface element cell G in the liquid crystal display mode in the display device shown in FIG.
  • FIG. 8 is a diagram showing another configuration of the display device.
  • FIG. 9 is a diagram showing a configuration of the pixel cell G 1 mounted on the display panel 100 shown in FIG.
  • FIG. 10 is a diagram showing another configuration of the display device.
  • FIG. 11 is a diagram showing the configuration of the pixel cell G 21 mounted on the display panel L 10 shown in FIG.
  • the transistors Q 1, Q 2, Q 4 and Q between 5 each gate-source voltage V GS of the pixel Senore G 2 - is a diagram showing a drain-source current I characteristics.
  • FIG. 13 is a diagram showing the internal configuration of the data dryer 12 shown in FIG.
  • FIG. 14 is a diagram showing an example of a driving pulse applied to the pixel cell G 2 in the EL display mode in the display device shown in FIG.
  • FIG. 15 is a diagram showing an example of a drive pulse applied to the pixel cell G 2 in the liquid crystal display mode in the display device shown in FIG.
  • FIG. 16 is a diagram showing another configuration of the pixel cell G when the transistors 1 to Q 3 shown in FIG. 2 are constructed with N-channel field effect transistors.
  • FIG. 17 is a diagram showing another configuration of the pixel cell G 1 when the transistors 1 and Q 2 shown in FIG. 9 are constructed of N-channel field effect transistors.
  • FIG. 18 is a diagram showing another configuration of the pixel cell G 2 in the stage where the transistors Q 1, Q 2, Q 4, and Q 5 shown in FIG. 11 are constructed by N-channel field effect transistors. .
  • FIG. 1 is a diagram showing an example of a schematic configuration of a display device according to a first embodiment of the present invention.
  • the display panel 10 includes data lines DLi to DLm and a data line DE DE TM that are respectively expanded in the vertical direction of the two-dimensional display screen. As shown in FIG. 6, the DL and DE are alternately arranged. Further, the display panel 10, the lateral direction (horizontal direction) respectively stretched run line SL to SL n and scan line SE I ⁇ SE n of the two-dimensional display screen, as shown in FIG. 1, the SL and SE alternately It is formed by arranging.
  • a pixel cell G corresponding to a pixel (shown by a wavy line) force S is formed at the intersection of a pair of D scanning lines consisting of SL and SE adjacent to each other and a pair of data lines consisting of and DE adjacent to each other. ing.
  • an EL polishing voltage VDD used for driving the EL element to emit light is applied via the power electrode 11, and a ground potential is applied via the ground electrode 12. Yes.
  • the drive control circuit 1 When the display mode designation signal indicates the liquid crystal display mode, the drive control circuit 1 generates a liquid crystal scanning timing signal and supplies it to the liquid crystal scanning driver 2, and supplies the liquid crystal display mode signal to the data driver 3. Match. On the other hand, when the display mode designating signal indicates the EL display mode, the drive control circuit 1 generates an EL scanning timing signal and supplies it to the EL scanning driver 4 and the EL display mode. Supply signal to driver 3 overnight. Further, the drive control circuit 1 converts the input video signal into pixel data indicating a luminance level for each pixel and supplies the pixel data to the data driver 3.
  • Liquid crystal scan Doraino 2 according to the liquid crystal run timing signal and applies river Next, the liquid crystal scan pulses (described later) to each of the scan lines SL i ⁇ SL n of the display panel 1 0.
  • the EL scanning driver 4 sequentially applies EL scanning pariless (described later) to each of the scanning lines SE i to SE n of the display panel 10 in accordance with the EL scanning timing signal.
  • the liquid crystal surface mode signal is supplied from the drive control circuit 1
  • the device 3 When the liquid crystal surface mode signal is supplied from the drive control circuit 1, the device 3 generates a pixel data pulse that drives the liquid crystal drive voltage in accordance with the above pixel data, and outputs it as one scan line. Minutes (m pieces) at a time from DLi to DL m Apply.
  • a pixel delay pulse is generated according to the above pixel data, and this is applied to the data line DE DEm by one scan line (m). Apply.
  • a liquid crystal scanning pulse is applied to each pixel cell G of the front panel 10 via the scanning lines SL i to SL n , and a pixel de-interval pulse is applied via the data lines DL i to DL m. If the display panel 10 is operated, the display panel 10 is operated as a liquid crystal display panel. On the other hand, EL scanning Z ,. through the scanning line SE! ⁇ SE n When a pulse is applied and a pixel delay pulse is applied via the data lines DE i to DE m , each pixel cell G and this display panel 10 are operated as an EL display panel. .
  • FIG. 2 is a diagram showing a configuration of each surface element cell G.
  • each pixel senor G consists of a dual display element DM, EL drive circuit ELG, and liquid crystal drive circuit LCG with both EL (electroluminescence) display and liquid crystal display functions. Consists of
  • the EL drive circuit EL G is composed of a transistor Q 1 for capturing pixel data, a transistor Q 2 for supplying EL drive current, and a capacitor C.
  • Transistors Q 1 and Q 2 are: P-channel field effect transistors.
  • the gate electrode of transistor Q 1 is connected to f line running line SE, and the source electrode is connected to data line DE force.
  • the gate electrode of transistor Q2 is connected to the drain electrode of transistor Q1.
  • the EL drive voltage VDD is applied to the source electrode of the transistor Q 2 via the power supply electrode 11, and the capacitor C is connected between the gate and the source electrode.
  • the anode electrode A of the dual display element DM is connected to the drain electrode of the transistor Q2.
  • Du The cathode electrode K of the Al display element DM is grounded via the ground electrode 12.
  • Liquid crystal drive [ST Road LCG consists of Tran, Gis Yu Q3.
  • a running line SL is connected to the gate electrode of the transistor Q3, and a data line DL is connected to the source electrode thereof.
  • the drain electrode of the transistor Q3 is mirrored with the anode electrode A of the dual display element DM.
  • ⁇ Rungis evening Q3 is a P-channel field effect transistor evening.
  • FIG. 3 is a view showing a cross section of the dual display element DM.
  • the dual display element DM is a carrier transport in which transparent electrodes such as ITO and nematic liquid crystals are mixed on a transparent substrate 101 such as transparent glass or transparent resin sheet.
  • the transparent electrode 102 becomes the anode electrode A for the dual display element DMi
  • the back electrode 10 05 becomes the force sword electrode K.
  • nematic liquid crystal may be mixed in the organic research layer 104 instead of the spray transport layer 1 O 3.
  • a liquid crystal may be mixed in both the carrier transport layer 103 and the organic light emitting layer 104.
  • FIG. 4 is a diagram showing a correspondence relationship between the voltage applied between the anode electrode A and the cathode electrode K of the dual display element DM and the light emission luminance of the organic light emitting layer 10 4 of the dual display element DM.
  • the dual display element DM operates as a liquid crystal display element when a voltage lower than that of the second electric EV 2 is applied between the anode electrode and the force sword electrode K, and is higher than that of the first electric JEV 1.
  • a voltage When a voltage is applied, it is E and moves as a display element. Therefore, the EL drive voltage VDD is set to a voltage higher than the first voltage V1.
  • the display device When the display mode designation signal indicates the EL display mode, the display device performs the EL display driving based on the following female EL display mode, while when the display mode designation signal indicates the liquid display mode, the following is performed.
  • a liquid crystal display drive based on the liquid crystal display mode will be proposed.
  • the EL scan driver 4 is set to a state where, for example, 0 port / Lus is set so that the Runges setting becomes sufficiently old every scan period T S within each frame display period.
  • An EL scan pulse SP E having a voltage is sequentially applied to each of the scan lines SE! To SE n .
  • the data driver 3 the pixel data / having a pulse electrodeposition EE corresponding to that Ru luminance leveled LES which is the pixel data, ° pulse DP E occurs, which one scanning line (m in the number) per time, beta ⁇ E L scanning pulse SP in synchronization with the application timing of the E de Isseki line DEt DEm this is applied.
  • FIG. 5 shows only one pixel cell G, and shows a scanning pulse and a pixel data pulse applied to the pixel cell G.
  • the transistor Q 1 in the EL driving circuit ELG of the pixel cell G " It turns on and the pulse voltage of the pixel data pulse DP E is applied to the capacitor C via the data line; Then, the charge capacitor S corresponding to this pulse voltage is charged, and the voltage across the capacitor C rises with this charge.
  • the electric JE generated in the capacitor C becomes the gate voltage of the transistor Q2.
  • the transistor Q 2 generates a drive current I DM corresponding to the gate power jE and sends it to the dual display element DM over the display period TE shown in FIG.
  • the organic light emitting layer 104 in the dual display element DM emits light at a luminance level corresponding to the drive current I DM . That is, the dual display insulator DM operates as an EL surface element.
  • the liquid crystal scanning driver 2 scans the liquid crystal inspection pulse SP L having a pulse voltage of 0 port, for example, every scanning period T s TM within each frame display period as shown in FIG. Apply sequentially to each of the lines SLi SLn.
  • the data driver 3 generates a solid-state data pulse DP! _ Having a pulse voltage for driving the liquid crystal according to the luminance level indicated by the pixel data, and this is generated for one scan line (m).
  • the liquid crystal scanning pulse SP L is applied to the data line DL i DL m in synchronization with the application timing of SP L.
  • the pulse voltage for driving the liquid crystal is a voltage within the range of 0 port to the second voltage V 2 as shown in FIG.
  • the liquid crystal scan pulse SP L is applied to the pixel cells G heal the scan period T, the transistor Q 3 is turned on in the liquid crystal drive circuit LCG of the pixel cells G, via a "data line DL above
  • the element data pulse DPL is applied to the dual display element DM.
  • a charge corresponding to the passless voltage of the pixel data pulse DP is accumulated in the dual display element DM, and the drive voltage V TM corresponding to the accumulated voltage T is shown in FIG. Display period as shown in T Dual display element over FR dish! > Occurs between M anode electrode and cathode electrode K.
  • the drive voltage V M generated between the anode electrode A and the force sword electrode K is in the range of 0 V to the second voltage V 2.
  • the molecular arrangement of the liquid crystal mixed in the carrier transport layer 10 3 of this film is hatched. That is, the dual display element DM operates as a liquid crystal display element.
  • an EL drive circuit E 1 ⁇ 0 and a liquid crystal drive circuit B are provided in each pixel cell G, so that the rainer can be operated selectively.
  • the display element DM can be switched appropriately as an EL display element or a liquid crystal display element.
  • the anode electrode A of the dual display element DM is always at a high potential with respect to the force sword electrode K.
  • the dual display element DM is operated by DC drive.
  • an AC drive SJ in which the polarity of the anode electrode A and the cathode electrode K transitions every frame display period may be adopted.
  • FIG. 8 is a diagram showing another example of the schematic configuration of the display device according to the second actual boat example of the present invention.
  • the display panel 1 0 0, 2-dimensional display screen longitudinal straight direction) respectively decompressed data lines gamma L 1 through DL m and Day evening Rain DE 1 ⁇ DEganmapai is a woman opening shown in FIG. 8 And DL and DE are arranged alternately.
  • the scanning tins SL t SLn and the scanning lines SE i to S ⁇ ⁇ , respectively are expanded as shown in FIG. They are arranged alternately.
  • a pixel cell G 1 (indicated by a wavy line) corresponding to the pixel is formed at the intersection of the pixel and a pair of adjacent D and D data lines composed of DL and DE.
  • Each silicon cell G 1 is connected in common by the mode electrode ML, and a ground potential is applied to each via the ground electrode 12.
  • FIG. 9 is a diagram showing a configuration of the pixel cell G 1.
  • each solid cell G 1 includes a dual display element DM having both E: L display and liquid crystal display O display, a transistor Q 1 for capturing pixel data, and a drive current. Consists of supply transistor Q 2 and capacitor C. These Runges evenings Q1 and Q2 are P-channel field effect transistors.
  • a scanning line S E is connected to the gate electrode of the transistor Q 1, and a data line D E is connected to the source electrode of the transistor Q 1.
  • the drain electrode of transistor Q1 is connected to the gate electrode of transistor Q2, one of scan line SL and capacitor C (the end of O electrode is connected.
  • the other electrode end of capacitor C is the mode electrode.
  • the drive control circuit 1 1 1 shown in FIG. 8 supplies the liquid crystal scan timing signal to the liquid scan driver 1 1 2 and supplies the liquid crystal display mode signal to the liquid crystal display mode. Supplied to each of the scanning driver 1 1 2, the driver driver 1 1 3 and the EL scanning driver 1 1 4 '.
  • the display mode ⁇ When the EL display mode is indicated, the drive control circuit 1 1 1 supplies the EL scan timing signal to the EL scan driver 1 1 4 and the EL display mode signal LCD scan driver 1 1 2, driver 1 13 and EL scan driver 1 14 respectively. Further, the drive control circuit 1 1 1 1 converts the input video signal into element data indicating the luminance level of each pixel and supplies it to the data driver 1 1 3.
  • the liquid crystal scanning driver 112 applies a liquid crystal scanning pulse S as shown in FIG. 6 sequentially to each of the scanning lines SL i to SL n of the display panel 100 according to the liquid crystal scanning timing signal.
  • the E! L scan driver 114 sequentially applies the E scan scan pulse SP E to each of the scan lines SE i to SE n of the display panel 100 as shown in FIG. Apply.
  • a pixel data pulse DP L as shown in FIG. 6 having a voltage for driving the liquid crystal is generated according to the pixel data. This is applied to the data line DLi DLm by one scanning line (m).
  • the driver 11 3 has a pixel data pulse or pixel as shown in FIG. 5 having a voltage corresponding to the pixel data based on the EL drive voltage V′DD. DPE is generated, and this is applied to the data line DEi DEmi for each scan line (m).
  • the EL scan dry cell 1 14 has a voltage to set the transistor Q 1 of the pixel cell G 1 to the off state.
  • EL wallet voltage VE applies the gate Bok electrode of the transistor to Q 1 pixel cells G 1 of total hand through each Hashi ⁇ line SE i ⁇ SE n.
  • the dryino 1 1 3 sets one electrode of the capacitor C of all the pixel cells G 1 to a high impedance state via the mode electrode ML of the display panel 1 100.
  • the transistor Q 1 and the capacitor C in all the functional cells G 1 are disabled, and only the transistor Q 2 and the dual display element DM can be operated.
  • the transistor Q 2 since the gate electrode of the transistor Q 2 is connected to the scanning line SL and the source electrode is connected to the data line DL, the transistor Q 2 is connected to the liquid crystal driving circuit LCG as shown in FIG. It becomes equivalent. Therefore, the transistor Q 2 performs the female liquid crystal display driving shown in FIG. 6 for the dual display element DM, like the liquid crystal driving circuit LCG.
  • the pixel cell G 1 has a configuration equivalent to the EL drive circuit ELG as shown in FIG. Accordingly, at this time, the pixel cell G 1 performs the EL display horse motion as shown in FIG. 5 with respect to the dual display element: DM in the same manner as the EL drive circuit EL G.
  • the EL driving current supply transistor Q 2 in each silicon cell G 1 is also used as a liquid crystal driving transistor. Compared to the pixel series G shown, the scale can be reduced.
  • the liquid crystal display mode In the liquid crystal display mode, excessive current flows through the dual-relay display element DM. In this case, the load accumulated in the dual display element DM is discharged, resulting in a voltage drop S, making it difficult to display stable gradation. Therefore, in the liquid crystal display mode, as in the EL display mode, a constant pulsating voltage may be applied to the dual display element DM so that the flowing current becomes a predetermined constant current.
  • FIG. 1 O is a diagram showing another configuration of the display device according to the present invention.
  • the display panel 1 1 0 has the data line DLi DLm and the data line DEi DEm, which are expanded in the vertical direction (vertical: ⁇ direction) of the 2D display screen, respectively. DE is arranged alternately.
  • the display node 110 ° is formed with a scanning line S ⁇ ⁇ ⁇ force that extends in the horizontal direction (horizontal direction) of the two-dimensional display screen.
  • a pixel cell G 2 (indicated by a wavy line) corresponding to a pixel is formed at the intersection of the running line S and a pair of data lines composed of DL and DE adjacent to each other.
  • Each pixel cell G2 is marked with iJD through the power supply electrode 11 and the ground potential applied through the ground electrode 12 and the EL horse drive voltage VDD used for driving the light emitting element to emit light. Has been.
  • Fig. 1 1 is also a diagram showing the structure of pixel cell G2.
  • pixel cell G 2 has dual display element DM with display functions for both EL display and liquid crystal display, transistor Q 1 for EL pixel data capture, and drive current supply Transistor Q 2, transistor Q 4 for taking in liquid crystal pixel data, transistor Q 5 for driving a liquid crystal display, and capacitors C 1 and C 2.
  • these transistors Q l, Q 2, Q 4 and Q 5 are field effect transistors of the P-channel type, 1 2, the gate one Bok - source voltage V GS - drain & Source current I DS characteristics are shown.
  • the gate electrode of the transistor Q 1 is connected to the scanning line S, and the source electrode is connected to the data line D E force.
  • the gate electrode of transistor Q2 is not connected to the drain electrode of transistor Q1.
  • the EL drive voltage V DD is applied to the source electrode of the transistor Q 2 via the power supply electrode 11, and the capacitor C 1 is connected between the gate and source electrode.
  • the drain electrode of transistor Q 2 is connected to the anode electrode of dual display element DM.
  • the force display electrode K of the dual display element D M is grounded through the ground electrode 12.
  • the scanning line S is connected to the gate electrode of the transistor Q4, and the data line DL is connected to the source electrode.
  • the drain electrode of ⁇ transistors Q 4 is connected to the gate electrode of ⁇ transistors Q 5.
  • a capacitor C 2 is connected between the source electrode of the transistor Q 2 and the gate electrode of the transistor Q 5.
  • the source electrode of ⁇ Rungis evening Q5 is connected to the anode electrode A of the dual J display element DM, and the drain electrode is connected to the force anode electrode K of the dual display element DM.
  • the structure of the dual display element DM is the same as that shown in FIG.
  • the drive latency 11 control circuit 1 2 1 generates a scan timing signal in response to the input t7 video signal and supplies it to the scan driver 1 2 2.
  • the drive control circuit 1 2 1 displays a display mode signal having a logic level 1 when the display mode designation signal indicates the liquid crystal display mode and a logic level 0 when the display mode designation signal indicates the EL display mode. Supply to the evening driver 1 1 3.
  • the drive control circuit 1 2 1 converts the human-powered video signal into pixel data indicating the luminance level for each field and supplies the pixel data to the data driver 1 1 3.
  • Scan driver 1 2 2 in response to the scanning timing signal, sequentially applies a scan pulse to each scan line S i ⁇ S n display Pulse 1 1 0.
  • the data driver 1 1 3 generates various pressures and pixel data pulses (to be described later) in response to the table mode signal and pixel data supplied from the building operation control circuit 12 1, and the delineation line DLL ⁇
  • Fig. 1 3 is also a diagram showing the internal configuration of DAIYUTA DRY / '1 2 3.
  • EL pixel de-event pulse generation tU path 1 3 1 generates EL pixel data pulse for EL table according to the pixel data, and this is sent to selector 1 32 by 1 scan line (m). Supply.
  • the selector 13 2 has the display mode signal power S logic level 0, that is, the EL display mode.
  • the EL pixel de-even pulse generation circuit 1 3 1 (m pieces) of EL for one scanning line is supplied.
  • Pixel de-evening pulse Data line DE EJ of display panel 1 1 0 is supplied continuously.
  • the selector 1 32 applies a predetermined bias voltage V BS to the data line DE DEm respectively.
  • the bias voltage V BS described above is obtained by applying a predetermined bias current to the transistor Q 2 when this voltage is applied to the gate electrode of the transistor Q 2 via the data line: DE and the transistor Q 1. This is the voltage value that will be generated.
  • V M is large becomes the bias current force than the maximum current flowing through the Deyuarire display device DM in the liquid crystal display mode S transistor Q 2 ⁇ this fluent voltage value ⁇ sigma setting.
  • the bias current does not have to be constant, and may be appropriately changed according to the state of the dual display element DM.
  • the liquid crystal display element pulse generator circuit 1 3 3 is a dual display element according to the pixel display. Generates a liquid crystal driving voltage VL DM for moving the child DM as a liquid crystal device, a liquid crystal surface containing data pulses that have a pulse voltage obtained by adding the Suretsushorudo voltage V lh of the transistor Q 5 in the liquid crystal drive voltage VL M, 1 Supplied to selector 134 for each scan line (m).
  • the display mode signal indicates the logic level 1, that is, the liquid crystal display mode
  • the selector 134 receives (m) liquid crystal pixel data pulses corresponding to one scanning line supplied from the liquid crystal image prohibition data pulse generation circuit 133. , Relayed to display line DL i DLm on display panel 1 10.
  • the selector 1 34 has a predetermined switching-off voltage V.
  • the above-mentioned switching off voltage V. FF is a voltage value at which the transistor Q5 is set to an off state when this voltage is applied to the gate electrode of the transistor Q5 via the data line DL and the transistor Q4.
  • the display mode designation symbol indicates the EL display mode
  • the EL table is driven based on the EL display mode as shown below, while the liquid crystal display mode is indicated as follows. Executes liquid crystal display drive based on the display mode.
  • the scan driver SP is turned on for each scan period T S within the frame display period, for example, a scan pulse SP having a voltage of 0 / pulse.
  • the data driver 123 is connected to the pixel cell G 2. Apply the switching-off voltage that sets transistor Q 5 to the off state to each data line DL DLm.
  • the data dry Bruno 123, EL pixel data pulse DP E generated as shown in FIG. 14 having a Pariresu voltage corresponding to pixel data, which one ⁇ line (m in the number) per time, application timing of the scanning pulse SP Apply to data lines DE! To DE m in synchronization with. '
  • the display element is sent to DM.
  • the organic optical layer 104 in the dual surface element DM emits light at a luminance level corresponding to the E dynamic current I DM .
  • the dual display element DM ⁇ operates as an EL display element.
  • the scan driver 122 S In the liquid crystal display mode, the scan driver 122 S generates scan / loss SP for each scan period T in each frame display period as shown in Fig. 15 as in the EL display mode. And sequentially applied to each of the scanning lines S i Sn. Further, in the liquid crystal display mode, the data driver 1 2 3, a constant fixed by ⁇ scan current base including bias voltage V BS data lines for generating relative transistor Q 2 pixel cells G 2 Add each one. Further, the data driver 1 23 generates a liquid crystal driving voltage VL M with electric value corresponding to the pixel data, a pulse voltage obtained by adding the Suretsushi ® TOLEDO voltage V th of Toranjisuda Q 5 to the liquid crystal drive voltage VL TM As shown in Fig.
  • the liquid crystal pixel data pulse DP L has one scan line (m) data lines DL for each scan period TSCM. Apply to. As a result of this operation, every time the scanning pulse force is applied while the scanning line S is turned on, the transistor Q1 of the pixel cell G2 is turned on, and the above noise voltage is supplied via the line DE. V BS is applied to the gate electrode of transistor Q2. At this time, the transistor Q 2 sends a bias current to the dual display element DM with respect to the Zoise voltage V BS .
  • the liquid crystal pixel de one via de Isseki line DL Taparusu DP L is the transistor Q 5 game Applied to the electrode.
  • the liquid crystal drive voltage VL DM having a voltage value corresponding to the pixel data for example, the liquid crystal pixel data pulse D ⁇ _ having a pulse voltage obtained by adding the threshold voltage 3 ⁇ 4 of the transistor Q to VL «or VL in FIG. Is applied to the gate electrode of transistor Q 5.
  • the voltage applied to the gate electrode of transistor Q 5 is held by capacitor C 2. Therefore, the display period T shown in FIG.
  • Yibin Ri to E is between the anode electrode a and Kazodo electrode K of the dual display device DM occurs potential difference corresponding to the voltage applied to the gate one gate electrode of the transitional scan evening Q 5, which is a dual display as the drive voltage V DM Then, the driving power is applied to the element DM.
  • Carriage transport layer in dual display element DM according to pressure V DM 1 0 3 The molecular arrangement of the mixed liquid crystal changes. That is, the double display element DM operates as a liquid crystal display element.
  • a dual display is performed by the transistor Q 5 in which the source electrode and the drain electrode are respectively connected between the anode electrode A and the force sword electrode K of the dual display element DM.
  • the element DM is driven by liquid crystal. That is, when the dual display element DM is driven by liquid crystal, the liquid crystal drive voltage VL TM used is the sum of the threshold red voltage V lh of the transistor Q 5 and the liquid crystal pixel de-interval pulse DP L having the pulse voltage is added to the transistor Q 5.
  • the dual display element DM is driven by liquid crystal.
  • the voltage of the anode electrode A and the force electrode K m of the dual display element DM becomes larger than the liquid crystal driving voltage VL DM , and in this case, the dual display element DM is connected in parallel. Since the current flows to the Q5 side, the voltage increase of is canceled. That is, the voltage between the anode electrode A and the cathode electrode K of the dual display DM can be maintained at the liquid crystal drive voltage VL TM. Furthermore, in the screen cell G 2 shown in FIG. 11, when the dual display element DM is driven by liquid crystal, the EL driving current is supplied and the driving current flowing in the dual display element DM is supplied by the transistor Q 2 for the display. Is limited to a constant noise current. Therefore, even if there are variations in the voltage and current characteristics of each transistor, such as production, it becomes possible to precisely operate the dual display element DM on the liquid crystal.
  • the display device shown in FIGS. 1, 8, and 10 is in the EL display mode, the EL surface element data pulse corresponding to the luminance level indicated by the input video signal.
  • a driver for generating liquid crystal pixel data pulses corresponding to the brightness level is provided in the liquid crystal display mode.
  • a dual display element having a liquid crystal and EL display function, and an EL drive voltage is applied to the dual display element according to the EL pixel data pulse, and the liquid crystal pixel data pulse ⁇ : And a driving means for applying a liquid crystal driving voltage.
  • the transistors (Q 1 to Q) mounted in the pixel cell G shown in FIG. 2, the pixel cell G 1 shown in FIG. 9, and the pixel cell G 2 shown in FIG. 5) A P-channel field effect transistor is used as an N-channel field effect transistor.
  • FIG. 16 is a diagram showing another configuration of the pixel cell G in the case where the transistors Q 1 to Q 3 shown in FIG. 2 are constructed with an N-channel field effect transistor.
  • FIG. 17 is a diagram showing another configuration of the pixel cell G 1 in the case where the transistors Q 1 and Q 2 shown in FIG. 9 are constructed by N-channel field effect transistors.
  • FIG. 18 is a diagram showing another configuration of the pixel cell G 2 when the transistors Q 1, Q 2, Q 4, and Q 5 shown in FIG. 11 are constructed by N-channel field effect transistors. .
  • an analog driving method in which a voltage corresponding to the luminance level indicated by the pixel data is applied to the dual display element DM, or a method corresponding to the maximum luminance and the minimum luminance 2. It can be applied to any of the digital drive systems in which only the value voltage is applied to the dual display element DM.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

 単一の表示パネルにて液晶表示及びエレクトロルミネッセンス表示を切り換えて実施することが可能なディスプレイ装置を提供することを目的とする。EL表示モード時には入力映像信号にて示される輝度レベルに応じたEL画素データパルスを発生する一方、液晶表示モード時には上記輝度レベルに応じた液晶画素データパルスを発生するドライバを備え、各画素セル内には、液晶及びEL表示機能を備えたデュアル表示素子と、上記EL画素データパルスに応じてEL駆動電圧をデュアル表示素子に印加し、上記液晶画素データパルスに応じて液晶駆動電圧を印加する駆動手段と、を設ける。

Description

ディスプレイ装置 技術分野
本発明は、 マトリクス表示方式のディスプレイ装置に関する
背景技術
現在、 薄型の表示デバイスとして、 エレクト口ルミネッセンス (以下、 E Lと 称する) 素子が知られている。 更に、 近年、 E L素子のキヤリ ァ輸送層又は有機 発光層内にネマッチク液晶等の液晶層を積層又は混合した表示パネルが例えば特 開 2 0 0 2— 2 5 7 7 9号公報において提案された。
よって、 かかる表示パネルに対して液晶駆動を実施するドライバを用いれば液 晶表示、 E L駆動を实施するドライバを用いれば E L表示を行うことが可能とな る。 しかしながら、 液晶を駆動する場合と E L素子を駆動する場合とでは、 その 駆動条件が異なる為、 単一の表示パネノレにて E L表示と液晶表示とを適宜切り換 えて実施することが因難であった。
本発明は、 上記の問題を解決するためになされたものであり 、 液晶表示及び E L表示を切り換えて実施することが可倉 なディスプレイ装置を提供することを目 的とする。
発明の開示
請求項 1記載によるディスプレイ装置は、 画素を担う複数の画素セルが形成さ れている表示パネルを搭載したディスプレイ装置であって、 ェレクトロルミネッ P2006/314325
2 センス表示モード時には入力映像信号に基づく 各画素毎の画素データにて示され る輝度レベルに応じた E L画素データパルスを発生する一方、 液晶¾示モード時 に ί¾前記画素データにて示される輝度レベル ίこ応じた液晶画素データパルスを発 生するドライバを備え、 前記画素セル各々は、 エレクト口ルミネソセンス表示動 作及び液晶表示動作をなし得る表示素子と、 ttf記 E L画素データノヽ °ルスに応じて エレクトロルミネッセンス駆動電圧を前記表^素子に印加し、 前記液晶画素デ一 タパルスに応じて液晶馬区動電圧を前記表示素子に印加する駆動手段とを含む。 図面の簡単な説明
図 1は、 ディスプレイ装置の構成を示す図である。
図 2は、 図 1に示される表示パネル 1 0に搭載されている画素セル Gの構成を 示す図である。
図 3は、 デュアル表 素子 D Mの構造を示す図である。
図 4は、 デュアル表 素子 D Mの電圧輝度特性を示す図である。
図 5は、 図 1に示されるディスプレイ装置 こおける E L表示モード時において 面素セル Gに印加される駆動パルスの一例を示す図である。
図 6は、 図 1に示されるディスプレイ装置 こおける液晶表示モード時において 面素セル Gに印加される駆動パルスの一例を す図である。
図 7は、 図 1に示されるディスプレイ装置 tこおける液晶表示モード時において 面素セル Gに印加される駆動パルスの他の一^ ίを示す図である。
図 8は、 ディスプレイ装置の他の構成を示す図である。
図 9は、 図 8に示される表示パネル 1 0 0 に搭載されている画素セル G 1の構 成を示す図である。 図 1 0は、 ディスプレイ装置の他の構成を示す図である。
図 1 1は、 図 10 こ示される表示パネル L 1 0に搭載されてレ る画素セル G 2 1の構成を示す図である。
図 1 2は、 画素セノレ G 2のトランジスタ Q 1、 Q 2、 Q 4及び Q 5各々のゲー ト · ソース間電圧 VGS—ドレイン · ソース間 流 I 特性を示す図である。
図 1 3は、 図 10に示されるデータドライノ 1 2 3の内部構成を示す図である。 図 1 4は、 図 10に示されるディスプレイ装置における EL表示モード時にお いて画素セル G 2に曰 P加される駆動パルスの一例を示す図である。
図 1 5は、 図 10に示されるディスプレイ装置における液晶表示モード時にお いて画素セル G 2に曰 P加される駆動パルスの一例を示す図である。
図 1 6は、 図 2に されるトランジスタお 1〜Q 3を Nチャネル型電界効果ト ランジス夕で構築した場合における画素セ Gの他の構成を示す図である。
図 1 7は、 図 9に されるトランジスタお 1及び Q 2を Nチャネル型電界効果 トランジスタで構築乙た場合における画素セル G 1の他の構成を示す図である。 図 1 8は、 図 1 1 に示されるトランジスタ Q 1、 Q 2、 Q4及び Q 5を Nチヤ ネル型 界効果トランジス夕で構築した場台における画素セル G 2の他の構成を 示す図である。
発明を実施するための形態
図 1は、 本発明の第 1の実施例によるディスプレイ装置の概略構成の一例を示 す図である。
図 1において、 表示パネル 1 0には、 2次元表示画面の縦方向 (垂直方向) に 夫々伸張したデータ ライン DLi〜DLm及びデータライン DE DE™が、 図 1 に示す如く、 DL及び DE交互に配置して形成されている。 又、 表示パネル 10 には、 2次元表示画面の横方向 (水平方向) に夫々伸張した走 ライン S L 〜S Ln及び走査ライン S E i〜S Enが、 図 1に示す如く、 SL及び S E交互に配置し て形成されている。 互いに隣接する S L及び S Eからなる一対 D走査ラインと、 互いに隣接する 及び DEからなる——対のデータラインとの交叉部に、 画素に 対応した画素セル G (波線にて示す) 力 S形成されている。 各画素セル Gには、 E L素子を発光駆動する際に用いる EL磨区動電圧 VDDが電源電極 1 1を介して印 加されており、 且つ接地電極 1 2を介して接地電位が印加されている。
駆動制御回路 1は、 表示モード指定信号が液晶表示モードを示す場合には、 液 晶走査タイミング信号を発生して液晶走査ドライバ 2に供給すると共に、 液晶表 示モード信号をデータドライバ 3に供糸合する。 一方、 上記表示モード指定信号が E L表示モ一ドを示す場合には、 駆動讳 !J御回路 1は、 E L走査タイミング信号を 発生して EL走査 ドライバ 4に供給すると共に、 EL表示モ一 ド信号をデ一夕ド ライバ 3に供給する。 更に、 .駆動制御回路 1は、 入力映像信号を、 各画素毎の輝 度レベルを示す画素データに変換してデータドライバ 3に供給する。
液晶走査ドライノ 2は、 上記液晶走 タイミング信号に応じて、 表示パネル 1 0の走査ライン S L i〜S Lnの各々に川頁次、 液晶走査パルス (後述する) を印加 する。 EL走査ドライバ 4は、 上記 E L走査タイミング信号に応じて、 表示パネ ル 1 0の走査ライ ン S E i〜S Enの各々に順次、 EL走査パリレス (後述する) を 印加する。 デ一夕 ドライノ 3は、 駆動制御回路 1から液晶表 モード信号が供給 された場合には、 上記画素データに応じて液晶駆動用電圧を^"する画素データパ ルスを発生し、 これを 1走査ライン分 (m個) ずつデ一タライン DLi〜DLmに 印加する。 一方、 駆動制御回路 1から E L表示モード信号 共給された場合には、 上記画素データに応じて画素デ一夕パルスを発生し、 これを 1走査ライン分 (m 個) ずつデータライン DE DEmに印加する。
ここで、 表 パネル 1 0の各画素セル Gは、 走査ライン S L i〜S Lnを介して 液晶走査パルスが印加され、 且つデータライン D L i〜D L mを介して画素デ一夕 パルスが印加された場合には、 この袠示パネル 1 0を液晶表示パネルとして動作 させる。 一方、 走査ライン S E !〜S Enを介して E L走査 Z、。ルスが印加され、 且 っデ一タライン DE i〜D Emを介して画素デ一夕パルスが日ロ加された場合には、 各画素セル G 、 この表示パネル 1 0 を E L表示パネルとして動作させる。
図 2は、 各面素セル Gの構成を示す図である。
図 2に示されるように、 各画素セノレ Gは、 EL (エレク トロ 'ルミネッセン ス) 表示及び液晶表示の双方の表示機能を備えたデュアル表示素子 DM、 EL駆 動回路 ELG、 及び液晶駆動回路 L C Gから構成される。
EL駆動回路 EL Gは、 画素デ一タ取込用のトランジスタ Q 1、 EL駆動電流 供給用のトランジスタ Q 2、 及びコンデンサ Cからなる。 尚、 トランジスタ Q 1 及び Q 2は、 : Pチャネル型の電界効果トランジスタである。
トランジスタ Q 1のゲート電極に fま走查ライン S E、 そのソ一ス電極にはデー 夕ライン DE力夫々接続されている。 トランジスタ Q 1の ドレイン電極にはトラ ンジス夕 Q 2のゲ一ト電極が接続されている。 トランジス夕 Q 2のソース電極に は電源電極 1 1を介して EL駆動電圧 VDDが印加されており、 そのゲート及び ソース電極間 &こはコンデンサ Cが接続されている。 更に、 トランジスタ Q 2のド レイン電極に まデュアル表示素子 DMのアノード電極 A力 接続されている。 デュ アル表示素チ DMのカソ一ド電極 Kは接地電極 1 2を介 て接地されている。 液晶駆動 [ST路 LCGはトラン、ジス夕 Q 3からなる。 トランジスタ Q 3のゲート 電極には走 ライン S L、 そのソース電極にはデータライン DLが夫々接続され ている。 トランジスタ Q 3のドレイン電極にはデュアル表示素子 DMのァノ 一ド 電極 Aが接鏡されている。 尚、 卜ランジス夕 Q 3は、 Pチャネル型の電界効果ト ランジス夕である。
図 3は、 デュアル表示素子 DMの断面を示す図である。
図 3に示されるように、 かかるデュアル表示素子 DMは、 透明ガラス又 透明 樹脂シート等の透明基板 1 01上に、 I TO等の透明電極 1 02、 ネマチヅ ク液 晶が混合されているキャリア輸送層 1 03、 有機発光層 1 04及び背面電極 1 0 5.各々が積層されて構築される。 透明電極 1 02がデュアル表示素子 DMiこおけ るアノード電極 Aとなり、 背面電極 1 0 5が力ソード電極 Kとなる。 尚、 ヤリ ァ輸送層 1 O 3に代わり、 有機究光層 1 04にネマチッ ク液晶を混合させ よう にしても良レ 。 又、 キャリア輸送層 1 0 3及び有機発光層 1 04の双方に ^マチ ック液晶を混合させるようにしても良い。
図 4は、 デュアル表示素子 DMのアノード電極 A及 カソード電極 K間 ίこ印加 される電圧と、 デュアル表示素子 DMの有機発光層 1 0 4による発光輝度との対 応関係を示す図である。
図 4に示されるように、 アノード電極 A及び力ソード電極 K間に所定の磨 1電 圧 V 1 (例えば 50ポルト) よ りも大なる電圧を印加 ~ると有機発光層 1 O 4が 発光する。 尚、 0ポルト〜第 2養圧 V 2 (例えば 25 ルト) の範囲内で:^ノー ド電極 A及びカソ一ド電極 K間に電圧を印加すると、 の電圧に応じてキ リァ 輸送層 10 3 に混合されている液晶の分子配列が変化する。
すなわち、 デュアル表示素子 DMは、 アノード電極 及び力ソード電極 K間に 上記第 2電 E V 2よりも低電圧を印加した場合には液晶表示素子として動^し、 上記第 1電 JEV 1よりも高電圧を^!加した場合には Eし表示素子として動ィ 1≡する。 よって、 上記 E L駆動電圧 VDDは、 第 1電圧 V 1よりも高い電圧に設定ざれる。 次に、 図 1 に示されるディスプレイ装置の動作にっレ て説明する。
かかるディ スプレイ装置は、 表示モード指定信号が EL表示モードを示 ~場合 には以下の女口き EL表示モードに基づく EL表示駆動を実施する一方、 液 ¾表示 モードを示す場合には以下の如き液晶表示モードに基づく液晶表示駆動を案施す る。
[EL表示モード]
EL表示モードでは、 EL走査ドライバ 4が、 図 5 こ示す如く、 各フレーム表 示期間内の走査期間 TS 毎に、 卜 ランジス夕が十分に才ン状態になるような例えば 0ポルトの/ ルス電圧を有する E L走査パルス S PEを走査ライン S E!〜S Enの 各々に順次 卩加する。 この間、 データドライバ 3は、 画素データによって され る輝度レべ レに応じたパルス電 EEを有する画素データ /、°ルス DPE発生し、 これを 1走査ライン分 (m個) ずつ、 β~Ε L走査パルス S PEの印加タイミングに同期さ せてデ一夕ライン DEt DEmこ印加する。 尚、 図 5 、 1つの画素セル Gのみ を抜粋して、 その画素セル Gに^ J加される走査パルス及び画素データパルス.を すものである。
ここで、 図 5に示す如く EL定査パルス S PEが走^期間 T謂に亘り画素セル G に印加されると、 この画素セル G "の E L駆動回路 E L G内のトランジスタ Q 1が オン状態となり、 デ一タライン; Eを介して画素データパルス D PEのパ レス電圧 がコンデンサ Cに印加される。 すると、 このパルス電圧に対応した鍾荷カ Sコンデ ンサ Cに充電され、 かかる充電に伴いコンデンサ Cの両端電圧が上昇す 。 この 際、 コンデンサ Cに発生した電 JEがトランジスタ Q 2のゲート電圧となる。 トラ ンジス夕 Q 2は、 このゲート電 jEに応じた駆動電流 I DMを発生し、 これを図 5に 示す表示期間 T Eに亘りデュア レ表示素子 DMに送出する。 この間、 デュアル表 示素子 DM内の有機発光層 104が上記駆動電流 I DMに応じた輝度レべレで発光 する。 すなわち、 デュアル表示秦子 DMは、 EL表 素子として動作する。
[液晶表示モード]
液晶表示モ一ドでは、 液晶走查ドライバ 2が、 図 6に示す如く各フレーム表示 期間内の走查期間 Ts™毎に、 例えば 0ポルトのパルス電圧を有する液晶赵査パルス S PLを走査ライン SLi SLnの各々に順次印加する。 この間、 データ ドライバ 3は、 画素データによって示される輝度レベルに応じた液晶駆動用のパ レス電圧 を有する固素デ一夕パルス DP !_を発生し、 これを 1走査ライン分 (m個) ずつ、 各液晶走查パルス S PLの印加タィミングに同期させてデータライン D L i D L mに印加する。 尚、 上記液晶駆動用のパルス電圧は、 図 4に示す如き 0ポルト〜第 2電圧 V 2の範囲内の電圧である。
ここで、 液晶走査パルス SPLが走査期間 T に直り画素セル Gに印加されると、 この画素セル Gの液晶駆動回路 L C G内のトランジスタ Q 3がオン状態となり、 ' データライン D Lを介して上記函素データパルス D P Lがデュアル表示素子 D Mに 印加される。 すると、 画素データパルス DP のパスレス電圧に対応した電荷がデュ アル表示素子 DMに蓄積され、 この蓄積された電^ Tに対応した駆動電圧 V™が図 6 に示す如き表示期間 TFR皿に亘りデュアル表示素子! > Mのアノード電極 及びカソ ード電極 K間に発生する。 この際、 アノード電極 A及び力ソード電極 K間に発生 する駆動電圧 VMは 0ボルト〜第 2電圧 V 2の範囲內であるので、 その霞圧に応じ て、 デュ: Tル表示素子 DM内のキャリア輸送層 1 0 3に混合されている液晶の分 子配列が變化する。 すなわち、 デュアル表示素子 D Mは、 液晶表示素子 として動 作する。
以上の女口く、 図 1に示すディ スプレイ装置においては、 各画素セル G 内に EL 駆動回路 E 1^0及び液晶駆動回路乙 を設け、 雨者を択一的に動作させること により、 デュアル表示素子 DMを E L表示素子、 あるいは液晶表示素子として適 宜切り換 て動作できるようにしている。
尚、 図 6 に示される液晶表 モードでは、 デュアル表示素子 DMのア ノード電 極 Aが力ソード電極 Kに対して常に高電位となる、 直流駆動にてデュアル表示素 子 DMを馬区動しているが、 図 7 に示す如き、 アノード電極 A及びカソー ド電極 K の極性が 1 フレ一ム表示期間毎に遷移する交流駆 SJを採用しても良い。
図 8は、 本発明の第 2の実艇例によるディスプレイ装置の概略構成の他の一例 を示す図である。
図 8において、 表示パネル 1 0 0には、 2次元表示画面の縦方向 直方向) に夫々伸張したデータライン Γ L1〜DLm及びデー夕ラィンDE1〜DEΓπが、 図 8に示す女口く、 DL及び DE交互に配置して形成ざれている。 又、 表 パネル 0 0には、 2次元表示画面の横方向 (水平方向) ίこ夫々伸張した走査ティン S L t SLn及び走査ライン SE i〜S Επが、 図 8に す如く、 SL及び S E交互に 配置して形成されている。 互レ に隣接する S L及 tJ?S Eからなる一対 O走査ライ ンと、 互いに隣接する D L及び D Eからなる一対 Dデータラインとの交叉部に、 画素 ίこ対応した画素セル G 1 (波線にて示す) が形成されている。 各爾素セル G 1は、 モード電極 M Lにて共通に接続されていると共に、 接地電極 1 2 を介して 夫々に接地電位が印加されてレ る。
図 9は、 画素セル G 1の構成を示す図である。
図 9に示されるように、 各固素セル G 1は、 E : L表示及び液晶表示 O双方の表 示機會 を備えたデュアル表示素子 D Mと、 画素データ取込用のトランジスタ Q 1、 駆動電流供給用のトランジスタ Q 2、 及びコンデンサ Cから構成され 。 尚、 こ れら卜ランジス夕 Q 1及び Q 2は、 Pチャネル型の電界効果トランジ タである。 トランジスタ Q 1のゲート電極には走査ライン S E、 そのッ一ス電極にはデー タライン D Eが夫々接続されている。 トランジス夕 Q 1のドレイン電極にはトラ ンジス夕 Q 2のゲ一ト電極、 走査ライン S L及 コンデンサ Cの一方 (O電極端が 接続されている。 コンデンサ Cの他方の電極端はモ一ド電極 M Lに接続されてい る。 卜ランジス夕 Q 2のソース電極にはデ一夕ライン D Lが接続されており、 そ のドレイン電極にはデュアル表示素子 D Mのァゾ一ド電極 Aが接続されている。 デュアル表示素子 D Mのカソード電極 Kは接地霞極 1 2を介して接地されている。 尚、 デュアル表示素子 D Mの精造は、 図 2に示ざれるものと同一であるので、 そ の説明は省略する。
図 8に示される駆動制御回路 1 1 1は、 表示 ド指定信号が液晶表示モード を示す場合には、 液晶走査タイミング信号を液 走査ドライバ 1 1 2【こ供給する と共に、 液晶表示モード信号を液晶走査ドライノヾ 1 1 2、 デ一夕ドライバ 1 1 3 及び E L走査ドライバ 1 1 4各々に供給する'。 一方、 上記表示モード ί=旨定信号が EL表示モードを示す場合には、 駆動制御回路 1 1 1は、 EL走査タイ ミング信 号を EL走査ドライバ 1 1 4に供給すると共に、 EL表示モード信号 液晶走査 ドライノ 1 1 2、 デ一夕ドライバ 1 13及び EL走査ドライバ 1 14に夫々供給 する。 更に、 駆動制御回路 1 1 1は、 入力映像信号を、 各画素毎の輝度レベルを 示す函素データに変換してデータドライバ 1 1 3 に供給する。
液晶走査ドライバ 11 2は、 上記液晶走査タイ ミング信号に応じて、 表示パネ ル 1 0 0の走査ライン S L i〜S Lnの各々に順次、 図 6に示す如き液晶走査パル ス S を印加する。
E !L走査ドライバ 114は、 上記 EL走査タイ ミング信号に応じて、 表示パネ ル 1 0 0の走査ライン S E i〜S Enの各々に順次、 図 5に示す如き Eし走査パル ス S PEを印加する。
データドライバ 1 13 W、 駆動制御回路 11 1 から液晶表示モード信号が供給 された場合には、 上記画素データに応じて液晶駁動用電圧を有する、 図 6に示す 如き画素データパルス D PLを発生し、 これを 1走査ライン分 (m個) ずつデータ ライ ン DLi DLmに印力 Dする。 一方、 EL表 モード信号が供給された場合に は、 デ一夕ドライバ 1 1 3は、 EL駆動電圧 V'D Dに基づいて画素データに応じ た電圧を有する図 5に示す如き画素データパル又 D P Eを発生し、 これを 1走査ラ イン分 (m個) ずつデータライン DEi DEmiこ印加する。
こ こで、 駆動制御回路 1 1 1から液晶表示モード信号が供給された場合には、 ' EL走査ドライノ 1 14は、 画素セル G 1のトテンジス夕 Q 1をオフ状態に設定 すべき電圧を有する EL才フ電圧 VE,を走查ライン S E i〜S En各 を介して全 ての画素セル G 1内のトランジスタ Q 1のゲー卜電極に印加する。 更^:、 デ一夕 ドライノ 1 1 3は、 表示パネル 1 0 0のモード電極 MLを介して全ての画素セル G 1のコンデンサ Cの一方の電極をハイインピーダンス状態に設定する。
従って、 液晶表示モード時には、 全ての函素セル G 1内のトランジスタ Q 1及 びコンデンサ Cが無効な状態となり、 トランジスタ Q2及びデュァソレ表示素子 D Mのみが動作可能となる。 この際、 トランジスタ Q 2のゲート電極は走査ライン S L、 ソース電極はデ一夕ライン DLに夫々接続されていることか ら、 このトラ ンジス夕 Q 2は、 図 2に示す如き液晶駆動回路 LCGと等価となる。 よって、 ト ランジス夕 Q 2は、 、かる液晶駆動回路 LCGと同様に、 デュアル表示素子 DM に対して図 6に示す女口き液晶表示駆動を行う。
一方、 駆動制御回路 1 1 1から EL表示^ E—ド信号が供給された場合には、 デ —夕ドライバ 1 13 、 モード電極 ML及 データライン DLi DLm各々を介 して、 全ての画素セ レ G 1内のコンデンサ 他方の電極及びトランジス夕 Q 2の ソース電極に EL駆動電圧 VDDを印加する。
従って、 EL表示モード時には、 画素セ レ G 1は、 図 2に示す如き EL駆動回 路 ELGと等価な構成となる。 よって、 こ 際、 画素セル G 1は、 かかる EL駆 動回路 EL Gと同様 こ、 デュアル表示素子: DMに対して図 5に示す如き EL表示 馬区動を行う。
このように、 図 8 こ示されるディスプレイ装置においては、 各爾素セル G 1内 の EL駆動電流供給用のトランジスタ Q 2 液晶駆動用のトランジスタと兼用き せて使用しているので、 図 2に示す画素セリレ Gに比して小規模化を図ることがで きる。
尚、 液晶表示モード時において、 デュアリレ表示素子 DMに過大な電流が流れる 場合には、 このデュアル表示素子 DMに蓄積された霞荷が放電して電圧低下 S生 じ、 安定した階調表示が困難になる。 そこで、 液晶表示モード時においても EL 表示モ一ド時と同様に、 一定の羅 動電圧をデュアル表示素子 DMに印加するよう にして、 流れる電流を所定の一定電流にするようにしても良い。
【実施例 3】
図 1 O ま、 本発明によるディスプレイ装置の他の構成を示す図である。
図 10 こおいて、 表示パネル 1 1 0には、 2次元表示画面の縦方向 (垂直:^ 向) に夫々伸張したデータライン DLi DLm及びデータライン DEi DEmが、 図 10に す如く、 DL及び D E交互に配置して形成されている。 又、 表示ノ、 °ネ ル 1 10 tこは、 2次元表示画面の横方向 (水平方向) に夫々伸張した走査ライン S丄〜 ^力形成されている。 走 ライン Sと、 互い ίこ隣接する DL及び D Eから なる一対のデ一夕ラインとの交 部に、 画素に対応した画素セル G 2 (波線にて 示す) が形成されている。 各画素セル G2には、 Εし素子を発光駆動する際に用 いる E L馬区動電圧 VDDが電源電極 1 1を介して印 iJDされており、 且つ接地電極 1 2を介して接地電位が印加されている。
図 1 1 ま、 画素セル G 2の構威を示す図である。,
図 1 1 に示されるように、 画素セル G 2は、 EL表示及び液晶表示の双方の表 示機能を備えたデュアル表示素子 DM、 EL画素データ取込用のトランジス タ Q 1、 駆動電流供給用のトランジスタ Q 2、 液晶画素データ取込用のトランジスタ Q4、 液晶表示駆動用のトランジスタ Q 5、 コンデンサ C 1及び C 2から構成さ れる。 尚、 これらトランジスタ Q l、 Q 2、 Q 4及び Q 5は Pチャネル型の電界 効果トランジスタであり、 図 1 2に、 そのゲ一卜 -ソース間電圧 VGS—ドレイン · ソース間電流 I DS特性を示す。
図 1 1 において、 トランジスタ Q 1のゲート電極には走査ライン S、 そのソ一 ス電極にはデータライン D E力 夫々接続されている。 トランジスタ Q 1の ドレイ ン電極にはトランジスタ Q 2のゲート電極が接続ざれている。 トランジス 夕 Q 2 のソース電極には電源電極 1 1 を介して E L駆動霞圧 V D Dが印加されており、 そのゲート及びソース電極間にはコンデンサ C 1 接続されている。 更に、 トラ ンジスタ Q 2のドレイン電極にはデュアル表示素チ D Mのアノード電極 が接続 されてレ、る。 デュアル表示素チ D Mの力ソード電極 Kは接地電極 1 2を して接 地されている。 トランジスタ Q 4のゲート電極にま走査ライン S、 そのゾース電 極にはデ一タライン D Lが夫々接続されている。 卜ランジスタ Q 4のドレイン電 極には卜ランジス夕 Q 5のゲート電極が接続されている。 トランジスタ Q 2のソ —ス電極及びトランジスタ Q 5 のゲ一ト電極間に^:コンデンサ C 2が接總されて いる。 卜ランジス夕 Q 5のソース電極にはデュア Jレ表示素子 D Mのァノード電極 Aが接続されており、 そのドレイン電極にはデュアル表示素子 D Mの力ゾード電 極 Kが接続されている。 尚、 デュアル表示素子 D Mの構造は、 図 2に示ざれるも のと同——であるので、 その説日月は省略する。
駆動潜 11御回路 1 2 1は、 入: t7映像信号に応じて走査タイミング信号を 生して 走査ドライバ 1 2 2に供給する。 又、 駆動制御回路 1 2 1は、 表示モ一 指定信 号が液晶表示モ一ドを示す場合には論理レベル 1、 E L表示モードを示す場合に は論理レベル 0を有する表示モード信号をデ一夕ドライバ 1 1 3に供給する。 更 に、 駆動制御回路 1 2 1は、 人力映像信号を、 各圃素毎の輝度レベルを す画素 データに変換してデータドライバ 1 1 3に供給する。 走査ドライバ 1 2 2は、 上記走査タイミング信号に応じて、 表示パ ル 1 1 0 の走査ライン S i〜S nの各々に順次、 走査パルス を印加する。 データ ライバ 1 1 3は、 建区動制御回路 12 1から供給された表 モード信号及び画素データに応 じて各種 圧及び画素データパルス (後述する) を発生してデ一夕ライ ン D L L〜
DLm及び D E i〜D Emに 卩カロする。
図 1 3 ま、 デ一夕ドライ/ ' 1 2 3の内部構成を示す図である。
図 1 3 において、 EL画素デ一夕パルス発生 tU路 1 3 1は、 画素データに応じ て EL表 用の EL画素データパルスを発生し、 これを 1走査ライン (m個) ずつセレクタ 1 32に供給する。 セレクタ 13 2 は、 表示モード信号力 S論理レべ ル 0、 すなわち EL表示モードを表す場合には E L画素デ一夕パルス 生回路 1 3 1から供給された 1走査ライン分 (m個) の E L画素デ一夕パルス 夫々、 表 示パネル 1 1 0のデータライン DE EJこ 継供給する。 一方、 表示モード 信号が論理レベル 1、 すな ち液晶表示モードを示す場合には、 セレクタ 1 32 は、 所定のバイアス電圧 VBSをデータライン DE DEmに夫々印加する。 尚、 上 記バイアス電圧 VBSは、 この電圧がデータライン: DE及びトランジスタ Q 1を介し てトランジスタ Q 2のゲ一 ト電極に印加された際にトランジスタ Q 2 所定の一 定のバイ アス電流を発生することになる電圧値である。 特に、 かかる/ イァス電 圧 VMは、 液晶表示モード時において上記デュアリレ表示素子 DMに流れる最大電流 よりも大なるバイアス電流力 Sトランジスタ Q 2 ίこ流れるような電圧値^∑設定する。 尚、 バイ アス電流は一定である必要はなく、 デュアル表示素子 DMの状態に応じ て適宜 更するようにしても良い。
液晶面素デ一夕パルス発生回路 1 3 3は、 画素デ一夕に応じてデュアル表示素 子 DMを液晶素子として動 させる液晶駆動電圧 VLDMを生成し、 この液晶駆動電 圧 VLMにトランジスタ Q 5のスレツショルド電圧 Vlhを加算したパルス電圧を有す る液晶面素データパルスを、 1走査ライン分 (m個) ずつセレクタ 134に供給 する。 セレクタ 134は、 表示モード信号が論理レベル 1、 すなわち液晶表示モ —ドを表す場合には液晶画禁データパルス発生回路 133から供給された 1走査 ライン分 (m個) の液晶画素データパルスを夫々、 表示パネル 1 10のデ一タラ イン DL i DLmに中継供給する。 一方、 表示モード信号が論理レべ レ 0、 すな わち EL表示モードを表す場合には、 セレクタ 1 34は、 所定のスィッチングォ フ電圧 V。PFをデータライン: D L i DLmに夫々^:加する。 尚、 上記ス ツチングォ フ電圧 V。FFは、 この電圧がデータライン DL及びトランジスタ Q4を介してトラン ジス夕 Q 5のゲ一ト電極に印加された際にトランジスタ Q 5がオフ状態に設定さ れる電 ]ΐ値である。
次に、 図 10に示されるディスプレイ装置の動作について説明する。
かかるディスプレイ装置 ^ま、 表示モード指定ィ言号が E L表示モ一ド 示す場合 には以下の如き EL表示モードに基づく EL表 駆動を実施する一方、 液晶表示 モードを示す場合には以下の如き液晶表示モー _ドに基づく液晶表示駆動を実施す る。
[EL表示モード]
EL表示モードでは、 走査ドライバ 122が、 図 14に示す如く、 フレーム 表示期間内の走査期間 TS 毎に、 トランジスタ 十分にォン状態とな^例えば 0ポ ルトの/ ルス電圧を有する走査パルス S Pを走 ライン S Snの各 に順次印 加する。 又、 EL表示モ一ドでは、 データドライバ 123が、 画素セリレ G 2のト ランジスタ Q 5をオフ状態に設定するスィツチングオフ電圧 をデータライン D L DLm各々に印加する。 更に、 データドライノ 123は、 画素データに応じ たパリレス電圧を有する図 14に示す如き EL画素データパルス D P E発生し、 これ を 1 査ライン分 (m個) ずつ、 各走査パルス S Pの印加タイミングに同期させ てデータライン DE!〜D Emに印加する。'
か力、る動作によれば、 走査ライン Sを介して走査パルスが印加ざれる度に全て の画素セル G2のトランジスタ Q4がオン状藤となり、 データライ ン DLを介し て上言己スィツチングオフ電圧 V。FFがトランジスタ Q 5のゲ一ト電極に印加される。 このスイッチングオフ電圧 V。FFの印加に応じて トランジスタ Q 5はオフ状態に設定 される。 更に、 上記走査/ レス S Pが印加さ ている間、 画素セレ G 2のトラン ジスタ Q 1がオン状態となり、 データライン! Eを介して EL画 データパルス DPE:¾Sトランジスタ Q 2 のゲート電極及びコンデンサ C 1に印加される。 すると、 EL酉素データパルス D FEのパルス電圧に対応した電荷がコンデンサ C 1に充電 され、 コンデンサ C 1の両端電圧が上昇する。 この際、 コンデンサ C 1に発生し た電 がトランジスタ Q 2のゲート電圧となり、 トランジスタ Q 2は、 このゲー ト電 BEに応じた駆動電流 I DMを図 14に示す表示期間 TF隱に亘りデュアル表示素 子 DMに送出する。 この F¾、 このデュアル表 素子 DM内の有機 光層 104が 上記爵 E動電流 I DMに応じた輝度レベルで発光 ~る。 すなわち、 デュアル表示素子 DM^ま、 E L表示素子として動作する。
[液晶表示モード]
液晶表示モードでは、 走査ドライバ 122 S上記 EL表示モード時と同様に、 図 1 5に示す如き各フレーム表示期間内の走査期間 T 毎に走査/ ルス S Pを発生 し、 走査ライン S i Snの各々に順次印加する。 又、 液晶表示モードでは、 デー タ ドライバ 1 2 3が、 画素セル G 2のトランジスタ Q 2に対して 定の一定バイ ァス電流を発生させるベ含バイアス電圧 VBSをデータライン
Figure imgf000020_0001
夫々印 加する。 更に、 データドライバ 1 23は、 画素データに応じた電 値を有する液 晶駆動電圧 VLMを生成し、 この液晶駆動電圧 VL™にトランジスダ Q 5のスレツシ ョ レド電圧 Vthを加算したパルス電圧を有する液晶画素データパルス D P Lを、 図 1 5に示す如く走査期間 TSCM毎に、 1走査ライン分 (m個) ずつデータライン DL
Figure imgf000020_0002
に印加する。 かかる動作によれ ¾ί、 走査ライン Sを^ Τして走査パル ス力印加される度に画素セル G2のトランジ又タ Q 1がォン状態となり、 デ一夕 ライン DEを介して上記ノ ィァス電圧 VBSがトランジスタ Q 2のゲート電極に印加 される。 この際、 トランジスタ Q 2は、 上記ゾヾィァス電圧 VBSに対 したバイアス 電流をデュアル表示素子 DMに送出する。 更 ίこ、 上記走査パルス S Ρが印加され ている間、 画素セル G 2 のトランジスタ Q4力3オン状態となり、 デ一夕ライン D L を介して液晶画素デ一タパルス DPLがトランジスタ Q 5のゲー ト電極に印加さ れる。 つまり、 画素データに応じた電圧値を存する液晶駆動電圧 VLDM (例えば、 図 1 5の VL«又は VL にトランジスタ Q ちのスレツショルド ¾圧 Vuを加算し たパルス電圧を有する液晶画素データパルス D Ρι_がトランジスタ Q 5のゲ一ト電 極に印加されるのである。 尚、 トランジスタ Q 5のゲート電極に 33加された電圧 はコンデンサ C 2によって保持される。 よって、 図 1 5に示す表示期間 T Eに宜 り 、 デュアル表示素子 D Mのアノード電極 A及びカゾード電極 K間にはトランジ ス夕 Q 5のゲ一ト電極に印加された電圧に応じた電位差が生じ、 これが駆動電圧 VDMとしてデュアル表示素子 DMに印加される ことになる。 すると 、 かかる駆動電 圧 VDMに応じてデュア レ表示素子 D M内のキヤ リァ輸送層 1 0 3【こ混合されている 液晶の分子配列が変化する。 すなわち、 デュフル表示素子 D Mは、 液晶表示素子 として動作する。
このように、 図 1 1 に示す画素セル G 2においては、 デュアル表示素子 D Mの アノード電極 A及び力ソード電極 K間にそのソース電極及びドレ ン電極が夫々 接続されたトランジス夕 Q 5によってデュアクレ表示素子 D Mを液晶駆動するよう にしている。 すなわち、 デュアル表示素子 D Mを液晶駆動する際 こ用いる液晶駆 動電圧 V L™にトランジスタ Q 5のスレツショ リレド電圧 V lhを加算乙たパルス電圧を 有する液晶画素デ一夕パルス D P Lをトラン スタ Q 5のゲート電極に印加するこ とにより、 デュアル表示素子 D Mを液晶駆動するのである。 かかる駆動によれば、 例えデュアル表示素子 D Mのアノード電極 A及び力ソ―ド電極 K mの電圧が液晶 駆動電圧 V LDMよりも大になってしまって、 この際、 デュアル表 素子 D Mに並列 接続されたトランジス夕 Q 5側に電流が流れることになるので、 の電圧増加分 がキャンセルされる。 つまり、 デュアル表示 子 D Mのアノード灣極 A及びカソ —ド電極 K間の電圧を液晶駆動電圧 V L™に維持することができるのである。 更に、 図 1 1に示される画秦セル G 2では、 デュアリレ表示素子 D Mを液晶駆動する際に は、 E L駆動電流供,洽用のトランジスタ Q 2 にて、 デュアル表示素子 D Mに流れ る駆動電流を一定のノヾィァス電流に制限するようにしている。 従って、 各トラン ジス夕の電圧電流特' 1生に製造上のばらつき等:^生じていても、 精 良くデュアル 表示素子 D Mを液晶尾区動することが可能になる。
以上の如く、 図 1、 図 8及び図 1 0に示さ るディスプレイ装儇は、 E L表示 モード時には入力映像信号にて示される輝度 レベルに応じた E L面素データパル スを発生する一方、 液晶表示モード時には _h記輝度レベルに応じた液晶画素デ一 タパルスを発生する ドライバを備える。 更に、 各画素セル内に、 液晶及び E L表 示機能を備えたデュアル表示素子と、 上記 E L画素データパルスに応じて E L駆 動電圧をデュアル表 素子に印加し、 上記液晶画素データパルス^:応じて液晶駆 動電圧を印加する駆動手段と、 を設ける。 力かる構成により、 単一の表示パネル にて液晶表示及び E: L表示の双方を実現可倉 gにしている。
尚、 上記実施例に^ 3いては、 図 2に示さ る画素セル G、 図 9 こ示される画素 セル G l、 及び図 1 1に示される画素セル G 2に搭載するトランジスタ (Q l〜 Q 5 ) として Pチャネル型の電界効果トランジスタを採用しているが、 Nチヤネ ル型電界効果トランジスタを採用しても良 。
図 1 6は図 2に示されるトランジスタ Q 1〜Q 3を Nチャネル画電界効果トラ ンジス夕で構築した:場合における画素セル Gの他の構成を示す図である。 図 1 7 は、 図 9に示される トランジスタ Q 1及び Q 2を Nチャネル型電界効果トランジ ス夕で構築した場合における画素セル G 1 の他の構成を示す図である。 図 1 8は、 図 1 1に示されるト ランジスタ Q 1、 Q 2、 Q 4及び Q 5を Nチャネル型電界効 果トランジスタで構築した場合における画素セル G 2の他の構成を示す図である。 又、 デュアル表示素子 D Mを駆動する方式としては、 画素データによって示さ れる輝度レベルに応じた電圧をデュアル表示素子 D Mに印加するアナ口グ駆動方 式、 又は、 最大輝度及び最小輝度に対応した 2値の電圧のみをデュアル表示素子 D Mに印加するディ ジタル駆動方式のいずれにも適用可能である。

Claims

請求の範囲
1 . 画素を担う複数の画素セルが形成されている表示パネルを搭載したディス プレイ装置であって、
エレクトロルミネッセンス表示モード時には入力映像信号に基づく各画素毎の 画素データにて示される輝度レベルに応じた E L画素データパ レスを発生する一 方、 液晶表示モード時には前記画素データにて示される輝度レベルに応じた液晶 画素データパルスを発生するドライバを備え、
前記画素セル各々 は、 エレクトロルミ ネッセンス表示動作及^液晶表示動作を なし得る表示素子と、 前記 E L画素データパルスに応じてエレクトロルミネッセ ンス駆動電圧を前言己表示素子に印加し、 前記液晶画素データパリレスに応じて液晶 駆動電圧を前記表 素子に印加する駆胁手段とを含むことを特徴とするディスプ レイ装置。
2 . 前記駆動手 は、 前記 E L画素データパルスに応じて前記エレクト口ルミ ネッセンス駆動電 JEを前記表示素子に^加する第 1 トランジスタと、 前記液晶画 素データパルスに^じて前記液晶駆動電圧を前記表示素子に印力口する第 2 トラン ジス夕とを含むことを特徴とする請求項 1記載のディスプレイ装置。
3 . 前記第 2トランジスタは Pチャ ル電界効果トランジスタであり、 そのソ ース電極及びドレイン電極が夫々前記表示素子のァノ一ド電極及び力ソ一ド電極 に接続されており、
前記第 2 トラン、ジス夕のゲート電極 ίこ印加された前記液晶面素データパルスに 応じて前記表示素子のアノード電極及びカゾード電極間に前言己液晶駆動電圧を発 生させることを特徵とする請求項 2記載のディスプレイ装置。
4 . 前記液晶画素データパルスは、 前記液晶駆動電圧に前言己第 2 トランジスタ のスレツショルド馕圧を加算したパルス電圧を有することを特徴とする請求項 3 記載のディスプレイ装置。
5 . 前記ドライノ は、 前記液晶表示動作時には前記表示素子に所定のバイアス 電流を供給させるベく前記第 1 トランジスタのゲート電極に戸; f定のバイァス電圧 を印加することを特徴とする請求項 3又は 4に記載のディスプレイ装置。
6 . 前記第 2 ト ランジスタは Nチャネル電界効果トランジスタであり、 そのソ ース電極及びドレイン電極が夫々前記表示素子の力ソード電極及びアノード電極 に接続されており 、
前記第 2 トランジスタのゲート電極 こ印加された前記液晶画素データパルスに 応じて前記表示素子のアノード電極及び力ソ一ド電極間に前記液晶駆動電圧を発 生させることを特徴とする請求項 2記載のディスプレイ装置。
7 . 前記駆動 段は、 前記エレクト口ルミネッセンス表示モード時には前記ェ レクト口ルミネッセンス駆動電圧を前言 3表示素子に印加する一方、 前記液晶表示 モード時には前言己液晶駆動電圧を前記表示素子に印加する舉一のトランジスタを 含むことを特徴とする請求項 1記載のデイスプレイ装置。
PCT/JP2006/314325 2005-07-14 2006-07-13 ディスプレイ装置 WO2007007918A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US11/995,595 US20090146913A1 (en) 2005-07-14 2006-07-13 Display device
JP2007524728A JP4185556B2 (ja) 2005-07-14 2006-07-13 ディスプレイ装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005-205443 2005-07-14
JP2005205443 2005-07-14

Publications (1)

Publication Number Publication Date
WO2007007918A1 true WO2007007918A1 (ja) 2007-01-18

Family

ID=37637276

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/314325 WO2007007918A1 (ja) 2005-07-14 2006-07-13 ディスプレイ装置

Country Status (3)

Country Link
US (1) US20090146913A1 (ja)
JP (1) JP4185556B2 (ja)
WO (1) WO2007007918A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018022061A (ja) * 2016-08-04 2018-02-08 株式会社半導体エネルギー研究所 表示装置
US10354574B2 (en) 2015-09-25 2019-07-16 Semiconductor Energy Laboratory Co., Ltd. Driver IC and electronic device

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI543128B (zh) * 2012-03-19 2016-07-21 天鈺科技股份有限公司 電子裝置
WO2016070843A1 (en) * 2014-11-07 2016-05-12 The Hong Kong University Of Science And Technology Driving scheme for ferroelectric liquid crystal displays
US10528165B2 (en) 2016-04-04 2020-01-07 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
EP3465356A4 (en) 2016-05-23 2019-04-10 Razer (Asia-Pacific) Pte Ltd. SELF-PORTABLE DEVICES AND METHODS OF MANUFACTURING A SELF-PORTABLE DEVICE
US10290253B2 (en) 2016-06-10 2019-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, system, and method for operating system
TWI751987B (zh) * 2016-06-15 2022-01-11 日商半導體能源研究所股份有限公司 顯示裝置、顯示模組及電子裝置
TWI709952B (zh) * 2016-07-01 2020-11-11 日商半導體能源研究所股份有限公司 電子裝置、電子裝置的驅動方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08211832A (ja) * 1995-02-06 1996-08-20 Idemitsu Kosan Co Ltd 複合素子型表示装置
JP2002025779A (ja) * 2000-04-28 2002-01-25 Tohoku Pioneer Corp 液晶表示機能を備えた有機エレクトロルミネッセンス素子及び液晶材料
JP2003076302A (ja) * 2001-09-06 2003-03-14 Sharp Corp 表示装置
JP2003316295A (ja) * 2002-04-16 2003-11-07 Ind Technol Res Inst 陽光下で表示できるディスプレイの画素構造
JP2005512124A (ja) * 2001-12-05 2005-04-28 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 積層型透過性エレクトロルミネセント表示素子を備えたディスプレイ装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030076282A1 (en) * 2001-10-19 2003-04-24 Semiconductor Energy Laboratory Co., Ltd. Display device and method for driving the same
JP3562585B2 (ja) * 2002-02-01 2004-09-08 日本電気株式会社 液晶表示装置およびその駆動方法
JP3772889B2 (ja) * 2003-05-19 2006-05-10 セイコーエプソン株式会社 電気光学装置およびその駆動装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08211832A (ja) * 1995-02-06 1996-08-20 Idemitsu Kosan Co Ltd 複合素子型表示装置
JP2002025779A (ja) * 2000-04-28 2002-01-25 Tohoku Pioneer Corp 液晶表示機能を備えた有機エレクトロルミネッセンス素子及び液晶材料
JP2003076302A (ja) * 2001-09-06 2003-03-14 Sharp Corp 表示装置
JP2005512124A (ja) * 2001-12-05 2005-04-28 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 積層型透過性エレクトロルミネセント表示素子を備えたディスプレイ装置
JP2003316295A (ja) * 2002-04-16 2003-11-07 Ind Technol Res Inst 陽光下で表示できるディスプレイの画素構造

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10354574B2 (en) 2015-09-25 2019-07-16 Semiconductor Energy Laboratory Co., Ltd. Driver IC and electronic device
JP2018022061A (ja) * 2016-08-04 2018-02-08 株式会社半導体エネルギー研究所 表示装置

Also Published As

Publication number Publication date
US20090146913A1 (en) 2009-06-11
JP4185556B2 (ja) 2008-11-26
JPWO2007007918A1 (ja) 2009-01-29

Similar Documents

Publication Publication Date Title
WO2007007918A1 (ja) ディスプレイ装置
US10019948B2 (en) Display device that switches light emission states multiple times during one field period
TWI328398B (en) Display apparatus and drive control method thereof
US7528811B2 (en) Semiconductor display device and electronic appliance
TWI272433B (en) Light emitting device
US8373694B2 (en) Semiconductor integrated circuit and method of driving the same
JP5249325B2 (ja) 表示装置およびその駆動方法
JP2004252104A (ja) 電気光学装置、電気光学装置の駆動方法および電子機器
TWI286302B (en) Display device and a driving method for the display device
JP2006146213A (ja) 画素回路及び発光表示装置
TW201009794A (en) Image display device
TW200949806A (en) Display apparatus and display-apparatus driving method
TW201003607A (en) Display apparatus, driving method for display apparatus and electronic apparatus
US20070079192A1 (en) Scan driver and organic light emitting display device having the same
CN102339848B (zh) 有机电致发光显示器件及其制造方法和电子设备
JP2007248800A (ja) 表示装置及びその駆動制御方法
TWI416465B (zh) 顯示裝置、顯示裝置之驅動方法及電子裝置
JP4454943B2 (ja) 発光装置の駆動方法
TWI439994B (zh) 顯示裝置及其驅動方法
CN102194406A (zh) 显示装置、显示装置的驱动方法和电子装置
TWI313445B (en) Electro-optical device and electronic apparatus
US11908882B2 (en) Display device
JP2009047818A (ja) 表示装置および電子機器
JP2009163060A (ja) 表示装置
JP2007256966A (ja) 表示装置及びその駆動方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
DPE1 Request for preliminary examination filed after expiration of 19th month from priority date (pct application filed from 20040101)
WWE Wipo information: entry into national phase

Ref document number: 2007524728

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 11995595

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 06768316

Country of ref document: EP

Kind code of ref document: A1