JP7269439B2 - 表示装置およびその駆動方法 - Google Patents
表示装置およびその駆動方法 Download PDFInfo
- Publication number
- JP7269439B2 JP7269439B2 JP2022516503A JP2022516503A JP7269439B2 JP 7269439 B2 JP7269439 B2 JP 7269439B2 JP 2022516503 A JP2022516503 A JP 2022516503A JP 2022516503 A JP2022516503 A JP 2022516503A JP 7269439 B2 JP7269439 B2 JP 7269439B2
- Authority
- JP
- Japan
- Prior art keywords
- period
- voltage
- terminal
- power supply
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Description
各画素回路は、
第1端子と、前記ローレベル電源電圧が与えられる第2端子とを有する前記表示素子と、
制御端子と第1導通端子と第2導通端子とを有し、前記表示素子と直列に設けられた駆動トランジスタと、
一端が前記駆動トランジスタの制御端子に接続されたキャパシタと、
前記複数の発光制御線の1つに接続された制御端子と、前記駆動トランジスタの第2導通端子に接続された第1導通端子と、前記表示素子の第1端子に接続された第2導通端子とを有する発光制御トランジスタと、
前記複数の走査信号線の1つに接続された制御端子と、前記駆動トランジスタの制御端子に接続された第1導通端子と、初期化電圧が与えられる第2導通端子とを有する第1初期化トランジスタと、
前記複数の走査信号線の1つに接続された制御端子と、前記表示素子の第1端子に接続された第1導通端子と、前記初期化電圧が与えられる第2導通端子とを有する第2初期化トランジスタと
を含み、
前記駆動方法は、
各画素回路に含まれる前記キャパシタへの前記データ電圧の書き込みが1フレーム期間毎に行われるよう前記複数のデータ信号線と前記複数の走査信号線と前記複数の発光制御線とを駆動する通常駆動ステップと、
各画素回路に含まれる前記キャパシタへの前記データ電圧の書き込みが行われるデータ書き込み期間と各画素回路に含まれる前記キャパシタへの前記データ電圧の書き込みが行われない休止期間とが交互に現れるよう前記複数のデータ信号線と前記複数の走査信号線と前記複数の発光制御線とを駆動する休止駆動ステップと、
前記通常駆動ステップが行われる通常駆動期間から前記休止駆動ステップが行われる休止駆動期間に切り替わる際に前記ローレベル電源電圧の電圧値を上昇させるローレベル電源電圧上昇ステップと、
前記休止駆動期間から前記通常駆動期間に切り替わる際に前記ローレベル電源電圧の電圧値を低下させるローレベル電源電圧低下ステップと
を含み、
各画素回路に含まれる前記キャパシタへの前記データ電圧の書き込みが行われる際には、前記表示素子の第1端子の電圧を初期化するために前記第2初期化トランジスタをオン状態で維持する第1端子初期化期間が設けられ、
前記休止駆動期間における前記第1端子初期化期間は、前記通常駆動期間における前記第1端子初期化期間よりも長い。
データ電圧を伝達する複数のデータ信号線と、
前記複数のデータ信号線に交差する複数の走査信号線と、
前記複数のデータ信号線に交差する複数の発光制御線と、
前記複数のデータ信号線と前記複数の走査信号線と前記複数の発光制御線とを駆動する画素駆動部と、
前記ローレベル電源電圧を出力するローレベル電源電圧出力部と
を備え、
各画素回路は、
第1端子と、前記ローレベル電源電圧が与えられる第2端子とを有する前記表示素子と、
制御端子と第1導通端子と第2導通端子とを有し、前記表示素子と直列に設けられた駆動トランジスタと、
一端が前記駆動トランジスタの制御端子に接続されたキャパシタと、
前記複数の発光制御線の1つに接続された制御端子と、前記駆動トランジスタの第2導通端子に接続された第1導通端子と、前記表示素子の第1端子に接続された第2導通端子とを有する発光制御トランジスタと、
前記複数の走査信号線の1つに接続された制御端子と、前記駆動トランジスタの制御端子に接続された第1導通端子と、初期化電圧が与えられる第2導通端子とを有する第1初期化トランジスタと、
前記複数の走査信号線の1つに接続された制御端子と、前記表示素子の第1端子に接続された第1導通端子と、前記初期化電圧が与えられる第2導通端子とを有する第2初期化トランジスタと
を含み、
前記画素駆動部は、
通常駆動期間には、各画素回路に含まれる前記キャパシタへの前記データ電圧の書き込みが1フレーム期間毎に行われるよう、前記複数のデータ信号線と前記複数の走査信号線と前記複数の発光制御線とを駆動し、
休止駆動期間には、各画素回路に含まれる前記キャパシタへの前記データ電圧の書き込みが行われるデータ書き込み期間と各画素回路に含まれる前記キャパシタへの前記データ電圧の書き込みが行われない休止期間とが交互に現れるよう、前記複数のデータ信号線と前記複数の走査信号線と前記複数の発光制御線とを駆動し、
前記ローレベル電源電圧出力部は、前記休止駆動期間には前記通常駆動期間よりも高い電圧値の前記ローレベル電源電圧を出力し、
各画素回路に含まれる前記キャパシタへの前記データ電圧の書き込みが行われる際には、前記表示素子の第1端子の電圧を初期化するために前記第2初期化トランジスタをオン状態で維持する第1端子初期化期間が設けられ、
前記休止駆動期間における前記第1端子初期化期間は、前記通常駆動期間における前記第1端子初期化期間よりも長い。
図2は、本実施形態に係る有機EL表示装置の全体構成を示すブロック図である。この有機EL表示装置は、休止駆動を採用する表示装置である。図2に示すように、この有機EL表示装置は、表示制御回路100と表示部200とゲートドライバ(走査信号線駆動回路)300とエミッションドライバ(発光制御線駆動回路)400とソースドライバ(データ信号線駆動回路)500とを備えている。表示部200を有する有機EL表示パネル6内にゲートドライバ300とエミッションドライバ400とソースドライバ500とが含まれている。典型的には、ゲートドライバ300とエミッションドライバ400とはモノリシック化されている。ソースドライバ500については、モノリシック化されていても良いし、モノリシック化されていなくても良い。なお、ゲートドライバ300とエミッションドライバ400とソースドライバ500とによって画素駆動部が実現される。
<2.1 画素回路の構成>
表示部200内の画素回路20の構成について説明する。なお、ここで示す画素回路20の構成は一例であって、これには限定されない。図4は、第n行第m列の画素回路20の構成を示す回路図である。図4に示す画素回路20は、表示素子としての1個の有機EL素子(有機発光ダイオード)21と、7個のトランジスタ(典型的には薄膜トランジスタ)T1~T7(第1初期化トランジスタT1、閾値電圧補償トランジスタT2、書き込み制御トランジスタT3、駆動トランジスタT4、電源供給制御トランジスタT5、発光制御トランジスタT6、第2初期化トランジスタT7)と、1個の保持キャパシタCaとを含んでいる。トランジスタT1,T2,およびT7は、N型トランジスタである。トランジスタT3~T6は、P型トランジスタである。このように、この画素回路20にはN型トランジスタとP型トランジスタとが混在している。チャネル層の材料の観点では、トランジスタT1,T2,およびT7は例えばIGZO-TFTであって、トランジスタT3~T6は例えばLTPS-TFTである。但し、これには限定されない。保持キャパシタCaは、2つの電極(第1電極および第2電極)からなる容量素子である。
次に、画素回路20の動作について説明する。図5は、n行目の画素回路20(図4に示す画素回路20)の動作について説明するためのタイミングチャートである。図5に関し、時刻t1以前の期間および時刻t8以降の期間が発光期間83であり、時刻t1~t8の期間が消灯期間82である。
以下、本実施形態における駆動方法について説明する。上述したように、本実施形態に係る有機EL表示装置は、休止駆動を採用する表示装置である。従って、有機EL表示装置の動作中、図21に示したように、通常駆動が行われる通常駆動期間と休止駆動が行われる休止駆動期間とが交互に現れる
図6に示すように、通常駆動期間には、1行目からi行目までの画素回路20に対して順次にデータ電圧の書き込みを行うためのデータ書き込み期間TWが1フレーム期間毎に現れる。なお、図6では、各行の画素回路20に含まれる保持キャパシタCaに対して実際にデータ電圧の書き込みが行われる期間を符号81を付した網掛けで表している(図1および図7~図9も同様)。本実施形態においては、1フレーム期間は120分の1秒である。すなわち、120分の1秒毎にデータ書き込み期間TWが現れる。換言すれば、通常駆動期間には、書き込み周波数も更新周波数も120Hzとなる。
休止駆動を採用する従来の有機EL表示装置では、休止駆動期間には、例えば図7に示すように、通常駆動中の1フレーム期間(120分の1秒)に相当する長さのデータ書き込み期間TWと通常駆動中の3フレーム期間(40分の1秒)に相当する長さの休止期間TPとが交互に繰り返されていた。換言すれば、1回のリフレッシュフレームRFと3回の休止フレームPFとが繰り返されていた。図7に示す例では、データ書き込み期間TWにおける書き込み周波数は120Hzとなっている。このようなデータ書き込み期間TWの後に3フレーム期間に相当する長さの休止期間TPを設けることによって、更新周波数は30Hzとなっている。
次に、通常駆動と休止駆動との切り替えが行われる際の動作について説明する。休止駆動を採用する従来の有機EL表示装置においては、図9に示すように、通常駆動期間から休止駆動期間に切り替わってもハイレベル電源電圧ELVDDの電圧値およびローレベル電源電圧ELVSSの電圧値に変化はない。休止駆動期間から通常駆動期間に切り替わる際も同様である。以上のように、休止駆動を採用する従来の有機EL表示装置においては、休止駆動期間と通常駆動期間とでEL電源電圧の大きさは同じである。
EL電力低減の具体例について説明する。
ELVDD=4.6V
ELVSS=-5.5V
Vini=-5.5V
ELVDD=4.6V
ELVSS=-4.4V
Vini=-4.4V
P=(ELVDD-ELVSS)×I ・・・(1)
((10.1-9.0)/10.1)×100=10.89 ・・・(2)
本実施形態によれば、休止駆動期間にはローレベル電源電圧ELVSSの電圧値が通常駆動期間よりも高い値に設定される。また、通常駆動期間には書き込み周波数が120Hzとなるのに対して、休止駆動期間には書き込み周波数は60Hzとなる。従って、休止駆動中のデータ書き込み期間TWの長さは、通常駆動中の2フレーム期間に相当する長さとなる。それ故、休止駆動中の消灯期間は、通常駆動中の消灯期間よりも長くなる。すなわち、休止駆動中には、アノード初期化期間が通常駆動中よりも長くなる。換言すれば、休止駆動期間におけるアノード初期化期間が従来よりも長くなる。その結果、休止駆動期間には、ローレベル電源電圧ELVSSの電圧値が通常駆動期間よりも高い値に設定されていても、黒表示が行われる画素において図12で符号84を付した部分に示すように消灯期間82中に第3ノードN3の電圧V(N3)が充分に低下する。それ故、図12で符号85を付した部分に示すように、発光期間83の終了時点においても第3ノードN3の電圧V(N3)は有機EL素子21の発光閾値電圧Ve以下で維持される。従って、黒浮きは発生しない。
以下、上記実施形態の変形例を説明する。
上記実施形態によれば、データ書き込み期間TWが通常駆動中よりも休止駆動中の方が長くなる。図4に示す構成の画素回路20が採用されている場合(駆動トランジスタT4がP型トランジスタである場合)には黒色に対応するデータ電圧は比較的高い電圧とされ白色に対応するデータ電圧は比較的低い電圧とされるところ、データ電圧の書き込みを行う期間が長くなると、黒色に対応するデータ電圧を本来よりも低い電圧に設定することが可能となる。黒色に対応するデータ電圧を本来よりも低い電圧に設定した場合、データ電圧の書き込み時に閾値電圧補償トランジスタT2の制御端子に印加するハイレベル電圧(第1走査信号のハイレベル電圧)を本来よりも低い電圧に設定することができる。
DVDD=6.5V
DVSS=-8.0V
DVDD=6.0V
DVSS=-8.0V
((14.52-14.02)/14.52)×100=6.78 ・・・(3)
上記実施形態においては、黒浮きの発生を防止するために、書き込み周波数が休止駆動期間には通常駆動期間よりも低くされていた。しかしながら、通常駆動期間と休止駆動期間とで書き込み周波数を同じにすることもできる。これについて、以下に説明する。
上記実施形態(変形例を含む)では有機EL表示装置を例に挙げて説明したが、これには限定されず、無機EL表示装置、QLED表示装置などにも本発明を適用することができる。
20…画素回路
21…有機EL素子
72…ローレベル電源電圧出力部
200…表示部
N1~N3…第1~第3ノード
T1…第1初期化トランジスタ
T2…閾値電圧補償トランジスタ
T3…書き込み制御トランジスタ
T4…駆動トランジスタ
T5…電源供給制御トランジスタ
T6…発光制御トランジスタ
T7…第2初期化トランジスタ
ELVDD…ハイレベル電源電圧
ELVSS…ローレベル電源電圧
Vini…初期化電圧
TP…休止期間
TW…データ書き込み期間
RF…リフレッシュフレーム
PF…休止フレーム
Claims (11)
- データ電圧を伝達する複数のデータ信号線と、前記複数のデータ信号線に交差する複数の走査信号線と、前記複数のデータ信号線に交差する複数の発光制御線と、電流によって駆動される表示素子を含みハイレベル電源電圧とローレベル電源電圧とが与えられる複数の画素回路とを備えた表示装置の駆動方法であって、
各画素回路は、
第1端子と、前記ローレベル電源電圧が与えられる第2端子とを有する前記表示素子と、
制御端子と第1導通端子と第2導通端子とを有し、前記表示素子と直列に設けられた駆動トランジスタと、
一端が前記駆動トランジスタの制御端子に接続されたキャパシタと、
前記複数の発光制御線の1つに接続された制御端子と、前記駆動トランジスタの第2導通端子に接続された第1導通端子と、前記表示素子の第1端子に接続された第2導通端子とを有する発光制御トランジスタと、
前記複数の走査信号線の1つに接続された制御端子と、前記駆動トランジスタの制御端子に接続された第1導通端子と、初期化電圧が与えられる第2導通端子とを有する第1初期化トランジスタと、
前記複数の走査信号線の1つに接続された制御端子と、前記表示素子の第1端子に接続された第1導通端子と、前記初期化電圧が与えられる第2導通端子とを有する第2初期化トランジスタと
を含み、
前記駆動方法は、
各画素回路に含まれる前記キャパシタへの前記データ電圧の書き込みが1フレーム期間毎に行われるよう前記複数のデータ信号線と前記複数の走査信号線と前記複数の発光制御線とを駆動する通常駆動ステップと、
各画素回路に含まれる前記キャパシタへの前記データ電圧の書き込みが行われるデータ書き込み期間と各画素回路に含まれる前記キャパシタへの前記データ電圧の書き込みが行われない休止期間とが交互に現れるよう前記複数のデータ信号線と前記複数の走査信号線と前記複数の発光制御線とを駆動する休止駆動ステップと、
前記通常駆動ステップが行われる通常駆動期間から前記休止駆動ステップが行われる休止駆動期間に切り替わる際に前記ローレベル電源電圧の電圧値を上昇させるローレベル電源電圧上昇ステップと、
前記休止駆動期間から前記通常駆動期間に切り替わる際に前記ローレベル電源電圧の電圧値を低下させるローレベル電源電圧低下ステップと
を含み、
各画素回路に含まれる前記キャパシタへの前記データ電圧の書き込みが行われる際には、前記表示素子の第1端子の電圧を初期化するために前記第2初期化トランジスタをオン状態で維持する第1端子初期化期間が設けられ、
前記休止駆動期間における前記第1端子初期化期間は、前記通常駆動期間における前記第1端子初期化期間よりも長いことを特徴とする、駆動方法。 - 前記休止駆動期間に各画素回路に含まれる前記キャパシタへの前記データ電圧の書き込みを行う際の書き込み周波数は、前記通常駆動期間に各画素回路に含まれる前記キャパシタへの前記データ電圧の書き込みを行う際の書き込み周波数よりも低いことを特徴とする、請求項1に記載の駆動方法。
- 前記休止駆動期間における前記データ書き込み期間は、前記通常駆動期間における前記データ書き込み期間の2倍の長さであることを特徴とする、請求項2に記載の駆動方法。
- 前記通常駆動期間に各画素回路に含まれる前記キャパシタへの前記データ電圧の書き込みが行われる際の書き込み周波数と前記休止駆動期間に各画素回路に含まれる前記キャパシタへの前記データ電圧の書き込みが行われる際の書き込み周波数とは同じであって、
前記休止駆動ステップでは、前記休止駆動期間における前記第1端子初期化期間と前記通常駆動期間における前記第1端子初期化期間との差である初期化延長期間を前記通常駆動期間における1フレーム期間に加えた長さの前記データ書き込み期間と、前記通常駆動期間における1フレーム期間から前記初期化延長期間を減じた長さの期間とNを整数として前記通常駆動期間におけるNフレーム期間に相当する長さの期間とからなる前記休止期間とが交互に現れることを特徴とする、請求項1に記載の駆動方法。 - 前記初期化電圧の電圧値と前記ローレベル電源電圧の電圧値とは等しい値に設定されていることを特徴とする、請求項1から4までのいずれか1項に記載の駆動方法。
- 前記表示装置は、前記複数のデータ信号線と前記複数の走査信号線と前記複数の発光制御線とを駆動する画素駆動部を備え、
黒色に対応する前記データ電圧の電圧値は、白色に対応する前記データ電圧の電圧値よりも高い値に設定され、かつ、前記休止駆動期間には前記通常駆動期間よりも低い値に設定され、
前記画素駆動部の動作用の電源電圧として、前記画素駆動部にはハイレベルの第1電源電圧とローレベルの第2電源電圧とが与えられ、
前記第1電源電圧の電圧値は、前記休止駆動期間には前記通常駆動期間よりも低い値に設定されることを特徴とする、請求項1から5までのいずれか1項に記載の駆動方法。 - 前記第1端子初期化期間は、前記発光制御トランジスタをオフ状態で維持する消灯期間の一部の期間であることを特徴とする、請求項1から6までのいずれか1項に記載の駆動方法。
- 電流によって駆動される表示素子を含みハイレベル電源電圧とローレベル電源電圧とが与えられる複数の画素回路を備えた表示装置であって、
データ電圧を伝達する複数のデータ信号線と、
前記複数のデータ信号線に交差する複数の走査信号線と、
前記複数のデータ信号線に交差する複数の発光制御線と、
前記複数のデータ信号線と前記複数の走査信号線と前記複数の発光制御線とを駆動する画素駆動部と、
前記ローレベル電源電圧を出力するローレベル電源電圧出力部と
を備え、
各画素回路は、
第1端子と、前記ローレベル電源電圧が与えられる第2端子とを有する前記表示素子と、
制御端子と第1導通端子と第2導通端子とを有し、前記表示素子と直列に設けられた駆動トランジスタと、
一端が前記駆動トランジスタの制御端子に接続されたキャパシタと、
前記複数の発光制御線の1つに接続された制御端子と、前記駆動トランジスタの第2導通端子に接続された第1導通端子と、前記表示素子の第1端子に接続された第2導通端子とを有する発光制御トランジスタと、
前記複数の走査信号線の1つに接続された制御端子と、前記駆動トランジスタの制御端子に接続された第1導通端子と、初期化電圧が与えられる第2導通端子とを有する第1初期化トランジスタと、
前記複数の走査信号線の1つに接続された制御端子と、前記表示素子の第1端子に接続された第1導通端子と、前記初期化電圧が与えられる第2導通端子とを有する第2初期化トランジスタと
を含み、
前記画素駆動部は、
通常駆動期間には、各画素回路に含まれる前記キャパシタへの前記データ電圧の書き込みが1フレーム期間毎に行われるよう、前記複数のデータ信号線と前記複数の走査信号線と前記複数の発光制御線とを駆動し、
休止駆動期間には、各画素回路に含まれる前記キャパシタへの前記データ電圧の書き込みが行われるデータ書き込み期間と各画素回路に含まれる前記キャパシタへの前記データ電圧の書き込みが行われない休止期間とが交互に現れるよう、前記複数のデータ信号線と前記複数の走査信号線と前記複数の発光制御線とを駆動し、
前記ローレベル電源電圧出力部は、前記休止駆動期間には前記通常駆動期間よりも高い電圧値の前記ローレベル電源電圧を出力し、
各画素回路に含まれる前記キャパシタへの前記データ電圧の書き込みが行われる際には、前記表示素子の第1端子の電圧を初期化するために前記第2初期化トランジスタをオン状態で維持する第1端子初期化期間が設けられ、
前記休止駆動期間における前記第1端子初期化期間は、前記通常駆動期間における前記第1端子初期化期間よりも長いことを特徴とする、表示装置。 - 各画素回路は、
前記複数の走査信号線の1つに接続された制御端子と、前記複数のデータ信号線の1つに接続された第1導通端子と、前記駆動トランジスタの第1導通端子に接続された第2導通端子とを有する書き込み制御トランジスタと、
前記複数の走査信号線の1つに接続された制御端子と、前記駆動トランジスタの第2導通端子に接続された第1導通端子と、前記駆動トランジスタの制御端子に接続された第2導通端子とを有する閾値電圧補償トランジスタと、
前記複数の発光制御線の1つに接続された制御端子と、前記ハイレベル電源電圧が与えられる第1導通端子と、前記駆動トランジスタの第1導通端子に接続された第2導通端子とを有する電源供給制御トランジスタと
を更に含むことを特徴とする、請求項8に記載の表示装置。 - 前記第1初期化トランジスタと前記第2初期化トランジスタと前記閾値電圧補償トランジスタとは、酸化物半導体によりチャネル層が形成された薄膜トランジスタであって、
前記駆動トランジスタと前記発光制御トランジスタと前記書き込み制御トランジスタと前記電源供給制御トランジスタとは、低温ポリシリコンによりチャネル層が形成された薄膜トランジスタであって、
前記複数の走査信号線は、複数の第1走査信号線と複数の第2走査信号線とからなり、
前記閾値電圧補償トランジスタの制御端子は、前記複数の第1走査信号線の1つに接続され、
前記書き込み制御トランジスタの制御端子は、前記複数の第2走査信号線の1つに接続され、
前記第1初期化トランジスタの制御端子は、前記複数の第1走査信号線の1つに接続され、
前記第2初期化トランジスタの制御端子は、前記複数の第1走査信号線の1つに接続されていることを特徴とする、請求項9に記載の表示装置。 - 前記初期化電圧の電圧値と前記ローレベル電源電圧の電圧値とは等しい値に設定され、
前記ローレベル電源電圧出力部から出力された前記ローレベル電源電圧が前記初期化電圧として前記第2初期化トランジスタの第2導通端子に与えられることを特徴とする、請求項8から10までのいずれか1項に記載の表示装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2020/017143 WO2021214855A1 (ja) | 2020-04-21 | 2020-04-21 | 表示装置およびその駆動方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JPWO2021214855A1 JPWO2021214855A1 (ja) | 2021-10-28 |
JPWO2021214855A5 JPWO2021214855A5 (ja) | 2022-11-22 |
JP7269439B2 true JP7269439B2 (ja) | 2023-05-08 |
Family
ID=78270409
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022516503A Active JP7269439B2 (ja) | 2020-04-21 | 2020-04-21 | 表示装置およびその駆動方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP7269439B2 (ja) |
WO (1) | WO2021214855A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023157110A1 (ja) * | 2022-02-16 | 2023-08-24 | シャープディスプレイテクノロジー株式会社 | 表示装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011081336A (ja) | 2009-10-09 | 2011-04-21 | Samsung Mobile Display Co Ltd | 有機電界発光表示装置及びその駆動方法 |
JP2012058443A (ja) | 2010-09-08 | 2012-03-22 | Hitachi Displays Ltd | 画像表示装置およびその駆動方法 |
WO2019058538A1 (ja) | 2017-09-25 | 2019-03-28 | シャープ株式会社 | 表示装置およびその駆動方法 |
US20190340977A1 (en) | 2018-05-03 | 2019-11-07 | Samsung Display Co., Ltd. | Display apparatus and method of driving display panel using the same |
-
2020
- 2020-04-21 JP JP2022516503A patent/JP7269439B2/ja active Active
- 2020-04-21 WO PCT/JP2020/017143 patent/WO2021214855A1/ja active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011081336A (ja) | 2009-10-09 | 2011-04-21 | Samsung Mobile Display Co Ltd | 有機電界発光表示装置及びその駆動方法 |
JP2012058443A (ja) | 2010-09-08 | 2012-03-22 | Hitachi Displays Ltd | 画像表示装置およびその駆動方法 |
WO2019058538A1 (ja) | 2017-09-25 | 2019-03-28 | シャープ株式会社 | 表示装置およびその駆動方法 |
US20190340977A1 (en) | 2018-05-03 | 2019-11-07 | Samsung Display Co., Ltd. | Display apparatus and method of driving display panel using the same |
Also Published As
Publication number | Publication date |
---|---|
JPWO2021214855A1 (ja) | 2021-10-28 |
WO2021214855A1 (ja) | 2021-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100605347B1 (ko) | 전기 광학 장치, 전기 광학 장치의 구동 방법 및 전자 기기 | |
US10339866B2 (en) | Display device and driving method therefor | |
US9754535B2 (en) | Display device and method for driving display device | |
US9959801B2 (en) | Display device and method for driving same with light-emission enable signal switching unit | |
US8933865B2 (en) | Display device and drive method therefor | |
US11380246B2 (en) | Electroluminescent display device having pixel driving | |
JP4628447B2 (ja) | 半導体装置 | |
KR20100064940A (ko) | 표시 장치 및 그 구동 방법 | |
JP2015025978A (ja) | 駆動回路、表示装置、及び駆動方法 | |
CN113053281A (zh) | 像素驱动电路以及包括像素驱动电路的电致发光显示装置 | |
US20110292007A1 (en) | Shift register, display device provided with same, and method of driving shift register | |
JP6827076B2 (ja) | ゲートドライバ、有機発光表示装置およびその駆動方法 | |
CN115116392A (zh) | 发光显示设备及其驱动方法 | |
JP2005099772A (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
JP2010008522A (ja) | 表示装置 | |
JP7269439B2 (ja) | 表示装置およびその駆動方法 | |
JP3966270B2 (ja) | 画素回路の駆動方法、電気光学装置及び電子機器 | |
US9361826B2 (en) | Display device and drive method therefor | |
JP2009048212A (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
KR101960054B1 (ko) | 유기발광소자표시장치 및 그 구동방법 | |
KR102629152B1 (ko) | 액정표시장치 및 그 구동방법 | |
JP4628688B2 (ja) | 表示装置およびその駆動回路 | |
JP7357165B2 (ja) | 表示装置 | |
JP2023183652A (ja) | 表示装置の制御方法、及び表示装置 | |
KR20190135786A (ko) | 표시 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220906 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220906 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230404 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230421 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7269439 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |