JP2012058443A - 画像表示装置およびその駆動方法 - Google Patents
画像表示装置およびその駆動方法 Download PDFInfo
- Publication number
- JP2012058443A JP2012058443A JP2010200801A JP2010200801A JP2012058443A JP 2012058443 A JP2012058443 A JP 2012058443A JP 2010200801 A JP2010200801 A JP 2010200801A JP 2010200801 A JP2010200801 A JP 2010200801A JP 2012058443 A JP2012058443 A JP 2012058443A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- effect transistor
- field effect
- power supply
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【課題】ディスプレイの高画質化と低消費電力化を同時に図ることが可能な画像表示装置を提供する。
【解決手段】個々に発光素子を有しマトリクス状に配列された画素と、映像信号電圧発生手段と、前記映像信号電圧発生手段で生成された映像信号電圧を前記画素に入力する信号線と、前記発光素子に発光電力を供給する電源線と、前記電源線に接続される電源回路とを有し、前記各画素は、前記映像信号電圧に基づいて前記発光素子の発光を制御するための電界効果トランジスタを有し、前記電界効果トランジスタの一端は、前記発光素子に接続され、前記電界効果トランジスタの他端は、前記電源線に接続されており、高電圧出力モード時と低電圧出力モード時に前記電源回路から前記電源線に対して出力する電圧を切り替え、高電圧出力モード時に前記電界効果トランジスタを飽和領域で駆動させ、低電圧出力モード時に前記電界効果トランジスタを非飽和領域で駆動させる。
【選択図】図１
【解決手段】個々に発光素子を有しマトリクス状に配列された画素と、映像信号電圧発生手段と、前記映像信号電圧発生手段で生成された映像信号電圧を前記画素に入力する信号線と、前記発光素子に発光電力を供給する電源線と、前記電源線に接続される電源回路とを有し、前記各画素は、前記映像信号電圧に基づいて前記発光素子の発光を制御するための電界効果トランジスタを有し、前記電界効果トランジスタの一端は、前記発光素子に接続され、前記電界効果トランジスタの他端は、前記電源線に接続されており、高電圧出力モード時と低電圧出力モード時に前記電源回路から前記電源線に対して出力する電圧を切り替え、高電圧出力モード時に前記電界効果トランジスタを飽和領域で駆動させ、低電圧出力モード時に前記電界効果トランジスタを非飽和領域で駆動させる。
【選択図】図１
Description
本発明は、画像表示装置およびその駆動方法に係わり、特に、低消費電力と高画質な表示が可能となる画像表示装置およびその駆動方法に関する。
以下、図１１及び図１２を用いて従来の技術に関して説明する。始めに、図１１に示す画素回路を用いた従来技術について説明する。
図１１は、従来の有機ＥＬ（Electro Luminescence）ディスプレイの一例の画素回路を示す回路図である。
図１１に示す画素回路において、各画素は、有機ＥＬ素子２０１を有し、有機ＥＬ素子２０１のアノードは駆動ＴＦＴ（Thin Film -Transistor）２０２を介して、Ｖｏｌｅｄの電圧が供給されている電源線２０５に接続される。
駆動ＴＦＴ２０２のゲート・ソース間には信号保持容量２０３が接続され、駆動ＴＦＴ２０２のゲートは書込みスイッチ素子２０４を介して信号線２０６に接続される。書込みスイッチ素子２０４を構成する薄膜トランジスタのゲートは書込み走査線２０７に接続され、書込みスイッチ素子２０４は書込み走査線２０７によって順次走査される。また、有機ＥＬ素子２０１のカソードには所定の電圧が印加される。
このような従来の画素回路では、以下の２通りの駆動方法が知られている。
図１１は、従来の有機ＥＬ（Electro Luminescence）ディスプレイの一例の画素回路を示す回路図である。
図１１に示す画素回路において、各画素は、有機ＥＬ素子２０１を有し、有機ＥＬ素子２０１のアノードは駆動ＴＦＴ（Thin Film -Transistor）２０２を介して、Ｖｏｌｅｄの電圧が供給されている電源線２０５に接続される。
駆動ＴＦＴ２０２のゲート・ソース間には信号保持容量２０３が接続され、駆動ＴＦＴ２０２のゲートは書込みスイッチ素子２０４を介して信号線２０６に接続される。書込みスイッチ素子２０４を構成する薄膜トランジスタのゲートは書込み走査線２０７に接続され、書込みスイッチ素子２０４は書込み走査線２０７によって順次走査される。また、有機ＥＬ素子２０１のカソードには所定の電圧が印加される。
このような従来の画素回路では、以下の２通りの駆動方法が知られている。
第１の駆動方法は、書込みスイッチ素子２０４を介して信号線２０６から信号保持容量２０３に信号電圧を書き込むことにより、駆動ＴＦＴ２０２のゲート・ソース間電圧を制御して有機ＥＬ素子２０１の発光輝度をアナログ的に制御する方式である。
この駆動方法では、有機ＥＬ素子２０１の駆動電圧は画素の劣化とともに上昇するので、駆動電流が有機ＥＬ素子２０１の駆動電圧に依存しないように、駆動ＴＦＴ２０２を飽和領域で動作させる。この手法によれば、有機ＥＬ素子２０１の発光輝度を多階調かつ高精度に制御することが可能であるという利点がある。このような第１の駆動方法は、例えば、下記特許文献１等に詳しく記載されている。
また、第２の駆動方法は、書込みスイッチ素子２０４を介して信号線２０６から信号保持容量２０３に信号電圧を書き込むことにより、駆動ＴＦＴ２０２のゲート・ソース間電圧を制御して有機ＥＬ素子２０１の発光輝度をデジタル的に制御する方式である。
この駆動方法では、駆動ＴＦＴ２０２を非飽和領域（線形領域とも言う）で動作させることによって、駆動ＴＦＴ２０２の閾値電圧やキャリア移動度特性等の特性ばらつきが有機ＥＬ素子２０１の駆動電流に影響しないようにすることが可能である。この手法によれば有機ＥＬ素子２０１の発光輝度を駆動ＴＦＴ２０２の特性ばらつきの影響なく制御することが可能であるという利点がある。このような第２の駆動方法は、例えば、下記特許文献２等に詳しく記載されている。
この駆動方法では、有機ＥＬ素子２０１の駆動電圧は画素の劣化とともに上昇するので、駆動電流が有機ＥＬ素子２０１の駆動電圧に依存しないように、駆動ＴＦＴ２０２を飽和領域で動作させる。この手法によれば、有機ＥＬ素子２０１の発光輝度を多階調かつ高精度に制御することが可能であるという利点がある。このような第１の駆動方法は、例えば、下記特許文献１等に詳しく記載されている。
また、第２の駆動方法は、書込みスイッチ素子２０４を介して信号線２０６から信号保持容量２０３に信号電圧を書き込むことにより、駆動ＴＦＴ２０２のゲート・ソース間電圧を制御して有機ＥＬ素子２０１の発光輝度をデジタル的に制御する方式である。
この駆動方法では、駆動ＴＦＴ２０２を非飽和領域（線形領域とも言う）で動作させることによって、駆動ＴＦＴ２０２の閾値電圧やキャリア移動度特性等の特性ばらつきが有機ＥＬ素子２０１の駆動電流に影響しないようにすることが可能である。この手法によれば有機ＥＬ素子２０１の発光輝度を駆動ＴＦＴ２０２の特性ばらつきの影響なく制御することが可能であるという利点がある。このような第２の駆動方法は、例えば、下記特許文献２等に詳しく記載されている。
次に、図１２に示す画素回路を用いた従来技術について説明する。
図１２は、従来の有機ＥＬ（Electro Luminescence）ディスプレイの他の例の画素回路を示す回路図である。
図１２に示す画素回路において、各画素は、有機ＥＬ素子１０１を有し、有機ＥＬ素子１０１のアノードは発光制御スイッチ素子１１０と、ｐ型ＭＯＳトランジスタ（以下、ｐＭＯＳ）である駆動ＴＦＴ（Thin Film-Transistor）１０２を介して、Ｖｏｌｅｄの電圧が供給されている電源線１０５に接続される。
駆動ＴＦＴ１０２のゲート・ドレイン間にはリセットスイッチ素子１０９が接続され、駆動ＴＦＴ１０２のゲートは書込み容量１０８と書込みスイッチ素子１０４を介して信号線１０６に接続される。また、駆動ＴＦＴ１０２のゲートは信号保持容量１０３を介して電源線１０５に接続される。書込みスイッチ素子１０４は書込み走査線１０７によって順次走査され、また、有機ＥＬ素子２０１のカソードには所定の電圧が印加される。さらに、リセットスイッチ素子１０９を構成する薄膜トランジスタのゲートはリセット走査線１１１に接続され、発光制御スイッチ素子１１０を構成する薄膜トランジスタのゲートは発光制御線１１２に接続される。
このような従来の画素回路では、以下の駆動方法（第３の駆動方法）で駆動される。
図１２は、従来の有機ＥＬ（Electro Luminescence）ディスプレイの他の例の画素回路を示す回路図である。
図１２に示す画素回路において、各画素は、有機ＥＬ素子１０１を有し、有機ＥＬ素子１０１のアノードは発光制御スイッチ素子１１０と、ｐ型ＭＯＳトランジスタ（以下、ｐＭＯＳ）である駆動ＴＦＴ（Thin Film-Transistor）１０２を介して、Ｖｏｌｅｄの電圧が供給されている電源線１０５に接続される。
駆動ＴＦＴ１０２のゲート・ドレイン間にはリセットスイッチ素子１０９が接続され、駆動ＴＦＴ１０２のゲートは書込み容量１０８と書込みスイッチ素子１０４を介して信号線１０６に接続される。また、駆動ＴＦＴ１０２のゲートは信号保持容量１０３を介して電源線１０５に接続される。書込みスイッチ素子１０４は書込み走査線１０７によって順次走査され、また、有機ＥＬ素子２０１のカソードには所定の電圧が印加される。さらに、リセットスイッチ素子１０９を構成する薄膜トランジスタのゲートはリセット走査線１１１に接続され、発光制御スイッチ素子１１０を構成する薄膜トランジスタのゲートは発光制御線１１２に接続される。
このような従来の画素回路では、以下の駆動方法（第３の駆動方法）で駆動される。
始めに、リセットスイッチ素子１０９、発光制御スイッチ素子１１０をオンすることにより、信号保持容量１０３の両端に高電圧を印加する。この後、書込みスイッチ素子１０４をオンして、信号線１０６から所定の電圧を書込み容量１０８に入力し、発光制御スイッチ素子１１０をオフすると、信号保持容量１０３の両端には駆動ＴＦＴ１０２のしきい値電圧が書込まれる。
次に、信号線１０６に信号電圧を印加すると、信号電圧は書込み容量１０８と信号保持容量１０３に分圧されて、信号保持容量１０３に追加書込みされる。これにより信号保持容量１０３は駆動ＴＦＴ１０２のしきい値電圧と、分圧された信号電圧の和とを記憶するため、駆動ＴＦＴ１０２はしきい値電圧のばらつきに影響されること無く、有機ＥＬ素子１０１を発光させることができる。
特に、多結晶Ｓｉ−ＴＦＴはしきい値電圧のばらつきが大きいため、この第３の駆動方法によれば、多結晶Ｓｉ−ＴＦＴを用いても駆動ＴＦＴ１０２のしきい値電圧のばらつきに影響されることのない、高画質の有機ＥＬ（Electro Luminescence）ディスプレイを実現することができる。なお、このとき、駆動電流が有機ＥＬ素子１０１の駆動電圧に依存しないように、駆動ＴＦＴ１０２を飽和領域で動作させるのが一般的である。このような第３の駆動方法は、例えば、下記特許文献３等に詳しく記載されている。
次に、信号線１０６に信号電圧を印加すると、信号電圧は書込み容量１０８と信号保持容量１０３に分圧されて、信号保持容量１０３に追加書込みされる。これにより信号保持容量１０３は駆動ＴＦＴ１０２のしきい値電圧と、分圧された信号電圧の和とを記憶するため、駆動ＴＦＴ１０２はしきい値電圧のばらつきに影響されること無く、有機ＥＬ素子１０１を発光させることができる。
特に、多結晶Ｓｉ−ＴＦＴはしきい値電圧のばらつきが大きいため、この第３の駆動方法によれば、多結晶Ｓｉ−ＴＦＴを用いても駆動ＴＦＴ１０２のしきい値電圧のばらつきに影響されることのない、高画質の有機ＥＬ（Electro Luminescence）ディスプレイを実現することができる。なお、このとき、駆動電流が有機ＥＬ素子１０１の駆動電圧に依存しないように、駆動ＴＦＴ１０２を飽和領域で動作させるのが一般的である。このような第３の駆動方法は、例えば、下記特許文献３等に詳しく記載されている。
前述の第１および第３の駆動方法では、駆動ＴＦＴを、飽和領域で定電流源として動作させる。このとき電界効果トランジスタを飽和領域で動作させるためには、トランジスタの（ソース・ドレイン間に印加する電圧）を（ソース・ゲート間電圧−閾値電圧）よりも大きくする必要があるため、これらの従来例では駆動ＴＦＴで消費される電力が大きくなるという問題があった。例えば、信号電圧振幅は５Ｖ程度が標準であり、閾値電圧はｐＭＯＳでは負電圧が一般であるため、ソース・ドレイン間には最低でも５Ｖの電圧が必要となってしまう。すると有機ＥＬ自体は５Ｖ以下で発光が可能であるにも関わらず、電源線・カソード間の電圧は１０Ｖが必要になってしまい、全体の消費電力の半分以上が駆動ＴＦＴで熱として消費されていた。
これに対して、前述の第２の駆動方法では、駆動ＴＦＴを非飽和領域（線形領域）で動作させる。従って駆動ＴＦＴが消費する電力は極めて少なくなるが、有機ＥＬ素子は劣化すると駆動電圧が大きくなり易いために、駆動電流が有機ＥＬ素子の駆動電圧によって変調されることなり、焼付き等が目立ち易くなるという問題がある。
そこで、前述のトレードオフを解消し、低消費電力で、かつ焼付き等の画質劣化のない高画質表示が可能な画像表示装置が要望されていた。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、ディスプレイの高画質化と低消費電力化を同時に図ることが可能な画像表示装置およびその駆動方法を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
これに対して、前述の第２の駆動方法では、駆動ＴＦＴを非飽和領域（線形領域）で動作させる。従って駆動ＴＦＴが消費する電力は極めて少なくなるが、有機ＥＬ素子は劣化すると駆動電圧が大きくなり易いために、駆動電流が有機ＥＬ素子の駆動電圧によって変調されることなり、焼付き等が目立ち易くなるという問題がある。
そこで、前述のトレードオフを解消し、低消費電力で、かつ焼付き等の画質劣化のない高画質表示が可能な画像表示装置が要望されていた。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、ディスプレイの高画質化と低消費電力化を同時に図ることが可能な画像表示装置およびその駆動方法を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
（１）個々に発光素子を有しマトリクス状に配列された画素と、映像信号電圧発生手段と、前記映像信号電圧発生手段で生成された映像信号電圧を前記画素に入力する信号線と、前記発光素子に発光電力を供給する電源線と、前記電源線に接続される電源回路とを有する画像表示装置であって、前記各画素は、前記映像信号電圧に基づいて、前記発光素子の発光を制御する電界効果トランジスタを有し、前記電界効果トランジスタの一端は、前記発光素子に接続され、前記電界効果トランジスタの他端は、前記電源線に接続され、
前記電源回路は、高電圧出力モード時に前記電界効果トランジスタを飽和領域で駆動させる高電圧を、低電圧出力モード時に前記電界効果トランジスタを非飽和領域で駆動させる低電圧を、前記電源線に対して出力する電源電圧切り替え回路を有する。
（２）（１）において、前記映像信号電圧発生手段は、前記高電圧出力モード時に低電圧振幅モードの映像信号電圧を、前記低電圧出力モード時に高電圧振幅モードの映像信号電圧を生成する。
（１）個々に発光素子を有しマトリクス状に配列された画素と、映像信号電圧発生手段と、前記映像信号電圧発生手段で生成された映像信号電圧を前記画素に入力する信号線と、前記発光素子に発光電力を供給する電源線と、前記電源線に接続される電源回路とを有する画像表示装置であって、前記各画素は、前記映像信号電圧に基づいて、前記発光素子の発光を制御する電界効果トランジスタを有し、前記電界効果トランジスタの一端は、前記発光素子に接続され、前記電界効果トランジスタの他端は、前記電源線に接続され、
前記電源回路は、高電圧出力モード時に前記電界効果トランジスタを飽和領域で駆動させる高電圧を、低電圧出力モード時に前記電界効果トランジスタを非飽和領域で駆動させる低電圧を、前記電源線に対して出力する電源電圧切り替え回路を有する。
（２）（１）において、前記映像信号電圧発生手段は、前記高電圧出力モード時に低電圧振幅モードの映像信号電圧を、前記低電圧出力モード時に高電圧振幅モードの映像信号電圧を生成する。
（３）前記電界効果トランジスタは、前記各画素毎に、第１および第２の２つの電界効果トランジスタで構成され、前記第１の電界効果トランジスタのチャネル幅／チャネル長をＷ１／Ｌ１、前記第２の電界効果トランジスタのチャネル幅／チャネル長をＷ２／Ｌ２とするとき、（Ｗ１／Ｌ１）＜（Ｗ２／Ｌ２）であり、前記高電圧出力モード時に、前記第１の電界効果トランジスタが、前記発光素子の発光を制御し、前記低電圧出力モード時に、前記第２の電界効果トランジスタが、前記発光素子の発光を制御する。
（４）（３）において、前記第１の電界効果トランジスタと、前記第２の電界効果トランジスタの切り替えは、前記各画素に設けられたスイッチ素子で行う。
（５）（３）において、前記電源線は、第１の電源線と第２の電源線で構成され、前記第１の電界効果トランジスタの他端は、前記第１の電源線に接続され、前記第２の電界効果トランジスタの他端は、前記第２の電源線に接続され、前記第１の電界効果トランジスタと、前記第２の電界効果トランジスタの切り替えは、前記第１の電源線と第２の電源線とに供給する電圧によって制御される。
（６）（１）において、前記発光素子の発光時に、前記各画素に、参照電圧を入力する参照電圧線と、前記参照電圧線に接続される参照電圧回路とを有し、前記参照電圧回路は、前記高電圧出力モード時と前記低電圧出力モード時とで、前記参照電圧の電圧波形モードを切り替える参照電圧切り替え回路を有する。
（４）（３）において、前記第１の電界効果トランジスタと、前記第２の電界効果トランジスタの切り替えは、前記各画素に設けられたスイッチ素子で行う。
（５）（３）において、前記電源線は、第１の電源線と第２の電源線で構成され、前記第１の電界効果トランジスタの他端は、前記第１の電源線に接続され、前記第２の電界効果トランジスタの他端は、前記第２の電源線に接続され、前記第１の電界効果トランジスタと、前記第２の電界効果トランジスタの切り替えは、前記第１の電源線と第２の電源線とに供給する電圧によって制御される。
（６）（１）において、前記発光素子の発光時に、前記各画素に、参照電圧を入力する参照電圧線と、前記参照電圧線に接続される参照電圧回路とを有し、前記参照電圧回路は、前記高電圧出力モード時と前記低電圧出力モード時とで、前記参照電圧の電圧波形モードを切り替える参照電圧切り替え回路を有する。
（７）（１）ないし（６）の何れかにおいて、操作命令に従って映像情報を信号処理して映像信号を生成する映像信号生成手段を有し、前記映像信号電圧発生手段は、前記映像信号生成手段から入力される前記映像信号に基づき、前記映像信号電圧を生成する。
（８）個々に発光素子を有しマトリクス状に配列された画素と、映像信号電圧発生手段と、前記映像信号電圧発生手段で生成された映像信号電圧を前記画素に入力する信号線と、前記発光素子に発光電力を供給する電源線と、前記電源線に接続される電源回路とを有し、前記各画素は、前記映像信号電圧に基づいて前記発光素子の発光を制御するための電界効果トランジスタを有し、前記電界効果トランジスタの一端は、前記発光素子に接続され、前記電界効果トランジスタの他端は、前記電源線に接続されている画像表示装置における駆動方法であって、高電圧出力モード時と低電圧出力モード時に前記電源回路から前記電源線に対して出力する電圧を切り替え、高電圧出力モード時に前記電界効果トランジスタを飽和領域で駆動させ、低電圧出力モード時に前記電界効果トランジスタを非飽和領域で駆動させる。
（８）個々に発光素子を有しマトリクス状に配列された画素と、映像信号電圧発生手段と、前記映像信号電圧発生手段で生成された映像信号電圧を前記画素に入力する信号線と、前記発光素子に発光電力を供給する電源線と、前記電源線に接続される電源回路とを有し、前記各画素は、前記映像信号電圧に基づいて前記発光素子の発光を制御するための電界効果トランジスタを有し、前記電界効果トランジスタの一端は、前記発光素子に接続され、前記電界効果トランジスタの他端は、前記電源線に接続されている画像表示装置における駆動方法であって、高電圧出力モード時と低電圧出力モード時に前記電源回路から前記電源線に対して出力する電圧を切り替え、高電圧出力モード時に前記電界効果トランジスタを飽和領域で駆動させ、低電圧出力モード時に前記電界効果トランジスタを非飽和領域で駆動させる。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
本発明によれば、特にディスプレイの高画質化と低消費電力化を同時に図ることができる。
本発明によれば、特にディスプレイの高画質化と低消費電力化を同時に図ることができる。
以下、図面を参照して本発明の実施例を詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。また、以下の実施例は、本発明の特許請求の範囲の解釈を限定するためのものではない。
［実施例１］
以下、図１〜図３を用いて、本発明の実施例１について、その構成および動作について以下順次説明する。始めに、本実施例１の有機ＥＬ（Electro Luminescence）ディスプレイの構成について説明する。
図１は、本実施例１の有機ＥＬディスプレイパネルの概略構成を示すブロック図である。図１では、図面の簡略化のために表示領域は、横方向２単位画素、縦方向３単位画素の画素配列のみを示しており、１単位画素はそれぞれ赤（Ｒ）、緑（Ｇ）、青（Ｂ）色の発光色を有する３個の画素１００から構成されている。
各画素１００には、水平方向に書込み走査線７、リセット走査線１１、発光制御線１２が接続されており、書込み走査線７、リセット走査線１１、発光制御線１２の一端は画素走査回路２１に接続されている。
また、各画素１００には、垂直方向に信号線６と電源線５が接続されており、信号線６は信号電圧生成回路２３に、電源線５はその両端で電源配線２６に接続されている。
なお、画素走査回路２１には、信号電圧生成回路２３から制御信号線２２が入力し、更にパネル外部より信号電圧生成回路２３には外部制御信号線２９が、電源配線２６には外部にて電源切替えスイッチ素子３１を介して高電圧電源回路３２と低電圧電源回路３３が入力している。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。また、以下の実施例は、本発明の特許請求の範囲の解釈を限定するためのものではない。
［実施例１］
以下、図１〜図３を用いて、本発明の実施例１について、その構成および動作について以下順次説明する。始めに、本実施例１の有機ＥＬ（Electro Luminescence）ディスプレイの構成について説明する。
図１は、本実施例１の有機ＥＬディスプレイパネルの概略構成を示すブロック図である。図１では、図面の簡略化のために表示領域は、横方向２単位画素、縦方向３単位画素の画素配列のみを示しており、１単位画素はそれぞれ赤（Ｒ）、緑（Ｇ）、青（Ｂ）色の発光色を有する３個の画素１００から構成されている。
各画素１００には、水平方向に書込み走査線７、リセット走査線１１、発光制御線１２が接続されており、書込み走査線７、リセット走査線１１、発光制御線１２の一端は画素走査回路２１に接続されている。
また、各画素１００には、垂直方向に信号線６と電源線５が接続されており、信号線６は信号電圧生成回路２３に、電源線５はその両端で電源配線２６に接続されている。
なお、画素走査回路２１には、信号電圧生成回路２３から制御信号線２２が入力し、更にパネル外部より信号電圧生成回路２３には外部制御信号線２９が、電源配線２６には外部にて電源切替えスイッチ素子３１を介して高電圧電源回路３２と低電圧電源回路３３が入力している。
また、後述する有機ＥＬ素子１のカソードが接地されている共通電極２７には、外部接地配線２８が入力する。これらの回路はガラス基板３０上に配置されており、特に信号電圧生成回路２３は半導体ＩＣチップの形で実装され、画素走査回路２１は画素１００と同様の多結晶Ｓｉ−ＴＦＴでガラス基板３０上に構成されている。
また信号電圧生成回路２３の内部には、低電圧振幅信号電圧出力回路２４と、高電圧振幅信号電圧出力回路２５が設けられており、これらは二者択一で動作して、低電圧振幅信号または高電圧振幅信号を信号線６に出力する。なお、実際には後述するように、電源切替えスイッチ素子３１によって高電圧電源回路３２が選択された際には信号電圧生成回路２３の内部では低電圧振幅信号電圧出力回路２４が選択され、低電圧電源回路３３が選択された際には信号電圧生成回路２３の内部では高電圧振幅信号電圧出力回路２５が選択される。
また信号電圧生成回路２３の内部には、低電圧振幅信号電圧出力回路２４と、高電圧振幅信号電圧出力回路２５が設けられており、これらは二者択一で動作して、低電圧振幅信号または高電圧振幅信号を信号線６に出力する。なお、実際には後述するように、電源切替えスイッチ素子３１によって高電圧電源回路３２が選択された際には信号電圧生成回路２３の内部では低電圧振幅信号電圧出力回路２４が選択され、低電圧電源回路３３が選択された際には信号電圧生成回路２３の内部では高電圧振幅信号電圧出力回路２５が選択される。
続いて、本実施例１の有機ＥＬディスプレイの画素回路について説明する。図２は、本実施例１の有機ＥＬディスプレイの画素回路を示す回路図である。
各画素１００は、有機ＥＬ素子１を有し、有機ＥＬ素子１のアノードは、発光制御スイッチ素子１０と、ｐＭＯＳである駆動ＴＦＴ（Thin Film-Transistor）２を介して、Ｖｏｌｅｄ１またはＶｏｌｅｄ２の電圧が供給される電源線５に接続されている。
駆動ＴＦＴ２のゲート・ドレイン間にはリセットスイッチ素子９が接続され、駆動ＴＦＴ２のゲートは書込み容量８と書込みスイッチ素子４を介して信号線６に接続される。また駆動ＴＦＴ２のゲートは信号保持容量３を介して電源線５に接続される。なお、書込みスイッチ素子４を構成する薄膜トランジスタのゲートは書込み走査線７に接続され、書込みスイッチ素子４は書込み走査線７によって順次走査される。また、リセットスイッチ素子９を構成する薄膜トランジスタのゲートはリセット走査線１１に接続され、発光制御スイッチ素子１０を構成する薄膜トランジスタのゲートは発光制御線１２に接続される。さらに、有機ＥＬ素子１のカソードは、共通電極２７に接続されている。
各画素１００は、有機ＥＬ素子１を有し、有機ＥＬ素子１のアノードは、発光制御スイッチ素子１０と、ｐＭＯＳである駆動ＴＦＴ（Thin Film-Transistor）２を介して、Ｖｏｌｅｄ１またはＶｏｌｅｄ２の電圧が供給される電源線５に接続されている。
駆動ＴＦＴ２のゲート・ドレイン間にはリセットスイッチ素子９が接続され、駆動ＴＦＴ２のゲートは書込み容量８と書込みスイッチ素子４を介して信号線６に接続される。また駆動ＴＦＴ２のゲートは信号保持容量３を介して電源線５に接続される。なお、書込みスイッチ素子４を構成する薄膜トランジスタのゲートは書込み走査線７に接続され、書込みスイッチ素子４は書込み走査線７によって順次走査される。また、リセットスイッチ素子９を構成する薄膜トランジスタのゲートはリセット走査線１１に接続され、発光制御スイッチ素子１０を構成する薄膜トランジスタのゲートは発光制御線１２に接続される。さらに、有機ＥＬ素子１のカソードは、共通電極２７に接続されている。
次に、本実施例１の動作について図３を用いて説明する。
図３は、本実施例１の有機ＥＬディスプレイパネルの画素動作タイミング図であり、注目する画素に信号電圧を書込む１水平期間を１Ｈとして、当該期間内の動作を示したものである。図３（ａ）は高電圧出力モード時、図３（ｂ）は低電圧出力モード時の波形であるが、後者では前者と同じ波形は省略している。
ＷＲＴは書込みスイッチ素子４の動作、ＲＥＳはリセットスイッチ素子９の動作、ＩＬＭは発光制御スイッチ素子１０の動作波形を示しており、下がスイッチ素子オン、上がスイッチ素子オフである。
ＳＩＧは信号線６に印加される電圧波形であり、ＳＩＧ１は高電圧出力モード時に低電圧振幅信号電圧出力回路２４から出力される低電圧振幅信号電圧Ｖｓｉｇ１の波形、ＳＩＧ２は低電圧出力モード時に高電圧振幅信号電圧出力回路２５から出力される高電圧振幅信号電圧Ｖｓｉｇ２の波形に対応する。
Ｖｏｌｅｄ１／２は、電源線５に印加される電源電圧を意味しており、高電圧出力モードでは高電圧電源回路３２から出力される高電圧Ｖｏｌｅｄ１、低電圧出力モードでは低電圧電源回路３３から出力される低電圧Ｖｏｌｅｄ２を表す。
図３は、本実施例１の有機ＥＬディスプレイパネルの画素動作タイミング図であり、注目する画素に信号電圧を書込む１水平期間を１Ｈとして、当該期間内の動作を示したものである。図３（ａ）は高電圧出力モード時、図３（ｂ）は低電圧出力モード時の波形であるが、後者では前者と同じ波形は省略している。
ＷＲＴは書込みスイッチ素子４の動作、ＲＥＳはリセットスイッチ素子９の動作、ＩＬＭは発光制御スイッチ素子１０の動作波形を示しており、下がスイッチ素子オン、上がスイッチ素子オフである。
ＳＩＧは信号線６に印加される電圧波形であり、ＳＩＧ１は高電圧出力モード時に低電圧振幅信号電圧出力回路２４から出力される低電圧振幅信号電圧Ｖｓｉｇ１の波形、ＳＩＧ２は低電圧出力モード時に高電圧振幅信号電圧出力回路２５から出力される高電圧振幅信号電圧Ｖｓｉｇ２の波形に対応する。
Ｖｏｌｅｄ１／２は、電源線５に印加される電源電圧を意味しており、高電圧出力モードでは高電圧電源回路３２から出力される高電圧Ｖｏｌｅｄ１、低電圧出力モードでは低電圧電源回路３３から出力される低電圧Ｖｏｌｅｄ２を表す。
まず、図３（ａ）に示す高画質優先である高電圧出力モードが選択された場合の動作について説明する。
１水平期間の始めから発光制御スイッチ素子１０は既にオンであり、更にリセットスイッチ素子９がオンすることにより、駆動ＴＦＴ２と発光制御スイッチ素子１０には貫通電流が流れ、信号保持容量３の両端には所定の電圧がプリチャージされる。同時に書込みスイッチ素子４がオンすることにより信号線６に印加された０Ｖ電圧が入力することで、書込み容量８も同時にプリチャージされる。
次いで、発光制御スイッチ素子１０をオフすると、信号保持容量３の両端には駆動ＴＦＴ２のしきい値電圧が書込まれ、この電圧は、次にリセットスイッチ素子９がオフすることによって信号保持容量３の両端に保持される。
ここで、信号線６に低電圧振幅信号電圧出力回路２４から出力される低電圧振幅信号電圧Ｖｓｉｇ１が印加されると、信号電圧Ｖｓｉｇ１は書込み容量８と信号保持容量３に分圧され、当該分圧比にて信号保持容量３に追加書込みされる。これにより信号保持容量３は駆動ＴＦＴ２のしきい値電圧と、分圧された信号電圧Ｖｓｉｇ１の和とを記憶する。
この後、書込みスイッチ素子４がオフすることで、信号保持容量３への信号電圧書き込みが完了し、発光制御スイッチ素子１０が再びオンすることで有機ＥＬ素子１の発光が開始されるが、この際に、駆動ＴＦＴ２はしきい値電圧のばらつきに影響されること無く、有機ＥＬ素子１を高精度で発光させることができる。
また、この際に、駆動ＴＦＴ２は飽和領域で動作するため、有機ＥＬ素子１の劣化に伴う駆動電圧の上昇に影響されることが無く、これに伴う焼付きや、輝度低下に伴う色度変調等の発生を回避することができる。
１水平期間の始めから発光制御スイッチ素子１０は既にオンであり、更にリセットスイッチ素子９がオンすることにより、駆動ＴＦＴ２と発光制御スイッチ素子１０には貫通電流が流れ、信号保持容量３の両端には所定の電圧がプリチャージされる。同時に書込みスイッチ素子４がオンすることにより信号線６に印加された０Ｖ電圧が入力することで、書込み容量８も同時にプリチャージされる。
次いで、発光制御スイッチ素子１０をオフすると、信号保持容量３の両端には駆動ＴＦＴ２のしきい値電圧が書込まれ、この電圧は、次にリセットスイッチ素子９がオフすることによって信号保持容量３の両端に保持される。
ここで、信号線６に低電圧振幅信号電圧出力回路２４から出力される低電圧振幅信号電圧Ｖｓｉｇ１が印加されると、信号電圧Ｖｓｉｇ１は書込み容量８と信号保持容量３に分圧され、当該分圧比にて信号保持容量３に追加書込みされる。これにより信号保持容量３は駆動ＴＦＴ２のしきい値電圧と、分圧された信号電圧Ｖｓｉｇ１の和とを記憶する。
この後、書込みスイッチ素子４がオフすることで、信号保持容量３への信号電圧書き込みが完了し、発光制御スイッチ素子１０が再びオンすることで有機ＥＬ素子１の発光が開始されるが、この際に、駆動ＴＦＴ２はしきい値電圧のばらつきに影響されること無く、有機ＥＬ素子１を高精度で発光させることができる。
また、この際に、駆動ＴＦＴ２は飽和領域で動作するため、有機ＥＬ素子１の劣化に伴う駆動電圧の上昇に影響されることが無く、これに伴う焼付きや、輝度低下に伴う色度変調等の発生を回避することができる。
次に、図３（ｂ）に示す低消費電力優先である低電圧出力モードが選択された場合の動作について説明する。
低電圧出力モードにおける各波形は、信号線６に印加される電圧波形ＳＩＧが高電圧振幅信号電圧Ｖｓｉｇ２に、電源線５に印加される電源電圧が、Ｖｏｌｅｄ２の低電圧に変更されることを除けば、基本的には高電圧出力モードのそれらと同じである。このため、詳細な説明は省略するが、低電圧振幅信号電圧Ｖｓｉｇ１が５Ｖであったのに対して、高電圧振幅信号電圧Ｖｓｉｇ２は１０Ｖに、高電圧Ｖｏｌｅｄ１が１０Ｖであったのに対して低電圧Ｖｏｌｅｄ２は５Ｖに変更されている。
発光時に駆動ＴＦＴ２はしきい値電圧のばらつきに影響されること無く、有機ＥＬ素子１を高精度で発光させることができることは高電圧出力モードと同じであるが、この際に駆動ＴＦＴ２は信号電圧の低い極低輝度の領域を除いて主に非飽和領域（線形領域）で動作するため、発光輝度が有機ＥＬ素子１の劣化に伴う駆動電圧の上昇には影響されるものの、発光電力の供給電圧がＶｏｌｅｄ２と、Ｖｏｌｅｄ１の半分で済むために、消費電力を高電圧出力モードに比較して半減させることができる。
この低電圧出力モードにおいては、電源線５に印加される電源電圧が、低電圧Ｖｏｌｅｄ２の５Ｖに変更されているため、駆動ＴＦＴ４３を非飽和領域で駆動すると、信号線６に印加される同一の信号電圧ＳＩＧに対しても輝度が不足してしまう。そこで、本実施例では、信号電圧生成回路２３の高電圧振幅信号電圧出力回路２５から高電圧振幅信号電圧Ｖｓｉｇ２を出力し、輝度不足を補償する。
低電圧出力モードにおける各波形は、信号線６に印加される電圧波形ＳＩＧが高電圧振幅信号電圧Ｖｓｉｇ２に、電源線５に印加される電源電圧が、Ｖｏｌｅｄ２の低電圧に変更されることを除けば、基本的には高電圧出力モードのそれらと同じである。このため、詳細な説明は省略するが、低電圧振幅信号電圧Ｖｓｉｇ１が５Ｖであったのに対して、高電圧振幅信号電圧Ｖｓｉｇ２は１０Ｖに、高電圧Ｖｏｌｅｄ１が１０Ｖであったのに対して低電圧Ｖｏｌｅｄ２は５Ｖに変更されている。
発光時に駆動ＴＦＴ２はしきい値電圧のばらつきに影響されること無く、有機ＥＬ素子１を高精度で発光させることができることは高電圧出力モードと同じであるが、この際に駆動ＴＦＴ２は信号電圧の低い極低輝度の領域を除いて主に非飽和領域（線形領域）で動作するため、発光輝度が有機ＥＬ素子１の劣化に伴う駆動電圧の上昇には影響されるものの、発光電力の供給電圧がＶｏｌｅｄ２と、Ｖｏｌｅｄ１の半分で済むために、消費電力を高電圧出力モードに比較して半減させることができる。
この低電圧出力モードにおいては、電源線５に印加される電源電圧が、低電圧Ｖｏｌｅｄ２の５Ｖに変更されているため、駆動ＴＦＴ４３を非飽和領域で駆動すると、信号線６に印加される同一の信号電圧ＳＩＧに対しても輝度が不足してしまう。そこで、本実施例では、信号電圧生成回路２３の高電圧振幅信号電圧出力回路２５から高電圧振幅信号電圧Ｖｓｉｇ２を出力し、輝度不足を補償する。
なお、ユーザの選択あるいは画面によって自動で選択される低電圧出力モードにおいては、特に高画質であることを必要としない、データ表示やテキスト表示、地図表示、アイコン表示、或いはスクリーンセイバーのような電力セーブモード等に用いられる。また低電圧出力モードでは、高電圧出力モードとは信号電圧ＳＩＧに対する発光輝度特性が異なるために、独立したガンマ係数変換をかけることが望ましいが、この際同時に以下のような信号処理を行うことも可能である。
（１）フレーム周波数の削減
低電圧出力モードにおいては、一般に動画質を求められることは少ないため、フレーム周波数を通常の１／１０以下にして、信号処理電力の削減も図ることができる。
（２）２値／ディザ表示
低電圧出力モードにおいては、一般に高画質を要求されないため、２値或いはこれに準じる多階調（例えば、表示データが８階調であれば、８階調以下の階調）まで表示階調を削減して、信号電圧生成回路２３の消費電力削減も図ることができる。
（３）表示内容をドライバ内のメモリに持たせる
表示階調を削減すれば、表示データを信号電圧生成回路２３内に記憶することが容易になるため、これによって外部制御信号線２９の信号転送にかかる消費電力削減も図ることができる。
（４）定期的表示変更による焼付き緩和
低電圧出力モードにおいては静止画像が多いため、焼付きが生じる可能性が大きくなる。そこで自動的に定期的に画像を書換えて、或いは画面全体をシフトさせて、またはアイコン等の位置や色を変更させることにより、このような焼付きを緩和させることが可能である。
（１）フレーム周波数の削減
低電圧出力モードにおいては、一般に動画質を求められることは少ないため、フレーム周波数を通常の１／１０以下にして、信号処理電力の削減も図ることができる。
（２）２値／ディザ表示
低電圧出力モードにおいては、一般に高画質を要求されないため、２値或いはこれに準じる多階調（例えば、表示データが８階調であれば、８階調以下の階調）まで表示階調を削減して、信号電圧生成回路２３の消費電力削減も図ることができる。
（３）表示内容をドライバ内のメモリに持たせる
表示階調を削減すれば、表示データを信号電圧生成回路２３内に記憶することが容易になるため、これによって外部制御信号線２９の信号転送にかかる消費電力削減も図ることができる。
（４）定期的表示変更による焼付き緩和
低電圧出力モードにおいては静止画像が多いため、焼付きが生じる可能性が大きくなる。そこで自動的に定期的に画像を書換えて、或いは画面全体をシフトさせて、またはアイコン等の位置や色を変更させることにより、このような焼付きを緩和させることが可能である。
なお、前述の実施例は、発明の趣旨を逸しない範囲で様々な変形が可能である。例えば、スイッチ素子や駆動ＴＦＴをｐＭＯＳからｎ型ＭＯＳトランジスタに変更することによって、トランジスタのリーク電流を更に低減して高画質化を図ることが可能である。
また、薄膜ＴＦＴなどの薄膜トランジスタを、多結晶Ｓｉ−ＴＦＴに替えて、単結晶Ｓｉ−ＴＦＴ、微結晶Ｓｉ−ＴＦＴ、有機ＴＦＴ、ＩＧＺＯ等の酸化物−ＴＦＴ等を用いることが可能であり、これによってより設備投資費用の削減や、ガラス基板の大型化を図ることができる。
或いは、本実施例ではガラス基板上にディスプレイを設けたが、プラスチック基板やその他の不透明基板上にこれらを実現することによる軽量化も可能である。
また、画素配列として、ＲＧＢストライプ配列を用いたが、用途に応じてＲＧＢＷやデルタ配置等のその他の画素配列への応用が可能であることは言うまでもない。
さらに、本実施例では、信号電圧生成回路２３は、半導体ＩＣチップの形で実装され、画素走査回路２１は、画素１００と同様の多結晶Ｓｉ−ＴＦＴでガラス基板上に構成したが、信号電圧生成回路２３及び画素走査回路２１をそれぞれ半導体チップの形で実装するか、薄膜トランジスタで基板上に構成するかは、量産設備投資や量産コストの最適化、額縁面積の仕様等によって任意に選択することが可能である。
このような信号処理や変形は、後述するその他の実施例においても適用が可能である。
また、薄膜ＴＦＴなどの薄膜トランジスタを、多結晶Ｓｉ−ＴＦＴに替えて、単結晶Ｓｉ−ＴＦＴ、微結晶Ｓｉ−ＴＦＴ、有機ＴＦＴ、ＩＧＺＯ等の酸化物−ＴＦＴ等を用いることが可能であり、これによってより設備投資費用の削減や、ガラス基板の大型化を図ることができる。
或いは、本実施例ではガラス基板上にディスプレイを設けたが、プラスチック基板やその他の不透明基板上にこれらを実現することによる軽量化も可能である。
また、画素配列として、ＲＧＢストライプ配列を用いたが、用途に応じてＲＧＢＷやデルタ配置等のその他の画素配列への応用が可能であることは言うまでもない。
さらに、本実施例では、信号電圧生成回路２３は、半導体ＩＣチップの形で実装され、画素走査回路２１は、画素１００と同様の多結晶Ｓｉ−ＴＦＴでガラス基板上に構成したが、信号電圧生成回路２３及び画素走査回路２１をそれぞれ半導体チップの形で実装するか、薄膜トランジスタで基板上に構成するかは、量産設備投資や量産コストの最適化、額縁面積の仕様等によって任意に選択することが可能である。
このような信号処理や変形は、後述するその他の実施例においても適用が可能である。
［実施例２］
以下、図４、図５を用いて、本発明の実施例２について、その構成および動作について以下順次説明する。
本実施例における有機ＥＬディスプレイパネルの構成図は、リセット走査線１１、発光制御線１２が選択スイッチ素子４２、４４のゲート走査線に替わっていること、信号電圧生成回路２３には高電圧振幅信号電圧出力回路２５は無く、低電圧振幅信号電圧出力回路２４から出力される低電圧振幅信号電圧Ｖｓｉｇ１のみを出力することを除けば、実施例１と同様であるため、説明を省略する。
本実施例に係る有機ＥＬディスプレイの画素回路について、図４を用いて説明する。
図４は、本発明の実施例２の有機ＥＬディスプレイの画素回路を示す回路図である。
各画素には、有機ＥＬ素子１が設けられており、有機ＥＬ素子１のアノードは、ｐＭＯＳである駆動ＴＦＴ４１、４３と選択スイッチ素子４２、４４を介して、電圧Ｖｏｌｅｄ１またはＶｏｌｅｄ２が印加される電源線５に接続されている。
駆動ＴＦＴ４１、４３のゲートは、書込みスイッチ素子４を介して信号線６に接続され、駆動ＴＦＴ４１、４３のゲートは、同時に信号保持容量３を介して電源線５にも接続される。また、書込みスイッチ素子４を構成する薄膜トランジスタのゲートは書込み走査線７に接続される。本実施例の画素回路では、前述の実施例２の画素回路と比して、書込み容量８、リセットスイッチ素子９、発光制御スイッチ素子１０が省略されている。
ここで、有機ＥＬ素子１のアノードは電源線５に対して、選択スイッチ素子４２、４４で選択される駆動ＴＦＴ４１、４３を介して２通りの経路で接続されることになるが、ここで駆動ＴＦＴ４１のチャネル幅／チャネル長比（以下、Ｗ／Ｌと記載する）は４／２０であり、駆動ＴＦＴ４３のＷ／Ｌは２０／４に設計されている。
以下、図４、図５を用いて、本発明の実施例２について、その構成および動作について以下順次説明する。
本実施例における有機ＥＬディスプレイパネルの構成図は、リセット走査線１１、発光制御線１２が選択スイッチ素子４２、４４のゲート走査線に替わっていること、信号電圧生成回路２３には高電圧振幅信号電圧出力回路２５は無く、低電圧振幅信号電圧出力回路２４から出力される低電圧振幅信号電圧Ｖｓｉｇ１のみを出力することを除けば、実施例１と同様であるため、説明を省略する。
本実施例に係る有機ＥＬディスプレイの画素回路について、図４を用いて説明する。
図４は、本発明の実施例２の有機ＥＬディスプレイの画素回路を示す回路図である。
各画素には、有機ＥＬ素子１が設けられており、有機ＥＬ素子１のアノードは、ｐＭＯＳである駆動ＴＦＴ４１、４３と選択スイッチ素子４２、４４を介して、電圧Ｖｏｌｅｄ１またはＶｏｌｅｄ２が印加される電源線５に接続されている。
駆動ＴＦＴ４１、４３のゲートは、書込みスイッチ素子４を介して信号線６に接続され、駆動ＴＦＴ４１、４３のゲートは、同時に信号保持容量３を介して電源線５にも接続される。また、書込みスイッチ素子４を構成する薄膜トランジスタのゲートは書込み走査線７に接続される。本実施例の画素回路では、前述の実施例２の画素回路と比して、書込み容量８、リセットスイッチ素子９、発光制御スイッチ素子１０が省略されている。
ここで、有機ＥＬ素子１のアノードは電源線５に対して、選択スイッチ素子４２、４４で選択される駆動ＴＦＴ４１、４３を介して２通りの経路で接続されることになるが、ここで駆動ＴＦＴ４１のチャネル幅／チャネル長比（以下、Ｗ／Ｌと記載する）は４／２０であり、駆動ＴＦＴ４３のＷ／Ｌは２０／４に設計されている。
次に、本実施例２の動作について、図５を用いて説明する。
図５は、本実施例２の有機ＥＬディスプレイパネルの画素動作タイミング図であり、注目する画素に信号電圧を書込む１水平期間を１Ｈとして、当該期間内の動作を示したものである。図５（ａ）は高電圧出力モード時、図５（ｂ）は低電圧出力モード時の波形であるが、後者では前者と同じ波形は省略している。
ＷＲＴは書込みスイッチ素子４の動作、ＳＩＧは信号線６に印加される電圧波形であり、本実施例では高電圧出力モード時も低電圧出力モード時にも、ＳＩＧ１と称する低電圧振幅信号電圧出力回路２４から出力される低電圧振幅信号電圧Ｖｓｉｇ１の波形がそのまま用いられる。ＳＥＬ１、ＳＥＬ２はそれぞれ、選択スイッチ素子４２、４４の動作波形を示しており、ＷＲＴを含めて下がスイッチ素子オン、上がスイッチ素子オフである。Ｖｏｌｅｄ１／２は電源線５に印加される電源電圧を意味しており、高電圧出力モードでは高電圧電源回路３２から出力される高電圧Ｖｏｌｅｄ１、低電圧出力モードでは低電圧電源回路３３から出力される低電圧Ｖｏｌｅｄ２を表す。
まず、図５（ａ）に示す高画質優先である高電圧出力モードが選択された場合の動作について説明する。
１水平期間の始めから選択スイッチ素子４２は既にオンであり、選択スイッチ素子４４はオフである。ここで、書込みスイッチ素子４がオンし、次いで信号線６に低電圧振幅信号電圧出力回路２４から出力される低電圧振幅信号電圧Ｖｓｉｇ１が印加されると、信号電圧Ｖｓｉｇ１は信号保持容量３に書込まれる。この後、書込みスイッチ素子４がオフすることで、信号保持容量３への信号電圧書き込みが完了するが、これにより選択スイッチ素子４２によって選択された駆動ＴＦＴ４１は有機ＥＬ素子１を発光させる。
この際に、駆動ＴＦＴ４１は飽和領域で動作するため、有機ＥＬ素子１の劣化に伴う駆動電圧の上昇に影響されることが無く、これに伴う焼付きや、輝度低下に伴う色度変調等の発生を回避することができる。
図５は、本実施例２の有機ＥＬディスプレイパネルの画素動作タイミング図であり、注目する画素に信号電圧を書込む１水平期間を１Ｈとして、当該期間内の動作を示したものである。図５（ａ）は高電圧出力モード時、図５（ｂ）は低電圧出力モード時の波形であるが、後者では前者と同じ波形は省略している。
ＷＲＴは書込みスイッチ素子４の動作、ＳＩＧは信号線６に印加される電圧波形であり、本実施例では高電圧出力モード時も低電圧出力モード時にも、ＳＩＧ１と称する低電圧振幅信号電圧出力回路２４から出力される低電圧振幅信号電圧Ｖｓｉｇ１の波形がそのまま用いられる。ＳＥＬ１、ＳＥＬ２はそれぞれ、選択スイッチ素子４２、４４の動作波形を示しており、ＷＲＴを含めて下がスイッチ素子オン、上がスイッチ素子オフである。Ｖｏｌｅｄ１／２は電源線５に印加される電源電圧を意味しており、高電圧出力モードでは高電圧電源回路３２から出力される高電圧Ｖｏｌｅｄ１、低電圧出力モードでは低電圧電源回路３３から出力される低電圧Ｖｏｌｅｄ２を表す。
まず、図５（ａ）に示す高画質優先である高電圧出力モードが選択された場合の動作について説明する。
１水平期間の始めから選択スイッチ素子４２は既にオンであり、選択スイッチ素子４４はオフである。ここで、書込みスイッチ素子４がオンし、次いで信号線６に低電圧振幅信号電圧出力回路２４から出力される低電圧振幅信号電圧Ｖｓｉｇ１が印加されると、信号電圧Ｖｓｉｇ１は信号保持容量３に書込まれる。この後、書込みスイッチ素子４がオフすることで、信号保持容量３への信号電圧書き込みが完了するが、これにより選択スイッチ素子４２によって選択された駆動ＴＦＴ４１は有機ＥＬ素子１を発光させる。
この際に、駆動ＴＦＴ４１は飽和領域で動作するため、有機ＥＬ素子１の劣化に伴う駆動電圧の上昇に影響されることが無く、これに伴う焼付きや、輝度低下に伴う色度変調等の発生を回避することができる。
次に図５（ｂ）に示す低消費電力優先である低電圧出力モードが選択された場合の動作について説明する。
低電圧出力モードにおける各波形は、選択スイッチ素子４２がオフであり、選択スイッチ素子４４がオンであること、電源線５に印加される電源電圧が、Ｖｏｌｅｄ２の低電圧に変更されることを除けば、基本的には高電圧出力モードのそれらと同じである。
ここで、高電圧Ｖｏｌｅｄ１が１０Ｖであったのに対して低電圧Ｖｏｌｅｄ２は５Ｖに変更されている。低電圧出力モードにおいては、選択スイッチ素子４４によって選択された駆動ＴＦＴ４３が有機ＥＬ素子１を発光させる。この際に、駆動ＴＦＴ４３は信号電圧の低い極低輝度の領域を除いて主に非飽和領域（線形領域）で動作するため、発光輝度が有機ＥＬ素子１の劣化に伴う駆動電圧の上昇には影響されるものの、発光電力の供給電圧がＶｏｌｅｄ２と、Ｖｏｌｅｄ１の半分で済むために、消費電力を高電圧出力モードに比較して半減させることができる。
この低電圧出力モードにおいては、電源線５に印加される電源電圧が、高電圧Ｖｏｌｅｄ１の１０Ｖから低電圧Ｖｏｌｅｄ２の５Ｖに変更されているため、駆動ＴＦＴ４３を非飽和領域で駆動すると、信号線６に印加される同一の信号電圧ＳＩＧに対しても輝度が不足してしまう。
そこで、駆動ＴＦＴ４１のＷ／Ｌが４／２０であったのに対して、駆動ＴＦＴ４３のＷ／Ｌを２０／４に設計することにより、このような輝度低下分を補っている。なお本実施例では駆動ＴＦＴ４３のＷ／Ｌを、駆動ＴＦＴ４１のＷ／Ｌの２５倍としたが、低電圧出力モード時にもある程度の輝度低下が許容される場合にはＷ／Ｌは２倍以下に設計しても良いし、或いは選択スイッチ素子４２、４４自体を止めてしまい、単一の駆動ＴＦＴで常時対応することも可能である。
本実施例においては、特に信号電圧生成回路２３に特殊な構成を必要としないため、より低価格化を図ることができるという利点がある。
低電圧出力モードにおける各波形は、選択スイッチ素子４２がオフであり、選択スイッチ素子４４がオンであること、電源線５に印加される電源電圧が、Ｖｏｌｅｄ２の低電圧に変更されることを除けば、基本的には高電圧出力モードのそれらと同じである。
ここで、高電圧Ｖｏｌｅｄ１が１０Ｖであったのに対して低電圧Ｖｏｌｅｄ２は５Ｖに変更されている。低電圧出力モードにおいては、選択スイッチ素子４４によって選択された駆動ＴＦＴ４３が有機ＥＬ素子１を発光させる。この際に、駆動ＴＦＴ４３は信号電圧の低い極低輝度の領域を除いて主に非飽和領域（線形領域）で動作するため、発光輝度が有機ＥＬ素子１の劣化に伴う駆動電圧の上昇には影響されるものの、発光電力の供給電圧がＶｏｌｅｄ２と、Ｖｏｌｅｄ１の半分で済むために、消費電力を高電圧出力モードに比較して半減させることができる。
この低電圧出力モードにおいては、電源線５に印加される電源電圧が、高電圧Ｖｏｌｅｄ１の１０Ｖから低電圧Ｖｏｌｅｄ２の５Ｖに変更されているため、駆動ＴＦＴ４３を非飽和領域で駆動すると、信号線６に印加される同一の信号電圧ＳＩＧに対しても輝度が不足してしまう。
そこで、駆動ＴＦＴ４１のＷ／Ｌが４／２０であったのに対して、駆動ＴＦＴ４３のＷ／Ｌを２０／４に設計することにより、このような輝度低下分を補っている。なお本実施例では駆動ＴＦＴ４３のＷ／Ｌを、駆動ＴＦＴ４１のＷ／Ｌの２５倍としたが、低電圧出力モード時にもある程度の輝度低下が許容される場合にはＷ／Ｌは２倍以下に設計しても良いし、或いは選択スイッチ素子４２、４４自体を止めてしまい、単一の駆動ＴＦＴで常時対応することも可能である。
本実施例においては、特に信号電圧生成回路２３に特殊な構成を必要としないため、より低価格化を図ることができるという利点がある。
［実施例３］
以下、図６を用いて、本発明の実施例３について、その構成および動作について以下順次説明する。
本実施例における有機ＥＬディスプレイパネルの構成図は、選択スイッチ素子４２、４４のゲート走査線が無いこと、電源線５として第一電源線４５と第二電源線４６の二本が設けられていることを除けば、実施例２と同様であるため、説明を省略する。本実施例に係る有機ＥＬディスプレイの画素回路について、図６を用いて説明する。
図６は、本発明の実施例３の有機ＥＬディスプレイの画素回路を示す回路図である。
各画素には有機ＥＬ素子１が設けられており、有機ＥＬ素子１のアノードは、ｐＭＯＳである駆動ＴＦＴ４１を介して電圧Ｖｏｌｅｄ１または０Ｖが印加される第一電源線４５に、またｐＭＯＳである駆動ＴＦＴ４３を介して電圧Ｖｏｌｅｄ２または０Ｖが印加される第二電源線４６に接続されている。
駆動ＴＦＴ４１、４３のゲートは、書込みスイッチ素子４を介して信号線６に接続され、駆動ＴＦＴ４１、４３のゲートは同時に信号保持容量３を介して第一電源線４５にも接続される。また、書込みスイッチ素子４を構成する薄膜トランジスタのゲートは書込み走査線７に接続される。
ここで、有機ＥＬ素子１のアノードは第一電源線４５または第二電源線４６に対して、駆動ＴＦＴ４１または４３を介してそれぞれ接続されることになるが、駆動ＴＦＴ４１のＷ／Ｌは４／２０であり、駆動ＴＦＴ４３のＷ／Ｌは２０／４に設計されている。
以下、図６を用いて、本発明の実施例３について、その構成および動作について以下順次説明する。
本実施例における有機ＥＬディスプレイパネルの構成図は、選択スイッチ素子４２、４４のゲート走査線が無いこと、電源線５として第一電源線４５と第二電源線４６の二本が設けられていることを除けば、実施例２と同様であるため、説明を省略する。本実施例に係る有機ＥＬディスプレイの画素回路について、図６を用いて説明する。
図６は、本発明の実施例３の有機ＥＬディスプレイの画素回路を示す回路図である。
各画素には有機ＥＬ素子１が設けられており、有機ＥＬ素子１のアノードは、ｐＭＯＳである駆動ＴＦＴ４１を介して電圧Ｖｏｌｅｄ１または０Ｖが印加される第一電源線４５に、またｐＭＯＳである駆動ＴＦＴ４３を介して電圧Ｖｏｌｅｄ２または０Ｖが印加される第二電源線４６に接続されている。
駆動ＴＦＴ４１、４３のゲートは、書込みスイッチ素子４を介して信号線６に接続され、駆動ＴＦＴ４１、４３のゲートは同時に信号保持容量３を介して第一電源線４５にも接続される。また、書込みスイッチ素子４を構成する薄膜トランジスタのゲートは書込み走査線７に接続される。
ここで、有機ＥＬ素子１のアノードは第一電源線４５または第二電源線４６に対して、駆動ＴＦＴ４１または４３を介してそれぞれ接続されることになるが、駆動ＴＦＴ４１のＷ／Ｌは４／２０であり、駆動ＴＦＴ４３のＷ／Ｌは２０／４に設計されている。
本実施例３の有機ＥＬディスプレイパネルの画素動作タイミングは、基本的には前述の実施例２と同様であるのでここでは詳細な説明は省略する。
前述の実施例２と比較した場合の本実施例の差異は、高電圧出力モードと低電圧出力モードの間における駆動ＴＦＴ４１と駆動ＴＦＴ４３の選択を、実施例２が選択スイッチ素子４２、４４で実現しているのに対して、実施例３では第一電源線４５と第二電源線４６に印加する電圧で実現している点である。
即ち、高電圧出力モードでは、第一電源線４５にＶｏｌｅｄ１（例えば１０Ｖ）、第二電源線４６に０Ｖを印加しておけば、駆動ＴＦＴ４１は有機ＥＬ素子１を駆動するが駆動ＴＦＴ４３は常時シャットダウンされる。
また、逆に、低電圧出力モードでは、第一電源線４５に０Ｖ、第二電源線４６にＶｏｌｅｄ２（例えば５Ｖ）を印加しておけば、駆動ＴＦＴ４１は常時シャットダウンされるが駆動ＴＦＴ４３は有機ＥＬ素子１を駆動する。
本実施例３は、基本的には実施例２と同様な効果を有するが、前記のように第一電源線４５と第二電源線４６を設けることによって選択スイッチ素子４２、４４のようなアクティブ素子の数を減らすことができるため、更により歩留りの向上に寄与できるという長所を有する。
前述の実施例２と比較した場合の本実施例の差異は、高電圧出力モードと低電圧出力モードの間における駆動ＴＦＴ４１と駆動ＴＦＴ４３の選択を、実施例２が選択スイッチ素子４２、４４で実現しているのに対して、実施例３では第一電源線４５と第二電源線４６に印加する電圧で実現している点である。
即ち、高電圧出力モードでは、第一電源線４５にＶｏｌｅｄ１（例えば１０Ｖ）、第二電源線４６に０Ｖを印加しておけば、駆動ＴＦＴ４１は有機ＥＬ素子１を駆動するが駆動ＴＦＴ４３は常時シャットダウンされる。
また、逆に、低電圧出力モードでは、第一電源線４５に０Ｖ、第二電源線４６にＶｏｌｅｄ２（例えば５Ｖ）を印加しておけば、駆動ＴＦＴ４１は常時シャットダウンされるが駆動ＴＦＴ４３は有機ＥＬ素子１を駆動する。
本実施例３は、基本的には実施例２と同様な効果を有するが、前記のように第一電源線４５と第二電源線４６を設けることによって選択スイッチ素子４２、４４のようなアクティブ素子の数を減らすことができるため、更により歩留りの向上に寄与できるという長所を有する。
［実施例４］
以下、図７〜図９を用いて、本発明の実施例４について、その構成および動作について以下順次説明する。
始めに、本実施例に係る有機ＥＬディスプレイの構成について述べる。
図７は、本実施例４の有機ＥＬディスプレイパネルの概略構成を示すブロック図である。図７では、図面の簡略化のために表示領域は、横方向２単位画素、縦方向３単位画素の画素配列のみを示しており、１単位画素はそれぞれ赤（Ｒ）、緑（Ｇ）、青（Ｂ）色の発光色を有する３個の画素９９から構成されている。
各画素９９には、水平方向に書込み走査線７、リセット走査線１１、発光制御線１２、参照電圧入力線５５が接続されており、書込み走査線７、リセット走査線１１、発光制御線１２、参照電圧入力線５５の一端は画素走査回路２１に接続されている。
また、各画素９９には、垂直方向に信号線６と電源線５、参照電圧線５６が接続されており、信号線６は信号電圧生成回路５８に、電源線５はその両端で電源配線２６に接続されており、参照電圧線５６は一端が参照電圧配線５７に接続されている。
なお、画素走査回路２１には信号電圧生成回路５８から制御信号線２２が入力し、更にパネル外部より信号電圧生成回路５８には外部制御信号線２９が、電源配線２６には外部にて電源切替えスイッチ素子３１を介して高電圧電源回路３２と低電圧電源回路３３が入力している。
参照電圧配線５７には外部にて参照電圧切替えスイッチ素子６１を介して一定電圧出力回路６２と三角波電圧出力回路６３が入力している。
また、後述する有機ＥＬ素子１のカソードが接地されている共通電極２７には、外部接地配線２８が入力する。これらの回路はガラス基板３０上に配置されており、特に信号電圧生成回路５８は半導体ＩＣチップの形で実装され、画素走査回路２１は画素９９と同様の多結晶Ｓｉ−ＴＦＴでガラス基板３０上に構成されている。
なお、信号電圧生成回路５８の内部には、特に高電圧振幅信号電圧出力回路２５は設けられておらず、この信号電圧生成回路５８の構成は、第２、３の実施例における信号電圧生成回路と同様に、一般に用いられる信号出力ドライバ回路と同様のものである。
以下、図７〜図９を用いて、本発明の実施例４について、その構成および動作について以下順次説明する。
始めに、本実施例に係る有機ＥＬディスプレイの構成について述べる。
図７は、本実施例４の有機ＥＬディスプレイパネルの概略構成を示すブロック図である。図７では、図面の簡略化のために表示領域は、横方向２単位画素、縦方向３単位画素の画素配列のみを示しており、１単位画素はそれぞれ赤（Ｒ）、緑（Ｇ）、青（Ｂ）色の発光色を有する３個の画素９９から構成されている。
各画素９９には、水平方向に書込み走査線７、リセット走査線１１、発光制御線１２、参照電圧入力線５５が接続されており、書込み走査線７、リセット走査線１１、発光制御線１２、参照電圧入力線５５の一端は画素走査回路２１に接続されている。
また、各画素９９には、垂直方向に信号線６と電源線５、参照電圧線５６が接続されており、信号線６は信号電圧生成回路５８に、電源線５はその両端で電源配線２６に接続されており、参照電圧線５６は一端が参照電圧配線５７に接続されている。
なお、画素走査回路２１には信号電圧生成回路５８から制御信号線２２が入力し、更にパネル外部より信号電圧生成回路５８には外部制御信号線２９が、電源配線２６には外部にて電源切替えスイッチ素子３１を介して高電圧電源回路３２と低電圧電源回路３３が入力している。
参照電圧配線５７には外部にて参照電圧切替えスイッチ素子６１を介して一定電圧出力回路６２と三角波電圧出力回路６３が入力している。
また、後述する有機ＥＬ素子１のカソードが接地されている共通電極２７には、外部接地配線２８が入力する。これらの回路はガラス基板３０上に配置されており、特に信号電圧生成回路５８は半導体ＩＣチップの形で実装され、画素走査回路２１は画素９９と同様の多結晶Ｓｉ−ＴＦＴでガラス基板３０上に構成されている。
なお、信号電圧生成回路５８の内部には、特に高電圧振幅信号電圧出力回路２５は設けられておらず、この信号電圧生成回路５８の構成は、第２、３の実施例における信号電圧生成回路と同様に、一般に用いられる信号出力ドライバ回路と同様のものである。
続いて、本実施例４の有機ＥＬディスプレイの画素回路を説明する。
図８は、本実施例４の有機ＥＬディスプレイの画素回路を示す回路図である。
各画素９９は、有機ＥＬ素子１を有し、有機ＥＬ素子１のアノードは発光制御スイッチ素子１０と、ｐＭＯＳである駆動ＴＦＴ２を介して電圧Ｖｏｌｅｄ１またはＶｏｌｅｄ２が印加される電源線５に接続されている。
駆動ＴＦＴ２のゲート・ドレイン間にはリセットスイッチ素子９が接続され、駆動ＴＦＴ２のゲートは信号保持容量１３と書込みスイッチ素子４を介して信号線６に接続される。また、信号保持容量１３には書込みスイッチ素子４と並列に、参照電圧入力スイッチ素子５４を介して参照電圧線５６が接続される。
なお、書込みスイッチ素子４を構成する薄膜トランジスタのゲートは書込み走査線７に接続され、書込みスイッチ素子４は書込み走査線７によって順次走査される。また、リセットスイッチ素子９を構成する薄膜トランジスタのゲートはリセット走査線１１に接続され、発光制御スイッチ素子１０を構成する薄膜トランジスタのゲートは発光制御線１２に接続される。また、参照電圧入力スイッチ素子５４を構成する薄膜トランジスタのゲートは参照電圧入力線５５に接続される。さらに、有機ＥＬ素子１のカソードは、共通電極２７に接続されている。
図８は、本実施例４の有機ＥＬディスプレイの画素回路を示す回路図である。
各画素９９は、有機ＥＬ素子１を有し、有機ＥＬ素子１のアノードは発光制御スイッチ素子１０と、ｐＭＯＳである駆動ＴＦＴ２を介して電圧Ｖｏｌｅｄ１またはＶｏｌｅｄ２が印加される電源線５に接続されている。
駆動ＴＦＴ２のゲート・ドレイン間にはリセットスイッチ素子９が接続され、駆動ＴＦＴ２のゲートは信号保持容量１３と書込みスイッチ素子４を介して信号線６に接続される。また、信号保持容量１３には書込みスイッチ素子４と並列に、参照電圧入力スイッチ素子５４を介して参照電圧線５６が接続される。
なお、書込みスイッチ素子４を構成する薄膜トランジスタのゲートは書込み走査線７に接続され、書込みスイッチ素子４は書込み走査線７によって順次走査される。また、リセットスイッチ素子９を構成する薄膜トランジスタのゲートはリセット走査線１１に接続され、発光制御スイッチ素子１０を構成する薄膜トランジスタのゲートは発光制御線１２に接続される。また、参照電圧入力スイッチ素子５４を構成する薄膜トランジスタのゲートは参照電圧入力線５５に接続される。さらに、有機ＥＬ素子１のカソードは、共通電極２７に接続されている。
次に、本実施例４の動作について図９を用いて説明する。
図９は、本の実施例４の有機ＥＬディスプレイパネルの画素動作タイミング図であり、注目する画素に信号電圧を書込む１水平期間を１Ｈとし、１フレーム期間を１ｆｒａｍｅとして、当該期間内の動作を示したものである。図９（ａ）は高電圧出力モード時、図９（ｂ）は低電圧出力モード時の波形であるが、後者では前者と同じ波形は省略している。
ＷＲＴは書込みスイッチ素子４の動作、ＲＥＦは参照電圧入力スイッチ素子５４の動作、ＲＥＳはリセットスイッチ素子９の動作、ＩＬＭは発光制御スイッチ素子１０の動作波形を示しており、下がスイッチ素子オン、上がスイッチ素子オフである。
ＳＩＧは信号線６に印加される電圧波形Ｖｓｉｇ１の波形である。Ｖｏｌｅｄ１／２は電源線５に印加される電源電圧を意味しており、高電圧出力モードでは高電圧電源回路３２から出力される高電圧Ｖｏｌｅｄ１、低電圧出力モードでは低電圧電源回路３３から出力される低電圧Ｖｏｌｅｄ２を表す。また、１フレーム期間内の波形としては、参照電圧Ｖｒｅｆとして参照電圧線５６に印加される波形を、電源線５に印加される電源電圧Ｖｏｌｅｄ１／２と共に示してある。
図９は、本の実施例４の有機ＥＬディスプレイパネルの画素動作タイミング図であり、注目する画素に信号電圧を書込む１水平期間を１Ｈとし、１フレーム期間を１ｆｒａｍｅとして、当該期間内の動作を示したものである。図９（ａ）は高電圧出力モード時、図９（ｂ）は低電圧出力モード時の波形であるが、後者では前者と同じ波形は省略している。
ＷＲＴは書込みスイッチ素子４の動作、ＲＥＦは参照電圧入力スイッチ素子５４の動作、ＲＥＳはリセットスイッチ素子９の動作、ＩＬＭは発光制御スイッチ素子１０の動作波形を示しており、下がスイッチ素子オン、上がスイッチ素子オフである。
ＳＩＧは信号線６に印加される電圧波形Ｖｓｉｇ１の波形である。Ｖｏｌｅｄ１／２は電源線５に印加される電源電圧を意味しており、高電圧出力モードでは高電圧電源回路３２から出力される高電圧Ｖｏｌｅｄ１、低電圧出力モードでは低電圧電源回路３３から出力される低電圧Ｖｏｌｅｄ２を表す。また、１フレーム期間内の波形としては、参照電圧Ｖｒｅｆとして参照電圧線５６に印加される波形を、電源線５に印加される電源電圧Ｖｏｌｅｄ１／２と共に示してある。
まず、図９（ａ）に示す高画質優先である高電圧出力モードが選択された場合の動作について説明する。
１水平期間の始めから発光制御スイッチ素子１０は既にオンであり、更に書込みスイッチ素子４がオン、参照電圧入力スイッチ素子５４がオフ、リセットスイッチ素子９がオンとなり、更に信号線６に電圧波形Ｖｓｉｇ１が書き込まれることにより、駆動ＴＦＴ２と発光制御スイッチ素子１０には貫通電流が流れ、信号保持容量１３に接続された駆動ＴＦＴ２のゲートには所定の電圧がプリチャージされる。
次いで、発光制御スイッチ素子１０をオフすると、信号保持容量１３の両端には信号電圧Ｖｓｉｇ１と駆動ＴＦＴ２のしきい値電圧の電圧差が書込まれ、この電圧差は次にリセットスイッチ素子９がオフすることによって信号保持容量１３の両端に保持される。
書込みスイッチ素子４がオフし、参照電圧入力スイッチ素子５４がオンすることで、駆動ＴＦＴ２のゲートには、「信号電圧Ｖｓｉｇ１と駆動ＴＦＴ２のしきい値電圧の電圧差と一定の参照電圧Ｖｒｅｆとの差電圧」が入力され、発光制御スイッチ素子１０が再びオンすることで有機ＥＬ素子１の発光が開始される。
この際に、駆動ＴＦＴ２はしきい値電圧のばらつきに影響されることが無く、有機ＥＬ素子１を高精度で発光させることができる。また、このとき、駆動ＴＦＴ２は飽和領域で動作するため、有機ＥＬ素子１の劣化に伴う駆動電圧の上昇に影響されることが無く、これに伴う焼付きや、輝度低下に伴う色度変調等の発生を回避することができる。
１水平期間の始めから発光制御スイッチ素子１０は既にオンであり、更に書込みスイッチ素子４がオン、参照電圧入力スイッチ素子５４がオフ、リセットスイッチ素子９がオンとなり、更に信号線６に電圧波形Ｖｓｉｇ１が書き込まれることにより、駆動ＴＦＴ２と発光制御スイッチ素子１０には貫通電流が流れ、信号保持容量１３に接続された駆動ＴＦＴ２のゲートには所定の電圧がプリチャージされる。
次いで、発光制御スイッチ素子１０をオフすると、信号保持容量１３の両端には信号電圧Ｖｓｉｇ１と駆動ＴＦＴ２のしきい値電圧の電圧差が書込まれ、この電圧差は次にリセットスイッチ素子９がオフすることによって信号保持容量１３の両端に保持される。
書込みスイッチ素子４がオフし、参照電圧入力スイッチ素子５４がオンすることで、駆動ＴＦＴ２のゲートには、「信号電圧Ｖｓｉｇ１と駆動ＴＦＴ２のしきい値電圧の電圧差と一定の参照電圧Ｖｒｅｆとの差電圧」が入力され、発光制御スイッチ素子１０が再びオンすることで有機ＥＬ素子１の発光が開始される。
この際に、駆動ＴＦＴ２はしきい値電圧のばらつきに影響されることが無く、有機ＥＬ素子１を高精度で発光させることができる。また、このとき、駆動ＴＦＴ２は飽和領域で動作するため、有機ＥＬ素子１の劣化に伴う駆動電圧の上昇に影響されることが無く、これに伴う焼付きや、輝度低下に伴う色度変調等の発生を回避することができる。
次に、図９（ｂ）に示す低消費電力優先である低電圧出力モードが選択された場合の動作について説明する。
低電圧出力モードにおける各波形は、電源線５に印加される電源電圧Ｖｏｌｅｄ１／２が低電圧Ｖｏｌｅｄ２に変更されることと、参照電圧線５６に印加される参照電圧Ｖｒｅｆの波形が異なることを除けば、基本的には高電圧出力モードのそれらと同じである。
このため、詳細な説明は省略するが、高電圧Ｖｏｌｅｄ１が１０Ｖであったのに対して低電圧Ｖｏｌｅｄ２は５Ｖに変更され、参照電圧Ｖｒｅｆは一定電圧（２Ｖ）に変えて０Ｖから５Ｖの間で周期的に変動する三角波電圧に変更されている。
この際、駆動ＴＦＴ２は、三角波の電圧が低下した際にターンオンするが、このときの発光期間は予め書込まれた信号電圧Ｖｓｉｇ１の値によって定まるため、結果的に信号電圧Ｖｓｉｇ１によって平均発光輝度を制御することができる。
ここで、発光時には駆動ＴＦＴ２はしきい値電圧のばらつきに影響されること無く、有機ＥＬ素子１を高精度で発光させることができることは高電圧出力モードと同じである。しかしながら、低電圧出力モードにおける駆動ＴＦＴ２は主に非飽和領域（線形領域）で動作するため、発光輝度が有機ＥＬ素子１の劣化に伴う駆動電圧の上昇には影響されるものの、発光電力の供給電圧がＶｏｌｅｄ２と、Ｖｏｌｅｄ１の半分で済むため、高電圧出力モードに比較して消費電力を半減させることができる。なお、このような発光素子駆動技術の基本形に関しては、例えば特開２００３−５７０９号等に記載されている。
本実施例においては、特に、低電圧出力モードにおける参照電圧線５６に印加される参照電圧Ｖｒｅｆの波形を図９に示す三角波としたが、この波形はこれに制限されるものではなく、波形や電圧値の変更を変更することによって様々な発光特性の実現が可能であるという長所を有する。
低電圧出力モードにおける各波形は、電源線５に印加される電源電圧Ｖｏｌｅｄ１／２が低電圧Ｖｏｌｅｄ２に変更されることと、参照電圧線５６に印加される参照電圧Ｖｒｅｆの波形が異なることを除けば、基本的には高電圧出力モードのそれらと同じである。
このため、詳細な説明は省略するが、高電圧Ｖｏｌｅｄ１が１０Ｖであったのに対して低電圧Ｖｏｌｅｄ２は５Ｖに変更され、参照電圧Ｖｒｅｆは一定電圧（２Ｖ）に変えて０Ｖから５Ｖの間で周期的に変動する三角波電圧に変更されている。
この際、駆動ＴＦＴ２は、三角波の電圧が低下した際にターンオンするが、このときの発光期間は予め書込まれた信号電圧Ｖｓｉｇ１の値によって定まるため、結果的に信号電圧Ｖｓｉｇ１によって平均発光輝度を制御することができる。
ここで、発光時には駆動ＴＦＴ２はしきい値電圧のばらつきに影響されること無く、有機ＥＬ素子１を高精度で発光させることができることは高電圧出力モードと同じである。しかしながら、低電圧出力モードにおける駆動ＴＦＴ２は主に非飽和領域（線形領域）で動作するため、発光輝度が有機ＥＬ素子１の劣化に伴う駆動電圧の上昇には影響されるものの、発光電力の供給電圧がＶｏｌｅｄ２と、Ｖｏｌｅｄ１の半分で済むため、高電圧出力モードに比較して消費電力を半減させることができる。なお、このような発光素子駆動技術の基本形に関しては、例えば特開２００３−５７０９号等に記載されている。
本実施例においては、特に、低電圧出力モードにおける参照電圧線５６に印加される参照電圧Ｖｒｅｆの波形を図９に示す三角波としたが、この波形はこれに制限されるものではなく、波形や電圧値の変更を変更することによって様々な発光特性の実現が可能であるという長所を有する。
［実施例５］
以下、図１０を用いて、本発明の実施例５に関して説明する。
図１０は、本実施例５のインターネット画像表示装置の概略構成を示すブロック図である。
例えば、モバイル情報端末などインターネット画像表示装置１４０は、有機ＥＬディスプレイ１４１と、無線インターフェース（Ｉ／Ｆ）回路１４２と、Ｉ／Ｏ（Input/Output）回路１４３と、マイクロプロセサ（ＭＰＵ）１４４と、表示パネルコントローラ１４６と、フレームメモリ１４７と、データバス１４８とを有する。
無線インターフェース（Ｉ／Ｆ）回路１４２には、圧縮された画像データ等が外部から無線データとして入力し、無線Ｉ／Ｆ回路１４２の出力はＩ／Ｏ（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）回路１４３を介してデータバス１４８に接続される。
データバス１４８には、この他にマイクロプロセサ（ＭＰＵ）１４４、表示パネルコントローラ１４６、フレームメモリ１４７等が接続されている。更に表示パネルコントローラ１４６の出力は有機ＥＬディスプレイ１４１に入力している。
なお、インターネット画像表示装置１４０には更に、電源回路１４９が設けられている。さらに、有機ＥＬディスプレイ１４１は、先に延べた実施例１と同一の構成および動作を有しているので、その内部の構成及び動作の記載はここでは省略する。
以下、図１０を用いて、本発明の実施例５に関して説明する。
図１０は、本実施例５のインターネット画像表示装置の概略構成を示すブロック図である。
例えば、モバイル情報端末などインターネット画像表示装置１４０は、有機ＥＬディスプレイ１４１と、無線インターフェース（Ｉ／Ｆ）回路１４２と、Ｉ／Ｏ（Input/Output）回路１４３と、マイクロプロセサ（ＭＰＵ）１４４と、表示パネルコントローラ１４６と、フレームメモリ１４７と、データバス１４８とを有する。
無線インターフェース（Ｉ／Ｆ）回路１４２には、圧縮された画像データ等が外部から無線データとして入力し、無線Ｉ／Ｆ回路１４２の出力はＩ／Ｏ（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）回路１４３を介してデータバス１４８に接続される。
データバス１４８には、この他にマイクロプロセサ（ＭＰＵ）１４４、表示パネルコントローラ１４６、フレームメモリ１４７等が接続されている。更に表示パネルコントローラ１４６の出力は有機ＥＬディスプレイ１４１に入力している。
なお、インターネット画像表示装置１４０には更に、電源回路１４９が設けられている。さらに、有機ＥＬディスプレイ１４１は、先に延べた実施例１と同一の構成および動作を有しているので、その内部の構成及び動作の記載はここでは省略する。
以下に、本実施例５の動作について説明する。
始めに、無線Ｉ／Ｆ回路１４２は命令に応じて圧縮された画像データ等を外部から取り込み、この画像データをＩ／Ｏ回路１４３を介してマイクロプロセサ１４４及びフレームメモリ１４７に転送する。
マイクロプロセサ１４４はユーザからの命令操作を受けて、必要に応じてインターネット画像表示装置１４０全体を駆動し、圧縮された画像データのデコードや信号処理、情報表示を行う。ここで信号処理された画像データは、フレームメモリ１４７に一時的に蓄積が可能である。
マイクロプロセサ１４４が表示命令を出した場合には、その指示に従ってフレームメモリ１４７から表示パネルコントローラ１４６を介して有機ＥＬディスプレイ１４１に画像データが入力され、有機ＥＬディスプレイ１４１は入力された画像データをリアルタイムで表示する。
このとき表示パネルコントローラ１４６は、同時に画像を表示するために必要な所定のタイミングパルス等を出力制御する。なお有機ＥＬディスプレイ１４１がこれらの信号を用いて、入力された画像データをリアルタイムで表示することに関しては、実施例１の説明で述べたとおりである。なおここで電源１４９には二次電池が含まれており、インターネット画像表示装置１４０全体を駆動する電力を供給する。本実施例によれば、高画質表示が可能であり、かつ低消費電力機能を兼ね備えたインターネット画像表示装置１４０を提供することができる。
さらに、本実施例５では、画像表示デバイスとして、実施例１で説明した有機ＥＬディスプレイを用いたが、これ以外にその他の本発明の実施例に記載されたような種々の有機ＥＬディスプレイを用いることが可能であることは明らかである。但しこの場合は表示パネルコントローラ１４６の出力するタイミングパルス等には、所定の変更が必要になることは言うまでもない。
始めに、無線Ｉ／Ｆ回路１４２は命令に応じて圧縮された画像データ等を外部から取り込み、この画像データをＩ／Ｏ回路１４３を介してマイクロプロセサ１４４及びフレームメモリ１４７に転送する。
マイクロプロセサ１４４はユーザからの命令操作を受けて、必要に応じてインターネット画像表示装置１４０全体を駆動し、圧縮された画像データのデコードや信号処理、情報表示を行う。ここで信号処理された画像データは、フレームメモリ１４７に一時的に蓄積が可能である。
マイクロプロセサ１４４が表示命令を出した場合には、その指示に従ってフレームメモリ１４７から表示パネルコントローラ１４６を介して有機ＥＬディスプレイ１４１に画像データが入力され、有機ＥＬディスプレイ１４１は入力された画像データをリアルタイムで表示する。
このとき表示パネルコントローラ１４６は、同時に画像を表示するために必要な所定のタイミングパルス等を出力制御する。なお有機ＥＬディスプレイ１４１がこれらの信号を用いて、入力された画像データをリアルタイムで表示することに関しては、実施例１の説明で述べたとおりである。なおここで電源１４９には二次電池が含まれており、インターネット画像表示装置１４０全体を駆動する電力を供給する。本実施例によれば、高画質表示が可能であり、かつ低消費電力機能を兼ね備えたインターネット画像表示装置１４０を提供することができる。
さらに、本実施例５では、画像表示デバイスとして、実施例１で説明した有機ＥＬディスプレイを用いたが、これ以外にその他の本発明の実施例に記載されたような種々の有機ＥＬディスプレイを用いることが可能であることは明らかである。但しこの場合は表示パネルコントローラ１４６の出力するタイミングパルス等には、所定の変更が必要になることは言うまでもない。
以上説明したように、本実施例によれば、高画質を優先する場合には電源電圧を高電圧に設定し、電界効果トランジスタを飽和領域で駆動させることにより、有機ＥＬの劣化の影響を受けない高画質な映像表示が可能である。
また、低消費電力を優先する場合には電源電圧を低電圧に設定し、電界効果トランジスタを非飽和領域で駆動させることにより、消費電力を半分以下に低減させることが可能である。特に、高画質であることを必要としない、データ表示やテキスト表示、地図表示、アイコン表示、或いはスクリーンセイバーのような電力セーブモード等においては、ユーザの選択あるいは自動選択によって、後者の低消費電力表示に切り替えることが望ましい。
なお、高画質優先である高電圧出力モードから、消費電力優先である低電圧出力モードへの切り替えは、このままでは駆動ＴＦＴのソース・ドレイン電圧の低下に起因する発光輝度の低下を伴ってしまう。そこでこのような輝度低下を回避するためには、同時に駆動ＴＦＴの駆動モードの切り替えも伴うようにすれば良い。具体的には、信号電圧振幅を大きくする、よりＷ／Ｌの大きいトランジスタ素子を用いるようにする、後述するように参照電圧の電圧波形モードを変更する等である。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
また、低消費電力を優先する場合には電源電圧を低電圧に設定し、電界効果トランジスタを非飽和領域で駆動させることにより、消費電力を半分以下に低減させることが可能である。特に、高画質であることを必要としない、データ表示やテキスト表示、地図表示、アイコン表示、或いはスクリーンセイバーのような電力セーブモード等においては、ユーザの選択あるいは自動選択によって、後者の低消費電力表示に切り替えることが望ましい。
なお、高画質優先である高電圧出力モードから、消費電力優先である低電圧出力モードへの切り替えは、このままでは駆動ＴＦＴのソース・ドレイン電圧の低下に起因する発光輝度の低下を伴ってしまう。そこでこのような輝度低下を回避するためには、同時に駆動ＴＦＴの駆動モードの切り替えも伴うようにすれば良い。具体的には、信号電圧振幅を大きくする、よりＷ／Ｌの大きいトランジスタ素子を用いるようにする、後述するように参照電圧の電圧波形モードを変更する等である。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
１，１０１，２０１ 有機ＥＬ素子
２，４１，４３，１０２，２０２ 駆動ＴＦＴ（Thin Film-Transistor）
３，１３，１０３，２０３ 信号保持容量
４，１０４，２０４ 書込みスイッチ素子
５，１０５，２０５ 電源線
６，１０６，２０６ 信号線
７，１０７，２０７ 書込み走査線
８，１０８ 書込み容量
９，１０９ リセットスイッチ素子
１０，１１０ 発光制御スイッチ素子
１１，１１１ リセット走査線
１２、１１２ 発光制御線
２１ 画素走査回路
２２ 制御信号線
２３，５８ 信号電圧生成回路
２４ 低電圧振幅信号電圧出力回路
２５ 高電圧振幅信号電圧出力回路
２６ 電源配線
２７ 共通電極
２８ 外部接地配線
２９ 外部制御信号線
３０ ガラス基板
３１ 電源切替えスイッチ素子
３２ 高電圧電源回路
３３ 低電圧電源回路
４２，４４ 選択スイッチ素子
４５ 第一電源線
４６ 第二電源線
５４ 参照電圧入力スイッチ素子
５５ 参照電圧入力線
５６ 参照電圧線
５７ 参照電圧配線
６１ 参照電圧切替えスイッチ素子
６２ 一定電圧出力回路
６３ 三角波電圧出力回路
９９，１００ 画素
１４０ インターネット画像表示装置
１４１ 有機ＥＬディスプレイ
１４２ 無線インターフェース（Ｉ／Ｆ）回路
１４３ Ｉ／Ｏ（Input/Output）回路
１４４ マイクロプロセサ（ＭＰＵ）
１４６ 表示パネルコントローラ
１４７ フレームメモリ
１４８ データバス
１４９ 電源回路
２，４１，４３，１０２，２０２ 駆動ＴＦＴ（Thin Film-Transistor）
３，１３，１０３，２０３ 信号保持容量
４，１０４，２０４ 書込みスイッチ素子
５，１０５，２０５ 電源線
６，１０６，２０６ 信号線
７，１０７，２０７ 書込み走査線
８，１０８ 書込み容量
９，１０９ リセットスイッチ素子
１０，１１０ 発光制御スイッチ素子
１１，１１１ リセット走査線
１２、１１２ 発光制御線
２１ 画素走査回路
２２ 制御信号線
２３，５８ 信号電圧生成回路
２４ 低電圧振幅信号電圧出力回路
２５ 高電圧振幅信号電圧出力回路
２６ 電源配線
２７ 共通電極
２８ 外部接地配線
２９ 外部制御信号線
３０ ガラス基板
３１ 電源切替えスイッチ素子
３２ 高電圧電源回路
３３ 低電圧電源回路
４２，４４ 選択スイッチ素子
４５ 第一電源線
４６ 第二電源線
５４ 参照電圧入力スイッチ素子
５５ 参照電圧入力線
５６ 参照電圧線
５７ 参照電圧配線
６１ 参照電圧切替えスイッチ素子
６２ 一定電圧出力回路
６３ 三角波電圧出力回路
９９，１００ 画素
１４０ インターネット画像表示装置
１４１ 有機ＥＬディスプレイ
１４２ 無線インターフェース（Ｉ／Ｆ）回路
１４３ Ｉ／Ｏ（Input/Output）回路
１４４ マイクロプロセサ（ＭＰＵ）
１４６ 表示パネルコントローラ
１４７ フレームメモリ
１４８ データバス
１４９ 電源回路
Claims (8)
- 個々に発光素子を有しマトリクス状に配列された画素と、
映像信号電圧発生手段と、
前記映像信号電圧発生手段で生成された映像信号電圧を前記画素に入力する信号線と、
前記発光素子に発光電力を供給する電源線と、
前記電源線に接続される電源回路とを有する画像表示装置であって、
前記各画素は、前記映像信号電圧に基づいて、前記発光素子の発光を制御する電界効果トランジスタを有し、
前記電界効果トランジスタの一端は、前記発光素子に接続され、
前記電界効果トランジスタの他端は、前記電源線に接続され、
前記電源回路は、高電圧出力モード時に前記電界効果トランジスタを飽和領域で駆動させる高電圧を、低電圧出力モード時に前記電界効果トランジスタを非飽和領域で駆動させる低電圧を、前記電源線に対して出力する電源電圧切り替え回路を有することを特徴とする画像表示装置。 - 前記映像信号電圧発生手段は、前記高電圧出力モード時に低電圧振幅モードの映像信号電圧を、前記低電圧出力モード時に高電圧振幅モードの映像信号電圧を生成することを特徴とする請求項１に記載の画像表示装置。
- 前記電界効果トランジスタは、前記各画素毎に、第１および第２の２つの電界効果トランジスタで構成され、
前記第１の電界効果トランジスタのチャネル幅／チャネル長をＷ１／Ｌ１、前記第２の電界効果トランジスタのチャネル幅／チャネル長をＷ２／Ｌ２とするとき、（Ｗ１／Ｌ１）＜（Ｗ２／Ｌ２）であり、
前記高電圧出力モード時に、前記第１の電界効果トランジスタが、前記発光素子の発光を制御し、前記低電圧出力モード時に、前記第２の電界効果トランジスタが、前記発光素子の発光を制御することを特徴とする請求項１に記載の画像表示装置。 - 前記第１の電界効果トランジスタと、前記第２の電界効果トランジスタの切り替えは、前記各画素に設けられたスイッチ素子で行うことを特徴とする請求項３に記載の画像表示装置。
- 前記電源線は、第１の電源線と第２の電源線で構成され、
前記第１の電界効果トランジスタの他端は、前記第１の電源線に接続され、
前記第２の電界効果トランジスタの他端は、前記第２の電源線に接続され、
前記第１の電界効果トランジスタと、前記第２の電界効果トランジスタの切り替えは、前記第１の電源線と第２の電源線とに供給する電圧によって制御されることを特徴とする請求項３に記載の画像表示装置。 - 前記発光素子の発光時に、前記各画素に、参照電圧を入力する参照電圧線と、
前記参照電圧線に接続される参照電圧回路とを有し、
前記参照電圧回路は、前記高電圧出力モード時と前記低電圧出力モード時とで、前記参照電圧の電圧波形モードを切り替える参照電圧切り替え回路を有することを特徴とする請求項１に記載の画像表示装置。 - 操作命令に従って映像情報を信号処理して映像信号を生成する映像信号生成手段を有し、
前記映像信号電圧発生手段は、前記映像信号生成手段から入力される前記映像信号に基づき、前記映像信号電圧を生成することを特徴とする請求項１ないし請求項６のいずれか１項に記載の画像表示装置。 - 個々に発光素子を有しマトリクス状に配列された画素と、
映像信号電圧発生手段と、
前記映像信号電圧発生手段で生成された映像信号電圧を前記画素に入力する信号線と、
前記発光素子に発光電力を供給する電源線と、
前記電源線に接続される電源回路とを有し、
前記各画素は、前記映像信号電圧に基づいて前記発光素子の発光を制御するための電界効果トランジスタを有し、
前記電界効果トランジスタの一端は、前記発光素子に接続され、
前記電界効果トランジスタの他端は、前記電源線に接続されている画像表示装置における駆動方法であって、
高電圧出力モード時と低電圧出力モード時に前記電源回路から前記電源線に対して出力する電圧を切り替え、高電圧出力モード時に前記電界効果トランジスタを飽和領域で駆動させ、低電圧出力モード時に前記電界効果トランジスタを非飽和領域で駆動させることを特徴とする画像表示装置の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010200801A JP5646925B2 (ja) | 2010-09-08 | 2010-09-08 | 画像表示装置およびその駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010200801A JP5646925B2 (ja) | 2010-09-08 | 2010-09-08 | 画像表示装置およびその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012058443A true JP2012058443A (ja) | 2012-03-22 |
| JP5646925B2 JP5646925B2 (ja) | 2014-12-24 |
Family
ID=46055615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010200801A Expired - Fee Related JP5646925B2 (ja) | 2010-09-08 | 2010-09-08 | 画像表示装置およびその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5646925B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015016007A1 (ja) * | 2013-07-30 | 2015-02-05 | シャープ株式会社 | 表示装置およびその駆動方法 |
| JP2017076136A (ja) * | 2016-12-07 | 2017-04-20 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| WO2019187062A1 (ja) * | 2018-03-30 | 2019-10-03 | シャープ株式会社 | 表示装置の駆動方法、及び表示装置 |
| WO2021214855A1 (ja) * | 2020-04-21 | 2021-10-28 | シャープ株式会社 | 表示装置およびその駆動方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6064395A (ja) * | 1983-09-20 | 1985-04-12 | セイコーエプソン株式会社 | アクティブパネル用集積回路基板 |
| JP2002311902A (ja) * | 2001-04-11 | 2002-10-25 | Sanyo Electric Co Ltd | 表示装置 |
| JP2003280587A (ja) * | 2002-01-18 | 2003-10-02 | Semiconductor Energy Lab Co Ltd | 表示装置およびそれを使用した表示モジュール、電子機器 |
| JP2005510768A (ja) * | 2001-11-28 | 2005-04-21 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | エレクトロルミネセンス表示装置 |
| JP2005227762A (ja) * | 2004-01-14 | 2005-08-25 | Semiconductor Energy Lab Co Ltd | 表示装置、電子機器 |
| JP2006119242A (ja) * | 2004-10-20 | 2006-05-11 | Hitachi Displays Ltd | 画像表示装置 |
| JP2009098471A (ja) * | 2007-10-18 | 2009-05-07 | Eastman Kodak Co | 表示装置 |
| WO2009098802A1 (ja) * | 2008-02-08 | 2009-08-13 | Sharp Kabushiki Kaisha | 画素回路および表示装置 |
| JP2010008941A (ja) * | 2008-06-30 | 2010-01-14 | Fujifilm Corp | 画素回路及び表示装置 |
-
2010
- 2010-09-08 JP JP2010200801A patent/JP5646925B2/ja not_active Expired - Fee Related
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6064395A (ja) * | 1983-09-20 | 1985-04-12 | セイコーエプソン株式会社 | アクティブパネル用集積回路基板 |
| JP2002311902A (ja) * | 2001-04-11 | 2002-10-25 | Sanyo Electric Co Ltd | 表示装置 |
| JP2005510768A (ja) * | 2001-11-28 | 2005-04-21 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | エレクトロルミネセンス表示装置 |
| JP2003280587A (ja) * | 2002-01-18 | 2003-10-02 | Semiconductor Energy Lab Co Ltd | 表示装置およびそれを使用した表示モジュール、電子機器 |
| JP2005227762A (ja) * | 2004-01-14 | 2005-08-25 | Semiconductor Energy Lab Co Ltd | 表示装置、電子機器 |
| JP2006119242A (ja) * | 2004-10-20 | 2006-05-11 | Hitachi Displays Ltd | 画像表示装置 |
| JP2009098471A (ja) * | 2007-10-18 | 2009-05-07 | Eastman Kodak Co | 表示装置 |
| WO2009098802A1 (ja) * | 2008-02-08 | 2009-08-13 | Sharp Kabushiki Kaisha | 画素回路および表示装置 |
| JP2010008941A (ja) * | 2008-06-30 | 2010-01-14 | Fujifilm Corp | 画素回路及び表示装置 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015016007A1 (ja) * | 2013-07-30 | 2015-02-05 | シャープ株式会社 | 表示装置およびその駆動方法 |
| JP2017076136A (ja) * | 2016-12-07 | 2017-04-20 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| WO2019187062A1 (ja) * | 2018-03-30 | 2019-10-03 | シャープ株式会社 | 表示装置の駆動方法、及び表示装置 |
| US10997918B2 (en) | 2018-03-30 | 2021-05-04 | Sharp Kabushiki Kaisha | Method for driving display device and display device |
| WO2021214855A1 (ja) * | 2020-04-21 | 2021-10-28 | シャープ株式会社 | 表示装置およびその駆動方法 |
| JPWO2021214855A1 (ja) * | 2020-04-21 | 2021-10-28 | ||
| JP7269439B2 (ja) | 2020-04-21 | 2023-05-08 | シャープ株式会社 | 表示装置およびその駆動方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5646925B2 (ja) | 2014-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102482335B1 (ko) | 표시 장치 및 이를 이용한 표시 패널의 구동 방법 | |
| KR102509795B1 (ko) | 표시 장치 및 이를 이용한 표시 패널의 구동 방법 | |
| EP3367373B1 (en) | Pixel and organic light emitting display device having the pixel | |
| US11341916B2 (en) | Display apparatus having varied driving frequency and gate clock signal | |
| JP5611312B2 (ja) | 有機発光ダイオード表示装置及びその駆動方法 | |
| KR100910688B1 (ko) | 화상 표시장치 | |
| JP5081374B2 (ja) | 画像表示装置 | |
| US11270644B2 (en) | Pixel driving circuit and electroluminescent display device including the same | |
| KR20110139764A (ko) | 커패시터 결합된 발광 컨트롤 트랜지스터를 이용한 디스플레이 디바이스 | |
| KR102647169B1 (ko) | 표시 장치 및 이를 이용한 표시 패널의 구동 방법 | |
| US11967284B2 (en) | Display apparatus | |
| US11887523B2 (en) | Display apparatus and method of driving the same | |
| US11527204B2 (en) | Display apparatus and method of driving display panel using the same | |
| JP2007148222A (ja) | 画像表示装置 | |
| JP2012058274A (ja) | 表示装置 | |
| KR20110071114A (ko) | 픽셀 트랜지스터 이동도에서의 변화를 보상하는 디스플레이 디바이스 | |
| CN102376244A (zh) | 显示设备以及显示设备的像素驱动方法 | |
| JP5646925B2 (ja) | 画像表示装置およびその駆動方法 | |
| CN111883035A (zh) | 显示设备及其驱动方法 | |
| KR20230093624A (ko) | 표시 장치 및 그 구동 방법 | |
| JP4596176B2 (ja) | 画像表示装置 | |
| JP2009210993A (ja) | Ｅｌ表示装置 | |
| JP2007272224A (ja) | 表示素子の駆動回路及び画像表示装置 | |
| KR20220030344A (ko) | 표시 장치 및 이를 이용한 표시 패널의 구동 방법 | |
| JP5094929B2 (ja) | 画像表示装置および画像表示装置の駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130802 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20131023 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131209 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140319 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140715 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140916 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141007 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141106 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5646925 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |