KR100880318B1 - 액정 표시 장치 및 이것을 이용한 휴대 단말 장치 - Google Patents

액정 표시 장치 및 이것을 이용한 휴대 단말 장치 Download PDF

Info

Publication number
KR100880318B1
KR100880318B1 KR1020037008119A KR20037008119A KR100880318B1 KR 100880318 B1 KR100880318 B1 KR 100880318B1 KR 1020037008119 A KR1020037008119 A KR 1020037008119A KR 20037008119 A KR20037008119 A KR 20037008119A KR 100880318 B1 KR100880318 B1 KR 100880318B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
circuit
memory
pixel
image signal
Prior art date
Application number
KR1020037008119A
Other languages
English (en)
Other versions
KR20040044177A (ko
Inventor
노보루 도요자와
요시하루 나까지마
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20040044177A publication Critical patent/KR20040044177A/ko
Application granted granted Critical
Publication of KR100880318B1 publication Critical patent/KR100880318B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0857—Static memory circuit, e.g. flip-flop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/04—Partial updating of the display screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0428—Gradation resolution change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Abstract

메모리부에 데이터를 기입할 때의 화소 전위의 영향을 배제하여, 화소 회로를 구성하는 트랜지스터의 특성 변동에 대해 큰 마진을 갖게 하는 것이 가능한 액정 표시 및 이것을 이용한 휴대 단말기이다. 메모리 회로(25)를 갖는 화소 회로에서, 신호선(16-i)으로부터 데이터 기입용 스위치(24)를 통해 메모리 회로(25)에 화상 데이터를 기입하는 경로와, 메모리 회로(25)에 유지되어 있는 화상 데이터를 액정 셀부에 데이터 판독용 스위치(27)를 통해 판독하는 경로를 별도로 함과 함께, 화상 데이터의 판독 시에 데이터 판독용 버퍼(26)를 통해 판독하도록 하고, 메모리부에 화상 데이터를 기입할 때에, 메모리 회로(25) 내의 유지 데이터가 화소 전위의 영향을 받지 않도록 하였기 때문에, 화소 회로를 구성하는 트랜지스터의 특성 변동에 대해 큰 마진을 갖게 하는 것이 가능해져서, 트랜지스터의 특성 변동에 의한 화질의 변동을 없앨 수 있다.
판독용 버퍼, 메모리부, 트랜지스터, 파셜 표시 모드, 액정 표시 장치

Description

액정 표시 장치 및 이것을 이용한 휴대 단말 장치{LIQUID CRYSTAL DISPLAY DEVICE AND PORTABLE TERMINAL DEVICE COMPRISING IT}
본 발명은 액정 표시 장치 및 이것을 이용한 휴대 단말 장치에 관한 것으로, 특히 화소마다 메모리부를 갖는 액정 표시 장치 및 이것을 출력 표시부로서 이용한 휴대 단말 장치에 관한 것이다.
액정 표시 장치는 전계의 유무에 따라 액정의 분자 배열 형태를 바꿔서, 빛의 투과/차단의 제어를 행함으로써 화상 표시를 행하는 것으로, 원리적으로는 구동하기 위한 전력을 그다지 필요로 하지 않아, 소비 전력을 적게 사용하는 저소비 전력의 표시 디바이스인 것이므로, 특히 배터리를 주 전원으로 하는 휴대 전화기나 PDA(Persnal Digital Assistants) 등의 휴대 단말 장치의 출력 표시부로서 널리 이용되고 있다.
이러한 종류의 용도의 액정 표시 장치에서는 일회의 충전으로 배터리를 장시간 사용할 수 있도록 하기 위해서, 구동 전압의 저전압화나 구동 주파수의 저주파수화에 의해 저소비 전력화가 진행되고 있다. 또한, 한층 더 저소비 전력화를 가능하게 하기 위한 화소 구조로서, 1 화소마다 메모리부를 갖는 구조를 채용한 액정 표시 장치도 알려져 있다(특개평9-212140호 공보 등 참조).
이와 같이, 화소마다 메모리부를 갖는 화소 구조를 채용한 액정 표시 장치에서는 정지 화상에 대해서, 화상 데이터를 각 화소의 메모리부에 한번 기입해버리면, 그 후에는 그 화소의 메모리부에 유지되어 있는 화상 데이터로 그 화소의 표시 구동을 반복하여 행하면 되는 것이기 때문에, 그 때마다 신호선을 충방전으로 구동시킬 필요가 없어서, 이론상으로는 극성 반전을 위해 필요한 전력을 소비하는 것뿐이므로, 소비 전력을 한층 더 저감하는 것이 가능해진다.
상기 구성의 액정 표시 장치에서는 종래, 신호선으로부터 각 화소의 메모리부로의 화상 데이터의 기입과, 각 화소에서 메모리부로부터 액정 셀부로의 화상 데이터의 판독을 동일한 경로에서 행하는 구성이 채용되고 있었다. 그 때문에, 메모리부에 화상 데이터를 기입할 때에, 기입 라인에 액정 셀부가 연결되고 있어, 그 화소 용량을 차지하게 되는 것이기 때문에, 액정 셀부의 전위(이하, 화소 전위라 함)가 불안정해져서 기입 동작에 영향을 미치게 되고, 그 결과 화소 회로를 구성하는 트랜지스터의 특성에 의해서는 메모리부내의 유지 데이터가 화소 전위에 의해 재기입되는 사태가 발생하여, 트랜지스터의 특성 변동에 의한 화질의 변동이 크다는 과제가 있었다.
본 발명은 상기 과제를 감안하여 이루어진 것으로, 그 목적은 메모리부에 데이터를 기입할 때의 화소 전위의 영향을 배제하고, 화소 회로를 구성하는 트랜지스터의 특성 변동에 대하여 큰 마진을 갖게 하는 것이 가능한 액정 표시 장치 및 이것을 이용한 휴대 단말 장치를 제공하는 것에 있다.
<발명의 개시>
본 발명에 따른 액정 표시 장치, 또는 이것을 출력 표시부로서 이용한 휴대 단말 장치에 있어서, 신호선으로부터 메모리부로의 디지털 화상 신호의 기입은 기입용 스위치를 통해 행해지는 한편, 메모리부로부터 액정 셀부로의 디지털 화상 신호의 판독은 판독용 버퍼를 통해 행해진다. 즉, 메모리부로의 디지털 화상 신호의 기입과, 메모리부로부터의 디지털 화상 신호의 판독은 별개의 경로에서 행해진다. 따라서, 메모리부에 디지털 화상 신호를 기입할 때에, 그 기입 동작에 화소 전위의 영향이 미치는 경우는 없다. 또한, 신호선으로부터 직접 액정 셀부에 아날로그 화상 신호를 기입할 때는 메모리부와 액정 셀부 사이에 개재된 판독용 버퍼의 작용에 의해 메모리부로의 기입이 저지된다.
도 1은 본 발명의 일 실시 형태에 따른 액정 표시 장치의 전체 구성의 개략을 도시하는 블록도.
도 2는 i행 i열째의 화소 회로의 구성의 일례를 도시하는 회로도.
도 3은 화소 회로의 제1 회로예를 도시하는 회로도.
도 4는 액정 셀부에의 아날로그 화상 신호 기입 시의 타이밍차트.
도 5는 메모리 회로에의 화상 데이터 기입 시의 타이밍차트.
도 6은 메모리 회로로부터의 화상 데이터 판독 시의 타이밍차트.
도 7은 화소 회로의 제2 회로예를 도시하는 회로도.
도 8은 제1 수직 구동 회로의 구체적인 회로 구성의 일례를 도시하는 블록도.
도 9는 제2 수직 구동 회로의 구체적인 회로 구성의 일례를 도시하는 블록도.
도 10은 화면 전면에의 아날로그 신호 기입 시의 아날로그 신호 표시의 타이밍차트.
도 11은 메모리 데이터 유지 시의 아날로그 신호 표시, 메모리 데이터 표시의 혼재 표시의 타이밍차트.
도 12는 메모리 데이터 기입 시의 아날로그 신호 표시, 메모리 데이터 표시의 혼재 표시의 타이밍차트.
도 13은 본 발명에 따른 휴대 전화기의 구성의 개략을 도시하는 외관도.
도 14는 출력 표시부의 표시예를 도시하는 도면.
<발명을 실시하기 위한 최량의 형태>
이하, 본 발명의 실시 형태에 대하여 도면을 참조하여 상세히 설명하기로 한다. 도 1은 본 발명의 일 실시 형태에 따른 액정 표시 장치의 전체 구성의 개략을 도시하는 블록도이다.
도 1로부터 분명한 바와 같이, 본 실시 형태에 따른 액정 표시 장치는 액정 셀부를 포함한 화소 회로가 행렬 형상으로 배열되어 이루어진 화소부(11)와, 이 화소부(11)의 각 화소 회로를 행 단위로 선택 구동하는 제1, 제2 수직 구동 회로(12, 13)와, 이들 수직 구동 회로(12, 13)에 의해 선택 구동된 행의 화소 회로에 대하여 열 단위로 화상 신호를 공급하는 신호선 구동 회로(14)를 갖는 구성으로 되어 있다. 또, 화소부(11)에는 n행 m열의 화소 배열에 대하여, n개의 주사선(15-1∼15- n) 및 m개의 신호선(16-1∼16-m)이 매트릭스 형상으로 배선되고, 그 교차 부분에 화소 회로가 배치되어 있다.
여기서, 제1, 제2 수직 구동 회로(12, 13) 및 신호선 구동 회로(14)는 화소부(11)가 형성된 기판(이하, 액정 표시 패널이라 함)(17) 상에 일체적으로 형성된 소위, 구동 회로 일체형의 구성으로 되어 있다. 구체적으로는, 제1, 제2 수직 구동 회로(12, 13)는 화소부(11)의 좌우 양측으로 나뉘어 배치되어 있다. 신호선 구동 회로(14)는 화소부(11)의 예를 들면, 상측에 배치되어 있다. 또한, 액정 표시 패널(17) 상의 하측 가장자리에는 패드부(18)가 형성되어 있다.
액정 표시 패널(17)은 각 화소 회로의 스위칭 소자인 예를 들면, 박막 트랜지스터(Thin Film Transistor; TFT)가 형성된 TFT 기판과, 컬러 필터나 대향 전극 등이 형성된 대향 기판이 중첩되고, 이들 기판 사이에 액정이 봉입된 구조로 되어 있다. 그리고, 화소부(11)에서, 제1, 제2 수직 구동 회로(12. 13)에 의한 행 단위로의 각 화소 회로의 TFT의 스위칭 제어와, 신호선 구동 회로(14)로부터 신호선(16-1∼16-m)을 통해 공급된 화상 신호에 기초한 전압 인가에 의해 액정의 배향을 제어하여, 빛의 투과율을 바꿈으로써 화상 표시가 행해진다.
신호선 구동 회로(14)로부터는 신호선(16-1∼16-m)에 대하여 교류화된 아날로그 화상 신호가 출력된다. 여기서, 교류 구동화된 아날로그 화상 신호란, 액정에 동극성의 직류 전압이 계속 인가됨으로써 액정의 비(比) 저항(물질 고유의 저항값) 등이 열화되기 때문에, 이 액정의 열화를 방지하기 위해서 공통 전압(시그널 센터) VCOM을 중심에 둔 주기에서 극성이 반전하는 아날로그 화상 신호인 것을 말 한다.
또한, 교류 구동화된 아날로그 화상 신호에 의한 구동은 아날로그 화상 신호의 극성 반전의 타이밍에 의해, 1F(1F는 1 필드 기간) 반전 구동과 1H(1H는 1 수평 주사 기간) 반전 구동으로 크게 구별된다. 1F 반전 구동은 어떤 극성의 아날로그 화상 신호를 전체 화소에 기입한 후에, 아날로그 화상 신호의 극성을 반전시키는 구동법이다. 한편, 1H 반전 구동은 1 라인(1행)마다 아날로그 화상 신호의 극성을 반전시키고, 이것을 또한 필드마다 반전시키는 구동법이다.
또, 신호선 구동 회로(14)로부터 신호선(16-1∼16-m)에 대하여 출력되는 교류화된 아날로그 화상 신호는 통상 표시를 위한 신호이다. 본 실시 형태에 따른 액정 표시 장치에서는, 이 아날로그 화상 신호 이외에, 신호선 구동 회로(14)로부터 신호선(16-1∼16-m)에 대하여 정지 화상용의 디지털 화상 데이터도 출력되도록 되어 있다.
[화소 회로]
도 2는 i행 i열째의 화소 회로의 구성의 일례를 도시하는 회로도이다. 해당 화소 회로는 액정 셀(21), 유지 용량(22), 화소 선택용 스위치(23), 데이터 기입용 스위치(24), 메모리 회로(25), 데이터 판독용 버퍼(26) 및 데이터 판독용 스위치(27)를 갖는 구성으로 되어 있다.
액정 셀(21) 및 유지 용량(22)은 그 각각의 일단이 공통 접속되어 액정 셀부를 구성하고 있다. 액정 셀(21)의 타단에는 공통 전압 VCOM이 인가되고, 유지 용량(22)의 타단에는 1H(또는 1F)마다 극성이 반전하는 전위 Cs가 인가된다. 화소 선택용 스위치(23)는 그 일단이 신호선(16-i)에, 그 타단이 액정 셀(21) 및 유지 용량(22)의 각각의 일단에 각각 접속되고, 주사선(15-i)을 통해 공급된 주사 신호 GATE에 의해 구동됨으로써, 액정 셀부에 대한 아날로그 화상 신호의 기입을 행한다.
데이터 기입용 스위치(24)는 그 일단이 신호선(16-i)에, 그 타단이 메모리 회로(25)의 입력단에 각각 접속되어 있고, 데이터 기입 제어선(28-i)을 통해 공급된 기입 제어 신호 dwGATE에 의해 구동됨으로써, 메모리 회로(25)에 대한 디지털 화상 데이터의 기입을 행한다. 메모리 회로(25)에 기입된 디지털 화상 데이터(이하, 메모리 데이터라 약칭하는 경우도 있음)는 데이터 판독용 버퍼(26)를 통해 판독된다.
데이터 판독용 스위치(27)는 그 일단이 데이터 판독용 버퍼(26)의 출력단에, 그 타단이 액정 셀(21) 및 유지 용량(22)의 각각의 일단에 각각 접속되어 있고, 데이터 판독 제어선(29-i)을 통해 공급된 데이터 판독 제어 신호 drGATE에 의해 구동됨으로써, 데이터 판독용 버퍼(26)를 통해 메모리 회로(25)로부터 판독된 디지털 화상 데이터의 액정 셀부로의 기입을 행한다. 또, 메모리 회로(25)에는 전원 제어선(30-i)을 통해 전원 전압 VCCMEM이 공급된다.
다음으로, 상기 구성의 화소 회로의 구체적인 회로예에 대하여 설명한다.
(제1 회로예)
도 3은 화소 회로의 제1 회로예를 도시하는 회로도이다. 도 3에서, 화소 회로에는 상술한 주사선(15-i), 데이터 기입 제어선(28-i), 데이터 판독 제어선(29- i) 및 전원 제어선(30-i) 이외에, 액정 셀(21)의 대향 전극의 전위(대향 전위)와 동극성의 전위 Cs를 제공하는 Cs선(31-i), 전위 Cs와 역극성의 전위 XCs를 제공하는 XCs선(32-i), 메모리 회로(25)에 마이너스 전원 전압 VSS를 공급하는 마이너스 전원선(33-i)이 각각 행 단위로 배선되어 있다.
화소 선택용 스위치(23)는 게이트가 주사선(15-i)에, 소스가 신호선(16-i)에, 드레인이 액정 셀(21) 및 유지 용량(22)의 각각의 일단에 각각 접속된 NchTFT(이하, 화소 선택용 TFT라 함)(Qn1)에 의해 구성되어 있다. 데이터 기입용 스위치(24)는 게이트가 데이터 기입 제어선(28-i)에, 소스가 신호선(16-i)에 각각 접속된 NchTFT(이하, 데이터 기입용 TFT라 함)(Qn2)에 의해 구성되어 있다.
메모리 회로(25)는 전원 제어선(30-i)과 마이너스 전원선(33-i)과의 사이에 직렬로 접속되며, 또한 게이트가 공통으로 접속된 PchTFT(Qp1) 및 NchTFT(Qn3)으로 이루어진 제1 인버터와, 마찬가지로 전원 제어선(30-i)과 마이너스 전원선(33-i)과의 사이에 직렬로 접속되며, 또한 게이트가 공통으로 접속된 PchTFT(Qp2) 및 NchTFT(Qn4)로 이루어진 제2 인버터로 이루어지고, 한쪽 인버터의 입력 노드 N1이 다른 쪽 인버터의 출력 노드 N2에, 다른 쪽 인버터의 입력 노드 N3이 한쪽 인버터의 출력 노드 N4에 각각 접속된 SRAM 구성으로 되어 있다. 그리고, 입력 노드 N1이 TFT(Qn2)의 드레인에 접속되어 있다.
데이터 판독용 버퍼(26)는 게이트가 메모리 회로(25)의 한쪽 출력 노드 N2에 접속되고 소스가 Cs선(31-i)에 각각 접속된 NchTFT(Qn5)와, 게이트가 메모리 회로(25)의 다른 쪽 출력 노드 N4에 접속되고 소스가 XCs선(32-i)에 각각 접속된 NchTFT(이하, 데이터 판독용 TFT라 함)(Qn6)으로 이루어지며, 양 트랜지스터(Qn5, Qn6)의 각각의 드레인이 공통으로 접속된 구성으로 되어 있다.
데이터 판독용 스위치(27)는 게이트가 데이터 판독 제어선(29-i)에, 소스가 트랜지스터(Qn5, Qn6)의 드레인 공통 접속점에, 드레인이 액정 셀(21) 및 유지 용량(22)의 각각의 일단에 각각 접속된 NchTFT(이하, 데이터 판독용 TFT라 함)(Qn7)에 의해 구성되어 있다.
이상에 의해, 화소 회로 각각은 9개의 트랜지스터(즉, TFT(Qp1, Qp2) 및 TFT(Qn1∼Qn7))와, 8개의 배선(즉, 주사선(15-i), 신호선(16-i), 데이터 기입 제어선(28-i), 데이터 판독 제어선(29-i), 전원 제어선(30-i), Cs선(31-i), XCs선(32-i) 및 마이너스 전원선(33-i))을 갖는 구성으로 된다.
다음으로, 상기 구성의 제1 회로예에 따른 화소 회로의 회로 동작에 관하여 도 4∼도 6의 타이밍차트를 이용하여 설명하기로 한다. 도 4는 액정 셀부에의 아날로그 화상 신호의 기입 시의 타이밍차트이다. 도 5는 메모리 회로(25)에의 디지털 화상 데이터의 기입 시의 타이밍차트이다. 도 6은 메모리 회로(25)로부터의 디지털 화상 데이터의 판독 시의 타이밍차트이다.
먼저, 아날로그 화상 신호의 기입 시의 동작에 대하여 도 4의 타이밍차트를 이용하여 설명하기로 한다. 이 기입 시에는 주사 신호 GATE를 고 레벨(VDD 레벨)로 한다. 이것에 의해, 화소 선택용 TFT(Qn1)이 온 상태로 되고, 신호선 구동 회로(14)(도 1을 참조)로부터 신호선(16-i)을 통해 공급된 아날로그 화상 신호가 화소 선택용 TFT(Qn1)을 통해 액정 셀(21) 및 유지 용량(22)으로 이루어진 액정 셀부 에 기입된다.
이 때, 데이터 판독 제어 신호 drGATE 및 데이터 기입 제어 신호 dwGATE를 모두 저 레벨(VSS 레벨)로 하고, 데이터 판독용 TFT(Qn7) 및 데이터 기입용 TFT(Qn2)를 함께 오프 상태로 한다. 이것에 의해, 메모리 회로(25)에 대한 화상 데이터의 기입, 메모리 회로(25)로부터의 화상 데이터의 판독은 행해지지 않는다. 플러스 전원 전압 VCCMEM에 대해서는 VDD 레벨로 한다.
계속해서, 디지털 화상 데이터의 기입 시의 동작에 대하여 도 5의 타이밍차트를 이용하여 설명하기로 한다. 이 기입 시에는 주사 신호 GATE를 저 레벨(VSS 레벨)로 하여, 화소 선택용 TFT(Qn1)을 오프 상태로 한다. 그리고, 통상의 화소 선택의 타이밍에서, 데이터 기입 제어 신호 dwGATE를 고 레벨(VDD 레벨)로 한다. 이것에 의해, 데이터 기입용 TFT(Qn2)가 온 상태로 되어, 신호선 구동 회로(14)로부터 신호선(16-i)을 통해 공급된 디지털 화상 데이터가 데이터 기입용 TFT(Qn2)를 통해 메모리 회로(25)에 기입된다. 이 디지털 화상 데이터는 정지 화상용의 화상 데이터로, 예를 들면 1 비트의 신호이다.
이 데이터 기입 시에, 메모리 회로(SRAM)(25)의 전원 제어선(30-i)의 플러스 전원 전압 VCCMEM을 패널내 회로 구동 전압인 VDD 레벨로부터 신호선(16-i)의 전위인 VCC 레벨로 한번 내리고, 메모리 회로(25)로의 데이터 기입 후에 다시 VDD 레벨로 올리는 시퀀스를 채용하도록 하고 있다. 이 시퀀스를 채용함으로써, 메모리 유지 전위를 VDD 레벨로 할 수 있기 때문에, 메모리 회로(25)에서의 데이터 유지 시에 대향 전위에 의한 변동 등에 대하여 높은 마진을 가질 수 있다.
이 시퀀스에 대하여 보다 상세히 설명하면, 신호선(16-i)으로부터 공급된 화상 데이터의 진폭(VSS-VCC)이 예를 들면, 0V-3V라고 하였을 때, 메모리 회로(25)에서, 화상 데이터를 그 진폭, 즉 VSS=0V, VCCMEM=3V로 유지한 경우에, 대향 전위가 흔들리면 유지되어 있는 데이터의 극성이 반전한다. 그에 따라, 메모리 회로(25)에서, 기입하는 데이터의 진폭보다도 큰 진폭, 예를 들면 0V-7V(VDD 레벨)로 유지하면, 데이터 유지 시에 대향 전위에 의한 변동 등에 대하여 높은 마진을 가질 수 있다.
단, 메모리 회로(25)의 플러스 전원 전압 VCCMEM이 VDD 레벨(7V) 이라고 하면, 메모리 회로(25)를 구성하는 TFT의 임계값 전압을 Vth로 한 경우, 7V-Vth 이상의 진폭의 화상 데이터가 아니면 메모리 회로(25)에 기입할 수 없게 된다. 따라서, 0-3V의 화상 데이터를 기입할 때에, 플러스 전원 전압 VCCMEM을 VDD 레벨(7V)로부터 VCC 레벨(3V)로 한번 내림으로써, VSS=0V, VCCMEM=3V의 메모리 회로(25)에 대하여 0-3V의 화상 데이터가 입력되기 때문에, 그 순간에 화상 데이터를 기입할 수 있게 된다.
화상 데이터를 기입한 후에는 플러스 전원 전압 VCCMEM을 VDD 레벨로 복귀함으로써, 기입한 화상 데이터의 진폭이 VSS-VCC로부터 VSS-VDD로 레벨 시프트된다. 즉, 메모리 회로(25)의 유지 전위가 VDD 레벨로 되기 때문에, 대향 전위에 의한 흔들림 등에 대하여 높은 마진을 갖게 할 수 있는 것이다.
메모리 회로(25)에 디지털 화상 데이터를 기입하면, 다음 1H 기간에서 데이터 판독 제어 신호 drGATE를 고 레벨로 함으로써, 데이터 판독용 TFT(Qn7)을 온 상 태로 한다. 이것에 의해, 메모리 회로(25)로부터 데이터 판독용 버퍼(Qn5, Qn6)(26)를 통해 화상 데이터가 판독되고, 데이터 판독용 TFT(Qn7)을 통해 액정 셀부에 화소 전위로서 기입된다.
여기서, 데이터 판독용 TFT(Qn7)의 작용에 대하여 설명하기로 한다. 데이터 판독용 TFT(Qn7)은 온 상태로 됨으로써, 메모리 회로(25)에 유지되어 있는 화상 데이터를 데이터 판독용 버퍼(26)를 통해 판독한다. 이 때, 메모리 회로(25)에는 화상 데이터가 하이(H) 레벨, 로우(L) 레벨 중 어느 하나로 유지되어 있다.
이 때문에, 데이터 판독용 버퍼(Qn5, Qn6)(26)는 메모리 회로(25)로부터 판독한 화상 데이터를 1H(또는 1F)마다 극성이 반전하는 전위 Cs, XCs 중 어느 하나의 전위로 변환하고, 이 일정 전위를 데이터 판독용 TFT(Qn7)을 통해 액정 셀부에 화소 전위로서 기입한다. 이것에 의해, 1H 반전(또는, 1F 반전)의 타이밍에 대응 가능해진다. 데이터 기입 종료 후에는 데이터 판독용 TFT(Qn7)은 오프 상태로 됨으로써, 데이터 판독용 버퍼(26)의 출력단과 액정 셀부와의 사이를 오픈 상태(고 임피던스 상태)로 한다.
이상의 시퀀스를 채용함으로써, 1 화면 내에서 예를 들면, 26만색(6 bit)의 아날로그 화상 신호의 기입에 의한 표시와, 8색(1 bit)의 메모리 데이터 기입에 의한 표시를 혼재할 수 있다. 따라서, 종래의 아날로그 화상 신호로 8색 부분에 대하여 백색으로 표시하고 있었던 파셜 표시 모드에서, 메모리 데이터에 기초한 8색의 정지 화상 표시가 가능해진다. 또한, 메모리 회로(25)를 가짐으로써, 정지 화상 표시일 때에 그 때마다 신호선(16-1∼16-m)의 충방전을 행할 필요가 없기 때문 에, 저소비 전력화가 가능하게 된다.
그런데, 통상, 아날로그 화상 신호를 액정 셀부에 기입한 이후에는 화소 선택용 TFT(Qn1)이 오프 상태에 있기 때문에, 공통 전압 VCOM이 1H(또는 1F)마다 극성이 반전하면, 그것에 수반하여 화소 전위도 변동하게 된다. 한편, 메모리 회로(25)에 유지되어 있는 디지털 화상 데이터(메모리 데이터)를 액정 셀부에 기입하는 경우에, 데이터 판독용 TFT(Qn7)이 없는 것으로 하면, 액정 셀부의 액정 셀(21) 및 유지 용량(22)의 각각의 일단과 전위 Cs, XCs와의 사이가 로우 임피던스로 접속되는 것으로 된다.
따라서, 메모리 데이터에 의한 표시 시에, 공통 전압 VCOM이 1H(또는 1F)마다 극성이 반전하여도, 아날로그 화상 신호를 기입했을 때와 같이 화소 전위가 변동하지 않게 된다. 이러한 경우는 시그널 센터로 되는 공통 전압 VCOM이 아날로그 화상 신호에 의한 표시 시와 메모리 데이터에 의한 표시 시에서 어긋나버리는 것을 의미한다.
이것에 대하여, 본 회로예와 같이, 데이터 판독용 TFT(Qn7)을 설치하고, 메모리 데이터를 액정 셀부에 기입한 이후에는 데이터 판독용 TFT(Qn7)을 오프 상태로 함으로써, 액정 셀부와 전위 Cs, XCs 사이가 고 임피던스 상태로 되기 때문에, 메모리 데이터에 의한 표시 시에도 아날로그 화상 신호에 의한 표시 시의 경우와 마찬가지로, 공통 전압 VCOM의 극성 반전에 동기하여 화소 전위가 변동하게 된다. 그 결과, 아날로그 화상 신호에 의한 표시 시와 메모리 데이터에 의한 표시 시에서 공통 전압 VCOM의 어긋남을 없앨 수 있다.
상술한 바와 같이, 메모리 회로(25)를 갖는 화소 회로에서, 메모리 회로(25)에 신호선(16-i)으로부터 화상 데이터를 기입한 경로와, 메모리 회로(25)로부터 액정 셀부에 화상 데이터를 판독한 경로를 별도로 함과 함께, 데이터 판독 시에 데이터 판독용 버퍼(26)를 통해 메모리 데이터를 판독하도록 함으로써, 메모리 회로(25) 내의 데이터에 대한 화소 전위의 영향을 배제할 수 있고, 그 영향을 받아 메모리 데이터가 재기입되는 것을 피할 수 있기 때문에, 화소 회로를 구성하는 TFT에 대하여 큰 마진을 갖게 할 수 있다.
또, 제1 회로예에 따른 화소 회로에서는, 1개의 화소 회로가 1개의 메모리 회로(25)를 가짐과 함께, 아날로그 화상 신호에 의한 화상과 메모리 데이터에 의한 화상과의 혼재 표시를 행하는 구성의 경우를 예로 들러 설명하였으나, 1개의 화소를 n개의 영역으로 분할하고, 각 영역마다 메모리 회로를 갖고 n 비트에 의한 다계조 표시를 행하는 구성으로 하는 것도 가능하다. 단, 제1 회로예에 따른 화소 회로, 즉 9개의 트랜지스터, 8 배선의 화소 회로를 그대로 n 비트분 이용하면, 특히 트랜지스터 수가 많기 때문에 회로 규모가 방대한 것으로 된다. 그 대책으로서 생각할 수 있는 것이 이하에 설명하는 제2 회로예이다.
(제2 회로예)
도 7은 화소 회로의 제2 회로예를 도시하는 회로도이다. 본 회로예는 상술한 바와 같이, n 비트분의 메모리 회로를 갖는 화소 회로에서의 1 비트분의 구성만을 도시하고 있다. 이 제2 회로예에 따른 화소 회로에서는 제1 회로예에 따른 화소 회로의 경우와 같이, 아날로그 화상 신호에 의한 화상과 메모리 데이터에 의한 화상과의 혼재 표시를 행하는 것이 아니라, 메모리 데이터만에 의한 화상 표시를 행하는 구성을 채용하도록 한다. 따라서, 아날로그 화상 신호를 기입하기 위한 화소 선택용 TFT(Qn1)이 불필요해진다. 또한, 전술한 데이터 판독용 TFT(Qn7)의 작용으로부터 분명한 바와 같이, 공통 전압 VCOM의 정합을 취하기 위한 데이터 판독용 TFT(Qn7)에 대해서도 생략할 수 있다.
즉, 도 3의 화소 회로와 도 7의 화소 회로와의 대비로부터 분명한 바와 같이, 1 비트에 대하여 2개의 트랜지스터와 2개의 배선을 생략할 수 있다. 따라서, n 비트분의 메모리 회로를 갖는 화소 회로를 생각하면, 도 3의 화소 회로를 이용하는 경우에는 8×n개의 트랜지스터가 필요하게 되는 것에 대하여, 도 7의 화소 회로를 이용하는 경우에는 6×n개의 트랜지스터로 끝나기 때문에, 화소 회로의 회로 규모를 크게 축소화할 수 있다.
[수직 구동계]
화소부(11)의 각 화소(화소 회로)를 행 단위로 선택 구동하는 수직 구동계는 도 1로부터 분명한 바와 같이, 제1 수직 구동 회로(12)와 제2 수직 구동 회로(13)로 나뉘어져 있다. 그리고, 이들 수직 구동 회로(12, 13)는 도 2의 화소 회로가 갖는 4개의 배선, 즉 주사선(15-i), 데이터 기입 제어선(28-i), 데이터 판독 제어선(29-i) 및 전원 제어선(30-i)의 구동을 2개씩 담당하고 있다. 구체적으로는, 제1 수직 구동 회로(12)가 주사선(15-i) 및 데이터 판독 제어선(29-i)의 구동을 담당하고, 제2 수직 구동 회로(13)가 데이터 기입 제어선(28-i) 및 전원 제어선(30-i)의 구동을 담당하고 있다. 이하에, 제1 수직 구동 회로(12) 및 제2 수직 구동 회로(13)의 구체적인 회로 구성에 대하여 설명하기로 한다.
(제1 수직 구동 회로(12))
도 8은 제1 수직 구동 회로(12)의 구체적인 회로 구성의 일례를 도시하는 블록도이다. 여기서는 도면의 간략화를 위해, i행째 및 i+1행째의 회로 부분의 구성을 도시하고 있지만, 이하에서는 i행째의 회로 부분 12-i만을 예로 들어 그 회로 구성에 대하여 설명하는 것으로 한다.
먼저, D형 플립 플롭(D-FF)(41)이 각 행에 대응하여 1개씩 배치되고, 이들 각 행의 D-FF(41)가 서로 종속 접속됨으로써, 서로 역상의 클럭 CLK, XCLK에 동기하여 앞단으로부터의 전송 펄스를 다음단으로 전송하는 시프트 레지스터를 구성하고 있다. D-FF(41)에 입력된 전송 전의 펄스와 D-FF(41)로부터 출력된 전송 후의 펄스는 NAND 게이트(42)에 2 입력으로서 공급된다.
NAND 게이트(42)의 출력은 인버터(43)에서 반전되어 NAND 게이트(44)의 한쪽 입력으로 된다. NAND 게이트(44)의 다른 쪽 입력으로서는 각 행에 대하여 공통으로 공급된 인에이블 신호 ENB가 공급된다. NAND 게이트(44)의 출력은 인버터(45)에서 반전되어 NAND 게이트(46)의 한쪽 입력으로 된다. NAND 게이트(46)의 다른 쪽 입력으로서는 각 행에 대하여 공통으로 공급된 메모리 데이터 판독 제어 신호 MEM1이 인버터(47)에서 반전되어 공급된다. NAND 게이트(46)의 출력은 인버터(48)에서 반전된 후, 버퍼(49)를 통해 주사 신호 GATE로서 도 2의 주사선(15-i)에 공급된다.
NAND 게이트(50)는 각 행에 대하여 공통으로 공급된 메모리 데이터 판독 제 어 신호 MEM2와, 다음행(i+1행)의 인버터(45)의 출력을 2 입력으로 하고 있다. NAND 게이트(50)의 출력은 인버터(51)에서 반전되어 NOR 게이트(52)의 한쪽 입력으로 된다. NOR 게이트(52)의 다른 쪽의 입력으로서는 각 행에 대하여 공통으로 공급된 제어 신호(VSS 레벨) dron이 공급된다. NOR 게이트(52)의 출력은 인버터(53)에서 반전된 후, 버퍼(54)를 통해 데이터 판독 제어 신호 drGATE로서, 도 2의 데이터 판독 제어선(29-i)에 공급된다.
(제2 수직 구동 회로(13))
도 9는 제2 수직 구동 회로(13)의 구체적인 회로 구성의 일례를 도시하는 블록도이다. 여기서는 도면의 간략화를 위해, i행째 및 i+1행째의 회로 부분의 구성을 도시하고 있지만, 이하에서는 i행째의 회로 부분 13-i만을 예로 들어 그 회로 구성에 대하여 설명하는 것으로 한다.
먼저, D-FF(61)가 각 행에 대응하여 1개씩 배치되고, 이들 각 행의 D-FF(61)가 서로 종속 접속됨으로써, 서로 역상의 클럭 CLK, XCLK에 동기하여 앞단으로부터의 전송 펄스를 다음단으로 전송하는 시프트 레지스터를 구성하고 있다. D-FF(61)에 입력된 전송 전의 펄스와 D-FF(61)로부터 출력된 전송 후의 펄스는 NAND 게이트(62)에 그 2 입력으로서 공급된다.
NAND 게이트(62)의 출력은 인버터(63)에서 반전되어 NAND 게이트(64, 65) 각각의 한쪽 입력으로 된다. NAND 게이트(64)의 다른 쪽 입력으로서는 각 행에 대하여 공통으로 공급된 인에이블 신호 ENB가 공급된다. NAND 게이트(64)의 출력은 인버터(66)에서 반전되어 NAND 게이트(67)의 한쪽 입력으로 된다. NAND 게이트(65, 67) 각각의 다른 쪽 입력으로서는 각 행에 대하여 공통으로 공급된 메모리 데이터 기입 제어 신호 WE가 공급된다.
NAND 게이트(65)의 출력은 R-S 플립 플롭(68)의 세트(S) 입력으로 됨과 함께, 인버터(69)에서 반전되어 NAND 게이트(70)의 한쪽 입력으로 된다. NAND 게이트(67)의 출력은 NAND 게이트(71)의 한쪽 입력으로 되고, 또한 인버터(72)에서 반전되어 R-S 플립 플롭(68)의 리세트(R) 입력으로 됨과 함께, 버퍼(73)를 통해 데이터 기입 제어 신호 dwGATE로서 도 2의 데이터 기입 제어선(28-i)에 공급된다.
R-S 플립 플롭(68)의 출력은 전원 스위치(74)에 대하여 GND 레벨을 선택하는 선택 신호로서 공급되고, 또한 인버터(75)에서 반전되어 전원 스위치(74)에 대하여 VCC 레벨을 선택하는 선택 신호로서 공급됨과 함께, NAND 게이트(71)의 다른 쪽 입력으로 된다. NAND 게이트(71)의 출력은 NAND 게이트(70)의 다른 쪽 입력으로 된다. NAND 게이트(70)의 출력은 인버터(76)에서 반전된 후, 버퍼(77)를 통해 플러스 전원 전압 VCCMEM으로서 도 2의 전원 제어선(30-i)에 공급된다.
여기서, 버퍼(77)에는 플러스측 전원 전압으로서 VDD 레벨이 제공됨과 함께, 전원 스위치(74)에 의한 전환에 의해 VCC 레벨과 GND(VSS) 레벨이 선택적으로 제공된다. 이것에 의해, 전원 제어선(30-i)에 공급된 플러스 전원 전압 VCCMEM은 VDD 레벨, VCC 레벨 및 GND(VSS) 레벨의 3개의 레벨을 선택적으로 취하는 것으로 된다.
다음으로, 상기 구성의 제1 수직 구동 회로(12) 및 제2 수직 구동 회로(13)의 회로 동작에 관하여, 도 10∼도 12의 타이밍차트를 이용하여 설명하기로 한다.
도 10은 화면 전면(全面)에의 아날로그 신호 기입 시의 아날로그 신호 표시{GATE(i+1)∼GATE(i+5)}의 타이밍차트이다. 도 11은 메모리 데이터 유지 시의 아날로그 신호 표시{∼GATE(i+1), GATE(i+5)∼}와, 메모리 데이터 표시{GATE(i+2)∼GATE(i+4)}의 혼재 표시의 타이밍차트이다. 도 12는 메모리 데이터 기입 시의 아날로그 신호 표시{∼GATE(i+1), GATE(i+5)∼}와, 메모리 데이터 표시{GATE(i+2)∼GATE(i+4)}의 혼재 표시의 타이밍차트이다.
먼저, 도 10의 타이밍차트를 이용하여, 아날로그 신호 기입 시의 동작에 대하여 설명하기로 한다. 메모리 데이터 판독 제어 신호 MEM1, MEM2 및 메모리 데이터 기입 제어 신호 WE를 모두 저 레벨(이하, "L" 레벨이라 기재함)로 함으로써, 제1 수직 구동 회로(12)에서, D-FF(41)가 종속 접속되어 이루어진 시프트 레지스터의 시프트 동작(전송 동작)에 동기하여 주사 신호 GATE가 순차적으로 출력됨과 함께, 데이터 판독 제어 신호 drGATE가 "L" 레벨로 되고, 제2 수직 구동 회로(13)에서, 데이터 기입 제어 신호 dwGATE가 "L" 레벨로 됨과 함께, 플러스 전원 전압 VCCMEM으로서 VDD 레벨이 설정된다.
이것에 의해, 도 2에 도시한 메모리 내장의 화소 회로에서, 데이터 기입용 스위치(24) 및 데이터 판독용 스위치(27)가 모두 오프(폐쇄) 상태로 되기 때문에, 신호선(16-i)으로부터의 메모리 회로(25)에의 화상 데이터의 기입과, 메모리 회로(25)로부터 액정 셀부로의 메모리 데이터의 판독이 행해지지 않고, 주사 신호 GATE에 응답하여 온(개방) 상태로 되는 화소 선택용 스위치(23)를 통해 아날로그 화상 신호만의 액정 셀부에의 기입이 행 단위로 가능해진다.
계속해서, 도 11의 타이밍차트를 이용하여, 메모리 데이터 판독 시의 동작에 대하여 설명하기로 한다. 메모리 데이터 표시를 행하는 수직 주사 기간에서, 메모리 데이터 판독 제어 신호 MEM1을 고 레벨(이하, "H" 레벨이라 기재함)로 하고, 그 상승 타이밍으로부터 1H 후에 메모리 데이터 판독 제어 신호 MEM2를 "H" 레벨로 한다. 그렇게 하면, 제1 수직 구동 회로(12)에서, 메모리 데이터 판독 제어 신호 MEM1에 의해 주사 신호 GATE가 "L" 레벨로 되고, 메모리 데이터 판독 제어 신호 MEM2에 의해 1H 후에 데이터 판독 제어 신호 drGATE가 "H" 레벨이 된다.
데이터 판독 제어 신호 drGATE가 "H" 레벨이 됨으로써, 데이터 판독용 스위치(27)가 온 상태로 되기 때문에, 메모리 회로(25)에 유지되어 있는 데이터(메모리 데이터)가 주사 신호 GATE에 의한 주사 타이밍보다도 1H만큼 지연되어, 데이터 판독용 버퍼(26)를 통해 판독된다. 이 때, 데이터 판독용 스위치(27)의 작용에 의해, 1H(또는 1F)마다 극성이 반전하는 전위 Cs, XCs 중 어느 하나의 전위가 화소 전위로서 액정 셀부에 기입된다. 이 때, 제2 수직 구동 회로(13)에서는 동작 상의 변화는 없다.
여기서, 제1 수직 구동 회로(12)에서는 D-FF(41)가 종속 접속되어 이루어진 시프트 레지스터의 시프트 동작에 동기하여, 화소 회로의 구동이 행해지는 것으로부터, 아날로그 신호 기입 표시 영역과 메모리 데이터 기입 표시 영역과의 경계 주사선을 메모리 데이터 판독 제어 신호 MEM1, MEM2의 타이밍에서 규정할 수 있기 때문에, 아날로그 신호 표시와 메모리 데이터 표시와의 혼재 표시가 가능해진다.
또한, 본 실시 형태에서는, 도 11의 타이밍차트로부터 분명한 바와 같이, i+5행째의 주사 신호 GATE(i+5)의 발생 타이밍과 동일한 타이밍에서 i+4행째의 데 이터 판독 제어 신호 drGATE(i+4)를 발생하도록 하고 있다. 즉, i+5행째의 주사 신호 GATE(i+5)와, i+4행째의 데이터 판독 제어 신호 drGATE(i+4)를 동일한 타이밍에서 "H" 레벨로 하도록 하고 있다.
이러한 타이밍 관계를 설정함으로써, 메모리 데이터 표시의 구동에서, 아날로그 신호 표시일 때의 화소 선택 타이밍, 즉 메모리 회로(25)에의 화상 데이터의 기입 타이밍에 대하여, 1H 이후에 메모리 데이터를 판독하여 액정 셀부에 기입하는 동작이 행해지더라도, 메모리 데이터 표시로부터 아날로그 신호 표시로 전환할 때에, (i+4)행째에 대한 메모리 데이터 표시와, (i+5)행째에 대한 아날로그 신호 표시가 동시에 행해지기 때문에, 메모리 데이터 표시에서의 최후의 1 라인, 즉 i+4행째의 표시를 확실히 행할 수 있게 된다.
마지막으로, 도 12의 타이밍차트를 이용하여, 메모리 데이터 기입 시의 동작에 대하여 설명하기로 한다. 먼저, 디지털 화상 데이터를 메모리 회로(25)에 기입하는 임의의 기간에 메모리 데이터 기입 제어 신호 WE를 "H" 레벨로 한다. 이 메모리 데이터 기입 제어 신호 WE의 타이밍은 임의로 설정 가능한 것이기 때문에, 도 12의 타이밍차트에서는 그 도시를 생략하고 있다.
제2 수직 구동 회로(13)에서, 메모리 데이터 기입 제어 신호 WE가 "H" 레벨로 됨으로써 D-FF(61)가 종속 접속되어 이루어진 시프트 레지스터의 전송 동작에 동기하여 데이터 기입 제어 신호 dwGATE가 순차적으로 출력된다. 이것에 의해, 도 2에 도시한 메모리 내장된 화소 회로에서, 데이터 기입용 스위치(24)가 온 상태로 되기 때문에, 신호선(16-i)으로부터 디지털 화상 데이터가 메모리 회로(25)에 기입 된다.
이 시퀀스에 의해, 메모리 회로(25)에의 화상 데이터의 기입과, 메모리 회로(25)로부터의 화상 데이터의 판독을 1F(1 필드) 기간 내에서 행할 수 있다.
그런데, 메모리 회로(25)에서의 메모리 데이터의 유지 전압은 패널 회로 전원 VDD이다. 그리고, 메모리 회로(25)에의 화상 데이터의 기입 시에는 전술한 제1 회로예에 따른 화소 회로의 동작 설명에서 상술한 바와 같이, 메모리 회로(25)의 플러스 전원 전압 VCCMEM을 VDD 레벨로부터 메모리 데이터 전압인 VCC 레벨로 한번 내리는 제어를 행하도록 하고 있다. 이 때에, 플러스 전원 전압 VCCMEM이 VDD 레벨로부터 VCC 레벨로 천이하는 데 회로 소자의 특성 등의 영향에 의해 시간이 걸리게 된다.
이와 같이, 플러스 전원 전압 VCCMEM이 VDD 레벨로부터 VCC 레벨로 천이하는 데 시간이 걸리면, 전술한 예의 경우에는 플러스 전원 전압 VCCMEM이 7V로부터 3V로 천이하는 도중에 화상 데이터가 메모리 회로(25)에 입력되는 것으로 되고, 그 때의 플러스 전원 전압 VCCMEM이 예를 들면, 5V라고 하면 데이터 부정(不定)으로 되어 메모리 회로(25)(도 3의 회로예에서는, SRAM)에 관통 전류가 흐르게 된다.
이러한 문제점을 미연에 방지하기 위하여, 본 실시 형태에서는 메모리 회로(25)의 플러스 전원 전압 VCCMEM에 대해서, 다음과 같은 제어를 행하도록 하고 있다. 그 제어는 제2 수직 구동 회로(13)에서 행해진다. 이하에, 그 구체적인 제어 시퀀스에 대하여 설명하기로 한다.
도 12의 타이밍차트에 도시한 바와 같이, 화상 데이터의 기입을 명령하는 메 모리 데이터 기입 제어 신호 WE가 "H" 레벨이 되었다면, 제2 수직 구동 회로(13)에서 R-S 플립 플롭(68)의 출력에 응답하여 전원 스위치(74)가 GND(VSS) 레벨을 선택함으로써, 플러스 전원 전압 VCCMEM을 VDD 레벨로부터 VSS 레벨로 한번 떨어뜨린다. 그 후, 인버터(75)의 출력에 응답하여 전원 스위치(74)가 VCC 레벨을 선택함으로써, 플러스 전원 전압 VCCMEM을 VSS 레벨로부터 VCC 레벨로 한다. 이 VCC 레벨로써 화상 데이터를 메모리 회로(25)에 기입한 후, 플러스 전원 전압 VCCMEM을 VDD 레벨로 복귀한다.
이와 같이, 메모리 회로(25)에의 화상 데이터의 기입 시에, 메모리 회로(25)의 플러스 전원 전압 VCCMEM을 VDD 레벨로부터 VCC 레벨보다도 낮은 레벨(본 예에서는, VSS 레벨)로 한번 강제적으로 떨어뜨리고, 그 후에 VCC 레벨로 하도록 함으로써, 플러스 전원 전압 VCCMEM이 VDD 레벨로부터 VCC 레벨로 천이하는 시간을 대폭 단축할 수 있기 때문에, 플러스 전원 전압 VCCMEM이 VCC 레벨로 하강하지 않은 상태에서 화상 데이터가 메모리 회로(25)에 입력되는 것을 피할 수 있다. 그 결과, 데이터 부정으로 될 일이 없기 때문에, 데이터 부정에 수반하는 관통 전류가 흐르는 것을 미연에 방지할 수 있다.
또한, 상술한 기능을 갖는 수직 구동계를 구축하는 경우, 제1 수직 구동 회로(12) 및 제2 수직 구동 회로(13)의 회로예로부터 분명한 바와 같이, 다수의 논리 회로를 이용하여 구성할 필요가 있기 때문에, 회로 소자 수가 증대하여 회로 규모가 매우 대규모로 된다. 한편, 휴대 단말 장치, 예를 들면 휴대 전화기의 출력 표시부로서 액정 표시 장치를 이용하는 경우, 휴대 전화기 본체의 중앙에 출력 표시 부를 배치하는 것이 통상적이다. 한편, 휴대 전화기 본체는 해마다 소형화 경향에 있기 때문에, 액정 표시 장치에서는 화소부(유효 화면)의 주변 영역, 소위 프레임 면적의 축소화가 기대되고 있는 현상이다.
이러한 사정을 감안하여, 본 실시 형태에 따른 액정 표시 장치에서는 도 1로부터 분명한 바와 같이, 수직 구동계를 제1, 제2 수직 구동 회로(12, 13)로 나눔과 함께, 이들 수직 구동 회로(12, 13)를 화소부(11)의 좌우 양측으로 나눠서 레이아웃한 구성을 채용하고 있다. 이것에 의해, 수직 구동계에 대해, 화소부(유효 화면)(11)의 양측에 효율이 좋은 패턴 레이아웃이 가능하게 되기 때문에, 액정 표시 패널(17)의 협액연화가 가능해진다.
특히, 상기한 회로예에서는, 제1 수직 구동 회로(12)가 주사선(15-i) 및 데이터 판독 제어선(29-i)의 구동을 담당하고，제2 수직 구동 회로(13)가 데이터 기입 제어선(28-i) 및 전원 제어선(30-i)의 구동을 담당하는 구성으로 함으로써, 주사선(15-i)을 구동하는 주사 신호 GATE와 데이터 판독 제어선(29-i)을 구동하는 데이터 판독 제어 신호 drGATE, 데이터 기입 제어선(28-i)을 구동하는 데이터 기입 제어 신호 dwGATE와, 전원 제어선(30-i)을 구동하는 전원 전압 VCCMEM이 각각 동작 상의 관련성을 갖는 것이기 때문에, 양 신호 사이에서 회로를 겸용할 수 있어서, 제1, 제2 수직 구동 회로(12, 13)의 각 회로 구성을 보다 간략화할 수 있는 이점이 있다.
도 13은 본 발명에 따른 휴대 단말 장치, 예를 들면 휴대 전화기의 구성의 개략을 도시하는 외관도이다.
본 예에 따른 휴대 전화기는 장치 케이스(81)의 전면측에, 스피커부(82), 출력 표시부(83), 조작부(84) 및 마이크부(85)를 상부측으로부터 순서대로 배치한 구성으로 되어 있다. 이러한 구성의 휴대 전화기에서, 출력 표시부(83)에는 액정 표시 장치가 이용되고, 이 액정 표시 장치로서 전술한 실시 형태에 따른 액정 표시 장치가 이용된다.
이러한 종류의 휴대 전화기에서의 출력 표시부(83)에는 스탠바이 모드 등에서의 표시 기능으로서, 화면의 세로 방향에서의 일부 영역에만 화소 표시를 행하는 파셜 표시 모드가 있다. 일례로서, 스탠바이 모드에서는 도 14에 도시한 바와 같이, 화면의 일부 영역에 배터리 잔량, 수신 감도 혹은 시간 등의 정보가 항상 표시된 상태에 있다. 그리고, 나머지 표시 영역에는 예를 들면, 백(혹은 흑) 표시가 행해진다.
이와 같이, 파셜 표시 기능을 갖는 출력 표시부(83)를 탑재한 휴대 전화기에서, 그 출력 표시부(83)로서 전술한 실시 형태에 따른 액정 표시 장치를 이용하고, 파셜 표시 모드에서는 메모리 데이터 표시를 행하도록 함으로써, 신호선의 충방전이 불필요함에 따라 파셜 표시 모드에서의 저소비 전력화가 가능하기 때문에, 주 전원인 배터리의 일회 충전에서의 사용 시간의 장시간화를 도모할 수 있다.
특히, 화소 회로마다 설치된 메모리 회로에 화상 데이터를 기입할 때의 화소 전위의 영향을 배제하여, 화소 회로를 구성하는 트랜지스터의 특성 변동에 대하여 큰 마진을 갖게 하는 것이 가능하기 때문에, 트랜지스터의 특성 변동에 의한 화질의 변동이 없어서, 고 품질의 화질을 제공할 수 있다.
또한, 수직 구동계를 제1, 제2 수직 구동 회로(12,13)로 나눠서 좌우 양측에 레이아웃함으로써, 액정 표시 패널의 협액연화가 가능해지기 때문에, 정해진 사이즈의 장치 케이스(81)에 본 액정 표시 장치를 탑재한 경우에, 액정 표시 패널의 액연을 좁게할 수 있는 분만큼 유효 화면 사이즈를 크게 설정할 수 있다. 반대로, 유효 화면 사이즈가 정해져 있는 경우에는 액정 표시 패널의 프레임을 좁게할 수 있는 분만큼 장치 케이스(81)의 소형화가 가능해진다.
또, 여기서는 휴대 전화기에 적용한 경우를 예로 들어 설명하였지만, 이것에 한정되는 것이 아니라, 메인/서브 전화기의 서브 전화기나 PDA 등 휴대 단말 장치 전반에 적용 가능하다.
이상 설명한 바와 같이 본 발명에 따르면, 메모리부를 갖는 화소 회로에서, 메모리부에의 디지털 화상 신호의 기입과, 메모리부로부터의 디지털 화상 신호의 판독을 별개의 경로로 행하도록 함으로써, 메모리부에 디지털 화상 신호를 기입할 때에, 그 기입 동작에 화소 전위의 영향이 미칠 일이 없기 때문에, 화소 회로를 구성하는 트랜지스터의 특성 변동에 대하여 큰 마진을 가지는 것이 가능해져, 트랜지스터의 특성 변동에 의한 화질의 변동을 없앨 수 있다.

Claims (18)

  1. 액정 셀부를 포함하는 복수의 화소 회로가 기판 상에 행렬 형상으로 배치되어 이루어지고,
    상기 복수의 화소 회로의 각각은,
    디지털 화상 신호를 유지하는 메모리부와,
    열 단위로 배선된 신호선으로부터 공급되는 디지털 화상 신호를 상기 메모리부에 기입하는 기입용 스위치와,
    상기 메모리부에 유지되어 있는 디지털 화상 신호를 판독하여 상기 액정 셀부에 기입하는 판독용 버퍼
    를 포함하며,
    상기 판독용 버퍼는 상기 메모리부로부터 판독한 디지털 화상 신호를 1 라인(또는 1필드)마다 극성이 반전하는 상기 액정 셀부의 대향 전위에 동기하여, 극성이 반전하는 일정 전위로 변환하여 상기 액정 셀부에 화소 전위로서 공급하는 것을 특징으로 하는 액정 표시 장치.
  2. 제1항에 있어서,
    상기 복수의 화소 회로의 각각은 상기 판독용 버퍼에 의한 상기 메모리로부터 상기 액정 셀부에의 디지털 화상 신호의 기입 종료 후, 상기 판독용 버퍼의 출력단과 상기 액정 셀부와의 사이를 고 임피던스 상태로 하는 판독용 스위치를 갖는 것을 특징으로 하는 액정 표시 장치.
  3. 액정 셀부를 포함하는 복수의 화소 회로가 기판 상에 행렬 형상으로 배치되어 이루어지고,
    상기 복수의 화소 회로의 각각은,
    디지털 화상 신호를 유지하는 메모리부와,
    열 단위로 배선된 신호선으로부터 공급되는 디지털 화상 신호를 상기 메모리부에 기입하는 기입용 스위치와,
    상기 메모리부에 유지되어 있는 디지털 화상 신호를 판독하여 상기 액정 셀부에 기입하는 판독용 버퍼
    를 포함하며,
    상기 복수의 화소 회로의 각각을 행 단위로 선택 구동하는 수직 구동 수단을 포함하고,
    상기 수직 구동 수단은 상기 복수의 화소 회로의 각각에 행 단위로 배선된 복수의 배선의 구동을 분담하여 행하는 제1, 제2 구동 수단으로 이루어지고, 이들 제1, 제2 구동 수단이 상기 화소부의 양측에 배치되어 있는 것을 특징으로 하는 액정 표시 장치.
  4. 제3항에 있어서,
    상기 복수의 화소 회로의 각각은,
    상기 신호선으로부터 공급된 아날로그 화상 신호를 수직 주사에 동기하여, 상기 액정 셀부에 기입하는 화소 선택용 스위치와,
    상기 판독용 버퍼에 의한 상기 메모리로부터 상기 액정 셀부에의 디지털 화상 신호의 기입을 종료한 이후, 상기 판독용 버퍼의 출력단과 상기 액정 셀부와의 사이를 고 임피던스 상태로 하는 판독용 스위치를 갖는 것을 특징으로 하는 액정 표시 장치.
  5. 제4항에 있어서,
    상기 복수의 배선은 상기 화소 선택용 스위치에 그 구동 신호를 공급하는 주사선, 상기 기입용 스위치에 그 구동 신호를 공급하는 기입 제어선, 상기 판독용 스위치에 그 구동 신호를 공급하는 판독 제어선 및 상기 메모리 회로에 공급하는 전원 전압을 제어하는 전원 제어선이고,
    상기 제1 구동 수단은 상기 주사선과 상기 판독 제어선과의 구동을 담당하고,
    상기 제2 구동 수단은 상기 기입 제어선과 상기 전원 제어선과의 구동을 담당하는 것을 특징으로 하는 액정 표시 장치.
  6. 제5항에 있어서,
    상기 제1 구동 수단은 상기 메모리 회로로부터 판독한 디지털 화상 신호에 기초하는 제1 표시 모드로부터 상기 아날로그 화상 신호에 기초한 제2 표시 모드로 전환할 때, 상기 제1 표시 모드에서의 최종 행의 화소 회로에서의 상기 판독용 스위치의 구동 타이밍을 상기 제2 표시 모드에서의 최초의 행의 화소 회로에서의 상기 화소 선택용 스위치의 구동 타이밍과 동일한 타이밍으로 설정하는 것을 특징으로 하는 액정 표시 장치.
  7. 제5항에 있어서,
    상기 제2 구동 수단은 상기 메모리 회로에 대하여 상기 화소 회로에서 사용하는 회로 전원 전압을 유지 전압으로서 공급하는 것을 특징으로 하는 액정 표시 장치.
  8. 제7항에 있어서,
    상기 제2 구동 수단은 상기 전원 제어선을 통해 상기 메모리 회로에 공급하는 전원 전압을 상기 메모리 회로에의 상기 디지털 화상 신호의 기입 시에 상기 회로 전원 전압으로부터 상기 신호선의 전위로 한번 내리고, 기입 종료 후에 상기 회로 전원 전압으로 복귀하는 것을 특징으로 하는 액정 표시 장치.
  9. 제8항에 있어서,
    상기 제2 구동 수단은 상기 전원 제어선을 통해 상기 메모리 회로에 공급하는 전원 전압을 상기 메모리 회로에의 상기 디지털 화상 신호의 기입 시에, 먼저 상기 신호선의 전위보다도 낮은 전위로 내리고, 그 후에 상기 신호선의 전위로 설정하는 것을 특징으로 하는 액정 표시 장치.
  10. 화면의 일부 영역에만 화상 표시를 행하는 파셜 표시 모드를 갖는 출력 표시부를 포함하는 휴대 단말 장치로서,
    상기 출력 표시부로서,
    액정 셀부와, 디지털 화상 신호를 유지하는 메모리부와, 열 단위로 배선된 신호선으로부터 공급된 디지털 화상 신호를 상기 메모리부에 기입하는 기입용 스위치와, 상기 메모리부에 유지되어 있는 디지털 화상 신호를 판독하여 상기 액정 셀부에 기입하는 판독용 버퍼를 갖는 복수의 화소 회로가 기판 상에 행렬 형상으로 배열되어 이루어진 액정 표시 장치를 이용하고,
    상기 판독용 버퍼는 상기 메모리부로부터 판독한 디지털 화상 신호를 1 라인(또는 1필드)마다 극성이 반전하는 상기 액정 셀부의 대향 전위에 동기하여, 극성이 반전하는 일정 전위로 변환하여 상기 액정 셀부에 화소 전위로서 공급하는 것을 특징으로 하는 휴대 단말 장치.
  11. 제10항에 있어서,
    상기 복수의 화소 회로의 각각은 상기 판독용 버퍼에 의한 상기 메모리로부터 상기 액정 셀부에의 디지털 화상 신호의 기입 종료 후, 상기 판독용 버퍼의 출력단과 상기 액정 셀부와의 사이를 고 임피던스 상태로 하는 판독용 스위치를 갖는 것을 특징으로 하는 휴대 단말 장치.
  12. 화면의 일부 영역에만 화상 표시를 행하는 파셜 표시 모드를 갖는 출력 표시부를 포함하는 휴대 단말 장치로서,
    상기 출력 표시부로서,
    액정 셀부와, 디지털 화상 신호를 유지하는 메모리부와, 열 단위로 배선된 신호선으로부터 공급된 디지털 화상 신호를 상기 메모리부에 기입하는 기입용 스위치와, 상기 메모리부에 유지되어 있는 디지털 화상 신호를 판독하여 상기 액정 셀부에 기입하는 판독용 버퍼를 갖는 복수의 화소 회로가 기판 상에 행렬 형상으로 배열되어 이루어진 액정 표시 장치를 이용하고,
    상기 액정 표시 장치는 상기 복수의 화소 회로의 각각을 행 단위로 선택 구동하는 수직 구동 수단을 포함하고,
    상기 수직 구동 수단은 상기 복수의 화소 회로의 각각에 행 단위로 배선된 복수의 배선의 구동을 분담하여 행하는 제1, 제2 구동 수단으로 이루어지며, 이들 제1, 제2 구동 수단이 상기 화소부의 양측에 배치되어 있는 것을 특징으로 하는 휴대 단말 장치.
  13. 제12항에 있어서,
    상기 복수의 화소 회로의 각각은,
    상기 신호선으로부터 공급된 아날로그 화상 신호를 수직 주사에 동기하여, 상기 액정 셀부에 기입하는 화소 선택용 스위치와,
    상기 판독용 버퍼에 의한 상기 메모리로부터 상기 액정 셀부에의 디지털 화상 신호의 기입을 종료한 이후, 상기 판독용 버퍼의 출력단과 상기 액정 셀부와의 사이를 고 임피던스 상태로 하는 판독용 스위치를 갖는 것을 특징으로 하는 휴대 단말 장치.
  14. 제13항에 있어서,
    상기 복수의 배선은 상기 화소 선택용 스위치에 그 구동 신호를 공급하는 주사선, 상기 기입용 스위치에 그 구동 신호를 공급하는 기입 제어선, 상기 판독용 스위치에 그 구동 신호를 공급하는 판독 제어선 및 상기 메모리 회로에 공급하는 전원 전압을 제어하는 전원 제어선이고,
    상기 제1 구동 수단은 상기 주사선과 상기 판독 제어선과의 구동을 담당하고,
    상기 제2 구동 수단은 상기 기입 제어선과 상기 전원 제어선과의 구동을 담당하는 것을 특징으로 하는 휴대 단말 장치.
  15. 제14항에 있어서,
    상기 제1 구동 수단은 상기 메모리 회로로부터 판독한 디지털 화상 신호에 기초하는 제1 표시 모드로부터 상기 아날로그 화상 신호에 기초한 제2 표시 모드로 전환할 때, 상기 제1 표시 모드에서의 최종 행의 화소 회로에서의 상기 판독용 스위치의 구동 타이밍을 상기 제2 표시 모드에서의 최초의 행의 화소 회로에서의 상기 화소 선택용 스위치의 구동 타이밍과 동일한 타이밍으로 설정하는 것을 특징으로 하는 휴대 단말 장치.
  16. 제14항에 있어서,
    상기 제2 구동 수단은 상기 메모리 회로에 대하여 상기 화소 회로에서 사용하는 회로 전원 전압을 유지 전압으로서 공급하는 것을 특징으로 하는 휴대 단말 장치.
  17. 제16항에 있어서,
    상기 제2 구동 수단은 상기 전원 제어선을 통해 상기 메모리 회로에 공급하는 전원 전압을 상기 메모리 회로에의 상기 디지털 화상 신호의 기입 시에 상기 회로 전원 전압으로부터 상기 신호선의 전위로 한번 내리고, 기입 종료 후에 상기 회로 전원 전압으로 복귀하는 것을 특징으로 하는 휴대 단말 장치.
  18. 제17항에 있어서,
    상기 제2 구동 수단은 상기 전원 제어선을 통해 상기 메모리 회로에 공급하는 전원 전압을 상기 메모리 회로에의 상기 디지털 화상 신호의 기입 시에, 먼저 상기 신호선의 전위보다도 낮은 전위로 내리고, 그 후에 상기 신호선의 전위로 설정하는 것을 특징으로 하는 휴대 단말 장치.
KR1020037008119A 2001-10-19 2002-10-07 액정 표시 장치 및 이것을 이용한 휴대 단말 장치 KR100880318B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001322218A JP3603832B2 (ja) 2001-10-19 2001-10-19 液晶表示装置およびこれを用いた携帯端末装置
JPJP-P-2001-00322218 2001-10-19
PCT/JP2002/010410 WO2003036604A1 (fr) 2001-10-19 2002-10-07 Affichage a cristaux liquides et dispositif terminal portatif l'utilisant

Publications (2)

Publication Number Publication Date
KR20040044177A KR20040044177A (ko) 2004-05-27
KR100880318B1 true KR100880318B1 (ko) 2009-01-28

Family

ID=19139298

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037008119A KR100880318B1 (ko) 2001-10-19 2002-10-07 액정 표시 장치 및 이것을 이용한 휴대 단말 장치

Country Status (7)

Country Link
US (3) US7123229B2 (ko)
EP (1) EP1437707B1 (ko)
JP (1) JP3603832B2 (ko)
KR (1) KR100880318B1 (ko)
CN (1) CN100350449C (ko)
TW (1) TWI252457B (ko)
WO (1) WO2003036604A1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100585105B1 (ko) * 2003-11-05 2006-06-01 삼성전자주식회사 메모리 갱신 동작 전류를 감소시킬 수 있는 타이밍컨트롤러, 이를 구비하는 ｌｃｄ 드라이버 및 디스플레이데이터 출력방법
CN101320754A (zh) * 2004-09-17 2008-12-10 日本电气株式会社 半导体器件
JP2006285118A (ja) * 2005-04-05 2006-10-19 Hitachi Displays Ltd 表示装置
TWI421852B (zh) * 2011-06-13 2014-01-01 Univ Nat Chiao Tung 類比型畫素儲存電路
JP5122748B2 (ja) * 2006-02-03 2013-01-16 株式会社ジャパンディスプレイイースト 液晶表示装置
TWI391890B (zh) * 2006-10-11 2013-04-01 Japan Display West Inc 顯示裝置
US8064028B2 (en) 2007-03-16 2011-11-22 Sony Corporation Method for manufacturing electro-optical device wherein an electrostatic protection circuit is shielded by a light-shielding sheet that is separate and apart from the electro-optical device
JP5046226B2 (ja) 2007-04-02 2012-10-10 株式会社ジャパンディスプレイウェスト 画像表示装置
KR100876234B1 (ko) 2007-06-28 2008-12-26 삼성모바일디스플레이주식회사 액정 표시 장치
KR100876235B1 (ko) 2007-06-28 2008-12-26 삼성모바일디스플레이주식회사 액정 표시 장치
TWI363425B (en) * 2008-05-07 2012-05-01 Nat Univ Tsing Hua A memory device, a tunable current driver and an operating method thereof
JP4775408B2 (ja) * 2008-06-03 2011-09-21 ソニー株式会社 表示装置、表示装置における配線のレイアウト方法および電子機器
KR101746198B1 (ko) 2009-09-04 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기
US8368709B2 (en) 2009-09-18 2013-02-05 Nokia Corporation Method and apparatus for displaying one or more pixels
RU2504022C1 (ru) * 2009-10-29 2014-01-10 Шарп Кабусики Кайся Схема пикселя и устройство отображения
TWI416232B (zh) * 2010-02-12 2013-11-21 Au Optronics Corp 半穿透半反射式畫素結構
JP5386441B2 (ja) * 2010-06-24 2014-01-15 株式会社ジャパンディスプレイ 液晶表示装置、液晶表示装置の駆動方法、及び、電子機器
US9886899B2 (en) * 2011-05-17 2018-02-06 Ignis Innovation Inc. Pixel Circuits for AMOLED displays
JP5801734B2 (ja) * 2012-03-01 2015-10-28 株式会社ジャパンディスプレイ 液晶表示装置、液晶表示装置の駆動方法、及び、電子機器
JP6606394B2 (ja) * 2015-10-23 2019-11-13 株式会社ジャパンディスプレイ 液晶表示装置
JP2020154213A (ja) 2019-03-22 2020-09-24 株式会社ジャパンディスプレイ 表示装置及び検出システム
CN110930928B (zh) * 2019-12-13 2021-09-21 京东方科技集团股份有限公司 像素电路、显示面板、显示装置及驱动方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5823091A (ja) * 1981-08-04 1983-02-10 セイコーインスツルメンツ株式会社 画像表示装置
WO2000008625A1 (fr) * 1998-08-04 2000-02-17 Seiko Epson Corporation Dispositif electro-optique et dispositif electronique

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5298816A (en) * 1993-03-30 1994-03-29 Kaplinsky Cecil H Write circuit for CMOS latch and memory systems
US5798746A (en) * 1993-12-27 1998-08-25 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JPH07253765A (ja) * 1994-03-15 1995-10-03 Hitachi Ltd 液晶アクティブマトリクス表示装置
JP3630489B2 (ja) * 1995-02-16 2005-03-16 株式会社東芝 液晶表示装置
US5945972A (en) * 1995-11-30 1999-08-31 Kabushiki Kaisha Toshiba Display device
JP3485229B2 (ja) * 1995-11-30 2004-01-13 株式会社東芝 表示装置
DE69734491T2 (de) * 1996-02-09 2006-06-01 Seiko Epson Corp. Potentialerzeugungsvorrichtung
JP3572473B2 (ja) * 1997-01-30 2004-10-06 株式会社ルネサステクノロジ 液晶表示制御装置
KR100654073B1 (ko) * 1998-02-09 2006-12-07 세이코 엡슨 가부시키가이샤 전기 광학장치 및 그 구동방법, 액정 표시장치 및 그 구동방법, 전기 광학장치의 구동회로 및 전자기기
JP4389284B2 (ja) * 1999-02-01 2009-12-24 ソニー株式会社 ラッチ回路およびこれを搭載した液晶表示装置
JP3661523B2 (ja) 1999-09-29 2005-06-15 セイコーエプソン株式会社 電気光学装置の駆動方法、駆動回路および電気光学装置ならびに電子機器
TW573165B (en) 1999-12-24 2004-01-21 Sanyo Electric Co Display device
JP4537526B2 (ja) * 2000-03-22 2010-09-01 東芝モバイルディスプレイ株式会社 液晶表示装置及びその駆動方法
TW494382B (en) * 2000-03-22 2002-07-11 Toshiba Corp Display apparatus and driving method of display apparatus
US7081875B2 (en) * 2000-09-18 2006-07-25 Sanyo Electric Co., Ltd. Display device and its driving method
TW507192B (en) * 2000-09-18 2002-10-21 Sanyo Electric Co Display device
US7019727B2 (en) * 2000-09-18 2006-03-28 Sanyo Electric Co., Ltd. Display device
JP3723443B2 (ja) 2000-11-17 2005-12-07 三洋電機株式会社 アクティブマトリクス型表示装置
JP3982992B2 (ja) 2000-12-07 2007-09-26 三洋電機株式会社 アクティブマトリクス型表示装置
JP4552069B2 (ja) * 2001-01-04 2010-09-29 株式会社日立製作所 画像表示装置およびその駆動方法
JP3863729B2 (ja) 2001-03-29 2006-12-27 三洋電機株式会社 表示装置
TWI242085B (en) * 2001-03-29 2005-10-21 Sanyo Electric Co Display device
JP3883817B2 (ja) 2001-04-11 2007-02-21 三洋電機株式会社 表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5823091A (ja) * 1981-08-04 1983-02-10 セイコーインスツルメンツ株式会社 画像表示装置
WO2000008625A1 (fr) * 1998-08-04 2000-02-17 Seiko Epson Corporation Dispositif electro-optique et dispositif electronique

Also Published As

Publication number Publication date
US20040066364A1 (en) 2004-04-08
CN1526130A (zh) 2004-09-01
CN100350449C (zh) 2007-11-21
EP1437707A1 (en) 2004-07-14
EP1437707A4 (en) 2009-09-30
WO2003036604A1 (fr) 2003-05-01
KR20040044177A (ko) 2004-05-27
JP2003122331A (ja) 2003-04-25
US7746308B2 (en) 2010-06-29
EP1437707B1 (en) 2015-09-02
US20100220107A1 (en) 2010-09-02
US8456399B2 (en) 2013-06-04
US20060232535A1 (en) 2006-10-19
JP3603832B2 (ja) 2004-12-22
TWI252457B (en) 2006-04-01
US7123229B2 (en) 2006-10-17

Similar Documents

Publication Publication Date Title
KR100880318B1 (ko) 액정 표시 장치 및 이것을 이용한 휴대 단말 장치
KR100516238B1 (ko) 표시 장치
US7098885B2 (en) Display device, drive circuit for the same, and driving method for the same
KR100768117B1 (ko) 표시 장치 및 그 구동 방법
US8294662B2 (en) Electro-optical device, scan line driving circuit, and electronic apparatus
US20050237289A1 (en) Liquid crystal display device having a gray-scale voltage producing circuit
JP2004309669A (ja) アクティブマトリクス型表示装置とその駆動方法
JP2004094058A (ja) 液晶表示装置および液晶表示装置の駆動方法
GB2439353A (en) Liquid crystal display device and method for driving the same
US8605025B2 (en) Liquid crystal display device with decreased power consumption
JP2011085680A (ja) 液晶表示装置、走査線駆動回路および電子機器
JP2004252092A (ja) 表示装置およびその駆動方法
US11145267B2 (en) Liquid crystal display device and driving method therefor
US20090141013A1 (en) Display Device and Drive Method Thereof
JP2004178624A (ja) 双方向信号伝送回路
KR101222948B1 (ko) 쉬프트 레지스터와 이를 이용한 액정표시장치
JP2007094262A (ja) 電気光学装置及び電子機器
JP3661324B2 (ja) 画像表示装置、画像表示方法及び表示駆動装置並びにそれを用いた電子機器
JP3681588B2 (ja) 液晶表示装置
JP3131411B2 (ja) 液晶ディスプレイ装置
JPH07281648A (ja) 液晶ディスプレイ装置
JPH03221989A (ja) マトリクス型ディスプレイ装置及びその駆動方法
JP2009192673A (ja) 論理回路、アドレスデコーダ回路、電気光学装置及び電子機器
JP2003140109A (ja) 液晶表示装置
JPH03208090A (ja) マトリクス型ディスプレイのデータ線駆動回路、及びマトリクス型ディスプレイ装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130110

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150109

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160108

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170106

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180105

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190107

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20200103

Year of fee payment: 12