JPH03208090A - マトリクス型ディスプレイのデータ線駆動回路、及びマトリクス型ディスプレイ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はＴＦＴ液晶ディスプレイのようなアクティブマ
トリクス方式のディスプレイ装置、並びに当該ディスプ
レイ装置のためのデータ線駆動回路に関し、例えば多色
カラー化もしくはモノクロ多階調化に対応するための多
階調液晶ディスプレイ装置に適用して有効な技術に関す
るものである。

〔従来の技術〕

マトリクス型液晶ディスプレイとしてはＴＮ型ディスプ
レイやＴＦＴ型ディスプレイがあるが、前者においては
各表示素子は通常時分割でダイナミック駆動される性質
上、カラー化や高精細化の要求に従って画素数が増える
と、個々の表示素子を駆動するための実効電圧が下がっ
て表示と非表示の素子間でのコントラストが低下して高
品位の表示が不可能になる。これに比べてＴＦＴ型ディ
スプレイは、薄膜トランジスタのスイッチ制御によって
液晶を駆動するための、対向電極間に電荷がスタティッ
クに保持され、画素が高密度化されても所要のコントラ
ストを保ってきめ細かな表示が可能である。尚、ＴＦＴ
液晶ディスプレイについて記載された文献の例としは昭
和６０年１２月２５日オーム社発行の「マイクロコンピ
ュータハンドブック」第４１頁３及び第４１４頁がある
。

ところで、そのようなＴＦＴ型液晶ディスプレイにおけ
る多階調化は、液晶の対向電極間の電圧レベルを選択的
に多値化するような電圧変調によって得ることができる
。

このような電圧変調は液晶駆動回路で得ることができる
。例えば、コモン電極と画素電極との間に液晶を介在さ
せると共に、画素電極に薄膜トランジスタを結合して構
或された単位表示素子を複数個マトリクス配置し，同一
行に配置された薄膜トランジスタのゲート電極のような
選択端子に走査線を結合し、同一列に配置された薄膜ト
ランジスタのドレン電極のような充放電電荷流入端子に
データ線を結合して液晶ディスプレイが構成されるとき
、走査電極には薄膜トランジスタをオン動作させる電圧
が順次行単位で選択的に印加される。

このときデータ線には、走査電極の順次選択タイミング
に同期して駆動電圧が印加される。この駆動電圧が液晶
の対向電極間にスタティックに保持されることになるが
、その印加電圧レベルに応じて液晶の階調度が決定され
る。

従来のデータ線駆動回路は、階調数ｎで正極性側及び負
極性側夫々ｎ種類の駆動電圧を出力可能にされる場合、
それに応じた２ｎ個の駆動用電源端子を持ち、出力端子
毎に夫々の駆動用電源端子を出力端子に選択接続するた
めの２ｎ個のスイッチゲートが介在され、それらスイッ
チゲートを表示データに基づいてスイッチ制御すること
によって所定の階調度に応ずる駆動電圧を選択して出力
するようにされていた。したがって、階調数ｎでｍ本の
データ線を交流的に駆動するには、駆動用電源電圧選択
のためのスイッチゲートが２ｎＸｍ個必要になる。

〔発明が解決しようとする課題〕

しかしながら、データ線毎に階調数に応ずる数のスイッ
チゲートが必要になると、多色カラー化やモノクロ多階
調化の要求に応じて高階調化を進める上で，表示素子即
ちデータ線密度の増大に伴ってそられスイッチゲートの
必要量も著しく増え，液晶ディスプレイ装置の小型化の
要請に充分答えることができなくなってしまうという問
題点のあることが本発明者によって明らかにされた。

本発明の目的は、駆動電圧を選択するためのスイッチゲ
ートの数という点において小型化可能なマトリクス型デ
ィスプレイのデータ線駆動回路を提供することにある。

また本発明の別の目的は、小型化並びに多階調化の要求
を容易に満足することができるアクティブマトリクス型
のディスプレイ装置を提供することにある。

本発明の前記並びにその他の目的と新規な特徴は本明細
書の記述及び添付図面から明らかになるであろう。

〔課題を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記の通りである。

すなわち、ｎ個の駆動用電源端子と，出力端子毎に夫々
の駆動用電源端子を出力端子に選択接続するためのスイ
ッチゲートと、表示データに基づいてそれらスイッチゲ
ートをスイッチ制御して駆動電圧を選択させる選択制御
回路とを含んで，ＴＦＴ型液晶ディスプレイのようなマ
トリクス型ディスプレイのデータ線駆動回路を構成する
とき、前記選択制御回路を、入力表示データに基づくス
イッチ制御論理を制御信号のレベルに基づいて２通りに
選択可能にする。このとき、第１の選択状態は入力表示
データをそのままデコードしたのと等価とされ、第２の
選択状態は入力表示データを反転してデコードしたのと
等価とされるようにするものである。

このデータ線駆動回路などを採用してディスプレイ装置
を構成するとき、前記データ線駆動回路のｎ個の駆動用
電源端子に駆動用電源回路を結合し、当該駆動用電源回
路は、電源電圧を抵抗分圧すると共にｎｉの分圧出力ノ
ードを有する抵抗分圧回路と、最高分圧出力レベルを得
る分圧出力ノード側の抵抗素子に並列接続された第１ス
イッチ素子と、最低分圧出力レベルを得る分圧出力ノー
ド側の抵抗素子に並列接続されていて前記第１スイッチ
素子とは相補的にスイッチ制御される第２スイッチ素子
とを含めるものである。

ＴＦＴ型液晶ディスプレイを利用する場合に、データ線
駆動回路における選択制御回路のスイッチ制御論理を、
駆動用電源回路の抵抗分圧比の切り替えに連動させるに
は、液晶表示素子の駆動電圧をコモン電位に対して交流
化するような制御信号を共通利用するとよい。

〔作　用〕

上記した手段によれば、ｎ個の駆動用電源端子に、例え
ばコモン電位（基準電位）に対する正極性側の駆動用電
源電圧Ｖ　Ｉ　Ｌ−Ｖ　ｎ　Ｌ　（Ｖ　Ｉ　Ｌ＞・・・
＞ＶｎＬ）が印加される場合と、コモン電位に対する負
極性側の駆動用電源電圧ＶＩＲ”ＶｎＲ（ＶＩＲ＞・・
・＞ＶｎＲ）が印加される場合とに応じて、選択制御回
路のスイッチ制御論理が第１の状態，第２の状態に切り
替えられると，駆動電圧の正極性と負極性の何れを問わ
ず同一の表示データに対しては、入力表示データに基づ
いて選択される駆動電圧とコモン電位との電位差は相互
に等しくされる。これにより、ｎ個の駆動用電源端子と
出力端子との間に介在されるｎ個のスイッチゲートを通
して正極性並びに負極性夫々ｎ種類の駆動電圧の中から
選択して合計２ｎ種類の駆動電圧を出力可能にされ、駆
動電圧を選択するためのスイッチゲートの数という点に
おいてマトリクス型ディスプレイのデータ線駆動回路を
小型化することを達或する。

マトリクス型ディスプレイ装置に含まれる前記電源回路
は，上記データ線駆動回路などに２ｎ種類の駆動用電源
電圧を供給する。即ち、前記データ線駆動回路のｎ個の
駆動用電源端子に抵抗分圧回路のｎ個の分圧出力ノード
が結合され、第１スイッチ素子がオン状態そして第２ス
イッチ素子がオフ状態にされると、第１スイッチ素子に
並列接続されている抵抗素子を除いた分圧比に従って相
対的に高レベル側のｎ種類の分圧出力が駆動用電源電圧
としてデータ線駆動回路に与えられる。また、第１スイ
ッチ素子がオフ状態そして第２スイッチ素子がオン状態
にされると、第２スイッチ素子に並列接続されている抵
抗素子を除いた分圧比に従って相対的に低レベル側のｎ
種類の分圧出力が駆動用電源電圧としてデータ線駆動回
路に与えられる。前者並びに後者の夫々によって得られ
る分圧出力がコモン電位を中心に高レベル側の正極性そ
して低レベル側の負極性を採ることにより、ｎ個の駆動
用電源端子を持つデータ線駆動回路に２ｎ種類の駆動用
電源電圧を供給可能に作用する。

これにより、マトリクス型ディスプレイ装置のための駆
動用電源回路の小型化を達威するものである。

〔実　施　例〕

第５図には本発明の一実施例に係る液晶ディスプレイ装
置のブロック図が示される。

この液晶ディスプレイ装置は、ＴＦＴ素子を利用したト
ランジスタ駆動によるアクティブマトリクス方式が採用
され、例えば、ＴＦＴ型の液晶ディスプレイ１、当該デ
ィスプレイ１の走査線を順次タイミング信号に同期して
駆動する走査線駆動回路２、走査線駆動に同期して当該
ディスプレイエのデータ線を表示データに従って駆動す
るデータ線駆動回路３，前記走査線駆動回路２及びデー
タ線駆動回路３を制御する表示コントローラ４、そして
ディスプレイ１の駆動用電源電圧を形或する駆動用電源
回路５によって構威される。

本実施例において前記ＴＦＴ型ディスプレイエはカラ一
対応ディスプレイとされ、例えば４８０ｘ６４０画素の
表示容量を持ち、１画素がレッドＲ，グリーンＧ，ブル
ーＢの表示素子から構威される。

各表示素子は、特に制限されないが、第５図に等価的に
示されるように、液晶が介在されたコモン電極Ｐｃｏｍ
ならびに画素電極Ｐｐｉｃと、画素電極Ｐｐｉｃに結合
された薄膜トランジスタＱｔｒｇとによって構威される
。尚、液晶が介在されたコモン電極Ｐｃｏｍならびに画
素電極ＰｐｉＣによる回路構成は抵抗Ｒと容量Ｃの並列
接続状態として等価的に図示されている。前記薄膜トラ
ンジスタＱｔｒｇの選択端子（以下単にゲート電極とも
記す）は代表的に図示されている走査線Ｘｉに結合され
、薄膜トランジスタＱｔｒｇの充放電電荷流入端子（以
下単にドレイン電極とも記す）は代表的に示されている
データ線Ｙｉに結合される。そして，全ての表示素子の
コモン電極Ｐｃｏｍにはコモン電位Ｖｃ　ｏｍが共通に
与えられるようになっている。

ＴＦＴ型ディスプレイエにおいて前記表示素子はマトリ
クス配置され，同一行に配置された薄膜トランジスタの
ゲート電極は対応行の走査線に結合され、同一列に配置
された薄膜トランジスタのドレイン電極は対応列のデー
タ線に結合される。

前記表示コントローラ４は、外部から与えられる表示デ
ータやクロックパルスに基づいてフレーム同期信号ＤＩ
、ライン同期信号ＣＬＩ、データ取り込み信号ＣＬ２、
表示データＤＡＴＡ、そして交流化信号ＲＶＳなどを生
成する。フレーム同期信号ＤＩはその１周期によって１
フレームの表示期間を規定する。ライン同期信号ＣＬＩ
は、１フレーム期間に全ての走査線を一通り順番に選択
していくためのタイミング信号とされる。データ取り込
み信号ＣＬ２は、所定ビット幅でシリアル出力される表
示データＤＡＴＡのシリアル出力タイミングに同期し，
個々の走査線の選択期間においてデータ線駆動回路３が
表示データＤＡＴＡを取り込むためのタイミングを規定
する。前記交流化信号ＲＶＳは１フレーム期間に同期す
るタイミングで変化される。

前記走査線駆動回路２は、フレーム同期信号ＤＩ並びに
ライン同期信号ＣＬＩに基づいて１フレーム期間に全て
の走査線を行単位で一通り順番に選択するように，選択
されるべき走査線には薄膜トランジスタをオン動作させ
る高レベル側電源電圧Ｖｃｃを与え、非選択とされるべ
き走査線には薄膜トランジスタをオフ動作させる低レベ
ル側電源電圧Ｖｅｅを与える。

データ線駆動回路３は、走査線が順次選択駆動されると
き、走査線の順次選択タイミングに同期してデータ線に
表示データに対応する駆動電圧を印加する．この駆動電
圧が液晶の対向電極ＰｃｏｍとＰｐｉｃとの間にスタテ
ィックに保持されることになり、その印加電圧レベルに
応じて表示素子の階調度が決定される。本実施例に従え
ば、このデータ線駆動回路３は、コモン電位Ｖ　ｃ　ｏ
　ｍを中心に高レベル側電源電圧Ｖｃｃ寄りに８種類，
そして低レベル側電源電圧Ｖｅｅ寄りに８種類の合計１
６種類の駆動用電源電圧の中から１種類をデータ線単位
で選択してデータ線の駆動電圧を出力する。したがって
、本実施例における液晶ディスプレイｌは最大５１２（
８３）色でカラー表示が可能になる。

前記駆動用電源回路５は、表示素子の階調数に応じた種
類の駆動用電源電圧Ｖｄｒｉｖをデータ線駆動回路３に
与える。本実施例に従えば工６種類の駆動用電源電圧Ｖ
ｄｒｉｖを生成する。

上記液晶ディスプレイ装置は、ラップトップ型のパーソ
ナルコンピュータやワードプロセッサ，ポータブルテレ
ビジョンセット、自動車や航空機などの運転用モニタ画
面などに広く適用され、それはマイクロコンピュータ応
用機器の一部を成すことが多い。前記表示コントローラ
４、走査線駆動回路２、及びデータ線駆動回路３は、夫
々半導体集積回路によって個別的に形成し、配線基板上
で夫々を結線することもできるが、システムを小型化す
るには，前記表示コントローラ４、走査線駆動回路２、
及びデータ線駆動回路３などを内蔵する専用ＬＳＩ化し
たマイクロコンピュータとして構成することができる。

このようなコンピュータに含まれる中央処理装置はその
動作プログラムに従って液晶ディスプレイの表示制御を
行うことはもとより、比較的小さなシステムに利用され
る場合には汎用的なデータ処理にも利用することができ
る。

次にデータ線駆動回路３及び駆動用電源回路５の詳細な
一例を説明する． 第１図にはデータ線駆動回路３に含まれる単位回路の一
実施例回路図が示される。

本実施例に従えばデータ線駆動回路３には第１図に示さ
れる単位回路が１９２０個含まれる。このデータ線駆動
回路３は８個の駆動用電源端子Ｐｖｉｌ〜Ｐｖｉ８を有
し，個々のデータ線に■対１対応で結合される出力端子
Ｐｖｏと駆動用電源端子Ｐｖｉｌ〜Ｐｖｉ８との間には
夫々相補型ＭＯＳ（以下単にＣＭＯＳとも記す）トラン
スファゲートＴＧＩ〜ＴＧ８が介在され、セレクタ１０
から出力される選択信号ＳＥＬＬ〜ＳＥＬ８によってス
イッチ制御される。セレクタ１０は３ビットの信号を第
２ラッチ回路１１から受け、これをデコードして選択信
号ＳＥＬＬ〜ＳＥＬ８の内の一つを選択レベルとして対
応するＣＭＯＳトランスファゲートをオン状態に制御す
る。第２ラッチ回路１工は第エラッチ回路１２の出力を
受け、第１ラッチ回路１２は、交流化信号ＲＶＳを夫々
一方の入力端子に受ける排他的負論理和ゲート（Ｅｘｃ
ｌｕｓｉｖｅ　　Ｎｏｒ　　Ｇａｔｅ）　ＥＮＯＲＩＮ
ＥＮＯＲ３を介して３ビットの表示データＤＯｊ，Ｄｉ
，ｊ，Ｄ２ｊが供給される。表示データＤ　Ｏ　，）　
ｔ　Ｄ　Ｉ　Ｊ　ｔＤ２ｊは、特に制限されないが、３
ビット幅でシリアルに供給される表示データＤＡＴＡに
含まれる所定の３ビットである。第１ラッチ回路１２は
データ取り込み信号ＣＬ２に同期して当該３ビットの表
示データをラッチする。データ取り込み信号ＣＬ２は順
次後段の単位回路に所定の時間遅延されて伝播されてい
く。第２ラッチ回路１１は、第１ラッチ回路１２による
ラッチタイミングが属する走査線選択期間の次の一走査
線選択期間に第１ラッチ回路１２のラッチデータを保持
してセレクタ１０に出力する。

この単位回路において交流化信号ＲＶＳが論理１のよう
なハイレベルにされると、３ビットの表示データＤＯｊ
，Ｄｌｊ，Ｄ２ｊがそのままの正転レベルで第１ラッチ
回路ｌ２に供給されるが、交流化信号ＲＶＳが論理Ｏの
ようなロウレベルにされると、３ビットの表示データＤ
Ｏｊ，Ｄｌｊ，Ｄ２ｊは夫々レベル反転して第１ラッチ
回路工２に供給される。本実施例において、セレクタ↓
Ｏ、第２ラッチ回路ｌ１、第１ラッチ回路１２、及び排
他的負論理和ゲートＥＮＯＲ１〜ＥＮＯＲ３が本発明に
おける選択制御回路の一例とされ、セレクタ１０による
ＣＭＯＳ｝−ランスファゲー｝−ＴＧ１−ＴＧ　８のス
イッチ制御論理を交流化信号ＲＶＳのレベルに基づいて
２通りに選択可能にする。

このとき、第１の選択状態は表示データＤＯｊ，Ｄ１ｊ
，Ｄ２ｊをそのままデコードしたのと等価とされ、第２
の選択状態は表示データＤＯｊｐＤｌｊ，Ｄ２ｊを夫々
ビット反転してデコードしたのと等価とされる。

第２図には前記駆動用電源回路５の一例が示される。

この駆動用電源回路５は、前記データ線駆動回路３の８
個の駆動用電源端子Ｐｖｉ　１〜Ｐｖｉ８に結合されて
いて、電源電圧Ｖ　ｅ　ｅ　−　Ｖ　ｃ　ｃ間を１０個
の抵抗素子Ｒ１〜Ｒ９で抵抗分圧すると共に８個の分圧
出力ノードＮｄｌ〜Ｎｄ８を有する抵抗分圧回路２０と
、最高分圧出力レベルを得る分圧出力ノードＮｄｌ側の
抵抗素子例えば抵抗素子Ｒｌに並列接続された第１スイ
ッチ素子２１と、最低分圧出力レベルを得る分圧出カノ
ードＮｄ８側の抵抗素子例えば抵抗素子Ｒ９に並列接続
された第２スイッチ素子２２を含む。それらスイッチ素
子２１．２２は、前記交流化信号ＲＶＳ並びにインバー
タ２３による交流化信号ＲＶＳの反転信号によって相補
的にスイッチ制御される。そして、各分圧出力ノードＮ
ｄｌ〜Ｎｄ８とデータ線駆動回路３の駆動用電ｗＸ＠子
Ｐｖｉｌ−Ｐｖｉ８との間にはホルテージフオロア回路
のようなバッファ回路ＢＵＦＩ−ＢＵＦ８が介在されて
いる。

尚、バッファ回路ＢＵＦＩ〜ＢＵＦ８は液晶ディスプレ
イ１のデータ線との間での引き込み電流によって抵抗分
圧回路２０の分圧出力電圧が変動しないようにするため
のものである。また、抵抗素子Ｒｌ−Ｒ９は個々に可変
抵抗のような回路記号で図示されているが、ラダー抵抗
のような抵抗回路網の抵抗素子を選択して抵抗値を微調
整可能な回路を採用することもできる。

この駆動用電源回路５は、交流化信号ＲＶＳのハイレベ
ルに呼応して第１スイッチ素子２ｌがオン状態そして第
２スイッチ素子２２がオフ状態にされると、第エスイッ
チ素子２工に並列接続されている抵抗素子Ｒｌを除いた
分圧比に従って相対的に高レベル側の８種類の分圧出力
を駆動用電源電圧ＶＩＬ−Ｖ８Ｌ　（ＶＩＬ＞・＞Ｖ８
Ｌ）として駆動用電源端子Ｐｖｉｌ〜Ｐｖｉ８に与える
。

また、第エスイッチ素子２１がオフ状態そして第２スイ
ッチ素子２２がオン状態にされると、第２スイッチ素子
２２に並列接続されている抵抗素子Ｒ９を除いた分圧比
に従って相対的に低レベル側の８種類の分圧出力が駆動
用電源電圧ＶＩＲ−Ｖ８Ｒ（ＶＩＲ＞・・・＞Ｖ８Ｒ）
として駆動用電源端子Ｐｖｉ　１〜Ｐｖｉ８に与えられ
る。前者並びに後者の夫々によって得られる分圧出力が
コモン電位Ｖ　ｃ　ｏ　ｍを中心に高レベル側の正極性
そして低レベル側の負極性を採るように抵抗素子Ｒ１〜
Ｒ９の値が設定されている。これにより、駆動用電源回
路５は、８個の駆動用電源端子Ｐｖｉｌ〜Ｐｖｉ８を持
つデータ線駆動回路３に正極性並びに負極性夫々８種類
の駆動用電源電圧ＶＩＬ−Ｖ８Ｌ，ＶＩＲ〜Ｖ８Ｒを交
流化信号ＲＶＳのレベルに応じて交互に供給可能になる
。

第３図にはこのような駆動用電源電圧ＶＩＬ〜Ｖ８Ｌ，
ＶＩＲ−Ｖ８Ｒを８個の駆動用電源端子Ｐｖｉｌ〜Ｐｖ
ｉ８で受けるデータ線駆動回路３の駆動電圧選択態様が
示される。

同図から明らかなように、交流化信号ＲＶＳのレベルに
応じて、８個の駆動用電源端子Ｐｖｉｌ〜Ｐｖｉ８に、
コモン電位Ｖｃ　ｏｎに対する正極性側の駆動用電源電
圧ＶＩＬ−Ｖ８Ｌ　（ＶＩＬ＞・・・）Ｖ８Ｌ）が印加
される場合と、コモン電位に対する負極性側の駆動用電
源電圧ＶＩＲ−Ｖ８Ｒ（ＶＩＲ＞・・・＞Ｖ８Ｒ）が印
加される場合とにおいて、交流化信号ＲＶＳのレベルに
応じて制御される正極性と負極性の何れを問わず同一論
理レベルの表示データＤＯｊ，Ｄｌｊ，Ｄ２ｊに対して
は、駆動電圧とコモン電位Ｖｃｏｍとの電位差は相互に
等しくされる。例えば第４図に示されるように、正極性
のとき表示データＯＯＯによって駆動用電源電圧ＶＩＬ
が選択されると、負極性では駆動用電源電圧Ｖ８Ｒが選
択され、コモン電位Ｖｃｏｍに対する電位差の絶対値は
双方同一にされ、表示データが等しければ駆動電圧が正
極性であろうと負極性であろうと液晶表示素子の対向電
極ＰｐｉｅとＰｃｏｍとの間の保持電圧レベルは等しく
される。

第６図には液晶ディスプレイ１の駆動タイミングの一例
が示される。

フレーム同期信号ＤＩによって規定されるエフレーム期
間においてライン同期信号ＣＬＩは走査線を順次選択駆
動するための１ライン期間を工周期としてクロック変化
される。１フレーム期間の最後には垂直帰線期間が挿入
されている。データ線は，１ライン期間毎に表示データ
に従って正極性側並びに負極性側夫々８レベルの駆動用
電源電圧の内から所定の駆動電圧で駆動される。ここで
交流化信号ＲＶＳは１フレーム期間に対してｌライン期
間分先行して変化されている。これは、データ線の駆動
タイミングに対して１ライン分先行して工走査線（１ラ
イン）分の表示データを第エラッチ回路ｌ２に予め順次
ラッチしていき、これを次の１ライン期間にまとめて第
２ラッチ回路１１に内部転送して、１ライン期間に全て
のデータ線を同時に駆動するためである。即ち、１ライ
ン期間に応ずるデータ線の駆動タイミングに対して表示
データＤＡＴＡが１ライン期間分先行して表示コントロ
ーラ４からシリアル出力されるが、例えば時刻ｔｊ−ｔ
ｋのデータ線駆動期間（１ライン分の表示素子書き換え
期間）に利用される表示データは、その前の１ライン期
間ｔ　ｉ　＝　ｔ　ｊに表示コントローラ４からデータ
線駆動回路３に取り込まれる。このときデータ線駆動回
路３は交流化信号Ｒ　Ｖ　Ｓ　ニ基づイテ表示データＤ
Ｏｊ，Ｄｌｊ，Ｄ２ｊの正転又は反転制御を行う性質上
，交流化信号ＲＶＳはｌフレーム期間に対してｌライン
期間分先行して変化される。尚、交流化信号ＲＶＳは駆
動用電源回路５における抵抗分圧比選択のためのスイッ
チ制御信号としても利用されるが、交流化信号ＲＶＳが
１フレーム期間に対して先行して変化される期間は垂直
帰線期間であるため表示動作には何等影響しない。

第７図には前記液晶ディスプレイ１を最大６４（４１）
色でカラー表示するときのデータ線駆動回路３の使用例
が示されている。このとき８個の駆動用電源端子Ｐｖｉ
ｌ〜Ｐｖｉ８に結合される駆動用電源回路は、電源端子
ＶｃｃとＶ　ｅ　ｅとの間に直列配置された抵抗素子Ｒ
ＩＯ〜Ｒ１６から成る抵抗分圧回路とバッフｙＢＵＦ１
０−ＢＵＦ１６によって構成され、その抵抗分圧回路の
分圧出力ノードＮｄｌＯ−Ｎｄｌ７から駆動用電源端子
Ｐｖｉｌ〜Ｐｖｉ８に駆動用電源電圧を供給する。この
ときデータ線駆動回路３が選択可能な駆動電圧は、コモ
ン電位に対する正極性側では駆動用電源端子Ｐｖｉｌ〜
Ｐｖｉ４から供給される４種類、負極性側では駆動用電
源端子Ｐｖｉ５〜Ｐｖｉ８から供給される４種類とされ
、夫々の極性側において駆動電圧選択のための表示デー
タは２ビットで済む。従って３個の表示データの入力端
子ＤｉＯ＝Ｄｉ２の内最上位ビットに対応する入力端子
Ｄｉ２は常に非選択レベルが供給されるように電源電圧
Ｖｃｃによってプルアップされている。斯る使用態様に
おいて，交流化信号ＲＶＳのレベルに従って、正極性と
負極性の夫々において４階調を達成するための駆動電圧
が形成される。

上記実施例によれば以下の作用効果がある。

（１）データ線駆動回路３は、入力表示データに基づく
トランスファゲートＴＧＩ〜ＴＧ８のスイッチ制御論理
を交流化信号ＲＶＳのレベルに基づいて２通りに選択可
能にする。このとき、第１の選択状態は入力表示データ
をそのままデコードしたのと等価とされ、第２の選択状
態は入力表示データを反転してデコードしたのと等価と
される。

したがって、交流化信号ＲＶＳのレベルに応じて、８個
の駆動用電源端子Ｐｖｉｌ〜Ｐｖｉ８に、コモン電位Ｖ
ｃｏｍに対する正極性側の駆動用電源電圧Ｖ　Ｉ　Ｌ−
Ｖ　８　Ｌ　（Ｖ　Ｉ　Ｌ＞−＞Ｖ　８　Ｌ）が印加さ
れる場合と、コモン電位に対する負極性側の駆動用電源
電圧ＶＩＲ−Ｖ８Ｒ　（ＶＩＲ＞・・・〉Ｖ８Ｒ）が印
加される場合とにおいて、交流化信号ＲＶＳのレベルに
応じて制御される正極性と負極性の何れを問わず同一論
理レベルの表示データＤＯｊ　＊　Ｄ　Ｉ　Ｊ　ｔ　Ｄ
　２　ｊに対しては、駆動電圧とコモン電位Ｖ　ｃ　ｏ
　ｍとの電位差は相互に等しくされる。これにより、８
個の駆動用電源端子Ｐｖｉｌ〜Ｐｖｉ８と出力端子との
間に介在される８個のトランスファゲートＴＧＩ〜ＴＧ
８を通して正極性並びに負極性夫々８種類の駆動電圧の
中から選択して合計１６種類の駆動電圧を出力可能にさ
れ、駆動電圧を選択するためのスイッチゲートの数とい
う点においてデータ線駆動回路を小型化することができ
る。例えば階調数ｎでｍ本のデータ線を交流的に駆動す
るとき、本実施例におけるデータ線駆動回路では駆動用
電源電圧選択のためのスイッチゲートはｎＸｍで済み、
従来に比べて半減される。

（２）上記作用効果により，表示素子若しくはデータ線
密度が増大してもデータ線駆動回路３におけるスイッチ
ゲートの数は従来に比べて半減されるため、カラー化や
高精細化の要求に応じて高階調化を進める上で液晶ディ
スプレイ装置の小型化を達成することができる。尚、Ｃ
ＭＯＳトランスファゲートのようなスイッチゲートはデ
ータ線を駆動するために比較的大きな電流供給能力が必
要とされるため、排他的負論理和ゲートＥＮＯＲ１〜Ｅ
ＮＯＲ３などの構戒トランジスタよりもサイズの大きな
トランジスタが採用されている。従って、それらスイッ
チゲートの数を半減させることは、データ線駆動回路に
排他的負論理和ゲートのような制御ゲートが多少増えて
も全体としての回路面積低減効果に実質的な影響を与え
ない．（３）駆動用電源回路５は、電源電圧を抵抗分圧
すると共にｎ個の分圧出力ノードを有する抵抗分圧回路
２０と、最高分圧出力レベルを得る分圧出カノードＮｄ
ｌ側の抵抗素子Ｒ１に並列接続された第１スイッチ素子
２ｌと，最低分圧出力レベルを得る分圧出力ノードＮｄ
８側の抵抗素子Ｒ９に並列接続されていて前記第１スイ
ッチ素子２１とは相補的にスイッチ制御される第２スイ
ッチ素子２２とを含むから、それら第工及び第スイッチ
素子２１．２２の相補スイッチ動作により、コモン電位
Ｖ　ｃ　ｏ　ｍを中心とする高レベル側正極性の駆動用
電源電圧ＶＩＬ−Ｖ８Ｌ　（ＶＩＬ＞−＞Ｖ８Ｌ）と、
コモン電位ＶＣ　ｏｍを中心とする低レベル側負極性の
駆動用電源電圧ＶＩＲ−Ｖ８Ｒ　（ＶＩＲ＞・・・＞Ｖ
８Ｒ）とを交互に得ることができ、これにより、駆動用
電源回路５は、８個の駆動用電源端子Ｐｖｉ　１〜Ｐｖ
ｉ８を持つデータ線駆動回路３に夫々８種類の駆動用電
源電圧ＶＩＬ−Ｖ８Ｌ，ＶＩＲ−Ｖ８Ｒを交流化信号Ｒ
ＶＳのレベルに応じて交互に供給可能になる。したがっ
て、分圧出力の種類に対する抵抗分圧回路の規模という
点において駆動用電源回路の小型化を達成することがで
きる。

（４）上記それぞれの作用効果により、アクティブマト
リクス型の液晶ディスプレイ装置に対する多階調化の要
求を小型化を犠牲にすることなく達成することができる
。

（５）液晶表示素子の駆動電圧をコモン電位に対して交
流化するような制御信号ＲＶＳをデータ線駆動回路３及
び駆動用電源回路５に共通利用することにより、データ
線駆動回路３における選択制御回路のスイッチ制御論理
を，駆動用電源回路５の抵抗分圧比の切り替えに従って
容易に連動させることかできる。

以上本発明者によってなされた発明を実施例に基づいて
具体的に説明したが、本発明はそれに限定されるもので
はなく、その要旨を逸脱しない範囲において種々変更可
能であることは言うまでもない。

例えば上記実施例ではデータ線駆動回路をデータ線の一
端側に配置する構成に適用する場合について説明したが
、データ線の両側にデータ線駆動回路を配置し、データ
線を１本置きに交互に対応するデータ線駆動回路の出力
端子に結合するようにしてもよい。特にデータ線密度が
著しく高い場合にこのような構成を採用することにより
、無理なくデータ線駆動回路をディスプレイの縁辺部に
配置することができるようになる。

また、ディスプレイの階調数即ちこれに応ずる駆動電圧
の種類は上記実施例に限定されず適宜変更可能である。

同様に駆動用電源回路で生成する駆動用電源電圧の種類
も適宜変更可能である．また、上記実施例ではデータ線
駆動回路のスイッチゲートをＣＭＯＳトランスファゲー
トとし、これにより出力レベル振幅を入力レベル振幅と
同一にしているが、その必要がなければ片チャンネル型
のＭＯＳＦＥＴなど単一トランジスタによって構成され
るスイッチゲートを用いてもよい。

また、駆動用電源回路において正極性側そして負極性側
の駆動用電源電圧を交互に出力可能な抵抗分圧回路は抵
抗素子に並列なスイッチ素子を設ける構成に限定されな
い。そして、そのようなスイッチ素子を用いる場合には
、当該スイッチ素子に並列される抵抗素子の電源電圧側
にさらに別の抵抗素子を直列接続するようにしてもよい
，また、ＴＦＴ型の液晶表示素子の構成は上記実施例に
限定されず適宜変更可能である。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるアクティブマトリク
入方式のＴＦＴ型液晶ディスプレイ装置に適用した場合
について説明したが、本発明はそれに限定されるもので
はなく、エレクトロルミネッセンスやプラズマディスプ
レイなどのアクティブマトリクス型ディスプレイ装置に
も広く適用することができる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記の通りである。

すなわち、マトリクス型ディスプレイのデータ線の駆動
用電源電圧をスイッチゲートで選択するデータ線駆動回
路において、入力表示データに対するスイッチゲートの
スイッチ制御論理を制御信号のレベルに基づいて２通り
に選択可能にし、その第１の選択状態は入力表示データ
をそのままデコードしたのと等価とされ、第２の選択状
態は入力表示データを反転してデコードしたのと等価と
されるから、駆動用電源電圧を選択するためのスイッチ
ゲートの数という点においてデータ線駆動回路を小型化
することができるという効果がある。

駆動用電源回路は，抵抗分圧回路の分圧出力を例えば一
対のスイッチ素子の相補スイッチ動作に従ってコモン電
位を中心とする高レベル側正極性の駆動用電源電圧と低
レベル側負極性の駆動用電源電圧とを生成するから、分
圧出力の種類に対する抵抗分圧回路の規模という点にお
いて駆動用電源回路の小型化を達成することができる。

データ線駆動回路や駆動用電源回路の小型化により、カ
ラー化や高精細化の要求に応じて高階調化を進める上で
ディスプレイ装置の小型化を達成することができる。

【図面の簡単な説明】

第工図は本発明に係るデータ線駆動回路の一実施例回路
図、 第２図は本発明に係る駆動用電源回路の一実施例回路図
、 第３図は第２図の駆動用電源回路を用いた第１図のデー
タ線駆動回路による表示データと出力駆動電圧との対応
関係を示す説明図、 第４図は正極性並びに負極性の駆動用電源電圧とコモン
電位との一例関係説明図、 第５図は本発明に係るマトリクス型ディスプレイ装置の
一実施例ブロック図、 第６図は第５図のディスプレイ装置の一例動作タイミン
グチャート、 第７図は第１図のデータ線駆動回路の別の利用態様説明
図である。 １・・・液晶ディスプレイ、２・・・走査線駆動回路、
３・・・データ線駆動回路、４・・・表示コントローラ
、５・・・駆動用電源回路、Ｑｔｒｇ・・・薄膜トラン
ジスタ、Ｐｐｉｃ・・・表示電極、Ｐｃｏｍ・・・コモ
ン電極、Ｘｉ・・・走査線、Ｙｉ・・・データ線、Ｐｖ
ｏ・・・出力端子、ＴＧＩ−ＴＧ８・・・ＣＭＯＳトラ
ンスファゲート−Ｐｖｉｌ〜Ｐｖｉ８・・・駆動用電源
端子、ＶＩＬ−Ｖ８　Ｌ，　Ｖ　Ｉ　Ｒ−Ｖ８　Ｒ−・
・駆動用電源電圧、１０・・・セレクタ、１ｌ・・・第
２ラッチ回路、１２・・・第１ラッチ回路、ＥＮＯＲＩ
〜ＥＮＯＲ３・・・排他的負論理和ゲート、ＲＶＳ・・
・交流化信号、Ｒｌ〜Ｒ９・・・抵抗素子、２０・・・
抵抗分圧回路、２１，２２・・・スイッチ素子、Ｎｄｌ
〜Ｎｄ８・・・分圧出力ノード。 第 ２ 図 第 ３ 図 第 ７ 図

Claims (1)

1. 【特許請求の範囲】 １、マトリクス型ディスプレイのデータ線を表示データ
   に従った電圧で駆動するデータ線駆動回路において、 ｎ個の駆動用電源端子と、出力端子毎に夫々の駆動用電
   源端子を出力端子に選択接続するためのスイッチゲート
   と、表示データに基づいて前記スイッチゲートをスイッ
   チ制御して駆動電圧を選択させる選択制御回路とを含み
   、 前記選択制御回路は、入力表示データに基づくスイッチ
   制御論理を制御信号のレベルに基づいて２通りに選択可
   能にされ、第１の選択状態は入力表示データをそのまま
   デコードしたのと等価とされ、第２の選択状態は入力表
   示データを反転してデコードしたのと等価とされるよう
   にされて成るものであることを特徴とするマトリクス型
   ディスプレイのデータ線駆動回路。 ２、前記選択制御回路は、入力表示データを制御信号の
   レベルに基づいて正転又は反転するゲート回路と、ゲー
   ト回路の出力をデコードしてスイッチゲートの選択信号
   を生成するセレクタとを含むものであることを特徴とす
   る請求項１記載のマトリクス型ディスプレイのデータ線
   駆動回路。 ３、マイクロコンピュータに内蔵されて成る請求項１又
   は２記載のマトリクス型ディスプレイのデータ線駆動回
   路 ４、マトリクス型ディスプレイの走査線を順次タイミン
   グ信号に同期して走査線駆動回路で駆動すると共に、そ
   れに同期して当該ディスプレイのデータ線を表示データ
   に従ってデータ線駆動回路で駆動するマトリクス型ディ
   スプレイ装置において、 前記データ線駆動回路は、ｎ個の駆動用電源端子を持ち
   、夫々の駆動用電源端子から供給される駆動用電源電圧
   を表示データに基づいて選択してデータ線の駆動電圧を
   出力するようにされ、 前記ｎ個の駆動用電源端子は駆動用電源回路に結合され
   、 前記駆動用電源回路は、基準電位に対する正極性側のｎ
   個の分圧出力と負極性側のｎ個の分圧出力とを選択的に
   切換え出力可能な抵抗分圧回路を含んで成るものである
   ことを特徴とするマトリクス型ディスプレイ装置。 ５、マトリクス型ディスプレイの走査線を順次タイミン
   グ信号に同期して走査線駆動回路で駆動すると共に、そ
   れに同期して当該ディスプレイのデータ線を表示データ
   に従ってデータ線駆動回路で駆動するマトリクス型ディ
   スプレイ装置において、 前記データ線駆動回路は、ｎ個の駆動用電源端子を持ち
   、夫々の駆動用電源端子から供給される駆動用電源電圧
   を表示データに基づいて選択してデータ線の駆動電圧を
   出力するようにされ、 前記ｎ個の駆動用電源端子は駆動用電源回路に結合され
   、 前記駆動用電源回路は、電源電圧を抵抗分圧すると共に
   ｎ個の分圧出力ノードを有する抵抗分圧回路と、最高分
   圧出力レベルを得る分圧出力ノード側の抵抗素子に並列
   接続された第１スイッチ素子と、最低分圧出力レベルを
   得る分圧出力ノード側の抵抗素子に並列接続されていて
   前記第１スイッチ素子とは相補的にスイッチ制御される
   第２スイッチ素子とを含んで成るものであることを特徴
   とするマトリクス型ディスプレイ装置。 ６、前記データ線駆動回路は、出力端子毎に夫々ｎ個の
   駆動用電源端子を出力端子に選択接続するためのスイッ
   チゲートと、表示データに基づいて前記スイッチゲート
   をスイッチ制御して駆動電圧を選択させる選択制御回路
   とを含み、前記選択制御回路は、入力表示データに基づ
   くスイッチ制御論理を制御信号のレベルに基づいて２通
   りに選択可能にされ、第１の選択状態は入力表示データ
   をそのままデコードしたのと等価とされ、第２の選択状
   態は入力表示データを反転してデコードしたのと等価と
   されるようにされて成るものであることを特徴とする請
   求項５記載のマトリクス型ディスプレイ装置。 ７、前記マトリクス型ディスプレイは、ＴＦＴ型液晶デ
   ィスプレイであって、液晶が介在されたコモン電極なら
   びに画素電極と、画素電極に結合された薄膜トランジス
   タと、薄膜トランジスタの選択端子に結合された走査線
   と、薄膜トランジスタの充放電電荷流入端子に結合され
   たデータ線とを含んで成ることを特徴とする請求項６記
   載のマトリクス型ディスプレイ装置。 ８、前記データ線駆動回路における選択制御回路のスイ
   ッチ制御論理の切り替え用制御信号は、前記駆動用電源
   回路における第１並びに第２スイッチ素子のスイッチ制
   御信号として利用されるものである請求項７記載のマト
   リクス型ディスプレイ装置。