KR101385473B1 - 클럭발생기 - Google Patents

클럭발생기 Download PDF

Info

Publication number
KR101385473B1
KR101385473B1 KR1020070083359A KR20070083359A KR101385473B1 KR 101385473 B1 KR101385473 B1 KR 101385473B1 KR 1020070083359 A KR1020070083359 A KR 1020070083359A KR 20070083359 A KR20070083359 A KR 20070083359A KR 101385473 B1 KR101385473 B1 KR 101385473B1
Authority
KR
South Korea
Prior art keywords
voltage
transmission line
turned
clock
switch
Prior art date
Application number
KR1020070083359A
Other languages
English (en)
Other versions
KR20090019143A (ko
Inventor
장용호
김빈
조혁력
조남욱
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070083359A priority Critical patent/KR101385473B1/ko
Publication of KR20090019143A publication Critical patent/KR20090019143A/ko
Application granted granted Critical
Publication of KR101385473B1 publication Critical patent/KR101385473B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 소비전력을 줄일 수 있는 클럭발생기에 관한 것으로, 고전압을 클럭전송라인에 공급하는 제 1 스위칭소자; 저전압을 상기 클럭전송라인에 공급하는 제 2 스위칭소자; 및, 상기 고전압과 저전압 사이의 중간전압을 상기 클럭전송라인에 공급하는 제 3 스위칭소자를 포함함을 그 특징으로 한다.
클럭발생기, 쉬프트 레지스터, 액정표시장치, 소비전력

Description

클럭발생기{A clock generator}
본 발명은 클럭발생기에 관한 것으로, 특히 소비전력을 줄일 수 있는 클럭발생기 및 이를 구비한 액정표시장치에 대한 것이다.
통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정표시장치는 화소영역들이 매트릭스 형태로 배열되어진 액정패널과 이 액정패널을 구동하기 위한 구동회로를 구비한다.
상기 액정패널에는 다수개의 게이트 라인들과 다수개의 데이터 라인들이 교차하게 배열되고, 그 게이트 라인들과 데이터 라인들이 수직교차하여 정의되는 영역에 화소영역이 위치하게 된다. 그리고, 상기 화소영역들 각각에 전계를 인가하기 위한 화소전극들과 공통전극이 상기 액정패널에 형성된다.
상기 게이트 라인들 구동하기 위해서는 순차적으로 스캔펄스를 출력하는 게이트 드라이버가 필요하다. 이 게이트 드라이버는 외부로부터의 클럭펄스를 공급받아 상기 스캔펄스를 생성한다. 통상, 상기 클럭펄스는 클럭발생기로부터 출력된다.
도 1은 종래의 클럭발생기를 나타낸 도면이고, 도 2는 도 1의 클럭발생기에 공급되는 제어신호 및 클럭발생기로부터 생성되는 클럭펄스의 파형을 나타낸 도면 이다.
종래의 클럭발생기(155)는, 도 1에 도시된 바와 같이, 고전압(VH)을 생성하는 고전압원(101), 저전압(VL)을 생성하는 저전압원(102), 제 1 제어신호(CS1)에 응답하여 상기 고전압(VH)을 클럭전송라인(111)에 공급하는 제 1 스위칭소자, 및 제 2 제어신호(CS2)에 응답하여 상기 저전압(- VL)을 상기 클럭전송라인(111)에 공급하는 제 2 스위칭소자와, 상기 클럭전송라인(111)과 접지단자에 연결되어 기준전압을 전송하는 기준전압원을 포함한다.
이와 같이 구성된 종래의 클럭발생기(155)의 동작을 설명하면 다음과 같다.
제 1 제어신호(CS1)가 하이 논리상태를 나타내고 제 2 제어신호(CS2)가 모두 로우 논리상태를 나타내면, 상기 제 1 제어신호(CS1)를 공급받는 제 1 스위치(SW1)만 턴-온되고 제 2 스위치(SW2)는 턴-오프된다. 그러면, 고전압(VH)이 상기 턴-온된 제 1 스위치(SW1)를 경유하여 클럭전송라인(111)에 공급된다. 여기서, 상기 제 1 스위치(SW1)가 턴-온되기전 상기 클럭전송라인(111)에 저전압(-VL)이 인가된 상태라고 한다면, 상기 제 1 스위치(SW1)가 턴-온되는 순간, 상기 클럭전송라인(111)의 전압은 저전압(VL)에서 고전압(VH)으로 상승한다.
이어서, 제 2 제어신호(CS2)가 하이 논리상태를 나타내고 제 1 제어신호(CS1)가 로우 논리상태를 나타내면, 상기 제 2 제어신호(CS2)를 공급받는 제 2 스위치(SW2)만 턴-온되고 제 1 스위치(SW1)는 턴-오프된다. 그러면, 저전압(-VL)이 상기 턴-온된 제 2 스위치(SW2)를 경유하여 상기 클럭전송라인(111)에 공급된다. 이에 따라, 상기 클럭전송라인(111)의 전압이 고전압(VH)에서 저전압(-VL)으로 하 강된다.
이후, 상기 제 1 및 제 2 스위치(SW2)가 상술된 바와 같은 순서대로 반복하여 턴-온됨에 따라, 상기 클럭전송라인(111)에는 고전압(VH) 및 저전압(-VL)으로 이루어진 클럭펄스(CLK)가 반복적으로 공급된다.
여기서, 상기 전압원들의 사용 에너지를 계산해보면 다음과 같다. 여기서, 사용 에너지란 하나의 클럭펄스(CLK)를 발생시키는데 소모되는 에너지로서, 이 에너지에 클럭펄스의 주파수를 곱한 값이 소비전력(초당 에너지)이 된다.
상기 클럭전송라인(111)에 형성된 커패시터(C)의 일측 단자는 저항(R)을 통해 출력단자에 접속되어 있는데, 상기 제 1 스위치(SW1)가 턴-온되기 이전 기간에 상기 클럭전송라인(111)에는 저전압(VL)이 공급되어 있으므로 이 커패시터(C)의 양 단자에는 각각 부극성의 저전압(-VL)이 유지되어 있다.
먼저, 상기 클럭전송라인(111)의 부극성의 저전압(-VL)에서 고전압(VH)으로 변화하는 라이징 에지시에 각 전압원이 소비한 에너지는 다음과 같다.
즉, 제 1 스위치(SW1)가 턴-온되고 제 2 스위치(SW2)가 턴-오프되면, 상기 턴-온된 제 1 스위치(SW1)를 통해 고전압(VH)이 상기 클럭전송라인(111)에 공급된다. 이에 따라, 상기 클럭전송라인(111)의 전압이 부극성의 저전압(-VL)에서 고전압(VH)으로 상승한다. 이때, 상기 클럭전송라인(111)에 접속된 커패시터(C)에 흐르는 총 전류(본 발명에서 설명되는 총 전류는 전류의 시간에 대한 적분값을 의마함)는 다음 제 1 수학식에 의해 나타낼 수 있다
Ir=C(VH+VL)
이때, 모든 전압원이 사용한 에너지는 고전압원(101)이 사용한 에너지와 기준전압원이 사용한 에너지의 합으로서, 다음 제 2 수학식에 의해 나타낼 수 있다
Prise=C(VH+VL)VH+C(VH+VL)VL=C(VH+VL)2
다음으로, 상기 클럭전송라인(111)의 고전압(VH)에서 부극성의 저전압(-VL)으로 변화하는 폴링 에지시에 각 전압원이 소비한 에너지는 다음과 같다.
즉, 제 1 스위치(SW1)가 턴-오프되고 제 2 스위치(SW2)가 턴-온되면, 상기 턴-온된 제 2 스위치(SW2)를 통해 부극성의 저전압(-VL)이 상기 클럭전송라인(111)에 공급된다. 이에 따라, 상기 클럭전송라인(111)의 전압이 고전압(VH)에서 부극성의 저전압(-VL)으로 하강한다. 이때, 상기 클럭전송라인(111)에 접속된 커패시터(C)에 흐르는 총 전류는 다음 제 3 수학식에 의해 나타낼 수 있다
If=C(VH+VL)
이때, 저전압원(102)만이 에너지를 사용하므로 폴링 에지시의 사용 에너지는 다음 제 4 수학식에 의해 나타낼 수 있다
Pfall =C*VL(VH+VL)
결론적으로, 하나의 클럭펄스(CLK)를 생성하는데 사용된 총 에너지는 다음 제 5 수학식에 의해 나타낼 수 있다
Ptotal=Prise+Pfall=C(VH+VL)2+C*VL(VH+VL)=C{VH2+(3VH*VL)+2VL2}
상기 제 5 수학식에서 알 수 있듯이 종래에는 클럭발생기(155)에서 발생하는 소비전력이 크다는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 3개의 스위치를 사용하여 전류의 흐름을 조절함으로써 전원의 소비전력을 효율적으로 사용할 수 있는 클럭발생기를 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 클럭발생기는, 고전압을 클럭전송라인에 공급하는 제 1 스위칭소자; 저전압을 상기 클럭전송라인에 공급하는 제 2 스위칭소자; 및, 상기 고전압과 저전압 사이의 중간전압을 상기 클럭전송라인에 공급하는 제 3 스위칭소자를 포함함을 그 특징으로 한다.
본 발명에서는 3개의 스위치를 사용하여 전류의 흐름을 조절함으로써 전원의 소비전력을 효율적으로 사용할 수 있다.
도 3은 본 발명의 제 1 실시예에 따른 클럭발생기를 나타낸 도면이고, 도 4는 도 3의 각 스위치에 공급되는 제어신호들 및 클럭전송라인에 공급되는 클럭펄스의 파형을 나타낸 도면이다.
본 발명의 실시예에 따른 클럭발생기(355)는, 도 3에 도시된 바와 같이, 고전압(VH)을 생성하는 고전압원(301), 저전압(-VL)을 생성하는 저전압원(302), 제 1 제어신호(CS1)에 응답하여 상기 고전압(VH)을 클럭전송라인(333)에 공급하는 제 1 스위치(SW1), 제 2 제어신호(CS2)에 응답하여 상기 저전압(-VL)을 상기 클럭전송라인(333)에 공급하는 제 2 스위치(SW2); 및, 제 3 제어신호(CS3)에 응답하여 상기 고전압(VH)과 저전압(-VL) 사이의 중간전압(VM)을 상기 클럭전송라인(333)에 공급하는 제 3 스위치(SW3)와, 상기 클럭전송라인(333)과 접지단자에 연결되어 기준전압을 전송하는 기준전압원(303)을 포함한다.
상기 고전압원(301)의 정극성단자는 제 1 스위치(SW1)의 일측 단자에 접속되며, 부극성단자는 접지단자에 접속된다. 그리고, 저전압원(302)의 정극성 단자는 상기 접지단자에 접속되고, 부극성단자는 제 2 스위치(SW2)의 일단자에 접속된다. 그리고, 상기 기준전압원(303)의 정극성 단자는 상기 접지단자에 접속되며, 부극성단자는 상기 클럭전송라인(333)에 접속된다.
상기 제 1 및 제 2 스위치(SW1, SW2)의 타측 단자는 클럭전송라인(333)에 접속된다. 제 3 스위치(SW3)의 일측 단자는 상기 접지단자에 접속되며, 타측 단자는 상기 클럭전송라인(333)에 접속된다.
상기 고전압원(301)은 정극성의 전압이고, 상기 저전압(-VL)은 부극성의 전압이며, 상기 중간전압(VM)은 0[V]의 전압(접지전압)을 의미한다. 상기 중간전압(VM)은 별도의 전압원을 더 사용하여 생성할 수 도 있으며, 이때 상기 중간전압(VM)은 상기 접지전압이 아닌 일정 값의 전압값을 가질 수 있다. 단, 상기 중간전압(VM)은 상기 고전압(VH)과 저전압(-VL) 사이의 값을 가져야 한다.
제 1 스위치(SW1)는 고전압원(301)으로부터의 고전압(VH)을 상기 클럭전송라인(333)에 공급하기 위한 것으로서, 이 제 1 스위치(SW1)는 외부로부터의 제 1 제어신호(CS1)에 의해 제어된다. 즉, 상기 제 1 스위치(SW1)는, 도 4에 도시된 바와 같은 파형을 갖는 제 1 제어신호(CS1)의 논리상태에 따라 턴-온 또는 턴-오프된다.
제 2 스위치(SW2)는 저전압원(302)으로부터의 저전압(-VL)을 상기 클럭전송라인(333)에 공급하기 위한 것으로서, 이 제 2 스위치(SW2)는 외부로부터의 제 2 제어신호(CS2)에 의해 제어된다. 즉, 상기 제 2 스위치(SW2)는, 도 4에 도시된 바와 같은 파형을 갖는 제 2 제어신호(CS2)의 논리상태에 따라 턴-온 또는 턴-오프된다.
제 3 스위치(SW3)는 중간전압(VM)을 상기 클럭전송라인(333)에 공급하기 위한 것으로서, 이 제 3 스위치(SW3)는 외부로부터의 제 3 제어신호(CS3)에 의해 제어된다. 즉, 상기 제 3 스위치(SW3)는, 도 4에 도시된 바와 같은 파형을 갖는 제 3 제어신호(CS3)의 논리상태에 따라 턴-온 또는 턴-오프된다.
상기 제 1 내지 제 3 스위치(SW1 내지 SW3)들은 순차적으로 턴-온된다. 즉, 제 1 내지 제 3 스위치(SW1 내지 SW3)들 중 어느 하나가 먼저 턴-온되고, 이후 나 머지 스위치들이 순차적으로 턴-온된다. 예를 들어, 제 1 스위치(SW1)가 가장 먼저 턴-온되고, 다음으로 제 2 스위치(SW2)가 턴-온되고, 이후 제 3 스위치(SW3)가 턴-온된다. 이후, 다시 제 1 스위치(SW1)가 턴-온되면서 상술한 과정이 반복된다. 한편, 하나의 스위치가 턴-온 상태를 유지하는 기간동안 나머지 스위치들은 턴-오프 상태를 유지한다.
상기 각 스위치가 턴-온 상태로 유지되는 기간의 길이는 서로 다를 수 있는 바, 제 1 스위치(SW1)가 가장 긴 기간동안 턴-온 상태를 유지하고, 제 3 스위치(SW3)가 가장 짧은 기간동안 턴-온 상태를 유지한다. 상기 제 2 스위치(SW2)는 상기 제 1 스위치(SW1)가 턴-온 상태로 유지되는 기간의 길이와 상기 제 3 스위치(SW3)가 턴-온 상태로 유지되는 기간의 길이 사이에 해당하는 기간의 길이동안 턴-온 상태를 유지한다. 한편, 상기 제 1 스위치(SW1)이 아닌 상기 제 2 스위치(SW2)의 턴-온 시간이 가장 길 수 도 있다.
제 1 내지 제 3 스위치(SW1 내지 SW3)가 한 번씩 턴-온됨에 따라, 상기 클럭전송라인(333)에는 고전압(VH), 저전압(-VL), 및 중간전압(VM)이 차례로 인가된다. 다시말하면, 상기 고전압(VH), 저전압(VL) 및 중간전압(VM)으로 이루어진 한 주기의 클럭펄스(CLK)가 상기 클럭전송라인(333)에 공급된다. 상기 제 1 내지 제 3 스위치(SW1 내지 SW3)는 상술한 순서에 따라 반복적으로 턴-온되므로, 상기 클럭전송라인(333)에는 상기 클럭펄스(CLK)가 반복적으로 공급된다.
상기 클럭전송라인(333)은 다수의 저항(R)들 및 다수의 커패시터(C)가 직/병렬로 접속된 형태로 나타낼 수 있다.
도 5a 내지 도 5c는 도 4에 따른 클럭펄스를 생성하기 위한 제 1 내지 제 3 스위치의 동작을 나타낸 도면이다.
제 3 제어신호(CS3)가 하이 논리상태를 나타내고 나머지 제어신호들이 모두 로우 논리상태를 나타내면, 도 5a에 도시된 바와 같이, 상기 제 3 제어신호(CS3)를 공급받는 제 3 스위치(SW3)만 턴-온되고 나머지 스위치들은 턴-오프된다. 그러면, 중간전압(VM)이 상기 턴-온된 제 3 스위치(SW3)를 경유하여 클럭전송라인(333)에 공급된다. 여기서, 상기 제 3 스위치(SW3)가 턴-온되기전 상기 클럭전송라인(333)에 저전압(-VL)이 인가된 상태라고 한다면, 상기 제 3 스위치(SW3)가 턴-온되는 순간, 상기 클럭전송라인(333)의 전압은 저전압(-VL)에서 중간전압(VM)으로 상승한다.
이어서, 제 1 제어신호(CS1)가 하이 논리상태를 나타내고 나머지 제어신호들이 모두 로우 논리상태를 나타내면, 도 5b에 도시된 바와 같이, 상기 제 1 제어신호(CS1)를 공급받는 제 1 스위치(SW1)만 턴-온되고 나머지 스위치들은 턴-오프된다. 그러면, 고전압(VH)이 상기 턴-온된 제 1 스위치(SW1)를 경유하여 상기 클럭전송라인(333)에 공급된다. 이에 따라, 상기 클럭전송라인(333)의 전압이 중간전압(VM)에서 고전압(VH)으로 상승된다.
다음으로, 제 3 제어신호(CS3)가 하이 논리상태를 나타내고 나머지 제어신호들이 모두 로우 논리상태를 나타내면, 도 5c에 도시된 바와 같이, 상기 제 3 제어신호(CS3)를 공급받는 제 3 스위치(SW3)만 턴-온되고 나머지 스위치들은 턴-오프된다. 그러면, 중간전압(VM)이 상기 턴-온된 제 3 스위치(SW3)를 경유하여 상기 클럭 전송라인(333)에 공급된다. 이에 따라, 상기 클럭전송라인(333)의 전압이 고전압(VH)에서 중간전압(VM)으로 하강된다.
이어서, 제 2 제어신호(CS2)가 하이 논리상태를 나타내고 나머지 제어신호들이 모두 로우 논리상태를 나타내면, 도 5d에 도시된 바와 같이, 상기 제 2 제어신호(CS2)를 공급받는 제 2 스위치(SW2)만 턴-온되고 나머지 스위치들은 턴-오프된다. 그러면, 중간전압(VM)이 상기 턴-온된 제 2 스위치(SW2)를 경유하여 상기 클럭전송라인(333)에 공급된다. 이에 따라, 상기 클럭전송라인(333)의 전압이 중간전압(VM)에서 저전압(-VL)으로 하강된다.
이후, 상기 제 1 내지 제 3 스위치(SW1 내지 SW3)가 상술된 바와 같은 순서대로 반복하여 턴-온됨에 따라, 상기 클럭전송라인(333)에는 중간전압(VM), 고전압(VH), 중간전압(VM) 및 저전압(-VL)으로 이루어진 클럭펄스(CLK)가 반복적으로 공급된다.
여기서, 상기 전압원들의 소비전력을 계산해보면 다음과 같다. 이때, 상기 중간전압(VM)을 0[V]의 접지전압으로 정의하기로 한다.
상기 클럭전송라인(333)에 형성된 커패시터(C)의 일측 단자는 저항(R)을 통해 출력단자에 접속되어 있는데, 상기 제 3 스위치(SW3)가 턴-온되기 이전 기간에 상기 클럭전송라인(333)에는 부극성의 저전압(-VL)이 공급되어 있으므로 이 커패시터(C)의 양 단자에는 각각 부극성의 저전압(-VL)이 유지되어 있다.
먼저, 상기 클럭전송라인(333)의 전압이 부극성의 저전압(-VL)에서 0[V]의 접지전압으로 변화하는 첫 번째 라이징 에지시에 각 전압원이 소비한 전력은 다음 과 같다.
즉, 제 1 스위치(SW1)가 턴-오프되고, 제 2 스위치(SW2)가 턴-오프되고, 그리고 제 3 스위치(SW3)가 턴-온되면, 상기 턴-온된 제 3 스위치(SW3)를 통해 0[V]의 접지전압이 상기 클럭전송라인(333)에 공급된다. 이에 따라, 상기 클럭전송라인(333)의 전압이 부극성의 저전압(-VL)에서 접지전압으로 상승한다. 이때, 상기 클럭전송라인(333)에 접속된 커패시터(C)에 흐르는 총 전류는 다음 제 6 수학식에 의해 나타낼 수 있다
Ir1=C*VL
이때, 모든 전압원이 사용한 에너지는 다음 제 7 수학식에 의해 나타낼 수 있다
Pr1=C*VL*VL
다음으로, 상기 클럭전송라인(333)의 전압이 상기 부극성의 저전압(-VL)에서 고전압(VH)으로 변화하는 두 번째 라이징 에지시에 각 전압원이 사용한 에너지는 다음과 같다.
즉, 제 1 스위치(SW1)가 턴-온되고, 제 2 스위치(SW2)가 턴-오프되고, 그리고 제 3 스위치(SW3)가 턴-오프되면, 상기 턴-온된 제 1 스위치(SW1)를 통해 고전압(VH)이 상기 클럭전송라인(333)에 공급된다. 이에 따라, 상기 클럭전송라인(333) 의 전압이 접지전압에서 고전압(VH)으로 상승한다. 이때, 상기 클럭전송라인(333)에 접속된 커패시터(C)에 흐르는 총 전류는 다음 제 8 수학식에 의해 나타낼 수 있다
Ir2=C*VH
이때, 모든 전압원이 사용한 에너지는 다음 제 9 수학식에 의해 나타낼 수 있다.
Pr2=C*VH*(VH+VL)
따라서, 라이징 에지시 모든 전원이 소비한 에너지는 다음 제 10 수학식과 같다.
Prise=Pr1+Pr2=C{VH2+(VH*VL)+VL2}
다음으로, 폴링 에지시에 각 전압원이 소비한 에너지는 다음과 같다.
먼저, 상기 클럭전송라인(333)의 전압이 고전압(VH)에서 접지전압으로 변화하는 첫 번째 폴링 에지시에 각 전압원이 소비한 에너지는 다음과 같다.
즉, 제 1 스위치(SW1)가 턴-오프되고, 제 2 스위치(SW2)가 턴-오프되고, 그리고 제 3 스위치(SW3)가 턴-온되면, 상기 턴-온된 제 3 스위치(SW3)를 통해 접지전압이 상기 클럭전송라인(333)에 공급된다. 이에 따라, 상기 클럭전송라인(333)의 전압이 고전압(VH)에서 접지전압으로 하강한다. 이때, 상기 클럭전송라인(333)에 접속된 커패시터(C)에 흐르는 총 전류는 다음 제 11 수학식에 의해 나타낼 수 있다
If1=C*VH
이때, 기준전압원(303)의 사용 에너지가 0이므로, 첫 번째 폴링 에지시에 모든 전압원이 사용한 에너지는 다음 제 12 수학식에 의해 나타낼 수 있다
Pf1=0
다음으로, 상기 클럭전송라인(333)의 전압이 접지전압에서 부극성의 저전압(-VL)으로 변화하는 두 번째 폴링 에지시에 각 전압원이 소비한 에너지는 다음과 같다.
즉, 제 1 스위치(SW1)가 턴-오프되고, 제 2 스위치(SW2)가 턴-온되고, 그리고 제 3 스위치(SW3)가 턴-온되면, 상기 턴-온된 제 2 스위치(SW2)를 통해 부극성의 저전압(-VL)이 상기 클럭전송라인(333)에 공급된다. 이에 따라, 상기 클럭전송라인(333)의 전압이 접지전압에서 부극성의 저전압(-VL)으로 하강한다. 이때, 상기 클럭전송라인(333)에 접속된 커패시터(C)에 흐르는 총 전류는 다음 제 13 수학식에 의해 나타낼 수 있다
If2=C(VL)
이때, 모든 전압원이 사용한 에너지는 다음 제 14 수학식에 의해 나타낼 수 있다
Pf2=C*VL*VL
따라서, 폴링 에지시 모든 전원이 소비한 총 에너지는 다음 제 15 수학식에 의해 나타낼 수 있다
Pfall=Pf1+Pf2 =C*VL*VL
결론적으로, 하나의 클럭펄스(CLK)를 생성하는데 사용된 총 에너지는 다음 제 16 수학식에 의해 나타낼 수 있다
Ptotal=Prise+Pfall=C{VH2+(VH*VL)+VL2}+C*VL*VL=C{VH2+(VH*VL)+2VL2}
도 6은 도 3의 각 스위치에 공급되는 또 다른 형태의 제어신호들 및 클럭전송라인에 공급되는 클럭펄스의 파형을 나타낸 도면이고, 도 7a 내지 도 7c는 도 6에 따른 클럭펄스를 생성하기 위한 제 1 내지 제 3 스위치의 동작을 나타낸 도면이다.
제 3 제어신호(CS3)가 하이 논리상태를 나타내고 나머지 제어신호들이 모두 로우 논리상태를 나타내면, 도 7a에 도시된 바와 같이, 상기 제 3 제어신호(CS3)를 공급받는 제 3 스위치(SW3)만 턴-온되고 나머지 스위치들은 턴-오프된다. 그러면, 중간전압(VM)이 상기 턴-온된 제 3 스위치(SW3)를 경유하여 클럭전송라인(333)에 공급된다. 여기서, 상기 제 3 스위치(SW3)가 턴-온되기전 상기 클럭전송라인(333)에 저전압(-VL)이 인가된 상태라고 한다면, 상기 제 3 스위치(SW3)가 턴-온되는 순간, 상기 클럭전송라인(333)의 전압은 저전압(-VL)에서 중간전압(VM)으로 상승한다.
이어서, 제 1 제어신호(CS1)가 하이 논리상태를 나타내고 나머지 제어신호들이 모두 로우 논리상태를 나타내면, 도 7b에 도시된 바와 같이, 상기 제 1 제어신호(CS1)를 공급받는 제 1 스위치(SW1)만 턴-온되고 나머지 스위치들은 턴-오프된다. 그러면, 고전압(VH)이 상기 턴-온된 제 1 스위치(SW1)를 경유하여 상기 클럭전송라인(333)에 공급된다. 이에 따라, 상기 클럭전송라인(333)의 전압이 중간전압(VM)에서 고전압(VH)으로 상승된다.
다음으로, 제 2 제어신호(CS2)가 하이 논리상태를 나타내고 나머지 제어신호들이 모두 로우 논리상태를 나타내면, 도 7c에 도시된 바와 같이, 상기 제 2 제어신호(CS2)를 공급받는 제 2 스위치(SW2)만 턴-온되고 나머지 스위치들은 턴-오프된다. 그러면, 저전압(-VL)이 상기 턴-온된 제 2 스위치(SW2)를 경유하여 상기 클럭전송라인(333)에 공급된다. 이에 따라, 상기 클럭전송라인(333)의 전압이 고전압(VH)에서 저전압(-VL)으로 하강된다.
이후, 상기 제 1 내지 제 3 스위치(SW1 내지 SW3)가 상술된 바와 같은 순서대로 반복하여 턴-온됨에 따라, 상기 클럭전송라인(333)에는 중간전압(VM), 고전압(VH), 및 저전압(-VL)으로 이루어진 클럭펄스(CLK)가 반복적으로 공급된다.
여기서, 상기 전압원들의 소비전력을 계산해보면 다음과 같다. 이때, 상기 중간전압(VM)을 0[V]의 접지전압으로 정의하기로 한다.
상기 클럭전송라인(333)에 형성된 커패시터(C)의 일측 단자는 저항(R)을 통해 출력단자에 접속되어 있는데, 상기 제 3 스위치(SW3)가 턴-온되기 이전 기간에 상기 클럭전송라인(333)에는 부극성의 저전압(-VL)이 공급되어 있으므로 이 커패시터(C)의 양 단자에는 각각 부극성의 저전압(-VL)이 유지되어 있다.
먼저, 상기 클럭전송라인(333)의 전압이 부극성의 저전압(-VL)에서 0[V]의 접지전압으로 변화하는 첫 번째 라이징 에지시에 각 전압원이 소비한 전력은 다음과 같다.
즉, 제 1 스위치(SW1)가 턴-오프되고, 제 2 스위치(SW2)가 턴-오프되고, 그리고 제 3 스위치(SW3)가 턴-온되면, 상기 턴-온된 제 3 스위치(SW3)를 통해 0[V]의 접지전압이 상기 클럭전송라인(333)에 공급된다. 이에 따라, 상기 클럭전송라인(333)의 전압이 부극성의 저전압(-VL)에서 접지전압으로 상승한다. 이때, 상기 클럭전송라인(333)에 접속된 커패시터(C)에 흐르는 총 전류는 다음 제 17 수학식에 의해 나타낼 수 있다
Ir1=C*VL
이때, 모든 전압원이 사용한 에너지는 다음 제 18 수학식에 의해 나타낼 수 있다
Pr1=C*VL*VL
다음으로, 상기 클럭전송라인(333)의 전압이 상기 접지전압에서 고전압(VH)으로 변화하는 두 번째 라이징 에지시에 각 전압원이 소비한 에너지는 다음과 같다.
즉, 제 1 스위치(SW1)가 턴-온되고, 제 2 스위치(SW2)가 턴-오프되고, 그리고 제 3 스위치(SW3)가 턴-오프되면, 상기 턴-온된 제 1 스위치(SW1)를 통해 고전압(VH)이 상기 클럭전송라인(333)에 공급된다. 이에 따라, 상기 클럭전송라인(333)의 전압이 접지전압에서 고전압(VH)으로 상승한다. 이때, 상기 클럭전송라인(333)에 접속된 커패시터(C)에 흐르는 총 전류는 다음 제 19 수학식에 의해 나타낼 수 있다
Ir2=C*VH
이때, 모든 전압원이 사용한 에너지는 다음 제 20 수학식에 의해 나타낼 수 있다.
Pr2=C*VH*(VH+VL)
따라서, 라이징 에지시 모든 전원이 소비한 총 에너지는 다음 제 21 수학식과 같다.
Prise=Pr1+Pr2=C{VH2+(VH*VL)+VL2}
다음으로, 폴링 에지시에 각 전압원이 소비한 에너지는 다음과 같다.
상기 클럭전송라인(333)의 전압이 고전압(VH)에서 부극성의 저전압(-VL)으로 변화하는 폴링 에지시에 각 전압원이 소비한 에너지는 다음과 같다.
즉, 제 1 스위치(SW1)가 턴-오프되고, 제 2 스위치(SW2)가 턴-온되고, 그리고 제 3 스위치(SW3)가 턴-오프되면, 상기 턴-온된 제 2 스위치(SW2)를 통해 저전압(-VL)이 상기 클럭전송라인(333)에 공급된다. 이에 따라, 상기 클럭전송라인(333)의 전압이 고전압(VH)에서 저전압(-VL)으로 하강한다. 이때, 상기 클럭전송라인(333)에 접속된 커패시터(C)에 흐르는 총 전류는 다음 제 22 수학식에 의해 나타낼 수 있다
If=C(VH+VL)
따라서, 폴링 에지시 모든 전압원이 사용한 에너지는 다음 제 23 수학식에 의해 나타낼 수 있다.
Pfall=C(VH+VL)*VL
결론적으로, 하나의 클럭펄스(CLK)를 생성하는데 사용된 총 에너지는 다음 제 24 수학식에 의해 나타낼 수 있다
Ptotal=Prise+Pfall=C{VH2+(2VH*VL)+VL2}+C(VL+VH)*VL=C{VH2+(2VH*VL)+2VL2}
종래의 제 5 수학식과 본 발명의 제 16 및 제 24 수학식을 비교하면, 본 발명에서의 소비전력은 종래에 비하여 더 낮음을 알 수 있다.
이를 표를 사용하여 비교하면 다음과 같다. 여기서 f는 클럭펄스(CLK)의 주파수이다.
구 분 　소비전력
종래 fC{VH2+(3VH*VL)+2VL2}
본 발명(폴링 스텝이 있는 경우) fC{VH2+(VH*VL)+2VL2}
본 발명(폴링 스텝이 없는 경우) fC{VH2+(2VH*VL)+2VL2}
도 8은 본 발명의 제 2 실시예에 따른 클럭발생기를 나타낸 도면이다.
본발명의 제 2 실시예에 따른 클럭발생기(855)는, 도 8에 도시된 바와 같이, 제 3 스위치(SW3)와 접지단자간에 접속된 보조전압원(304)을 더 포함한다. 상기 보조전압원(304)의 정극성단자는 제 3 스위치(SW3)의 일측단자에 연결되어 있으며, 부극성단자는 접지단자에 연결된다. 이 보조전압원(304)은 보조전압(VS)을 출력하는 정전압원이다.
이와 같이 구성된 본 발명의 제 2 실시예에 따른 클럭발생기(855)에서 소비되는 총 소비전력을 구하면 다음과 같다. 이때, 도 4의 제어신호를 사용하여 상기 클럭발생기(855)를 구동할 때의 사용 에너지를 구하기로 한다.
먼저, 보조전압원(304)으로부터의 보조전압(VS)이 0보다 클 때, 첫 번째 라이징 에지시의 사용 에너지, 두 번째 라이징 에지시의 사용 에너지, 폴링 에지시의 사용 에너지, 그리고 이를 합한 총 에너지는 다음 제 25 수학식에 의해 나타낼 수 있다
Prise1=C(VS+VL)2
Prise2=C(VH-VS)(VH+VL)
Pfall=C(VS+VL)*VL
Ptotal=Prise1+Prise2+Pfall=C{VH2+(VH*VL)+2VL2}+C{VS2+VS*(2VL-VH)}
다음으로, 보조전압원(304)으로부터의 보조전압이 0보다 작을 때, 첫 번째 라이징 에지시의 사용 에너지, 두 번째 라이징 에지시의 사용 에너지, 첫 번째 폴링 에지시의 사용 에너지, 두 번째 폴링 에지시의 사용 에너지, 그리고 이를 합한 총 에너지는 다음 제 26 수학식에 의해 나타낼 수 있다
Prise1=C(VS+VL)*VL
Prise2=C(VH-VS)(VH+VL)
Pfall1=C(VH-VS)*(-VS)
Pfall2=C(VS+VL)*VL
Ptotal=Prise1+Prise2+Pfall1+Pfall2=C{VH2+(VH*VL)+2VL2}+C{VS2+VS*(VL-2VH)}
이상에서 VS=Max{(VH-2VL)/2,0}일때 소비 전력이 최소화됨을 알 수 있다.(일반적으로 VH>2VL)
한편, 제 1 및 제 2 실시예에 따른 클럭발생기(355, 855)는 직류-직류 발생기 및 레벨 쉬프터에 내장될 수 있다.
도 9는 도 3의 클럭발생기가 직류-직류 발생기 및 레벨 쉬프터에 내장된 형태를 나타낸 도면으로서, 도 9에 도시된 바와 같이, 고전압원(301) 및 저전압원(302)은 직류-직류 발생기(901)에 내장되며, 제 1 내지 제 3 스위치(SW1 내지 SW3)는 레벨 쉬프터(902)에 내장된다.
도 10은 도 3의 클럭발생기가 직류-직류 발생기 및 레벨 쉬프터에 내장된 또 다른 형태를 나타낸 도면으로서, 도 10에 도시된 바와 같이, 고전압원(301) 및 저전압원(302)은 직류-직류 발생기(901)에 내장되며, 제 1 내지 제 3 스위치(SW1 내지 SW3)는 레벨 쉬프터(902)에 내장된다. 이때, 상기 제 3 스위치(SW3)의 일측 단자는 별도의 접지단자에 접속된다.
한편, 도면에 도시하지 않았지만, 도 8의 클럭발생기(855)의 고전압원(301), 저전압원(302), 및 보조전압원(304)은 직류-직류 발생기(901)에 내장되며, 제 1 내지 제 3 스위치(SW1 내지 SW3)는 레벨 쉬프터(902)에 내장될 수 있다.
이상과 같이 설명한 제 1 및 제 2 실시예에 따른 클럭발생기(355, 855)는 액정표시장치에 구비될 수 있다.
액정표시장치는 서로 교차하는 다수의 게이트 라인들과 다수의 데이터 라인들을 포함하며, 각 게이트 라인과 데이터 라인이 교차하여 정의된 화소영역에는 박막트랜지스터 및 화소전극이 형성된다. 상기 게이트 라인들, 데이터 라인들, 박막트랜지스터 및 화소전극은 하부 기판에 형성되어 있으며, 상기 하부 기판과 마주보는 상부 기판에는 공통전극 및 컬러필터층이 형성된다.
상기 게이트 라인을 구동하기 위해서는 순차적으로 스캔펄스를 출력하는 쉬프트 레지스터가 필요한 바, 이러한 쉬프트 레지스터는 클럭발생기(355, 855)로부터 클럭펄스(CLK)를 공급받아 상기 스캔펄스를 생성한다.
본 발명의 제 1 및 제 2 실시예에 따른 클럭발생기(355, 855)는 상기 쉬프트 레지스터를 구동하기 위해서 상기 액정표시장치에 설치될 수 있다. 상기 쉬프트 레지스터는 서로 다른 위상을 갖는 적어도 2종의 클럭펄스(CLK)를 공급받는다. 각 클럭펄스(CLK)는 서로 다른 클럭전송라인(333)에 통해 전송된다. 따라서, 상기 클럭발생기(355, 855)는 서로 다른 위상의 클럭펄스(CLK)를 공급할 수 있도록 다수 구비된다.
한편, 본 발명에서 적용된 수학식들을 뒷받침하는 몇 가지 수학식들을 정리하여 보면 다음과 같다.
도 11은 일반적인 RC회로를 나타낸 도면이다.
전원(422)으로부터 출력된 클럭펄스(CLK)의 라이징 에지 기간에 커패시터(CL)에 충전되는 전압변화는 다음 제 27 수학식에 의해 나타낼 수 있다
CL(dv/dt)+(V/RL)=VS/RL
여기서, V=VS{1-exp(-t/RLCL))}
한편, 전원(422)으로부터 출력된 클럭펄스(CLK)의 폴링 에지 기간에 커패시터(CL)로부터 방전되는 전압변화는 다음 제 28 수학식에 의해 나타낼 수 있다
CL(dv/dt)+(V/RL)=VS/RL
여기서, V=VS*exp(-t/RLCL)
상기 커패시터(CL)가 충전되는 기간에 저항(RL)에 흐르는 전류 변화는 다음 제 29 수학식에 의해 나타낼 수 있다
i=CL(dV/dt)=VS/RL*exp(-t/RLCL)
한편, 상기 커패시터(CL)가 방전되는 기간에 저항(RL)에 흐르는 전류 변화는 다음 제 30 수학식에 의해 나타낼 수 있다
i=CL(dV/dt)=-VS/RL*exp(-t/RLCL)
상기 커패시터(CL)가 충전되는 기간에 저항(RL)에서 소비되는 에너지(Joule Heating)는 다음 제 31 수학식에 의해 나타낼 수 있다
E=∫RLi2dt=VS 2/RL∫exp(-2t/RLCL)dt=1/2CLVS 2
한편, 상기 커패시터(CL)가 방전되는 기간에 저항(RL)에서 소비되는 에너지(Joule Heating)는 다음 제 32 수학식에 의해 나타낼 수 있다
E=∫RLi2dt=VS 2/RL∫exp(-2t/RLCL)dt=1/2CLVS 2
따라서, 저항(RL)에서 소비되는 전체 에너지는 다음 제 33 수학식에 의해 나타낼 수 있다
Etotal=CLVS 2
에너지 보존 법칙에 따라 본 발명을 설명하면 다음과 같다.
도 12는 또 다른 일반적인 RC회로를 나타낸 도면이다.
클럭펄스(CLK)가 라이징 또는 폴링되는 기간에 전원(423)에 전류가 흐르며, 전원(423)의 내부에서 전류의 방향이 minus 전극에서 plus 전극으로 흐를때 전원이 일(work)을 한다. 즉, 에너지를 소모한다.
전원(423)에 흐르는 전류는 저항(RL)에 흐르는 전류와 같으며(Kirchihoff의 법칙), 커패시터에 흐르는 전류와 같으며(Maxwell의 Displacement Current), 충전동안의 시간적분은 커패시터에 모인 전햐량이 된다.
따라서, 도 12의 회로에서 소비되는 전체 에너지는 다음 제 29 수학식에 의해 나타낼 수 있다
E =∫VSiSdt=VS∫iSdt=VSQC=CLVS 2=CLVS 2
여기서, 하나의 클럭펄스에 대하여 계산하여 에너지라는 용어를 사용했으며, 클럭펄스의 주파수를 곱하면 Power(energy/second)가 된다.
한편, 본 발명에서의 클럭전송라인(111)은 다음과 같은 등가회로로 대치할 수 있다.
도 13은 클럭전송라인의 등가회로를 나타낸 도면이다.
클럭전송라인(111)의 부하(load)는 주로 버퍼 트랜지스터(buffer TFT(Thin Film Transistor))의 기생 커패시터(C1)(TFT의 게이트전극과 드레인전극간의 기생 커패시터)들로 구성되며, 실제 내장회로(게이트 드라이버가 액정패널에 내장된 회로)에서는 하나의 클럭전송라인(111)에 보통 100개 이상의 버퍼 트랜지스터가 연결된다. 전체 커패시터(C1)는 수 나노 패럿(nano farad) 정도의 크기를 갖는다.
도 11에서 커패시터(C1)의 일측 단자는 클럭전송라인(111)과 연결되어 있으며, 타측 단자는 Q노드와 연결되어 있다. 이 커패시터(C1)는 저항(보통 트랜지스터로 구성)을 통해 전원(Vgl)과 연결되어 Vgl의 전위를 유지한다. 실제 상기 클럭펄 스가 클럭전송라인(111)에 인가될 때, 커플링 현상에 의해 Q노드의 전압이 변하지만 정상구동인 경우(즉, 주어진 시간내에 Q노드가 decay되는 경우) 소비전력은 저항의 크기와 무관하다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
도 1은 종래의 클럭발생기를 나타낸 도면
도 2는 도 1의 클럭발생기에 공급되는 제어신호 및 클럭발생기로부터 생성되는 클럭펄스의 파형을 나타낸 도면
도 3은 본 발명의 제 1 실시예에 따른 클럭발생기를 나타낸 도면
도 4는 도 3의 각 스위치에 공급되는 제어신호들 및 클럭전송라인에 공급되는 클럭펄스의 파형을 나타낸 도면
도 5a 내지 도 5c는 도 4에 따른 클럭펄스를 생성하기 위한 제 1 내지 제 3 스위치의 동작을 나타낸 도면
도 6은 도 3의 각 스위치에 공급되는 또 다른 형태의 제어신호들 및 클럭전송라인에 공급되는 클럭펄스의 파형을 나타낸 도면
도 7a 내지 도 7c는 도 6에 따른 클럭펄스를 생성하기 위한 제 1 내지 제 3 스위치의 동작을 나타낸 도면이다.
도 8은 본 발명의 제 2 실시예에 따른 클럭발생기를 나타낸 도면
도 9는 도 3의 클럭발생기가 직류-직류 발생기 및 레벨 쉬프터에 내장된 형태를 나타낸 도면
도 10은 도 3의 클럭발생기가 직류-직류 발생기 및 레벨 쉬프터에 내장된 또 다른 형태를 나타낸 도면
도 11은 일반적인 RC회로를 나타낸 도면
도 12는 또 다른 일반적인 RC회로를 나타낸 도면
도 13은 클럭전송라인의 등가회로를 나타낸 도면

Claims (10)

  1. 고전압을 클럭전송라인에 공급하는 제 1 스위칭소자;
    저전압을 상기 클럭전송라인에 공급하는 제 2 스위칭소자; 및,
    상기 고전압과 저전압 사이의 중간전압을 상기 클럭전송라인에 공급하는 제 3 스위칭소자를 포함하며;
    상기 스위칭소자들은 제 3 스위칭소자, 제 1 스위칭소자, 및 제 2 스위칭소자 순서로 차례로 턴-온되어 한 주기의 클럭펄스를 생성하는 것을 특징으로 하는 클럭발생기.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제 1 항에 있어서,
    상기 각 스위칭소자가 턴-온 상태로 유지되는 기간의 길이가 모두 다른 것을 특징으로 하는 클럭발생기.
  7. 제 1 항에 있어서,
    상기 제 1 스위칭소자는 제 1 제어신호에 의해 제어되고, 상기 제 2 스위칭소자는 제 2 제어신호에 의해 제어되며, 그리고 상기 제 3 스위칭소자는 제 3 제어신호에 의해 제어되며,
    상기 제 1 내지 제 3 제어신호는 상기 스위칭소자들이 상기 순서로 턴-온되도록 서로 다른 위상차를 가지며, 상기 각 스위칭소자를 턴-온시키기 위한 각 제어신호의 액티브 구간의 길이가 모두 다른 것을 특징으로 하는 클럭발생기.
  8. 제 1 항에 있어서,
    상기 고전압은 정극성의 전압이고, 상기 저전압은 부극성의 전압이며, 상기 중간 전압은 0[V] 전압인 것을 특징으로 하는 클럭발생기.
  9. 제 1 항에 있어서,
    상기 제 3 스위칭소자의 일측 단자와 접지단자 사이에 접속된 보조전압원을 더 포함함을 특징으로 하는 클럭발생기.
  10. 제 1 항에 있어서,
    상기 클럭전송라인에 형성된 커패시터의 일측단자와 접지단자 사이에 접속된 기준전압원을 더 포함함을 특징으로 하는 클럭발생기.
KR1020070083359A 2007-08-20 2007-08-20 클럭발생기 KR101385473B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070083359A KR101385473B1 (ko) 2007-08-20 2007-08-20 클럭발생기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070083359A KR101385473B1 (ko) 2007-08-20 2007-08-20 클럭발생기

Publications (2)

Publication Number Publication Date
KR20090019143A KR20090019143A (ko) 2009-02-25
KR101385473B1 true KR101385473B1 (ko) 2014-04-17

Family

ID=40687008

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070083359A KR101385473B1 (ko) 2007-08-20 2007-08-20 클럭발생기

Country Status (1)

Country Link
KR (1) KR101385473B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102461388B1 (ko) * 2015-12-31 2022-11-01 엘지디스플레이 주식회사 게이트 구동부 및 이를 이용한 표시장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060061876A (ko) * 2004-12-02 2006-06-08 삼성전자주식회사 클럭발생회로 및 이를 갖는 표시장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060061876A (ko) * 2004-12-02 2006-06-08 삼성전자주식회사 클럭발생회로 및 이를 갖는 표시장치

Also Published As

Publication number Publication date
KR20090019143A (ko) 2009-02-25

Similar Documents

Publication Publication Date Title
US8587508B2 (en) Scanning signal line drive circuit, shift register, and drive method of driving shift register
US7327338B2 (en) Liquid crystal display apparatus
US8995606B2 (en) Scanning signal line drive circuit and display device provided with same
US9280942B2 (en) Electro-optical device, shift register circuit, and semiconductor device
US9159267B2 (en) Liquid crystal display device
TWI393093B (zh) 移位暫存器，具有該移位暫存器之顯示裝置，及其驅動方法
US8803785B2 (en) Scanning signal line drive circuit and display device having the same
CN109935217B (zh) 有源矩阵型显示装置及其驱动方法
KR20080111233A (ko) 액정 표시 장치의 구동 장치와 이를 포함하는 액정 표시장치
KR20060092104A (ko) 시프트 레지스터 및 액정구동회로
KR20070057410A (ko) 쉬프트 레지스터
KR20120064127A (ko) 액정 표시 장치 및 그 구동 방법
US10770018B2 (en) Scanning signal line drive circuit, display device including the same, and scanning signal line driving method
KR102194666B1 (ko) 표시 패널
US20200394977A1 (en) Scanning signal line drive circuit and display device provided with same
KR20080056812A (ko) 액정 표시 장치
KR101385473B1 (ko) 클럭발생기
US7362292B2 (en) Active matrix display device
KR20100034242A (ko) Ｌｃｄ 드라이버
JP4308162B2 (ja) 液晶表示装置の駆動回路及びその駆動方法
JP2006072391A (ja) ソースライン駆動回路
KR101117983B1 (ko) 액정표시장치 및 이의 구동방법
JP5323924B2 (ja) 表示装置および表示装置の駆動方法
KR101217158B1 (ko) 액정표시장치
KR100521264B1 (ko) 칼럼드라이버집적회로및그구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 6