KR101604136B1

KR101604136B1 - 표시장치

Info

Publication number: KR101604136B1
Application number: KR1020090095816A
Authority: KR
Inventors: 양동규; 조영민
Original assignee: 엘지디스플레이 주식회사
Priority date: 2009-10-08
Filing date: 2009-10-08
Publication date: 2016-03-16
Also published as: KR20110038501A

Abstract

본 발명은, 적어도 두 개의 전원배선을 통해 서로 다른 레벨의 양의 전원을 출력하는 전원부; 적어도 두 개의 전원배선 중 제1전원배선을 통해 제1양의 전원을 공급받는 타이밍 구동부; 적어도 두 개의 전원배선 중 제2전원배선을 통해 제2양의 전원을 공급받는 데이터구동부; 및 제어신호에 따라 적어도 두 개의 전원배선을 쇼트시키는 전원제어부를 포함하는 표시장치를 제공한다.

표시장치, 전원, 배선

Description

표시장치{Display Device}

본 발명은 표시장치에 관한 것이다.

정보화 기술이 발달함에 따라 사용자와 정보간의 연결 매체인 표시장치의 시장이 커지고 있다. 이에 따라, 유기전계발광표시장치(Organic Light Emitting Display: OLED), 액정표시장치(Liquid Crystal Display: LCD) 및 플라즈마표시장치(Plasma Display Panel: PDP) 등과 같은 표시장치의 사용이 증가하고 있다.

이와 같은 표시장치는 텔레비전(TV)이나 비디오 등의 가전분야에서 노트북(Note book)과 같은 컴퓨터나 핸드폰과 등과 같은 산업분야 등에서 다양한 용도로 사용되고 있다.

앞서 설명한 표시장치 중 일부 예컨대, 유기전계발광표시장치나 액정표시장치는 매트릭스 형태로 배치된 복수의 서브 픽셀을 구동하는 구동부에 의해 구동된다. 구동부에는 타이밍구동부 및 데이터구동부 등이 포함된다. 타이밍구동부는 외부로부터 수직 동기신호(Vsync), 수평 동기신호(Hsync) 및 데이터신호(DATA) 등과 같은 시스템신호를 공급받고 이에 대응하여 각종 구동신호를 생성하고 이를 데이터구동부 등에 공급한다. 데이터구동부는 타이밍구동부로부터 공급된 구동신호를 기 초로 데이터신호를 생성하고 이를 복수의 서브 픽셀에 공급한다.

앞서 설명한 구동부는 전원부로부터 서로 다른 레벨의 양의 전원을 공급받음으로써 위와 같이 각종 구동신호를 생성하거나 동작을 할 수 있게 된다. 종래 전원부는 출력되는 전원을 차단하는 파워 오프 시퀀스(Power OFF Sequence)를 맞추기 위해 전원부의 출력단에 수동 소자들로 이루어진 방전회로를 구성하였다. 그런데, 종래 전원부에 사용된 방전회로는 수동 소자들을 통해 방전되는 전압이나 전류의 양이 비균일하게 나타나는 등 파워 오프 시퀀스의 불일치에 따른 문제 예컨대, 전압 리플, 잡음 및 역전류 등이 발생하는 문제가 있어 이의 개선이 요구된다.

상술한 배경기술의 문제점을 해결하기 위한 본 발명은, 파워 오프 시퀀스를 만족시킬 수 있도록 전원부를 구성하고 전압 리플, 잡음 및 역전류 등이 발생하는 문제를 해결하여 전원을 안정화할 수 있는 표시장치를 제공하는 것이다.

상술한 과제 해결 수단으로 본 발명은, 적어도 두 개의 전원배선을 통해 서로 다른 레벨의 양의 전원을 출력하는 전원부; 적어도 두 개의 전원배선 중 제1전원배선을 통해 제1양의 전원을 공급받는 타이밍 구동부; 적어도 두 개의 전원배선 중 제2전원배선을 통해 제2양의 전원을 공급받는 데이터구동부; 및 제어신호에 따라 적어도 두 개의 전원배선을 쇼트시키는 전원제어부를 포함하는 표시장치를 제공한다.

전원제어부는, 제어신호에 따라 적어도 두 개의 전원배선을 쇼트시키는 스위칭소자부를 포함할 수 있다.

전원제어부는, 제어신호가 로직 로우(Low)일 때 적어도 두 개의 전원배선을 쇼트시킬 수 있다.

전원제어부는, 로직 로우의 제어신호를 로직 하이의 제어신호로 반전시키는 인버터부와, 인버터부로부터 출력된 로직 하이의 제어신호에 의해 구동하는 N-type 트랜지스터부를 포함할 수 있다.

전원제어부는, 제어신호가 로직 하이(High)일 때 적어도 두 개의 전원배선을 쇼트시킬 수 있다.

전원제어부는, 로직 하이의 제어신호를 로직 로우의 제어신호로 반전시키는 인버터부와, 인버터부로부터 출력된 로직 하이의 제어신호에 의해 구동하는 P-type 트랜지스터부를 포함할 수 있다.

전원제어부는, 타이밍구동부로부터 공급된 제어신호에 따라 적어도 두 개의 전원배선을 쇼트시킬 수 있다.

전원제어부는, 전원부로부터 공급된 제어신호에 따라 적어도 두 개의 전원배선을 쇼트시킬 수 있다.

전원부는, 적어도 세 개의 전원배선을 통해 서로 다른 레벨의 양의 전원을 출력하고, 데이터구동부는, 적어도 세 개의 배선 중 제3배선을 통해 제3양의 전원을 공급받으며, 전원제어부는, 제어신호에 따라 적어도 세 개의 전원배선을 쇼트시킬 수 있다.

전원부는, 제1전원을 제1양의 전원으로 감압하여 출력하는 제1전원부와, 제2전원을 제2양의 전원으로 승압하여 출력하는 제2전원부와, 제3전원을 제3양의 전원으로 감압하여 출력하는 제3전원부를 포함할 수 있다.

본 발명은, 파워 오프 구간 동안 전원배선에 잔존하고 있는 전원이 동일한 레벨로 형성되도록 전원부의 출력단에 연결된 전원배선을 모두 쇼트시킴과 더불어 방전시켜 전원의 양이 주기별로 다르더라도 전원을 차단하는 파워 오프 시퀀스를 만족시킬 수 있는 표시장치를 제공하는 효과가 있다. 또한, 본 발명은 파워 오프 시퀀스를 만족시킬 수 있도록 전원부를 구성하고 전압 리플, 잡음 및 역전류 등이 발생하는 문제를 해결하여 전원을 안정화할 수 있는 표시장치를 제공하는 효과가 있다.

이하, 본 발명의 실시를 위한 구체적인 내용을 첨부된 도면을 참조하여 설명한다.

<제1실시예>

도 1은 본 발명의 제1실시예에 따른 표시장치의 개략적인 구성도이다.

도 1에 도시된 바와 같이, 본 발명의 제1실시예에 따른 표시장치는 타이밍구동부(TCN), 데이터구동부(DDRV), 스캔구동부(SDRV), 전원부(PWR), 전원제어부(PWRC) 및 표시패널(PNL)을 포함한다.

타이밍구동부(TCN)는 외부로부터 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 클럭신호(CLK), 데이터신호(DATA)를 공급받는다. 타이밍구동부(TCN)는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 클럭신호(CLK) 등의 타이밍신호를 이용하여 데이터구동부(DDRV)와 스캔구동부(SDRV)의 동작 타이밍을 제어한다. 타이밍구동부(TCN)는 1 수평기간의 데이터 인에이블 신호(DE)를 카운트하여 프레임 기간을 판단할 수 있으므로 외부로부터 공급되는 수직 동기신호(Vsync)와 수평 동기신호(Hsync)는 생략될 수 있다. 타이밍구동부(TCN)에서 생성되는 구동 제어신호들에는 스캔구동부(DDRV)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호와 데이터구동부(DDRV)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호가 포함될 수 있다. 게이트 타이밍 제어신호에는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 쉬프트 클럭(Gate Shift Clock, GSC), 게이트 출력 인에이블신호(Gate Output Enable, GOE) 등이 포함된다. 게이트 스타트 펄스(GSP)는 첫 번째 스캔신호가 발생하는 게이트 드라이브 IC(Integrated Circuit)에 공급된다. 게이트 쉬프트 클럭(GSC)은 게이트 드라이브 IC들에 공통으로 입력되는 클럭신호로써 게이트 스타트 펄스(GSP)를 쉬프트시키기 위한 클럭신호이다. 게이트 출력 인에이블신호(GOE)는 게이트 드라이브 IC들의 출력을 제어한다. 데이터 타이밍 제어신호에는 소스 스타트 펄스(Source, Start Pulse, SSP), 소스 샘플링 클럭(Source Sampling Clock, SSC), 소스 출력 인에이블신호(Source Output Enable, SOE) 등이 포함된다. 소스 스타트 펄스(SSP)는 데이터구동부(DDRV)의 데이터 샘플링 시작 시점을 제어한다. 소스 샘플링 클럭(SSC)은 라이징 또는 폴링 에지에 기준하여 데이터구동부(DDRV) 내에서 데이터의 샘플링 동작을 제어하는 클럭신호이다. 소스 출력 인에이블신호(SOE)는 데이터구동부(DDRV)의 출력을 제어한다. 한편, 데이터구동부(DDRV)에 공급되는 소스 스타트 펄스(SSP)는 데이터전송 방식에 따라 생략될 수도 있다.

데이터구동부(DDRV)는 타이밍구동부(TCN)로부터 공급된 데이터 타이밍 제어 신호(SSP, SSC, SOE)에 응답하여 타이밍구동부(TCN)로부터 공급되는 디지털 형태의 데이터신호(DATA)를 샘플링하고 래치하여 병렬 데이터 체계의 데이터로 변환한다. 데이터구동부(DDRV)는 소스 드라이브 IC들로 구성된다. 소스 드라이브 IC들은 각각 쉬프트 레지스터, 데이터 레지스터, 제1래치, 제2래치, AD변환부, 출력회로 등을 포함한다.

스캔구동부(SDRV)는 타이밍구동부(TCN)로부터 공급된 게이트 타이밍 제어신호(GSP, GSC, SOE)에 응답하여 게이트 구동전압을 순차적으로 생성한다. 스캔구동부(SDRV)는 게이트 드라이브 IC들로 구성된다. 게이트 드라이브 IC들은 각각 쉬프트레지스터, 레벨쉬프터, 쉬프트레지스터와 레벨쉬프터 사이에 접속된 다수의 논리곱 게이트(AND 게이트) 및 게이트 출력 인에이블신호(GOE)를 반전시키기 위한 인버터 등을 포함한다.

전원부(PWR)는 적어도 두 개의 전원배선(VCC, VDD)을 통해 서로 다른 레벨의 양의 전원을 출력한다. 전원부(PWR)는 외부로부터 공급된 전원을 감압하거나 승압하여 서로 다른 레벨의 양의 전원을 생성하고 이를 적어도 두 개의 전원배선(VCC, VDD)을 통해 출력한다.

전원제어부(PWRC)는 제어신호(CS)에 따라 적어도 두 개의 전원배선(VCC, VDD)을 쇼트시키는 역할을 한다. 전원제어부(PWRC)는 외부로부터 공급된 제어신호(CS)에 따라 적어도 두 개의 전원배선(VCC, VDD)을 쇼트시키는 스위칭소자부를 포함한다. 전원제어부(PWRC)는 제어신호(CS)가 로직 하이(High)일 때 적어도 두 개의 전원배선(VCC, VDD)을 쇼트시키거나 로직 로우(Low)일 때 적어도 두 개의 전원 배선(VCC, VDD)을 쇼트시키도록 구성된다.

표시패널(PNL)은 액정표시패널 또는 유기전계발광표시패널로 구성된다. 표시패널(PNL)이 액정표시패널로 구성된 경우, 이는 트랜지스터기판과 컬러필터 기판 사이에 위치하는 액정층이 포함된다. 트랜지스터기판에는 데이터라인들(DL1~DLn), 스캔라인들(SL1~SLm), 트랜지스터들 및 커패시터 등이 형성되고, 컬러필터 기판에는 블랙매트릭스, 컬러필터 및 공통전극 등이 형성된다. 액정표시패널에 매트릭스형태로 배치된 서브 픽셀들(SP)은 데이터라인들(DL1~DLn)과 스캔라인들(SL1~SLm)에 의해 정의된다. 이와 달리, 표시패널(PNL)이 유기전계발광표시패널로 구성된 경우 이는 트랜지스터와 유기 발광다이오드가 형성된 어레이기판과 어레이기판과 봉지된 밀봉기판이 포함된다. 어레이기판에는 데이터라인들(DL1~DLn), 스캔라인들(SL1~SLm), 박막트랜지스터, 커패시터 및 유기 발광다이오드 등이 형성된다. 유기전계발광표시패널에 매트릭스형태로 배치된 서브 픽셀들(SP)은 데이터라인들(DL1~DLn)과 스캔라인들(SL1~SLm)에 의해 정의된다.

이하, 본 발명의 제1실시예에 따른 표시장치에 대해 더욱 자세히 설명한다.

도 2는 본 발명의 제1실시예에 따른 표시장치를 설명하기 위한 도면이고, 도 3은 도 2에 도시된 전원제어부의 제1예시도이며, 도 4는 도 2에 도시된 전원제어부의 제2예시도이다.

도 2에 도시된 바와 같이, 전원부(PWR1, PWR2)는 제1전원을 제1양의 전원으로 감압하는 감압회로(Buck Converter or Step Down Converter)로 구성된 제1전원 부(Buck[1])와, 제2전원을 제2양의 전원으로 승압하는 승압회로(Boost Converter or Step Up Converter)로 구성된 제2전원부(Boost)와, 제3전원을 제3양의 전원으로 감압하는 감압회로로 구성된 제3전원부(Buck[2])를 포함한다. 제1실시예에서는 제1 및 제2전원부(Buck[1], Boost)와 제3전원부(Buck[2])가 분할된 형태로 구성된 것을 일례로 한다.

제1전원부(Buck[1])는 외부로부터 공급된 제1전원을 제1양의 전원(예컨대 3.3V)으로 감압하고 이를 제1전원배선(VCC)을 통해 타이밍구동부(TCN)에 공급한다. 제1전원배선(VCC)을 통해 공급되는 제1양의 전원은 타이밍구동부(TCN) 및 데이터구동부(DDRV)에 공급되는 로직(Logic)전압으로 선택된다.

제2전원부(Boost)는 외부로부터 공급된 제2전원을 제2양의 전원(예컨대 15V ~ 17V)으로 승압하고 이를 제2전원배선(VDD)을 통해 데이터구동부(DDRV)에 공급한다. 제2전원배선(VDD)을 통해 공급되는 제2양의 전원은 데이터구동부(DDRV)에 공급되는 제1데이터전압으로 선택된다.

제3전원부(Buck[2])는 제2전원부(Boost)로부터 공급된 제2양의 전원을 제3양의 전원(예컨대 7.5V ~ 8.5V)으로 감압(공급된 전원의 절반 수준으로 감압)하고 이를 제3전원배선(HVDD)을 통해 데이터구동부(DDRV)에 공급한다. 제3전원배선(HVDD)을 통해 공급되는 제3양의 전원은 데이터구동부(DDRV)에 공급되는 제2데이터전압으로 선택된다. 여기서, 제2데이터전압은 제1데이터전압과 함께 감마전압을 형성하기 위한 전압으로 선택될 수 있다.

제1 내지 제3전원배선(VCC, VDD, HVDD)에는 전원부(PWR1, PWR2)로부터 출력 되는 전원을 차단하는 파워 오프 구간 동안 방전패스를 형성하는 방전회로(Discharging part)가 형성된다. 방전회로(Discharging part)는 수동 소자들(예컨대, 커패시터 및 저항)로 이루어질 수 있고 이들은 제1 내지 제3전원배선(VCC, VDD, HVDD) 중 적어도 하나의 전원배선에 형성될 수 있으나 이에 한정되지 않는다.

도 2 및 도 3에 도시된 바와 같이, 전원제어부(PWRC)는 제어신호(CS)가 로직 로우(Low)일 때 제1 내지 제3전원배선(VCC, VDD, HVDD)을 쇼트시킨다. 이를 위해, 전원제어부(PWRC)는 로직 로우의 제어신호(CS)를 로직 하이의 제어신호(CS)로 반전시키는 인버터부(INV)와 인버터부(INV)로부터 출력된 로직 하이의 제어신호(CS)에 의해 구동하는 스위칭부(SW)가 포함된다. 여기서, 스위칭부(SW)는 N-type의 제1 및 제2트랜지스터부(TR1, TR2)로 구성된 것을 일례로 한다. 제1 및 제2트랜지스터부(TR1, TR2)는 게이트전극을 통해 제어신호(CS)를 공급받고 소오스전극 및 드레인전극이 제1 내지 제3전원배선(VCC, VDD, HVDD)에 각각 연결되도록 구성된다.

제1실시예에서, 제어신호(CS)로는 타이밍구동부(TCN)로부터 출력되며 제2전원부(Boost)를 동작시키도록 제어하는 "Boost On" 신호를 이용하는 것을 일례로 한다. "Boost On" 신호는 외부로부터 공급된 전원이 전원부(PWR)에 공급되어 제1전원부(Buck[1])가 구동을 시작한 후, 타이밍구동부(TCN)의 PWM(Pulse Width Modulation)회로 내에서 생성된 신호로 정의될 수 있다. 한편, "Boost On" 신호는 로직 하이로 생성되므로 인버터부(INV)는 이를 로직 로우의 신호로 반전시킨다. 이에 따라, 전원제어부(PWRC)의 제1 및 제2트랜지스터부(TR1, TR2)는 오프 상태를 유지하게 되고 제1 내지 제3전원부(Buck[1], Boost, Buck[2])는 전원을 생성하기 위 한 구동을 유지하게 된다. 이와 달리, "Boost On" 신호가 로직 로우로 전환된 경우 즉, 파워가 오프 상태로 전환된 경우, 인버터부(INV)는 이를 로직 하이의 신호로 반전시키게 되므로 전원제어부(PWRC)의 제1 및 제2트랜지스터부(TR1, TR2)는 온 상태로 전환된다. 이에 따라, 제1 내지 제3전원배선(VCC, VDD, HVDD)은 제1 및 제2트랜지스터부(TR1, TR2)에 의해 쇼트되고 이들 상에 잔존하고 있는 전원은 모두 동일한 시간에 방전회로(Discharging part)를 통해 방전된다. 즉, 제1 내지 제3전원부(Buck[1], Boost, Buck[2])는 모두 동일한 시간에 오프 되므로 전원부(PWR1, PWR2)의 파워 오프 시퀀스(Power OFF Sequence)를 만족할 수 있게 된다.

도 2 및 도 4에 도시된 바와 같이, 전원제어부(PWRC)의 스위칭부(SW)가 P-type의 제1 및 제2트랜지스터부(TR1, TR2)인 경우 "Boost On" 신호가 로직 로우일 때 온 상태로 전환되어 제1 내지 제3전원배선(VCC, VDD, HVDD)을 쇼트시킬 수 있으므로 인버터부(INV)는 생략된다.

위의 설명과 달리, 제어신호(CS)가 타이밍구동부(TCN) 외의 다른 장치로부터 공급되는 경우 전원제어부(PWRC)는 다음과 같이 구성될 수 있다. 제어신호(CS)가 로직 로우로 공급될 때 제1 내지 제3전원배선(VCC, VDD, HVDD)을 쇼트시킬 경우, 제1 및 제2트랜지스터부(TR1, TR2)는 N-type으로 구성된다. 이와 달리, 제어신호(CS)가 로직 하이로 공급될 때 제1 내지 제3전원배선(VCC, VDD, HVDD)을 쇼트시킬 경우, 제1 및 제2트랜지스터부(TR1, TR2)는 P-type으로 구성된다.

한편, 전원제어부(PWRC)는 표시패널이나 연성회로기판(FPCB) 등에 외장 형태로 형성되어 전원부(PWR1, PWR2)의 파워 오프 시퀀스를 만족하도록 제어신호(CS)에 따라 온/오프의 스위칭 동작을 수행할 수 있다.

<제2실시예>

도 5는 본 발명의 제2실시예에 따른 표시장치를 설명하기 위한 도면이고, 도 6은 도 5에 도시된 전원제어부의 제1예시도이며, 도 7은 도 5에 도시된 전원제어부의 제2예시도이다.

도 5에 도시된 바와 같이, 전원부(PWR)는 제1전원을 제1양의 전원으로 감압하는 감압회로(Buck Converter or Step Down Converter)로 구성된 제1전원부(Buck[1])와, 제2전원을 제2양의 전원으로 승압하는 승압회로(Boost Converter or Step Up Converter)로 구성된 제2전원부(Boost)와, 제3전원을 제3양의 전원으로 감압하는 감압회로로 구성된 제3전원부(Buck[2])를 포함한다. 제1 내지 제3전원부(Buck[1], Boost, Buck[1])는 하나의 전원부(PWR)로 구성되거나 적어도 하나가 분할되는 형태로 구성될 수 있다.

제2실시예에서, 제1 내지 제3전원부(Buck[1], Boost, Buck[2]) 또한 제1 내지 제3양의 전원을 생성하도록 제1실시예와 동일하게 구성될 수 있으므로 이에 대한 설명은 생략한다. 제1 내지 제3전원배선(VCC, VDD, HVDD) 또한 제1실시예와 동일한 형태로 전원부(PWR)로부터 출력되는 전원을 차단하는 파워 오프 구간 동안 방전패스를 형성하는 방전회로(Discharging part)가 형성된다.

도 5 및 도 6에 도시된 바와 같이, 전원제어부(PWRC)는 제어신호(CS)가 로직 로우(Low)일 때 제1 내지 제3전원배선(VCC, VDD, HVDD)을 쇼트시킨다. 이를 위해, 전원제어부(PWRC)는 로직 로우의 제어신호(CS)를 로직 하이의 제어신호(CS)로 반전시키는 인버터부(INV)와 인버터부(INV)로부터 출력된 로직 하이의 제어신호(CS)에 의해 구동하는 N-type의 제1 및 제2트랜지스터부(TR1, TR2)가 포함된다. 제1 및 제2트랜지스터부(TR1, TR2)는 게이트전극을 통해 제어신호(CS)를 공급받고 소오스전극 및 드레인전극이 제1 내지 제3전원배선(VCC, VDD, HVDD)에 각각 연결되도록 구성된다.

제2실시예에서, 제어신호(CS)는 전원부(PWR)에 포함된 제1전원부(Buck[1])에 의해 생성된 "제1양의 전원"을 이용하는 것을 일례로 한다. "제1양의 전원"의 경우 대략 3.3V의 로직 하이로 생성되므로 인버터부(INV)는 이를 로직 로우의 신호로 반전시킨다. 이에 따라, 전원제어부(PWRC)의 제1 및 제2트랜지스터부(TR1, TR2)는 오프 상태를 유지하게 되고 제1 내지 제3전원부(Buck[1], Boost, Buck[2])는 전원을 생성하기 위한 구동을 유지하게 된다. 이와 달리, "제1양의 전원"이 로직 로우로 전환된 경우 즉, 파워가 오프 상태로 전환된 경우, 인버터부(INV)는 이를 로직 하이의 신호로 반전시키게 되므로 전원제어부(PWRC)의 제1 및 제2트랜지스터부(TR1, TR2)는 온 상태로 전환된다. 이에 따라, 제1 내지 제3전원배선(VCC, VDD, HVDD)은 제1 및 제2트랜지스터부(TR1, TR2)에 의해 쇼트되고 이들 상에 잔존하고 있는 전원은 모두 동일한 시간에 방전회로(Discharging part)를 통해 방전된다. 즉, 제1 내지 제3전원부(Buck[1], Boost, Buck[2])는 모두 동일한 시간에 오프 되므로 전원부(PWR)의 파워 오프 시퀀스를 만족할 수 있게 된다.

도 5 및 도 7에 도시된 바와 같이, 전원제어부(PWRC)의 제1 및 제2트랜지스 터부(TR1, TR2)가 P-type인 경우 "제1양의 전원"이 로직 로우일 때 온 상태로 전환되어 제1 내지 제3전원배선(VCC, VDD, HVDD)을 쇼트시킬 수 있으므로 인버터부(INV)는 생략된다.

한편, 전원제어부(PWRC)는 전원부(PWR)의 내부에 내장 형태로 형성되어 전원부(PWR)의 파워 오프 시퀀스를 만족하도록 제어신호(CS)에 따라 온/오프의 스위칭 동작을 수행할 수 있다.

이하, 본 발명의 종래 기술에 따른 전원부의 파워 오프 시퀀스와 실시예들에 따른 전원부의 파워 오프 시퀀스에 대해 설명한다.

도 8은 종래 기술에 따른 전원부의 파워 오프 시퀀스를 나타낸 그래프이고, 도 9는 실시예에 따른 전원부의 파워 오프 시퀀스를 나타낸 그래프이다.

먼저, 도 8을 참조하면 종래 기술의 전원부는 파워가 오프 상태로 전환될 경우 각 전원배선에 잔존하고 있는 전원이 각 출력단에 독립적으로 구성된 방전회로를 통해 방전되도록 하는 방식이다. 그러나 종래 기술의 전원부는 도 8의 "POS1"와 같이 방전회로가 구성되어 있더라도 각 전원배선에 잔존하고 있는 전원의 양이 주기별로 다르기 때문에 전원을 차단하는 파워 오프 시퀀스를 만족시키기 어려움을 알 수 있다.

반면, 도 9를 참조하면 실시예의 전원부는 앞서 설명한 바와 같이 파워가 오프 상태로 전환될 경우 모든 전원배선을 쇼트 시켜 모든 전원배선에 잔존하고 있는 전원을 동일한 레벨로 형성함과 동시에 방전회로를 통해 방전되도록 하는 방식이다. 실시예의 전원부는 도 9의 "POS2"와 같이 모든 전원배선에 잔존하고 있는 전원이 동일한 레벨로 형성되어 있기 때문에 전원의 양이 주기별로 다르더라도 전원을 차단하는 파워 오프 시퀀스를 만족시킬 수 있게 됨을 알 수 있다.

이상 본 발명은 파워 오프 구간 동안 전원배선에 잔존하고 있는 전원이 동일한 레벨로 형성되도록 전원부의 출력단에 연결된 전원배선을 모두 쇼트시킴과 더불어 방전시켜 전원의 양이 주기별로 다르더라도 전원을 차단하는 파워 오프 시퀀스를 만족시킬 수 있는 표시장치를 제공하는 효과가 있다. 또한, 본 발명은 파워 오프 시퀀스를 만족시킬 수 있도록 전원부를 구성하고 전압 리플, 잡음 및 역전류 등이 발생하는 문제를 해결하여 전원을 안정화할 수 있는 표시장치를 제공하는 효과가 있다.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다 는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

도 1은 본 발명의 제1실시예에 따른 표시장치의 개략적인 구성도.

도 2는 본 발명의 제1실시예에 따른 표시장치를 설명하기 위한 도면.

도 3은 도 2에 도시된 전원제어부의 제1예시도.

도 4는 도 2에 도시된 전원제어부의 제2예시도.

도 5는 본 발명의 제2실시예에 따른 표시장치를 설명하기 위한 도면.

도 6은 도 5에 도시된 전원제어부의 제1예시도.

도 7은 도 5에 도시된 전원제어부의 제2예시도.

도 8은 종래 기술에 따른 전원부의 파워 오프 시퀀스를 나타낸 그래프.

도 9는 실시예에 따른 전원부의 파워 오프 시퀀스를 나타낸 그래프.

<도면의 주요 부분에 관한 부호의 설명>

PNL: 표시패널 TCN: 타이밍구동부

SDRV: 스캔구동부 DDRV: 데이터구동부

SP: 서브 픽셀 PWR: 전원부

Buck[1]: 제1전원부 Boost: 제2전원부

Buck[2]: 제2전원부 VCC: 제1전원배선

VDD: 제2전원배선 HVDD: 제3전원배선

PWRC: 전원제어부

Claims

적어도 두 개의 전원배선을 통해 서로 다른 레벨의 양의 전원을 출력하는 전원부;

상기 적어도 두 개의 전원배선 중 제1전원배선을 통해 제1양의 전원을 공급받는 타이밍 구동부;

상기 적어도 두 개의 전원배선 중 제2전원배선을 통해 제2양의 전원을 공급받는 데이터구동부;

제어신호에 따라 상기 적어도 두 개의 전원배선을 쇼트시키는 전원제어부; 및

상기 타이밍구동부와 상기 전원제어부 및 상기 데이터구동부와 상기 전원제어부 사이에 배치되어 상기 전원부로부터 출력되는 전원을 차단하는 파워 오프 구간 동안 상기 제1전원배선 또는 상기 제2전원배선에 방전패스를 형성하는 방전회로;를 포함하는 표시장치.
제1항에 있어서,

상기 전원제어부는,

상기 제어신호에 따라 상기 적어도 두 개의 전원배선을 쇼트시키는 스위칭소자부를 포함하는 표시장치.
제1항에 있어서,

상기 전원제어부는,

상기 제어신호가 로직 로우(Low)일 때 상기 적어도 두 개의 전원배선을 쇼트시키는 것을 특징으로 하는 표시장치.
제3항에 있어서,

상기 전원제어부는,

상기 로직 로우의 제어신호를 로직 하이의 제어신호로 반전시키는 인버터부와,

상기 인버터부로부터 출력된 상기 로직 하이의 제어신호에 의해 구동하는 N-type 트랜지스터부를 포함하는 표시장치.
제1항에 있어서,

상기 전원제어부는,

상기 제어신호가 로직 하이(High)일 때 상기 적어도 두 개의 전원배선을 쇼트시키는 것을 특징으로 하는 표시장치.
제5항에 있어서,

상기 전원제어부는,

상기 로직 하이의 제어신호를 로직 로우의 제어신호로 반전시키는 인버터부와,

상기 인버터부로부터 출력된 상기 로직 하이의 제어신호에 의해 구동하는 P-type 트랜지스터부를 포함하는 표시장치.
제1항에 있어서,

상기 전원제어부는,

상기 타이밍구동부로부터 공급된 제어신호에 따라 상기 적어도 두 개의 전원배선을 쇼트시키는 것을 특징으로 하는 표시장치.
제1항에 있어서,

상기 전원제어부는,

상기 전원부로부터 공급된 제어신호에 따라 상기 적어도 두 개의 전원배선을 쇼트시키는 것을 특징으로 하는 표시장치.
제1항에 있어서,

상기 전원부는,

적어도 세 개의 전원배선에 대응하여 서로 다른 3개 레벨의 양의 전원을 각각 출력하고,

상기 데이터구동부는,

상기 적어도 세 개의 배선 중 제3전원배선을 통해 제3양의 전원을 공급받으며,

상기 전원제어부는,

상기 제어신호에 따라 상기 적어도 세 개의 전원배선을 쇼트시키는 것을 특징으로 하는 표시장치.
제9항에 있어서,

상기 전원부는,

제1전원을 상기 제1양의 전원으로 감압하여 출력하는 제1전원부와,

제2전원을 상기 제2양의 전원으로 승압하여 출력하는 제2전원부와,

제3전원을 상기 제3양의 전원으로 감압하여 출력하는 제3전원부를 포함하는 표시장치.
제10항에 있어서,

상기 방전회로는 상기 전원부로부터 출력되는 전원을 차단하는 파워 오프 구간 동안 상기 제1 전원배선 내지 상기 상기 제3 전원배선 중 적어도 어느 하나의 전원배선에 방전패스를 형성하는 표시장치.