JP6613584B2 - 電気光学装置、表示ドライバー及び電子機器 - Google Patents

Description

本発明は、電気光学装置、表示ドライバー及び電子機器等に関する。

ＬＣＤパネル等の表示パネルを駆動する表示ドライバーでは、駆動用の電源電圧を生成するために、外部から供給される電源電圧を昇圧する必要がある。特許文献１、２には、このような昇圧動作を行う昇圧回路を有する電源回路と、昇圧回路の昇圧動作により生成された電源電圧が供給されて動作する駆動回路を含む表示ドライバーが開示されている。

特開２００７−２１２８９７ 特開２０１０−１４５７３８

駆動回路（ソースドライバー等）に使用される電源の供給能力としては、回路装置の内部に設けられた昇圧回路の電源供給能力では不十分な場合がある。このため、外部から供給された電源電圧を使用できることが望まれる。

しかしながら、電源電圧を外部から供給した場合に、昇圧回路の起動シーケンス期間等において、他の電源電圧との間で電位の逆転現象が生じることが判明した。このような電位の逆転現象が生じると、寄生のバイポーラや保護ダイオード等に流れる電流が、他の回路（基準電圧生成回路等）に悪影響を及ぼす事態が発生してしまう。

本発明の幾つかの態様によれば、電源の電位の逆転を抑制して表示ドライバーの安定した動作を実現できる電気光学装置、表示ドライバー及び電子機器等を提供できる。

本発明の一態様は、表示ドライバーと、前記表示ドライバーにより駆動される表示パネルと、電位逆転抑制素子と、を含み、前記表示ドライバーは、昇圧回路を有する電源回路と、前記電源回路からの電源電圧に基づいて前記表示パネルを駆動する駆動回路と、第１の電源電圧用の第１の電源端子と、第２の電源電圧用の第２の電源端子と、を含み、前記第１の電源電圧は、第１のモードでは前記昇圧回路により生成され、第２のモードでは前記第１の電源端子を介して外部から供給され、前記第２の電源電圧は、前記昇圧回路により生成され、前記駆動回路は、前記第１の電源電圧に基づいて、前記表示パネルを駆動し、前記電位逆転抑制素子は、前記第１の電源端子と前記第２の電源端子との間に設けられる電気光学装置に関係する。

本発明の一態様では、第１、第２の電源電圧用の第１、第２の電源端子が設けられる。そして第１の電源電圧は、第１のモードでは電源回路の昇圧回路により生成され、第２のモードでは第１の電源端子を介して外部から供給され、駆動回路は第１の電源電圧に基づいて表示パネルを駆動する。このように、第１、第２のモードを設けることで、例えば昇圧回路の電流供給能力が低い場合には、外部からの供給された第１の電源電圧等に基づいて、表示パネルを駆動できるようになる。そして本発明の一態様では、第１の電源端子と第２の電源端子との間に電位逆転抑制素子が設けられる。このような電位逆転抑制素子を設けることで、電源の電位の逆転が抑制され、表示ドライバーの安定した動作を実現できるようになる。

また本発明の一態様では、前記電位逆転抑制素子は、前記第１の電源電圧と前記第２の電源電圧の電位逆転が生じた場合に、前記第２の電源端子から前記第１の電源端子へ向かう方向に電流を流す素子であってもよい。

このようにすれば、第１、第２の電源電圧の電位逆転が生じた場合に、第２の電源端子から第１の電源端子へ向かう方向に電流が流れることで、電位逆転に起因する不具合の発生を抑制できるようになる。

また本発明の一態様では、ＰＮ接合のダイオードの順方向電圧をＶＦＤとし、前記第１の電源電圧をＶＢ１とし、前記第２の電源電圧をＶＢ２とした場合に、前記電位逆転抑制素子は、前記第２の電源電圧ＶＢ２がＶＢ１＋ＶＦＤを越えないように抑制してもよい。

こように、第２の電源電圧ＶＢ２がＶＢ１＋ＶＦＤを越えないように抑制されることで、表示ドライバーの内部のＰＮ接合のダイオードに電流が流れ、当該電流が原因となって不具合が発生するのを抑制できるようになる。

また本発明の一態様では、前記電位逆転抑制素子はショットキーバリアダイオードであってもよい。

このように、電位逆転抑制素子としてショットキーバリアダイオードを設ければ、第１、第２の電源電圧の電位逆転が生じた場合に、ショットキーバリアダイオードに電流が流れることで、電位逆転に起因する不具合の発生を抑制できるようになる。またショットキーバリアダイオードの順方向電圧は、ＰＮ接合の順方向電圧よりも低くできるため、このショットキーバリアダイオードにより、例えば第２の電源電圧ＶＢ２がＶＢ１＋ＶＦＤを越えないように抑制することが可能になる。

また本発明の一態様では、前記第２の電源電圧は、前記表示ドライバーの基板電位設定用の電圧であってもよい。

このように第２の電源電圧が基板電位設定用の電圧である場合に、第１、第２の電源電圧の電位逆転が生じると、様々な不具合が発生するおそれがあるが、電位逆転抑制素子により、当該不具合の発生を抑制できるようになる。

また本発明の一態様では、前記駆動回路は、ソースドライバーを有し、前記電源回路は、前記第１の電源電圧に基づいて前記ソースドライバー用の電源電圧を生成してもよい。

このようにすれば、第１のモードでは、昇圧回路により生成された第１の電源電圧に基づいて、ソースドライバー用の電源電圧を生成して、表示パネルを駆動できるようになる。また第２のモードでは、外部から供給された第１の電源電圧に基づいて、ソースドライバー用の電源電圧を生成して、表示パネルを駆動できるようになる。

また本発明の一態様では、前記電源回路は、前記第１の電源電圧に基づき前記ソースドライバー用の前記負極性の電源電圧を生成すると共に、前記ソースドライバー用の正極性の電源電圧を生成し、前記ソースドライバーは、前記ソースドライバー用の前記正極性の電源電圧と前記負極性の電源電圧に基づいて、前記表示パネルのドット反転駆動を行ってもよい。

このようにすれば、第１の電源電圧に基づきソースドライバー用の負極性の電源電圧を生成し、この負極性の電源電圧と、正極性の電源電圧に基づいて、表示パネルのドット反転駆動を実現できるようになる。そして、このようにドット反転駆動用に、第１の電源電圧に基づき生成された負極性の電源電圧を用いると、第１、第２の電源電圧の電位逆転を起因とする不具合が生じるおそれがある。この点、本発明の一態様では、第１、第２の電源端子間に電位逆転抑制素子を設けることで、このような不具合の発生を抑制できる。

また本発明の一態様では、前記駆動回路は、ゲートドライバーを有し、前記電源回路は、前記第２の電源電圧に基づいて、前記ゲートドライバー用の電源電圧を生成してもよい。

このようにすれば、第２の電源電圧に基づいて、ゲートドライバー用の電源電圧を生成して、表示パネルのゲート信号を駆動できるようになる。この場合に第１、第２の電源電圧の電位逆転が生じると、これが起因になって第２の電源電圧等の電圧の絶対値が上昇して、耐圧を越えてしまうなどの不具合が生じるおそれがあるが、本発明の一態様では、第１、第２の電源端子間に電位逆転抑制素子を設けることで、このような不具合の発生を抑制できる。

また本発明の一態様では、前記電源回路は、基準電圧生成回路を有し、前記第２の電源電圧は、前記基準電圧生成回路によって生成された基準電圧に基づき生成されてもよい。

このように、第２の電源電圧が基準電圧により生成される場合には、例えば第１、第２の電源電圧の電位逆転が起因となって、当該基準電圧が変化すると、第２の電源電圧も変化して、様々な不具合を引き起こすおそれがある。この点、本発明の一態様では、第１、第２の電源端子間に電位逆転抑制素子を設けることで、このような不具合の発生を抑制できる。

本発明の他の態様は、表示ドライバーと、前記表示ドライバーにより駆動される表示パネルと、電位逆転抑制素子と、を含み、前記表示ドライバーは、昇圧回路を有する電源回路と、前記電源回路からの電源電圧に基づいて前記表示パネルを駆動する駆動回路と、第１の電源電圧用の第１の電源端子と、第２の電源電圧用の第２の電源端子と、を含み、前記第１の電源電圧は、前記第１の電源端子を介して外部から供給され、前記第２の電源電圧は、前記昇圧回路により生成され、前記駆動回路は、前記第１の電源電圧に基づいて、前記表示パネルを駆動し、前記電位逆転抑制素子は、前記第１の電源端子と前記第２の電源端子との間に設けられる電気光学装置に関係する。

本発明の他の態様では、第１、第２の電源電圧用の第１、第２の電源端子が設けられる。そして第１の電源電圧は、第１の電源端子を介して外部から供給され、駆動回路は第１の電源電圧に基づいて表示パネルを駆動する。また第２の電源電圧は、昇圧回路により生成される。このように、第１の電源電圧を第１の電源端子を介して外部か供給すれば、電源供給能力が高い外部の電源装置等から供給された第１の電源電圧等に基づいて、表示パネルを駆動できるため、高い駆動能力が必要な表示パネルの駆動も可能になる。そして本発明の他の態様では、第１の電源端子と第２の電源端子との間に電位逆転抑制素子が設けられる。このような電位逆転抑制素子を設けることで、電源の電位の逆転が抑制され、表示ドライバーの安定した動作を実現できるようになる。

本発明の他の態様は、昇圧回路を有する電源回路と、前記電源回路からの電源電圧に基づいて表示パネルを駆動する駆動回路と、電位逆転抑制素子と、を含み、前記電源電圧は、第１の電源電圧と第２の電源電圧を含み、前記第１の電源電圧は、第１のモードでは前記昇圧回路により生成され、第２のモードでは外部から供給され、前記第２の電源電圧は、前記昇圧回路により生成され、前記駆動回路は、前記第１の電源電圧に基づいて、前記表示パネルを駆動し、ＰＮ接合のダイオードの順方向電圧をＶＦＤとし、前記第１の電源電圧をＶＢ１とし、前記第２の電源電圧をＶＢ２とした場合に、前記電位逆転抑制素子は、前記第２の電源電圧ＶＢ２がＶＢ１＋ＶＦＤを越えないように抑制する表示ドライバーに関係する。

本発明の他の態様では、第１の電源電圧は、第１のモードでは電源回路の昇圧回路により生成され、第２のモードでは外部から供給され、駆動回路は第１の電源電圧に基づいて表示パネルを駆動する。このように、第１、第２のモードを設けることで、例えば昇圧回路の電流供給能力が低い場合には、外部からの供給された第１の電源電圧等に基づいて、表示パネルを駆動できるようになる。そして本発明の他の態様では、電位逆転抑制素子により、第２の電源電圧ＶＢ２がＶＢ１＋ＶＦＤを越えないように抑制される。従って、電位逆転に起因する不具合の発生を抑制でき、表示ドライバーの安定した動作を実現できるようになる。

また本発明の他の態様は、上記のいずれかに記載の電気光学装置を含む電子機器に関係する。

また本発明の他の態様は、上記に記載の表示ドライバーを含む電子機器に関係する。

本実施形態の表示ドライバーの構成例。 電源回路の詳細な構成例。 電源回回路の電源供給を説明するための図。 電源回路の起動シーケンスの例。 図５（Ａ）〜図５（Ｃ）は第１、第２のモードの説明図。 電源回路の起動シーケンス期間での問題点を説明する電源電圧波形図。 電源回路の起動シーケンス期間での問題点を説明する電源電圧波形図。 電源電圧の電位逆転に起因して発生する不具合についての説明図。 図９（Ａ）、図９（Ｂ）はレギュレーターの構成例。 図１０（Ａ）〜図１０（Ｃ）は基準電圧発生回路において発生する不具合についての説明図図。 ３次昇圧部の構成例。 本実施形態の電子機器の構成例。 本実施形態を適用した場合の起動シーケンス期間での電源電圧波形図。 電位逆転抑制素子の詳細例の説明図。 図１５（Ａ）、図１５（Ｂ）も電位逆転抑制素子の詳細例の説明図。 図１６（Ａ）、図１６（Ｂ）はドット反転駆動の説明図。 ゲートドライバーの説明図。 電子機器の構成例。

以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。

１．表示ドライバー
図１に本実施形態の表示ドライバー（回路装置）の構成例を示す。表示ドライバーは、電源回路１１０と駆動回路１３０を含む。また表示ドライバーは、制御部１６０、不揮発性メモリー１７０、温度センサー部１７２、Ｉ／Ｆ部１８０を含むことができる。なお表示ドライバー（回路装置）の構成は図１に限定されず、その構成要素の一部（不揮発性メモリー、温度センサー部等）を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。

電源回路１１０は電源電圧を生成して供給する。例えば電源回路１１０は昇圧回路１２０や、不図示のレギュレーターを有し、これらの昇圧回路１２０やレギュレーターにより生成された電源電圧を表示ドライバーの各部に供給する。例えば電源回路１１０は駆動電源電圧を生成して駆動回路１３０に供給する。また内部ロジック回路用電源電圧を生成して制御部１６０に供給する。また電源回路１１０は基準電圧等も生成する。また昇圧回路１２０は、複数の昇圧部ＢＣ１〜ＢＣ５を含む。例えばＢＣ１、ＢＣ２、ＢＣ３、ＢＣ４、ＢＣ５は、１次、２次、３次、４次、５次の昇圧部である。

駆動回路１３０は、表示パネル２００（図３参照）を駆動する。具体的には電源回路１１０から供給された駆動電源電圧に基づいて表示パネル２００のソース線等を駆動する。この駆動回路１３０は、例えばソースドライバー１４０、ゲートドライバー１５０や、不図示のＤ／Ａ変換回路、階調電圧生成回路等を有する。なお駆動回路１３０にゲートドライバー１５０等を設けない変形実施も可能である。

ソースドライバー１４０は表示パネル２００のソース線を駆動する。例えば画像データ（表示データ）に基づくソース電圧（データ電圧）を供給してソース線（データ線）を駆動する。ゲートドライバー１５０は表示パネル２００のゲート線を駆動する。例えばゲート線（走査線）を順次選択するための選択電圧を供給してゲート線を駆動する。不図示の階調電圧生成回路（ガンマー回路）は複数の階調電圧（例えば２５６階調）を生成する。Ｄ／Ａ変換回路は、制御部１６０からの画像データに基づいて、階調電圧生成回路により生成された複数の階調電圧の中から電圧を選択し、選択した電圧をソース電圧としてソースドライバー１４０に供給する。

制御部１６０は各種の制御処理を行う。例えば表示ドライバーの各部の制御や表示タイミングの制御やデータ処理の制御などを行う。この制御部１６０はゲートアレイ回路などのロジック回路やプロセッサー等により実現できる。

不揮発性メモリー１７０は、表示ドライバーの表示制御等に必要な各種の情報を記憶する。不揮発性メモリー１７０としては、例えば、ＥＥＰＲＯＭ（ＯＴＰ）、ＥＰＲＯＭなどを用いることができる。ＥＥＰＲＯＭとしては、例えばＭＯＮＯＳ型やフローティングゲート型のメモリーを採用できる。

温度センサー部１７２は温度検出を行う。例えば温度センサー部１７２は検出温度（環境温度）に応じた検出温度値を検出して、制御部１６０に出力する。

Ｉ／Ｆ（インターフェース）部１８０は外部デバイス（ＭＰＵ、表示コントローラー等）とのインターフェース処理を行う。このＩ／Ｆ部１８０は、例えばＭＰＵインターフェース回路（ホストインターフェース回路）やＲＧＢインターフェース回路を含む。

また図１において、端子ＴＱ１〜ＴＱＭは駆動回路１３０の駆動信号の出力端子である。具体的には、ソースドライバー１４０からのソース信号（データ信号）やゲートドライバー１５０からのゲート信号（走査信号）の出力端子である。

また端子ＴＰＷは、電源回路１１０用の端子である。この端子ＴＰＷとしては、電源電圧を入力したり出力するための端子や、昇圧回路１２０のチャージポンプ用のキャパシター（フライング・コンデンサー）を接続するための端子などがある。端子ＴＶＰＰ、ＴＶＤは、各々、不揮発性メモリー１７０用、温度センサー部１７２用の電源端子である。端子ＴＩＦは、Ｉ／Ｆ部１８０用の入力端子、出力端子、入出力端子などである。

図２に、図１の電源回路１１０の詳細な構成例を示す。電源回路１１０は、第１〜第５の昇圧部ＢＣ１〜ＢＣ５と、第１〜第１３のレギュレーターＲＧ１〜ＲＧ１３を含む。例えば第１〜第５の昇圧部ＢＣ１〜ＢＣ５はチャージポンプ回路であり、第１〜第１３のレギュレーターＲＧ１〜ＲＧ１３はリニアレギュレーターである。

なお図２において、各電圧の図面上下方向の位置関係は、おおよその電圧の大小関係を表す。例えば、ＶＤＤＬ、ＶＬＤＯ１、ＶＬＤＯ２等はＶＤＤとＶＳＳの間の電圧である。ＶＯＵＴＭ、ＶＯＵＴ３等はＶＳＳよりも低電位の電圧（負電圧）である。ＶＯＵＴ等はＶＤＤよりも高電位の電圧（正電圧）である。

レギュレーターＲＧ１、ＲＧ２、ＲＧ３は、各々、電源電圧ＶＤＤを降圧して、電圧ＶＤＤＬ、ＶＬＤＯ１、ＶＬＤＯ２を生成する。電圧ＶＤＤＬは制御部１６０（ロジック回路）の電源電圧である。

昇圧部ＢＣ１は、電圧ＶＳＳを基準に電圧ＶＬＤＯ１を２倍に昇圧して、電圧ＶＯＵＴを生成する。レギュレーターＲＧ４、ＲＧ５、ＲＧ６、ＲＧ７、ＲＧ８、ＲＧ９は、各々、電圧ＶＯＵＴを降圧して、電圧ＶＲＥＧ、ＶＤＤＨＳＰ、ＶＤＤＲＨＰ、ＶＤＤＲＭＰ、ＶＯＦＲＥＧ、ＶＯＮＲＥＧを生成する。レギュレーターＲＧ１、ＲＧ４は、不図示の基準電圧生成回路（バンドギャップ回路）からの基準電圧に基づいて電圧ＶＤＤＬ、ＶＲＥＧを生成する。その他のレギュレーターＲＧ２、ＲＧ３、ＲＧ５〜ＲＧ１３は、電圧ＶＲＥＧを基準電圧として各電圧を生成する。電圧ＶＤＤＨＳＰはソースドライバー１４０用の正極性の電源電圧（ドット反転駆動の正極駆動に用いる電源電圧）である。電圧ＶＤＤＲＨＰ、ＶＤＤＲＭＰは階調電圧生成回路用（ガンマー回路用）の電源電圧であり、電圧ＶＯＦＲＥＧ、ＶＯＮＲＥＧはゲートドライバー１５０用の電源電圧である。

昇圧部ＢＣ２は、電圧ＶＳＳを基準に電圧ＶＬＤＯ２を反転して負の電圧ＶＯＵＴＭを生成する。レギュレーターＲＧ１０は、電圧ＶＬＤＯ２と電圧ＶＯＵＴＭから電圧ＶＣＯＭを生成する。電圧ＶＣＯＭは、表示パネル２００のソース線を駆動する際のコモン電圧である。

昇圧部ＢＣ３は、電圧ＶＳＳを基準に電圧ＶＤＤを４倍に反転昇圧して、負の電圧ＶＯＵＴ３を生成する。レギュレーターＲＧ１１は、電圧ＶＯＵＴ３から電圧ＶＤＤＨＳＮを生成し、レギュレーターＲＧ１２は、電圧ＶＤＤＨＳＮから電圧ＶＤＤＲＭＮを生成する。電圧ＶＤＤＨＳＮはソースドライバー１４０用の負極性の電源電圧（ドット反転駆動の負極駆動に用いる電源電圧）である。電圧ＶＤＤＲＭＮはソースドライバー１４０用の基準電源電圧である。

昇圧部ＢＣ４は、電圧ＶＳＳを基準に電圧ＶＯＦＲＥＧを３倍に反転昇圧し、負の電圧ＶＥＥを生成する。電圧ＶＥＥは表示ドライバー１００の半導体基板（Ｐ型基板）の基板電位となる電圧である。レギュレーターＲＧ１３は、電圧ＶＥＥから電圧ＶＧＬを生成する。電圧ＶＧＬはゲートドライバー１５０用の負極性の電源電圧であり、ゲートオフ電圧である。

昇圧部ＢＣ５は、電圧ＶＯＮＲＥＧと電圧ＶＧＬから電圧ＶＤＤＨＧ＝ＶＯＮＲＥＧ×２−ＶＧＬを生成する。電圧ＶＤＤＨＧはゲートドライバー１５０用の正極性の電源電圧である。

図３は電源回路１１０の電源供給についての説明図である。電源回路１１０は昇圧回路１２０、基準電圧生成回路１２２、レギュレーターＲＧ１〜ＲＧ１３を含む。昇圧回路１２０は図２で説明した昇圧部ＢＣ１〜ＢＣ５を含む。基準電圧生成回路１２２は、バッドギャップ等に基づく基準電圧を生成する。レギュレーターＲＧ１〜ＲＧ１３（電圧生成回路）は図２で説明したような各種の電圧を生成する。

具体的には電源回路１１０は、表示ドライバー１００の外部の電源装置２１０（システム電源）から電源電圧ＶＤＤ、ＶＳＳが供給されて、各種の電圧を生成する。具体的には電源回路１１０は、電圧ＶＤＤＬを生成して制御部１６０に供給する。制御部１６０は電圧ＶＤＤＬをロジック電源電圧として動作する。また電源回路１１０は、電圧ＶＣＯＭを表示パネル２００に供給する。電圧ＶＣＯＭは、表示パネル２００の対向電極の電圧であるコモン電圧として用いられる。また電源回路１１０は、電圧ＶＤＤＨＳＰ、ＶＤＤＨＳＮ等をソースドライバー１４０に供給する。ソースドライバー１４０は、電圧ＶＤＤＨＳＰ、ＶＤＤＨＳＮ等を駆動用電源電圧として表示パネル２００のソース線（データ線）を駆動する。また電源回路１１０は、電圧ＶＤＤＨＧ、ＶＧＬをゲートドライバー１５０に供給する。ゲートドライバー１５０は、電圧ＶＤＤＨＧ、ＶＧＬをゲートオン用、ゲートオフ用の電源電圧として、表示パネル２００のゲート信号（データ線）を駆動する。表示ドライバー１００の外部の表示コントローラー３００は、ホストコントローラーとして、表示ドライバー１００表示パネル２００に画像を表示するための各種の制御を行う。例えば表示コントローラー３００は、表示ドライバー１００のＩ／Ｆ部１８０を介して、画像データ等を表示ドライバー１００に供給する。

図４に、制御部１６０が実行する電源回路１１０の起動シーケンスの例を示す。ここでは一例として、昇圧部ＢＣ１〜ＢＣ３の昇圧動作を開始した後、昇圧部ＢＣ４、ＢＣ５の昇圧動作を開始する場合の起動シーケンスを示す。

なお本実施形態では、レジスター設定により起動シーケンスをユーザー（表示コントローラー）が任意に設定できるようになっている。例えば昇圧部ＢＣ１〜ＢＣ５の昇圧動作を同時に開始させるなどの種々の起動シーケンスの設定が可能である。

図４に示すように、電源回路１１０の起動を指示するレジスター値ＤＩＳＯＮが、表示ドライバー１００の外部の表示コントローラー３００によりアクティブにされると、制御部１６０は電源回路１１０の起動シーケンスを開始する。例えば起動シーケンスの実行期間は６フレームＦ１〜Ｆ６である。なおレギュレーターＲＧ１は表示ドライバー１００の電源投入時に基準電圧生成回路１２２（バンドギャップ回路）等と共に動作オンになる。

図４の起動シーケンスでは、まず第２フレームＦ２の開始時に昇圧部ＢＣ１、ＢＣ２、ＢＣ３のイネーブル信号をアクティブにして昇圧動作を開始させる。またレギュレーターＲＧ２、ＲＧ３、ＲＧ４を動作オンにする。第２〜第５フレームＦ２〜Ｆ５までは昇圧部ＢＣ１〜ＢＣ３のソフトスタート信号ＢＣ１＿ＳＦＴ〜ＢＣ３＿ＳＦＴをアクティブにしてソフトスタート動作させる。ソフトスタート動作は、通常昇圧動作に比べてチャージポンピング用のキャパシターに対する電流供給能力が低い動作であり、昇圧の起動時に行われる動作である。次に第３フレームＦ３の開始時にレギュレーターＲＧ５〜７、１１、１２のイネーブル信号をアクティブにして動作オンにする。この第３フレームＦ３までで、１次〜３次の昇圧系が立ち上がり、レギュレーターの基準電圧とコモン電圧、ソースドライバー１４０の電源電圧が出力される。

また第３フレームＦ３の開始時に、レギュレーターＲＧ８のイネーブル信号をアクティブにして動作オンさせ、昇圧部ＢＣ４のイネーブル信号をアクティブにして昇圧動作を開始させる。また、レギュレーターＲＧ５〜ＲＧ７、ＲＧ１１、ＲＧ１２のイネーブル信号をアクティブにして動作オンさせる。次に第４フレームＦ４の開始時にレギュレーターＲＧ１３のイネーブル信号をアクティブにして動作オンさせる。またレギュレーターＲＧ９のイネーブル信号をアクティブにして動作オンさせ、昇圧部ＢＣ５のイネーブル信号をアクティブにして昇圧動作を開始させる。この第４フレームＦ４までで、４次及び５次の昇圧系が立ち上がり、ゲートドライバー１５０の電源電圧と基板電圧が出力される。

次に第５フレームＦ５の間に（第６フレームＦ６の開始前）にレギュレーターＲＧ１０のイネーブル信号をアクティブにして動作オンさせる。この第５フレームでコモン電圧が出力される。第６フレームＦ６の開始時には昇圧部ＢＣ１〜ＢＣ３のソフトスタート動作が終了して通常の昇圧動作に移行し、第６フレームＦ６の終了で起動シーケンスが終了する。

２．起動シーケンス期間での不具合
本実施形態では、図５（Ａ）に示すように、表示ドライバー１００の電源モード（動作モード）として第１のモードと第２のモードが用意されている。第１のモードでは、ＶＯＵＴ３として電源回路１１０の昇圧回路１２０で生成された電源電圧ＶＯＵＴ３（第１の電源電圧）が使用される。そして図５（Ｂ）に示すように、駆動回路１３０は、昇圧回路１２０で生成された電源電圧ＶＯＵＴ３に基づいて、表示パネル２００を駆動する。

一方、第２のモードでは、ＶＯＵＴ３として外部から供給された電源電圧ＶＯＵＴ３が使用される。そして図５（Ｃ）に示すように、駆動回路１３０は、外部から端子ＴＶＯＵＴ３に供給された電源電圧ＶＯＵＴ３に基づいて、表示パネル２００を駆動する。この第１、第２のモードの設定は、図５（Ａ）に示すように、例えば表示ドライバー１００（回路装置）の端子ＰＳＥＬの電圧設定により行われる。例えば端子ＰＳＥＬがＬレベル（ローレベル）に電圧設定されると、表示パネル２００の電源モードが第１のモードに設定され、端子ＰＳＥＬがＨレベル（ハイレベル）に電圧設定されると、電源モードが第２のモードに設定される。

具体的には第１のモードでは、図２の昇圧部ＢＣ３の昇圧動作により電源電圧ＶＯＵＴ３が生成され、このＶＯＵＴ３に基づいて、例えばソースドライバー１４０の負極性の電源電圧ＶＤＤＨＳＮが生成される。また第１のモードでは、ＶＯＵＴについても、電源回路１１０の昇圧回路１２０で生成された電源電圧ＶＯＵＴが使用される。即ち、図２の昇圧部ＢＣ１の昇圧動作により電源電圧ＶＯＵＴが生成され、この電源電圧ＶＯＵＴに基づいて、ソースドライバー１４０の正極性の電源電圧ＶＤＤＨＳＰが生成される。そしてソースドライバー１４０は、これらの正極性の電源電圧ＶＤＤＨＳＰと負極性の電源電圧ＶＤＤＨＳＮを用いて、例えば後述の図１６（Ａ）、図１６（Ｂ）に示す表示パネル２００のドット反転駆動等を行う。

一方、第２のモードでは、図３の外部の電源装置２１０が、電源電圧ＶＯＵＴ３を表示ドライバー１００に供給する。また第２のモードでは、電源電圧ＶＯＵＴについても、外部の電源装置２１０が表示ドライバー１００に供給する。そして、このように外部から供給された電源電圧ＶＯＵＴ、ＶＯＵＴ３に基づいて、電源電圧ＶＤＤＨＳＰ、ＶＤＤＨＳＮが生成される。例えば電源回路１１０のレギュレーターＲＧ５、ＲＧ１１により、電源電圧ＶＤＤＨＳＰ、ＶＤＤＨＳＮが生成される。ソースドライバー１４０は、生成された電源電圧ＶＤＤＨＳＰ、ＶＤＤＨＳＮにより、表示パネル２００のドット反転駆動等を行う。

例えば図５（Ａ）の第１のモードでは、表示ドライバー１００が内蔵する昇圧回路１２０がチャージポンプ動作を行うことで、電源電圧ＶＯＵＴ３（及びＶＯＵＴ）が生成される。しかしながら、昇圧回路１２０の電源供給能力（電流供給能力）は、外部の電源装置２１０の電源供給能力に比べると低い。このため、例えばパネルサイズが大きな表示パネル２００などにおいては、このような内蔵の昇圧回路１２０では、駆動回路１３０の駆動能力が不十分となる場合がある。

このため本実施形態では第２のモードが用意され、第２のモードでは、外部の電源装置２１０からの電源電圧で、駆動回路１３０が表示パネル２００を駆動する。外部の電源装置２１０は、内蔵の昇圧回路１２０に比べて電源供給能力が高い。従って、高い駆動能力が要求される表示パネル２００についても、表示ドライバー１００の電源モードを第２のモードに設定することで、駆動回路１３０が高い駆動能力で駆動できるようになる。

しかしながら、このように電源モードを第２のモードに設定した場合に、電源電圧間に電位逆転現象が発生し、不具合が生じることが判明した。

例えば図６は、第２のモードに設定された場合における起動シーケンス期間での電源電圧波形を示す図である。

図６において、ＶＥＥは、図２の昇圧部ＢＣ４により生成された負の電源電圧である。このＶＥＥは例えば表示ドライバー１００の半導体基板の基板電圧（基板電位設定用の電圧）である。ＶＯＵＴ３は、第２のモードに設定されているため、外部の電源装置２１０から供給されている。外部の電源装置２１０は電源供給能力が高いため、ＶＯＵＴ３の電圧レベルは殆ど揺らがない。

ＶＤＤＬ、ＶＲＥＧは、図２のレギュレーターＲＧ１、ＲＧ４により生成される。具体的には、ＶＤＤＬは、外部の電源装置２１０から供給される電源電圧ＶＤＤを、レギュレーターＲＧ１により電圧調整（降圧）することで生成される。ＶＲＥＧは、昇圧部ＢＣ１により生成された電源電圧ＶＯＵＴを、レギュレーターＲＧ４により電圧調整（降圧）することで生成される。ＶＲＥＧは、他のレギュレーターの基準電圧として使用される。

ＶＤＤＨＧは、昇圧部ＢＣ５により生成される。具体的にはレギュレーターＲＧ９が電源電圧ＶＯＵＴを電圧調整（降圧）することで、ＶＯＮＲＥＧが生成され、昇圧部ＢＣ５が、このＶＯＮＲＥＧとＶＧＬに基づいて、電源電圧ＶＤＤＨＧを生成する。この電源電圧ＶＤＤＨＧは、ゲートドライバー１５０の正極性の電源電圧として使用される。なお図６において、縦軸の電圧のスケール（１目盛りの電圧）は、ＶＥＥ、ＶＤＤＨＧ、ＶＯＵＴ３については５Ｖ、ＶＲＥＧについては１Ｖ、ＶＤＤＬについては２Ｖになっている。

そして図６のＡ１、Ａ２では、電源電圧ＶＥＥがオーバーシュートしており、電源電圧ＶＯＵＴ３との間で電位逆転現象が発生している。

例えば図６の電源電圧波形に対応する起動シーケンスでは、まず初めに図２の１次〜４次の昇圧部ＢＣ１〜ＢＣ４の動作をイネーブルにして、昇圧動作を開始させる。そして次のフレームで、レギュレーターＲＧ１３の動作をイネーブルにして、電源電圧ＶＧＬを生成し、更にその次のフレームで、５次の昇圧部ＢＣ５の動作をイネーブルにして、昇圧動作を開始させ、電源電圧ＶＤＤＨＧを生成する。図６のＡ１は、レギュレーターＲＧ１３の動作をイネーブルにした時に発生したオーバーシュートであり、Ａ２は、昇圧部ＢＣ５の動作をイネーブルにした時に発生したオーバーシュートである。

ＶＥＥは、昇圧部ＢＣ４により生成されており、昇圧部ＢＣ４のチャージポンプ用のキャパシター（フライングコンデンサー）に蓄積された電荷に基づき生成される電源電圧である。従って、ＶＧＬを生成するレギュレーターＲＧ１３の動作開始タイミングや、ＶＧＬとＶＯＮＲＥＧに基づき昇圧動作を行う昇圧部ＢＣ５の動作開始タイミングにおいて、ＶＥＥのチャージポンプ用のキャパシターに蓄積されている電荷が放電され、Ａ１、Ａ２に示すようなオーバーシュートが発生する。

この場合に、電源電圧ＶＯＵＴ３については、第２のモードに設定されることで、外部の電源装置２１０から供給されているため、一定の電圧に維持されている。従って、Ａ１、Ａ２に示すオーバーシュートが発生すると、ＶＯＵＴ３とＶＥＥとの間に電位逆転現象が発生する。即ち、図２の電源電位の関係においては、ＶＥＥ＜ＶＯＵＴ３であったのに、Ａ１、Ａ２では、ＶＥＥ＞ＶＯＵＴ３となってしまい、電源電圧ＶＥＥの電位がＶＯＵＴ３を越えてしまう。ここでは、Ａ１に比べて、昇圧部ＢＣ５の動作の開始タイミングであるＡ２の方が、電位の越え具合が大きい。

そして、このようなＶＯＵＴ３とＶＥＥの電位逆転が生じると、図６のＡ３に示すように、電源電圧ＶＤＤＬが持ち上がってしまったり、Ａ４、Ａ５に示すように、ＶＥＥ、ＶＤＤＨＧの電圧の絶対値が大きくなるなどの問題が生じる。

図３で説明したように、電源電圧ＶＤＤＬは、低耐圧回路である制御部１６０に供給されている。従って、Ａ３に示すようにＶＤＤＬが高くなると、当該低耐圧回路の耐圧を越えてしまうおそれがある。

また電源電圧ＶＤＤＨＧやＶＥＥに基づく電源電圧ＶＧＬは、高耐圧回路であるゲートドライバー１５０に供給される。従って、Ａ４、Ａ５に示すように、ＶＥＥ、ＶＤＤＨＧの電圧の絶対値が大きくなると、当該高耐圧回路の耐圧を越えてしまうおそれがある。

このように図６のＡ３、Ａ４、Ａ５では、第２のモードでのＶＯＵＴ３とＶＥＥの電位逆転現象が起因となって、低耐圧プロセスで形成される低耐圧回路や高耐圧プロセスで形成される高耐圧回路などの耐圧を越えてしまうという不具合が発生している。なお、第１のモードでも、このような不具合が発生するおそれもあるが、本実施形態では、第１のモードにおいては、例えば昇圧部ＢＣ１〜ＢＣ５の動作を同時にイネーブルにするなどの手法を用いることで、第１のモードでの不具合の発生を抑制している。

図７は、ＶＯＵＴ３とＶＥＥの電位逆転現象が原因となって、電源電圧ＶＤＤＬが上昇した様子を示す電源電圧波形（シミュレーション波形）である。図７のＢ１に示すような電位逆転現象が発生すると、Ｂ２に示すように電源電圧ＶＤＤＬが上昇してしまう。

例えば図８に示すように、電源電圧ＶＥＥは、基板電位設定用のＰ型の不純物領域に供給される。これにより、半導体基板であるＰ型の基板ＰＳＵＢが、ＶＥＥの電位に設定される。

また図８では、トランジスター等を構成するＮ型の不純物領域に対して電源電圧ＶＯＵＴ３が供給されている。そして、ＶＥＥ＜ＶＯＵＴ３の電位関係が成り立っている場合には、Ｐ型の基板ＰＳＵＢとＮ型の不純物領域の接合面により形成される寄生のダイオードＤＰには電流は流れない。しかしながら、図６のＡ１、Ａ２に示すようなオーバーシュートにより、ＶＥＥ＞ＶＯＵＴ３となる電位逆転現象が発生すると、この寄生のダイオードＤＰに順方向の電流が流れてしまう。そして、この電流により、図８に示す寄生のＮＰＮのバイポーラートランジスターＢＰがオン状態になり、大きな電流ＩＢが流れてしまう。そして、この電流ＩＢ等が原因となって、図６のＡ３、Ａ４、Ａ５に示すような不具合が発生することが判明した。

例えば図９（Ａ）、図９（Ｂ）に、図２のレギュレーターＲＧ１、ＲＧ４の構成例を示す。基準電圧生成回路１２２は、例えばバンドギャップを用いて基準電圧ＶＢＧを生成する。基準電圧生成回路１２２は、シリコンのバンドギャップエネルギーに起因する電圧であって温度依存性が非常に小さいバンドギャップ電圧を、基準電圧ＶＢＧとして出力する。

図９（Ａ）に示すように、レギュレーターＲＧ１は、演算増幅器ＯＰＢと、駆動トランジスターＴＢと、抵抗ＲＢ１、ＲＢ２を含む。演算増幅器ＯＰＢの反転入力端子には、基準電圧生成回路１２２からの基準電圧ＶＢＧが入力される。非反転入力端子は、抵抗ＲＢ１とＲＢ２の接続ノードＮＢ２に接続される。電源電圧ＶＤＤとＶＳＳの間には、Ｐ型の駆動トランジスターＴＢと抵抗ＲＢ１、ＲＢ２が直列に設けられる。駆動トランジスターＴＢのゲートには、演算増幅器ＯＰＢの出力が入力される。そして駆動トランジスターＴＢのドレインである出力ノードＮＢ１から電源電圧ＶＤＤＬが出力される。この電源電圧ＶＤＤＬは、ロジック回路である制御部１６０に供給される。

図９（Ｂ）に示すように、レギュレーターＲＧ４は、演算増幅器ＯＰＣと、駆動トランジスターＴＣと、抵抗ＲＣ１、ＲＣ２を含み、電源電圧ＶＲＥＧを生成する。レギュレーターＲＧ４の構成は図９（Ａ）のレギュレーターＲＧ１とほぼ同様の構成であるため、説明を省略する。

図９（Ａ）において、抵抗ＲＢ１、ＲＢ２の抵抗値を同じ符号ＲＢ１、ＲＢ２で表すと、下式（１）が成り立つ。

ＶＤＤＬ＝｛（ＲＢ１＋ＲＢ２）／ＲＢ２｝×ＶＢＧ （１）
同様に図９（Ｂ）において、抵抗ＲＣ１、ＲＣ２の抵抗値を同じ符号ＲＣ１、ＲＣ２で表すと、下式（２）が成り立つ。

ＶＲＥＧ＝｛（ＲＣ１＋ＲＣ２）／ＲＣ２｝×ＶＢＧ （２）
図１０（Ａ）は、基準電圧生成回路１２２のバンドギャップ電圧を生成する回路部分を示す図である。基準電圧生成回路１２２は、ＮＰＮのバイポーラートランジスターＢＧ１、ＢＧ２と、ＢＧ２に直列に設けられる抵抗ＲＧを含む。ＮＰＮのバイポーラートランジスターＢＧ１、ＢＧ２は、その電流供給能力（電流密度）が異なっている。またバイポーラートランジスターＢＧ１、ＢＧ２は、そのコレクターとベースが接続されており、ＢＧ１、ＢＧ２はＰＮ接合のダイオードとして機能する。

図１０（Ｂ）に示すように、ＢＧ１、ＢＧ２の各バイポーラートランジスターは、コレクターとなるＮ型の不純物領域ＮＤＦ１と、ベースとなるＰ型の不純物領域ＰＤＦ１と、エミッターとなるＮ型の不純物領域ＮＤＦ２により実現される。コレクターとなるＮ型の不純物領域ＮＤＦ１は、Ｎ型のウェルＮＷＬに形成される。

そして、図８で説明したように、電源電圧ＶＯＵＴ３とＶＥＥの電位逆転現象により電流ＩＢが流れると、図１０（Ｂ）のＮ型のウェルＮＷＬの電位が上昇してしまう。例えば、本実施形態では、駆動回路１３０の出力端子の保護ダイオードや、電源間の静電気保護回路が設けられている。そしてＶＯＵＴ３とＶＥＥの電位逆転現象により、保護ダイオードや静電気保護回路（サイリスター、寄生ダイオード）において電流が流れると、図１０（Ｂ）のＮ型のウェルＮＷＬから電流ＩＢが流れ出てしまう現象が発生する。例えば基準電圧生成回路１２２の近くに、保護ダイオードや静電気保護回路がレイアウト配置されていた場合に、このような現象が起こる可能性が高い。

このような電流ＩＢが流れて、Ｎ型のウェルＮＷＬの電位が上昇すると、図１０（Ａ）のバイポーラートランジスターＢＧ１、ＢＧ２のコレクターの電圧であるＶＧ１、ＶＧ２が上昇し、これによりバンドギャップ電圧である基準電圧ＶＢＧが上昇してしまう。

図１０（Ｃ）は、電流ＩＢが流れた場合に、基準電圧生成回路１２２により生成される基準電圧ＶＢＧの変化を示す図である。図１０（Ｃ）では、基準電圧生成回路１２２は、例えばＶＢＧ＝１．２Ｖとなる定電圧の基準電圧ＶＧＢを生成するように設計されている。しかしながら、ＶＯＵＴ３とＶＥＥの電位逆転現象が起こり、寄生のバイポーラートランジスター等により、基準電圧生成回路１２２が形成されるＮ型のウェルＮＷＬから電流ＩＢが流れ出す現象が発生すると、基準電圧ＶＢＧが上昇してしまう。

そして上式（１）から明らかなように、基準電圧ＶＢＧが上昇すると、電源電圧ＶＤＤＬも上昇し、図６のＡ３で説明したように低耐圧回路の耐圧を越えてしまう不具合が発生してしまう。

また上式（２）から明らかなように、基準電圧ＶＢＧが上昇すると、電圧ＶＲＥＧも上昇する。そして図２のレギュレーターＲＧ８は、この電圧ＶＲＥＧを基準電圧として電圧ＶＯＦＲＥＧを生成し、昇圧部ＢＣ４は、このＶＯＦＲＥＧに基づいて電源電圧ＶＥＥを生成している。またレギュレーターＲＧ９、ＲＧ１３は、電圧ＶＲＥＧを基準電圧として電圧ＶＯＮＲＥＧ、ＶＧＬを生成し、昇圧部ＢＣ５は、ＶＯＮＲＥＧ、ＶＧＬに基づいて電源電圧ＶＤＤＨＧを生成している。従って、基準電圧ＶＢＧが上昇して、電圧ＶＲＥＧが上昇すると、ＶＥＥ、ＶＤＤＨＧの電圧の絶対値も上昇し、図６のＡ４、Ａ５で説明したように高耐圧回路の耐圧を越えてしまう不具合が発生してしまう。

以上のように、電源電圧ＶＯＵＴ３とＶＥＥの電位逆転現象が発生すると、ダイオードやバイポーラートランジスターに電流が流れる現象が発生し、この電流が基準電圧生成回路１２２等の他の回路に悪影響を及ぼし、電源電圧が耐圧を越えるなどの様々な不具合が発生してしまうという課題があった。

なお、電源電圧ＶＯＵＴ３とＶＥＥの電位逆転現象を起因として発生する不具合は、上記に限定されず、種々のものを想定できる。

図１１に、電源電圧ＶＯＵＴ３を生成する３次の昇圧部ＢＣ３の構成例を示す。図１１の昇圧部ＢＣ３は、Ｐ型のトランジスターＴＤ１〜ＴＤ３と、Ｎ型のトランジスターＴＤ４〜ＴＤ１０を有する。これらのトランジスターＴＤ１〜ＴＤ１０のゲートには、図示しない昇圧クロック生成回路からの昇圧クロック信号が入力される。

トランジスターＴＤ１及びＴＤ４、ＴＤ２及びＴＤ５、ＴＤ３及びＴＤ６は、ＶＤＤのノードＮＤ１とＶＳＳのノードＮＤ５との間に直列に設けられる。トランジスターＴＤ７、ＴＤ８、ＴＤ９、ＴＤ１０は、ＶＳＳのノードＮＤ５とＶＯＵＴ３のノードＮＤ９の間に直列に設けられる。これらのトランジスターＴＤ７、ＴＤ８、ＴＤ９、ＴＤ１０の基板電位はＶＥＥに設定されている。

ノードＮＤ２とＮＤ６、ＮＤ３とＮＤ７、ＮＤ４とＮＤ８の間には、チャージポンプ用のキャパシターＣＤ１、ＣＤ２、ＣＤ３が設けられる。これらのＣＤ１、ＣＤ２、ＣＤ３は、表示ドライバー１００の外付けのキャパシターである。

図１１の３次の昇圧部ＢＣ３によれば、ノードＮＤ７には、キャパシターＣＤ１を用いたチャージポンプ動作により、ＶＳＳ＝０Ｖを基準にしてＶＤＤを−１倍した−ＶＤＤの電圧が生成される。ノードＮＤ８には、キャパシターＣＤ２を用いたチャージポンプ動作により、−２×ＶＤＤの電圧が生成される。ノードＮＤ９には、キャパシターＣＤ３を用いたチャージポンプ動作により、ＶＯＵＴ３＝−３×ＶＤＤの電圧が生成される。

図１１の昇圧部ＢＣ３では、例えばＮ型のトランジスターＴＤ１０のソースであるＮ型の不純物領域は電源電圧ＶＯＵＴ３に設定され、その近くには、基板ＰＳＵＢを電源電圧ＶＥＥに設定するためのＰ型の不純物領域が存在する。従って、ＶＯＵＴ３とＶＥＥの電位逆転現象が発生すると、ＰＮ接合のダイオードに電流が流れ、寄生のバイポーラートランジスターに大電流が流れることで、様々な不具合が生じるおそれがある。例えばこのような昇圧部ＢＣ３の近くの位置に、基準電圧生成回路１２２等の回路が配置されていると、図８〜図１０（Ｃ）で説明した不具合が発生してしまう可能性がある。

３．電気光学装置
図１２に、以上のような課題を解決できる本実施形態の電気光学装置の構成例を示す。本実施形態の電気光学装置は、表示ドライバー１００と、表示ドライバー１００により駆動される表示パネル２００と、電位逆転抑制素子１０を含む。

表示ドライバー１００は、昇圧回路１２０を有する電源回路１１０と、電源回路１１０からの電源電圧に基づいて表示パネル２００を駆動する駆動回路１３０を含む。また第１の電源電圧ＶＯＵＴ３用の第１の電源端子ＴＶＯＵＴ３と、第２の電源電圧ＶＥＥ用の第２の電源端子ＴＶＥＥを含む。これらの第１、第２の電源端子ＴＶＯＵＴ３、ＴＶＥＥは、表示ドライバー１００のパッケージのピンや表示ドライバー１００のＩＣのパッドなどである。

そして図５（Ａ）で説明したように、第１のモードでは、第１の電源電圧ＶＯＵＴ３は昇圧回路１２０により生成される。即ち、表示ドライバー１００が内蔵する昇圧回路１２０が、チャージポンプ動作等の昇圧動作を行って、第１の電源電圧ＶＯＵＴ３を生成する。

一方、第２のモードでは、第１の電源電圧ＶＯＵＴ３は第１の電源端子ＴＶＯＵＴ３を介して外部から供給される。例えば外部の電源装置２１０が、第１の電源電圧ＶＯＵＴ３を生成し、第１の電源端子ＴＶＯＵＴ３を介して表示ドライバー１００に供給する。

また本実施形態では、第２の電源電圧ＶＥＥも、昇圧回路１２０により生成される。例えば、第１、第２のモードにかかわらず、第２の電源電圧ＶＥＥは、内蔵の昇圧回路１２０がチャージポンプ動作等の昇圧動作を行うことで生成される。

また駆動回路１３０は、少なくとも第１の電源電圧ＶＯＵＴ３に基づいて、表示パネル２００を駆動する。例えば第１の電源電圧ＶＯＵＴ３に基づく電源電圧ＶＤＤＨＳＮ等を用いて、表示パネル２００を駆動する。

例えば第１、第２の電源電圧ＶＯＵＴ３、ＶＥＥは共に負の電圧である。また第２の電源電圧ＶＥＥは第１の電源電圧ＶＯＵＴ３よりも、例えば低電位の電圧である。例えば第２の電源電圧ＶＥＥは、後述するように表示ドライバー１００の基板電位設定用の電圧である。例えば第２の電源電圧ＶＥＥは、表示ドライバー１００で使用される電源電圧のうち、最も低電位の電源電圧である。

そして本実施形態では、電位逆転抑制素子１０が、第１の電源端子ＴＶＯＵＴ３と第２の電源端子ＴＶＥＥとの間に設けられる。例えば第２の電源電圧ＶＥＥが第１の電源電圧ＶＯＵＴ３を越えてしまう電位逆転を抑制するための電位逆転抑制素子１０が、第１の電源端子ＴＶＯＵＴ３と第２の電源端子ＴＶＥＥとの間に設けられる。例えば電位逆転抑制素子１０は、ＶＥＥが、ＶＯＵＴ３を越えてＶＯＵＴ３よりも所与の電圧だけ高くなってしまうのを抑制する。具体的には電位逆転抑制素子１０は、例えば第１の電源電圧ＶＯＵＴ３と第２の電源電圧ＶＥＥとの間に電位逆転が生じた場合（例えばＶＥＥ＞ＶＯＵＴ３となった場合）に、例えば第２の電源端子ＴＶＥＥから第１の電源端子ＴＶＯＵＴ３へと向かう方向（ＶＥＥからＶＯＵＴ３に向かう方向）に電流を流す。なお第２の電源端子ＴＶＥＥには、電位安定化用の外付けのキャパシターＣＡも接続されている。

このように本実施形態では、電源端子ＴＶＯＵＴ３とＴＶＥＥとの間に電位逆転抑制素子１０が設けられているため、ＶＯＵＴ３とＶＥＥの電位逆転を抑制（低減）できる。例えば、ＶＥＥがＶＯＵＴ３よりも所与の電圧だけ高くなってしまう電位逆転現象を抑制できる。これにより、この電位逆転現象を原因とする様々な不具合の発生を抑制でき、表示ドライバー１００の安定した動作を実現できるようになる。例えば電源電圧ＶＯＵＴ３とＶＥＥとの間に電位逆転が生じて、ＶＥＥの電位がＶＯＵＴ３よりも高くなった場合に、電源端子ＴＶＥＥ側から電位逆転抑制素子１０を介して電源端子ＴＶＯＵＴ３側へと電流が流れる。このような電流が電位逆転抑制素子１０を介して流れることで、例えば表示ドライバー１００のＰＮ接合のダイオード（図８のＤＰ）等に電流が流れるのが抑制される。従って、ダイオード等に電流が流れたことに起因する不具合の発生を抑制でき、表示ドライバー１００の安定した動作を実現できるようになる。

例えば図１３は、電位逆転抑制素子１０を電源端子ＴＶＯＵＴ３とＴＶＥＥの間に設けた場合の電源電圧波形を示す図である。図１３のＣ１、Ｃ２では、電源電圧ＶＥＥがオーバーシュートしており、電源電圧ＶＯＵＴ３との間で電位逆転現象が発生している。即ち、電源電圧ＶＯＵＴ３は、電源モードが第２のモードに設定されることで、電源供給能力が高い外部の電源装置２１０から供給されており、このようなオーバーシュートは殆ど発生せず、一定の電圧に維持されている。これに対して電源電圧ＶＥＥは、外部の電源装置２１０に比べて電源供給能力が低い昇圧回路１２０により生成されているため、図１３のＣ１、Ｃ２に示すようなオーバーシュートが発生する。

例えば図１３のＣ１は、図２のレギュレーターＲＧ１３の動作をイネーブルにした時に発生したオーバーシュートであり、Ｃ２は、昇圧部ＢＣ５の動作をイネーブルにした時に発生したオーバーシュートである。ＶＥＥは、昇圧部ＢＣ４により生成されており、昇圧部ＢＣ４のチャージポンプ用のキャパシターに蓄積された電荷に基づき生成される電源電圧である。従って、レギュレーターＲＧ１３や昇圧部ＢＣ５の動作開始タイミングにおいて、ＶＥＥのチャージポンプ用のキャパシターに蓄積されている電荷が放電され、Ｃ１、Ｃ２に示すオーバーシュートが発生する。

そしてＣ１、Ｃ２のように電源電圧ＶＥＥがオーバーシュートすることで、ＶＥＥの電位がＶＯＵＴ３を越えてしまう電位逆転が発生する。ここでは、Ｃ１に比べて、昇圧部ＢＣ５の動作の開始タイミングであるＣ２の方が、電位の越え具合が大きい。なお図１３において、縦軸の電圧のスケール（１目盛りの電圧）は、ＶＥＥ、ＶＤＤＨＧ、ＶＯＵＴ３については５Ｖ、ＶＲＥＧについては１Ｖ、ＶＤＤＬについては２Ｖになっている。

本実施形態では、このような電位逆転が発生した場合に、例えば、当該電位逆転を抑制するように、電位逆転抑制素子１０が動作する。例えばＶＥＥ＞ＴＶＯＵＴ３となる電位逆転が発生した場合に、電源端子ＴＶＯＵＴ３から電位逆転抑制素子１０を介して電源端子ＴＶＥＥの方に電流が流れる。これにより、ＶＥＥが、ＶＯＵＴ３を越えて、ＶＯＵＴ３よりも所与の電圧だけ高くなってしまう事態を抑制できる。

例えば、電源端子ＴＶＯＵＴ３から電位逆転抑制素子１０を介して電源端子ＴＶＥＥの方に電流が流れることで、図８のダイオードＤＰ等に電流が流れるのを抑制できる。このため図１３のＣ３に示すように、電源電圧ＶＤＤＬが立ち上がってしまうのを抑制できる。またＣ４、Ｃ５に示すように、ＶＥＥ、ＶＤＤＨＧの電圧の絶対値が大きくなってしまうのを抑制できる。

即ち、図６では、Ａ１、Ａ２に示すＶＯＵＴ３とＶＥＥの電位逆転により、図８のダイオードＤＰや保護ダイオード等に電流が流れることで、Ａ３に示すように電源電圧ＶＤＤＬが立ち上がったり、Ａ４、Ａ５に示すようにＶＤＤＨＧ、ＶＥＥの電圧の絶対値が大きくなってしまう現象が起きていた。この結果、低耐圧回路の耐圧を越えてしまったり、高耐圧回路の耐圧を越えてしまうなどの不具合が発生していた。

これに対して本実施形態では、図１３のＣ１、Ｃ２に示すようにＶＯＵＴ３とＶＥＥの電位逆転が発生した場合にも、例えば電位逆転抑制素子１０に電流が流れることで、Ｃ３に示すように、電源電圧ＶＤＤＬが立ち上がってしまうのが抑制されると共に、Ｃ４、Ｃ５に示すようにＶＥＥ、ＶＤＤＨＧの電圧の絶対値が大きくなってしまうのも抑制される。従って、電位逆転が起因となって低耐圧回路の耐圧を越えたり、高耐圧回路の耐圧を越えてしまうような不具合の発生を、効果的に抑制できるようになる。

図１４、図１５（Ａ）、図１５（Ｂ）は、電位逆転抑制素子１０の詳細例を説明するための図である。

図１４に示すように、昇圧回路１２０は、１次、２次、３次、４次、５次の昇圧部ＢＣ１、ＢＣ２、ＢＣ３、ＢＣ４、ＢＣ５を有する。昇圧部ＢＣ１、ＢＣ２、ＢＣ３、ＢＣ４、ＢＣ５の昇圧動作により生成された電源電圧ＶＯＵＴ、ＶＯＵＴＭ、ＶＯＵＴ３、ＶＥＥ、ＶＤＤＨＧは、各々、電源端子ＴＶＯＵＴ、ＴＶＯＵＴＭ、ＴＶＯＵＴ３、ＴＶＥＥ、ＴＶＤＤＨＧにより出力される。また昇圧部ＢＣ１、ＢＣ２、ＢＣ３、ＢＣ４、ＢＣ５に対応して、各々、チャージポンプ用のキャパシター（フライング・コンデンサー）を接続するために端子ＴＦＣ１、ＴＦＣ２、ＴＦＣ３、ＴＦＣ４、ＴＦＣ５が設けられている。図１１を例にとれば、３次の昇圧部ＢＣ３の端子ＴＦＣ３には、チャージポンプ用のキャパシターＣＤ１、ＣＤ２、ＣＤ３が外付けキャパシターとして接続される。

そして図１４では、電源端子ＴＶＯＵＴ３とＴＶＥＥとの間に、電位逆転抑制素子１０として、ショットキーバリアダイオードＳＢＤ（ショットキー接合素子）が設けられている。例えば、電源端子ＴＶＥＥからＴＶＯＵＴ３へと向かう方向が順方向となるように、電源端子ＴＶＥＥとＴＶＯＵＴ３の間に、ショットキーバリアダイオードＳＢＤが設けられている。具体的には、ショットキーバリアダイオードＳＢＤのアノードが電源端子ＴＶＥＥに接続され、カソードが電源端子ＴＶＯＵＴ３に接続されている。

ショットキーバリアダイオードＳＢＤは、金属と半導体との接続によって生じるショットキー障壁を利用したダイオードである。ショットキーバリアダイオードＳＢＤでは、多数キャリアによる動作のため、ＰＮ接合ダイオードに比べて順方向電圧（順方向での電圧降下）が低く、スイッチング速度（電子移動度）が高いという特徴がある。例えば図８で説明したＰＮ接合のダイオードＤＰに比べて、ショットキーバリアダイオードＳＢＤは順方向電圧が低い。一例として、例えばＰＮ接合のダイオードＤＰの順方向電圧を０．６Ｖ程度とした場合に、ショットキーバリアダイオードＳＢＤの順方向電圧は、例えば０．２Ｖ〜０．５Ｖ程度（例えば０．４Ｖ）となる。

例えば図１５（Ａ）において、図１５（Ｂ）に示すＰＮ接合のダイオードＤＰの順方向電圧をＶＦＤとし、第１の電源電圧をＶＯＵＴ３（ＶＢ１）とし、第２の電源電圧をＶＥＥ（ＶＢ２）としたとする。この場合に、本実施形態の電位逆転抑制素子１０は、第２の電源電圧ＶＥＥがＶＯＵＴ３＋ＶＦＤを越えないように抑制（ＶＢ２がＶＢ１＋ＶＦＤを越えないように抑制）する。

例えば図１４のように、電位逆転抑制素子１０がショットキーバリアダイオードＳＢＤであり、このショットキーバリアダイオードＳＢＤの順方向電圧をＶＦＳＢＤとする。この場合に、ＰＮ接合の順方向電圧ＶＦＤに対して、ＶＦＳＢＤ＜ＶＦＤの関係が成り立つ。従って図１４のように、電源端子ＴＶＯＵＴ３とＴＶＥＥの間にショットキーバリアダイオードＳＢＤを設ければ、図１３のＣ１、Ｃ２のように電源電圧ＶＥＥがＶＯＵＴ３を越える電位逆転現象が生じた場合にも、電源電圧ＶＥＥがＶＯＵＴ３＋ＶＦＳＢＤにクランプされるようになる。そして、ＶＦＳＢＤ＜ＶＦＤであるため、ＶＯＵＴ３＋ＶＦＳＢＤ＜ＶＯＵＴ３＋ＶＦＤの関係が成り立つ。従って、電源端子ＴＶＯＵＴ３とＴＶＥＥの間にショットキーバリアダイオードＳＢＤを設ければ、電源電圧ＶＥＥがＶＯＵＴ３＋ＶＦＳＢＤにクランプされることで、図１５（Ａ）に示すように、ＶＥＥがＶＯＵＴ３＋ＶＦＤを越えないようになる。

このように、電源電圧ＶＥＥがＶＯＵＴ３＋ＶＦＤを越えないように抑制されれば、図１５（Ｂ）に示すＰＮ接合のダイオードＤＰに順方向電流が流れるのが抑制される。即ち、電源電圧ＶＥＥがＶＯＵＴ３＋ＶＦＤを越えないことで、ＶＥＥ−ＶＯＵＴ３＜ＶＦＤとなるため、図１５（Ｂ）のＰ型の基板ＰＳＵＢ（又はＰ型のウェルＰＷＬ）とＮ型の不純物領域との接合面で形成されるダイオードＤＰには電流が流れないようになる。これは、ショットキーバリアダイオードＳＢＤが設けられることで、電源電圧ＶＥＥがＶＯＵＴ３＋ＶＦＳＢＤにクランプされ、ＶＥＥ−ＶＯＵＴ３＝ＶＦＳＢＤ＜ＶＦＤとなるためである。また、ショットキーバリアダイオードＳＢＤは、ＰＮ接合のダイオードＤＰに比べて、電子移動度が高いため、ＶＥＥをＶＯＵＴ３＋ＶＦＳＢＤにクランプする動作も速いという利点がある。

このように本実施形態の電位逆転抑制素子１０としては、ショットキーバリアダイオードＳＢＤを採用することが望ましいが、これに限定されるものではない。例えば図１５（Ａ）に示すように、電源電圧ＶＥＥがＶＯＵＴ３＋ＶＦＤを越えないように抑制できる素子であれば、ショットキーバリアダイオードＳＢＤ以外の素子を採用することも可能である。例えば電位逆転抑制素子１０として、ショットキー接合を利用した他の素子を採用してもよい。

また、以上では、表示ドライバー１００が図５（Ａ）に示すような第１、第２のモードを有する場合について説明したが、本実施形態はこれに限定されない。例えば、このような第１、第２のモードなどの電源モードを有しない表示ドライバー１００や、電源モードが第２のモードに固定されるような表示ドライバー１００等にも適用できる。この場合には、表示ドライバー１００は、昇圧回路を有する電源回路と、電源回路からの電源電圧に基づいて表示パネルを駆動する駆動回路と、第１の電源電圧用の第１の電源端子と、第２の電源電圧用の第２の電源端子を含む。そして第１の電源電圧は、第１の電源端子を介して外部から供給され、第２の電源電圧は昇圧回路により生成される。また駆動回路は、第１の電源電圧に基づいて、表示パネルを駆動する。そして電位逆転抑制素子は、第１の電源端子と第２の電源端子との間に設けられることになる。

また図１２では、表示ドライバー１００の外付け部品として電位逆転抑制素子１０を設ける場合の構成例を示したが、電位逆転抑制素子１０を表示ドライバー１００に内蔵させるなどの変形実施も可能である。

この場合には表示ドライバー１００は、昇圧回路を有する電源回路と、電源回路からの電源電圧に基づいて表示パネルを駆動する駆動回路と、表示ドライバーに内蔵される電位逆転抑制素子を含む。そして、第１の電源電圧は、第１のモードでは昇圧回路により生成され、第２のモードでは外部（外部の電源装置等）から供給される。また第２の電源電圧も、昇圧回路により生成される。そして駆動回路は、第１の電源電圧に基づいて、表示パネルを駆動し、表示ドライバーに内蔵される電位逆転抑制素子は、第１の電源端子と第２の電源端子との間に設けられる。そして図１５（Ａ）に示すように、ＰＮ接合のダイオード（寄生ダイオード、保護ダイオード等）の順方向電圧をＶＦＤとし、第１の電源電圧をＶＢ１（ＶＯＵＴ３）とし、第２の電源電圧をＶＢ２（ＶＥＥ）とした場合に、表示ドライバーに内蔵される電位逆転抑制素子は、第２の電源電圧ＶＢ２がＶＢ１＋ＶＦＤを越えないように抑制することになる。

また図１５（Ｂ）に示すように、本実施形態では、電源電圧ＶＥＥは、表示ドライバー１００の基板電位設定用の電圧である。例えば表示ドライバー１００では、Ｐ型の基板ＰＳＵＢに、不純物領域やウェル領域などが形成されることで、回路素子が形成される。図１５（Ｂ）では、ＶＥＥは、Ｐ型の基板ＰＳＵＢの電位設定用の電圧となっている。そして、このような基板電位設定用の電圧ＶＥＥが上昇するなどして、電位逆転現象が起きると、寄生のダイオードや端子の保護ダイオード等のＰＮ接合のダイオードにおいて、設計では予定していない電流が流れて、様々な不具合が発生するおそれがある。

この点、本実施形態では、電源端子ＴＶＯＵＴ３とＴＶＥＥの間に、電位逆転抑制素子１０が設けられているため、基板電位設定用の電圧ＶＥＥが上昇して、電位逆転現象が発生するのが抑制されるため、上記のような不具合の発生を抑制できる。

また本実施形態では駆動回路１３０はソースドライバー１４０を有し、電源回路１１０は、電源電圧ＶＯＵＴ３に基づいてソースドライバー１４０用の電源電圧ＶＤＤＨＳＮを生成する。このような電源電圧ＶＯＵＴ３に対しては、図５（Ａ）に示すような第１、第２のモードを用意することで、表示パネル２００の適正な駆動が可能になる。

例えば、表示パネル２００のパネルサイズがそれほど大きくなく、高い駆動能力が必要ではない場合には、電源モードを第１のモードに設定して、内蔵の電源回路１１０（昇圧回路）により電源電圧ＶＯＵＴ３を生成して、表示パネル２００を駆動する。こうすることで、外部から電源電圧ＶＯＵＴ３を供給する必要がなくなるため、電子機器の構成の簡素化や低コスト化等を図れる。

一方、表示パネル２００のパネルサイズが大きいなどの理由で、高い駆動能力が必要な場合には、第２のモードに設定し、電源供給能力が高い外部の電源装置２１０により供給された電源電圧ＶＯＵＴ３に基づいて、表示パネル２００を駆動する。こうすることで、高い駆動能力が必要とされる表示パネル２００についても適正に駆動できるようになる。

また本実施形態では、電源回路１１０は、電源電圧ＶＯＵＴ３に基づきソースドライバー１４０用の負極性の電源電圧ＶＤＤＨＳＮを生成すると共に、正極性の電源電圧ＶＤＤＨＳＰを生成する。例えば図１６（Ａ）では、電源回路１１０のレギュレーターＲＧ５が、電源電圧ＶＯＵＴに基づいて正極性の電源電圧ＶＤＤＨＳＰを生成し、レギュレーターＲＧ１１が、電源電圧ＶＯＵＴ３に基づいて負極性の電源電圧ＶＤＤＨＳＮを生成する。またレギュレーターＲＧ１０が、電源電圧ＶＬＤＯ２に基づいてコモン電圧ＶＣＯＭを生成する。

この場合に図１６（Ｂ）に示すように、ソースドライバー１４０は、ソースドライバー１４０用の正極性の電源電圧ＶＤＤＨＳＰと負極性の電源電圧ＶＤＤＨＳＮに基づいて、表示パネル２００のドット反転駆動を行う。ドット反転駆動は、フレームごとに１つおきのサブ画素を互い違いに正極と負極を反転させて駆動する駆動方式である。ドット反転駆動では、隣り合う画素において駆動の極性が全て異なるようになる。

例えば、第１の画素（第１のサブ画素）とゲート線上で隣り合う画素を第２の画素（第２のサブ画素）とし、第１の画素とソース線上で隣り合う画素を第３の画素（第３のサブ画素）とする。この場合に図１６（Ｂ）に示すように、ｍフレームにおいて第１の画素が正極性（＋）で駆動される場合には、第２、第３の画素は負極性（−）で駆動される。そして、次のｍ＋１フレームでは、第１の画素が負極性で駆動され、第２、第３の画素が正極性で駆動される。また、次のｍ＋２フレームでは、第１の画素が正極性で駆動され、第２、第３の画素が負極性で駆動される。正極性の駆動では、例えば電圧ＶＣＯＭを基準として正となる電源電圧ＶＤＤＨＳＰにより画素の駆動が行われる。負極性の駆動では、例えば電圧ＶＣＯＭを基準として負となる電源電圧ＶＤＤＨＳＮにより画素の駆動が行われる。

例えばライン反転駆動では、コモン電圧の極性を反転させるコモン反転を行うため、正負の両方の電源電圧は不要であるが、ドット反転駆動では、正極性及び負極性の両方の電源電圧ＶＤＤＨＳＰ、ＶＤＤＨＳＮが必要になる。そして、負極性の電源電圧ＶＤＤＨＳＮを生成するために、負極性の電源電圧ＶＯＵＴ３が必要になり、このＶＯＵＴ３とＶＥＥとの間での電位逆転の問題が生じて、当該電位逆転に起因した不具合が発生してしまう。

この点、本実施形態では、電位逆転抑制素子１０が電源端子ＴＶＯＵＴ３、ＴＶＥＥの間に設けられるため、このようなＶＯＵＴ３とＶＥＥの電位逆転に起因した不具合の発生を抑制できる。即ち、図１６（Ｂ）に示すようなドット反転駆動が可能になると共に、ドット反転駆動のために負極性の電源電圧ＶＯＵＴ３を用いた場合にも、ＶＯＵＴ３とＶＥＥの電位逆転に起因した不具合の発生を抑制できるという利点がある。

また本実施形態では駆動回路１３０はゲートドライバー１５０を有し、電源回路１１０は、電源電圧ＶＥＥに基づいて、ゲートドライバー１５０用の電源電圧ＶＧＬを生成する。例えば図１７では、昇圧回路１２０より生成された正極性の電源電圧ＶＤＤＨＧと、電源電圧ＶＥＥに基づきレギュレーターＲＧ１３により生成された負極性の電源電圧ＶＧＬが、ゲートドライバー１５０に供給される。ゲートドライバー１５０は、これらの正極、負極性の電源電圧ＶＤＤＨＧ、ＶＧＬに基づいて、表示パネル２００のゲート線を駆動する。例えばゲート線の選択処理を行う。

このように本実施形態では、ゲートドライバー１５０が、正極性及び負極性の電源電圧ＶＤＤＨＧ、ＶＧＬに基づいてゲート線の駆動を行うため、高耐圧回路であるゲートドライバー１５０に対して高い耐圧が要求される。従って、図６のＡ４、Ａ５に示すように、ＶＯＵＴ３とＶＥＥの電位逆転が要因となって、ＶＥＥやＶＤＤＨＧの電圧の絶対値が大きくなってしまう事態は好ましくない。即ち、Ａ４、Ａ５に示す現象が生じると、ゲートドライバー１５０等の高耐圧回路の耐圧を越えてしまい、信頼性等が低下する。

この点、本実施形態では、電位逆転抑制素子１０が電源端子ＴＶＯＵＴ３、ＴＶＥＥの間に設けられるため、ＶＯＵＴ３とＶＥＥの電位逆転が発生した場合にも、図１３のＣ４、Ｃ５に示すように、ＶＥＥやＶＤＤＨＧの電圧の絶対値が大きくなってしまうのを抑制できる。従って、正極性及び負極性の電源電圧ＶＤＤＨＧ、ＶＧＬに基づいてゲート線を駆動するゲートドライバー１５０を、表示ドライバー１００に設けた場合にも、信頼性等が低下するのを抑制できるようになる。

また本実施形態では、図３、図９（Ａ）、図９（Ｂ）で説明したように、電源回路１１０は基準電圧生成回路１２２を有する。そして電源電圧ＶＥＥは、基準電圧生成回路１２２によって生成された基準電圧ＶＢＧに基づき生成される。例えば図２のレギュレーターＲＧ４は、図９（Ｂ）に示すように、基準電圧生成回路１２２からの基準電圧ＶＢＧに基づいて、電圧ＶＲＥＧを生成する。そして図２のレギュレーターＲＧ８は、この電圧ＶＲＥＧを基準電圧として、電源電圧ＶＯＦＲＥＧを生成し、昇圧部ＢＣ４は、このＶＯＦＲＥＧに基づく昇圧動作により、電源電圧ＶＥＥを生成する。従って、電源電圧ＶＥＥは、基準電圧生成回路１２２が生成した基準電圧ＶＢＧに基づき生成されており、基準電圧ＶＢＧが変化すると、電源電圧ＶＥＥも変化してしまう。このため本実施形態では、表示ドライバーの製造時等において、ヒューズ回路等を用いて、基準電圧ＶＢＧが正確な電圧になるように調整している。

そして図１０（Ａ）〜図１０（Ｃ）等で説明したように、ＶＯＵＴ３とＶＥＥの電位逆転により、寄生のバイポーラートランジスター等を介して電流ＩＢが流れることで、基準基準電圧ＶＢＧが上昇してしまう現象が発生する。そして基準電圧ＶＢＧが上昇すると、基準電圧ＶＢＧに基づき生成されるＶＥＥの電圧の絶対値も上昇し、図６のＡ４に示すように、高耐圧回路の耐圧を越えてしまう事態が発生する。

この点、本実施形態では、電位逆転抑制素子１０が電源端子ＴＶＯＵＴ３、ＴＶＥＥの間に設けられるため、ＶＯＵＴ３とＶＥＥの電位逆転が生じた場合にも、基準電圧ＶＢＧが上昇してしまう事態の発生を抑制できる。即ち、ＶＯＵＴ３とＶＥＥの電位逆転が生じた場合にも、電位逆転抑制素子１０に電流が流れることで、基準電圧生成回路１２２が形成されるＮ型のウェルから電流が流れて基準電圧ＶＢＧが上昇してしまうのを抑制できる。従って、図１３のＣ４に示すように、基準電圧ＶＢＧに基づき生成されたＶＥＥの電圧の絶対値が上昇してしまうのを防止でき、高耐圧回路の耐圧を越えてしまう事態も抑制できるようになる。従って、基準電圧ＶＢＧに基づき電源電圧ＶＥＥを生成できると共に、ＶＯＵＴ３とＶＥＥの電位逆転に起因した不具合の発生を抑制できるようになる。

４．電子機器
図１８に、本実施形態の回路装置である表示ドライバー１００を含む電気光学装置３５０と電子機器の構成例を示す。本実施形態の電子機器としては、例えば、携帯型情報端末（スマートフォン、携帯電話機等）、車載用の電子機器（計器類、カーナビゲーションシステム等）、プロジェクター、生体情報検出装置、ロボット、情報処理装置（コンピューター、タブレット型ＰＣ等）、テレビション装置、或いは携帯型ゲーム装置等の種々の電子機器を想定できる。

図１８に示す電子機器は、電気光学装置３５０、表示コントローラー３００（ホストコントローラー、処理部）、ＣＰＵ３１０、記憶部３２０、ユーザーインターフェース部３３０、データインターフェース部３４０を含む。電気光学装置３５０は表示ドライバー１００、表示パネル２００を含む。

表示パネル２００は例えばマトリックス型の液晶表示パネルである。或いは、表示パネル２００は自発光素子を用いたＥＬ（Electro-Luminescence）表示パネルであってもよい。例えば、表示パネル２００にはフレキシブル基板が接続され、そのフレキシブル基板に表示ドライバー１００が実装され、電気光学装置３５０が構成される。なお、表示ドライバー１００と表示パネル２００は電気光学装置３５０として構成されずに個々の部品として電子機器に組み込まれてもよい。例えば、表示パネル２００には配線引き出し用のフレキシブル基板が接続され、表示ドライバー１００は表示コントローラー３００等と共にリジッド基板に実装され、そのリジッド基板にフレキシブル基板を接続することで表示パネル２００が実装されてもよい。

ユーザーインターフェース部３３０は、ユーザーからの種々の操作を受け付けるインターフェース部である。ユーザーインターフェース部３３０は、例えばボタン、マウス、キーボード、或いはタッチパネル等により実現できる。データインターフェース部３４０は、画像データや制御データの入出力を行うインターフェース部である。データインターフェース部３４０は、例えばＵＳＢ等の有線通信インターフェース、或いは無線ＬＡＮ等の無線通信インターフェースにより実現できる。記憶部３２０は、データインターフェース部３４０から入力された画像データを記憶する。或いは、記憶部３２０は、ＣＰＵ３１０や表示コントローラー３００のワークメモリーとして機能する。ＣＰＵ３１０（ＭＰＵ）は、電子機器の各部の制御処理や種々のデータ処理を行う。表示コントローラー３００は表示ドライバー１００の制御処理を行う。例えば、表示コントローラー３００は、データインターフェース部３４０や記憶部３２０から転送された画像データを、表示ドライバー１００が受け付け可能な形式に変換し、その変換された画像データを表示ドライバー１００へ出力する。表示ドライバー１００は、表示コントローラー３００から転送された画像データに基づいて表示パネル２００を駆動する。

なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本発明の範囲に含まれる。また電気光学装置、表示ドライバー、電子機器の構成、動作等も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。

ＳＢＤ ショットキーバリアダイオード、
ＶＯＵＴ３ 第１の電源電圧、ＶＥＥ 第２の電源電圧、ＶＢＧ 基準電圧、
ＴＶＯＵＴ３ 第１の電源端子、ＴＶＥＥ 第２の電源端子、
ＢＣ１〜ＢＣ５ 昇圧部、ＲＧ１〜ＲＧ１３ レギュレーター、
ＲＢ１、ＲＢ２、ＲＣ１、ＲＣ２、ＲＧ 抵抗、
ＢＧ１、ＢＧ２ バイポーラートランジスター、
ＴＢ、ＴＣ、ＴＤ１〜ＴＤ１０ トランジスター、ＣＤ１〜ＣＤ３ キャパシター、
１０ 電位逆転抑制素子、１００ 表示ドライバー、１１０ 電源回路、
１２０ 昇圧回路、１２２ 基準電圧生成回路、
１３０ 駆動回路、１４０ ソースドライバー、１５０ ゲートドライバー、
１６０ 制御部、１７０ 不揮発性メモリー、１７２ 温度センサー部、
１８０ Ｉ／Ｆ部、２００ 表示パネル、２１０ 電源装置、
３００ 表示コントローラー、３１０ ＣＰＵ、３２０ 記憶部、
３３０ ユーザーインターフェース部、３４０ データインターフェース部

Claims (13)

1. 表示ドライバーと、
   前記表示ドライバーにより駆動される表示パネルと、
   電位逆転抑制素子と、
   を含み、
   前記表示ドライバーは、
   昇圧回路を有する電源回路と、
   前記電源回路からの電源電圧に基づいて前記表示パネルを駆動する駆動回路と、
   第１の電源電圧用の第１の電源端子と、
   第２の電源電圧用の第２の電源端子と、
   を含み、
   前記第１の電源電圧は、第１のモードでは前記昇圧回路の第１の昇圧部により生成され、第２のモードでは前記第１の電源端子を介して外部から供給され、
   前記第２の電源電圧は、前記昇圧回路の第２の昇圧部により生成され、
   前記駆動回路は、前記第１の電源電圧に基づいて、前記表示パネルを駆動し、
   前記第１の電源端子は、前記第２のモードにおいて前記外部から前記第１の電源電圧が入力される電源端子であると共に、前記第１の昇圧部の前記第１の電源電圧の出力ノードに接続される電源端子であり、
   前記第２の電源端子は、前記第２の昇圧部の前記第２の電源電圧の出力ノードに接続される電源端子であり、
   前記第２の電源電圧は、前記第１の電源電圧よりも低電位の電圧であり、
   前記電位逆転抑制素子は、前記第１の電源端子と前記第２の電源端子との間に設けられ、前記第２の電源電圧が前記第１の電源電圧を超えてしまう電位逆転を抑制する素子であることを特徴とする電気光学装置。
2. 請求項１において、
   前記電位逆転抑制素子は、前記第２の電源電圧が前記第１の電源電圧を超えてしまう電位逆転が生じた場合に、前記第２の電源端子から前記第１の電源端子へ向かう方向に電流を流す素子であることを特徴とする電気光学装置。
3. 請求項１又は２において、
   前記表示ドライバーのＩＣは、前記第２の電源電圧に設定されるＰ型の半導体基板と、前記半導体基板に形成されるトランジスターを有し、
   前記Ｐ型の前記半導体基板と、前記トランジスターを構成し前記第１の電源電圧が供給されるＮ型の不純物領域との間のＰＮ接合のダイオードの順方向電圧をＶＦＤとし、前記第１の電源電圧をＶＢ１とし、前記第２の電源電圧をＶＢ２とした場合に、
   前記電位逆転抑制素子は、前記第２の電源電圧ＶＢ２がＶＢ１＋ＶＦＤを越えた場合に、前記第２の電源端子から前記第１の電源端子へ向かう方向に電流を流す素子であることを特徴とする電気光学装置。
4. 請求項１乃至３のいずれかにおいて、
   前記電位逆転抑制素子はショットキーバリアダイオードであることを特徴とする電気光学装置。
5. 請求項１乃至４のいずれかにおいて、
   前記第２の電源電圧は、前記表示ドライバーのＩＣの半導体基板の基板電位設定用の電圧であることを特徴とする電気光学装置。
6. 請求項１乃至５のいずれかにおいて、
   前記駆動回路は、ソースドライバーを有し、
   前記電源回路は、
   前記第１の電源電圧に基づいて前記ソースドライバー用の電源電圧を生成することを特徴とする電気光学装置。
7. 請求項６において、
   前記電源回路は、
   負電圧である前記第１の電源電圧に基づき前記ソースドライバー用の負極性の電源電圧を生成すると共に、正電圧である第３の電源電圧に基づき前記ソースドライバー用の正極性の電源電圧を生成し、
   前記ソースドライバーは、
   前記ソースドライバー用の前記正極性の電源電圧と前記負極性の電源電圧に基づいて、前記表示パネルのドット反転駆動を行うことを特徴とする電気光学装置。
8. 請求項１乃至７のいずれかにおいて、
   前記駆動回路は、ゲートドライバーを有し、
   前記電源回路は、
   前記第２の電源電圧に基づいて、前記ゲートドライバー用の電源電圧を生成することを特徴とする電気光学装置。
9. 請求項１乃至８のいずれかにおいて、
   前記電源回路は、基準電圧生成回路を有し、
   前記第２の電源電圧は、前記基準電圧生成回路によって生成された基準電圧に基づき生成されることを特徴とする電気光学装置。
10. 表示ドライバーと、
    前記表示ドライバーにより駆動される表示パネルと、
    電位逆転抑制素子と、
    を含み、
    前記表示ドライバーは、
    昇圧回路を有する電源回路と、
    前記電源回路からの電源電圧に基づいて前記表示パネルを駆動する駆動回路と、
    第１の電源電圧用の第１の電源端子と、
    第２の電源電圧用の第２の電源端子と、
    を含み、
    前記第１の電源電圧は、前記第１の電源端子を介して外部から供給され、
    前記第２の電源電圧は、前記昇圧回路の昇圧部により生成され、
    前記駆動回路は、前記第１の電源電圧に基づいて、前記表示パネルを駆動し、
    前記第１の電源端子は、前記外部から前記第１の電源電圧が入力される電源端子であり、
    前記第２の電源端子は、前記昇圧部の前記第２の電源電圧の出力ノードに接続される電源端子であり、
    前記第２の電源電圧は、前記第１の電源電圧よりも低電位の電圧であり、
    前記電位逆転抑制素子は、前記第１の電源端子と前記第２の電源端子との間に設けられ、前記第２の電源電圧が前記第１の電源電圧を超えてしまう電位逆転を抑制する素子であることを特徴とする電気光学装置。
11. 表示パネルを駆動する表示ドライバーであって、
    昇圧回路を有する電源回路と、
    前記電源回路からの電源電圧に基づいて前記表示パネルを駆動する駆動回路と、
    電位逆転抑制素子と、
    第１の電源端子と、
    第２の電源端子と、
    を含み、
    前記電源電圧は、第１の電源電圧と第２の電源電圧を含み、
    前記第１の電源電圧は、第１のモードでは前記昇圧回路の第１の昇圧部により生成され、第２のモードでは外部から供給され、
    前記第２の電源電圧は、前記昇圧回路の第２の昇圧部により生成され、
    前記駆動回路は、前記第１の電源電圧に基づいて、前記表示パネルを駆動し、
    前記第１の電源端子は、前記第２のモードにおいて前記外部から前記第１の電源電圧が入力される電源端子であると共に、前記第１の昇圧部の前記第１の電源電圧の出力ノードに接続される電源端子であり、
    前記第２の電源端子は、前記第２の昇圧部の前記第２の電源電圧の出力ノードに接続される電源端子であり、
    前記表示ドライバーのＩＣは、前記第２の電源電圧に設定されるＰ型の半導体基板と、前記半導体基板に形成されるトランジスターを有し、
    前記Ｐ型の前記半導体基板と、前記トランジスターを構成し前記第１の電源電圧が供給されるＮ型の不純物領域との間のＰＮ接合のダイオードの順方向電圧をＶＦＤとし、前記第１の電源電圧をＶＢ１とし、前記第２の電源電圧をＶＢ２とした場合に、
    前記電位逆転抑制素子は、前記第１の電源端子と前記第２の電源端子との間に設けられ、前記第２の電源電圧ＶＢ２がＶＢ１＋ＶＦＤを越えた場合に、前記第２の電源端子から前記第１の電源端子へ向かう方向に電流を流す素子であることを特徴とする表示ドライバー。
12. 請求項１乃至１０のいずれかに記載の電気光学装置を含むことを特徴とする電子機器。
13. 請求項１１に記載の表示ドライバーを含むことを特徴とする電子機器。