JP6569234B2 - 回路装置、電気光学装置及び電子機器 - Google Patents

Description

本発明は、回路装置、電気光学装置及び電子機器等に関する。

表示パネルを駆動する表示ドライバーでは、例えばソース駆動アンプの電源やゲート駆動アンプの電源、階調電圧生成回路の電源、表示パネルのコモン電圧等、多種の電圧が必要なため、それらの必要な電圧を生成する電源回路を内蔵している。例えば特許文献１、２には、複数の昇圧回路（１次昇圧回路〜４次昇圧回路）を有する電源回路と、電源回路の昇圧回路の昇圧動作により生成された電源が供給されて動作するソースドライバーやゲートドライバーと、を含む表示ドライバーが開示されている。

特開２００７−２１２８９７号公報 特開２０１０−１４５７３８号公報

このように昇圧動作により駆動用の電源を生成する表示ドライバーでは、ノイズやレジスター値のデータ化け等が原因で、昇圧回路の寄生バイポーラー等に大電流が流れ、いわゆる電源のはまり込みが生じて、昇圧回路の昇圧動作を正常な状態に復帰できなくなってしまう。

携帯機器向けの表示ドライバーでは、このような電源のはまり込みが生じた場合にも、ユーザーが携帯機器の電源スイッチをオフにすることなどで、当該電源のはまり込みが解消され、正常状態に復帰できる。しかしながら、車載向けの表示ドライバーでは、例えばエンジンを切る等しなければ、表示ドライバーに供給される電源をオフにできないため、電源のはまり込みからの復帰が難しい。

本発明の幾つかの態様によれば、昇圧回路が生成する昇圧電圧の異常を検出して、昇圧回路の昇圧動作を正常状態に復帰させることができる回路装置、電気光学装置及び電子機器等を提供できる。

本発明の一態様は、第１〜第ｎの昇圧回路（ｎはｎ≧２の整数）を有する電源回路と、前記電源回路から供給される電源に基づいて動作する回路と、異常検出回路と、を含み、前記異常検出回路は、前記第１〜第ｎの昇圧回路のうちの第ｉの昇圧回路（ｉは１≦ｉ≦ｎの整数）の昇圧動作に基づき生成された第ｉの昇圧電圧の異常を検出し、前記第１〜第ｎの昇圧回路のうちの第ｊの昇圧回路（ｊは１≦ｊ≦ｎ、ｊ≠ｉの整数）は、前記第ｉの昇圧電圧の異常が検出された場合に、通常の昇圧動作よりも電流供給能力が低い低能力昇圧動作を行う又は昇圧動作を停止する回路装置に関係する。

本発明の一態様によれば、異常検出回路が第ｉの昇圧電圧の異常を検出することで、回路装置が昇圧電圧の異常を自己検出できる。そして、第ｉの昇圧電圧の異常が検出された場合に、第ｉの昇圧回路とは異なる第ｊの昇圧回路が低能力昇圧動作を行う又は昇圧動作を停止することで、第ｉの昇圧電圧が正常な電圧に復帰することが可能となり、昇圧回路の昇圧動作を正常状態に復帰させることができる。

また本発明の一態様では、前記第ｊの昇圧回路は、前記第ｉの昇圧電圧の異常が検出されている期間においては、前記低能力昇圧動作を行い又は昇圧動作を停止し、前記第ｉの昇圧電圧の異常が非検出になった場合には、前記通常の昇圧動作を再開してもよい。

第ｉの昇圧電圧が正常に復帰すれば異常は非検出となるので、それをトリガーとして第ｊの昇圧回路が通常の昇圧動作を再開でき、昇圧回路の動作や昇圧電圧を通常の状態に復帰させることができる。このように、回路装置は電源異常から自己復帰することが可能である。

また本発明の一態様では、前記第ｉの昇圧電圧は、回路装置の基板電圧であり、前記異常検出回路は、前記基板電圧の異常を検出してもよい。

例えば基板がＰ型である場合、基板電圧が最も低い電圧であるため、電源異常において寄生バイポーラーに流れる電流が最終的に基板に流れ込む可能性が高い。このとき基板電圧が上昇するので、その上昇を検出することで基板電圧の異常を検出できる。

また本発明の一態様では、前記第ｊの昇圧回路は、前記第１〜第ｎの昇圧回路のうち最も電流供給能力が高い昇圧回路であってもよい。

電源のはまり込みは、寄生バイポーラーのオン状態が維持された状態であるが、そのオン状態を維持するだけの電流が寄生バイポーラーに供給されなければならない。そのため、寄生バイポーラーのオン状態を維持する高い電流供給能力をもつ昇圧回路について、その昇圧動作を低能力にする又は停止すればよい。

また本発明の一態様では、前記第ｉの昇圧電圧は、前記第ｊの昇圧回路の昇圧動作に基づき生成された第ｊの昇圧電圧に基づき生成される電圧であってもよい。

また本発明の一態様では、前記第ｊの昇圧回路は、前記第ｉの昇圧電圧の異常が検出された場合に前記低能力昇圧動作を行い、前記第ｉの昇圧電圧の異常が非検出になった場合には前記通常の昇圧動作を再開してもよい。

第ｉの昇圧電圧の異常が検出された場合に第ｊの昇圧回路が低能力昇圧動作を行うことで第ｊの昇圧電圧を生成できる。第ｊの昇圧電圧に基づいて第ｉの昇圧電圧を生成する場合、第ｊの昇圧電圧が生成されることで第ｉの昇圧電圧が生成可能になり、電源異常から自己復帰できる。

また本発明の一態様では、前記第ｉの昇圧電圧は、前記第１〜第ｎの昇圧回路のうち第ｋの昇圧回路（ｋは１≦ｋ≦ｎ、ｋ≠ｉ，ｊの整数）の昇圧動作に基づき生成された第ｋの昇圧電圧に基づき生成される電圧であり、前記第ｊの昇圧回路は、前記第ｉの昇圧電圧の異常が検出された場合に昇圧動作を停止してもよい。

第ｊの昇圧電圧とは異なる第ｋの昇圧電圧に基づいて第ｉの昇圧電圧を生成する場合、第ｊの昇圧回路の昇圧動作を停止しても第ｉの昇圧電圧は自己復帰可能である。なお、このような場合であっても、第ｉの昇圧電圧の異常が検出された場合に第ｊの昇圧回路が低能力昇圧動作を行ってもよい。

また本発明の一態様では、前記回路は、前記第ｊの昇圧回路の昇圧動作に基づき生成された第ｊの昇圧電圧に基づいて表示パネルを駆動する駆動回路であってもよい。

表示パネルの駆動には大きな消費電流を必要とするため、第ｊの昇圧電圧は大きな電流供給能力をもつ。このような寄生バイポーラーに対する電流供給源になり得る第ｊの昇圧回路が低能力昇圧動作を行う又は昇圧動作を停止することで、電源異常から復帰できる。

また本発明の一態様では、前記第ｊの昇圧回路は、通常昇圧動作用の昇圧トランジスターと、ソフトスタート用の昇圧トランジスターと、を有し、前記低能力昇圧動作では、前記ソフトスタート用の昇圧トランジスターで昇圧動作を行ってもよい。

ソフトスタート動作は突入電流を抑制するために電流供給能力を低下させた昇圧動作である。そのため、第ｉの昇圧電圧の異常が検出された場合に、第ｊの昇圧回路がソフトスタート用の昇圧トランジスターで昇圧動作を行うことで低能力昇圧動作を行うことができる。

また本発明の一態様では、前記第ｊの昇圧回路は、直列接続される第１〜第４のトランジスターと、前記第１〜第４のトランジスターのうちの第３、第４のトランジスターに並列接続される第５、第６のトランジスターと、を含み、前記通常の昇圧動作では、前記第１〜第４のトランジスターをオン・オフすることで昇圧動作を行い、前記低能力昇圧動作では、前記第３、第４のトランジスターをオフにして、前記第１、第２のトランジスターと前記第５、第６のトランジスターを用いて昇圧動作のソフトスタートを行ってもよい。

このようにすれば、第３、第４のトランジスターにより通常昇圧動作用の昇圧トランジスターを構成し、第５、第６のトランジスターでソフトスタート用の昇圧トランジスターを構成できる。

また本発明の一態様では、前記異常検出回路は、前記第ｉの昇圧電圧が検出電圧を超えた場合に前記第ｉの昇圧電圧が異常であると検出してもよい。

第ｉの昇圧電圧が検出電圧を超えたことを検出することで、電源異常により第ｉの昇圧電圧が上昇したことを検出できる。例えば、第ｉの昇圧電圧が基板電圧である場合、その基板電圧が上昇したことを検出できる。

また本発明の一態様では、前記検出電圧はヒステリシス特性を有してもよい。

検出電圧がヒステリシス特性を有することで、第ｉの昇圧電圧が検出電圧付近にある場合に、異常検出の結果が正常・異常の反転を繰り返してしまうことを抑制できる。

また本発明の一態様では、前記異常検出回路は、高電位側電源電圧及び低電位側電源電圧の一方である第１の電源電圧のノードと、前記第ｉの昇圧電圧のノードとの間に設けられ、前記高電位側電源電圧及び前記低電位側電源電圧の他方である第２の電源電圧に基づく入力電圧がゲートに入力される検出トランジスターを有し、前記検出トランジスターのソース及びドレインの一方の電圧変化に基づいて、前記第ｉの昇圧電圧の異常を検出してもよい。

昇圧電圧でない第１の電源電圧のノードと第ｉの昇圧電圧のノードとの間に検出トランジスターＴＤＥＴを設け、そのゲートに、昇圧電圧でない第２の電源電圧に基づく入力電圧ＶＮＢ１を入力することで、昇圧電圧の異常時において第ｉの昇圧電圧の異常を正確に検出できる。

また本発明の他の態様は、上記のいずれかに記載された回路装置と、表示パネルと、を含み、前記回路は、前記電源回路から供給される前記電源に基づいて前記表示パネルを駆動する駆動回路である電気光学装置に関係する。

また本発明の他の態様は、上記のいずれかに記載された回路装置を含む電子機器に関係する。

ドライバーの第１の構成例。 図２（Ａ）はドライバーの第２の構成例。図２（Ｂ）はドライバーの第２の構成例のタイミングチャート。 図３（Ａ）はドライバーの第３の構成例。図３（Ｂ）はドライバーの第３の構成例のタイミングチャート。 第ｊの昇圧回路の構成例。 図５（Ａ）はドライバーの第４の構成例。図５（Ｂ）はドライバーの第５の構成例。 ドライバーの変形例。 異常検出回路の第１の詳細な構成例。 異常検出回路の動作説明図。 異常検出回路の第２の詳細な構成例。 電源回路の詳細な構成例。 電源回路が適用されたドライバーの構成例。 電源回路の起動シーケンス。 電気光学装置、電子機器の構成例。

以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。例えば、以下では回路装置がドライバーである場合を例に説明するが、本発明は、昇圧回路を有する電源回路を含む回路装置であれば適用できる。

１．第１の構成例
上述したように、表示パネルを駆動するドライバーは、電源回路により複数の電圧を生成し、その複数の電圧によりソースドライバー等の回路を動作させる。例えば図１０や図１１で後述するように、ドライバー１００の電源回路１１０は、システム電源２１０から供給されるシステム電源電圧ＶＤＤ、ＶＳＳから、ソースドライバー１２０の電源電圧ＶＤＤＨＳＰ、ＶＤＤＨＳＮや、コモン電圧ＶＣＯＭ等を生成する。

これらの電圧は、各回路内においてトランジスターの各ノードや基板に（即ち、Ｐ型・Ｎ型の拡散層等に）供給されているが、各電圧が所定の大小関係を維持している限り、基板内のＰＮ接合には逆電圧がかかるので寄生バイポーラーがオンすることはない。しかしながら、何らかの要因で電圧の大小関係が崩れると寄生バイポーラーがオンし、電源回路が生成する電圧の間で電流経路が発生する場合がある。そして、このような電流経路が維持されると、その電流を引き抜かれる側の電圧は低下し、その電流が流れ込む側の電圧は上昇するので、電源回路が生成する電圧が所定の電圧ではない状態にはまり込んでしまう。

寄生バイポーラーをオンさせる要因としては、例えばノイズやレジスター値のデータ化け等を想定できる。例えば車載用途の場合にはエンジン等のノイズ発生源があるため非常にノイズが多い環境である。ドライバーの電源回路が生成する電圧に、そのようなノイズが載った場合、そのノイズが寄生バイポーラーをオンさせ、電源のはまり込みを起こすことが考えられる。またノイズ等によってレジスター値のデータ化けが引き起こされた場合、通常の使用状況では起きないような電源回路の設定となり、ＰＮ接合が順方向電圧となる可能性がある。例えば、ドライバーの電源をオフする際には、電源回路が生成する各電圧をホールドしているキャパシターの電荷を、グランドにショートしてディスチャージする。ドライバーが通常の動作を行っている際に、ディスチャージを指示するレジスター値がデータ化けを起こすと、電源回路が生成する電圧のうちの一部がグランドにショートすることになる。そうすると、電圧の大小関係が崩れて電源のはまり込みを起こす可能性がある。

図１に、上記のような電源の異常を検出し、正常な状態に自己復帰することが可能なドライバーの第１構成例を示す。

図１のドライバー１００は、第１〜第ｎの昇圧回路ＢＣ１〜ＢＣｎ（ｎはｎ≧２の整数）を有する電源回路１１０と、電源回路１１０から供給される電源に基づいて動作する駆動回路１２０（広義には回路）と、異常検出回路１３０と、を含む。

そして異常検出回路１３０は、第ｉの昇圧回路ＢＣｉ（ｉは１≦ｉ≦ｎの整数）の昇圧動作に基づき生成された第ｉの昇圧電圧ＶＢｉの異常を検出する。第ｊの昇圧回路ＢＣｊ（ｊは１≦ｊ≦ｎ、ｊ≠ｉの整数）は、第ｉの昇圧電圧ＶＢｉの異常が検出された場合に、通常の昇圧動作よりも電流供給能力が低い低能力昇圧動作を行う又は昇圧動作を停止する。

具体的には、電源回路１１０は、第１〜第ｎの昇圧回路ＢＣ１〜ＢＣｎが生成した第１〜第ｎの昇圧電圧ＶＢ１〜ＶＢｎに基づいて複数の電源を生成する。例えば、電源回路１１０は、第１〜第ｎの昇圧回路ＢＣ１〜ＢＣｎが生成した昇圧電圧ＶＢ１〜ＶＢｎをレギュレートする複数のレギュレーターを更に含んでもよい。そして、その複数のレギュレーターの出力或いは第１〜第ｎの昇圧電圧を電源として出力する。

第１〜第ｎの昇圧回路ＢＣ１〜ＢＣｎの各昇圧回路は、例えば、スイッチドキャパシター動作による昇圧動作を行うチャージポンプ回路である。或いは、インダクターのＰＷＭ駆動による昇圧動作を行うスイッチングレギュレーターであってもよい。各昇圧回路は、ドライバー１００の外部から供給されるシステム電圧、或いは自分以外の昇圧回路が生成した昇圧電圧、或いはレギュレーターの出力を昇圧して昇圧電圧を生成する。ここで「昇圧」とは、正（又は負）の入力電圧から同符号の正（又は負）の昇圧電圧を生成する場合だけでなく、正（又は負）の入力電圧から逆符号の負（又は正）の昇圧電圧を生成する場合を含む。

異常検出回路１３０は、第ｉの昇圧電圧ＶＢｉが非正常（異常）な電圧になっていることを検出し、その検出信号ＳＤＴを第ｊの昇圧回路ＢＣｊへ出力する。例えば、正常状態では第ｉの昇圧電圧ＶＢｉは所定の電圧範囲内にあると考えられるので、所定の電圧範囲外（例えば後述するように所定の電圧以上）になっていることを非正常状態（異常状態）として検出する。第ｊの昇圧回路ＢＣｊは、検出信号ＳＤＴがアクティブになったことを受けて、低能力昇圧動作を行う又は昇圧動作を停止する。

低能力昇圧動作は、負荷に対する電流供給能力を絞った昇圧動作である。即ち、昇圧回路が昇圧電圧を規定の電圧に維持できる出力電流の最大値を電流供給能力とした場合、低能力昇圧動作では通常の昇圧動作よりも小さい出力電流で昇圧電圧を規定の電圧に維持できなくなる。例えばチャージポンプ回路の場合、スイッチドキャパシターのスイッチ素子のサイズ（オン抵抗）を変えることで電流供給能力を変えることができる。例えば図４のソフトスタート用のトランジスターで行う昇圧動作により低能力昇圧動作を実現できる。なお、通常の昇圧動作とは、昇圧回路がもつ本来の電流供給能力での動作であり、例えば図４の昇圧回路において通常昇圧動作用のトランジスターで行う昇圧動作である。

昇圧動作の停止は、昇圧回路が昇圧動作を行わない状態であり、例えばチャージポンプ回路やスイッチングレギュレーターがスイッチング動作を停止した状態である。この状態では、スイッチング動作において繰り返される複数の相のいずれかの相に停止する、或いは昇圧回路の出力がハイインピーダンス状態に設定される。

以上のように、異常検出回路１３０が第ｉの昇圧電圧ＶＢｉの異常を検出することで、ドライバー１００は昇圧電圧の異常を自己検出できる。そして、異常検出回路１３０により第ｉの昇圧電圧ＶＢｉの異常が検出された場合に、第ｊの昇圧回路ＢＣｊが低能力昇圧動作を行う又は昇圧動作を停止することで、昇圧電圧を正常状態に復帰させることが可能になる。

即ち、電源回路１１０が生成する電源の間でドライバー１００の基板内の寄生バイポーラーを介して電流が流れることで電源のはまり込みが発生している。電源回路１１０は昇圧電圧に基づいて電源電圧を生成するので、寄生バイポーラーに流れる電流の供給源は昇圧回路である。寄生バイポーラーに対して十分な電流が供給されている限り寄生バイポーラーのオン状態は維持される。そのため、その電流の供給源となっている昇圧回路が低能力昇圧動作を行う又は昇圧動作を停止することで、寄生バイポーラーのオン状態が解除され、電源のはまり込みを解除することができる。

２．第２、第３の構成例
図２（Ａ）、図３（Ａ）にドライバー１００の第２、第３の構成例を示す。なお図２（Ａ）、図３（Ａ）では昇圧回路の一部や駆動回路１２０の図示を省略する。また図２（Ｂ）、図３（Ｂ）に第２、第３の構成例のタイミングチャートを示す。

図２（Ｂ）、図３（Ｂ）に示すように、第ｊの昇圧回路ＢＣｊは、第ｉの昇圧電圧ＶＢｉの異常が検出されている期間においては、低能力昇圧動作を行い又は昇圧動作を停止し、第ｉの昇圧電圧ＶＢｉの異常が非検出になった場合には、通常の昇圧動作を再開する。

図２（Ｂ）、図３（Ｂ）の例では、第ｉの昇圧電圧ＶＢｉの異常が検出されている期間は、検出信号ＳＤＴがハイレベル（アクティブ）となっている期間であり、第ｉの昇圧電圧ＶＢｉの異常が非検出になった場合は、検出信号ＳＤＴがハイレベルからローレベル（非アクティブ）になった場合である。

上述したように、本実施形態では第ｊの昇圧回路ＢＣｊが低能力昇圧動作を行う又は昇圧動作を停止することで、第ｉの昇圧電圧を正常状態に復帰させることができる。第ｉの昇圧電圧が正常状態に復帰すれば異常は非検出となるので、それをトリガーとして第ｊの昇圧回路ＢＣｊが通常の昇圧動作を再開でき、昇圧回路の動作や昇圧電圧を通常の状態に復帰させることができる。この復帰動作はドライバー１００内で完結しており、ユーザーによる電源スイッチのオフ等は不要である。例えば車載用途ではドライバー１００の電源に異常が生じたとしても停車してエンジンを切ることが難しい場合があるので、電源異常から自己復帰して表示を回復できることが望ましい。

また本実施形態では、第ｉの昇圧電圧ＶＢｉは、ドライバー１００の基板電圧である。異常検出回路１３０は、その基板電圧の異常を検出する。

即ち、ドライバー１００は集積回路装置で構成され、その集積回路装置の半導体基板に設定する電圧が基板電圧である。例えば半導体基板がＰ型である場合、電源回路１１０が生成する電源のうち最も低い電圧を基板電圧に設定する。例えば、後述する図１０の電源回路では昇圧回路ＢＣ４が生成する電圧ＶＥＥが基板電圧である。

半導体基板がＰ型である場合、基板電圧が最も低い電圧であるため、電源異常において寄生バイポーラーに流れる電流が最終的に基板に流れ込む可能性が高い。このような異常な電流が基板に流れ込んだ場合、基板電圧が上昇するので、その電位を検出することで基板電圧の異常を検出できる。

具体的には、図２（Ｂ）、図３（Ｂ）に示すように、異常検出回路１３０は、第ｉの昇圧電圧ＶＢｉが検出電圧ＶＤ１を超えた場合に第ｉの昇圧電圧ＶＢｉが異常であると検出する。この検出電圧は、ヒステリシス特性を有する。即ち、非検出となるときには検出電圧ＶＤ１とは異なる検出電圧ＶＤ２（＜ＶＤ１）を用いる。

このように第ｉの昇圧電圧ＶＢｉが検出電圧ＶＤ１を超えたことを検出することで、電源のはまり込みにより基板電圧が上昇したことを検出できる。通常の動作状態（即ち電源回路１１０が生成する電源が正常な状態）では第ｉの昇圧電圧ＶＢｉは所定範囲内で変動すると考えられるので、その所定範囲外に検出電圧ＶＤ１を設定しておく。或いは、電源のはまり込みが生じた時に第ｉの昇圧電圧ＶＢｉがどの程度の電圧になるか分かっている（例えば実験的に分かっている）場合、その電圧に検出電圧ＶＤ１を設定しておく。

図２（Ａ）に示す第２の構成例では、第ｉの昇圧電圧ＶＢｉは、第ｊの昇圧回路ＢＣｊの昇圧動作に基づき生成された第ｊの昇圧電圧ＶＢｊに基づき生成される電圧である。そして図２（Ｂ）に示すように、第ｊの昇圧回路ＢＣｊは、第ｉの昇圧電圧ＶＢｉの異常が検出された場合に低能力昇圧動作を行い、第ｉの昇圧電圧ＶＢｉの異常が非検出になった場合には通常の昇圧動作を再開する。

具体的には、電源回路１１０は、第ｉの昇圧回路ＢＣｉと第ｊの昇圧回路ＢＣｊとレギュレーターＲＧＡとを含む。そして、レギュレーターＲＧＡは、第ｊの昇圧電圧ＶＢｊから電圧ＶＧＡを生成し、第ｉの昇圧回路ＢＣｉは、電圧ＶＧＡを昇圧して第ｉの昇圧電圧ＶＢｉを生成する。レギュレーターＲＧＡは例えばリニアレギュレーターであり、第ｊの昇圧電圧ＶＢｊを、基準電圧を所定倍した電圧ＶＧＡにレギュレートする。例えば後述する図１０の電源回路では、第１の昇圧回路ＢＣ１が第ｊの昇圧回路ＢＣｊに対応し、レギュレーターＲＧ８がレギュレーターＲＧＡに対応し、第４の昇圧回路ＢＣ４が第ｉの昇圧回路ＢＣｉに対応する。

このような構成の場合、第ｉの昇圧電圧ＶＢｉが異常状態から復帰するためにはレギュレーターＲＧＡの出力電圧ＶＧＡが必要である。即ち、そのレギュレーターＲＧＡの入力電圧である第ｊの昇圧電圧ＶＢｊが生成されている必要がある。そのため、図２（Ａ）の構成では異常状態において第ｊの昇圧回路ＢＣｊが昇圧動作を停止せずに低能力動作を行い、異常状態においても第ｉの昇圧回路ＢＣｉに対してレギュレーターＲＧＡの出力電圧ＶＧＡを供給する。これにより、電源のはまり込みを解消できると共に、第ｉの昇圧電圧ＶＢｉを正常な電圧へ自己復帰させることができる。

図３（Ａ）に示す第３の構成例では、第ｉの昇圧電圧ＶＢｉは、第ｋの昇圧回路（ｋは１≦ｋ≦ｎ、ｋ≠ｉ，ｊの整数）の昇圧動作に基づき生成された第ｋの昇圧電圧ＶＢｋに基づき生成される電圧である。そして図３（Ｂ）に示すように、第ｊの昇圧回路ＢＣｊは、第ｉの昇圧電圧ＶＢｉの異常が検出された場合に昇圧動作を停止する。

具体的には、電源回路１１０は、第ｉの昇圧回路ＢＣｉと第ｊの昇圧回路ＢＣｊと第ｋの昇圧回路ＢＣｋとレギュレーターＲＧＢとを含む。そして、レギュレーターＲＧＢは、第ｋの昇圧電圧ＶＢｋから電圧ＶＧＢを生成し、第ｉの昇圧回路ＢＣｉは、電圧ＶＧＢを昇圧して第ｉの昇圧電圧ＶＢｉを生成する。レギュレーターＲＧＢは例えばリニアレギュレーターであり、第ｋの昇圧電圧ＶＢｋを、基準電圧を所定倍した電圧ＶＧＢにレギュレートする。例えば後述する図１０の電源回路では、第２、第３の昇圧回路ＢＣ２、ＢＣ３が第ｊの昇圧回路ＢＣｊに対応し、第１の昇圧回路ＢＣ１が第ｋの昇圧回路ＢＣｋに対応し、レギュレーターＲＧ８がレギュレーターＲＧＢに対応し、第４の昇圧回路ＢＣ４が第ｉの昇圧回路ＢＣｉに対応する。

このような構成の場合、第ｊの昇圧電圧ＶＢｊが生成されていなくても第ｉの昇圧電圧ＶＢｉは異常状態から復帰できる。そのため、図３（Ａ）の構成では異常状態において第ｊの昇圧回路ＢＣｊが昇圧動作を停止する。これにより、異常状態において第ｊの昇圧電圧ＶＢｊは生成されなくなるが、第ｉの昇圧回路ＢＣｉが第ｉの昇圧電圧ＶＢｉを生成できる状態でさえあれば電源のはまり込みから自己復帰することが可能となる。

また本実施形態では、第ｊの昇圧回路ＢＣｊは、第１〜第ｎの昇圧回路ＢＣ１〜ＢＣｎのうち最も電流供給能力が高い昇圧回路である。

電源のはまり込みは、寄生バイポーラーのオン状態が維持された状態であるが、そのオン状態を維持するだけの電流が寄生バイポーラーに供給されなければならない。そのため、電流供給能力が小さい昇圧回路の出力では、仮に寄生バイポーラーがオンしても、そのオン状態が自然に解消されると考えられる。そのため、寄生バイポーラーのオン状態を維持する高い電流供給能力をもつ昇圧回路について、その昇圧動作を低能力にする又は停止すればよい。

例えば図１０の電源回路では、第１の昇圧回路ＢＣ１が最も電流供給能力が高い昇圧回路である。第１の昇圧回路ＢＣ１には後段の回路として複数のレギュレーターや昇圧回路が設けられており、それらのレギュレーターや昇圧回路の出力電流や消費電流を供給する必要があるため、第１の昇圧回路ＢＣ１の電流供給能力が最大となっている。第１の昇圧回路ＢＣ１の後段のレギュレーターや昇圧回路の先で寄生バイポーラーがオンしたとしても、その前段の電流供給源である第１の昇圧回路ＢＣ１の電流供給を絞る又は停止することで、電源のはまり込みから復帰できる。

また本実施形態では、駆動回路１２０は、第ｊの昇圧回路ＢＣｊの昇圧動作に基づき生成された第ｊの昇圧電圧ＶＢｊに基づいて表示パネル２００（電気光学パネル）を駆動する。

駆動回路１２０は表示パネルのソース線を駆動するソースドライバーである。ソースドライバーは画素容量を高速に駆動する必要があるため、ドライバー１００の中でも消費電流が大きい回路となっている。そのため、第ｊの昇圧電圧ＶＢｊに基づいて駆動回路１２０の電源が生成される場合、第ｊの昇圧電圧ＶＢｊは大きな電流供給能力をもつ。このような大きな電流供給能力をもつ第ｊの昇圧回路ＢＣｊは、寄生バイポーラーに対する電流供給源になり得るので、その昇圧動作を低能力にする又は停止することで、電源のはまり込みから復帰できる。

例えば図１０の電源回路では、レギュレーターＲＧ５、ＲＧ７、ＲＧ１１、ＲＧ１２の出力電圧ＶＤＤＨＳＰ、ＶＤＤＲＭＰ、ＶＤＤＨＳＮ、ＶＤＤＲＭＮがソースドライバーの電源電圧である。即ち、第１の昇圧回路ＢＣ１や第３の昇圧回路ＢＣ３が第ｊの昇圧回路ＢＣｊに対応する。

なお、図１０の電源回路において第２の昇圧回路ＢＣ２や第４の昇圧回路ＢＣ４、第５の昇圧回路ＢＣ５が、電源のはまり込み時に低能力昇圧動作を行い又は昇圧動作を停止してもよい。

３．昇圧回路
図４に、低能力昇圧動作が可能な第ｊの昇圧回路ＢＣｊの構成例を示す。図４は、第ｊの昇圧回路ＢＣｊがチャージポンプ回路である場合の構成例である。

第ｊの昇圧回路ＢＣｊは、通常昇圧動作用の昇圧トランジスターＴＡ３、ＴＡ４と、ソフトスタート用の昇圧トランジスターＴＡ５、ＴＡ６と、を有する。そして低能力昇圧動作では、ソフトスタート用の昇圧トランジスターＴＡ５、ＴＡ６で昇圧動作を行う。

より具体的には、第ｊの昇圧回路ＢＣｊは、直列接続される第１〜第４のトランジスターＴＡ１〜ＴＡ４と、第３、第４のトランジスターＴＡ３、ＴＡ４に並列接続される第５、第６のトランジスターＴＡ５、ＴＡ６と、を含む。そして通常の昇圧動作では、第１〜第４のトランジスターＴＡ１〜ＴＡ４をオン・オフすることで昇圧動作を行い、低能力昇圧動作では、第３、第４のトランジスターＴＡ３、ＴＡ４をオフにして、第１、第２のトランジスターＴＡ１、ＴＡ２と第５、第６のトランジスターＴＡ５、ＴＡ６を用いて昇圧動作のソフトスタートを行う。

トランジスターＴＡ１〜ＴＡ３、ＴＡ５はＰ型トランジスターであり、トランジスターＴＡ４、ＴＡ６はＮ型トランジスターである。通常の昇圧動作では、第１期間（第１相）でトランジスターＴＡ２、ＴＡ４がオンになり、トランジスターＴＡ１、ＴＡ３がオフになり、キャパシターＣＡの一端がグランド電圧ＶＳＳに接続され、キャパシターＣＡの他端が入力電圧ＶＩＮに接続される。第２期間（第２相）でトランジスターＴＡ２、ＴＡ４がオフになり、トランジスターＴＡ１、ＴＡ３がオンになり、キャパシターＣＡの一端が入力電圧ＶＩＮに接続され、キャパシターＣＡの他端からトランジスターＴＡ１を介して出力電圧ＶＱ＝２×ＶＩＮが出力される。トランジスターＴＡ５、ＴＡ６は第１期間、第２期間ともにオフである。或いは、通常の昇圧動作においてソフトスタート用のトランジスターＴＡ５、ＴＡ６を併用してもよい。即ち、第１期間でトランジスターＴＡ６がオンになり、トランジスターＴＡ５がオフになり、第２期間でトランジスターＴＡ５がオンになり、トランジスターＴＡ６がオフになってもよい。低能力昇圧動作では、第１期間でトランジスターＴＡ２、ＴＡ６がオンになり、トランジスターＴＡ１、ＴＡ５がオフになり、第２期間でトランジスターＴＡ２、ＴＡ６がオフになり、トランジスターＴＡ１、ＴＡ５がオンになる。

ソフトスタート用の昇圧トランジスターＴＡ３、ＴＡ４のサイズ（例えばチャネル幅Ｗ／チャネル長Ｌのチャネル幅Ｗ等）は、通常昇圧動作用の昇圧トランジスターＴＡ５、ＴＡ６のサイズよりも小さい。そのため、ソフトスタート用の昇圧トランジスターＴＡ３、ＴＡ４の方がオン抵抗が大きくなり、そのトランジスターＴＡ３、ＴＡ４で昇圧動作を行うことで第ｊの昇圧回路ＢＣｊの電流供給能力が低下する。ソフトスタート用の昇圧トランジスターＴＡ３、ＴＡ４は、電源回路１１０の起動時において昇圧動作を開始する際の突入電流を抑制するために設けられている。このように元々設けられているソフトスタート回路を用いることで電源のはまり込み時の低能力昇圧動作を実現できる。

４．第４、第５の構成例
図５（Ａ）にドライバー１００の第４の構成例を示す。第４の構成例は、第ｊの昇圧回路ＢＣｊが電源のはまり込み時に昇圧動作を停止する場合の構成例である。なお図５（Ａ）では駆動回路１２０や昇圧回路の一部の図示を省略する。

ドライバー１００は、制御回路１４０と、第ｊの昇圧回路ＢＣｊと、異常検出回路１３０を含む。第ｊの昇圧回路ＢＣｊは、イネーブル信号生成部ＧＥＮと、昇圧クロック生成部ＣＫＧと、昇圧部ＢＳＴと、を含む。

昇圧部ＢＳＴは、図４で説明したチャージポンプ回路で構成される。昇圧クロック生成部ＣＫＧは、昇圧部ＢＳＴを駆動するクロック信号を生成する。即ち、昇圧部ＢＳＴを構成するトランジスターＴＡ１〜ＴＡ６をオン・オフ制御するクロック信号を、通常の昇圧動作やソフトスタート動作（低能力昇圧動作）に対応して生成する。

制御回路１４０は、イネーブル信号ＥＮとソフトスタート信号ＳＦＴを第ｊの昇圧回路ＢＣｊへ出力する。第ｊの昇圧回路ＢＣｊは、イネーブル信号ＥＮがアクティブの期間において昇圧動作を行い、ソフトスタート信号ＳＦＴがアクティブの期間においてソフトスタート動作を行う。

イネーブル信号生成部ＧＥＮは、制御回路１４０からのイネーブル信号ＥＮと異常検出回路１３０からの検出信号ＳＤＴとに基づいて、新たなイネーブル信号ＥＮＡを生成する。イネーブル信号ＥＮがアクティブの場合において、異常検出回路１３０が第ｉの昇圧電圧ＶＢｉの異常を検出して検出信号ＳＤＴがアクティブとなった場合、イネーブル信号生成部ＧＥＮは非アクティブのイネーブル信号ＥＮＡを出力する。即ち、電源のはまり込み時において第ｊの昇圧回路ＢＣｊに昇圧動作の停止が指示される。例えばイネーブル信号ＥＮと検出信号ＳＤＴがハイアクティブの場合、イネーブル信号生成部ＧＥＮは、検出信号ＳＤＴを論理反転するインバーターと、インバーターの出力とイネーブル信号ＥＮの論理積を出力する論理積回路と、で構成される。

図５（Ｂ）にドライバー１００の第５の構成例を示す。第５の構成例は、第ｊの昇圧回路ＢＣｊが電源のはまり込み時に低能力昇圧動作を行う場合の構成例である。なお図５（Ｂ）では駆動回路１２０や昇圧回路の一部の図示を省略する。

ドライバー１００は、制御回路１４０と、第ｊの昇圧回路ＢＣｊと、異常検出回路１３０を含む。第ｊの昇圧回路ＢＣｊは、ソフトスタート信号生成部ＧＳＦと、昇圧クロック生成部ＣＫＧと、昇圧部ＢＳＴと、を含む。

ソフトスタート信号生成部ＧＳＦは、制御回路１４０からのソフトスタート信号ＳＦＴと異常検出回路１３０からの検出信号ＳＤＴとに基づいて、新たなソフトスタート信号ＳＦＴＡを生成する。ソフトスタート信号ＳＦＴが非アクティブの場合において、異常検出回路１３０が第ｉの昇圧電圧ＶＢｉの異常を検出して検出信号ＳＤＴがアクティブとなった場合、ソフトスタート信号生成部ＧＳＦはアクティブのソフトスタート信号ＳＦＴＡを出力する。即ち、電源のはまり込み時において第ｊの昇圧回路ＢＣｊにソフトスタート動作（低能力昇圧動作）が指示される。例えばソフトスタート信号ＳＦＴと検出信号ＳＤＴがハイアクティブの場合、イネーブル信号生成部ＧＥＮは、検出信号ＳＤＴとソフトスタート信号ＳＦＴの論理和を出力する論理和回路で構成される。

５．変形例
図６にドライバー１００の変形例を示す。この変形例では、昇圧電圧（第ｉの昇圧電圧ＶＢｉ）の異常が検出された場合に、電源回路１１０の起動シーケンスを再実行する。

具体的には異常検出回路１３０は制御回路１４０に対して検出信号ＳＤＴを出力する。制御回路１４０は、検出信号ＳＤＴがアクティブになった場合に、電源回路１１０の動作を一旦停止させ、その後に電源回路１１０を再起動する。起動シーケンスは、電源回路１１０の各部の動作タイミングを制御するシーケンスである。図１２で後述するように、例えば第１〜第ｎの昇圧回路ＢＣ１〜ＢＣｎの昇圧動作を開始するタイミングや、ソフトスタートを開始・停止するタイミング、レギュレーターの動作を開始する（又は出力をイネーブルにする）タイミング等を制御する。

このように、低能力昇圧動作や昇圧動作の停止だけでなく、起動シーケンスを再実行することによっても電源のはまり込みから自己復帰することが可能である。即ち、起動シーケンスを再実行すると、昇圧回路を含む電源回路の動作が一旦停止するので、寄生トランジスターへの電流供給が無くなり、電源のはまり込みから復帰できる。

６．異常検出回路
図７に、異常検出回路１３０の第１の詳細な構成例を示す。図７に示すように、異常検出回路１３０は検出トランジスターＴＤＥＴを有する。検出トランジスターＴＤＥＴは、高電位側電源電圧ＶＤＤ及び低電位側電源電圧ＶＳＳの一方である第１の電源電圧のノードと、第ｉの昇圧電圧ＶＢｉのノードとの間に設けられ、高電位側電源電圧ＶＤＤ及び低電位側電源電圧ＶＳＳの他方である第２の電源電圧に基づく入力電圧ＶＮＢ１がゲートに入力される。そして異常検出回路１３０は、検出トランジスターＴＤＥＴのソース及びドレインの一方の電圧変化に基づいて、第ｉの昇圧電圧ＶＢｉの異常を検出する。

なお以下では、検出トランジスターＴＤＥＴがＮ型トランジスターであり、第１の電源電圧が高電位側電源電圧ＶＤＤであり、第２の電源電圧が低電位側電源電圧ＶＳＳであり、異常検出回路１３０が検出トランジスターＴＤＥＴのドレイン（ノードＮＢ２）の電圧変化に基づいて異常検出する場合を例にとって説明する。

高電位側電源電圧ＶＤＤ及び低電位側電源電圧ＶＳＳは、電源回路１１０が生成する電圧ではなく、例えばドライバー１００外部のシステム電源から供給される電源電圧である。即ち、電源電圧ＶＤＤ、ＶＳＳは、第ｉの昇圧電圧ＶＢｉに異常が起きたときでも変動がなく、一定の電圧であると信頼できる電圧である。

このような信頼できる第１の電源電圧ＶＤＤのノードと第ｉの昇圧電圧ＶＢｉのノードとの間に検出トランジスターＴＤＥＴを設け、そのゲートに、信頼できる第２の電源電圧ＶＳＳに基づく入力電圧ＶＮＢ１を入力することで、第ｉの昇圧電圧ＶＢｉの異常を正確に検出できる。即ち、第１の電源電圧ＶＤＤと第２の電源電圧ＶＳＳは変化しないので、検出トランジスターＴＤＥＴのドレイン電圧ＶＮＢ２の変化は、第ｉの昇圧電圧ＶＢｉの変化によって生じることになる。即ち、その検出トランジスターＴＤＥＴのドレイン電圧ＶＮＢ２の変化を検出することで、第ｉの昇圧電圧ＶＢｉの異常を検出できる。

また本実施形態では、異常検出回路１３０は、検出トランジスターＴＤＥＴのドレイン（ソース及びドレインの一方）と、第１の電源電圧ＶＤＤのノードとの間に設けられる抵抗素子ＲＣを有する。

即ち、抵抗素子ＲＣと検出トランジスターＴＤＥＴは、第１の電源電圧ＶＤＤのノードと第ｉの昇圧電圧ＶＢｉのノードとの間に直列接続される。検出トランジスターＴＤＥＴのドレイン電圧ＶＮＢ２は、抵抗素子ＲＣと検出トランジスターＴＤＥＴのオン抵抗とで抵抗分割された電圧となる。第ｉの昇圧電圧ＶＢｉが変化すると検出トランジスターＴＤＥＴのソース電圧が変化するのでオン抵抗が変化し、抵抗分割の比が変わるので、検出トランジスターＴＤＥＴのドレイン電圧ＶＮＢ２が変化し、第ｉの昇圧電圧ＶＢｉの異常を検出することが可能となる。

また本実施形態では、検出トランジスターのソース（ソース及びドレインの他方）と、第ｉの昇圧電圧ＶＢｉのノードとの間に設けられ、ドレインとゲートが接続される第２のトランジスターＴＢ２を有する。例えば第２のトランジスターＴＢ２はＮ型トランジスターである。

このように、いわゆるダイオード接続された第２のトランジスターＴＢ２を、検出トランジスターＴＤＥＴのソース側に設けることで、異常検出の検出電圧を調整できる。具体的には、第ｉの昇圧電圧ＶＢｉは第２の電源電圧ＶＳＳよりも低い電圧（負電圧）である。電源のはまり込みが生じた際、基板電圧である第ｉの昇圧電圧ＶＢｉが上昇するが、基板と第２の電源電圧ＶＳＳの間にはダイオード（寄生ダイオード等）が存在するので、第ｉの昇圧電圧ＶＢｉの上昇は第２の電源電圧ＶＳＳ程度までである。そのため、第ｉの昇圧電圧ＶＢｉの異常は、第２の電源電圧ＶＳＳよりも少し低い検出電圧で行う。このとき、第２のトランジスターＴＢ２を設けることで検出電圧を下げることができ、適切な検出電圧を設定できる。

検出トランジスターＴＤＥＴのゲート電圧を変更することでも検出電圧を変えることができるが、このゲート電圧はヒステリシス特性に関係しており、検出電圧の調整のためだけには変更できない。そのため、第２のトランジスターＴＢ２を設けて検出電圧を調整する。

また本実施形態では、異常検出回路１３０は、第ｉの昇圧電圧ＶＢｉが検出電圧を超えた場合に第ｉの昇圧電圧ＶＢｉが異常であると検出する。この検出電圧は、ヒステリシス特性を有する。

具体的には、異常検出回路１３０は、検出トランジスターＴＤＥＴのドレイン（ソース及びドレインの一方）の電圧をバッファリングするバッファー回路ＢＦＢと、検出トランジスターＴＤＥＴのゲートと第２の電源電圧ＶＳＳのノードとの間に設けられ、バッファー回路ＢＦＢの出力（電圧ＶＮＢ４）に基づいてオン・オフされる第３のトランジスターＴＢ３と、第１の電源電圧ＶＤＤのノードと検出トランジスターＴＤＥＴのゲートとの間に設けられる第１の抵抗素子ＲＢ１と、検出トランジスターＴＤＥＴのゲートと第２の電源電圧ＶＳＳのノードとの間に設けられ、第３のトランジスターＴＢ３に並列接続される第２の抵抗素子ＲＢ２と、を有する。

バッファー回路ＢＦＢは、検出トランジスターＴＤＥＴのドレイン電圧ＶＮＢ２を受ける第１のインバーター（Ｐ型トランジスターＴＢ４、Ｎ型トランジスターＴＢ５）と、第１のインバーターの出力を受ける第２のインバーターＩＶＢ２と、で構成される。異常検出回路１３０は、バッファー回路ＢＦＢの出力を受けて検出信号ＳＤＴを出力するインバーターＩＶＢ２を含んでいる。

図８を用いて異常検出回路１３０の動作を説明する。図８は、第ｉの昇圧電圧ＶＢｉを変化させたときの検出トランジスターＴＤＥＴのドレイン電圧ＶＮＢ２とゲート電圧ＶＮＢ１のシミュレーション結果である。シミュレーションの便宜上、時間軸に沿って第ｉの昇圧電圧ＶＢｉを変化させている。

まず、正常から異常へ変化するときの動作を説明する。正常時には第ｉの昇圧電圧ＶＢｉ＝−１０Ｖの付近で動作している。このとき検出トランジスターＴＤＥＴのドレイン電圧ＶＮＢ２はＶＳＳ＝０Ｖより低いのでバッファー回路ＢＦＢの出力はローレベルであり、トランジスターＴＢ３はオフしている。検出トランジスターＴＤＥＴのゲート電圧ＶＮＢ１は抵抗素子ＲＢ１、ＲＢ２の抵抗分割で決まる。

第ｉの昇圧電圧ＶＢｉが−１０Ｖから上昇していく（紙面中央から右に向かう）と、それに伴って検出トランジスターＴＤＥＴのソース電圧が上昇し、検出トランジスターＴＤＥＴのオン抵抗が上昇する。それにより、検出トランジスターＴＤＥＴのドレイン電圧ＶＮＢ２が上昇する。第ｉの昇圧電圧ＶＢｉが検出電圧ＶＤ１になると検出トランジスターＴＤＥＴがオフになり、検出トランジスターＴＤＥＴのドレイン電圧ＶＮＢ２が電源電圧ＶＤＤまで上昇する。そうするとバッファー回路ＢＦＢの出力がローレベルからハイレベルになる。即ち、第ｉの昇圧電圧ＶＢｉが検出電圧ＶＤ１を超えた場合に第ｉの昇圧電圧ＶＢｉが異常であると検出される。

次に、異常から正常へ復帰するときの動作を説明する。第ｉの昇圧電圧ＶＢｉがＶＳＳ＝０Ｖから低下していく（紙面左から中央に向かう）と、それに伴って検出トランジスターＴＤＥＴのソース電圧が低下する。第ｉの昇圧電圧ＶＢｉが検出電圧ＶＤ２になると検出トランジスターＴＤＥＴがオンになり、検出トランジスターＴＤＥＴのドレイン電圧ＶＮＢ２がＶＳＳ＝０Ｖよりも低くなる。そうするとバッファー回路ＢＦＢの出力がハイレベルからローレベルになる。バッファー回路ＢＦＢの出力がハイレベルのときにはトランジスターＴＢ３はオンしており、検出トランジスターＴＤＥＴのゲート電圧ＶＮＢ１はＶＳＳ＝０Ｖである。これは、抵抗素子ＲＢ１、ＲＢ２の分割電圧よりも低いので、検出トランジスターＴＤＥＴのソース電圧が、より低い状態にならないと検出トランジスターＴＤＥＴがオンにならない。即ち、ＶＤ２＜ＶＤ１となり、検出電圧はヒステリシス特性を有している。

図９に、異常検出回路１３０の第２の詳細な構成例を示す。この構成例では、異常検出回路１３０は、検出トランジスターＴＤＥＴのドレイン（ソース及びドレインの一方）と、第１の電源電圧ＶＤＤのノードとの間に設けられ、ゲートに入力電圧ＶＮＢ１が入力される第１のトランジスターＴＢ１を有する。なお、第１の詳細な構成例と同様の構成要素については同一の符号を付し、適宜説明を省略する。

動作は基本的に第１の詳細な構成例と同様である。即ち、第１のトランジスターＴＢ１のオン抵抗が第１の詳細な構成例における抵抗素子ＲＣに対応している。検出トランジスターＴＤＥＴのドレイン電圧ＶＮＢ２は第１のトランジスターＴＢ１のオン抵抗と検出トランジスターＴＤＥＴのオン抵抗の抵抗分割で決まっており、第ｉの昇圧電圧ＶＢｉが上昇して検出トランジスターＴＤＥＴのオン抵抗が高くなると検出トランジスターＴＤＥＴのドレイン電圧ＶＮＢ２が上昇してバッファー回路ＢＦＢの出力が反転し、異常が検出される。

７．電源回路
図１０に、電源回路１１０の詳細な構成例を示す。図１１に、図１０の電源回路１１０が適用されたドライバー１００の構成例を示す。

図１１のドライバー１００は、電源回路１１０、ソースドライバー１２０（駆動回路）、ゲートドライバー１５０、制御回路１４０を含む。ソースドライバー１２０（データドライバー）は表示パネル２００のソース線（データ線）を駆動する回路であり、例えば階調電圧生成回路やＤ／Ａ変換回路、ソースアンプ等を含む。ゲートドライバー１５０（走査ドライバー）は、表示パネル２００のゲート線（走査線）を駆動する回路であり、例えばレベルシフターやバッファー等を含む。制御回路１４０は、例えば、表示コントローラー３００との通信を行うインターフェース回路、表示コントローラー３００から送信される画像データをラッチするラインラッチ、表示制御のタイミングを制御するタイミングコントローラー等を含む。例えば制御回路１４０はゲートアレイ等で構成される。

図１０の電源回路１１０は、第１〜第５の昇圧回路ＢＣ１〜ＢＣ５と、第１〜第１３のレギュレーターＲＧ１〜ＲＧ１３を含む。例えば第１〜第５の昇圧回路ＢＣ１〜ＢＣ５はチャージポンプ回路であり、第１〜第１３のレギュレーターＲＧ１〜ＲＧ１３はリニアレギュレーターである。なお図１０において、各電圧の図面上下方向の位置関係は、おおよその電圧の大小関係を表す。例えば、ＶＤＤＬ、ＶＬＤＯ等はＶＤＤとＶＳＳの間の電圧であり、ＶＯＵＴＭ、ＶＯＵＴ３等はＶＳＳよりも低い電圧（負電圧）であり、ＶＯＵＴ等はＶＤＤよりも高い電圧である。

レギュレーターＲＧ１、ＲＧ２、ＲＧ３は電源電圧ＶＤＤを降圧し、電圧ＶＤＤＬ、ＶＬＤＯ１、ＶＬＤＯ２を生成する。図１０に示すように、電圧ＶＤＤＬは制御回路１４０（ロジック回路）の電源電圧である。

昇圧回路ＢＣ１は、電圧ＶＳＳを基準に電圧ＶＬＤＯ１を２倍に昇圧して電圧ＶＯＵＴを生成する。レギュレーターＲＧ４、ＲＧ５、ＲＧ６、ＲＧ７、ＲＧ８、ＲＧ９は、電圧ＶＯＵＴを降圧して電圧ＶＲＥＧ、ＶＤＤＨＳＰ、ＶＤＤＲＨＰ、ＶＤＤＲＭＰ、ＶＯＦＲＥＧ、ＶＯＮＲＥＧを生成する。レギュレーターＲＧ４は不図示のバンドギャップ回路の出力電圧を基準に電圧ＶＲＥＧを生成する。その他のレギュレーターＲＧ１〜ＲＧ３、ＲＧ５〜ＲＧ１３は、電圧ＶＲＥＧを基準に各電圧を出力する。図１０に示すように、電圧ＶＤＤＨＳＰ、ＶＤＤＲＭＰはソースドライバー１２０の正の電源電圧（ドット反転駆動の正極駆動に用いる電源電圧）である。電圧ＶＤＤＲＨＰは階調電圧生成回路の電源電圧である。

昇圧回路ＢＣ２は、電圧ＶＳＳを基準に電圧ＶＬＤＯ２を反転して負の電圧ＶＯＵＴＭを生成する。レギュレーターＲＧ１０は電圧ＶＬＤＯ２と電圧ＶＯＵＴＭから電圧ＶＣＯＭを生成する。電圧ＶＣＯＭは、表示パネル２００のソース線を駆動する際のコモン電圧である。

昇圧回路ＢＣ３は、電圧ＶＳＳを基準に電圧ＶＤＤを４倍に反転昇圧して負の電圧ＶＯＵＴ３を生成する。レギュレーターＲＧ１１は電圧ＶＯＵＴ３を降圧して電圧ＶＤＤＨＳＮを生成し、レギュレーターＲＧ１２は電圧ＶＤＤＨＳＮを降圧して電圧ＶＤＤＲＭＮを生成する。図１０に示すように、電圧ＶＤＤＨＳＮ、ＶＤＤＲＭＰは、ソースドライバー１２０の負の電源電圧（ドット反転駆動の負極駆動に用いる電源電圧）である。

昇圧回路ＢＣ４は、電圧ＶＳＳを基準に電圧ＶＯＦＲＥＧを３倍に反転昇圧し、負の電圧ＶＥＥを生成する。電圧ＶＥＥはドライバー１００の半導体基板（Ｐ型基板）の基板電圧である。レギュレーターＲＧ１３は電圧ＶＥＥを降圧して電圧ＶＧＬを生成する。図１０に示すように、電圧ＶＧＬはゲートドライバー１５０の負の電源電圧である。

昇圧回路ＢＣ５は、電圧ＶＯＮＲＥＧと電圧ＶＧＬから電圧ＶＤＤＨＧ＝ＶＯＮＲＥＧ×２−ＶＧＬを生成する。図１０に示すように、電圧ＶＤＤＨＧはゲートドライバー１５０の正の電源電圧である。

図１２に、制御回路１４０が実行する電源回路１１０の起動シーケンスを示す。なお起動シーケンスは図１２に限定されず、例えば昇圧回路ＢＣ１〜ＢＣ５の昇圧動作を同時に開始させてもよい。例えばレジスター設定により起動シーケンスをユーザーが設定できるように構成してもよい。

図１２に示すように、電源回路１１０の起動を指示するレジスター値ＤＩＳＯＮが、ドライバー１００外部の表示コントローラー（処理部）によりアクティブにされると、制御回路１４０は電源回路１１０の起動シーケンスを開始する。例えば起動シーケンスの実行期間は６フレームＦ１〜Ｆ６である。なおレギュレーターＲＧ１はドライバー１００の電源投入時にバンドギャップ回路等と共に動作オンになる。

起動シーケンスでは、まず第２フレームＦ２の開始時に昇圧回路ＢＣ１〜ＢＣ３のイネーブル信号をアクティブにして昇圧動作を開始させる。またレギュレーターＲＧ１〜４を動作オンにする。第２〜第５フレームＦ２〜Ｆ５までは昇圧回路ＢＣ１〜ＢＣ３のソフトスタート信号をアクティブにしてソフトスタート動作させる。次に第３フレームＦ３の開始時にレギュレーターＲＧ５〜７、１１、１２のイネーブル信号をアクティブにして動作オンにする。この第３フレームＦ３までで、１次〜３次の昇圧系が立ち上がり、レギュレーターの基準電圧とコモン電圧、ソースドライバーの電源電圧が出力される。

また第３フレームＦ３の開始時に、レギュレーターＲＧ８のイネーブル信号をアクティブにして動作オンさせ、昇圧回路ＢＣ４のイネーブル信号をアクティブにして昇圧動作を開始させる。次に第４フレームＦ４の開始時にレギュレーターＲＧ１３のイネーブル信号をアクティブにして動作オンさせる。またレギュレーターＲＧ９のイネーブル信号をアクティブにして動作オンさせ、昇圧回路ＢＣ５のイネーブル信号をアクティブにして昇圧動作を開始させる。この第４フレームＦ４までで、４次及び５次の昇圧系が立ち上がり、ゲートドライバーの電源電圧と基板電圧が出力される。

次に第５フレームＦ５の間に（第６フレームＦ６の開始前）にレギュレーターＲＧ１０のイネーブル信号をアクティブにして動作オンさせる。この第５フレームでコモン電圧が出力される。第６フレームＦ６の開始時には昇圧回路ＢＣ１〜ＢＣ３のソフトスタート動作が終了して通常の昇圧動作に移行し、第６フレームＦ６の終了で起動シーケンスが終了する。

なお、図６で説明した起動シーケンスの再実行では、異常検出回路１３０からの検出信号ＳＤＴがアクティブになった場合に制御回路１４０がレジスター値ＤＩＳＯＮを非アクティブにし、再びレジスター値ＤＩＳＯＮをアクティブにすることで、起動シーケンスを再度実行する。

８．電気光学装置、電子機器
図１３に、本実施形態のドライバー１００を適用できる電気光学装置と電子機器の構成例を示す。本実施形態の電子機器として、例えばプロジェクターや、テレビション装置、情報処理装置（コンピューター）、携帯型情報端末、カーナビゲーションシステム、携帯型ゲーム端末等の、表示装置を搭載する種々の電子機器を想定できる。

図１３に示す電子機器は、電気光学装置３５０、表示コントローラー３００（ホストコントローラー、第１処理部）、ＣＰＵ３１０（第２処理部）、記憶部３２０、ユーザーインターフェース部３３０、データインターフェース部３４０を含む。電気光学装置３５０はドライバー１００、表示パネル２００を含む。

表示パネル２００は例えばマトリックス型の液晶表示パネルである。或は、表示パネル２００は自発光素子を用いたＥＬ（Electro-Luminescence）表示パネルであってもよい。例えば、表示パネル２００にはフレキシブル基板が接続され、そのフレキシブル基板にドライバー１００が実装され、電気光学装置３５０が構成される。なお、ドライバー１００と表示パネル２００は電気光学装置３５０として構成されずに個々の部品として電子機器に組み込まれてもよい。例えば、表示パネル２００には配線引き出し用のフレキシブル基板が接続され、ドライバー１００は表示コントローラー３００等とともにリジッド基板に実装され、そのリジッド基板にフレキシブル基板を接続することで表示パネル２００が実装されてもよい。

ユーザーインターフェース部３３０は、ユーザーからの種々の操作を受け付けるインターフェース部である。例えば、ボタンやマウス、キーボード、表示パネル２００に装着されたタッチパネル等で構成される。データインターフェース部３４０は、画像データや制御データの入出力を行うインターフェース部である。例えばＵＳＢ等の有線通信インターフェースや、或は無線ＬＡＮ等の無線通信インターフェースである。記憶部３２０は、データインターフェース部３４０から入力された画像データを記憶する。或は、記憶部３２０は、ＣＰＵ３１０や表示コントローラー３００のワーキングメモリーとして機能する。ＣＰＵ３１０は、電子機器の各部の制御処理や種々のデータ処理を行う。表示コントローラー３００はドライバー１００の制御処理を行う。例えば、表示コントローラー３００は、データインターフェース部３４０や記憶部３２０から転送された画像データを、ドライバー１００が受け付け可能な形式に変換し、その変換された画像データをドライバー１００へ出力する。ドライバー１００は、表示コントローラー３００から転送された画像データに基づいて表示パネル２００を駆動する。

なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本発明の範囲に含まれる。また電源回路、異常検出回路、回路装置、電気光学装置、電子機器の構成・動作等も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。

１００ ドライバー、１１０ 電源回路、１２０ ソースドライバー、
１２０ 駆動回路、１３０ 異常検出回路、１４０ 制御回路、
１５０ ゲートドライバー、２００ 表示パネル、２１０ システム電源、
３００ 表示コントローラー、３１０ ＣＰＵ、３２０ 記憶部、
３３０ ユーザーインターフェース部、３４０ データインターフェース部、
３５０ 電気光学装置、
ＢＣｉ 第ｉの昇圧回路、ＢＣｊ 第ｊの昇圧回路、ＢＣｋ 第ｋの昇圧回路、
ＢＦＢ バッファー回路、ＴＤＥＴ 検出トランジスター、
ＶＢｉ 第ｉの昇圧電圧、ＶＢｊ 第ｊの昇圧電圧、ＶＢｋ 第ｋの昇圧電圧、
ＶＤ１，ＶＤ２ 検出電圧、ＶＤＤ 高電位側電源電圧、
ＶＳＳ 低電位側電源電圧

Claims (15)

1. 第１〜第ｎの昇圧回路（ｎはｎ≧２の整数）を有する電源回路と、
   前記電源回路から供給される電源に基づいて動作する回路と、
   異常検出回路と、
   を含み、
   前記異常検出回路は、
   前記第１〜第ｎの昇圧回路のうちの第ｉの昇圧回路（ｉは１≦ｉ≦ｎの整数）の昇圧動作に基づき生成された第ｉの昇圧電圧の異常を検出し、
   前記第１〜第ｎの昇圧回路のうちの第ｊの昇圧回路（ｊは１≦ｊ≦ｎ、ｊ≠ｉの整数）は、
   前記第ｉの昇圧電圧の異常が検出された場合に、通常の昇圧動作よりも電流供給能力が低い低能力昇圧動作を行う又は昇圧動作を停止し、
   前記第ｉの昇圧電圧は、前記第ｊの昇圧回路の昇圧動作に基づき生成された第ｊの昇圧電圧に基づき生成される電圧であることを特徴とする回路装置。
2. 請求項１において、
   前記第ｊの昇圧回路は、
   前記第ｉの昇圧電圧の異常が検出されている期間においては、前記低能力昇圧動作を行い又は昇圧動作を停止し、前記第ｉの昇圧電圧の異常が非検出になった場合には、前記通常の昇圧動作を再開することを特徴とする回路装置。
3. 第１〜第ｎの昇圧回路（ｎはｎ≧２の整数）を有する電源回路と、
   前記電源回路から供給される電源に基づいて動作する回路と、
   異常検出回路と、
   を含み、
   前記異常検出回路は、
   前記第１〜第ｎの昇圧回路のうちの第ｉの昇圧回路（ｉは１≦ｉ≦ｎの整数）の昇圧動作に基づき生成された第ｉの昇圧電圧の異常を検出し、
   前記第１〜第ｎの昇圧回路のうちの第ｊの昇圧回路（ｊは１≦ｊ≦ｎ、ｊ≠ｉの整数）は、
   前記第ｉの昇圧電圧の異常が検出された場合に、昇圧動作を停止し、
   前記第ｉの昇圧電圧は、前記第１〜第ｎの昇圧回路のうち第ｋの昇圧回路（ｋは１≦ｋ≦ｎ、ｋ≠ｉ，ｊの整数）の昇圧動作に基づき生成された第ｋの昇圧電圧に基づき生成される電圧であることを特徴とする回路装置。
4. 請求項３において、
   前記第ｊの昇圧回路は、
   前記第ｉの昇圧電圧の異常が検出されている期間においては、昇圧動作を停止し、前記第ｉの昇圧電圧の異常が非検出になった場合には、通常の昇圧動作を再開することを特徴とする回路装置。
5. 第１〜第ｎの昇圧回路（ｎはｎ≧２の整数）を有する電源回路と、
   前記電源回路から供給される電源に基づいて動作する回路と、
   異常検出回路と、
   を含み、
   前記異常検出回路は、
   前記第１〜第ｎの昇圧回路のうちの第ｉの昇圧回路（ｉは１≦ｉ≦ｎの整数）の昇圧動作に基づき生成された第ｉの昇圧電圧の異常を検出し、
   前記第１〜第ｎの昇圧回路のうちの第ｊの昇圧回路（ｊは１≦ｊ≦ｎ、ｊ≠ｉの整数）は、
   通常昇圧動作用の昇圧トランジスターと、ソフトスタート用の昇圧トランジスターと、を有し、
   前記第ｉの昇圧電圧の異常が検出された場合に、前記ソフトスタート用の昇圧トランジスターで昇圧動作を行うことで、通常の昇圧動作よりも電流供給能力が低い低能力昇圧動作を行うことを特徴とする回路装置。
6. 第１〜第ｎの昇圧回路（ｎはｎ≧２の整数）を有する電源回路と、
   前記電源回路から供給される電源に基づいて動作する回路と、
   異常検出回路と、
   を含み、
   前記異常検出回路は、
   前記第１〜第ｎの昇圧回路のうちの第ｉの昇圧回路（ｉは１≦ｉ≦ｎの整数）の昇圧動作に基づき生成された第ｉの昇圧電圧の異常を検出し、
   前記第１〜第ｎの昇圧回路のうちの第ｊの昇圧回路（ｊは１≦ｊ≦ｎ、ｊ≠ｉの整数）は、
   直列接続される第１〜第４のトランジスターと、前記第１〜第４のトランジスターのうちの第３、第４のトランジスターに並列接続される第５、第６のトランジスターと、を含み、
   通常の昇圧動作では、前記第１〜第４のトランジスターをオン・オフすることで昇圧動作を行い、
   前記第ｉの昇圧電圧の異常が検出された場合に、前記第３、第４のトランジスターをオフにして、前記第１、第２のトランジスターと前記第５、第６のトランジスターを用いて昇圧動作のソフトスタートを行うことで、前記通常の昇圧動作よりも電流供給能力が低い低能力昇圧動作を行うことを特徴とする回路装置。
7. 請求項５又は６において、
   前記第ｊの昇圧回路は、
   前記第ｉの昇圧電圧の異常が検出されている期間においては、前記低能力昇圧動作を行い、前記第ｉの昇圧電圧の異常が非検出になった場合には、前記通常の昇圧動作を再開することを特徴とする回路装置。
8. 請求項１乃至７のいずれかにおいて、
   前記第ｉの昇圧電圧は、回路装置の基板電圧であり、
   前記異常検出回路は、
   前記基板電圧の異常を検出することを特徴とする回路装置。
9. 請求項１乃至８のいずれかにおいて、
   前記第ｊの昇圧回路は、前記第１〜第ｎの昇圧回路のうち最も電流供給能力が高い昇圧回路であることを特徴とする回路装置。
10. 請求項１乃至９のいずれかにおいて、
    前記回路は、
    前記第ｊの昇圧回路の昇圧動作に基づき生成された第ｊの昇圧電圧に基づいて表示パネルを駆動する駆動回路であることを特徴とする回路装置。
11. 請求項１乃至１０のいずれかにおいて、
    前記異常検出回路は、
    前記第ｉの昇圧電圧が検出電圧を超えた場合に前記第ｉの昇圧電圧が異常であると検出することを特徴とする回路装置。
12. 請求項１１において、
    前記検出電圧はヒステリシス特性を有することを特徴とする回路装置。
13. 請求項１１又は１２において、
    前記異常検出回路は、
    高電位側電源電圧及び低電位側電源電圧の一方である第１の電源電圧のノードと、前記第ｉの昇圧電圧のノードとの間に設けられ、前記高電位側電源電圧及び前記低電位側電源電圧の他方である第２の電源電圧に基づく入力電圧がゲートに入力される検出トランジスターを有し、
    前記検出トランジスターのソース及びドレインの一方の電圧変化に基づいて、前記第ｉの昇圧電圧の異常を検出することを特徴とする回路装置。
14. 請求項１乃至１３のいずれかに記載された回路装置と、
    表示パネルと、
    を含み、
    前記回路は、前記電源回路から供給される前記電源に基づいて前記表示パネルを駆動する駆動回路であることを特徴とする電気光学装置。
15. 請求項１乃至１３のいずれかに記載された回路装置を含むことを特徴とする電子機器。

Images