TW201434136A - 半導體器件及顯示裝置 - Google Patents

半導體器件及顯示裝置 Download PDF

Info

Publication number
TW201434136A
TW201434136A TW102106866A TW102106866A TW201434136A TW 201434136 A TW201434136 A TW 201434136A TW 102106866 A TW102106866 A TW 102106866A TW 102106866 A TW102106866 A TW 102106866A TW 201434136 A TW201434136 A TW 201434136A
Authority
TW
Taiwan
Prior art keywords
type semiconductor
well
semiconductor device
circuit module
digital
Prior art date
Application number
TW102106866A
Other languages
English (en)
Inventor
Wen-Shian Shie
Kun-Tsung Lin
Original Assignee
Fitipower Integrated Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fitipower Integrated Tech Inc filed Critical Fitipower Integrated Tech Inc
Priority to TW102106866A priority Critical patent/TW201434136A/zh
Priority to US14/080,820 priority patent/US20140240369A1/en
Priority to JP2014036438A priority patent/JP2014165503A/ja
Publication of TW201434136A publication Critical patent/TW201434136A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors

Abstract

本發明提供一種半導體器件及顯示裝置。該半導體器件包括P型襯底、數位電路模塊及類比電路模塊。該數位電路模塊接收並處理數位訊號，其包括深摻雜N阱、第一P型半導體元件、第一N型半導體元件及P阱，該深摻雜N阱設置於該P型襯底上，該第一P型半導體元件及P阱分別設置於該深摻雜N阱上，該第一N型半導體元件設置於該P阱上。該類比電路模塊接收該數位電路輸出的數位訊號並輸出類比訊號，其包括第二P型半導體元件、第二N型半導體元件及N阱，該第二N型半導體元件及N阱分別設置於該P型襯底上，該第二P型半導體元件設置於該N阱上。

Description

半導體器件及顯示裝置
本發明系關於一種半導體器件及顯示裝置。
目前，半導體器件，如半導體芯片在電子技術領域已經得到了廣泛的應用。通常半導體器件包括襯底、設置於襯底上的數位電路模塊與類比電路模塊，並且通常數位電路模塊與類比電路模塊的半導體元件需要的耐壓值一般不同，如：數位電路模塊的半導體元件只需要大概3.3伏以上（或者5伏以上）的耐壓值，而類比電路模塊的半導體元件則根據實際應用的不同而不同，有時候可能需要10伏以上的耐壓值。特別地，有時候有些類比電路模塊因需求需要輸出正電壓與負電壓，此時，類比電路模塊的襯底通常需要連接負電壓，但是由於數位電路模塊與類比電路模塊都設置至在同一襯底上，當襯底連接負電壓時，可能導致數位電路模塊的半導體元件需要承受負電壓至3.3伏（或5伏）這麼大範圍的跨壓而導致數位電路模塊的半導體元件的損壞，降低半導體器件的可靠度。
有鑑於此，提供一種可靠度較高的半導體器件實為必要。
有鑑於此，提供一種具有可靠度較高的半導體器件的顯示裝置實為必要。
一種半導體器件，其包括：P型襯底、數位電路模塊及類比電路模塊。該數位電路模塊接收並處理數位訊號，其包括深摻雜N阱、第一P型半導體元件、第一N型半導體元件及P阱，該深摻雜N阱設置於該P型襯底上，該第一P型半導體元件及P阱分別設置於該深摻雜N阱上，該第一N型半導體元件設置於該P阱上。該類比電路模塊接收該數位電路輸出的數位訊號並輸出類比訊號，其包括第二P型半導體元件、第二N型半導體元件及N阱，該第二N型半導體元件及N阱分別設置於該P型襯底上，該第二P型半導體元件設置於該N阱上。
一種半導體器件，其包括襯底數位電路模塊及類比電路模塊。該數位電路模塊接收並處理數位訊號，包括深摻雜N阱、第一P型半導體元件、第一N型半導體元件及P阱，該深摻雜N阱設置於該襯底上，該第一P型半導體元件及P阱分別設置於該深摻雜N阱上，該第一N型半導體元件設置於該P阱上。該類比電路模塊接收該數位電路輸出的數位訊號並輸出類比訊號，包括第二P型半導體元件及第二N型半導體元件，該第二N型半導體元件及第二P型半導體元件分別設置於該襯底上。
一種顯示裝置，其包括：時序控制電路、顯示面板及連接於該時序控制電路與該顯示面板之間的資料驅動電路。該資料驅動電路包括P型襯底、數位電路模塊及類比電路模塊。該數位電路模塊接收並處理時序控制電路輸出的數位訊號，其包括深摻雜N阱、第一P型半導體元件、第一N型半導體元件及P阱，該深摻雜N阱設置於該P型襯底上，該第一P型半導體元件及P阱分別設置於該深摻雜N阱上，該第一N型半導體元件設置於該P阱上。該類比電路模塊接收該數位電路模塊輸出的數位訊號並輸出灰階電壓訊號至該顯示面板，其包括第二P型半導體元件、第二N型半導體元件及N阱，該第二N型半導體元件及N阱分別設置於該P型襯底上，該第二P型半導體元件設置於該N阱上。
一種顯示裝置，其包括時序控制電路、顯示面板及連接於該時序控制電路與該顯示面板之間的資料驅動電路。該資料驅動電路包括襯底、數位電路模塊及類比電路模塊。該數位電路模塊接收並處理時序控制電路輸出的數位訊號，包括深摻雜N阱、第一P型半導體元件、第一N型半導體元件及P阱，該深摻雜N阱設置於該襯底上，該第一P型半導體元件及P阱分別設置於該深摻雜N阱上，該第一N型半導體元件設置於該P阱上。該類比電路模塊接收該數位電路模塊輸出的數位訊號並輸出灰階電壓訊號至該顯示面板，包括第二P型半導體元件、第二N型半導體元件，該第二N型半導體元件及第二P型半導體元件分別設置於該襯底。
相較於先前技術，由於數位電路模塊的第一N型半導體元件通過P阱設置於深摻雜N阱上，進而無論該P型襯底連接哪種基準電壓，都難於對該第一N型半導體元件產生影響，從而避免該第一N型半導體元件產生漏電或者損壞，該半導體器件的可靠度較高。
10．．．顯示裝置
11．．．半導體器件
12．．．時序控制電路
13．．．顯示面板
110．．．P型襯底
111．．．數位電路模塊
116．．．類比電路模塊
112．．．深摻雜N阱
113．．．第一P型半導體元件
114．．．第一N型半導體元件
115．．．P阱
117．．．第二P型半導體元件
118．．．第二N型半導體元件
119．．．N阱
140、150．．．隔離區
第1圖系本發明顯示裝置的結構示意圖。
第2圖系本發明半導體器件的剖視圖。
半導體器件，如液晶顯示裝置的資料驅動電路，包括P型襯底、及設置於P型襯底上的數位電路模塊與類比電路模塊，用於將數位的圖像訊號轉換為類比的灰階電壓訊號輸出至顯示面板，為避免液晶產生惰性，類比電路模塊輸出的灰階電壓訊號通常需要不斷在正負極性之間切換。一般地，上述半導體器件輸出的正負極性的類比電壓訊號依據架構的不同而分為三種，分別為全壓架構、半壓架構及正負壓架構。定義該正極性訊號與負極性訊號的最大電壓差為Ａ伏，在全壓架構下，該半導體器件輸出的正負極性的電壓訊號的範圍為0至Ａ伏；在半壓架構下，該半導體器件輸出的負極性的電壓訊號的範圍為0至Ａ/2伏，正極性的電壓訊號的範圍為Ａ/2至A；在正負壓架構下，該半導體器件輸出的負極性的電壓訊號的範圍為-Ａ/2至0，正極性的電壓訊號的範圍為0至Ａ/2。
通常地，P型襯底連接最低電位做為基準電壓，在全壓及半壓的架構下，P型襯底都接0伏；但是在正負壓架構下，P型襯底接-Ａ/2伏，此時，由於數位電路模塊與類比電路模塊設置在同一襯底上，從而導致數位電路模塊的Ｎ型半導體元件需要承受-Ａ/2伏至3.3V的跨壓而導致數位電路模塊的只能耐低壓的Ｎ型半導體元件損壞，而如果將數位電路模塊的半導體元件均改為可以耐高壓的Ｎ型半導體元件，難免會增加數位電路模塊的體積及面積，不利於半導體器件的集成與小巧化。本發明提供的半導體器件的其中一個目的在於：在不將數位電路模塊的耐低壓的Ｎ型半導體元件改為耐高壓的Ｎ型半導體元件的情況下，改善因P型襯底接不同電位而導致的低壓的Ｎ型半導體元件的漏電或者損壞，提高該半導體器件的可靠度。
另外，由於不同的襯底電位對半導體器件的數字電路模塊的半導體元件的跨壓要求不同，因此半導體器件包括兩種類型，一種類型是襯底接0伏並可以輸出全壓及半壓架構的正負極性電壓，但不能輸出正負壓架構的正負極性電壓；另一種是襯底接Ａ/2伏且能夠輸出正負壓架構的正負極性電壓，但是不能輸出全壓架構的正負極性電壓。除了改善半導體元件產生漏電或者損壞等現象的目的外，本發明的另外一個目的是提供一種半導體器件，其襯底可以連接0伏或-Ａ/2伏兩種電位，並且可以輸出全壓、半壓及正負壓三種架構的正負極性電壓。以下結合附圖對本發明進行具體介紹。
請參閱圖1及圖2，圖1係本發明顯示裝置10的結構示意圖。圖2系本發明半導體器件11的剖面示意圖。該顯示裝置10包括時序控制電路12、顯示面板13及連接於該時序控制電路12與該顯示面板13之間的半導體器件11。該顯示面板13為液晶顯示面板。該半導體器件11為資料驅動電路，其用於接收並處理該時序控制電路12輸出的數位的圖像訊號並輸出類比的灰階電壓訊號至該顯示面板13。
該半導體器件11包括P型襯底110、數位電路模塊111及類比電路模塊116。該數位電路模塊111接收並處理時序控制電路12輸出的數位的圖像訊號，其包括深摻雜N阱（Deep N Well）112、第一P型半導體元件113、第一N型半導體元件114及P阱115，該深摻雜N阱112設置於該P型襯底110上，該第一P型半導體元件113及P阱115分別設置於該深摻雜N阱112上，該第一N型半導體元件114設置於該P阱（P Well）115上。該類比電路模塊116接收該數位電路模塊111輸出的數位訊號並輸出灰階電壓訊號至該顯示面板13，其包括第二P型半導體元件117、第二N型半導體元件118及N阱119，該第二N型半導體元件118及N阱119分別設置於該P型襯底110上，該第二P型半導體元件117設置於該N阱119上。
該類比電路模塊116輸出的類比的灰階電壓訊號包括正極性電壓訊號及負極性電壓訊號，定義該正極性電壓訊號與負極性電壓訊號的最大電壓差為Ａ，其中在一種實施例中，Ａ為13.5伏(如針對一般筆記型計算機及顯示器的數據驅動電路時)，在其他變更實施例中，Ａ可以為6伏(針對平板電腦的數據驅動電路時)、16.5伏或18伏(針對電視的數據驅動電路時)。
其中，該類比電路模塊116可以適應全壓、半壓及正負壓三種架構，即輸出全壓、半壓及正負壓三種架構的正負極性電壓。具體地，在全壓架構下，該正極性訊號的電壓範圍為0至Ａ，該負極性訊號的電壓範圍為0至Ａ。在半壓架構下，該正極性訊號的電壓範圍為A/2至Ａ，該負極性訊號的電壓範圍為0至A/2。在正負壓架構下，該正極性訊號的電壓範圍為0至A/2，該負極性訊號的電壓範圍為-A/2至0。
進一步地，該第一P型半導體元件113為可耐數位電路之低壓的低壓P型半導體元件，定義該數位電路模塊輸出的數位訊號的高低電平差值為Ｂ(Ｂ一般小於4伏，包括1.2伏、1.8伏及3.3伏等架構)，該第一P型半導體元件113的最大耐壓值在大於等於Ｂ小於等於4伏的範圍即可，即該第一P型半導體元件可以為最大耐壓值在Ｂ至4伏([Ｂ~4V，即包括Ｂ伏和4伏]的半導體元件，如可以為最大耐壓值在Ｂ至4伏([Ｂ~4V，即包括Ｂ伏和4伏]的半導體PMOS。該第一N型半導體元件114為可耐數位電路之低壓的低壓N型半導體元件，如耐壓值在Ｂ伏至4伏之間([Ｂ~4V]，即包括Ｂ伏和4伏)的NMOS。
該第二P型半導體元件117為可耐類比電路之正負最大壓差（如耐壓值大於等於A）的高壓P型半導體元件，具體可為最大耐壓值大於等於A的PMOS；該第二N型半導體元件118為可耐類比電路之正負最大壓差（如最大耐壓值大於等於A）的高壓N型半導體元件，具體可為最大耐壓值大於等於A的的NMOS。另外，鑒於Ａ通常小於20伏，故該第二P型半導體元件117及該第二N型半導體元件118的最大耐壓值可以在Ａ至20伏([A~20V]，即包括A伏和20伏)的範圍內。
另外，為避免數位電路模塊111與類比電路模塊116相互干擾與影響，從平面上看，該數位電路模塊111與類比電路模塊116並列設置於該P型襯底110上，且該數位電路模塊111與類比電路模塊116之間具有隔離區(如：Isolation Rule)140。
進一步地，從平面上看，數位電路模塊111的第一P型半導體元件113與第一N型半導體元件114之間也可以設置隔離區150；類比電路模塊116的第二P型半導體元件117與第二N型半導體元件118 之間也可以設置隔離區150。
相較於先前技術，由於該數位電路模塊111的第一N型半導體元件114通過該P阱115設置於深摻雜N阱112上，進而無論該P型襯底110連接哪種架構的基準電壓，都難於對該第一N型半導體元件114產生影響，從而避免該第一（耐低壓的低壓）N型半導體元件114產生漏電或者損壞，該半導體器件11及使用該半導體器件11的顯示裝置10的可靠度較高。
更進一步地，本案的半導體器件11可以連接0伏或-Ａ/2伏兩種電位，並且輸出任意一種架構的正負極性的電壓而不損壞數位及類比電路模塊的半導體元件，即，本案的半導體器件11可以適用全壓、半壓及正負壓三種架構，方便使用者的使用。
10．．．顯示裝置
11．．．半導體器件
12．．．時序控制電路
13．．．顯示面板
110．．．P型襯底
111．．．數位電路模塊
116．．．類比電路模塊
112．．．深摻雜N阱
113．．．第一P型半導體元件
114．．．第一N型半導體元件
115．．．P阱
117．．．第二P型半導體元件
118．．．第二N型半導體元件
119．．．N阱
140、150．．．隔離區

Claims (14)

  1. 一種半導體器件，其包括：
    P型襯底；
    數位電路模塊，其接收並處理數位訊號，包括深摻雜N阱、第一P型半導體元件、第一N型半導體元件及P阱，該深摻雜N阱設置於該P型襯底上，該第一P型半導體元件及P阱分別設置於該深摻雜N阱上，該第一N型半導體元件設置於該P阱上；及
    類比電路模塊，其接收該數位電路輸出的數位訊號並輸出類比訊號，包括第二P型半導體元件、第二N型半導體元件及N阱，該第二N型半導體元件及N阱分別設置於該P型襯底上，該第二P型半導體元件設置於該N阱上。
  2. 根據請求項1所述之半導體器件，其中，該類比電路模塊輸出的類比訊號包括正極性電壓訊號及負極性電壓訊號，定義該正極性電壓訊號與負極性電壓訊號的最大電壓差為Ａ，其中第二P型半導體元件及該第二N型半導體元件的最大耐壓值大於等於Ａ。
  3. 根據請求項2所述之半導體器件，其中，該正極性電壓訊號與負極性電壓訊號的最大電壓差Ａ等於13.5伏、6伏、16.5伏或18伏。
  4. 根據請求項2所述之半導體器件，其中，該正極性電壓訊號的電壓範圍為0至Ａ，該負極性電壓訊號的電壓範圍為0至Ａ。
  5. 根據請求項2所述之半導體器件，其中，該正極性電壓訊號的電壓範圍為A/2至Ａ，該負極性電壓訊號的電壓範圍為0至A/2。
  6. 根據請求項2所述之半導體器件，其中，該正極性電壓訊號的電壓範圍為0至A/2，該負極性電壓訊號的電壓範圍為-A/2至0。
  7. 根據請求項1所述之半導體器件，其中，該數位電路模塊輸出的數位訊號的高低點平差值為B，其中第一P型半導體元件及該第一N型半導體元件的最大耐壓值在大於等於Ｂ小於等於4伏的範圍。
  8. 根據請求項7所述之半導體器件，其中，B等於1.2伏、1.8伏或3.3伏。
  9. 根據請求項1所述之半導體器件，其中，該半導體器件為顯示裝置的資料驅動電路，其連接於時序控制電路與顯示面板之間，接收該時序控制電路輸出的數位的圖像訊號並輸出類比的灰階電壓訊號至該顯示面板。
  10. 根據請求項1所述之半導體器件，其中，該數位電路模塊與類比電路模塊並列設置於該P型襯底上，且該數位電路模塊與類比電路模塊之間具有隔離區。
  11. 根據請求項1所述之半導體器件，其中，數位電路模塊的第一P型半導體元件與第一N型半導體元件之間具有隔離區；類比電路模塊的第二P型半導體元件與第二N型半導體元件之間具有隔離區。
  12. 一種半導體器件，其包括：
    襯底；
    數位電路模塊，其接收並處理數位訊號，包括深摻雜N阱、第一P型半導體元件、第一N型半導體元件及P阱，該深摻雜N阱設置於該襯底上，該第一P型半導體元件及P阱分別設置於該深摻雜N阱上，該第一N型半導體元件設置於該P阱上；及
    類比電路模塊，其接收該數位電路輸出的數位訊號並輸出類比訊號，包括第二P型半導體元件及第二N型半導體元件，該第二N型半導體元件及第二P型半導體元件分別設置於該襯底上。
  13. 一種顯示裝置，其包括：
    時序控制電路；
    顯示面板；及
    連接於該時序控制電路與該顯示面板之間的資料驅動電路，該資料驅動電路包括
    P型襯底；
    數位電路模塊，其接收並處理時序控制電路輸出的數位訊號，包括深摻雜N阱、第一P型半導體元件、第二N型半導體元件及P阱，該深摻雜N阱設置於該P型襯底上，該第一P型半導體元件及P阱分別設置於該深摻雜N阱上，該第二N型半導體元件設置於該P阱上；及
    類比電路模塊，其接收該數位電路模塊輸出的數位訊號並輸出灰階電壓訊號至該顯示面板，包括第二P型半導體元件、第二N型半導體元件及N阱，該第二N型半導體元件及N阱分別設置於該P型襯底上，該第二P型半導體元件設置於該N阱上。
  14. 一種顯示裝置，其包括：
    時序控制電路；
    顯示面板；及
    連接於該時序控制電路與該顯示面板之間的資料驅動電路，該資料驅動電路包括
    襯底；
    數位電路模塊，其接收並處理時序控制電路輸出的數位訊號，包括深摻雜N阱、第一P型半導體元件、第一N型半導體元件及P阱，該深摻雜N阱設置於該襯底上，該第一P型半導體元件及P阱分別設置於該深摻雜N阱上，該第一N型半導體元件設置於該P阱上；及
    類比電路模塊，其接收該數位電路模塊輸出的數位訊號並輸出灰階電壓訊號至該顯示面板，包括第二P型半導體元件、第二N型半導體元件，該第二N型半導體元件及第二P型半導體元件分別設置於該襯底。
TW102106866A 2013-02-27 2013-02-27 半導體器件及顯示裝置 TW201434136A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW102106866A TW201434136A (zh) 2013-02-27 2013-02-27 半導體器件及顯示裝置
US14/080,820 US20140240369A1 (en) 2013-02-27 2013-11-15 Semiconductor device and display apparatus
JP2014036438A JP2014165503A (ja) 2013-02-27 2014-02-27 表示装置及びその半導体デバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102106866A TW201434136A (zh) 2013-02-27 2013-02-27 半導體器件及顯示裝置

Publications (1)

Publication Number Publication Date
TW201434136A true TW201434136A (zh) 2014-09-01

Family

ID=51387689

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102106866A TW201434136A (zh) 2013-02-27 2013-02-27 半導體器件及顯示裝置

Country Status (3)

Country Link
US (1) US20140240369A1 (zh)
JP (1) JP2014165503A (zh)
TW (1) TW201434136A (zh)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2571178B1 (fr) * 1984-09-28 1986-11-21 Thomson Csf Structure de circuit integre comportant des transistors cmos a tenue en tension elevee, et son procede de fabrication
JP2564894B2 (ja) * 1988-06-28 1996-12-18 日本電気株式会社 半導体集積回路装置
JP3017809B2 (ja) * 1991-01-09 2000-03-13 株式会社東芝 アナログ・デジタル混載半導体集積回路装置
JPH09219458A (ja) * 1996-02-13 1997-08-19 Fuji Electric Co Ltd Ｃｍｏｓ半導体装置
JPH10189762A (ja) * 1996-12-20 1998-07-21 Nec Corp 半導体装置およびその製造方法
JPH1145946A (ja) * 1997-07-28 1999-02-16 Sanyo Electric Co Ltd 半導体集積回路
JP4743570B2 (ja) * 2001-04-10 2011-08-10 ルネサスエレクトロニクス株式会社 電源回路を内蔵した半導体集積回路および液晶表示制御装置並びに携帯用電子機器
JP2006253467A (ja) * 2005-03-11 2006-09-21 Denso Corp 半導体装置
JP2007096266A (ja) * 2005-08-31 2007-04-12 Seiko Epson Corp 集積回路装置及び電子機器
JP2007116497A (ja) * 2005-10-21 2007-05-10 Oki Electric Ind Co Ltd オペアンプ
JP5301879B2 (ja) * 2008-05-26 2013-09-25 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
US20140240369A1 (en) 2014-08-28
JP2014165503A (ja) 2014-09-08

Similar Documents

Publication Publication Date Title
US11296125B2 (en) Array substrate and display panel
US10261620B2 (en) Array substrate, display panel, display device and method for driving array substrate
US10416739B2 (en) Shift register units, driving methods and driving apparatuses thereof, and gate driving circuits
KR101692178B1 (ko) 시프트 레지스터 유닛, 시프트 레지스터, 게이트 드라이버 회로 및 디스플레이 장치
US9799259B2 (en) Array substrate, display panel and display device
US20150187336A1 (en) Driving circuit and driving method for a display device
US10109225B2 (en) Panel function test circuit, display panel, and methods for function test and electrostatic protection
KR101989721B1 (ko) 액정 디스플레이 장치 및 그 게이트 드라이버
JP2018513400A (ja) 酸化物半導体薄膜トランジスタに基づくｇｏａ回路
US11004375B2 (en) Signal protection circuit, driving method thereof, and device
KR101943249B1 (ko) Pmos 게이트 전극 구동회로
US20110228891A1 (en) Shift register
WO2019041605A1 (zh) 显示面板的静电保护电路及显示面板
CN105575357A (zh) 移位寄存器、栅线集成驱动电路、其驱动方法及显示装置
US20180218687A1 (en) Voltage converting circuit, voltage converting mthod, gate driving circuit, display panel and display device
US9559696B2 (en) Gate driver and related circuit buffer
CN102768825A (zh) 显示驱动器及画面闪烁抑制装置
JP6811340B2 (ja) 表示装置及びそのｇｏａ回路
US9250284B1 (en) Level shift circuit with short-circuit detection mechanism and short-circuit detection method thereof
TWM484775U (zh) 顯示面板
TWI459349B (zh) 顯示器與畫素驅動方法
KR102397866B1 (ko) 정전기 방전회로 및 이를 포함하는 표시장치
TW201434136A (zh) 半導體器件及顯示裝置
US20110199346A1 (en) Semiconductor device having guard ring, display driver circuit, and display apparatus
TWM457890U (zh) 半導體器件及顯示裝置