TWM484775U - 顯示面板 - Google Patents

顯示面板 Download PDF

Info

Publication number
TWM484775U
TWM484775U TW103204932U TW103204932U TWM484775U TW M484775 U TWM484775 U TW M484775U TW 103204932 U TW103204932 U TW 103204932U TW 103204932 U TW103204932 U TW 103204932U TW M484775 U TWM484775 U TW M484775U
Authority
TW
Taiwan
Prior art keywords
gate driving
pixels
coupled
gate
display panel
Prior art date
Application number
TW103204932U
Other languages
English (en)
Inventor
Tzu-Chiang Liao
Chih-Wen Lai
Original Assignee
Chunghwa Picture Tubes Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chunghwa Picture Tubes Ltd filed Critical Chunghwa Picture Tubes Ltd
Priority to TW103204932U priority Critical patent/TWM484775U/zh
Priority to US14/303,619 priority patent/US9280953B2/en
Publication of TWM484775U publication Critical patent/TWM484775U/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/065—Waveforms comprising zero voltage phase or pause
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only

Description

顯示面板
本創作說明了一種顯示面板，尤指一種具有指出失效的閘極驅動電路級數之能力的顯示面板。
隨著液晶顯示器(Liquid Crystal Display)的進步，許多功能強大且便利的LCD顯示螢幕在近年蓬勃發展並被廣泛應用在許多電子產品中，例如電視、手機、平板電腦、相機螢幕等等...。一般而言，LCD顯示器包含閘極驅動電路，而閘極驅動電路會將掃描訊號依序輸出至對應的閘極線以驅動連接於閘極線的子畫素。為了縮小顯示面板的體積以及增加顯示器的效能，現今發展出一種閘極驅動電路基板(Gate in Panel)的技術，此GIP技術為將閘極驅動電路製作在陣列(Array)基板上，以取代傳統LCD顯示器利用一般驅動晶片來實現閘極驅動電路的形式。這個基板可以是一個玻璃陣列基板甚至可以是一個可彎曲材質的陣列基板。如同傳統LCD顯示器的閘極驅動模式，在GIP電路中，掃描訊號須配合時序，循序對閘極線輸出高低電壓以驅動在顯示面板內的複數畫素。
然而，因為閘極驅動電路內包含複數級的閘極驅動單元，每一級的閘極驅動單元會依據前一級閘極驅動單元所產生的掃描訊號對後一級的閘極線輸出，故在閘極驅動電路中，每一條閘極線輸出的掃描訊號具有因果性(causality)。也就是說，倘若在閘極驅動電路中其中一級失效，會使後面所有級數的掃描訊號輸出異常而影響顯示器的影像品質。因此，如何設計一個良好的檢測電路，用來偵測在閘極驅動電路內之掃描訊號是否異常，而以最有 效率的方式來處理異常訊號以提升顯示器影像品質是非常重要的。
本創作提供一種顯示面板，包含複數列畫素、閘極驅動電路、源極驅動電路以及檢測電路。複數列畫素之每一列畫素包含複數個畫素。閘極驅動電路包含複數個閘極驅動單元，每個閘極驅動單元輸出掃描訊號以驅動對應之該列畫素。源極驅動電路耦接於該些畫素，用以對該些畫素提供資料訊號。檢測電路包含複數個電晶體，每個電晶體包含耦接於檢測點的第一端，耦接於對應之該閘極驅動單元及對應之該列畫素的控制端，以及耦接於該電晶體之該控制端的第二端。當該閘極驅動單元輸出該掃描訊號時，該掃描訊號開啟該電晶體，且該電晶體於開啟時將該掃描訊號輸出至該檢測點，以判斷該閘極驅動單元是否能正常輸出該掃描訊號。
本創作另提供一種顯示面板，包含複數列畫素、第一閘極驅動電路、第二閘極驅動電路、源極驅動電路、第一檢測電路以及第二檢測電路。複數列畫素之每一列畫素包含複數個畫素。第一閘極驅動電路包含複數個第一閘極驅動單元，每個第一閘極驅動單元輸出第一掃描訊號以驅動耦接於該第一閘極驅動單元之列畫素。第二閘極驅動電路包含複數個第二閘極驅動單元，每個第二閘極驅動單元輸出第二掃描訊號驅動耦接於該第二閘極驅動單元之列畫素。源極驅動電路耦接於該些畫素，用以對該些畫素提供資料訊號。第一檢測電路包含複數個第一電晶體，每個第一電晶體包含耦接於第一檢測點的第一端，耦接於對應之該第一閘極驅動單元的控制端，以及耦接於各該第一電晶體之該控制端的第二端。第二檢測電路包含複數個第二電晶體，每個第二電晶體包含耦接於第二檢測點的第一端，耦接於對應之該第二閘極驅動單元的控制端，以及耦接於各該第二電晶體之該控制端的第二端。當該第一閘極驅動單元輸出該第一掃描訊號時，該第一掃描訊號開啟該第一電晶體，且該第一電晶體於開啟時將該第一掃描訊號輸出至該第一檢測點。當該 第二閘極驅動單元輸出該第二掃描訊號時，該第二掃描訊號開啟該第二電晶體，且該第二電晶體於開啟時將該第二掃描訊號輸出至該第二檢測點，以判斷該第一閘極驅動單元及該第二閘極驅動單元是否能正常輸出該第一掃描訊號及該第二掃描訊號。
100、200、240‧‧‧閘極驅動電路
105、120、130‧‧‧檢測點
110、210、211‧‧‧檢測電路
120、220‧‧‧畫素陣列
20、30‧‧‧顯示面板
G1 至GN ‧‧‧閘極線
GD1 至GDN ‧‧‧閘極驅動單元
N1 至NN ‧‧‧電晶體
NL1 、NL2 、NL3 、...、NLN/2 ‧‧‧第一電晶體
NR1 、NR2 、NR3 、...、NRN/2 ‧‧‧第二電晶體
S1 至SM ‧‧‧資料線
T1 、T2 ‧‧‧檢測線
第一圖為本創作第一實施例之顯示面板之電路示意圖。
第二圖為本創作第二實施例之顯示面板之電路示意圖。
為讓本創作更顯而易懂，下文依本創作所述之顯示面板，特舉實施例配合所附圖式作詳細說明，但所提供之實施例並非用以限制本創作所涵蓋的範圍。
請參考第1圖，第1圖為本創作第一實施例之顯示面板20之電路示意圖。如第1圖所示，顯示面板20包含閘極驅動電路100、檢測電路110以及畫素陣列120。閘極驅動電路100包含有複數個閘極驅動單元GD1 至GDN ，並分別耦接於複數條閘極線G1 至GN ，其中N為正整數。複數條閘極線G1 至GN 分別耦接於畫素陣列120中之第1列至第N列的複數畫素以控制其致能狀態。複數個閘極驅動單元GD1 至GDN 利用時脈訊號，循序對複數條閘極線G1 至GN 輸出高低電壓的掃描訊號。檢測電路110包含一條檢測線T1 ，複數電晶體N1 至NN ，以及檢測點105。因為掃描訊號在驅動複數個畫素時，掃描訊號本身訊號強度(電壓)會隨著閘極線G1 至GN 的傳輸距離而逐漸衰減，為了讓檢測電路有最佳的檢測品質，在本實施例中的檢測電路設置於閘極驅動電路與複數列畫素之間以用來檢測未衰減之掃描訊號。
在檢測電路之中，複數電晶體N1 至NN 可為複數N型金氧半電晶體，每個電晶體N1 至NN 包含第一端，耦接於檢測線T1 ；控制端，耦接於對 應閘極驅動單元GD1 至GDN 之閘極線G1 至GN ；及第二端，耦接於同一電晶體N1 至NN 的控制端。檢測點105係耦接於檢測線T1 之一端。
換言之，在此實施例中，電晶體N1 之第一端耦接於檢測線T1 ，第二端以及控制端均耦接於第一閘極線G1 ；電晶體N2 之第一端耦接於檢測線T1 ，第二端以及控制端均耦接於第二閘極線G2 ；電晶體N3 之第一端耦接於檢測線T1 ，第二端以及控制端均耦接於第三閘極線G3 ；...；至電晶體NN 之第一端耦接於檢測線T1 ，第二端以及控制端均耦接於第N閘極線GN 。
在本實施例中，畫素陣列120為N×M維度的畫素陣列，其中M亦為正整數。在畫素陣列中的複數畫素將利用N條閘極線G1 至GN 以及M條資料線S1 至SM 來驅動。當顯示面板20欲顯示數位影像時，會利用閘極驅動電路100內複數個閘極驅動單元GD1 至GDN ，依序產生掃描訊號輸出至對應的複數閘極線G1 至GN 中依序開啟在畫素陣列120中第一列至第N列的畫素，再由對應的資料線S1 至SM 寫入影像資料。
舉例來說，第一閘極驅動單元GD1 於第一時脈區間內產生一個時脈寬度的高電位掃描訊號，並將這個高電位掃描訊號輸出至第一閘極線G1 以開啟在畫素陣列120中對應於第一閘極線G1 上的第一列畫素；第二閘極端GD2 於第二時脈區間內產生一個時脈寬度的高電位掃描訊號，並將這個高電位掃描訊號輸出至第二閘極線G2 以開啟在畫素陣列120中對應於第二閘極線G2 上的第二列畫素；第三閘極端GD3 於第三時脈區間內產生一個時脈寬度的高電位掃描訊號，並將這個高電位掃描訊號輸出至第三閘極線G3 以開啟在畫素陣列120中對應於第三閘極線G3 上的第三列畫素；...；至第N閘極端GDN 於第N時脈區間內產生一個時脈寬度的高電位掃描訊號，並將這個高電位掃描訊號輸出至第N閘極線GN 以開啟在畫素陣列120中對應於第N閘極線GN 上的第N列畫素。
這邊說明一下，由於複數個閘極驅動單元GD1 至GDN 是依照時脈訊號依序產生掃描訊號，故前一閘極驅動單元輸出之掃描訊號的時脈降緣 (Falling edge)會領先後一閘極驅動單元輸出之掃描訊號的時脈升緣(Rising edge)一段額外的延遲時間。此額外的延遲時間係不小於閘極驅動單元的電阻電容延遲(RC delay)時間，並可以避免掃描訊號在相鄰的時脈區間產生脈波交疊(Pulses Overlap)的效應，而造成干擾(Interference)進而影響顯示器顯示影像之品質。當複數個閘極驅動單元GD1 至GDN 分別產生高電位掃描訊號時，因為在檢測電路100內之複數電晶體N1 至NN 之控制端以及第二端分別為耦接於複數條閘極線G1 至GN ，故高電位掃描訊號會將對應的電晶體開啟，並將此高電位掃描訊號由電晶體的第二端傳送到和第一端耦接的檢測線T1 上。
也就是說，當第一閘極線G1 上載有高電位掃描訊號時，電晶體N1 為開啟且高電位掃描訊號會透過第一電晶體N1 傳送至檢測線T1 上；當第二閘極線G2 上載有高電位掃描訊號時，電晶體N2 為開啟且高電位掃描訊號會透過第二電晶體N2 傳送至檢測線T1 上；當第三閘極線G3 上載有高電位掃描訊號時，電晶體N3 為開啟且高電位掃描訊號會透過第三電晶體N3 傳送至檢測線T1 上；...；至當第N閘極線GN 上載有高電位掃描訊號時，電晶體NN 為開啟且高電位掃描訊號會透過第N電晶體NN 傳送至檢測線T1 上。
由於檢測點105為耦接於檢測線T1 ，藉由觀察檢測點105在每個時脈區間上之掃描訊號，即可分析出異常的掃描訊號所對應的閘極驅動單元級數。舉例來說，假設欲分析第K級的閘極驅動單元是否出現異常(異常狀況包含掃描訊號的電壓異常或是掃描訊號的脈波寬度異常)，可以藉由觀察檢測點105上在第K時脈區間內輸出波形是否符合預定之掃描訊號波形，如果不符合即可判斷第K級的閘極驅動單元出現異常。
請參考第2圖，第2圖為本創作第二實施例之顯示面板30之電路示意圖。如第2圖所示，顯示面板30內包含第一閘極驅動單元200、第二閘極驅動單元240、第一檢測電路210、第二檢測電路211以及畫素陣列220。第一閘極驅動電路200以及第二閘極驅動電路240分別在畫素陣列220的兩側，其中第一閘極驅動電路200含有複數個單數順位的閘極驅動單元GD1 、 GD3 、GD5 、...、GDN-1 ，第二閘極驅動電路240含有複數個雙數順位的閘極驅動單元GD2 、GD4 、GD6 、...、GDN 。這邊假設N為偶數。複數個單數順位的閘極驅動單元GD1 、GD3 、GD5 、...、GDN-1 分別耦接於複數條單數順位的閘極線G1 、G3 、G5 、...、GN-1 並分別耦接於畫素陣列220中之第1、3、5、...、N-1之單數順位列的複數畫素以控制其致能狀態；複數個雙數順位的閘極驅動單元GD2 、GD4 、GD6 、...、GDN 分別耦接於複數條雙數順位的閘極線G2 、G4 、G6 、...、GN 並分別耦接於畫素陣列220中之第2、4、6、...、N之雙數順位列的複數畫素以控制其致能狀態。第一閘極驅動電路200內之單數順位的閘極驅動單元GD1 、GD3 、GD5 、...、GDN-1 會依照單數時序循序對閘極線G1 、G3 、G5 、...、GN-1 輸出高低電壓的第一掃描訊號；而第二閘極驅動電路240內雙數順位的閘極驅動單元GD2 、GD4 、GD6 、...、GDN 會依照雙數時序循序對閘極線G2 、G4 、G6 、...、GN 輸出高低電壓的第二掃描訊號，詳細情況將於後文詳述。
在本實施例中，第一檢測電路210設置於第一閘極驅動電路200與畫素陣列220之間，第一檢測電路210包含第一檢測線T1 、複數個第一電晶體NL1 、NL2 、NL3 、...、NLN/2 以及檢測點140。其中複數個第一電晶體NL1 、NL2 、NL3 、...、NLN/2 可為複數N型金氧半電晶體，每個第一電晶體包含第一端，耦接於第一檢測線T1 ；控制端，耦接於對應單數順位的閘極驅動單元之閘極線G1 、G3 、G5 、...、GN-1 ；及第二端，耦接於同一第一電晶體的控制端。檢測點140係耦接於第一檢測線T1 的一端。第二檢測電路211設置於第二閘極驅動電路240與畫素陣列220之間，第二檢測電路211包含第二檢測線T2 、複數個第二電晶體NR1 、NR2 、NR3 、...、NRN/2 以及檢測點150。其中複數個第二電晶體NR1 、NR2 、NR3 、...、NRN/2 可為複數N型金氧半電晶體，每個第二電晶體包含第一端，耦接於第二檢測線T2 ；控制端，耦接於對應雙數順位的閘極驅動單元之閘極線G2 、G4 、G6 、...、GN ；及第二端，耦接於同一第二電晶體的控制端。檢測點150係耦接於第二檢測線T2 的一端。
換言之，第一電晶體NL1 之第一端為耦接於第一檢測線T1 ，第二端以及控制端均為耦接於第一閘極線G1 ；第一電晶體NL2 之第一端為耦接於第一檢測線T1 ，第二端以及控制端均為耦接於第三閘極線G3 ；第一電晶體NL3 之第一端為耦接於第一檢測線T1 ，第二端以及控制端均為耦接於第五閘極線G5 ；...；第一電晶體NLN/2 之第一端為耦接於第一檢測線T1 ，第二端以及控制端均為耦接於第N-1閘極線GN-1 。第二電晶體NR1 之第一端為耦接於第二檢測線T2 ，第二端以及控制端均為耦接於第二閘極線G2 ；第二電晶體NR2 之第一端為耦接於第二檢測線T2 ，第二端以及控制端均為耦接於第四閘極線G4 ；第二電晶體NR3 之第一端為耦接於第二檢測線T2 ，第二端以及控制端均為耦接於第六閘極線G6 ；...；第二電晶體NRN/2 之第一端為耦接於第二檢測線T2 ，第二端以及控制端均為耦接於第N閘極線GN 。
在本實施例中，畫素陣列120為N×M維度的畫素陣列。在畫素陣列中的複數畫素將利用N條閘極線G1 至GN 以及M條資料線S1 至SM 來驅動。當顯示面板30欲顯示數位影像時，會利用第一閘極驅動電路200內複數個單數順位的閘極驅動單元GD1 、GD3 、GD5 、...、GDN-1 ，依序產生第一掃描訊號輸出至對應的複數條單數順位的閘極線G1 、G3 、G5 、...、GN-1 中而依序開啟在畫素陣列220中第1、3、5...、N-1之單數順位列的複數畫素；以及利用第二閘極驅動電路240內複數個雙數順位的閘極驅動單元GD2 、GD4 、GD6 、...、GDN ，依序產生第二掃描訊號輸出至對應的複數條雙數順位的閘極線G2 、G4 、G6 、...、GN 中而依序開啟在畫素陣列220中第2、4、6、...、N之雙數順位列的複數畫素，再由對應的資料線S1 至SM 寫入影像資料。
舉例來說，第一閘極驅動單元GD1 由第一閘極驅動電路200中於第一時脈區間內產生一個時脈寬度的高電位第一掃描訊號，並將這個高電位第一掃描訊號輸出至第一閘極線G1 以開啟在畫素陣列220中對應於第一閘極線G1 上的第一列畫素；第二閘極驅動單元GD2 由第二閘極驅動電路240中於第二時脈區間內產生一個時脈寬度的高電位第二掃描訊號，並將這個高電位 第二掃描訊號輸出至第二閘極線G2 以開啟在畫素陣列220中對應於第二閘極線G2 上的第二列畫素；第三閘極驅動單元GD3 由第一閘極驅動電路200中於第三時脈區間內產生一個時脈寬度的高電位第一掃描訊號，並將這個高電位第一掃描訊號輸出至第三閘極線G3 以開啟在畫素陣列220中對應於第三閘極線G3 上的第三列畫素；第四閘極驅動單元GD4 由第二閘極驅動電路240中於第四時脈區間內產生一個時脈寬度的高電位第二掃描訊號，並將這個高電位第二掃描訊號輸出至第四閘極線G4 以開啟在畫素陣列220中對應於第四閘極線G4 上的第四列畫素；...；第N-1閘極驅動單元GDN-1 由第一閘極驅動電路200中於第N-1時脈區間內產生一個時脈寬度的高電位第一掃描訊號，並將這個高電位第一掃描訊號輸出至第N-1閘極線GN-1 以開啟在畫素陣列220中對應於第N-1閘極線GN-1 上的第N-1列畫素；第N閘極驅動單元GDN 由第二閘極驅動電路240中於第N時脈區間內產生一個時脈寬度的高電位第二掃描訊號，並將這個高電位第二掃描訊號輸出至第N閘極線GN 以開啟在畫素陣列220中對應於第N閘極線GN 上的第N列畫素。
簡單來說，第一閘極驅動電路200分別依照單數時序產生高電位第一掃描訊號並輸出至對應單數順位閘極線；而第二閘極驅動電路240分別依照雙數時序產生高電位第二掃描訊號並輸出至對應雙數順位閘極線。這邊說明一下，在本實施例中，由於複數個閘極驅動單元GD1 至GDN 是分別依照單數時序及雙數時序的時脈訊號產生第一及第二掃描訊號，因此不論有無電阻電容延遲(RC delay)時間，第一及第二掃描訊號在相鄰的時脈區間皆不會產生脈波交疊(Pulses Overlap)的效應。
當複數閘極驅動單元GD1 至GDN 分別產生高電位第一及第二掃描訊號時，因為在第一檢測電路210內之複數第一電晶體NL1 、NL2 、NL3 、...、NLN/2 之控制端以及第二端分別耦接於對應單數順位之閘極線G1 、G3 、G5 、...、GN-1 ；在第二檢測電路211內之複數第二電晶體NR1 、NR2 、NR3 、...、NRN/2 之控制端以及第二端分別耦接於雙數順位之閘極線G2 、G4 、G6 、...、GN ，故 高電位第一或第二掃描訊號會依據單數順位或雙數順位之時序，將對應的電晶體開啟而進一步將高電位掃描訊號透過電晶體的第二端傳送到和第一電晶體NL1 、NL2 、NL3 、...、NLN/2 耦接的第一檢測線T1 或和第二電晶體NR1 、NR2 、NR3 、...、NRN/2 耦接的第二檢測線T2 上。
也就是說，當第一閘極線G1 上載有高電位第一掃描訊號時，第一電晶體NL1 為開啟且高電位第一掃描訊號會透過第一電晶體NL1 傳送至第一檢測線T1 上；當第二閘極線G2 上載有高電位第二掃描訊號時，第二電晶體NL2 為開啟且高電位第二掃描訊號會透過第二電晶體NL2 傳送至第二檢測線T2 上；當第三閘極線G3 上載有高電位第一掃描訊號時，第一電晶體NL3 為開啟且高電位第一掃描訊號會透過第一電晶體NL3 傳送至第一檢測線T1 上；當第四閘極線G4 上載有高電位第二掃描訊號時，第二電晶體NL4 為開啟且高電位第二掃描訊號會透過第二電晶體NL4 傳送至第二檢測線T2 上；...；當第N-1閘極線GN-1 上載有高電位第一掃描訊號時，第一電晶體NLN/2 為開啟且高電位第一掃描訊號會透過第一電晶體NLN/2 傳送至第一檢測線T1 上；當第N閘極線GN 上載有高電位第二掃描訊號時，第二電晶體NRN/2 為開啟且高電位第二掃描訊號會透過第二電晶體NRN/2 傳送至第二檢測線T2 上。
由於第一檢測點140以及第二檢測點150分別耦接於第一檢測線T1 及第二檢測線T2 的一端，藉由觀察第一檢測點140在每個單數順位上之時脈區間的第一掃描訊號，即可分析出異常的第一掃描訊號所對應單數順位的閘極驅動單元級數；藉由觀察第二檢測點150在每個雙數順位上之時脈區間的第二掃描訊號，即可分析出異常的第二掃描訊號所對應雙數順位的閘極驅動單元級數。
舉例來說，假設欲分析第P級的閘極驅動單元是否出現異常(P為奇數)，可以藉由觀察第一檢測點140上在第P時脈區間內輸出波形是否符合預定之第一掃描訊號波形，如果不符合即可判斷第P級的閘極驅動單元出現異常；假設欲分析第Q級的閘極驅動單元是否出現異常(Q為偶數)，可以藉 由觀察第二檢測點150上在第Q時脈區間內輸出波形是否符合預定之第二掃描訊號波形，如果不符合即可判斷第Q級的閘極驅動單元出現異常。
綜上所述，在本創作的顯示面板中，因為檢測電路內之電晶體的控制端耦接於閘極線，因此當閘極線載有高電位的掃描訊號時會將電晶體開啟，此外因為電晶體的第二端亦耦接於閘極線，所以當電晶體開啟時，閘極線上高電位的掃描訊號就會由電晶體的第二端流向與電晶體的第一端耦接之檢測點。固本創作顯示面板的檢測點可以觀察出每一時序內對應之高電位的掃描訊號。故本創作的顯示面板，不僅可透過檢測點來確認閘極驅動電路是否失效，亦可明確的指出失效電路之級數，而能以最有效率的方式來處理異常訊號以提升顯示器影像品質。
20‧‧‧顯示面板
GD1 至GDN ‧‧‧閘極驅動單元
T1 ‧‧‧檢測線
S1 至SM ‧‧‧資料線
G1 至GN ‧‧‧閘極線
100‧‧‧閘極驅動電路
110‧‧‧檢測電路
120‧‧‧畫素陣列
N1 至NN ‧‧‧電晶體
105‧‧‧檢測點

Claims (15)

  1. 一種顯示面板，包含：複數列畫素，每一列畫素包含複數個畫素；一第一閘極驅動電路，包含複數個第一閘極驅動單元，每一第一閘極驅動單元輸出一第一掃描訊號驅動耦接於該第一閘極驅動單元之列畫素；一第二閘極驅動電路，包含複數個第二閘極驅動單元，每一第二閘極驅動單元輸出一第二掃描訊號驅動耦接於該第二閘極驅動單元之列畫素；一源極驅動電路，耦接於該些畫素，用以對該些畫素提供資料訊號；一第一檢測電路，包含複數個第一電晶體，每一第一電晶體包含：一第一端，耦接於一第一檢測點；一控制端，耦接於對應之該第一閘極驅動單元；及一第二端，耦接於各該第一電晶體之該控制端；及一第二檢測電路，包含複數個第二電晶體，每一第二電晶體包含：一第一端，耦接於一第二檢測點；一控制端，耦接於對應之該第二閘極驅動單元；及一第二端，耦接於各該第二電晶體之該控制端；其中當該第一閘極驅動單元輸出該第一掃描訊號時，該第一掃描訊號開啟該第一電晶體，且該第一電晶體於開啟時將該第一掃描訊號輸出至該第一檢測點，及當該第二閘極驅動單元輸出該第二掃描訊號時，該第二掃描訊號開啟該第二電晶體，且該第二電晶體於開啟時將該第二掃描訊號輸出至該第二檢測點，以判斷該第一閘極驅動單元及第二閘極驅動單元是否能正常輸出該第一掃描訊號及該第二掃 描訊號。
  2. 如請求項1所述之顯示面板，其中該些第一電晶體及該些第二電晶體為N型金氧半電晶體。
  3. 如請求項1所述之顯示面板，其中該些第一閘極驅動單元耦接於該些列畫素之奇數列畫素。
  4. 如請求項3所述之顯示面板，其中該些第二閘極驅動單元耦接於該些列畫素之偶數列畫素。
  5. 如請求項1所述之顯示面板，其中該些第二閘極驅動單元耦接於該些列畫素之偶數列畫素。
  6. 如請求項1所述之顯示面板，其中該第一閘極驅動電路設置於該些列畫素的左側，該第二閘極驅動電路設置於該些列畫素的右側。
  7. 如請求項1所述之顯示面板，其中該第一閘極驅動電路設置於該些列畫素的右側，該第二閘極驅動電路設置於該些列畫素的左側。
  8. 如請求項1所述之顯示面板，其中該第一檢測電路設置於該第一閘極驅動電路與該些列畫素之間。
  9. 如請求項8所述之顯示面板，其中該第二檢測電路設置於該第二閘極驅動電路與該些列畫素之間。
  10. 如請求項1所述之顯示面板，其中該第二檢測電路設置於該第二閘極驅 動電路與該些列畫素之間。
  11. 一種顯示面板，包含：複數列畫素，每一列畫素包含複數個畫素；一閘極驅動電路，包含複數個閘極驅動單元，每一閘極驅動單元輸出一掃描訊號以驅動對應之該列畫素；一源極驅動電路，耦接於該些畫素，用以對該些畫素提供資料訊號；及一檢測電路，包含複數個電晶體，每一電晶體包含：一第一端，耦接於一檢測點；一控制端，耦接於對應之該閘極驅動單元及對應之該列畫素；及一第二端，耦接於該電晶體之該控制端；其中當該閘極驅動單元輸出該掃描訊號時，該掃描訊號開啟該電晶體，且該電晶體於開啟時將該掃描訊號輸出至該檢測點，以判斷該閘極驅動單元是否能正常輸出該掃描訊號。
  12. 如請求項11所述之顯示面板，其中該些電晶體係為N型金氧半電晶體。
  13. 如請求項11所述之顯示面板，其中該些閘極驅動單元之兩相鄰閘極驅動單元輸出之前一掃描訊號的降緣領先後一掃描訊號的升緣一正時段。
  14. 如請求項13所述之顯示面板，其中該正時段係大於該閘極驅動單元的電阻電容延遲(RC delay)時間。
  15. 如請求項11所述之顯示面板，其中該檢測電路設置於該閘極驅動電路與該些列畫素之間。
TW103204932U 2014-03-21 2014-03-21 顯示面板 TWM484775U (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW103204932U TWM484775U (zh) 2014-03-21 2014-03-21 顯示面板
US14/303,619 US9280953B2 (en) 2014-03-21 2014-06-13 Display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103204932U TWM484775U (zh) 2014-03-21 2014-03-21 顯示面板

Publications (1)

Publication Number Publication Date
TWM484775U true TWM484775U (zh) 2014-08-21

Family

ID=51794369

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103204932U TWM484775U (zh) 2014-03-21 2014-03-21 顯示面板

Country Status (2)

Country Link
US (1) US9280953B2 (zh)
TW (1) TWM484775U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI644298B (zh) * 2017-11-29 2018-12-11 友達光電股份有限公司 畫素結構基板及其顯示面板

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160021942A (ko) * 2014-08-18 2016-02-29 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
CN104730720A (zh) * 2015-04-13 2015-06-24 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置
JP6653593B2 (ja) * 2016-02-29 2020-02-26 パナソニック液晶ディスプレイ株式会社 表示装置及び表示装置の検査方法
CN111883076A (zh) * 2020-07-28 2020-11-03 北海惠科光电技术有限公司 阵列基板驱动电路、显示模组及显示设备

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101322195B1 (ko) * 2005-09-15 2013-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 이의 구동 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI644298B (zh) * 2017-11-29 2018-12-11 友達光電股份有限公司 畫素結構基板及其顯示面板

Also Published As

Publication number Publication date
US20150269910A1 (en) 2015-09-24
US9280953B2 (en) 2016-03-08

Similar Documents

Publication Publication Date Title
US10261620B2 (en) Array substrate, display panel, display device and method for driving array substrate
US10241145B2 (en) Gate driving circuit and method for detecting same, array substrate and display apparatus
US9934749B2 (en) Complementary gate driver on array circuit employed for panel display
US9305509B2 (en) Shift register unit, gate driving circuit and display apparatus
US9786242B2 (en) Gate driver on array circuit and display using the same
US9875708B2 (en) Driving circuit, array substrate and display apparatus
US9147496B2 (en) Display device
US10152939B2 (en) Gate driving circuit, method for driving the same, and display device
US9779684B2 (en) Gate driver on array circuit and display using the same
US20160012764A1 (en) Gate driving unit, gate driving circuit, and display device
US20020140650A1 (en) Liquid crystal display device
US9589666B2 (en) Amorphous silicon gate driving circuit, flat panel sensor and display device
US20170169781A1 (en) A scanning driving circuit and the liquid crystal display apparatus with the scanning driving circuit thereof
CN104183225A (zh) 一种驱动装置、阵列基板和显示装置
US20180218701A1 (en) Cmos goa circuit
JP6009153B2 (ja) 表示装置
JP6486495B2 (ja) 表示パネル及びその駆動回路
TWM484775U (zh) 顯示面板
US20070052874A1 (en) Display apparatus including sensor in pixel
CN107689217B (zh) 栅极驱动电路和显示装置
US20170169782A1 (en) Scanning driving circuits and the liquid crystal devices with the same
US10115363B2 (en) Gate driving circuits and the liquid crystal devices thereof
JP6650459B2 (ja) 表示パネル及びその駆動回路
US9966026B2 (en) Gate driver on array substrate and liquid crystal display adopting the same
KR101980749B1 (ko) 표시장치

Legal Events

Date Code Title Description
MM4K Annulment or lapse of a utility model due to non-payment of fees