JP6811340B2 - 表示装置及びそのｇｏａ回路 - Google Patents
表示装置及びそのｇｏａ回路 Download PDFInfo
- Publication number
- JP6811340B2 JP6811340B2 JP2019554874A JP2019554874A JP6811340B2 JP 6811340 B2 JP6811340 B2 JP 6811340B2 JP 2019554874 A JP2019554874 A JP 2019554874A JP 2019554874 A JP2019554874 A JP 2019554874A JP 6811340 B2 JP6811340 B2 JP 6811340B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- terminal
- layer
- goa circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 claims description 309
- 239000010410 layer Substances 0.000 claims description 178
- 229910052751 metal Inorganic materials 0.000 claims description 53
- 239000002184 metal Substances 0.000 claims description 53
- 239000000758 substrate Substances 0.000 claims description 25
- 239000004065 semiconductor Substances 0.000 claims description 22
- 239000011229 interlayer Substances 0.000 claims description 14
- 239000003990 capacitor Substances 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 8
- 230000001808 coupling effect Effects 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 238000009413 insulation Methods 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Theoretical Computer Science (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
- Shift Register Type Memory (AREA)
- Liquid Crystal (AREA)
Description
本発明は、表示技術分野に関し、特に表示装置及びそのＧＯＡ（Ｇａｔｅ Ｄｒｉｖｅｒ ｏｎ Ａｒｒａｙ、アレイ基板行駆動）回路に関する。
従来、ＧＯＡ回路は、通常、トップゲート構造の薄膜トランジスタ（Ｔｏｐ ｇａｔｅ ＩＧＺＯ ＴＦＴ）を使用しており、そのうち、トップゲート構造の薄膜トランジスタのソースとゲートとは重なる部分がなく、ドレインとゲートとも重なる部分がないため、薄膜トランジスタの寄生容量は非常に小さい。
薄膜トランジスタの半導体層は、ゲートによる遮光がないため、半導体層は照明の影響を大きく受け、よって半導体層の電気的な不具合を招いてしまう。
本発明が主に解決する技術的課題は、半導体層の電気的な不具合を回避でき、且つ金属遮光層に結合効果が発生することを回避できる表示装置及びそのＧＯＡ回路を提供することである。
上記技術的課題を解決するために、本発明が採用する技術的手段は、以下のとおりである。ＧＯＡ回路を提供し、上記ＧＯＡ回路は、複数の薄膜トランジスタを含み、薄膜トランジスタは、基板上に設置され、薄膜トランジスタは、基板上に順に設置される金属遮光層及び半導体層を少なくとも含み、複数の薄膜トランジスタの金属遮光層がいずれもグランド信号を入力し、複数の薄膜トランジスタの金属遮光層は一体に接続され、半導体層がＩＧＺＯ層であり、薄膜トランジスタは、基板、金属遮光層及びＩＧＺＯ層上に設置される絶縁層と、絶縁層上に設置されるゲート層と、ゲート層及び絶縁層上に設置される層間媒質層と、をさらに含み、ソース層及びドレイン層は、層間媒質層上に設置され、層間媒質層と絶縁層には、第１ビアと第２ビアが設置され、ソース層が第１ビアを介してＩＧＺＯ層に接続され、ドレイン層が第２ビアを介してＩＧＺＯ層に接続される。
上記技術的課題を解決するために、本発明が採用する別の技術的手段は、以下のとおりである。ＧＯＡ回路を提供し、上記ＧＯＡ回路は、複数の薄膜トランジスタを含み、上記薄膜トランジスタは、基板上に設置され、上記薄膜トランジスタは、上記基板上に順に設置される金属遮光層及び半導体層を少なくとも含み、上記複数の薄膜トランジスタの金属遮光層がいずれもグランド信号を入力する。
上記技術的課題を解決するために、本発明が採用する別の技術的手段は、以下のとおりである。表示装置を提供し、上記表示装置は、駆動信号を発生するためのＧＯＡ回路を含み、上記ＧＯＡ回路は、複数の薄膜トランジスタを含み、上記薄膜トランジスタは、基板上に設置され、上記薄膜トランジスタは、上記基板上に順に設置される金属遮光層及び半導体層を少なくとも含み、上記複数の薄膜トランジスタの金属遮光層がいずれもグランド信号を入力する。
本発明の有益な効果は、以下のとおりである。従来技術の状況と異なり、本発明の薄膜トランジスタは、基板上に順に設置される金属遮光層及び半導体層を含み、金属遮光層は、半導体層のために遮光することに用いられることにより、半導体層の電気的な不具合を回避し、複数の薄膜トランジスタの金属遮光層がいずれもグランド信号を入力することで、金属遮光層が結合効果を発生させることを回避し、ＧＯＡ回路の正常な信号出力を確保することができる。
以下、本発明の実施例における図面を参照して、本発明の実施例における技術的手段を明確かつ完全に説明するが、明らかなように、説明される実施例は、単に本発明の一部の実施例に過ぎず、すべての実施例ではない。本発明における実施例に基づき、当業者が創造的な努力をせずに想到し得るほかの実施例は、すべて本発明の保護範囲に属する。
図１〜２に示すように、図１は、本発明の一実施例におけるＧＯＡ回路の回路模式図である。図２は、図１における薄膜トランジスタの構造模式図である。図１に示すように、本実施例におけるＧＯＡ回路１０は、第１薄膜トランジスタＴ１、第２薄膜トランジスタＴ２、第３薄膜トランジスタＴ３、第４薄膜トランジスタＴ４、第５薄膜トランジスタＴ５、第６薄膜トランジスタＴ６、第７薄膜トランジスタＴ７、第８薄膜トランジスタＴ８、第９薄膜トランジスタＴ９、第１０薄膜トランジスタＴ１０、第１１薄膜トランジスタＴ１１、第１２薄膜トランジスタＴ１２、第１３薄膜トランジスタＴ１３、第１４薄膜トランジスタＴ１４、第１５薄膜トランジスタＴ１５及びコンデンサＣを含む。
第１薄膜トランジスタＴ１の第１端子が第１制御信号ＤＣＨを入力し、第１薄膜トランジスタＴ１の第２端子が第２制御信号ＳＴ（ｎ−１）を入力し、第１薄膜トランジスタＴ１の第３端子がそれぞれ第２薄膜トランジスタＴ２の第１端子と第２端子、第３薄膜トランジスタＴ３の第２端子、第４薄膜トランジスタＴ４の第２端子及びコンデンサＣの一端に接続される。第２薄膜トランジスタＴ２の第３端子が第５薄膜トランジスタＴ５の第１端子に接続され、第３薄膜トランジスタＴ３の第１端子及び第４薄膜トランジスタＴ４の第１端子が第１クロック信号ＣＫ（ｎ）を入力し、第３薄膜トランジスタＴ３の第３端子が次段のＧＯＡ回路に接続されることにより、次段のＧＯＡ回路に第３制御信号ＳＴ（ｎ＋１）を出力する。
第４薄膜トランジスタＴ４の第３端子が走査信号Ｇ（ｎ）を出力し、第５薄膜トランジスタＴ５の第２端子が第２クロック信号ＸＣＫ（ｎ）を入力し、第５薄膜トランジスタＴ５の第３端子がコンデンサＣの他端及び第４薄膜トランジスタＴ４の第３端子に接続される。
第６薄膜トランジスタＴ６の第１端子及び第２端子が第１制御信号ＤＣＨを入力し、第６薄膜トランジスタＴ６の第３端子が第７薄膜トランジスタＴ７の第１端子、第８薄膜トランジスタＴ８の第２端子及び第１０薄膜トランジスタＴ１０の第２端子に接続され、第７薄膜トランジスタＴ７の第２端子及び第９薄膜トランジスタＴ９の第２端子が第３薄膜トランジスタＴ３の第２端子に接続され、第７薄膜トランジスタＴ７の第３端子が第１参照電圧Ｖ１を入力する。
第８薄膜トランジスタＴ８の第１端子、第１０薄膜トランジスタＴ１０の第１端子及び第１２薄膜トランジスタＴ１２の第１端子が第６薄膜トランジスタＴ６の第１端子に接続され、第８薄膜トランジスタＴ８の第３端子が第９薄膜トランジスタＴ９の第１端子、第１３薄膜トランジスタＴ１３の第２端子、第１４薄膜トランジスタＴ１４の第２端子及び第１５薄膜トランジスタＴ１５の第２端子に接続され、第９薄膜トランジスタＴ９の第３端子が第１０薄膜トランジスタＴ１０の第３端子及び第１１薄膜トランジスタＴ１１の第１端子に接続され、第１１薄膜トランジスタＴ１１の第２端子が第１２薄膜トランジスタＴ１２の第２端子及び第３薄膜トランジスタＴ３の第２端子に接続され、第１１薄膜トランジスタＴ１１の第３端子及び第１４薄膜トランジスタＴ１４の第３端子が第２参照電圧Ｖ２を入力する。
第１２薄膜トランジスタＴ１２の第３端子が第１３薄膜トランジスタＴ１３の第３端子及び第１４薄膜トランジスタＴ１４の第１端子に接続され、第１３薄膜トランジスタＴ１３の第１端子が第１薄膜トランジスタＴ１の第３端子に接続され、第１５薄膜トランジスタＴ１５の第１端子が第５薄膜トランジスタＴ５の第３端子に接続され、第１５薄膜トランジスタＴ１５の第３端子が第１参照電圧Ｖ１を入力する。
第１薄膜トランジスタＴ１、第２薄膜トランジスタＴ２、第３薄膜トランジスタＴ３、第４薄膜トランジスタＴ４、第５薄膜トランジスタＴ５、第６薄膜トランジスタＴ６、第７薄膜トランジスタＴ７、第８薄膜トランジスタＴ８、第９薄膜トランジスタＴ９、第１０薄膜トランジスタＴ１０、第１１薄膜トランジスタＴ１１、第１２薄膜トランジスタＴ１２、第１３薄膜トランジスタＴ１３、第１４薄膜トランジスタＴ１４及び第１５薄膜トランジスタＴ１５は、いずれもＰ型薄膜トランジスタであり、第１端子がソースであり、第２端子がゲートであり、第３端子がドレインである。ほかの実施例では、第１薄膜トランジスタＴ１、第２薄膜トランジスタＴ２、第３薄膜トランジスタＴ３、第４薄膜トランジスタＴ４、第５薄膜トランジスタＴ５、第６薄膜トランジスタＴ６、第７薄膜トランジスタＴ７、第８薄膜トランジスタＴ８、第９薄膜トランジスタＴ９、第１０薄膜トランジスタＴ１０、第１１薄膜トランジスタＴ１１、第１２薄膜トランジスタＴ１２、第１３薄膜トランジスタＴ１３、第１４薄膜トランジスタＴ１４及び第１５薄膜トランジスタＴ１５は、いずれもＮ型薄膜トランジスタであり、ここで詳しく説明しない。
ＧＯＡ回路１０は、複数の薄膜トランジスタを含み、薄膜トランジスタは、基板上に設置され、薄膜トランジスタは、基板上に順に設置される金属遮光層及び半導体層を少なくとも含み、複数の薄膜トランジスタの金属遮光層がいずれもグランド信号Ｇｒｏｕｎｄを入力する。
本実施例のＧＯＡ回路１０は、１５個の薄膜トランジスタを含み、１５個の薄膜トランジスタの構造が同じであり、図２に示すように、各薄膜トランジスタは、それぞれ、基板２１上に設置される金属遮光層２２と、金属遮光層２２上に設置されるＩＧＺＯ（ｉｎｄｉｕｍ ｇａｌｌｉｕｍ ｚｉｎｃ ｏｘｉｄｅ、インジウムガリウム亜鉛酸化物）層２３、すなわち半導体層と、基板２１、金属遮光層２２及びＩＧＺＯ層２３上に設置される絶縁層２４と、絶縁層２４上に設置されるゲート層２５と、ゲート層２５及び絶縁層２４上に設置される層間媒質層（ＩＬＤ）２６と、を含み、ソース層２７及びドレイン層２８は、層間媒質層２６上に設置され、 層間媒質層２６と絶縁層２４には、第１ビア２６１と第２ビア２６２が設置され、ソース層２７が第１ビア２６１を介してＩＧＺＯ層２３に接続され、ドレイン層２８が第２ビア２６２を介してＩＧＺＯ層２３に接続される。
そのうち、金属遮光層２２は、ＩＧＺＯ層２３の入光面に設置されているため、金属遮光層２２は、ＩＧＺＯ層２３のために遮光することに用いられることにより、光照射の影響に起因するＩＧＺＯ層２３の電気的な不具合を回避する。
従来技術では、金属遮光層とゲート層と、金属遮光層とソース層と、及び金属遮光層とドレイン層と、のいずれもが結合容量を形成できるため、従来技術のＧＯＡ回路が出力する走査信号の波形は、結合効果の影響を受けて、図３に示されるとおり走査信号の波形の変形を引き起こす。
従来技術のＧＯＡ回路に対して、本実施例の複数の薄膜トランジスタの金属遮光層がいずれもグランド信号Ｇｒｏｕｎｄを入力し、すなわち１５個の薄膜トランジスタの金属遮光層２２がいずれもグランド信号Ｇｒｏｕｎｄを入力し、金属遮光層２２が電荷を蓄積できないため、金属遮光層２２とゲート層２５と、金属遮光層２２とソース層２７と、及び金属遮光層２２とドレイン層２８と、のいずれもが結合容量を形成できないことにより、走査信号Ｇ（ｎ）の波形図が図４に示されるとおり、ＧＯＡ回路１０が走査信号Ｇ（ｎ）を正常に出力することを確実にする。
本実施例の複数の薄膜トランジスタの金属遮光層は一体に接続されており、図１に示されるとおり、すなわち１５個の薄膜トランジスタの金属遮光層２２は一体に接続されており、且つ接地しており、さらにグランド信号Ｇｒｏｕｎｄを入力する。具体的には、第１薄膜トランジスタＴ１、第２薄膜トランジスタＴ２、第３薄膜トランジスタＴ３、第４薄膜トランジスタＴ４、第５薄膜トランジスタＴ５、第６薄膜トランジスタＴ６、第７薄膜トランジスタＴ７、第８薄膜トランジスタＴ８、第９薄膜トランジスタＴ９、第１０薄膜トランジスタＴ１０、第１１薄膜トランジスタＴ１１、第１２薄膜トランジスタＴ１２、第１３薄膜トランジスタＴ１３、第１４薄膜トランジスタＴ１４及び第１５薄膜トランジスタＴ１５の金属遮光層２２がいずれも接地している。
従って、本実施例の薄膜トランジスタは、基板上に設置される金属遮光層２２が薄膜トランジスタのＩＧＺＯ層２３のために遮光することに用いられることにより、ＩＧＺＯ層２３の電気的な不具合を回避し、複数の薄膜トランジスタの金属遮光層２２がいずれもグランド信号を入力することで、金属遮光層とゲート層、ドレイン層又はソース層とが結合効果を生じさせることを回避し、ＧＯＡ回路１０の正常な信号出力を確保することができる。
本発明は、表示装置をさらに提供し、該表示装置５０は、表示領域５１及びＧＯＡ回路５２を含み、ＧＯＡ回路５２は、駆動信号を発生させることに用いられ、駆動信号は、表示領域５１を駆動して表示させることに用いられ、ここで、ＧＯＡ回路５２は、上記実施例に説明されているＧＯＡ回路１０であり、ここで詳しく説明しない。
以上のように、本発明の薄膜トランジスタは、基板上に設置される金属遮光層が薄膜トランジスタの半導体層のために遮光することに用いられることにより、半導体層の電気的な不具合を回避し、複数の薄膜トランジスタの金属遮光層がいずれもグランド信号を入力することで、金属遮光層が結合効果を発生させることを回避し、ＧＯＡ回路の正常な信号出力を確保することができる。
以上の記載は、本発明の実施形態に過ぎず、本発明の特許範囲を限定するものではなく、本発明の明細書及び図面の内容を利用して施される同等構造又は同等プロセスの置換やほかの関連技術分野への直接的又は間接的応用は、同様に、すべて本発明の特許保護範囲内に含まれる。
１０ ＧＯＡ回路
２１ 基板
２２ 金属遮光層
２３ 半導体層
２４ 絶縁層
２５ ゲート層
２６ 層間媒質層
２７ ソース層
２８ ドレイン層
５０ 表示装置
５１ 表示領域
５２ ＧＯＡ回路
２６１ 第１ビア
２６２ 第２ビア
２１ 基板
２２ 金属遮光層
２３ 半導体層
２４ 絶縁層
２５ ゲート層
２６ 層間媒質層
２７ ソース層
２８ ドレイン層
５０ 表示装置
５１ 表示領域
５２ ＧＯＡ回路
２６１ 第１ビア
２６２ 第２ビア
Claims (13)
- ＧＯＡ回路であって、複数の薄膜トランジスタを含み、前記薄膜トランジスタは、基板上に設置され、前記薄膜トランジスタは、前記基板上に順に設置される金属遮光層及び半導体層を少なくとも含み、前記複数の薄膜トランジスタの金属遮光層がいずれもグランド信号を入力し、前記複数の薄膜トランジスタの金属遮光層は一体に接続され、
前記半導体層は、ＩＧＺＯ層であり、前記薄膜トランジスタは、
前記基板、前記金属遮光層及び前記ＩＧＺＯ層上に設置される絶縁層と、
前記絶縁層上に設置されるゲート層と、
前記ゲート層及び前記絶縁層上に設置される層間媒質層と、をさらに含み、
ソース層及びドレイン層は、前記層間媒質層上に設置され、
前記層間媒質層と前記絶縁層には、第１ビアと第２ビアが設置され、前記ソース層が前記第１ビアを介して前記ＩＧＺＯ層に接続され、前記ドレイン層が前記第２ビアを介して前記ＩＧＺＯ層に接続されるＧＯＡ回路。 - 前記ＧＯＡ回路が、第１薄膜トランジスタ、第２薄膜トランジスタ、第３薄膜トランジスタ、第４薄膜トランジスタ、第５薄膜トランジスタ、第６薄膜トランジスタ、第７薄膜トランジスタ、第８薄膜トランジスタ、第９薄膜トランジスタ、第１０薄膜トランジスタ、第１１薄膜トランジスタ、第１２薄膜トランジスタ、第１３薄膜トランジスタ、第１４薄膜トランジスタ、第１５薄膜トランジスタ及びコンデンサを含み、
前記第１薄膜トランジスタの第１端子が第１制御信号を入力し、前記第１薄膜トランジスタの第２端子が第２制御信号を入力し、前記第１薄膜トランジスタの第３端子がそれぞれ前記第２薄膜トランジスタの第１端子と第２端子、前記第３薄膜トランジスタの第２端子、前記第４薄膜トランジスタの第２端子及び前記コンデンサの一端に接続され、
前記第２薄膜トランジスタの第３端子が前記第５薄膜トランジスタの第１端子に接続され、
前記第３薄膜トランジスタの第１端子及び前記第４薄膜トランジスタの第１端子が第１クロック信号を入力し、前記第３薄膜トランジスタの第３端子が次段のＧＯＡ回路に接続され、
前記第４薄膜トランジスタの第３端子が走査信号を出力し、
前記第５薄膜トランジスタの第２端子が第２クロック信号を入力し、前記第５薄膜トランジスタの第３端子が前記コンデンサの他端及び前記第４薄膜トランジスタの第３端子に接続され、
前記第６薄膜トランジスタの第１端子及び第２端子が前記第１制御信号を入力し、前記第６薄膜トランジスタの第３端子が前記第７薄膜トランジスタの第１端子、前記第８薄膜トランジスタの第２端子及び前記第１０薄膜トランジスタの第２端子に接続され、
前記第７薄膜トランジスタの第２端子及び前記第９薄膜トランジスタの第２端子が前記第３薄膜トランジスタの第２端子に接続され、前記第７薄膜トランジスタの第３端子が第１参照電圧を入力し、
前記第８薄膜トランジスタの第１端子、前記第１０薄膜トランジスタの第１端子及び前記第１２薄膜トランジスタの第１端子が前記第６薄膜トランジスタの第１端子に接続され、前記第８薄膜トランジスタの第３端子が前記第９薄膜トランジスタの第１端子、前記第１３薄膜トランジスタの第２端子、前記第１４薄膜トランジスタの第２端子及び前記第１５薄膜トランジスタの第２端子に接続され、
前記第９薄膜トランジスタの第３端子が前記第１０薄膜トランジスタの第３端子及び前記第１１薄膜トランジスタの第１端子に接続され、
前記第１１薄膜トランジスタの第２端子が前記第１２薄膜トランジスタの第２端子及び前記第３薄膜トランジスタの第２端子に接続され、前記第１１薄膜トランジスタの第３端子及び前記第１４薄膜トランジスタの第３端子が第２参照電圧を入力し、
前記第１２薄膜トランジスタの第３端子が前記第１３薄膜トランジスタの第３端子及び前記第１４薄膜トランジスタの第１端子に接続され、
前記第１３薄膜トランジスタの第１端子が前記第１薄膜トランジスタの第３端子に接続され、
前記第１５薄膜トランジスタの第１端子が前記第５薄膜トランジスタの第３端子に接続され、前記第１５薄膜トランジスタの第３端子が前記第１参照電圧を入力する請求項１に記載のＧＯＡ回路。 - 前記第１〜第１５薄膜トランジスタの金属遮光層がいずれも接地している請求項２に記載のＧＯＡ回路。
- 前記第１〜第１５薄膜トランジスタは、いずれもＰ型薄膜トランジスタであり、前記第１端子がソースであり、前記第２端子がゲートであり、前記第３端子がドレインである請求項２に記載のＧＯＡ回路。
- 前記第１〜第１５薄膜トランジスタは、いずれもＮ型薄膜トランジスタである請求項２に記載のＧＯＡ回路。
- ＧＯＡ回路であって、複数の薄膜トランジスタを含み、前記薄膜トランジスタは、基板上に設置され、前記薄膜トランジスタは、前記基板上に順に設置される金属遮光層及び半導体層を少なくとも含み、前記複数の薄膜トランジスタの金属遮光層がいずれもグランド信号を入力し、
前記複数の薄膜トランジスタの金属遮光層は一体に接続されるＧＯＡ回路。 - 前記半導体層は、ＩＧＺＯ層であり、前記薄膜トランジスタは、
前記基板、前記金属遮光層及び前記ＩＧＺＯ層上に設置される絶縁層と、
前記絶縁層上に設置されるゲート層と、
前記ゲート層及び前記絶縁層上に設置される層間媒質層と、をさらに含み、
ソース層及びドレイン層は、前記層間媒質層上に設置され、
前記層間媒質層と前記絶縁層には、第１ビアと第２ビアが設置され、前記ソース層が前記第１ビアを介して前記ＩＧＺＯ層に接続され、前記ドレイン層が前記第２ビアを介して前記ＩＧＺＯ層に接続される請求項６に記載のＧＯＡ回路。 - 前記ＧＯＡ回路が、第１薄膜トランジスタ、第２薄膜トランジスタ、第３薄膜トランジスタ、第４薄膜トランジスタ、第５薄膜トランジスタ、第６薄膜トランジスタ、第７薄膜トランジスタ、第８薄膜トランジスタ、第９薄膜トランジスタ、第１０薄膜トランジスタ、第１１薄膜トランジスタ、第１２薄膜トランジスタ、第１３薄膜トランジスタ、第１４薄膜トランジスタ、第１５薄膜トランジスタ及びコンデンサを含み、
前記第１薄膜トランジスタの第１端子が第１制御信号を入力し、前記第１薄膜トランジスタの第２端子が第２制御信号を入力し、前記第１薄膜トランジスタの第３端子がそれぞれ前記第２薄膜トランジスタの第１端子と第２端子、前記第３薄膜トランジスタの第２端子、前記第４薄膜トランジスタの第２端子及び前記コンデンサの一端に接続され、
前記第２薄膜トランジスタの第３端子が前記第５薄膜トランジスタの第１端子に接続され、
前記第３薄膜トランジスタの第１端子及び前記第４薄膜トランジスタの第１端子が第１クロック信号を入力し、前記第３薄膜トランジスタの第３端子が次段のＧＯＡ回路に接続され、
前記第４薄膜トランジスタの第３端子が走査信号を出力し、
前記第５薄膜トランジスタの第２端子が第２クロック信号を入力し、前記第５薄膜トランジスタの第３端子が前記コンデンサの他端及び前記第４薄膜トランジスタの第３端子に接続され、
前記第６薄膜トランジスタの第１端子及び第２端子が前記第１制御信号を入力し、前記第６薄膜トランジスタの第３端子が前記第７薄膜トランジスタの第１端子、前記第８薄膜トランジスタの第２端子及び前記第１０薄膜トランジスタの第２端子に接続され、
前記第７薄膜トランジスタの第２端子及び前記第９薄膜トランジスタの第２端子が前記第３薄膜トランジスタの第２端子に接続され、前記第７薄膜トランジスタの第３端子が第１参照電圧を入力し、
前記第８薄膜トランジスタの第１端子、前記第１０薄膜トランジスタの第１端子及び前記第１２薄膜トランジスタの第１端子が前記第６薄膜トランジスタの第１端子に接続され、前記第８薄膜トランジスタの第３端子が前記第９薄膜トランジスタの第１端子、前記第１３薄膜トランジスタの第２端子、前記第１４薄膜トランジスタの第２端子及び前記第１５薄膜トランジスタの第２端子に接続され、
前記第９薄膜トランジスタの第３端子が前記第１０薄膜トランジスタの第３端子及び前記第１１薄膜トランジスタの第１端子に接続され、
前記第１１薄膜トランジスタの第２端子が前記第１２薄膜トランジスタの第２端子及び前記第３薄膜トランジスタの第２端子に接続され、前記第１１薄膜トランジスタの第３端子及び前記第１４薄膜トランジスタの第３端子が第２参照電圧を入力し、
前記第１２薄膜トランジスタの第３端子が前記第１３薄膜トランジスタの第３端子及び前記第１４薄膜トランジスタの第１端子に接続され、
前記第１３薄膜トランジスタの第１端子が前記第１薄膜トランジスタの第３端子に接続され、
前記第１５薄膜トランジスタの第１端子が前記第５薄膜トランジスタの第３端子に接続され、前記第１５薄膜トランジスタの第３端子が前記第１参照電圧を入力する請求項７に記載のＧＯＡ回路。 - 前記第１〜第１５薄膜トランジスタの金属遮光層がいずれも接地している請求項８に記載のＧＯＡ回路。
- 前記第１〜第１５薄膜トランジスタは、いずれもＰ型薄膜トランジスタであり、前記第１端子がソースであり、前記第２端子がゲートであり、前記第３端子がドレインである請求項８に記載のＧＯＡ回路。
- 前記第１〜第１５薄膜トランジスタは、いずれもＮ型薄膜トランジスタである請求項８に記載のＧＯＡ回路。
- 表示装置であって、前記表示装置は、駆動信号を発生するためのＧＯＡ回路を含み、前記ＧＯＡ回路は、複数の薄膜トランジスタを含み、前記薄膜トランジスタは、基板上に設置され、前記薄膜トランジスタは、前記基板上に順に設置される金属遮光層及び半導体層を少なくとも含み、前記複数の薄膜トランジスタの金属遮光層がいずれもグランド信号を入力し、
前記複数の薄膜トランジスタの金属遮光層は一体に接続される表示装置。 - 前記半導体層は、ＩＧＺＯ層であり、前記薄膜トランジスタは、
前記基板、前記金属遮光層及び前記ＩＧＺＯ層上に設置される絶縁層と、
前記絶縁層上に設置されるゲート層と、
前記ゲート層及び前記絶縁層上に設置される層間媒質層と、をさらに含み、
ソース層及びドレイン層は、前記層間媒質層上に設置され、
前記層間媒質層と前記絶縁層には、第１ビアと第２ビアが設置され、前記ソース層が前記第１ビアを介して前記ＩＧＺＯ層に接続され、前記ドレイン層が前記第２ビアを介して前記ＩＧＺＯ層に接続される請求項１２に記載の表示装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710233389.8A CN107134460B (zh) | 2017-04-11 | 2017-04-11 | 显示装置及其goa电路 |
| CN201710233389.8 | 2017-04-11 | ||
| PCT/CN2017/102353 WO2018188272A1 (zh) | 2017-04-11 | 2017-09-20 | 显示装置及其goa电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020516005A JP2020516005A (ja) | 2020-05-28 |
| JP6811340B2 true JP6811340B2 (ja) | 2021-01-13 |
Family
ID=59715593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019554874A Active JP6811340B2 (ja) | 2017-04-11 | 2017-09-20 | 表示装置及びそのｇｏａ回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US10410564B2 (ja) |
| EP (1) | EP3611764A4 (ja) |
| JP (1) | JP6811340B2 (ja) |
| KR (1) | KR102257166B1 (ja) |
| CN (1) | CN107134460B (ja) |
| WO (1) | WO2018188272A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107134460B (zh) * | 2017-04-11 | 2019-08-02 | 深圳市华星光电半导体显示技术有限公司 | 显示装置及其goa电路 |
| CN110706599B (zh) * | 2019-10-25 | 2022-01-25 | Tcl华星光电技术有限公司 | 显示面板及显示装置 |
| CN114078363B (zh) * | 2020-08-17 | 2023-11-17 | 京东方科技集团股份有限公司 | 阵列基板、阵列基板的制作方法、显示面板和电子设备 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000277738A (ja) * | 1999-03-19 | 2000-10-06 | Fujitsu Ltd | 薄膜トランジスタおよびその製造方法 |
| TW451447B (en) * | 1999-12-31 | 2001-08-21 | Samsung Electronics Co Ltd | Contact structures of wirings and methods for manufacturing the same, and thin film transistor array panels including the same and methods for manufacturing the same |
| TW521303B (en) * | 2000-02-28 | 2003-02-21 | Semiconductor Energy Lab | Electronic device |
| KR100584715B1 (ko) * | 2004-04-06 | 2006-05-29 | 엘지.필립스 엘시디 주식회사 | 구동회로 일체형 액정표시장치용 어레이 기판의 제조 방법 |
| KR101090249B1 (ko) * | 2004-10-06 | 2011-12-06 | 삼성전자주식회사 | 박막 트랜지스터 표시판의 제조 방법 |
| KR101146522B1 (ko) * | 2004-12-08 | 2012-05-25 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판 제조방법 |
| JP5130711B2 (ja) * | 2006-12-26 | 2013-01-30 | セイコーエプソン株式会社 | 電気光学装置及びその製造方法 |
| CN100464241C (zh) * | 2007-07-03 | 2009-02-25 | 友达光电股份有限公司 | 液晶显示器的像素结构及其制造方法 |
| TWI374510B (en) * | 2008-04-18 | 2012-10-11 | Au Optronics Corp | Gate driver on array of a display and method of making device of a display |
| WO2011129441A1 (ja) * | 2010-04-16 | 2011-10-20 | シャープ株式会社 | 半導体装置 |
| WO2014069279A1 (ja) * | 2012-11-05 | 2014-05-08 | シャープ株式会社 | 液晶表示装置 |
| JP2015170642A (ja) * | 2014-03-05 | 2015-09-28 | 株式会社ジャパンディスプレイ | 表示装置 |
| CN104464671B (zh) * | 2014-12-12 | 2017-01-11 | 深圳市华星光电技术有限公司 | 一种扫描驱动电路 |
| TWI607260B (zh) * | 2015-01-13 | 2017-12-01 | 友達光電股份有限公司 | 顯示裝置 |
| CN104965364B (zh) * | 2015-07-14 | 2018-03-30 | 武汉华星光电技术有限公司 | 阵列基板及驱动阵列基板的方法 |
| CN105118459B (zh) | 2015-09-17 | 2017-09-26 | 深圳市华星光电技术有限公司 | 一种goa电路及液晶显示器 |
| CN106206622B (zh) * | 2016-09-23 | 2019-05-10 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示装置 |
| CN106653810B (zh) * | 2016-12-15 | 2020-09-04 | 武汉华星光电技术有限公司 | Oled显示面板以及oled显示装置 |
| CN107134460B (zh) | 2017-04-11 | 2019-08-02 | 深圳市华星光电半导体显示技术有限公司 | 显示装置及其goa电路 |
-
2017
- 2017-04-11 CN CN201710233389.8A patent/CN107134460B/zh active Active
- 2017-09-20 WO PCT/CN2017/102353 patent/WO2018188272A1/zh active Application Filing
- 2017-09-20 US US15/739,746 patent/US10410564B2/en not_active Expired - Fee Related
- 2017-09-20 JP JP2019554874A patent/JP6811340B2/ja active Active
- 2017-09-20 EP EP17905554.6A patent/EP3611764A4/en not_active Withdrawn
- 2017-09-20 KR KR1020197033297A patent/KR102257166B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| US10410564B2 (en) | 2019-09-10 |
| US20180322819A1 (en) | 2018-11-08 |
| EP3611764A1 (en) | 2020-02-19 |
| CN107134460B (zh) | 2019-08-02 |
| KR20190131597A (ko) | 2019-11-26 |
| WO2018188272A1 (zh) | 2018-10-18 |
| JP2020516005A (ja) | 2020-05-28 |
| EP3611764A4 (en) | 2020-10-21 |
| KR102257166B1 (ko) | 2021-05-27 |
| CN107134460A (zh) | 2017-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102190079B1 (ko) | Goa 구동 회로 및 액정 디스플레이 장치 | |
| US10210840B2 (en) | Shift register unit, its driving method, gate driver circuit and display device | |
| CN108010494B (zh) | 栅极驱动器和使用该栅极驱动器的显示装置 | |
| JP6423956B2 (ja) | Ｉｇｚｏ製造工程に基づくゲート電極駆動回路 | |
| US9817276B2 (en) | Liquid crystal display device | |
| KR20240021203A (ko) | 표시 장치 | |
| KR101989721B1 (ko) | 액정 디스플레이 장치 및 그 게이트 드라이버 | |
| CN106773410B (zh) | 显示面板及其静电释放电路 | |
| US8027426B1 (en) | Shift register | |
| JP2019532358A (ja) | Ｇｏａ駆動回路及び液晶表示装置 | |
| JP6811340B2 (ja) | 表示装置及びそのｇｏａ回路 | |
| JP2018507433A (ja) | 液晶表示装置に用いられるｇｏａ回路 | |
| JP2018513400A (ja) | 酸化物半導体薄膜トランジスタに基づくｇｏａ回路 | |
| JPWO2014069279A1 (ja) | 液晶表示装置 | |
| JP2017535105A (ja) | Ｉｇｚｏ製造工程に基づくゲート電極駆動回路 | |
| US11101013B2 (en) | Shift register, method for fabricating inverter, gate driving circuit, and display device | |
| JP2015007925A (ja) | タッチパネル付液晶表示装置 | |
| US20180217463A1 (en) | Pixel structure and liquid crystal display device | |
| US9799574B2 (en) | Gate integrated driving circuit and a restoring method thereof, a display panel and a display apparatus | |
| JP6503721B2 (ja) | アレイ基板およびそれを用いた表示装置 | |
| US10832608B2 (en) | Pixel circuit, method for driving method, display panel, and display device | |
| WO2015110032A1 (zh) | 显示面板线路结构 | |
| US20120026072A1 (en) | Active device array substrate, display panel and repair method | |
| KR102314548B1 (ko) | 시프트 레지스터 유닛, 회로 구조체, 게이트 구동 회로, 구동 회로 및 디스플레이 디바이스 | |
| US20200194463A1 (en) | Inverter and goa circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191004 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200904 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200914 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201125 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201214 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6811340 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |