JP5086692B2 - 液晶表示装置 - Google Patents

Description

本発明は液晶表示装置に関し、特に液晶パネルの駆動装置に関する。

液晶表示装置では、ゲートラインとデータラインとが液晶パネルの各画素に接続され、ゲート駆動部がゲートラインを通して各画素のスイッチング素子にゲート信号を出力し、データ駆動部がデータラインを通して各画素の画素電極にデータ電圧を出力する。
ゲート駆動部は、カスケード接続された複数のステージを含む。各ステージには、互いに逆位相である一対のクロック信号が入力される。各ステージは一つずつゲートラインに接続されている。ステージは先頭から順番に、一対のクロック信号のいずれかをゲート信号として出力する。特に、奇数番目のステージはクロック信号の一方をゲート信号として出力し、偶数番目のステージはクロック信号の他方をゲート信号として出力する。従って、ゲートラインの電圧はクロック信号の電圧レベルの範囲で変化する。クロック信号の上限がゲートオン電圧に設定され、下限がゲートオフ電圧に設定されているので、ゲートラインに接続された各画素のスイッチング素子がゲート信号に応じてオンオフする。

近年、液晶表示装置の更なる小型化や生産性の更なる向上を目的として、ゲート駆動部を液晶パネルの基板に直接集積化させた構造が開発されている。そのゲート駆動部では好ましくは、各ステージが、液晶パネルの各画素と同様に、非晶質シリコン薄膜トランジスタ（amorphous Silicon Thin Film Transistor： a−Si ＴＦＴ）を含む。a−SiＴＦＴは上記の一対のクロック信号によって駆動される。ここで、a−SiＴＦＴの駆動能力は周辺温度に応じて変化する。特に周辺温度が低いほど、その駆動能力が低下する。従って、周辺温度が過剰に低ければ、各画素のスイッチング素子をオンオフさせるために必要な電圧レベルまでゲート信号の電圧レベルを昇降させることができない。

低温でa−SiＴＦＴの駆動能力を向上させるための技術としては、例えば次のような液晶表示装置が知られている（特許文献１参照）。その液晶表示装置は、周辺温度の低下に応じて一対のクロック信号の各振幅を増加させる。特に周辺温度が低いほど、ゲートオフ電圧が下降する。こうして、低温では、各クロック信号の振幅、すなわちゲートオン電圧とゲートオフ電圧との間の差が十分に増大するので、低温に起因するa−SiＴＦＴの駆動能力の低下が相殺される。
韓国特許出願公開第2005−0083003号明細書

しかし、上記のような従来の技術では、ゲートオフ電圧の下降に伴い、画素電極とゲートラインとの間の電位差、すなわち、データ電圧とゲートオフ電圧との間の差が増大する。その結果、各画素電極の電圧を十分に速く変化させることが困難であるので、画面に残像現象が発生しやすい。従って、液晶パネルの表示品質を更に高く維持することが困難である。
本発明の技術的課題は、周辺温度に関わらず、ゲート駆動部の駆動能力を高く維持すると共に、液晶パネルの表示品質を更に向上させることができる液晶表示装置、を提供することにある。

本発明による液晶表示装置は、電圧生成部、クロック生成部、ゲート駆動部、及び表示部を有する。電圧生成部は、ゲートオン電圧、第１ゲートオフ電圧、及び第２ゲートオフ電圧をそれぞれ出力する。第２ゲートオフ電圧は第１ゲートオフ電圧とはレベルが異なる。クロック生成部は第１クロック信号と第２クロック信号とを出力する。各クロック信号のレベルはゲートオン電圧と第１ゲートオフ電圧との間で切り換わる。第１クロック信号と第２クロック信号とは位相が反対である。ゲート駆動部は第１クロック信号と第２クロック信号とで駆動され、ゲート信号を出力する。ゲート駆動部は特に、ゲート信号のレベルをゲートオン電圧と第２ゲートオフ電圧との間で切り換える。表示部は、ゲート信号に従って所定の輝度で発光する画素を複数備えている。

好ましくは、電圧生成部が、周辺温度の上昇に応じてゲートオン電圧を下降させ、周辺温度の下降に応じてゲートオン電圧を上昇させる。それにより、周辺温度の上昇に応じてゲート信号の振幅が減少し、周辺温度の下降に応じてゲート信号の振幅が増加する。更に好ましくは、電圧生成部が、周辺温度の上昇に応じて第１ゲートオフ電圧を上昇させ、周辺温度の下降に応じて第１ゲートオフ電圧を下降させる。それにより、周辺温度の上昇に応じて各クロック信号の振幅が減少し、周辺温度の下降に応じて各クロック信号の振幅が増加する。一方、電圧生成部が、周辺温度の変化に関わらず、第２ゲートオフ電圧を実質的に一定のレベルに維持する。更に好ましくは、電圧生成部が第１ゲートオフ電圧を第２ゲートオフ電圧より低く設定する。

好ましくは、電圧生成部が、温度感知部、ブーストコンバータ、ゲートオン電圧生成部、第１ゲートオフ電圧生成部、及び、第２ゲートオフ電圧生成部を含む。温度感知部は、周辺温度に応じて異なるレベルの温度可変電圧を出力する。更に好ましくは、温度感知部が、周辺温度の上昇に応じて温度可変電圧を下降させ、周辺温度の下降に応じて温度可変電圧を上昇させる。ブーストコンバータは、温度可変電圧に応じた割合で第１入力電圧を昇圧して駆動電圧に変換し、かつ、温度可変電圧に応じて異なるレベルのパルス信号を出力する。更に好ましくは、ブーストコンバータが、周辺温度の上昇に応じてパルス信号の電圧レベルを下降させ、周辺温度の下降に応じてパルス信号の電圧レベルを上昇させる。ゲートオン電圧生成部は、上記の駆動電圧を上記のパルス信号の電圧レベルだけシフトしてゲートオン電圧として出力する。第１ゲートオフ電圧生成部は、第２入力電圧を上記のパルス信号の電圧レベルだけシフトして第１ゲートオフ電圧として出力する。第２ゲートオフ電圧生成部は、第１ゲートオフ電圧を分圧して第２ゲートオフ電圧として出力する。更に好ましくは、第２ゲートオフ電圧生成部が、第１ゲートオフ電圧を分圧する分圧器に加え、その分圧器の出力電圧を一定のレベル以上に維持するツェナーダイオードを含む。

本発明による液晶表示装置では、ゲート駆動部（特に、それに含まれているスイッチング素子）の駆動に利用される電圧が、第１クロック信号及び第２クロック信号の各電圧レベルの振幅、すなわち、ゲートオン電圧と第１ゲートオフ電圧との間の範囲で変動する。ここで、ゲートオン電圧、更に第１ゲートオフ電圧の各レベルが周辺温度に応じて変化し、特に周辺温度の低下に伴って各クロック信号の振幅が増大する。それにより、周辺温度の低下に関わらず、ゲート駆動部の駆動能力が高く維持される。
一方、ゲート信号の電圧レベルはゲートオン電圧と第２ゲートオフ電圧との間で切り換えられる。特に、第２ゲートオフ電圧が実際のゲートオフ電圧としてゲートラインに対して印加される。従って、第１クロック信号及び第２クロック信号のローレベルの下降に関わらず、画素電極とゲートラインとの間の電位差が所定の範囲に維持されるので、画素電極の電圧が十分に速く変化する。それ故、残像現象を抑制したまま、クロック信号のローレベルの下降によるゲート駆動部の駆動能力を高く維持できる。こうして、本発明による液晶表示装置は従来の装置より高画質である。

以下、添付された図面を参照しながら、本発明の好適な実施形態を説明する。
図1に、本発明の実施形態による液晶表示装置のブロック図を示す。図1に示されているように、液晶表示装置10は、液晶パネル300、電圧生成部800、信号制御部500、クロック生成部600、ゲート駆動部400、及びデータ駆動部700を含む。

液晶パネル300は、第１基板と第２基板とで液晶層を挟んだ構造をしている。第１基板は第２基板より大きい。液晶パネル300は、映像が表示される表示部DAと、その周りを囲む非表示部PAとに分けられる。表示部DAは第１基板と第２基板とが対向している部分であり、n本のゲートラインG1〜Gn、m本のデータラインD1〜Dm、及び画素PXを含む。ゲートラインG1〜Gnは液晶パネル300の横方向に対してほぼ平行に延びている。データラインD1〜Dmは液晶パネル300の縦方向に対してほぼ平行に延びている。画素PXは、ゲートラインG1〜GnとデータラインD1〜Dmとで仕切られた領域毎に形成されている。非表示部PAは、第２基板より外側にはみ出している第１基板の周辺部分から成る。

図2に一つの画素PXの構造を模式的に示す。第１基板100の上には画素電極PEが形成されている。第２基板200の上には共通電極CE及びカラーフィルターCFが形成されている。第１基板100と第２基板200との間には液晶層150が挟まれている。液晶層150を隔てて対向する画素電極PEと共通電極CEとが液晶キャパシタClcを構成している。i番目（i＝1〜n）のゲートラインGiとj番目（j＝1〜m）のデータラインDjとに連結された画素PXでは、スイッチング素子Q1がそれらのゲートラインGiとデータラインDjとに連結され、液晶キャパシタClc及びストレージキャパシタCstがそのスイッチング素子Q1に連結されている。尚、ストレージキャパシタCstは必要に応じて省略することができる。

電圧生成部800は液晶表示装置10の動作に必要な電圧を生成する。その電圧は特に、ゲートオン電圧Von、第１ゲートオフ電圧Voff1、及び第２ゲートオフ電圧Voff2を含む。ゲートオン電圧Von及び第１ゲートオフ電圧Voff1はクロック生成部600に提供され、第２ゲートオフ電圧Voff2はゲート駆動部400に提供される。電圧生成部800はゲートオン電圧Vonのレベルを周辺温度に応じて変化させる。具体的には、ゲートオン電圧Vonのレベルを低温では上昇させ、高温では下降させる。好ましくは、電圧生成部800は第１ゲートオフ電圧Voff1のレベルも周辺温度に応じて変化させる。具体的には、第１ゲートオフ電圧Voff1のレベルを、低温では下降させ、高温では上昇させる。一方、電圧生成部800は第２ゲートオフ電圧Voff2を、好ましくは第１ゲートオフ電圧Voff1の変動範囲より高いレベルに一定に維持する。尚、第１ゲートオフ電圧Voff1のレベルは周辺温度とは無関係に一定に維持されても良い。

信号制御部500は外部のグラフィックコントローラ（図示せず）から入力映像信号R、G、B、及び入力制御信号を受信する。入力制御信号は好ましくは、垂直同期信号Vsync、水平同期信号Hsync、メインクロック信号Mclk、及びデータイネーブル信号DEを含む。
信号制御部500は入力映像信号R、G、Bと入力制御信号とに基づいてデータ制御信号CONTと映像データDATとを生成し、データ駆動部700に送る。データ制御信号CONTはデータ駆動部700の動作を制御するための信号であり、動作開始のタイミングを示す水平開始信号、及びデータ電圧の出力タイミングを示すロード信号を含む。
データ駆動部700は、データ制御信号CONTに従い、映像データDATをデータ電圧に変換して各データラインD1〜Dmに提供する。

信号制御部500は更に、入力制御信号に基づき、第１クロック生成制御信号OE、第２クロック生成制御信号CPV、及びスキャン開始信号STVを生成し、クロック生成部600に提供する。第１クロック生成制御信号OEは、ゲート駆動部400にゲート信号をイネーブルさせるためのゲートイネーブル信号である。第２クロック生成制御信号CPVは、ゲート信号のデューティ比を示すゲートクロック信号である。スキャン開始信号STVは、各フレームの開始を示す信号である。

クロック生成部600は、第１クロック生成制御信号OE、第２クロック生成制御信号CPV、及びスキャン開始信号STVに応じてゲートオン電圧Von及び第１ゲートオフ電圧Voff1を利用し、第１クロック信号CKVと第２クロック信号CKVBとを出力する。第１クロック信号CKV及び第２クロック信号CKVBは互いに逆位相であり、各レベルがゲートオン電圧Vonと第１ゲートオフ電圧Voff1との間で切り換わる（図3参照）。クロック生成部600はまた、スキャン開始信号STVを第２スキャン開始信号STVPに変換してゲート駆動部400に提供する。第２スキャン開始信号STVPは、スキャン開始信号STVの振幅を増加させた信号である。

図3に、第１クロック信号CKV及び第２クロック信号CKVBの各波形を示す。上述したように、ゲートオン電圧が、低温では高いレベルVon＿Lに維持され、高温では低いレベルVon＿Hに維持されている。一方、第１ゲートオフ電圧が、低温では低いレベルVoff1＿Lに維持され、高温では高いレベルVoff1＿Hに維持されている。従って、第１クロック信号CKV及び第２クロック信号CKVBはいずれも、高温では大きい振幅Von＿H−Voff1＿Hでスイングし（図3に丸印で示されている波形参照）、低温では小さい振幅Von＿L−Voff1＿Lでスイングする（図3に×印で示されている波形参照）。

ゲート駆動部400は液晶パネル300の非表示部PAに実装され、好ましくはa−SiＴＦＴを含む。ゲート駆動部400は、第１クロック信号CKV、第２クロック信号CKVB、第２スキャン開始信号STVP、及び第２ゲートオフ電圧Voff2に基づいてゲート信号を生成し、各ゲートラインG1〜Gnに順番に提供する。
図4にゲート駆動部400のブロック図の一例を示す。ゲート駆動部400は（ゲートラインの総数nより1多い）n＋1個のステージST₁〜ST_n＋1を含む。それらのステージST₁〜ST_n＋1はカスケード接続され、前段から順番にゲート信号Gout(1)〜Gout(n＋1)を出力する。最終ステージST_n＋1を除き、各ステージST₁〜ST_nの出力端子が一つずつ、ゲートラインに連結されているので、各ゲート信号Gout(1)〜Gout(n)が対応するゲートラインに順番に出力される。

各ステージST₁〜ST_n＋1は、第１クロック信号CKV、第２クロック信号CKVB、及び第２ゲートオフ電圧Voff2を入力し、それらに基づいて各ゲート信号Gout(1)〜Gout(n＋1)を次のように生成する（図6参照）。まず、ゲート信号Gout(1)〜Gout(n＋1)をハイレベルに維持すべき区間では、第１クロック信号CKVまたは第２クロック信号CKVBのいずれか高いレベルの方をゲート信号として出力する。一方、ゲート信号をローレベルに維持すべき区間では、第２ゲートオフ電圧Voff2をゲート信号として出力する。それにより、各ゲート信号Gout(1)〜Gout(n＋1)のレベルはゲートオン電圧Vonと第２ゲートオフ電圧Voff2との間で切り換わる。

好ましくは、各ステージST₁〜ST_n＋1が、第１クロック端子CK1、第２クロック端子CK2、電源電圧端子GV、フレームリセット端子FR、セット端子S、リセット端子R、ゲート出力端子OUT1、及びキャリー出力端子OUT2を含む。好ましくは、奇数番目のステージST_j（j＝1、3、5、…）では、第１クロック端子CK1に第１クロック信号CKVが入力され、第２クロック端子CK2に第２クロック信号CKVBが入力され、偶数番目のステージST_j＋1ではその逆である。電源電圧端子GVには第２ゲートオフ電圧Voff2が入力され、フレームリセット端子FRには初期化信号INTが入力される。例えばj番目（j＝2〜n＋1）のステージST_jでは、セット端子Sに前段のステージST_j−1のキャリー出力端子OUT2が連結され、リセット端子Rに後段のステージST_j＋1のゲート出力端子OUT1が連結されている。ゲート出力端子OUT1からはゲート信号Gout(1)〜Gout(n＋1)が出力され、キャリー出力端子OUT2からはキャリー信号Cout(1)〜Cout(n＋1)が出力される。ここで、初期化信号INTは好ましくは、最終ステージST_n＋1のキャリー出力端子OUT2から出力されるキャリー信号Cout(n＋1)である。尚、1番目のステージST₁のセット端子Sと最終ステージST_n＋1のリセット端子Rとには第２スキャン開始信号STVPが入力される。

図5に、j番目（j：奇数）のステージST_jの等価回路を示す。j番目のステージST_jは、バッファー部410、充電部420、プルアップ部430、キャリー信号生成部470、プルダウン部440、放電部450、及び保持部460を含む。但し、ゲート信号Gout(j)がキャリー信号Cout(j)として兼用される場合、キャリー信号生成部470が省略され、プルアップ部430がキャリー信号生成部として兼用されても良い。

バッファー部410では、ダイオード接続された第４トランジスタT4がセット端子Sに連結されている。バッファー部410は、前段のステージST_n−1からセット端子Sに入力されたキャリー信号Cout(j−1)を、充電部420、キャリー信号生成部470、放電部450、及び保持部460に提供する。

充電部420では、第１キャパシタC6の一端が第４トランジスタT4のソースと放電部450とに連結され、他端がゲート出力端子OUT1と第５トランジスタT5のドレインとに連結されている。ここで、前段のステージST_n−1から入力されるキャリー信号Cout(j−1)は第２クロック信号CKVBである。従って、キャリー信号Cout(j−1)のレベルの上昇に伴い、第５トランジスタT5が後述のようにターンオンするので、第１キャパシタC6がキャリー信号Cout(j−1)のハイレベルと第２ゲートオフ電圧Voff2との差により充電される。

プルアップ部430では、第１トランジスタT1のドレインが第１クロック端子CK1に連結され、ゲートが第１キャパシタC6の一端に連結され、ソースが第１キャパシタC6の他端及びゲート出力端子OUT1に連結されている。前段のステージST_n−1からのキャリー信号Cout(j−1)のレベルが上昇により第１キャパシタC6が充電されれば、そのキャリー信号Cout(j−1)のレベルが下がった後も、第１トランジスタT1がオン状態を維持する。従って、第１キャパシタC6が放電するまで、第１クロック端子CK1に入力される第１クロック信号CKVがゲート信号Gout(j)としてゲート出力端子OUT1から出力される。

キャリー信号生成部470は第１５トランジスタT15と第２キャパシタC7とを含む。第１５トランジスタT15のドレインが第１クロック端子CK1に連結され、ソースがゲート出力端子OUT1に連結され、ゲートがバッファー部710に連結されている。第２キャパシタC7は第１５トランジスタT15のゲートとソースとの間に連結されている。第２キャパシタC7は第１キャパシタC6と同じく、前段のステージST_n−1からのキャリー信号Cout(j−1)のレベルの上昇により充電される。それにより、第２キャパシタC7が放電するまで第１５トランジスタT15がオン状態を維持するので、第１クロック信号CKVがキャリー出力端子OUT2からキャリー信号Cout(j)として出力される。

保持部460では、第３トランジスタT3のドレインがゲート出力端子OUT1に連結され、ソースが電源電圧端子GVに連結されている。一方、第７トランジスタT7と第８トランジスタT8との対、及び第１２トランジスタT12と第１３トランジスタT13との対がそれぞれ、第１クロック端子CK1と電源電圧端子GVとの間に直列に連結されている。第３トランジスタT3のゲートは第７トランジスタT7と第８トランジスタT8との間の連結点に連結されている。第７トランジスタT7のゲートは、第１２トランジスタT12と第１３トランジスタT13との間の連結点、及び第１トランジスタT1のゲートに連結されている。第８トランジスタT8と第１３トランジスタT13との各ゲートはいずれも、ゲート出力端子OUT1に連結されている。第７トランジスタT7のゲートとドレインとの間には第３キャパシタC8が連結され、ゲートとソースとの間には第４キャパシタC9が連結されている。

保持部460では更に、第１１トランジスタT11、第１０トランジスタT10、及び第５トランジスタT5がセット端子Sと電源電圧端子GVとの間に直列に連結されている。第１１トランジスタT11のドレインがセット端子Sに連結され、ゲートが第２クロック端子CK2に連結されている。第１１トランジスタT11のソースと第１０トランジスタT10のドレインとの間の連結点が第１トランジスタT1のゲートに連結されている。第１０トランジスタT10のゲートが第１クロック端子CK1に連結されている。第１０トランジスタT10のソースと第５トランジスタT5のドレインとの間の連結点がゲート出力端子OUT1に連結されている。第５トランジスタT5のゲートが第２クロック端子CK2に連結され、ソースが電源電圧端子GVに連結されている。

セット端子Sの電位、すなわち、前段のステージST_n−1からのキャリー信号Cout(j−1)のレベルが低く維持されている間は第１キャパシタC6には電荷が蓄積されていない。その場合、第１クロック信号CKVがハイレベルである間は第１０トランジスタT10がオン状態を維持するので、第１トランジスタT1のゲートとソースとの間が短絡し、第１トランジスタT1がオフ状態を維持する。更に、ゲート出力端子OUT1がフローティング状態に維持されているので、第７トランジスタT7と第１２トランジスタT12とはいずれもオフ状態を維持する。一方、第１クロック信号CKVがローレベルである間は第２クロック信号CKVBがハイレベルであるので、第５トランジスタT5がオン状態を維持し、ゲート出力端子OUT1の電位、すなわちゲート信号Gout(j)のレベルを第２ゲートオフ電圧Voff2に保持する。

前段のステージST_n−1からのキャリー信号Cout(j−1)のレベルが上昇すれば第１キャパシタC6が充電されるので、上述のとおり、第１キャパシタC6が放電するまで第１トランジスタT1がオン状態を維持する。その場合、第１クロック信号CKVがローレベルである間は第２クロック信号CKVBがハイレベルであるので、第５トランジスタT5がオン状態を維持し、ゲート出力端子OUT1の電位、すなわち、ゲート信号Gout(j)のレベルを第２ゲートオフ電圧Voff2に保持する。尚、第８トランジスタT8と第１３トランジスタT13とはいずれもオフ状態を維持している。

第２クロック信号CKVBがローレベルに切り換わり、第１クロック信号CKVがハイレベルに切り換わると、第５トランジスタT5がターンオフする。一方、第１トランジスタT1がオン状態を維持しているので、第１０トランジスタT10のゲートとソースとの間が短絡し、第１０トランジスタT10がオフ状態を維持する。それにより、第１トランジスタT1のゲートがフローティング状態に維持されるので、第１トランジスタT1がオン状態を維持したまま、ゲート出力端子OUT1の電位、すなわち、ゲート信号Gout(j)のレベルが第１クロック信号CKVのレベルと共に上昇する。更に、第７トランジスタT7、第８トランジスタT8、第１２トランジスタT12、及び第１３トランジスタT13がいずれもターンオンする。従って、第３トランジスタT3のゲート電位が第２ゲートオフ電圧Voff2に降下するので、第３トランジスタT3がターンオフし、ゲート信号Gout(j)がハイレベルVon＿HまたはVon＿Lに安定に保持される。

その期間では、第８トランジスタT8と第１３トランジスタT13との間のオン電圧の差により第４キャパシタC9が充電される。従って、後述のプルダウン部440の動作により他のトランジスタT8、T12、T13がターンオフした後でも、第３キャパシタC8と第４キャパシタC9とが第７トランジスタT7のゲート電位を十分に高く維持し、第７トランジスタT7にオン状態を維持させる。その結果、第３トランジスタT3が第１クロック信号CKVに応じてオンオフを繰り返す。一方、第５トランジスタT5は第２クロック信号CKVBに応じてオンオフを繰り返す。こうして、第３トランジスタT3と第５トランジスタT5とが交互にゲート出力端子OUT1を電源電圧端子GVに連結し、ゲート信号Gout(j)を第２ゲートオフ電圧Voff2に安定に保持する。

プルダウン部440では、第２トランジスタT2のドレインが、第１トランジスタT1のソース、第１キャパシタC6の他端、及びゲート出力端子OUT1に連結され、ソースが電源電圧端子GVに連結され、ゲートがリセット端子Rに連結されている。第２トランジスタT2は、次段のステージST_j＋1からリセット端子Rに入力されたゲート信号Gout(j＋1)のレベルの上昇によりターンオンし、ゲート出力端子OUT1の電位、すなわちゲート信号Gout(j)のレベルを第２ゲートオフ電圧Voff2まで下げる（図6参照）。それにより、トランジスタT8、T12、T13がターンオフする。

放電部450は第９トランジスタT9と第６トランジスタT6とを含む。
第９トランジスタT9のゲートはリセット端子Rに連結され、ドレインは第１キャパシタC6の一端と第２キャパシタC7の一端とに連結され、ソースは電源電圧端子GVに連結されている。第９トランジスタT9は次段のステージST_j＋1からのゲート信号Gout(j＋1)のレベルの上昇に応じてターンオンし、第１キャパシタC6と第２キャパシタC7とを放電させる。それにより、第１トランジスタT1と第１５トランジスタT15とがいずれもオフ状態を維持する。ここで、次段のステージST_j＋1からのゲート信号Gout(j＋1)は第２クロック信号CKVBである。従って、第２ゲートオフ電圧Voff2が第１ゲートオフ電圧Voff1（すなわち、第１クロック信号CKVのローレベル）より十分に高く設定されている場合、ゲート信号Gout(j＋1)によって第９トランジスタT9がターンオンしても、第３キャパシタC8と第４キャパシタC9とには放電させないようにできる。

第６トランジスタT6のゲートはフレームリセット端子FRに連結され、ドレインは第１キャパシタC6の一端に連結され、ソースは電源電圧端子GVに連結されている。第６トランジスタT6は初期化信号INTのレベルの上昇に応じてターンオンし、第１キャパシタC6と第２キャパシタC7とを完全に放電させる。更に好ましくは、第１クロック端子CK1の電位を電源電圧端子GVの電位に一致させ、第３キャパシタC8と第４キャパシタC9とを完全に放電させる。こうして、各ステージの状態が初期化される。

各トランジスタT1〜T15は好ましくはa−SiＴＦＴであるので、低温ではそれぞれの駆動能力が低下する。しかし、低温では、第１クロック信号CKVと第２クロック信号CKVBとの各振幅、すなわちゲートオン電圧と第１ゲートオフ電圧との間の差Von＿L−Voff＿Lが十分に増大する（図6参照）。それにより、低温に起因する各トランジスタT1〜T15の駆動能力の低下が相殺される。すなわち、低温でもゲート駆動部400が高い能力を維持する。更に、低温ではゲートオン電圧が上昇するので、各ゲートラインG1〜Gnに連結された複数のスイッチング素子（図2に示されているトランジスタQ1参照）がゲート信号Gout(1)〜Gout(n)により確実にオンオフする。こうして、低温でも液晶パネル300の表示品質が高く維持される。

各ゲートラインG1〜Gnに対しては、第１ゲートオフ電圧Voff1ではなく、第２ゲートオフ電圧Voff2が提供される。ここで、第２ゲートオフ電圧Voff2は好ましくは、第１ゲートオフ電圧Voff1とは独立に調節される。特に周辺温度に関わらず、第２ゲートオフ電圧Voff2は一定に維持される。それにより、第１ゲートオフ電圧Voff1を周辺温度に応じて変化させても、画素電極とゲートラインとの間の電位差、すなわち、データ電圧と第２ゲートオフ電圧Voff2との間の差は周辺温度に関わらず所定の範囲内に維持できる。従って、画素電極の電圧を十分に速く変化させることができるので、残像現象を抑えることができる。

以下、図7〜図11を参照しながら、電圧生成部の詳細を具体的に説明する。まず、図7に、電圧生成部のブロック図を示す。電圧生成部800は、ブーストコンバータ810、温度感知部820、ゲートオン電圧生成部830、第１ゲートオフ電圧生成部840、及び第２ゲートオフ電圧生成部850を含む。温度感知部820は周辺温度に応じて出力電圧（以下、温度可変電圧という）VARVのレベルを変化させる。ブーストコンバータ810は第１入力電圧Vin1を昇圧して駆動電圧AVDDに変換する。特に温度可変電圧VARVに応じて駆動電圧AVDDのレベルを変化させる。ブーストコンバータ810は更にパルス信号PULSEを出力する。ゲートオン電圧生成部830は、駆動電圧AVDDのレベルをパルス信号PULSEのレベルだけシフトさせ、ゲートオン電圧Vonとして出力する。第１ゲートオフ電圧生成部840は、第２入力電圧Vin2をパルス信号PULSEのレベルだけシフトさせ、第１ゲートオフ電圧Voff2として出力する。第２ゲートオフ電圧生成部850は、第１ゲートオフ電圧Voff1を分圧して第２ゲートオフ電圧Voff2に変換する。

ブーストコンバータ810の等価回路を図8に示す。ブーストコンバータ810では、第１入力電圧Vin1がインダクタLの一端に対して印加される。インダクタLの他端は第１ダイオードD1のアノードに連結され、第１ダイオードD1のカソードは駆動電圧AVDDの出力端子に連結されている。第１ダイオードD1のカソードと接地端子との間には第１キャパシタC1が連結されている。第１ダイオードD1のアノードと接地端子との間にはスイッチング素子Q2が連結されている。スイッチング素子Q2は、そのゲートにＰＷＭ（Pulse Width Modulation）信号発生器812から入力される制御信号PWMに従ってオンオフする。尚、ブーストコンバータ810は、図8に示されているものとは別の種類のコンバータであっても良い。

制御信号PWMがハイレベルである期間ではスイッチング素子Q2がオン状態を維持するので、インダクタLの両端に対して第１入力電圧Vin1と接地電圧との間の差が印加される。そのとき、その差に比例した割合で、インダクタLを流れる電流ILが増加する。その状態から制御信号PWMがローレベルに切り換えられると、スイッチング素子Q2がターンオフするので、インダクタLに電流ILを維持する方向に起電力が生じる。それにより、第１ダイオードD1がターンオンし、インダクタLを流れる電流ILが第１ダイオードD1を流れる。更に、第１キャパシタC1が充電される。特に第１キャパシタC1の両端電圧が、（接地電圧に対して）第１入力電圧Vin1より高い電圧に一定に維持される。こうして、その電圧が駆動電圧AVDDとして出力される。ここで、ブーストコンバータ810の昇圧比（第１入力電圧Vin1に対する駆動電圧AVDDの比）は制御信号PWMのデューティ比によって決まる。

ＰＷＭ信号発生器812は制御信号PWMのデューティ比を、次のように温度可変電圧VARVのレベルに応じて変化させる。ＰＷＭ信号発生器812のブロック図を図9に示す。オシレータ814は一定周波数の基準クロック信号RCLKを発生させる。ここで、基準クロック信号RCLKの各パルスはレベルに応じて幅が変化する形状であり、好ましくは三角形である。比較器816はその基準クロック信号RCLKと温度可変電圧VARVとの間でレベルを比較し、その比較結果に応じて制御信号PWMのレベルを二値的に変化させる。例えば、温度可変電圧VARVのレベルが基準クロック信号RCLKのレベルより高い場合には制御信号PWMをハイレベルにし、低い場合にはローレベルにする。基準クロック信号RCLKの周波数は一定であるので、温度可変電圧VARVのレベルに応じて制御信号PWMのデューティ比が変わる。尚、ＰＷＭ信号発生器812が、図9に示されているものとは別のタイプのもの、例えば制御電圧信号に応じてデューティ比の異なるクロック信号を発生させるものであっても良い。

図8には温度感知部820の等価回路も示されている。温度感知部820は二つの抵抗器R1、R2の直列接続と三つのダイオードD2、D3、D4の直列接続とを含む。二つの抵抗器R1、R2はブーストコンバータ810の出力端子と接地端子との間に直列に連結され、分圧器を構成している。ダイオードD2、D3、D4の直列接続のアノードは二つの抵抗器R1、R2の間の連結点に連結され、カソードはＰＷＭ信号発生器812に連結されている。すなわち、ダイオードD2〜D4の直列接続のカソードの電圧が温度可変電圧VARVとして利用される。駆動電圧AVDDが二つの抵抗器R1、R2によって一定の割合で分圧され、ダイオードD2〜D4の直列接続のアノードに対して印加される。そのとき、各ダイオードD2〜D4には順方向に電流が流れ、電圧降下が生じる。それにより、温度可変電圧VARVは、ダイオードD2〜D4の直列接続のアノードに対して印加される電圧よりダイオードD2〜D4の順方向電圧降下の和だけ低い。各ダイオードD2〜D4の順方向電圧降下は周辺温度に応じて変化する。特に、各順方向電圧降下の変化量は周辺温度の変化量に実質的に反比例する。従って、周辺温度が上昇すればダイオードD2〜D4の順方向電圧降下が減少するので、温度可変電圧VARVが上昇する。逆に、周辺温度が下降すればダイオードD2〜D4の順方向電圧降下が増大するので、温度可変電圧VARVが下降する。このように、温度感知部820は周辺温度に応じて温度可変電圧VARVのレベルを変化させる。

図10に、ゲートオン電圧生成部830の等価回路の一例を示す。図10の例では、ゲートオン生成部830がチャージポンプ回路で構成されている。
ゲートオン電圧生成部830は、第５ダイオードD5、第６ダイオードD6、第２キャパシタC2、及び第３キャパシタC3を含む。第５ダイオードD5のアノードに対しては駆動電圧AVDDが印加される。第５ダイオードD5のカソードは第１ノードN1に連結されている。第２キャパシタC2は第１ノードN1と第２ノードN2との間に連結されている。第２ノードN2に対してはパルス信号PULSEが印加される。第６ダイオードD6のアノードは第１ノードN1に連結されている。第６ダイオードD6のカソードの電圧がゲートオン電圧Vonとして出力される。第３キャパシタC3は第５ダイオードD5のアノードと第６ダイオードD6のカソードとの間に連結されている。

ゲートオン電圧生成部830は次のように動作する。第１ノードN1の電圧は第５ダイオードD5により駆動電圧AVDD以上に維持されている。パルス信号PULSEが立ち上がると、第２キャパシタC2を通して第１ノードN1に正のパルス電圧が生じる。そのパルス電圧が第６ダイオードD6をターンオンさせ、更に第６ダイオードD6を通して第３キャパシタC3を充電する。その結果、第３キャパシタC3の両端電圧がパルス信号PULSEの電圧レベルと等しく維持され、第６ダイオードD6のカソードの電圧、すなわち、ゲートオン電圧Vonが、駆動電圧AVDDよりパルス信号PULSEの電圧レベルだけ高いレベルにクランプされる。

図10には、第１ゲートオフ電圧生成部840の等価回路の一例も示されている。図10の例では、第１ゲートオフ電圧生成部840もチャージポンプ回路で構成されている。
第１ゲートオフ電圧生成部840は、第７ダイオードD7、第８ダイオードD8、第４キャパシタC4、及び第５キャパシタC5を含む。第７ダイオードD7のカソードに対しては第２入力電圧Vin2が印加される。第７ダイオードD7のアノードは第３ノードN3に連結されている。第４キャパシタC4は第３ノードN3と第２ノードN2との間に連結されている。第８ダイオードD8のカソードは第３ノードN3に連結されている。第８ダイオードD8のアノードの電圧が第１ゲートオフ電圧Voff1として出力される。第５キャパシタC5は第７ダイオードD7のカソードと第８ダイオードD8のアノードとの間に連結されている。

第１ゲートオフ電圧生成部840は次のように動作する。第３ノードN3の電圧は第５ダイオードD5により第２入力電圧Vin2以下に維持されている。パルス信号PULSEが立ち下がると、第４キャパシタC4を通して第３ノードN3に負のパルス電圧が生じる。そのパルス電圧が第８ダイオードD8をターンオンさせ、更に第８ダイオードD8を通して第５キャパシタC5を充電する。その結果、第５キャパシタC5の両端電圧がパルス信号PULSEの電圧レベルと等しく維持され、第８ダイオードD8のアノードの電圧、すなわち、第１ゲートオフ電圧Voff1が、第２入力電圧Vin2よりパルス信号PULSEの電圧レベルだけ低いレベルにクランプされる。

駆動電圧AVDD及びパルス信号PULSEの電圧レベルは上述したように、周辺温度に応じて変化する。従って、図3に示されているように、ゲートオン電圧Vonは、低温では高いレベルVon＿Lに維持され、高温では低いレベルVon＿Hに維持される。一方、第１ゲートオフ電圧Voff1は、低温では低いレベルVoff1＿Lに維持され、高温では高いレベルVoff1＿Hに維持される。

図11に、第２ゲートオフ電圧生成部850の等価回路の一例を示す。第２ゲートオフ電圧生成部850は二つの抵抗器R3、R4の直列接続とツェナーダイオードZとを含む。二つの抵抗器R3、R4は第１ゲートオフ電圧生成部840の出力端子と接地端子との間に直列に連結され、分圧器を構成している。二つの抵抗器R1、R2の間の連結点は第２ゲートオフ電圧生成部850の出力端子に連結されている。すなわち、二つの抵抗器R3、R4の間の連結点の電圧が第２ゲートオフ電圧Voff2として出力される。ツェナーダイオードZのアノードは第２ゲートオフ電圧生成部850の出力端子に連結され、カソードは接地されている。ツェナーダイオードZは第２ゲートオフ電圧Voff2のレベルをその降伏電圧以上に安定に維持する。例えばツェナーダイオードZの降伏電圧が−5Vである場合、第２ゲートオフ電圧Voff2のレベルが−5Vを下回らない。

第１ゲートオフ電圧Voff1は二つの抵抗器R3、R4によって一定の割合で分圧される。好ましくは、高温では、その分圧された電圧がそのまま、第２ゲートオフ電圧Voff2として出力される。従って、第２ゲートオフ電圧Voff2が第１ゲートオフ電圧Voff1より高い。更に、第１ゲートオフ電圧Voff1のレベルの変化に応じて第２ゲートオフ電圧Voff2のレベルは変化する。しかし、第２ゲートオフ電圧Voff2のレベルの変化は二つの抵抗器R3、R4による分圧比だけ、第１ゲートオフ電圧Voff1のレベルの変化より小さい。周辺温度の低下に伴い、第１ゲートオフ電圧Voff1が下降するので、第２ゲートオフ電圧Voff2も下降する。しかし、第２ゲートオフ電圧Voff2がツェナーダイオードZの降伏電圧に達すれば、ツェナーダイオードZが逆方向に電流を流すので、第２ゲートオフ電圧Voff2がツェナーダイオードZの降伏電圧にクランプされる。このように、分圧器R3、R4とツェナーダイオードZとの併用により、第２ゲートオフ電圧Voff2の温度変化が第１ゲートオフ電圧Voff1の温度変化に対して十分に無視できる程度に抑えられる。
尚、分圧器R3、R4の出力電圧の温度変化が第１ゲートオフ電圧Voff1の温度変化に対して既に十分に小さい場合は、ツェナーダイオードZが省略されても良い。

図12に、クロック生成部600のブロック図の一例を示す。クロック生成部600は、論理和回路OR、Ｄフリップフロップ610、第１クロック電圧印加部620、第２クロック電圧印加部630、及び電荷共有部640を含む。
論理和回路ORは、第１クロック生成制御信号OEと第２クロック生成制御信号CPVとの論理和を演算し、その結果を第３クロック生成制御信号CPVXとしてＤフリップフロップ610に提供する（図14参照）。

図13に、Ｄフリップフロップ610の一例を示す。Ｄフリップフロップ610では、第３クロック生成制御信号CPVXがクロック端子CLKに入力される。更に、入力端子Dと反転出力端子Qbarとが連結されている。第３クロック生成制御信号CPVXの立ち上がり毎に、出力端子Qでは第２クロックイネーブル信号ECSのレベルが反転し、反転出力端子Qbarでは第１クロックイネーブル信号OCSのレベルが反転する（図14参照）。第１クロックイネーブル信号OCSは第２クロックイネーブル信号ECSとは位相が反対である。第１クロックイネーブル信号OCSは第１クロック電圧印加部620に提供され、第２クロックイネーブル信号ECSは第２クロック電圧印加部630に提供される。

第１クロック電圧印加部620は、第１クロックイネーブル信号OCS、ゲートオン電圧Von、及び第１ゲートオフ電圧Voff1を入力し、それらに基づいて第１クロック信号CKVを生成する。第１クロックイネーブル信号OCSがハイレベルである期間では、第１クロック信号CKVのレベルがゲートオン電圧Vonに維持され（図14に示されている第１区間参照）、第１クロックイネーブル信号OCSがローレベルである期間では、第１クロック信号CKVのレベルが第１ゲートオフ電圧Voff1に維持される（図14に示されている第２区間参照）。

第２クロック電圧印加部630は、第２クロックイネーブル信号ECS、ゲートオン電圧Von、及び第１ゲートオフ電圧Voff1を入力し、それらに基づいて第２クロック信号CKVBを生成する。第２クロックイネーブル信号ECSがハイレベルである期間では、第２クロック信号CKVBのレベルがゲートオン電圧Vonに維持され（図14に示されている第１区間参照）、第２クロックイネーブル信号ECSがローレベルである期間では、第２クロック信号CKVBのレベルが第１ゲートオフ電圧Voff1に維持される（図14に示されている第２区間参照）。

電荷共有部640は、第１クロック信号CKVを伝達する信号線と、第２クロック信号CKVを伝達する信号線との間に連結されている。ここで、各信号線の寄生容量（又は、各信号線に接続されたキャパシタ。以下同様。）は各クロック信号CKV、CKVBのレベル変化に応じて充放電する。電荷共有部640は第３クロック生成制御信号CPVXに応じ、各信号線の寄生容量の充放電時に、それらの寄生容量の間で電荷を共有させる。
具体的に説明すれば次のとおりである。図14に示されているように、第１区間では、第１クロック信号CKVのレベルはゲートオン電圧Vonに維持され、第２クロック信号CKVBのレベルは第１ゲートオフVoff1に維持されている。第１区間と第２区間との間には、第３クロック生成制御信号CPVXのレベルがローレベルに維持される期間（第３区間）が設けられている。第３クロック生成制御信号CPVXのレベルがローレベルであるとき、電荷共有部640は、第１クロック信号CKVを伝達する信号線の寄生容量と、第２クロック信号CKVを伝達する信号線の寄生容量との間で電荷を共有させる。従って、第３区間では、第１クロック信号CKVを伝達する信号線の寄生容量が徐々に放電し、第２クロック信号CKVBを伝達する信号線の寄生容量が徐々に充電される。すなわち、第３区間では、第１クロック信号CKVのレベルが徐々に第１ゲートオフ電圧Voff1に遷移し、第２クロック信号CKVBのレベルが徐々にゲートオン電圧Vonに遷移する。
このように、両方の信号線の寄生容量の間で電荷を共有させることにより、第３区間での電力消耗を減らすことができる。尚、その電力消耗が十分に小さい場合、電荷共有部640は省略されても良い。

以上、本発明の好ましい実施形態を説明した。しかし、当業者は、本発明の技術的思想や必須な特徴を変更することなく、本発明を上記とは異なる形態で実施できるであろう。それゆえ、上記の実施形態は全ての面で例示的なものに過ぎず、本発明の実施形態を限定するものではない。

本発明の実施形態による液晶表示装置のブロック図 図1に示されている液晶パネルの一画素の構造を示す模式図 図1に示されているクロック生成部によって生成される第１クロック信号CKV及び第２クロック信号CKVBの各波形図 図1に示されているゲート駆動部のブロック図 図4に示されているj番目のステージの等価回路図 図5に示されているj番目のステージから出力される信号Gout(j)の波形図 図1に示されている電圧生成部のブロック図 図7に示されているブーストコンバータと温度感知部との等価回路図 図8に示されているＰＷＭ発生器のブロック図 図7に示されているゲートオン電圧生成部及び第１ゲートオフ電圧生成部の等価回路図 図7に示されている第２ゲートオフ電圧生成部の等価回路図 図1に示されているクロック生成部のブロック図 図12に示されているＤフリップフロップの回路図 図12に示されているクロック生成部で利用される各信号の波形図

符号の説明

10 液晶表示装置
300 液晶パネル
400 ゲート駆動部
500 信号制御部
600 クロック生成部
700 データ駆動部
800 電圧生成部
810 ブーストコンバータ
820 温度感知部
830 ゲートオン電圧生成部
840 第１ゲートオフ電圧生成部
850 第２ゲートオフ電圧生成部

Claims (11)

1. ゲートオン電圧、第１ゲートオフ電圧、及び、第１ゲートオフ電圧とはレベルの異なる第２ゲートオフ電圧をそれぞれ出力する電圧生成部、
   ゲートオン電圧と第１ゲートオフ電圧との間で各レベルが切り換わる、互いに逆位相の第１クロック信号と第２クロック信号、を出力するクロック生成部、
   第１クロック信号と第２クロック信号とで駆動され、ゲートオン電圧と第２ゲートオフ電圧との間でレベルが切り換わるゲート信号を出力するゲート駆動部、並びに、
   ゲート信号に従って所定の輝度で発光する画素を備えている表示部、
   を有し、
   前記電圧生成部が、
   周辺温度に応じて異なるレベルの温度可変電圧を出力する温度感知部、
   温度可変電圧に応じた割合で第１入力電圧を昇圧して駆動電圧に変換し、かつ、温度可変電圧に応じて異なるレベルのパルス信号を出力するブーストコンバータ、
   前記駆動電圧を前記パルス信号の電圧レベルだけシフトしてゲートオン電圧として出力するゲートオン電圧生成部、
   第２入力電圧を前記パルス信号の電圧レベルだけシフトして第１ゲートオフ電圧として出力する第１ゲートオフ電圧生成部、及び、
   第１ゲートオフ電圧を分圧して第２ゲートオフ電圧として出力する第２ゲートオフ電圧生成部、
   を含む液晶表示装置。
2. 前記電圧生成部が第１ゲートオフ電圧を第２ゲートオフ電圧より低く設定する、請求項１に記載の液晶表示装置。
3. 前記電圧生成部が、周辺温度の上昇に応じて第１ゲートオフ電圧を上昇させ、周辺温度の下降に応じて第１ゲートオフ電圧を下降させる、請求項１に記載の液晶表示装置。
4. 前記電圧生成部が、周辺温度の変化に関わらず、第２ゲートオフ電圧を実質的に一定のレベルに維持する、請求項１に記載の液晶表示装置。
5. 前記温度感知部が、周辺温度の上昇に応じて温度可変電圧を下降させ、周辺温度の下降に応じて温度可変電圧を上昇させる、請求項１に記載の液晶表示装置。
6. 前記温度感知部が、周辺温度の変化に実質的に反比例して順方向電圧降下を変化させるダイオードを含む、請求項５に記載の液晶表示装置。
7. 前記ブーストコンバータが、周辺温度の上昇に応じて前記パルス信号の電圧レベルを下降させ、周辺温度の下降に応じて前記パルス信号の電圧レベルを上昇させる、請求項１に記載の液晶表示装置。
8. 前記第２ゲートオフ電圧生成部が、第１ゲートオフ電圧を分圧する分圧器、及び、前記分圧器の出力電圧を一定のレベル以上に維持するツェナーダイオード、を含む、請求項１に記載の液晶表示装置。
9. 前記ゲート駆動部が、
   非晶質シリコン薄膜トランジスタを含み、ゲート信号を順番に出力する複数のステージ、
   を有する、請求項１に記載の液晶表示装置。
10. 前記液晶表示装置が、外部から入力される制御信号に応じてスキャン開始信号を生成する信号制御部、を更に有し、
    前記ゲート駆動部がスキャン開始信号に動作のタイミングを合わせる、
    請求項１に記載の液晶表示装置。
11. 前記ゲート駆動部が、ゲート信号を順番に出力する複数のステージを含み、
    前記ステージのそれぞれが、
    スキャン開始信号、または前段のステージから入力されるキャリー信号によって充電される充電部、
    前記充電部が充電された場合、第１クロック信号または第２クロック信号をゲート信号として出力するプルアップ部、
    スキャン開始信号、または前段のステージから入力されるキャリー信号に応じ、第１クロック信号または第２クロック信号をキャリー信号として出力するキャリー信号生成部、
    次段のステージから入力されるゲート信号に応じて第２ゲートオフ電圧をゲート信号として出力するプルダウン部、及び、
    次段のステージから入力されるゲート信号に応じて前記充電部を放電させる放電部、
    を含む、請求項１０に記載の液晶表示装置。

Images