KR20080048299A - 액정 표시 장치 - Google Patents

액정 표시 장치 Download PDF

Info

Publication number
KR20080048299A
KR20080048299A KR1020060118529A KR20060118529A KR20080048299A KR 20080048299 A KR20080048299 A KR 20080048299A KR 1020060118529 A KR1020060118529 A KR 1020060118529A KR 20060118529 A KR20060118529 A KR 20060118529A KR 20080048299 A KR20080048299 A KR 20080048299A
Authority
KR
South Korea
Prior art keywords
voltage
gate
signal
clock signal
clock
Prior art date
Application number
KR1020060118529A
Other languages
English (en)
Other versions
KR101294321B1 (ko
Inventor
박종국
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060118529A priority Critical patent/KR101294321B1/ko
Priority to JP2007136462A priority patent/JP5086692B2/ja
Priority to US11/938,118 priority patent/US8018451B2/en
Priority to CN2007101961171A priority patent/CN101221730B/zh
Publication of KR20080048299A publication Critical patent/KR20080048299A/ko
Application granted granted Critical
Publication of KR101294321B1 publication Critical patent/KR101294321B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/041—Temperature compensation

Abstract

표시 품질을 향상시킬 수 있는 액정 표시 장치가 제공된다. 액정 표시 장치는, 게이트 온 전압과, 서로 다른 전압 레벨을 갖는 제1 및 제2 게이트 오프 전압을 각각 출력하는 전압 생성부와, 게이트 온 전압과 제1 게이트 오프 전압 사이를 스윙하는 제1 클럭 신호 및 제1 클럭 신호와 위상이 반대인 제2 클럭 신호를 출력하는 클럭 생성부와, 제1 클럭 신호, 제2 클럭 신호 및 제2 게이트 오프 전압을 제공받아 게이트 신호를 출력하는 게이트 구동부 및 게이트 신호를 제공받아 온/오프되어 영상을 표시하는 다수의 화소를 구비하는 표시부를 포함한다.
Figure P1020060118529
액정 표시 장치, 온도, 게이트 오프 전압, a-Si TFT

Description

액정 표시 장치{Liquid crystal display}
도 1은 본 발명의 실시예들에 따른 액정 표시 장치를 설명하기 위한 블록도이다.
도 2는 도 1의 한 화소에 대한 등가 회로도이다.
도 3은 도 1의 클럭 생성부를 설명하기 위한 신호도이다.
도 4는 도 1의 게이트 구동부를 설명하기 위한 블록도이다.
도 5는 도 4의 j번째 스테이지를 설명하기 위한 회로도이다.
도 6은 도 5의 j번째 스테이지를 설명하기 위한 신호도이다.
도 7은 도 1의 전압 생성부를 설명하기 위한 블록도이다.
도 8은 도 7의 부스트 컨버터를 설명하기 위한 회로도이다.
도 9는 도 8의 PWM 발생기를 설명하기 위한 블록도이다.
도 10은 도 7의 게이트 온 전압 생성부 및 제1 게이트 오프 전압 생성부를 설명하기 위한 회로도이다.
도 11은 도 7의 제2 게이트 오프 전압 생성부를 설명하기 위한 회로도이다.
도 12는 클럭 생성부를 설명하기 위한 블록도이다.
도 13은 도 12의 디플립플롭을 설명하기 위한 회로도이다.
도 14는 도 12의 클럭 생성부를 설명하기 위한 신호도이다.
(도면의 주요부분에 대한 부호의 설명)
10: 액정 표시 장치 300: 액정패널
400: 게이트 구동부 500: 신호 제어부
600: 클럭 생성부 700: 데이터 구동부
800: 전압 생성부 810: 부스트 컨버터
820: 온도 감지부 830: 게이트 온 전압 생성부
840: 제1 게이트 오프 전압 생성부 850: 제2 게이트 오프 전압 생성부
본 발명은 표시 품질을 향상시킬 수 있는 액정 표시 장치에 관한 것이다.
액정 표시 장치는 다수의 게이트 라인과 다수의 데이터 라인이 구비된 액정패널, 다수의 게이트 라인에 게이트 신호를 출력하는 게이트 구동부 및 다수의 데이터 라인에 데이터 신호를 출력하는 데이터 구동부를 포함한다. 최근에는 액정 표시 장치의 크기를 줄이고, 생산성을 증대시키기 위하여 게이트 드라이버를 액정 표시 패널의 소정 영역에 집적하여 형성하는 구조가 개발되고 있다.
액정패널 상에 형성되는 게이트 구동부는 게이트 신호를 순차적으로 출력하는 다수의 스테이지를 포함하는데, 각 스테이지는 적어도 하나의 비정실 실리콘 박막 트랜지스터(amorphous Silicon Thin Film Transistor, 이하 'a-Si TFT'라 함)를 포함한다. a-Si TFT는 제1 클럭 신호와 제2 클럭 신호를 입력받아 게이트 신호를 출력한다. 이러한 a-Si TFT의 구동 능력은 주변 온도에 따라서 변화하는데, 특히 주변 온도가 낮아지면 구동 능력이 저하되어, 화소 내의 스위칭 소자를 턴온/오프시키기 위한 충분한 전압 레벨의 게이트 신호를 출력할 수 없게 된다. 따라서 저온에서 a-Si TFT의 구동 능력을 향상시키기 위해, 제1 클럭 신호 및 제2 클럭 신호의 진폭을 증가시킨다. 여기서, 제1 클럭 신호 및 제2 클럭 신호는 게이트 온 전압 레벨과 게이트 오프 전압 레벨 사이를 스윙하는데, 진폭을 증가시키기 위해 게이트 오프 전압 레벨을 감소시킨다.
이러한 종래 기술에 의하면, 게이트 오프 전압 레벨이 감소되어 잔상 현상이 발생하게 되어 표시 품질이 저하된다. 따라서, 저온에서 a-Si TFT의 구동 능력을 향상시키되, 잔상 현상을 개선할 필요가 있다.
본 발명이 이루고자 하는 기술적 과제는 표시 품질을 향상시킬 수 있는 액정 표시 장치를 제공하는 것이다.
본 발명의 기술적 과제는 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 태양에 따른 액정 표시 장치는 게이트 온 전압과, 서로 다른 전압 레벨을 갖는 제1 및 제2 게이트 오프 전압을 각각 출력하는 전압 생성부와, 상기 게이트 온 전압과 상기 제1 게이트 오프 전 압 사이를 스윙하는 제1 클럭 신호 및 상기 제1 클럭 신호와 위상이 반대인 제2 클럭 신호를 출력하는 클럭 생성부와, 상기 제1 클럭 신호, 상기 제2 클럭 신호 및 상기 제2 게이트 오프 전압을 제공받아 게이트 신호를 출력하는 게이트 구동부 및 상기 게이트 신호를 제공받아 온/오프되어 영상을 표시하는 다수의 화소를 구비하는 표시부를 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 태양에 따른 액정 표시 장치는 주변 온도에 따라 전압 레벨이 변하는 온도 가변 전압을 출력하는 온도 감지부와, 제1 입력 전압을 부스팅하여 상기 온도 가변 전압에 따라 전압 레벨이 가변되는 구동 전압 및 펄스 신호를 출력하는 부스트 컨버터와, 상기 구동 전압을 상기 펄스 신호의 전압 레벨만큼 쉬프트하여 게이트 온 전압을 출력하는 게이트 온 전압 생성부와, 제2 입력 전압을 상기 펄스 신호의 전압 레벨만큼 쉬프트하여 상기 제1 게이트 오프 전압을 출력하는 제1 게이트 오프 전압 생성부와, 상기 제1 게이트 오프 전압을 입력받아 전압 분배하여 상기 제2 게이트 오프 전압을 출력하는 제2 게이트 오프 전압 생성부를 포함하는 전압 생성부와, 스캔 개시 신호를 출력하는 신호 제어부와, 상기 게이트 온 전압과 상기 제1 게이트 오프 전압 사이를 스윙하는 제1 클럭 신호 및 상기 제1 클럭 신호와 위상이 반대인 제2 클럭 신호를 출력하는 클럭 생성부와, 상기 스캔 개시 신호에 인에이블되어 상기 제1 클럭 신호 및 상기 제2 클럭 신호를 제공받아 상기 게이트 온 전압과 상기 제2 게이트 오프 전압 사이를 스윙하는 게이트 신호를 출력하는 게이트 구동부 및 상기 게이트 신호를 제공받아 온/오프되어 영상을 표시하는 다수의 화소를 구비하는 표시부를 포함한다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
이하에서 첨부된 도면들을 참조하여 본 발명의 실시예들을 설명한다. 도 1은 본 발명의 실시예들에 따른 액정 표시 장치를 설명하기 위한 블록도이고, 도 2는 도 1의 한 화소에 대한 등가 회로도이고, 도 3은 도 1의 클럭 생성부를 설명하기 위한 신호도이고, 도 4는 도 1의 게이트 구동부를 설명하기 위한 블록도이고, 도 5는 도 4의 j번째 스테이지를 설명하기 위한 회로도이고, 도 6은 도 5의 j번째 스테이지를 설명하기 위한 신호도이다.
도 1을 참조하면, 본 발명의 실시예들에 따른 액정 표시 장치(10)는 액정 패널(300), 전압 생성부(800), 신호 제어부(500), 클럭 생성부(600), 게이트 구동부(400) 및 데이터 구동부(700)를 포함한다.
액정 패널(300)은 영상이 표시되는 표시부(DA)와 영상이 표시되지 않는 비표시부(PA)로 구분된다.
표시부(DA)는 다수의 게이트 라인(G1~Gn), 다수의 데이터 라인(D1~Dm), 다수의 게이트 라인(G1~Gn) 및 다수의 데이터 라인(D1~Dm)이 교차하는 영역마다 형성된 화소(PX)를 포함하여 영상을 표시한다. 게이트 라인(G1~Gn)은 대략 행 방향으로 연장되어 서로가 거의 평행하고, 데이터 라인(D1~Dm)은 대략 열 방향으로 연장되어 서로가 거의 평행하다.
도 2를 참조하여 도 1의 한 화소(PX)에 대해 설명하면, 제1 기판(100) 상에 화소 전극(PE)이 형성되고, 제2 기판(200) 상에는 공통 전극(CE) 및 색필터(CF)가 형성될 수 있다. 제1 기판(100) 및 제2 기판(200) 사이에 액정(150)이 개재된다. 예를 들어, i번째(i=1~n) 게이트 라인(Gi)과 j번째(j=1~m) 데이터 라인(Dj)에 연결된 화소(PX)는 신호선(Gi, Dj)에 연결된 스위칭 소자(Q1)와 이에 연결된 액정 커패시터(liquid crystal capacitor, Clc) 및 유지 커패시터(storage capacitor, Cst)를 포함한다. 유지 커패시터(Cst)는 필요에 따라 생략될 수 있다.
비표시부(PA)는 제1 기판(도 2의 100 참조)이 제2 기판(도 2의 200 참조)보다 더 넓게 형성되어 영상이 표시되지 않는 부분을 의미한다.
전압 생성부(800)는 액정 표시 장치(10)의 동작에 필요한 전압을 생성한다. 예컨데, 게이트 온 전압(Von), 제1 게이트 오프 전압(Voff1), 제2 게이트 오프 전압(Voff2)을 생성한다.
여기서 게이트 온 전압(Von) 및 제1 게이트 오프 전압(Voff1)은 클럭 생성부(600)에 제공하고, 제2 게이트 오프 전압(Voff2)은 게이트 구동부(400)로 제공된다. 게이트 온 전압(Von) 및/또는 제1 게이트 오프 전압(Voff1)은 주변 온도에 따라 전압 레벨이 가변될 수 있으며, 제2 게이트 오프 전압(Voff2) 레벨은 제1 게이트 오프 전압 레벨(Voff1)보다 높을 수 있다. 예컨데, 게이트 온 전압(Von)의 전압 레벨은, 저온에서 상승하고, 고온에서 감소할 수 있다. 제1 게이트 오프 전압(Voff1)의 전압 레벨은, 저온에서 감소하고, 고온에서 증가할 수 있다. 또한, 제1 게이트 오프 전압(Voff1)의 전압 레벨은 온도에 무관하게 일정한 전압을 유지할 수 있다. 이러한 전압 생성부(800)의 구체적인 동작 및 내부 회로는 도 6을 참조하여 후술한다.
신호 제어부(500)는 외부의 그래픽 제어기(미도시)로부터 입력 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호를 수신한다. 입력 제어 신호의 예로는 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync), 메인 클럭 신호(Mclk), 데이터 인에이블 신호(DE) 등이 있다.
신호 제어부(500)는 입력 영상 신호(R, G, B)와 입력 제어 신호를 기초로 데이터 제어 신호(CONT)를 생성하여, 데이터 제어 신호(CONT)와 영상 데이터(DAT)를 데이터 구동부(700)로 보낸다.
또한, 신호 제어부(500)는 제1 클럭생성 제어신호(OE), 제2 클럭생성 제어신호(CPV) 및 원시 스캔 개시 신호(STV)를 클럭 생성부(600)에 제공한다. 여기서 제1 클럭생성 제어신호(OE)는 게이트 신호를 인에이블시키는 게이트 인에이블 신호이고, 원시 스캔 개시 신호(STV)는 한 프레임의 시작을 알리는 신호이고, 제2 클럭생성 제어신호(CPV)는 게이트 신호의 듀티비를 결정하는 게이트 클럭 신호일 수 있다.
클럭 생성부(600)는 제1 클럭생성 제어신호(OE), 제2 클럭생성 제어신호(CPV) 및 원시 스캔 개시 신호(STV)에 응답하여, 전압 생성부(800)로부터 제공된 게이트 온 전압(Von) 및 제1 게이트 오프 전압(Voff1)을 이용하여, 제1 클럭 신호(CKV), 제2 클럭 신호(CKVB)를 출력한다. 또한, 원시 스캔 개시 신호(STV)를 스캔 개시 신호(STVP)로 변환하여 게이트 구동부(400)에 제공한다. 스캔 개시 신호(STVP)는 원시 스캔 개시 신호(STV)의 진폭을 증가시킨 신호이다.
제1 클럭 신호(CKV) 및 제2 클럭 신호(CKVB)는, 게이트 온 전압(Von)과 제1 게이트 오프 전압(Voff1) 사이를 스윙하는 신호로서, 서로 반대 위상을 갖는다. 여기서, 도 1 및 3을 참조하여 제1 클럭 신호(CKV) 및 제2 클럭 신호(CKVB)에 대해 좀더 설명한다.
전압 생성부(800)는, 상술한 바와 같이, 저온에서 증가된 레벨의 게이트 온 전압(Von_L)을 출력하고, 고온에서 감소된 레벨의 게이트 온 전압(Von_H)을 출력할 수 있다. 또한, 저온에서 감소된 레벨의 제1 게이트 오프 전압(Voff1_L)을 출력하고, 고온에서 증가된 레벨의 제1 게이트 오프 전압(Voff1_H)을 출력할 수 있다.
따라서, 클럭 생성부(600)는, 고온에서 게이트 온 전압(Von_H)과 제1 게이트 오프 전압(Voff1_H) 사이를 스윙하는 제1 클럭 신호(CKV) 및 제2 클럭 신호(CKVB)를 출력할 수 있다. 또한, 클럭 생성부(600)는, 저온에서 게이트 온 전압(Von_L)과 제1 게이트 오프 전압(Voff1_L) 사이를 스윙하는 제1 클럭 신호(CKV) 및 제2 클럭 신호(CKVB)를 출력할 수 있다. 이러한 클럭 생성부(600)의 구체적인 동작 및 내부 회로는 도 11 및 도 12를 참조하여 후술한다.
한편, 데이터 구동부(700)는, 예컨데 신호 제어부(500)로부터 영상 신호(DAT), 데이터 제어 신호(CONT)를 제공받아, 영상 신호(DAT)에 대응하는 영상 데 이터 전압을 각 데이터 라인(D1~Dm)에 제공한다. 여기서 데이터 제어 신호(CONT)는 데이터 구동부(700)의 동작을 제어하는 신호로써, 데이터 구동부(700)의 동작을 개시하는 수평 개시 신호, 두 개의 데이터 전압의 출력을 지시하는 로드 신호 등을 포함한다.
게이트 구동부(400)는 제1 클럭 신호(CKV) 및 제2 클럭 신호(CKVB), 스캔 개시 신호(STVP) 및 제2 게이트 오프 전압(Voff2)을 제공받아 다수의 게이트 라인(G1~Gn)에 게이트 신호를 제공한다.
이하에서 도 4 내지 도 6을 참조하여 게이트 구동부(400)에 대하여 구체적으로 설명한다. 여기서 도 4 및 도 5에 도시된 회로는, 게이트 구동부(400)의 일 예이고, 도 4 및 도 5에 도시된 바에 한정되는 것은 아니다. 다만, 게이트 구동부(400)는, 적어도 하나의 a-Si TFT를 포함할 수 있다.
게이트 구동부(400)는 다수의 스테이지(ST1~STn +1)를 포함하는데, 각 스테이지(ST1~STn+1)는 서로 종속적으로 연결되어 있으며, 순차적으로 게이트 신호(Gout(1)~Gout(n+1))를 출력하며, 도 3에 도시된 제2 게이트 오프 전압(Voff2), 제1 클럭 신호(CKV) 및 제2 클럭 신호(CKVB)가 입력된다. 마지막 스테이지(STn +1)를 제외한 모든 스테이지는 액정 패널(미도시)의 게이트 라인(미도시)과 일대일로 연결되어 있다.
여기서 제1 클럭 신호(CKV) 및 제2 클럭 신호(CKVB)는, 상술한 바와 같이, 게이트 온 전압(Von)과 제1 게이트 오프 전압(Voff1) 사이를 스윙하는 신호이고, 서로 반대의 위상을 갖는다. 게이트 신호(Gout(1)~Gout(n+1))는, 하이레벨인 구간에서 제1 클럭 신호(CKV) 또는 제2 클럭 신호(CKVB)를 출력하고, 로우레벨인 구간에서 제2 게이트 오프 전압(Voff2)을 출력한다. 즉, 게이트 신호(Gout(1)~Gout(n+1))는 게이트 온 전압(Von)과 제2 게이트 오프 전압(Voff2) 사이를 스윙한다.
각 스테이지(ST1~STn +1)는 제1 클럭 단자(CK1), 제2 클럭 단자(CK2), 셋 단자(S), 리셋 단자(R), 전원 전압 단자(GV), 프레임 리셋 단자(FR), 게이트 출력 단자(OUT1) 및 캐리 출력 단자(OUT2)를 가지고 있다.
각 스테이지(ST1~STn +1), 예를 들면, j번째 스테이지(STj)의 셋 단자(S)에는 전단 스테이지(STj-1)의 캐리 신호(Cout(j-1))가, 리셋 단자(R)에는 후단 스테이지(STj +1)의 게이트 신호(Gout(j+1))가 입력되고, 제1 클럭 단자(CK1) 및 제2 클럭 단자(CK2)에는 제1 클럭 신호(CKV) 및 제2 클럭 신호(CKVB)가 입력되며, 전원 전압 단자(GV)에는 제2 게이트 오프 전압(Voff2)이 입력되며, 프레임 리셋 단자(FR)에는 초기화 신호(INT)가 입력된다. 게이트 출력 단자(OUT1)는 게이트 신호(Gout(1)~Gout(n+1))를 출력하고, 캐리 출력 단자(OUT2)는 캐리 신호(Cout(1)~Cout(n+1))를 출력한다. 마지막 스테이지(STn +1)의 캐리 신호(Cout(n+1))는 초기화 신호로서 각 스테이지(ST1~STn +1)에 제공된다.
단, 첫 번째 스테이지(ST1)에는 전단 캐리 신호 대신 스캔 개시 신호(STVP) 가 입력되며, 마지막 스테이지(STn +1)에는 후단 게이트 신호 대신 스캔 개시 신호(STVP)가 입력된다.
여기서 도 5 및 도 6을 참조하여 도 4의 j번째 스테이지(STj)에 대하여 상세히 설명한다.
도 5를 참조하면, j번째 스테이지(STj)는 버퍼부(410), 충전부(420), 풀업부(430), 캐리 신호 발생부(470), 풀다운부(440), 방전부(450) 및 홀딩부(460)를 포함할 수 있다. 다만, 캐리 신호 발생부(470)는 생략될 수 있으며, 이러한 경우, 게이트 신호(Gout(j))가 캐리 신호의 기능을 할 수 있다.
버퍼부(410)는 트랜지스터(T4)의 드레인과 게이트가 공통되어 셋 단자(S)를 통해 입력된 전단 스테이지(STn -1)의 캐리 신호(Cout(j-1))를, 소스에 연결된 충전부(420), 캐리 신호 발생부(470), 방전부(450) 및 홀딩부(460)에 제공한다.
충전부(420)는 일단이 트랜지스터(T4)의 소스와 방전부(750)에 연결되고, 타단이 게이트 출력 단자(OUT1)에 연결된 캐패시터(C1)로 이루어진다. 충전부(420)는 전단 스테이지(STn-1)의 캐리 신호(Cout(j-1))에 따라 전하가 충전된다.
풀업부(430)는 드레인이 제1 클럭 단자(CK1)에 연결되고, 게이트가 캐패시터(C1)의 일단에 연결되며, 소스가 캐패시터(C1)의 타단 및 게이트 출력 단자(OUT1)에 연결된 트랜지스터(T1)를 포함한다. 충전부(420)의 커패시터(C1)가 충전되면, 트랜지스터(T1)는 턴온되고, 제1 클럭 단자(CK1)를 통해 입력되는 제1 클 럭 신호(CKV)를 게이트 출력 단자(OUT1)를 통해 게이트 신호(Gout(j))로 제공한다. 여기서, 제1 클럭 신호(CKV)가 하이 레벨, 즉 게이트 온 전압(Von_H 또는 Von_L)인 경우, 풀업부(430)는 게이트 온 전압(Von_H 또는 Von_L) 레벨의 게이트 신호(Gout(j))를 출력한다.
이러한 풀업부(430)는 저온에서 구동 능력이 저하된다. 그러나, 저온에서 제1 클럭 신호(CKV) 및 제2 클럭 신호(CKV)는 게이트 온 전압(Von_L)과 제1 게이트 오프 전압(Voff_L) 사이를 스윙하는 신호로서, 제1 클럭 신호(CKV) 및 제2 클럭 신호(CKV)의 진폭이 크므로, 저온에서도 풀업부(430)의 구동 능력이 저온에서도 저하되지 않는다.
한편, 캐리 신호 발생부(470)는 드레인이 제1 클럭 단자(CK1)에 연결되고, 소스가 게이트 출력 단자(OUT1)에 연결되고, 게이트가 버퍼부(710)와 연결되어 있는 트랜지스터(T15)와 게이트와 소스에 연결된 커패시터(C2)를 포함한다. 커패시터(C2)는 충전부(420)와 동일하게 충전되고, 트랜지스터는 커패시터(C2)가 충전되면, 제1 클럭 신호(CKV)를 캐리 출력 단자(OUT2)를 통해 캐리 신호(Cout(j))로 출력한다.
풀다운부(440)는 드레인이 트랜지스터(T1)의 소스 및 캐패시터(C1)의 타단에 연결되고, 소스가 전원 전압 단자(GV)에 연결되고, 게이트가 리셋 단자(R)에 연결된 트랜지스터(T2)를 포함한다. 풀다운부(440)는 리셋 단자(R)를 통해 입력된 다음 스테이지(STj +1)의 게이트 신호(Gout(j+1))에 턴온되어 게이트 신호(Gout(j))를 제2 게 이트 오프 전압(Voff2)으로 풀다운시킨다. 여기서, 제2 게이트 오프 전압(Voff2)은 제1 게이트 오프 전압(Voff1)의 전압 레벨보다 높을 수 있다.
방전부(450)는, 게이트가 리셋 단자(R)에 연결되고 드레인이 캐패시터(C1)의 일단에 연결되고 소스가 전원 전압 단자(GV)에 연결되어, 다음 스테이지(STj +1)의 게이트 신호(Gout(j+1))에 응답하여 충전부(420)를 방전시키는 트랜지시터(T9)와, 게이트가 프레임 리셋 단자(FR)에 연결되고 드레인이 캐패시터(C1)의 일단에 연결되고 소스가 전원 전압 단자(GV)에 연결되어, 충전부(420)를 방전시키는 트랜지시터(T6)를 포함한다. 즉, 방전부(450)는 다음 스테이지(STj +1)의 게이트 신호(Gout(j+1)) 또는 초기화 신호(INT)에 응답하여 캐패시터(C1)에 충전된 전하를 소스를 통해 제2 게이트 오프 전압(Voff2)으로 방전한다.
홀딩부(460)는 게이트 신호(Gout(j))가 하이 레벨일 때 트랜지스터(T3)가 오프 상태를 유지하여 홀드 동작을 수행하고, 게이트 신호(Gout(j))가 하이 레벨에서 로우 레벨로 변환된 후에는 트랜지스터(T3, T5)가 턴온되어 홀드 동작을 수행한다.
좀더 구체적으로 설명하면, 트랜지스터(T3)는 드레인이 게이트 출력 단자(OUT1)에 연결되고, 소스가 제2 게이트 오프 전압(Voff2)에 연결된다. 트랜지스터(T7, T8)는 게이트 출력 단자(OUT1)를 통해 출력되는 게이트 신호(Gout(j))가 하이 레벨일 때 턴온되어 트랜지스터(T3)의 게이트를 제2 게이트 오프 전압(Voff2)으로 풀다운시켜 턴 오프시키고, 따라서 게이트 신호(Gout(j))의 하이 레벨(Von_H 또 는 Von_L)을 홀딩한다.
트랜지스터(T11)는 드레인이 셋 단자(S)에 연결되고, 게이트가 제2 클럭 단자(CK2)에 연결되며, 소스가 캐패시터(C1)의 일단에 연결된다. 트랜지스터(T10)는 드레인이 트랜지스터(T11)의 소스 및 캐패시터(C1)의 일단에 연결되고, 게이트가 제1 클럭 단자(CK1)에 연결되며, 소스가 게이트 출력 단자(OUT1)에 연결된다. 트랜지스터(T5)는 드레인이 게이트 출력 단자(OUT1)에 연결되고, 게이트가 트랜지스터(T11)의 게이트와 공통하여 제2 클럭 단자(CK2)에 연결되며, 소스가 전원 전압 단자(GV)에 연결된다.
제2 클럭 신호(CKVB)가 하이 레벨일 때 게이트 신호(Gout(j))는 로우 레벨이고 트랜지스터(T5)는 턴온되어, 게이트 출력 단자(OUT1)를 제2 게이트 오프 전압(Voff2)으로 홀딩하는 동작을 수행한다.
즉, 저온에서도 제1 클럭 신호(CKV) 및 제2 클럭 신호(CKVB)의 진폭이 증가하여 게이트 구동부(400)의 구동 능력이 저하되지 않는다. 따라서 다수의 게이트 라인(G1~Gn)에 연결된 다수의 스위칭 소자(도 2의 Q1 참조)를 턴온/오프 할 수 전류 및 전압의 게이트 신호(Gout(j))를 제공하므로, 저온에서도 표시 품질이 향상될 수 있다.
또한, 제2 게이트 오프 전압(Voff2)이 게이트 라인(G1~Gn)에 제공되는데, 제2 게이트 오프 전압(Voff2)은 제1 클럭 신호(CKV) 및 제2 클럭 신호(CKVB)의 로우 레벨인 제1 게이트 오프 전압(Voff1)과 다른 전압 레벨을 갖는다. 즉, 제2 게이트 오프 전압(Voff2)은 제1 게이트 오프 전압(Voff1)과는 별개로 제어될 수 있다. 예컨데, 저온에서 전압 레벨이 감소된 제1 게이트 오프 전압(Voff1)이 게이트 라인(G1~Gn)에 제공되는 경우, 전원 차단후에 스위칭 소자(도 2의 Q1 참조)가 쉽게 턴온되지 않아서 화소 전극(도 2의 PE 참조)에 충전된 데이터 전압이 빨리 방전되지 않아 잔상이 시인된다. 그러나 본 발명에서는 제1 게이트 오프 전압(Voff1)보다 높은 레벨의 제2 게이트 오프 전압(Voff2)이 게이트 라인(G1~Gn)에 제공되므로, 저온에서도 전원 차단후에 화소 전극(도 2의 PE 참조)에 충전된 데이터 전압이 빨리 방전되어 잔상 현상이 개선될 수 있다.
이하 도 7 내지 도 11을 참조하여 도 1의 전압 생성부를 구체적으로 설명한다. 도 7은 도 1의 전압 생성부를 설명하기 위한 블록도이고, 도 8은 도 7의 부스트 컨버터를 설명하기 위한 회로도이고, 도 9는 도 8의 PWM 발생기를 설명하기 위한 블록도이고, 도 10은 도 7의 게이트 온 전압 생성부 및 제1 게이트 오프 전압 생성부를 설명하기 위한 회로도이고, 도 11은 도 7의 제2 게이트 오프 전압 생성부를 설명하기 위한 회로도이다.
먼저 도 7을 참조하면, 전압 생성부(800)는 부스트 컨버터(810), 온도 감지부(820), 게이트 온 전압 생성부(830), 제1 게이트 오프 전압 생성부(840) 및 제2 게이트 오프 전압 생성부(850)을 포함할 수 있다.
온도 감지부(820)는 주변 온도에 따라 전압 레벨이 변하는 온도 가변 전압(VARV)을 출력한다. 부스트 컨버터(810)는 제1 입력 전압(Vin1)을 부스팅하여 온도 가변 전압(VARV)에 따라 전압 레벨이 가변되는 구동 전압(AVDD) 및 펄스 신 호(PULSE)를 출력한다. 게이트 온 전압 생성부(830)는 구동 전압(AVDD)을 펄스 신호(PULSE)의 전압 레벨만큼 쉬프트하여 게이트 온 전압(Von)을 출력한다. 제1 게이트 오프 전압 생성부(840)는 제2 입력 전압(Vin2)을 펄스 신호(PULSE)의 전압 레벨만큼 쉬프트하여 제1 게이트 오프 전압(Voff2)을 출력한다. 제2 게이트 오프 전압 생성부(850)는 제1 게이트 오프 전압(Voff1)을 입력받아 전압 분배하여 제2 게이트 오프 전압(Voff2)을 출력할 수 있다.
각 기능 블록을 좀더 구체적으로 설명하면, 먼저 부스트 컨버터(810) 및 온도 감지부(820)는 도 8 및 도 9에 도시된 바와 같을 수 있다.
부스트 컨버터(810)는 제1 입력 전압(Vin1)이 인가되는 인덕터(L)와, 인덕터(L)에 애노드가 연결되고 구동 전압(AVDD)의 출력 단자에 캐소드가 연결된 제1 다이오드(D1)와, 제1 다이오드(D1)와 접지 사이에 연결된 제1 커패시터(C1)와, 제1 다이오드(D1)의 애노드 단자에 연결된 PWM(Pulse Width Modulation) 신호 발생기(812)를 포함한다. 여기서, 부스트 컨버터(810)는 DC-DC 컨버터의 일 예이고, 다른 종류의 컨버터일 수 있다.
동작을 설명하면, PWM 신호 발생기(812)로 출력된 PWM 신호(PWM)가 하이 레벨인 경우에 스위칭 소자(Q2)가 턴온되어, 인덕터(L)의 전류, 전압 특성에 따라 인덕터(L) 양단에 인가되는 제1 입력 전압(Vin1)에 비례하여 인덕터(L)를 흐르는 전류(IL)가 서서히 증가된다.
PWM 신호(PWM)가 로우 레벨이면 스위칭 소자(Q2)가 턴오프되어 인덕터(L)를 흐르는 전류(IL)는 제1 다이오드(D1)를 통해 흐르고, 제1 커패시터(C1)의 전류, 전압 특성에 따라 제1 커패시터(C1)에 전압이 충전된다. 따라서 제1 입력 전압(Vin1)이 일정 전압으로 승압되어 구동 전압(AVDD)으로 출력된다. 여기서 PWM 신호(PWM)는 온도 가변 전압(VARV)의 전압 레벨에 따라 듀티비(duty ratio)가 변한다. 스위칭 소자(Q2)를 턴온/오프 시키는 PWM 신호(PWM)의 듀티비에 따라 인덕터(L)에 흐르는 전류의 양이 변하게 되고, 이에 따라 구동 전압(AVDD) 및 펄스 신호(PULSE)는 승압되거나 또는 감압된다.
PWM 신호 발생기(812)의 동작을 도 9를 참조하여 설명하면, 오실레이터(814)는 일정한 주파수의 기준 클럭 신호(RCLK)를 발생한다. 비교기(816)는 오실레이터(814)로부터 생성된 기준 클럭 신호(RCLK)와 온도 가변 전압(VARV)을 비교하여, 온도 가변 전압(VARV)의 레벨이 기준 클럭 신호(RCLK)의 레벨보다 큰 경우에 하이 레벨을 출력하고, 작은 경우에는 로우 레벨을 출력하여 PWM 신호(PWM)를 생성한다. 여기서 기준 클럭 신호(RCLK)의 주파수는 일정하므로, 온도 가변 전압(VARV)의 레벨에 따라 PWM 신호(PWM)의 듀티비(duty ratio)가 변하게 된다. 다만, 클럭 발생부(740)은 이에 한정되지 않고, 제어 전압 신호(VCONT)에 따라 듀티비가 변하는 클럭 신호(CLK)를 발생하는 다른 종류의 회로가 될수 있다.
온도 감지부(820)는 주변 온도에 따라 전압 레벨이 가변되는 온도 가변 전압(VARV)을 생성한다. 예컨데, 주변 온도가 상승하면, 온도 가변 전압(VARV)은 증가하고, 주변 온도가 하강하면 온도 가변 전압(VARV)은 감소한다. 이러한 온도 감 지부(820)는 주변 온도 변화에 실질적으로 반비례하는 문턱 전압을 갖는 다이오드(D2~D4)를 포함할 수 있다. 도 8에 도시된 바와 같이 소정 전압이, 다이오드(D2~D4)를 통해 전압 강하되어 온도 가변 전압(VARV)이 된다. 주변 온도가 상승하면, 다이오드(D2~D4)의 문턱 전압이 낮아져서 다이오드(D2~D4)에 의해 강하되는 전압이 작으므로, 온도 가변 전압(VARV)은 증가한다. 주변 온도가 하강하면, 다이오드(D2~D4)의 문턱 전압이 감소하여 다이오드(D2~D4)에 의해 강하되는 전압이 크므로, 온도 가변 전압(VARV)은 감소한다. 도 8에서는 소정 전압이 구동 전압(AVDD)의 저항(R1, R2)을 통해 전압 분배된 전압인 경우를 예로 도시하였다.
다시 말해서, 주변 온도가 상승하면, 온도 감지부(820)는 전압 레벨이 증가된 온도 가변 전압(VARV)을 제공하고, 부스트 컨버터(810)는 전압 레벨이 감소된 펄스 신호(PULSE) 및 구동 전압(AVDD)을 출력한다. 주변 온도가 감소하면, 온도 감지부(820)는 전압 레벨이 감소된 온도 가변 전압(VARV)을 제공하고, 부스트 컨버터(810)는 전압 레벨이 증가된 펄스 신호(PULSE) 및 구동 전압(AVDD)을 출력한다. 다만, 부스트 컨버터(810) 및 온도 감지부(820)의 내부 회로가 도 8 및 도 9에 도시된 바에 한정되는 것은 아니다.
도 10을 참조하여, 게이트 온 전압 생성부(830) 및 제1 게이트 오프 전압 생성부(840)가 차지 펌핑회로인 경우를 예로들어 설명한다.
게이트 온 전압 생성부(830)는 제5 및 제6 다이오드(D5, D6)와 제2 및 제3 커패시터(C2, C3)를 포함한다. 제5 다이오드(D5)의 애노드에 온도 가변 전압(VARV)이 제공되고, 제5 다이오드(D5)의 캐소드는 제1 노드(N1)에 연결된다. 제2 커패시 터(C2)는 제1 노드(N1)와 펄스 신호(PULSE)가 인가되는 제2 노드(N2) 사이에 연결된다. 제6 다이오드(D6)의 애노드는 제1 노드(N1)에 연결되고, 제6 다이오드(D6)의 캐소드는 게이트 온 전압(Von)을 출력한다. 제3 커패시터(C3)는 제5 다이오드(D5)의 애노드와 제6 다이오드(D6)의 캐소드 사이에 연결된다. 다만 이에 한정되지 않고, 3개 이상의 다이오드와 3개 이상의 커패시터의 조합으로 이루어질 수도 있다.
동작을 설명하면, 펄스 신호(PULSE)가 제2 커패시터(C2)에 제공되면, 제1 노드(N1)는 온도 가변 전압(VARV)에서 펄스 신호(PULSE)의 전압 레벨만큼 상승된 펄스를 출력한다. 제6 다이오드(D6) 및 제3 커패시터(C3)는 제1 노드(N1)의 전압을 클램핑하여 게이트 온 전압(Von)을 출력한다. 즉, 게이트 온 전압(Von)은 대략 온도 가변 전압(VARV)이 펄스 신호(PULSE)의 전압 레벨만큼 쉬프트된 DC 전압이 된다.
게이트 오프 전압 발생부(840)는 제7 및 제8 다이오드(D7, D8)와 제4 및 제5 커패시터(C4, C5)를 포함한다. 제7 다이오드(D7)의 캐소드에 제2 입력 전압(Vin2)이 제공되고, 제7 다이오드(D7)의 애노드는 제3 노드(N3)에 연결된다. 제4 커패시터(C4)는 제3 노드(N3)와 펄스 신호(PULSE)가 인가되는 제2 노드(N3) 사이에 연결된다. 제8 다이오드(D8)의 애노드는 제3 노드(N3)에 연결되고, 제8 다이오드(D8)의 캐소드는 게이트 오프 전압(Voff)을 출력한다. 제3 커패시터(C3)는 제7 다이오드(D7)의 캐소드와 제8 다이오드(D8)의 애노드 사이에 연결된다. 다만 이에 한정 되지 않고, 3개 이상의 다이오드와 3개 이상의 커패시터의 조합으로 이루어질 수도 있다.
동작을 설명하면, 펄스 신호(PULSE)가 제4 커패시터(C4)에 제공되면, 제3 노드(N3)는 제2 입력 전압(Vin2)에서 펄스 신호(PULSE)의 전압 레벨만큼 하강된 펄스를 출력한다. 제6 다이오드(N6) 및 제5 커패시터(C5)는 제3 노드(N3)의 전압을 클램핑하여 제1 게이트 오프 전압(Voff1)을 출력한다. 즉, 제1 게이트 오프 전압(Voff1)은 대략 제2 입력 전압(Vin2)이 펄스 신호(PULSE)의 전압 레벨만큼 쉬프트된 DC 전압이 된다.
여기서 온도 가변 전압(VARV) 및 펄스 신호(PULSE)의 전압 레벨은 상술한 바와 같이 주변 온도에 따라 가변되므로, 게이트 온 전압(Von) 및 제1 게이트 오프 전압(Voff1)은 도 3에 도시된 바와 같이 될 수 있다.
도 11을 참조하여 제2 게이트 오프 전압 생성부(850)를 설명한다. 저온에서 제1 게이트 오프 전압(Voff1)의 전압 레벨이 낮아지는데, 제2 게이트 오프 전압 생성부(850)는, 온도 변화에 따른 제2 게이트 오프 전압(Voff2)의 변화량을 온도 변화에 따른 제1 게이트 오프 전압(Voff1)의 변화량 보다 작게 한다. 또는 온도 변화에 무관한 제2 게이트 오프 전압(Voff2)을 출력할 수 있다. 이러한 제2 게이트 오프 전압 생성부(850)는 전압 디바이더(R3, R4)와 제어 다이오드(Z)을 포함할 수 있다.
예를 들어 설명하면, 제너 다이오드(Z)의 항복 전압이 -5V이고, 전압 디바이더(R3, R4)의 값을 조절하여 -5V의 일정한 제2 게이트 오프 전압(Voff2)을 출력할 수 있다. 또는 제너 다이오드(Z)를 생략하는 경우, 전압 디바이더(R3, R4)에 의해, 온도 변화에 따른 제2 게이트 오프 전압(Voff2)의 변화량을 제1 게이트 오프 전 압(Voff1)의 변화량 보다 작게할 수 있다.
이러한 제2 게이트 오프 전압 생성부(850)는 제1 게이트 오프 전압(Voff1)보다 전압 레벨이 높은 제2 게이트 오프 전압(Voff2)을 출력할 수 있는데, 제2 게이트 오프 전압(Voff2)는 상술한 바와 같이 게이트 신호에 사용되므로, 잔상 현상을 개선할 수 있다.
도 12 내지 도 14를 참조하여 도 1의 클럭 생성부(600)에 대해 설명한다. 도 12는 클럭 생성부를 설명하기 위한 블록도이고, 도 13은 도 12의 디플립플롭을 설명하기 위한 회로도이고, 도 14는 도 12의 클럭 생성부를 설명하기 위한 신호도이다.
클럭 생성부(601)는 논리합 연산자(OR), 디플립플롭(610), 제1 클럭 전압 인가부(620), 제2 클럭 전압 인가부(630) 및 전하 공유부(640)을 포함한다. 다만, 클럭 생성부(601)의 내부 회로가 이에 한정되는 것은 아니다.
논리합 연산자(OR)는 제1 클럭생성 제어신호(OE)와 제2 클럭생성 제어신호(CPV)를 입력받아 논리합 연산을 하여 제3 클럭생성 제어신호(CPVX)를 생성하고, 디플립플롭(610)에 제공한다.
디플립플롭(610)은 도 13에 도시된 바와 같이, 제3 클럭생성 제어신호(CPVX)를 클럭 단자(CLK)로 입력받고, 입력 단자(D)와 출력바 단자(/Q)가 연결되어 있으므로, 출력 단자(Q)에서는 제3 클럭생성 제어신호(CPVX)의 라이징 에지마다 토글(toggle)되는 제2 클럭 인에이블 신호(ECS)가 출력되고, 출력바 단자(/Q)에서는 제2 클럭 인에이블 신호(ECS)와 위상이 반대인 제1 클럭 인에이블 신호(OCS)가 출 력된다.
제1 클럭 인에이블 신호(OCS)는 제1 클럭 전압 인가부(620)에 제공되고, 제2 클럭 인에이블 신호(ECS)는 제2 클럭 전압 인가부(630)에 제공된다.
제1 클럭 전압 인가부(620)는 제1 클럭 인에이블 신호(OCS)에 인이에블되어, 제1 클럭 인에이블 신호(OCS)가 하이 레벨인 경우 게이트 온 전압(Von)이고(도 14의 제1 구간 참조), 제1 클럭 인에이블 신호(OCS)가 로우 레벨인 경우 제1 게이트 오프 전압(Voff1)인 제1 클럭 신호(CKV)를 출력한다(도 14의 제2 구간 참조). 또한 제 2 클럭 전압 인가부(630)는 제2 클럭 인에이블 신호(ECS)에 인이에블되어, 제2 클럭 인에이블 신호(ECS)가 하이 레벨인 경우 게이트 온 전압(Von)이고(도 14의 제1 구간 참조), 제2 클럭 인에이블 신호(ECS)가 로우 레벨인 경우 제1 게이트 오프 전압(Voff1)인 제2 클럭 신호(CKVB)를 출력한다(도 14의 제2 구간 참조). 상술한 바와 같이 게이트 온 전압(Von) 및 제1 게이트 오프 전압(Voff1)은 주변 온도에 따라 전압 레벨이 가변된다(도 3 참조).
전하 공유부(640)는 제3 클럭생성 제어신호(CPVX)를 입력받아, 제1 클럭 신호(CKV)와 제2 클럭 신호(CKVB)의 충전 및 방전시 전하를 공유시킨다.
좀더 구체적으로 설명하면, 도 8에 도시된 바와 같이, 제1 구간에서, 제1 클럭 신호(CKV)는 하이 레벨(Von)이고, 제2 클럭 신호(CKVB)는 로우 레벨(Voff)이다. 여기서 제3 클럭생성 제어신호(CPVX)가 로우 레벨이 되면, 제1 클럭 신호(CKV)는 방전을 시작하고, 제2 클럭 신호(CKVB)는 충전을 시작한다. 즉, 제3 구간에서, 전하를 공유하면서, 제1 클럭 신호(CKV)는 방전되어 점차 로우 레벨(Voff)로 천이되 고, 제2 클럭 신호(CKVB)는 제1 클럭 신호(CKV)로부터 제공된 전하가 충전되어 점차 하이 레벨(Von)로 천이된다. 전하를 공유하는 제3 구간을 통해 전력 소모를 줄일 수 있다. 다만, 전하 공유부(640)는 생략될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상술한 바와 같은 본 발명에 실시예에 따른 액정 표시 장치에 의하면 다음과 같은 효과가 있다.
첫째, 주변 온도가 감소하더라도 게이트 구동부의 구동 능력이 향상된다.
둘째, 제1 클럭 신호 및 제2 클럭 신호의 로우 레벨과 게이트 오프 전압을 별개로 생성하여 게이트 라인에 제공하므로, 주변 온도가 감소하더라도, 잔상 현상을 개선할 수 있다.
셋째, 주변 온도가 감소하더라도 게이트 구동부의 구동 능력이 향상되고, 잔상 현상을 개선하여 표시 품질을 향상시킬 수 있다.

Claims (18)

  1. 게이트 온 전압과, 서로 다른 전압 레벨을 갖는 제1 및 제2 게이트 오프 전압을 각각 출력하는 전압 생성부;
    상기 게이트 온 전압과 상기 제1 게이트 오프 전압 사이를 스윙하는 제1 클럭 신호 및 상기 제1 클럭 신호와 위상이 반대인 제2 클럭 신호를 출력하는 클럭 생성부;
    상기 제1 클럭 신호, 상기 제2 클럭 신호 및 상기 제2 게이트 오프 전압을 제공받아 게이트 신호를 출력하는 게이트 구동부; 및
    상기 게이트 신호를 제공받아 온/오프되어 영상을 표시하는 다수의 화소를 구비하는 표시부를 포함하는 액정 표시 장치.
  2. 제 1항에 있어서,
    상기 게이트 신호는 상기 게이트 온 전압과 상기 제2 게이트 오프 전압 사이를 스윙하는 액정 표시 장치.
  3. 제 2항에 있어서,
    상기 게이트 신호의 진폭은 주변 온도가 상승하면 감소하고, 상기 주변 온도가 하강하면 증가하는 액정 표시 장치.
  4. 제 1항에 있어서,
    상기 제1 게이트 오프 전압의 전압 레벨은 상기 제2 게이트 오프 전압의 전압 레벨보다 낮은 액정 표시 장치.
  5. 제 1항에 있어서,
    상기 게이트 온 전압의 전압 레벨은 주변 온도가 상승하면 감소하고, 상기 주변 온도가 하강하면 증가하는 액정 표시 장치.
  6. 제 1항에 있어서, 상기 전압 생성부는,
    주변 온도에 따라 전압 레벨이 변하는 온도 가변 전압을 출력하는 온도 감지부와,
    제1 입력 전압을 부스팅하여 상기 온도 가변 전압에 따라 전압 레벨이 가변되는 구동 전압 및 펄스 신호를 출력하는 부스트 컨버터와,
    상기 구동 전압을 상기 펄스 신호의 전압 레벨만큼 쉬프트하여 게이트 온 전압을 출력하는 게이트 온 전압 생성부와,
    제2 입력 전압을 상기 펄스 신호의 전압 레벨만큼 쉬프트하여 상기 제1 게이트 오프 전압을 출력하는 제1 게이트 오프 전압 생성부와,
    상기 제1 게이트 오프 전압을 입력받아 전압 분배하여 상기 제2 게이트 오프 전압을 출력하는 제2 게이트 오프 전압 생성부를 포함하는 액정 표시 장치.
  7. 제 6항에 있어서,
    상기 온도 가변 전압의 전압 레벨은 상기 주변 온도가 상승하면 감소하고 상기 온도가 하강하면 증가하는 액정 표시 장치.
  8. 제 7항에 있어서,
    상기 온도 감지부는 상기 주변 온도의 변화에 따라 실질적으로 반비례하는 문턱 전압을 갖는 적어도 하나의 다이오드를 포함하는 액정 표시 장치.
  9. 제 6항에 있어서,
    상기 제2 게이트 오프 전압 생성부는 상기 제1 게이트 오프 전압을 전압 분배하는 전압 디바이더와, 상기 제2 게이트 오프 전압을 일정하게 출력하는 제너 다이오드를 포함하는 액정 표시 장치.
  10. 제 6항에 있어서,
    상기 제1 게이트 오프 전압의 전압 레벨은 상기 온도가 상승하면 증가하고, 상기 온도가 하강하면 감소하는 액정 표시 장치.
  11. 제 1항에 있어서,
    상기 게이트 구동부는 상기 게이트 신호를 순차적으로 출력하는 다수의 스테이지를 포함하고, 상기 각 스테이지는 적어도 하나의 비정질 실리콘 박막 트랜지스 터(amorphous silicon thin film transistor)를 포함하는 액정 표시 장치.
  12. 주변 온도에 따라 전압 레벨이 변하는 온도 가변 전압을 출력하는 온도 감지부와, 제1 입력 전압을 부스팅하여 상기 온도 가변 전압에 따라 전압 레벨이 가변되는 구동 전압 및 펄스 신호를 출력하는 부스트 컨버터와, 상기 구동 전압을 상기 펄스 신호의 전압 레벨만큼 쉬프트하여 게이트 온 전압을 출력하는 게이트 온 전압 생성부와, 제2 입력 전압을 상기 펄스 신호의 전압 레벨만큼 쉬프트하여 상기 제1 게이트 오프 전압을 출력하는 제1 게이트 오프 전압 생성부와, 상기 제1 게이트 오프 전압을 입력받아 전압 분배하여 상기 제2 게이트 오프 전압을 출력하는 제2 게이트 오프 전압 생성부를 포함하는 전압 생성부;
    스캔 개시 신호를 제공하는 신호 제어부;
    상기 게이트 온 전압과 상기 제1 게이트 오프 전압 사이를 스윙하는 제1 클럭 신호 및 상기 제1 클럭 신호와 위상이 반대인 제2 클럭 신호를 출력하는 클럭 생성부;
    상기 스캔 개시 신호에 인에이블되어 상기 제1 클럭 신호 및 상기 제2 클럭 신호를 제공받아 상기 게이트 온 전압과 상기 제2 게이트 오프 전압 사이를 스윙하는 게이트 신호를 출력하는 게이트 구동부; 및
    상기 게이트 신호를 제공받아 온/오프되어 영상을 표시하는 다수의 화소를 구비하는 표시부를 포함하는 액정 표시 장치.
  13. 제 12항에 있어서,
    상기 게이트 신호의 진폭은 주변 온도가 상승하면 감소하고, 상기 주변 온도가 하강하면 증가하는 액정 표시 장치.
  14. 제 12항에 있어서,
    상기 온도 가변 전압의 전압 레벨은 상기 주변 온도가 상승하면 증가하고 상기 주변 온도가 하강하면 감소하는 액정 표시 장치.
  15. 제 12항에 있어서,
    상기 제2 게이트 오프 전압의 각 전압 레벨은 상기 주변 온도의 변화에 무관한 액정 표시 장치.
  16. 제 15항에 있어서,
    상기 제2 게이트 오프 전압 생성부는 상기 제1 게이트 오프 전압을 전압 분배하는 전압 디바이더와, 상기 제2 게이트 오프 전압을 일정하게 출력하는 제너 다이오드를 포함하는 액정 표시 장치.
  17. 제 12항에 있어서,
    상기 제1 게이트 오프 전압의 레벨은 상기 제2 게이트 오프 전압 레벨보다 낮은 액정 표시 장치.
  18. 제 12항에 있어서,
    상기 게이트 구동부는 상기 게이트 신호를 순차적으로 출력하는 다수의 스테이지를 포함하고,
    상기 각 스테이지는,
    상기 스캔 개시 신호 또는 전단 스테이지의 캐리 신호에 따라 전하가 충전되는 충전부와,
    상기 충전부가 충전된 경우, 상기 게이트 신호로서 상기 제1 클럭 신호 또는 상기 제2 클럭 신호를 출력하는 풀업부와,
    다음 스테이지의 게이트 신호에 응답하여 상기 게이트 신호를 상기 제2 게이트 오프 전압으로 풀다운시키는 풀다운부와,
    상기 다음 스테이지의 게이트 신호에 응답하여 상기 충전부를 방전하는 방전부를 포함하는 액정 표시 장치.
KR1020060118529A 2006-11-28 2006-11-28 액정 표시 장치 KR101294321B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060118529A KR101294321B1 (ko) 2006-11-28 2006-11-28 액정 표시 장치
JP2007136462A JP5086692B2 (ja) 2006-11-28 2007-05-23 液晶表示装置
US11/938,118 US8018451B2 (en) 2006-11-28 2007-11-09 Liquid crystal display
CN2007101961171A CN101221730B (zh) 2006-11-28 2007-11-28 液晶显示器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060118529A KR101294321B1 (ko) 2006-11-28 2006-11-28 액정 표시 장치

Publications (2)

Publication Number Publication Date
KR20080048299A true KR20080048299A (ko) 2008-06-02
KR101294321B1 KR101294321B1 (ko) 2013-08-08

Family

ID=39463197

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060118529A KR101294321B1 (ko) 2006-11-28 2006-11-28 액정 표시 장치

Country Status (4)

Country Link
US (1) US8018451B2 (ko)
JP (1) JP5086692B2 (ko)
KR (1) KR101294321B1 (ko)
CN (1) CN101221730B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101471553B1 (ko) * 2008-08-14 2014-12-10 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 갖는 표시 장치
KR101547565B1 (ko) * 2008-10-08 2015-09-07 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009025535A (ja) * 2007-07-19 2009-02-05 Hitachi Displays Ltd 表示装置
KR101490479B1 (ko) * 2007-07-20 2015-02-06 삼성디스플레이 주식회사 구동 장치 및 이를 포함하는 표시 장치
US20110001732A1 (en) * 2008-02-19 2011-01-06 Hideki Morii Shift register circuit, display device, and method for driving shift register circuit
CN101561601B (zh) * 2008-04-14 2012-05-30 北京京东方光电科技有限公司 液晶显示器的驱动方法及驱动装置
KR20100006063A (ko) * 2008-07-08 2010-01-18 삼성전자주식회사 게이트 드라이버 및 이를 갖는 표시장치
KR101472076B1 (ko) * 2008-08-12 2014-12-15 삼성디스플레이 주식회사 액정 표시 장치
KR101545697B1 (ko) * 2008-08-29 2015-08-21 삼성디스플레이 주식회사 액정 표시 장치
TW201019301A (en) * 2008-11-03 2010-05-16 Chunghwa Picture Tubes Ltd Gate driving device utilized in LCD device
KR100989736B1 (ko) * 2008-11-05 2010-10-26 주식회사 동부하이텍 소스 구동부 및 이를 구비하는 액정 표시 장치
CN101770104A (zh) * 2009-01-06 2010-07-07 群康科技(深圳)有限公司 液晶显示装置
TWI402814B (zh) * 2009-01-16 2013-07-21 Chunghwa Picture Tubes Ltd 可抑制臨界電壓漂移之閘極驅動電路
CN101847377B (zh) * 2009-03-27 2012-05-30 北京京东方光电科技有限公司 液晶显示器栅极驱动装置
TWI419106B (zh) * 2009-05-20 2013-12-11 Au Optronics Corp 電位移轉器、液晶顯示裝置及電荷分享方法
KR101605433B1 (ko) * 2009-11-26 2016-03-23 삼성디스플레이 주식회사 표시 패널
KR101117738B1 (ko) * 2010-03-10 2012-02-27 삼성모바일디스플레이주식회사 표시 장치
US20110273430A1 (en) * 2010-05-05 2011-11-10 Intersil Americas Inc. Voltage level shifting with reduced power consumption
TWI410921B (zh) 2010-09-29 2013-10-01 Au Optronics Corp 顯示器驅動電路及顯示器驅動方法
CN101976551B (zh) * 2010-10-19 2014-06-04 友达光电股份有限公司 显示器驱动电路、液晶显示器及显示器驱动方法
TWI415099B (zh) * 2010-11-10 2013-11-11 Au Optronics Corp 液晶顯示器驅動電路及相關驅動方法
KR101747758B1 (ko) 2010-12-06 2017-06-16 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
KR101778770B1 (ko) 2010-12-08 2017-09-15 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
TWI406502B (zh) * 2010-12-14 2013-08-21 Au Optronics Corp 具有自動線性溫度調整功能之閘極驅動電路
TWI441453B (zh) * 2010-12-29 2014-06-11 Au Optronics Corp 升壓電路
TWI549430B (zh) * 2011-03-30 2016-09-11 友達光電股份有限公司 具有溫度補償之穩壓電路模組
CN102737590B (zh) * 2011-04-06 2015-09-16 青岛海信电器股份有限公司 扫描电极驱动方法、系统及液晶显示器
TWI427591B (zh) * 2011-06-29 2014-02-21 Au Optronics Corp 閘極驅動電路
JP2015200720A (ja) * 2014-04-04 2015-11-12 株式会社ジャパンディスプレイ 表示装置、温度情報取得装置及び温度情報取得方法
CN104464596A (zh) * 2014-12-22 2015-03-25 合肥鑫晟光电科技有限公司 一种栅极集成驱动电路、显示面板及显示装置
CN104505049B (zh) 2014-12-31 2017-04-19 深圳市华星光电技术有限公司 一种栅极驱动电路
CN104700814B (zh) * 2015-04-09 2017-03-22 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动装置以及显示装置
CN105118459B (zh) * 2015-09-17 2017-09-26 深圳市华星光电技术有限公司 一种goa电路及液晶显示器
KR102422744B1 (ko) * 2015-10-01 2022-07-19 삼성디스플레이 주식회사 표시장치 및 그의 구동방법
TWI659340B (zh) * 2018-01-25 2019-05-11 大陸商北京集創北方科技股份有限公司 用以使顯示器之tft矩陣充電狀態均勻化的控制方法及利用其之驅動裝置
CN109377958B (zh) * 2018-12-04 2020-04-28 深圳市华星光电半导体显示技术有限公司 基于温度补偿的栅极驱动电路及显示器
CN110085156A (zh) * 2019-04-12 2019-08-02 深圳市华星光电半导体显示技术有限公司 阵列基板驱动电路及驱动方法
CN110176219A (zh) * 2019-06-06 2019-08-27 深圳市华星光电技术有限公司 驱动电路、显示面板及显示装置
CN112017613A (zh) 2020-09-28 2020-12-01 北京奕斯伟计算技术有限公司 电荷共享电路、方法、显示驱动模组和显示装置
CN113948051B (zh) * 2021-10-28 2023-05-12 合肥鑫晟光电科技有限公司 显示驱动电路、显示驱动方法及显示装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0154799B1 (ko) * 1995-09-29 1998-12-15 김광호 킥백전압을 감소시킨 박막 트랜지스터 액정 표시장치의 구동장치
US7078864B2 (en) * 2001-06-07 2006-07-18 Hitachi, Ltd. Display apparatus and power supply device for displaying
KR100830098B1 (ko) * 2001-12-27 2008-05-20 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
TWI377871B (en) * 2003-10-17 2012-11-21 Samsung Display Co Ltd Power supply system and liquid crystal display device having the same
KR20050079718A (ko) * 2004-02-06 2005-08-11 삼성전자주식회사 시프트 레지스터와 이를 갖는 표시 장치
KR101056374B1 (ko) 2004-02-20 2011-08-11 삼성전자주식회사 펄스 보상기, 이를 갖는 영상표시장치 및 영상표시장치의구동방법
CN100458906C (zh) 2004-02-20 2009-02-04 三星电子株式会社 脉冲补偿器、显示装置及驱动该显示装置的方法
KR101080352B1 (ko) 2004-07-26 2011-11-04 삼성전자주식회사 표시 장치
US7296247B1 (en) * 2004-08-17 2007-11-13 Xilinx, Inc. Method and apparatus to improve pass transistor performance
KR101014172B1 (ko) * 2004-09-13 2011-02-14 삼성전자주식회사 구동유닛 및 이를 갖는 표시장치
KR20070000198A (ko) * 2005-06-27 2007-01-02 삼성전자주식회사 표시 장치 및 표시 장치용 구동 장치
JP4661412B2 (ja) * 2005-07-11 2011-03-30 三菱電機株式会社 液晶パネルの駆動方法および液晶表示装置
KR101158899B1 (ko) * 2005-08-22 2012-06-25 삼성전자주식회사 액정표시장치 및 이의 구동방법
KR100735460B1 (ko) * 2005-09-09 2007-07-03 삼성전기주식회사 온도 보상 기능을 갖는 ｌｅｄ 구동 제어 회로
KR101197055B1 (ko) * 2005-11-25 2012-11-06 삼성디스플레이 주식회사 표시 장치의 구동 장치
TWI319865B (en) * 2005-12-02 2010-01-21 Driving circuit of liquid crystal display
KR101385229B1 (ko) * 2006-07-13 2014-04-14 삼성디스플레이 주식회사 게이트 온 전압 발생 회로, 구동 장치 및 이를 포함하는표시 장치
KR101240655B1 (ko) * 2006-09-29 2013-03-08 삼성디스플레이 주식회사 표시 장치의 구동 장치
KR101624501B1 (ko) * 2007-10-17 2016-06-08 삼성디스플레이 주식회사 게이트 오프 전압 발생 회로, 구동 장치 및 이를 포함하는액정 표시 장치
KR101545697B1 (ko) * 2008-08-29 2015-08-21 삼성디스플레이 주식회사 액정 표시 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101471553B1 (ko) * 2008-08-14 2014-12-10 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 갖는 표시 장치
KR101547565B1 (ko) * 2008-10-08 2015-09-07 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법

Also Published As

Publication number Publication date
JP2008134589A (ja) 2008-06-12
US20080122829A1 (en) 2008-05-29
US8018451B2 (en) 2011-09-13
CN101221730A (zh) 2008-07-16
KR101294321B1 (ko) 2013-08-08
JP5086692B2 (ja) 2012-11-28
CN101221730B (zh) 2012-04-18

Similar Documents

Publication Publication Date Title
KR101294321B1 (ko) 액정 표시 장치
US8730146B2 (en) Drive voltage generating circuit and liquid crystal display including the same
KR101545697B1 (ko) 액정 표시 장치
US11295688B2 (en) Display apparatus with clock signal modification during vertical blanking period
KR101624501B1 (ko) 게이트 오프 전압 발생 회로, 구동 장치 및 이를 포함하는액정 표시 장치
EP2043083B1 (en) Liquid crystal display
US8803785B2 (en) Scanning signal line drive circuit and display device having the same
US20150043704A1 (en) Shift register unit, gate driving circuit and display device
KR20090004201A (ko) 액정 표시 장치 및 그의 구동 방법
KR20080007087A (ko) 게이트 온 전압 발생 회로, 구동 장치 및 이를 포함하는표시 장치
KR20080045498A (ko) 액정 표시 장치 및 그 구동 방법
US9030125B2 (en) Power circuit having multiple stages of charge pumps
JPWO2011148655A1 (ja) シフトレジスタ
KR20080011896A (ko) 게이트 온 전압 발생회로와 게이트 오프 전압 발생회로 및이들을 갖는 액정표시장치
KR102015848B1 (ko) 액정표시장치
KR20090115027A (ko) 표시 장치 및 그 구동 방법
KR101244660B1 (ko) 액정표시장치 및 그의 구동방법
KR20080044444A (ko) 전압 발생 장치 및 이를 포함하는 액정 표시 장치
KR20110075414A (ko) 액정표시장치 및 그 구동방법
KR20080029395A (ko) 액정 표시 장치의 전원 모듈, 이를 구비하는 액정 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180802

Year of fee payment: 6