KR20160099757A - 전원 발생 장치 - Google Patents

전원 발생 장치 Download PDF

Info

Publication number
KR20160099757A
KR20160099757A KR1020150021434A KR20150021434A KR20160099757A KR 20160099757 A KR20160099757 A KR 20160099757A KR 1020150021434 A KR1020150021434 A KR 1020150021434A KR 20150021434 A KR20150021434 A KR 20150021434A KR 20160099757 A KR20160099757 A KR 20160099757A
Authority
KR
South Korea
Prior art keywords
pumping
unit
internal voltage
voltage
capacitance
Prior art date
Application number
KR1020150021434A
Other languages
English (en)
Inventor
임종만
최웅규
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150021434A priority Critical patent/KR20160099757A/ko
Priority to US14/743,781 priority patent/US20160241141A1/en
Publication of KR20160099757A publication Critical patent/KR20160099757A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Abstract

외부전압을 펌핑하여 내부전압을 생성하기 위한 내부전압 생성부;및 펌핑 주기신호를 수신받아 상기 내부전압 생성부로 전달하는 용량성 소자부를 포함하며, 상기 외부전압에 기초하여 상기 용량성 소자부의 캐패시턴스를 선택적으로 조절하기 위한 캐패시턴스 조절부를 포함하며, 상기 내부전압 생성부는 상기 캐패시턴스 조절부로부터 출력된 상기 펌핑 주기신호에 응답하여 펌핑 동작을 수행하는 전원 발생 장치를 제공하며, 면적을 증가시키지 않고 높은 용량의 캐패시턴스를 확보하여, 펌핑 구동 능력을 향상시킬 수 있다.

Description

전원 발생 장치{VOLTAGE GENERATOR CIRCUIT}
본 특허문헌은 전원 발생 장치에 관한 것으로, 구체적으로는 용량성 소자를 포함하는 펌프 회로에 관한 것이다.
반도체 장치는 내부 동작을 위해서 외부에서 공급되는 전원전압(VDD)과 접지전압(VSS) 외에 전원전압과 다른 레벨을 갖는 내부 전압을 생성하여 사용한다. 이 중에서 외부에서 공급되는 전원전압(VDD)과 접지전압(VSS) 사이의 내부 전압은 레귤레이터(Regulator) 방식을 이용하여 생성하게 된다. 반면에, 외부에서 공급되는 전원전압(VDD)보다 높거나, 접지전압(VSS)보다 낮은 전위의 내부 전압은 펌프(Pump) 방식을 이용하여 원하는 전위의 내부 전압을 생성하게 된다. 예컨대, 펌프 방식으로 생성하는 내부전압은 고전압(VPP), 코어전압(VCORE) 및 기판 바이어스 전압(VBB) 등이 있다.
펌프 방식을 사용하는 반도체 장치는 내부 전압의 목표 레벨을 설정하여 현재 내부 전압의 목표 레벨 초과 여부를 감지하고, 미달되는 경우 펌핑 회로를 통해 내부 전압을 펌핑한다. 반도체 장치는 펌핑 회로에 포함되는 커패시터의 축적 용량에 의해 전압 펌핑 능력이 결정되기 때문에 캐패시터의 축적 용량을 증가시켜야 한다.
일반적으로 펌핑 회로의 캐패시터는 모스(Metal Oxide Semiconductor;MOS) 타입의 캐패시터를 사용하게 된다. 셀(cell) 타입의 캐패시터는 모스 타입의 캐패시터보다 단위 면적 대비 더욱 높은 용량을 구현할 수 있지만, 캐패시터의 양 단에 높은 전압을 인가하게 되면 캐패시터의 산화막이 파괴된다. 따라서, 모스 타입의 캐패시터는 셀 타입의 캐패시터에 대비하여 적은 용량을 갖지만, 수평 면적을 확장시켜 축적 용량을 증가시킬 수 있다. 하지만, 최근 고집적화되는 반도체 장치에서 펌핑 회로에 사용되는 캐패시터의 유효 면적을 증가시키기에는 한계가 있다.
본 발명의 실시예가 해결하고자 하는 기술적 과제는 면적의 증가 없이 높은 캐패시턴스를 가지는 용량성 소자를 포함하는 전원 발생 장치를 제공하기 위한 것이다.
본 발명의 일 실시예에 따른 전원 발생 장치는, 외부전압을 펌핑하여 내부전압을 생성하기 위한 내부전압 생성부;및 펌핑 주기신호를 수신받아 상기 내부전압 생성부로 전달하는 용량성 소자부를 포함하며, 상기 외부전압에 기초하여 상기 용량성 소자부의 캐패시턴스를 선택적으로 조절하기 위한 캐패시턴스 조절부를 포함하며, 상기 내부전압 생성부는 상기 캐패시턴스 조절부로부터 출력된 상기 펌핑 주기신호에 응답하여 펌핑 동작을 수행할 수 있다.
또한, 본 발명의 다른 실시예에 따른 전원 발생 장치는, 기준전압과 제1내부전압을 비교하여 감지 신호를 생성하는 감지부; 상기 감지 신호에 응답하여 펌핑 주기신호를 생성하는 발진부; 상기 제1내부전압을 펌핑하여 제2내부전압을 생성하는 펌핑부;및 직렬 접속된 다수의 캐패시터를 포함하며, 상기 발진부 및 상기 펌핑부 사이에 연결되어 상기 펌핑 주기신호를 상기 펌핑부로 전달하되, 상기 제1내부전압에 기초하여 상기 다수의 캐패시터들의 개수를 선택적으로 조절하는 캐패시턴스 조절부를 포함하며, 상기 펌핑부는 상기 캐패시턴스 조절부로부터 출력된 상기 펌핑 주기신호에 응답하여 펌핑 동작을 수행할 수 있다.
또한, 본 발명의 다른 실시예에 따른 전원 발생 장치는, 기준전압과 제1내부전압을 비교하여 감지 신호를 생성하는 감지부; 상기 감지 신호에 응답하여 펌핑 주기신호를 생성하는 발진부; 상기 제1내부전압을 펌핑하여 제2내부전압을 생성하는 펌핑부;및 직렬 접속된 다수의 캐패시터를 포함하며, 상기 발진부 및 상기 펌핑부 사이에 연결되어 상기 펌핑 주기신호를 상기 펌핑부로 전달하되, 상기 제1내부전압에 기초하여 상기 다수의 캐패시터들의 개수를 선택적으로 조절하는 캐패시턴스 조절부를 포함하며, 상기 캐패시턴스 조절부는, 상기 다수의 캐패시터와 각각 병렬 접속된 다수의 스위치를 포함하고, 상기 다수의 스위치 각각은 상기 제1내부전압에 기초하여 상기 다수의 캐패시터를 선택하기 위한 선택부를 포함할 수 있다.
제안된 실시예에 따른 전원 발생 장치는 면적을 증가시키지 않고 높은 캐패시턴스를 확보하여, 펌핑 구동 능력을 향상시킬 수 있다.
도 1은 본 발명의 실시예에 따른 전원 발생 장치를 도시한 블록도.
도 2는 도 1에 도시된 캐패시턴스 조절부의 상세 블록도.
도 3은 도 1에 도시된 전원 발생 장치의 제1실시예를 도시한 회로도.
도 4는 도 1에 도시된 전원 발생 장치의 제2실시예를 도시한 회로도.
도 5는 도 1에 도시된 전원 발생 장치의 캐패시턴스 이득에 대해 설명하기 위한 테이블.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예들을 첨부 도면을 참조하여 설명하고자 한다.
도 1은 본 발명의 실시예에 따른 전원 발생 장치를 도시한 블록도이다.
도 1을 참조하면, 상기 전원 발생 장치는 내부전압 생성부(110) 및 캐패시턴스 조절부(120)를 포함할 수 있다.
상기 내부전압 생성부(110)는 소스 전원전압(V_SC)을 펌핑하여 내부전압(V_INT)을 생성할 수 있다. 상기 내부전압(V_INT)은 상기 소스 전원전압(V_SC)의 레벨을 설정된 목표 레벨 값만큼 상승시킨 전압일 수 있다. 예컨대, 상기 내부전압(V_INT)은 고전압(VPP), 코어 전압(VCORE), 기판 바이어스 전압(VBB) 및 네거티브 워드라인 전압(VBBW)일 수 있다.
상기 캐패시턴스 조절부(120)는 상기 내부전압 생성부(110)로부터 상기 소스전원전압(V_SC)에 대한 전압 정보인 소스 전압정보(VSC_INFO)를 수신받을 수 있다. 상기 캐패시턴스 조절부(120)는 발진기(미도시)를 통해 생성된 일정 주기를 갖는 신호인 제1펌핑 주기신호(IN_SIG)를 수신받을 수 있다. 상기 캐패시턴스 조절부(120)는 용량성 소자부(미도시)를 포함할 수 있다. 상기 용량성 소자부는 다수의 셀 타입의 캐패시터들이 직렬로 연결될 수 있다.
상기 캐패시턴스 조절부(120)는 상기 소스 전압정보(VSC_INFO)에 기초하여 상기 소스 전원전압(V_SC)의 전압 레벨을 감지하여, 감지된 전압 레벨에 따라 상기 용량성 소자부의 캐패시턴스를 조절할 수 있다. 따라서, 상기 캐패시턴스 조절부(120)는 감지된 전압 레벨에 따라 상기 다수의 셀 타입의 캐패시터 중 캐패시터의 개수를 선택할 수 있다. 상기 캐패시턴스 조절부(120)는 선택된 캐패시터의 개수에 기초하여 상기 제1펌핑 주기신호(IN_SIG)를 제2펌핑 주기신호(OUT_SIG)로서 상기 내부전압 생성부(110)로 전달할 수 있다.
일반적으로 다수의 캐패시터를 직렬로 연결하는 경우에 총 캐패시턴스는 적어지게 된다. 예컨대, 두 개의 캐패시터 'C1','C2'가 직렬로 연결되는 경우 총 캐패시턴스'CT'는 다음과 같다.
Figure pat00001
두 개의 캐패시터 'C1','C2'가 동일한 용량을 갖는다고 가정하면 아래와 같다.
Figure pat00002
Figure pat00003
Figure pat00004
즉, 상기 총 캐패시턴스 'CT'가 하나의 캐패시터 'CS'가 갖는 개별 용량의 절반값을 가지게 된다.
또한, 상기 내부전압 생성부(110)의 소스 전원전압을 'VSC', 접지전압을 'VSS' 및 직렬로 연결된 캐패시터의 개수를 'N'으로 가정할 수 있다. 전술하였듯이, 셀 타입의 캐패시터는 양 단에 높은 전압을 인가하게 되면 캐패시터의 산화막이 파괴될 수 있다. 상기 캐패시터의 산화막이 손실되지 않는 범위의 최대 전압을 'VC1'라고 가정할 수 있다.
아래의 수학식 2와 같이, 상기 캐패시터의 개수 'N'을 증가시키면, 상기 'VC1'의 값이 줄어들기 때문에 한 개의 캐패시터가 감당하는 전압을 줄일 수 있다.
Figure pat00005
즉, 상기 캐패시터의 개수 'N'이 낮을수록 더 높은 캐패시턴스를 확보할 수 있지만, 한 개의 캐패시터가 감당하는 전압이 증가하게 전압의 내구성이 줄어들 수 있다. 따라서, 상기 캐패시턴스 조절부(120)는 기설정된 상기 캐패시터의 최대 전압 'VC1' 및 상기 소스 전원전압 'VSC'에 따라 상기 캐패시터의 개수 'N'을 설정할 수 있다.
본 발명의 실시예에 따른 상기 전원 발생 장치는 모스 타입의 캐패시터에 대비하여 충전 용량이 큰 셀 타입의 캐패시터를 사용하되, 상기 캐패시터의 전압 내구성을 만족시키는 범위에서 직렬 연결된 다수의 캐패시터의 개수를 선택할 수 있다. 즉, 면적을 증가시키지 않고 높은 캐패시턴스를 확보하기 때문에 상기 내부전압 생성부(110)의 펌핑 구동 능력을 향상시킬 수 있다.
도 2는 도1에 도시된 캐패시턴스 조절부(120)의 상세 블록도이다.
도 2를 참조하면, 상기 캐패시턴스 조절부(120)는 소스전압 감지부(210) 및 펌핑 제어부(220)를 포함할 수 있다. 상기 펌핑 제어부(220)는 선택부(221) 및 용량성 소자부(223)를 포함할 수 있다. 상기 용량성 소자부(223)는 직렬 연결된 다수의 셀 타입 캐패시터(C1-CN)들을 포함할 수 있다.
상기 소스전압 감지부(210)는 상기 소스 전압정보(VSC_INFO)를 수신받을 수 있다. 상기 소스전압 감지부(210)는 상기 소스 전압정보(VSC_INFO)에 기초하여 소스 전원전압의 전압 레벨을 감지할 수 있다. 상기 소스전압 감지부(210)는 상기 소스 전원전압에 대응하는 제어신호(CTRL_SIG)를 생성할 수 있다. 상기 제어신호(CTRL_SIG)는 상기 선택부(223)를 제어하기 위한 디지털 코드신호일 수 있다.
상기 선택부(221)는 다수의 스위칭 부(SW1-SWM)를 포함할 수 있다. 상기 다수의 스위칭 부는 상기 다수의 캐패시터(C1-CN)와 각각 병렬 연결되며, 상기 제어신호(CTRL_SIG)에 응답하여 구동될 수 있다.
상기 용량성 소자부(223)는 상기 다수의 캐패시터(C1-CN) 중에서 상기 다수의 스위칭 부(SW1-SWM)의 온(on)/오프(off)에 따라 선택된 캐패시터를 통해 상기 제1펌핑 주기신호(IN_SIG)를 수신받아 제2펌핑 주기신호(OUT_SIG)로서 출력할 수 있다.
예컨대, 상기 소스 전원전압의 전압 레벨이 높은 경우에 상기 선택부(221)는 상기 다수의 스위칭 부(SW1-SWM)를 오프시키며, 상기 용량성 소자부(223)는 상기 다수의 캐패시터(C1-CN)를 구동시킬 수 있다.
반면에, 상기 소스 전원전압의 전압 레벨이 낮은 경우에 상기 선택부(221)는 상기 다수의 스위칭 부(SW1-SWM)를 온시키며, 상기 다수의 스위칭 부(SW1-SWM)가 선택적으로 구동되어 쇼트 됨에 따라 하나의 캐패시터(C1)만 구동시킬 수 있다. 상기 용량성 소자부(223)는 상기 제1펌핑 주기신호(IN_SIG)를 수신받아 상기 제2펌핑 주기신호(OUT_SIG)로서 상기 내부전압 생성부로 출력할 수 있다.
즉, 상기 캐패시턴스 조절부(120)는 상기 소스 전원전압을 감지하여 캐패시터의 산화막이 파괴되지 않는 범위 내에서 높은 캐패시턴스를 가질 수 있도록 상기 다수의 캐패시터(C1-CN)의 개수를 선택적으로 조절할 수 있다.
도 3은 도 1에 도시된 전원 발생 장치의 제1실시예를 도시한 회로도이다.
도 3을 참조하면, 상기 전원 발생 장치는 내부 전압 생성부(310)와, 제1캐패시턴스 조절부(320) 및 제2캐패시턴스 조절부(330)를 포함할 수 있다.
상기 내부 전압 생성부(310)는 더블러(doubler) 차지 펌프 회로로서 차지 펌핑 동작을 통해 네거티브 워드라인 전압(VBBW)을 생성할 수 있다.
상기 내부 전압 생성부(310)는 제1 및 제2 NMOS 트랜지스터(N1,N2)와, 제1 내지 제4PMOS 트랜지스터(P1-P4) 및 제1 내지 제3 인버터(IN1-IN3)를 포함할 수 있다.
상기 제1 및 제2NMOS 트랜지스터(N1,N2)는 제1 및 제2노드(ND1,ND2) 사이에 연결될 수 있다. 상기 제1NMOS 트랜지스터(N1)의 게이트는 상기 제2노드(ND2)에 연결되고, 상기 제2NMOS 트랜지스터(N2)의 게이트는 상기 제1노드(ND1)에 연결될 수 있다. 상기 제1 및 제2PMOS 트랜지스터(P1,P2)는 상기 제1 및 제2NMOS 트랜지스터(N1,M2)와 접지 전압단(VSS) 사이에 연결되어 상기 제1 및 제2노드(ND1,ND2)와 제3 및 제4노드(ND3,ND4) 사이에 크로스 커플드(cross coupled) 형태로 연결될 수 있다. 상기 제3 및 제4PMOS 트랜지스터(P3,P4)는 상기 제1 및 제2노드(ND1,ND2)와 상기 접지 전압단(VSS) 사이에 연결되며, 각각의 게이트는 상기 접지 전압단(VSS)에 연결될 수 있다. 상기 제3 및 제4PMOS 트랜지스터(P3,P4)는 게이트를 통해 접지 전압이 인가되어 항상 턴-온 상태를 유지할 수 있다.
상기 제1 및 제2캐패시턴스 조절부(320,330)는 도 2에서 전술한 캐패시턴스 조절부의 구성과 각각 동일할 수 있다.
상기 제1캐패시턴스 조절부(320)는 일 단이 상기 제1인버터(IN1) 및 상기 제3노드(ND3)와 연결될 수 있고, 타 단이 상기 제1노드(ND1)와 연결될 수 있다. 상기 제1캐패시턴스 조절부(320)는 상기 제1인버터(IN1)에 의해 반전 구동된 펌핑 주기신호(IN_SIG)를 증폭시켜 출력할 수 있다.
상기 제2캐패시턴스 조절부(330)는 일 단이 상기 제3인버터(IN3) 및 상기 제4노드(ND4)와 연결될 수 있고, 타 단이 상기 제2노드(ND2)와 연결될 수 있다. 상기 제2캐패시턴스 조절부(330)는 제2 및 제3인버터(IN2,IN3)에 의해 비 반전 구동된 펌핑 주기신호(IN_SIG)를 증폭시켜 출력할 수 있다.
예컨대, 상기 네거티브 워드라인 전압(VPPW)을 생성하기 위한 상기 내부전원 생성부(310)의 소스 전원전압(VSC)이 1.2V이며, 상기 제1및 제2캐패시턴스 조절부(320,330)에 포함된 하나의 캐패시터가 손실되지 않는 최대 전압(VC1)이 1V라고 가정하여 설명하기로 한다.
Figure pat00006
상기 수학식3에 따라, 상기 제1 및 제2캐패시턴스 조절부(320,330)는 각각 직렬로 연결된 다수의 캐패시터 중에 캐패시터 단 수가 1.2개 이상, 즉 직렬로 연결된 2개의 캐패시터를 선택할 수 있다. 따라서, 상기 제1 및 제2캐패시턴스 조절부(320,330)는 직렬로 연결된 상기 다수의 캐패시터 중 2개의 캐패시터를 선택함으로써, 캐패시터의 산화막이 파괴되지 않는 범위 내에서 높은 용량의 캐패시턴스를 확보할 수 있다. 또한, 상기 제1 및 제2캐패시턴스 조절부(320,330)는 모스 타입의 캐패시터에 대비하여 적은 면적으로 더욱 높은 용량의 캐패시턴스를 가질 수 있다.
상기 제3 및 제4PMOS 트랜지스터(P3,P4)가 턴-온되면 상기 접지전압이 상기 제1 및 제2노드(ND1,ND2)에 공급되어 상기 제1 및 제2PMOS 트랜지스터(P1,P2)가 구동될 수 있다. 이때, 전원전압(VDD)와 접지전압(VSS) 사이의 전압 레벨에서 토글링(toggling)하는 상기 펌핑 주기신호(IN_SIG)가 발진부(미도시)로부터 인가될 수 있다.
상기 펌핑 주기신호(IN_SIG)가 상기 접지전압(VSS)에서 상기 전원전압(VDD) 레벨로 천이하게 되면, 상기 제2캐패시턴스 조절부(330)에 의해 상기 제2노드(ND2)의 전위가 순간적으로 상승할 수 있다. 반면에, 상기 제1캐패시턴스 조절부(320)에 의해 상기 제1노드(ND1)의 전위가 순간적으로 하강할 수 있다.
상기 펌핑 주기신호(IN_SIG)가 '하이' 레벨로 유지되는 구간에 상기 제2노드(ND2)는 상기 제2PMOS 트랜지스터(P2)에 의해 디스-차지(discharge)되어 전위가 점차 하강할 수 있다. 반면에, 상기 제1노드(ND1)는 상기 제1NMOS 트랜지스터(N1)에 의해 전하 트랜스퍼(transfer)가 발생하게 되면서 전위가 점차 상승할 수 있다. 따라서, 상기 제1 및 제2노드(ND1,ND2)의 전압 차이는 점차 줄어들게 되어, 상기 제2PMOS 트랜지스터(P2)의 문턱전압에 도달하면 상기 제2노드(ND2)의 전압 강하가 중단될 수 있다. 또한, 상기 제1 및 제2노드(ND1,ND2)의 전압 차이가 상기 제1NMOS 트랜지스터(N1)의 문턱전압에 도달하면 상기 제1NMOS 트랜지스터(N1)가 턴-오프되어 상기 제1노드(ND1)의 전압 상승이 중단될 수 있다.
이어, 상기 펌핑 주기신호(IN_SIG)가 '하이' 레벨에서 '로우'레벨로 천이하게 되면 상기 제2노드(ND2)의 전위가 순간적으로 하강하게 되고, 상기 제1노드(ND1)의 전위가 순간적으로 상승하게 될 수 있다. 그리고, 상기 제2NMOS 트랜지스터(N2)에 의해 전하 트랜스퍼가 발생하게 되고, 위의 과정이 반복될 수 있다.
따라서, 상기 펌핑 주기신호(IN_SIG)가 '로우' 레벨에서 '하이' 레벨로 천이하고, '하이' 레벨에서 '로우'레벨로 천이하게 되면 상기 제1 및 제2노드(ND1,ND2)는 교대로 전하 트랜스퍼 현상이 발생될 수 있다. 상기 네거티브 워드라인 전압단으로부터 전하가 상기 접지전압단으로 방출됨에 따라 상기 네거티브 워드라인 전압단은 점차적으로 음의 값으로 낮아질 수 있다.
도 4는 도 1에 도시된 전원 발생 장치의 제2실시예를 도시한 회로도이다.
도 4를 참조하면, 상기 전원 발생 장치는 내부 전압 생성부(410) 및 제1내지 제4캐패시턴스 조절부(420-450)를 포함할 수 있다.
상기 내부 전압 생성부(410)는 더블러 차지 펌프 회로로서 차지 펌핑 동작을 통해 고전압(VPP)을 생성할 수 있다. 상기 내부전압 생성부(410)는 상기 제1 내지 제4 캐패시턴스 조절부(420-450)로부터 출력된 펌핑 주기신호에 응답하여 상기 고전압(VPP)을 생성하기 위한 펌핑 동작을 수행할 수 있다. 상기 내부전압 생성부(410)의 구체적인 구성 및 동작은 일반적으로 상기 고전압(VPP)을 생성하기 위한 더블러 타입의 펌핑 회로의 동작과 동일할 수 있다.
상기 제1 내지 제4캐패시턴스 조절부(420-450)는 도 2에서 전술한 캐패시턴스 조절부의 구성과 각각 동일할 수 있다.
상기 제1 내지 제4캐패시턴스 조절부(420-450)는 일 단으로 발진부(미도시)로부터 전달된 펌핑 주기신호(IN_SIG)를 인가받을 수 있고, 타 단은 상기 내부전압 생성부와 각각 연결될 수 있다. 상기 제1내지 제4캐패시턴스 조절부(420-450)는 상기 펌핑 주기신호(IN_SIG)를 증폭시켜 상기 내부전압 생성부(410)로 출력할 수 있다.
예컨대, 상기 고전압(VPP)을 생성하기 위한 상기 내부전원 생성부(410)의 소스 전원전압(VSC)이 2.5V이며, 상기 제1 내지 제2캐패시턴스 조절부(420-450)에 포함된 하나의 캐패시터가 손실되지 않는 최대 전압(VC1 )이 1V라고 가정하기로 한다.
Figure pat00007
상기 수학식4에 따라, 상기 제1 내지 제4캐패시턴스 조절부(420-450)는 각각 직렬 연결된 다수의 캐패시터 중에 캐패시터 단 수가 3개 이상, 즉 직렬로 연결된 3개의 캐패시터를 선택할 수 있다. 따라서, 상기 제1 내지 제4캐패시턴스 조절부(420-450)는 직렬로 연결된 상기 다수의 캐패시터 중 3개의 캐패시터를 선택함으로써, 각 캐패시터의 산화막이 파괴되지 않는 범위 내에서 높은 용량의 캐패시턴스를 확보할 수 있다. 또한, 상기 제1 내지 제4캐패시턴스 조절부는 모스 타입의 캐패시터에 대비하여 적은 면적으로 더욱 높은 용량의 캐패시턴스를 가질 수 있다.
도 3 및 도 4에서 본 발명의 상기 전원 발생 장치는 상기 내부전압 생성부를 더블러 회로로 구현하는 것을 실시예로 설명하였지만, 본 발명은 이에 한정되는 것이 아니라 내부 전원전압의 목표 레벨에 따라 내부전압을 3배로 펌핑하는 트리플러(tripler) 회로에 적용될 수 있다.
도 5는 도 1에 도시된 전원 발생 장치의 커패시턴스 이득에 대해 설명하기 위한 테이블이다.
도 5는 용량성 소자부에 포함된 단위 캐패시터의 산화막이 파괴되지 않는 최대 전압을 1V라고 가정하였을 경우에 외부 전원에 따른 고용량 캐패시터부의 커패시턴스 이득을 설명하기 위한 것이다.
상기 용량성 소자부의 셀 타입 캐패시터는 모스 타입의 캐패시터에 대비하여 단위 면적당 30배 이상의 용량을 축적할 수 있다. 예컨대, 동일 면적에서 모스 타입의 캐패시터의 용량이 7fF/um^2 이라고 가정하기로 한다.
상기 외부 전원이 증가함에 따라 상기 용량성 소자부에서 선택된 캐패시터의 개수가 증가하는 것을 알 수 있다. 또한, 상기 외부 전원이 증가함에 따라 상기 용량성 소자부의 총 캐패시턴스는 줄어드는 것을 알 수 있다. 하지만, 상기 용량성 소자부는 동일 면적에서 모스 타입의 캐패시터와 대비하여 높은 캐패시턴스를 가질 수 있다. 따라서, 일반적으로 모스 타입의 캐패시터를 사용하는 전압 발생 장치에서는 셀 타입의 캐패시터와 같은 높은 캐패시턴스를 갖기 위해 모스 타입의 캐패시터 영역의 면적을 늘려야 하지만, 본 발명의 실시예에 따른 전압 발생 장치는 면적을 늘리지 않고도 높은 캐패시턴스를 확보할 수 있다. 이에 따라, 펌핑 회로의 펌핑 구동 능력을 향상시킬 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기록되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
예컨대, 전술한 실시예에서 예시한 논리 게이트 및 트랜지스터는 입력되는 신호의 극성에 따라 그 위치 및 종류가 다르게 구현되어야 할 것이다.
110:내부전압 생성부 120:캐패시턴스 조절부
210:소스전압 감지부 220:펌핑 제어부
221:선택부 223:용량성 소자부

Claims (16)

  1. 외부전압을 펌핑하여 내부전압을 생성하기 위한 내부전압 생성부;및
    펌핑 주기신호를 수신받아 상기 내부전압 생성부로 전달하는 용량성 소자부를 포함하며, 상기 외부전압에 기초하여 상기 용량성 소자부의 캐패시턴스를 선택적으로 조절하기 위한 캐패시턴스 조절부
    를 포함하며,
    상기 내부전압 생성부는 상기 캐패시턴스 조절부로부터 출력된 상기 펌핑 주기신호에 응답하여 펌핑 동작을 수행하는 전원 발생 장치.
  2. 제1항에 있어서,
    상기 용량성 소자부는,
    직렬 접속된 다수의 캐패시터를 포함하는 전원 발생 장치.
  3. 제2항에 있어서,
    상기 캐패시턴스 조절부는,
    상기 외부전압을 감지하여 상기 외부전압에 대응하는 제어신호를 생성하는 소스전압 감지부;및
    상기 제어신호에 응답하여 상기 다수의 캐패시터의 개수를 선택하기 위한 선택부
    를 더 포함하는 전원 발생 장치.
  4. 제3항에 있어서,
    상기 선택부는,
    상기 제어신호에 응답하여 구동되는 다수의 스위칭 부를 포함하며,
    상기 다수의 스위칭 부 각각은 상기 다수의 캐패시터와 각각 병렬 접속되는 전원 발생 장치.
  5. 제1항에 있어서,
    상기 펌핑 주기신호는 상기 내부전압 생성부의 펌핑 동작을 제어하기 위한 신호인 전원 발생 장치.
  6. 제1항에 있어서,
    상기 내부전압 생성부는,
    더블 차지 펌핑을 수행하여 상기 내부전압을 출력하는 전원 발생 장치.
  7. 제1항에 있어서,
    상기 내부전압 생성부는,
    트리플 차지 펌핑을 수행하여 상기 내부전압을 출력하는 전원 발생 장치.
  8. 기준전압과 제1내부전압을 비교하여 감지 신호를 생성하는 감지부;
    상기 감지 신호에 응답하여 펌핑 주기신호를 생성하는 발진부;
    상기 제1내부전압을 펌핑하여 제2내부전압을 생성하는 펌핑부;및
    직렬 접속된 다수의 캐패시터를 포함하며, 상기 발진부 및 상기 펌핑부 사이에 연결되어 상기 펌핑 주기신호를 상기 펌핑부로 전달하되, 상기 제1내부전압에 기초하여 상기 다수의 캐패시터들의 개수를 선택적으로 조절하는 캐패시턴스 조절부
    를 포함하며,
    상기 펌핑부는 상기 캐패시턴스 조절부로부터 출력된 상기 펌핑 주기신호에 응답하여 펌핑 동작을 수행하는 전압 발생 장치.
  9. 제8항에 있어서,
    상기 캐패시턴스 조절부는,
    상기 제1내부전압을 감지하여 상기 제1내부전압에 대응하는 제어신호를 생성하는 소스전압 감지부;및
    상기 제어신호에 응답하여 상기 다수의 캐패시터의 개수를 선택하기 위한 선택부
    를 더 포함하는 전원 발생 장치.
  10. 제9항에 있어서,
    상기 선택부는,
    상기 제어신호에 응답하여 구동되는 다수의 스위칭 부를 포함하며,
    상기 다수의 스위칭 부 각각은 상기 다수의 캐패시터와 각각 병렬 접속되는 전원 발생 장치.
  11. 제8항에 있어서,
    상기 펌핑부는,
    더블 차지 펌핑을 수행하여 상기 제2내부전압을 출력하는 전원 발생 장치.
  12. 제8항에 있어서,
    상기 펌핑부는,
    트리플 차지 펌핑을 수행하여 상기 제2내부전압을 출력하는 전원 발생 장치.
  13. 기준전압과 제1내부전압을 비교하여 감지 신호를 생성하는 감지부;
    상기 감지 신호에 응답하여 펌핑 주기신호를 생성하는 발진부;
    상기 제1내부전압을 펌핑하여 제2내부전압을 생성하는 펌핑부;및
    직렬 접속된 다수의 캐패시터를 포함하며, 상기 발진부 및 상기 펌핑부 사이에 연결되어 상기 펌핑 주기신호를 상기 펌핑부로 전달하되, 상기 제1내부전압에 기초하여 상기 다수의 캐패시터들의 개수를 선택적으로 조절하는 캐패시턴스 조절부
    를 포함하며,
    상기 캐패시턴스 조절부는,
    상기 다수의 캐패시터와 각각 병렬 접속된 다수의 스위치를 포함하고, 상기 다수의 스위치 각각은 상기 제1내부전압에 기초하여 상기 다수의 캐패시터를 선택하기 위한 선택부
    를 포함하는 전압 발생 장치.
  14. 제13항에 있어서,
    상기 제1내부전압을 감지하여 상기 다수의 스위치 구동을 제어하기 위한 제어신호를 생성하는 소스전압 감지부
    를 더 포함하는 전압 발생 장치.
  15. 제13항에 있어서,
    상기 펌핑부는,
    더블 차지 펌핑을 수행하여 상기 제2내부전압을 출력하는 전원 발생 장치.
  16. 제13항에 있어서,
    상기 펌핑부는,
    트리플 차지 펌핑을 수행하여 상기 제2내부전압을 출력하는 전원 발생 장치.
KR1020150021434A 2015-02-12 2015-02-12 전원 발생 장치 KR20160099757A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150021434A KR20160099757A (ko) 2015-02-12 2015-02-12 전원 발생 장치
US14/743,781 US20160241141A1 (en) 2015-02-12 2015-06-18 Voltage generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150021434A KR20160099757A (ko) 2015-02-12 2015-02-12 전원 발생 장치

Publications (1)

Publication Number Publication Date
KR20160099757A true KR20160099757A (ko) 2016-08-23

Family

ID=56622415

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150021434A KR20160099757A (ko) 2015-02-12 2015-02-12 전원 발생 장치

Country Status (2)

Country Link
US (1) US20160241141A1 (ko)
KR (1) KR20160099757A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180076192A (ko) * 2016-12-27 2018-07-05 에스케이하이닉스 주식회사 차지 펌프 회로 및 그를 포함하는 전압 발생 장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2783271B2 (ja) * 1995-01-30 1998-08-06 日本電気株式会社 半導体記憶装置
KR100464411B1 (ko) * 2002-04-19 2005-01-03 삼성전자주식회사 분할된 디커플링 커패시터를 이용한 전원선 잡음 제거회로 및 이를 구비하는 반도체 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180076192A (ko) * 2016-12-27 2018-07-05 에스케이하이닉스 주식회사 차지 펌프 회로 및 그를 포함하는 전압 발생 장치

Also Published As

Publication number Publication date
US20160241141A1 (en) 2016-08-18

Similar Documents

Publication Publication Date Title
JP5072731B2 (ja) 定電圧昇圧電源
US7545203B2 (en) Internal voltage generation circuit
JP2005278378A (ja) チャージポンプ回路
JP2011193579A (ja) 半導体装置
JP2007228679A (ja) チャージポンプ回路
KR100956776B1 (ko) 네거티브 전압 생성 장치
JP2004319011A (ja) 昇圧電源回路
KR101286241B1 (ko) 최대 전압 선택회로
JP2008131266A (ja) 半導体装置
US8421522B2 (en) High voltage generator and method of generating high voltage
JP2011008514A (ja) 半導体装置
KR100848418B1 (ko) 강유전체 메모리 장치, 전자 기기 및 강유전체 메모리장치의 구동 방법
US7349268B2 (en) Voltage generation circuit and semiconductor memory device including the same
KR20160099757A (ko) 전원 발생 장치
US9378802B2 (en) Oscillator and memory device including the same
JP2009117426A (ja) 電源回路及び携帯機器
US10250129B2 (en) Charge pump circuit and internal voltage generation circuit including the same
US10719094B2 (en) Internal voltage generation circuits
CN115549465A (zh) 一种电荷泵电路
US10044260B2 (en) Charge pump circuit and voltage generating device including the same
JP2012105007A (ja) パワーオンリセット回路
US7221573B2 (en) Voltage up converter
KR100821570B1 (ko) 고전압 발생 장치
Rana et al. Single charge-pump generating high positive and negative voltages driving common load
US20100052776A1 (en) Internal voltage generating circuit

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid