TW201711392A - 用於具備隔離之位準移位器的偏壓電路 - Google Patents

Abstract

一種電路係包含一偏壓電路，該偏壓電路係包含一耦接至一第一節點的負載電路。該偏壓電路可以在該第一節點上輸出一偏壓信號。該偏壓電路亦包含一計時器構件以及一電流源。該計時器構件的一輸入係耦接以接收一隔離信號。該電流源係被配置以響應於該ISO信號在一高電壓以及一低電壓之間的一轉變，來注入電流到該負載電路中一段時間期間。該偏壓電路亦包含用以產生一隔離延遲(ISO_DEL)信號的電路。該ISO_DEL信號係響應於該偏壓信號是在一第一臨界位準之內而具有一高電壓，並且該ISO_DEL信號係響應於該偏壓信號是在一第二臨界位準之內而具有一低電壓。該偏壓電路係輸出該ISO_DEL信號。

Description

用於具備隔離之位準移位器的偏壓電路

本發明係有關用於具備隔離之位準移位器的偏壓電路。

位準移位器是在電路裝置內被使用來將一電源域中的輸入信號移位到另一電源域。在一電源域中的信號可以是低電壓(LV)信號，而在一不同的電源域中的信號可以是高電壓(HV)信號。HV及LV信號的移位可能是為了相容性之目的來加以執行的。例如，若在一電路裝置中的一構件需要一信號是在一域中，而一輸入信號是在一不同的域中，則該信號需要被移位到該不同的域中。LV信號可能是在一利用該位準移位器的裝置的電源供應器的一範圍內，而HV信號可能是超出該電源供應器的範圍的所有信號。

相關的申請案

此申請案係主張2015年8月31日申請的美國臨時申請案號62/212,237的益處，該美國臨時申請案的內容係藉此被納入在此作為參考。

本發明在一實施例中揭示一種電路，其係包括：一位準移位器；以及一耦接至該位準移位器的偏壓電路，該偏壓電路係包括：一負載電路，其係耦接至一耦接到該位準移位器的第一節點，該偏壓電路係用以 在該第一節點上輸出一偏壓信號；一計時器構件以及一電流源，其中該計時器構件的一輸入係耦接以接收一隔離(ISO)信號，其中該電流源係被配置以響應於該ISO信號在一高電壓以及一低電壓之間的一轉變來注入電流到該負載電路中一段由該計時器構件所決定的時間期間，其中該高電壓係高於該低電壓；以及用以產生一隔離延遲(ISO_DEL)信號的電路，其中該ISO_DEL信號係響應於該偏壓信號是在一第一臨界位準之內而包括一高電壓，並且其中該ISO_DEL信號係響應於該偏壓信號是在一第二臨界位準之內而包括一低電壓，該偏壓電路係用以在一第二節點上輸出該ISO_DEL信號至該位準移位器。

本發明在另一實施例中揭示一種用於偏壓一電路之方法，該方法係包括：在一計時器構件的一輸入處接收一隔離(ISO)信號；響應於該ISO信號在一高電壓以及一低電壓之間的一轉變，藉由一電流源經由該計時器構件的控制以注入電流到一負載電路中一段時間期間，其中該負載電路係耦接至一第一節點，並且其中該高電壓係高於該低電壓；在該第一節點上輸出一偏壓信號；產生一隔離延遲(ISO_DEL)信號，其中該ISO_DEL信號係響應於該偏壓信號是在一第一臨界位準之內而包括一高電壓，並且其中該ISO_DEL信號係響應於該偏壓信號是在一第二臨界位準之內而包括一低電壓；以及在一第二節點上輸出該ISO_DEL信號。

本發明在又另一實施例中揭示一種偏壓電路，其係包括：一負載電路，其係包括複數個電晶體，該負載電路係耦接至一第一節點：一計時器構件，其係耦接至一第一分支，其中該計時器構件的一輸入係耦接以接收一隔離(ISO)信號：一電流源，其係被配置以響應於該ISO信號在一 高電壓以及一低電壓之間的一轉變，來經由該第一分支注入電流到該負載電路中一段由該計時器構件所決定的時間期間，其中該高電壓係高於該低電壓；以及用以產生一隔離延遲(ISO_DEL)信號的電路，其中該ISO_DEL信號係響應於一在該第一節點上所載有的偏壓信號是在一第一臨界位準之內而包括一高電壓，其中該ISO_DEL信號係響應於該偏壓信號是在一第二臨界位準之內而包括一低電壓，以及其中該偏壓電路係在該第一節點上輸出該偏壓信號，並且在一第二節點上輸出該ISO_DEL信號。

100‧‧‧電路圖

102‧‧‧VDD信號

104‧‧‧隔離(ISO)信號

106‧‧‧電晶體(P1)

108‧‧‧電晶體(N1)

110‧‧‧偏壓電路

112‧‧‧電晶體(N2)

114‧‧‧電晶體(N3)

116‧‧‧電晶體(N4)

118‧‧‧電容器(C)

120‧‧‧VPROT節點

122‧‧‧二極體堆疊

150‧‧‧位準移位器

152‧‧‧電晶體(P2)

154‧‧‧電晶體(P3)

156‧‧‧電晶體(N5)

158‧‧‧電晶體(N6)

160‧‧‧輸入信號IN

162‧‧‧電晶體(N7)

164‧‧‧VCC信號

166‧‧‧電晶體(N8)

168‧‧‧電晶體(N9)

170‧‧‧輸出信號OUT

172‧‧‧反相器

200‧‧‧電路圖

201‧‧‧第一節點

202‧‧‧隔離(ISO)信號

203‧‧‧第二節點

204‧‧‧計時器構件

206‧‧‧VDD信號

208‧‧‧電晶體(P4)

210‧‧‧偏壓電路

212‧‧‧電晶體(P5)

214‧‧‧第一分支

216‧‧‧電晶體(P1)

218‧‧‧電晶體(P2)

220‧‧‧電晶體(P3)

222‧‧‧電流源ISRC

224‧‧‧電晶體(N1)

226‧‧‧電晶體(N2)

228‧‧‧二極體堆疊

230‧‧‧電晶體(N3)

232‧‧‧電晶體(N4)

234‧‧‧反相器(INV1)

238‧‧‧第二分支

240‧‧‧反相器(INV2)

242‧‧‧電晶體(N5)

244‧‧‧電容器(C)

246‧‧‧輸出VPROT信號

248‧‧‧輸出隔離延遲(ISO_DEL)信號

250‧‧‧位準移位器

256‧‧‧電晶體(P6)

258‧‧‧電晶體(P7)

260‧‧‧電晶體(N6)

262‧‧‧電晶體(N7)

264‧‧‧輸入信號IN

266‧‧‧電晶體(N8)

268‧‧‧VCC信號

270‧‧‧電晶體(N9)

272‧‧‧AND閘

274‧‧‧輸出信號OUT

276‧‧‧反相器INV3

300‧‧‧時序圖

302‧‧‧ISO信號

304‧‧‧VPROT信號

306‧‧‧ISO_DEL信號

310‧‧‧時序圖

320‧‧‧時序圖

330‧‧‧時序圖

400‧‧‧偏壓電路

401‧‧‧電路圖

402‧‧‧電流源ISRC

404‧‧‧VDD信號

406‧‧‧ISO信號

408‧‧‧計時器構件

410‧‧‧電晶體(N9)

412‧‧‧電晶體(P1)

414‧‧‧電晶體(P2)

416‧‧‧電晶體(N6)

418‧‧‧電晶體(N8)

420‧‧‧電晶體(N7)

422‧‧‧電晶體(N1)

424‧‧‧電晶體(N2)

426‧‧‧電晶體(N3)

428‧‧‧電晶體(N4)

430‧‧‧反相器(INV1)

432‧‧‧反相器(INV2)

434‧‧‧電晶體(N5)

436‧‧‧電容器(C)

438‧‧‧VPROT信號

440‧‧‧ISO_DEL信號

450‧‧‧偏壓電路

451‧‧‧電路圖

452‧‧‧電流源(ISRC1)

454‧‧‧VDD信號

455‧‧‧ISO信號

456‧‧‧電晶體(N5)

458‧‧‧計時器構件

460‧‧‧電晶體(P1)

466‧‧‧電晶體(N7)

467‧‧‧電晶體(N6)

468‧‧‧電晶體(P2)

469‧‧‧電晶體(N8)

470‧‧‧電晶體(N1)

472‧‧‧電晶體(N2)

474‧‧‧電晶體(N3)

476‧‧‧電流源(ISRC2)

478‧‧‧電晶體(N4)

480‧‧‧電壓比較器

482‧‧‧電容器(C)

484‧‧‧VPROT信號

486‧‧‧ISO_DEL信號

500‧‧‧方法

510、520、530、540、550、560、570‧‧‧區塊

600‧‧‧方法

603、605、610、615、620、625、630、635‧‧‧區塊

本揭露內容係在所附的圖式的圖中藉由舉例來加以描繪，而非藉以限制的。

圖1是描繪根據一實施例的一第一偏壓電路以及一位準移位器的電路圖。

圖2係描繪根據一實施例的一第二偏壓電路以及一位準移位器的電路圖。

圖3是根據一實施例的時序圖。

圖4A係描繪根據另一實施例的一第三偏壓電路的電路圖。

圖4B係描繪根據另一實施例的一第四偏壓電路的電路圖。

圖5是描繪根據一實施例的在一隔離信號於一高電壓以及一低電壓之間的轉變期間所提供的偏壓的流程圖。

圖6是描繪根據一實施例的電流注入到一負載電路中的流程圖。

一或多個位準移位器可藉由單一偏壓電路來加以偏壓。該偏 壓電路係提供輸入信號給該一或多個位準移位器的每一個。該一或多個位準移位器可以執行一電源域轉變，該電源域轉變係發生在被輸入到一位準移位器中的在一域中的一信號需要被轉換成為在另一域中的另一信號時。一旦該一或多個位準移位器執行該適當的轉換後，經轉換的輸出信號可被提供至高電壓邏輯以供進一步的處理。

位準移位器可被一記憶體裝置使用來提供輸出信號至該記憶體裝置的一陣列中的高電壓邏輯。該記憶體裝置可以是一種非揮發性記憶體(NVM)裝置，其係被使用在電子構件中。一NVM裝置係需要在電力為不可利用時保持資訊。NVM裝置可包含唯讀記憶體(ROM)、可程式化唯讀記憶體(PROM)、可抹除的可程式化唯讀記憶體(EPROM)、電性可抹除的可程式化唯讀記憶體(EEPROM)裝置、快閃胞記憶體、非揮發性靜態RAM(nvSRAM)、鐵電隨機存取記憶體(FRAM)。某些記憶體陣列係利用電晶體以及閘結構，其可包含一記憶體元件或是電荷儲存層。該電荷儲存層可以根據被施加至該記憶體陣列或是該記憶體陣列所接收到的電壓，而被程式化以儲存資料。該些電壓可以是藉由位準移位器所施加的。在一實施例中，該記憶體陣列可以是一種矽氧化氮氧化矽(SONOS)類型的記憶體陣列。

藉由一偏壓電路所偏壓的位準移位器可以都被NVM裝置所利用。位準移位器以及一偏壓電路可以被除了記憶體裝置以外的裝置所利用。一偏壓多個位準移位器的偏壓電路可以被任何需要電源域轉變的裝置所利用。

在電源域轉變期間，一位準移位器係將來自一電源域的一信號轉換成為在另一電源域中的另一信號。該偏壓電路可以將一第一信號(亦 即，一偏壓信號)輸入到該位準移位器中，以啟動該位準移位器。當該位準移位器被啟動時，該位準移位器可以轉換在一域中的一第二信號成為在另一域中的一第三信號。在該偏壓電路提供該信號至該位準移位器的一段時間期間，該位準移位器可能是在一不確定的狀態中。被置於一不確定的狀態的一位準移位器可能會在需要該電源域轉變的裝置中導致錯誤。

再者，在該電源域轉變期間，一偏壓多個位準移位器的偏壓電路係包含一寄生電容，該寄生電容係依據被耦接以從該偏壓電路接收一輸入的位準移位器數量而定。隨著位準移位器的數量增加，該偏壓電路的寄生電容可能會到達一相當大的大小。藉由該偏壓電路來充電相當大的大小的一電容器可能會需要額外的時間，此可能會在該位準移位器的啟動中產生一延遲。

在此所述的實施例係針對於被用來偏壓位準移位器的偏壓電路。該些偏壓電路的實施例可以消除該些位準移位器的不確定的狀態，並且減少在啟動該些位準移位器中的延遲。

在一實施例中，一種電路係包含一位準移位器以及一耦接至該位準移位器的偏壓電路。該偏壓電路係在一第一節點上輸出一偏壓信號至該位準移位器。該第一節點係耦接至該位準移位器。該偏壓信號可以被稱為一電壓保護"VPROT"信號，其係啟動該位準移位器以轉換在一域中的一輸入信號成為在另一域中的另一輸出信號。該偏壓電路係包含一耦接至該第一節點的負載電路。該偏壓電路進一步包含一計時器構件以及一電流源。該計時器構件係控制藉由該電流源到該負載電路中的電流(亦即，額外的電流)的注入。一電晶體係內含在一第一分支之內。該計時器構件係耦接 至該電晶體。一第二分支係包含另一電晶體。該第一及第二分支係耦接至該第一節點。該計時器構件的一輸入係耦接以接收一隔離(ISO)信號。該電流源係被配置以響應於該ISO信號在一高電壓以及一低電壓之間的一轉變，來將該電流注入到該負載電路中一段藉由該計時器構件所決定的時間期間。待機電流亦經由該第二分支的控制而被注入到該負載電路中。該電流(包含待機電流)到該負載電路中的注入係提供快速地充電內含在該偏壓電路中的一電容器。該電容器係被耦接在該第一節點以及一接地電位之間。當該電流源在該時間期間的結束時停止該額外的電流到該負載電路中的注入時，該待機電流係持續被注入到該負載電路中。

該偏壓電路進一步包含電路以產生一隔離延遲(ISO_DEL)信號。該ISO_DEL信號係響應於該VPROT信號是在一第一臨界位準之內而包含一高電壓。該ISO_DEL信號係響應於該VPROT信號是在一第二臨界位準之內而包含一低電壓。該第一臨界位準係包含一介於0V與一臨界位準電壓之間的電壓範圍。該第二臨界位準係包含一介於該臨界電壓位準與一最大的電壓之間的電壓範圍。該偏壓電路可以在一第二節點上輸出該ISO_DEL信號至該位準移位器。

該偏壓電路的實施例可以確保該位準移位器在電源域轉變期間不會留在一不確定的狀態中。此外，該偏壓電路的實施例可以盡可能快速地充電一電容器，以便於最小化在啟動該位準移位器上的延遲。

在此所述的圖1、2、4A及4B係包含位準移位器及/或偏壓電路。儘管圖1及2分別描繪單一位準移位器，但是在這些圖中的偏壓電路可以耦接至額外的位準移位器。例如，單一偏壓電路可以耦接至大約2400 個位準移位器。該些位準移位器的每一個可以在實體上彼此平行地加以佈局，並且該些位準移位器的每一個可以耦接至單一偏壓電路，以經由一載有該VPROT信號的節點來輸入一稱為該VPROT信號的信號。再者，儘管圖4A及4B是描繪多個偏壓電路，但是一或多個位準移位器(未被描繪)可以耦接至該些偏壓電路的每一個。例如，在圖1及2中所描繪的位準移位器可以耦接至圖4A及4B的偏壓電路。在另一實施例中，圖2、4A及4B可以耦接至其它已知的位準移位器(未被描繪)，因而並不限於在圖1及2中所描繪的位準移位器。在一實施例中，耦接至該些偏壓電路的位準移位器可以是低電壓(LV)至高電壓(HV)的位準移位器，其係具有疊接受保護的LV下拉裝置。

圖1、2、4A及4B係包含電晶體，該些電晶體可以是包含閘極、源極、汲極、以及基體的4端子的電晶體。該些電晶體可以是N通道金屬氧化物半導體場效電晶體(nMOSFET或"NMOS")或是P通道金屬氧化物半導體場效電晶體(pMOSFET或"PMOS")。NMOS係標示為開頭字母"N"，並且PMOS係標示為開頭字母"P"。圖1、2、4A及4B係包含不同類型的NMOS及PMOS電晶體。在圖1中的電晶體(N7)162及(N8)166以及在圖2中的電晶體(N8)266及(N9)270可以是4端子的電晶體，其係包含閘極、源極、汲極、以及基體的傳輸電晶體。在圖1、2、4A及4B中描繪的其它電晶體可以是記憶體電晶體。該些傳輸電晶體可以是N通道金屬氧化物半導體場效電晶體(nMOSFET)。

在一實施例中，在圖1、2、4A及4B中描繪的記憶體電晶體是汲極延伸型的電晶體。汲極延伸型的電晶體係具有在汲極中的一額外 的植入(一用於nMOSFET的N型摻雜物或是一用於pMOSFET的P型摻雜物)，此係使得該汲極較長的，而且該電晶體不再是對稱的。如同在圖1、2、4A及4B中所繪的，汲極延伸型的電晶體可以是藉由具有一位在該電晶體的汲極中的矩形所描繪的。當該電晶體是關斷的時候，一汲極延伸型的電晶體可以能夠在汲極延伸型的電晶體的端子之間承受一較高的電壓差(相較於一非汲極延伸型的電晶體)。例如，一汲極延伸型的5V電晶體或是一汲極延伸型的9V電晶體分別可以承受在該汲極與源極之間、在該閘極與汲極之間的5V或9V的電壓，但並不是在該閘極與源極之間的5V或9V。一不具有延伸汲極的MOSFET(例如是在圖2中的傳輸電晶體(N8)266)例如可以只能夠承受在該電晶體的端子的任一個之間的一約1.4V的電壓差。當關斷時，一汲極延伸型的電晶體可以具有一較高的安全操作區域(SOA)，因為該汲極延伸型的電晶體如上所述地可以能夠承受橫跨特定的端子的較高的電壓差。然而當被導通時，該汲極延伸型的電晶體可能會具有一較低的電壓差(例如，3.6V)的SOA。

在另一實施例中，在圖2、4A及4B中描繪的電晶體中的一或多個可以利用疊接的(cascoded)電晶體來加以實施，該些電晶體係被偏壓以在維持SOA時，針對於過電壓應力來保護該電路。在又一實施例中，圖2、4A及4B的電晶體可以利用一能夠支援例如是4.7V的高的直接的電壓之較厚的閘極氧化物的電晶體來加以實施。利用一較厚的閘極氧化物的電晶體可以在一種利用一第三閘極氧化物的製程下加以實施。然而，此將會需要一種將會容許有一第三閘極氧化物層的更複雜的技術。

在一個其中在圖1、2、4A及4B中的偏壓電路及位準移位 器是被一NVM裝置所利用的實施例中，該偏壓電路及位準移位器可被設置在該NVM裝置的一記憶體陣列之內。

儘管相同的元件符號可能會在圖1、2、4A及4B中被指定到不同的信號，但是該些信號可能是由不同的來源所輸入的。例如，在圖1中，該ISO信號係藉由元件符號104來加以代表。該ISO信號可以是由一或多個來源所供應的，並且不限於藉由單一來源來加以供應。

在圖1、2、4A及4B中所描繪的接地電位是在0V。該些術語接地電位、接地及/或0V在此係可交換地加以使用。

圖1是描繪根據一實施例的一第一偏壓電路以及一位準移位器的電路圖100。一偏壓電路110係耦接至一位準移位器150。

該偏壓電路110係包含一VDD信號102、一隔離(ISO)信號104、一電晶體(P1)106、一電晶體(N1)108、一電晶體(N2)112、一電晶體(N3)114、一電晶體(N4)116、一電容器(C)118、以及載有一VPROT信號的一輸出VPROT節點120。

在該偏壓電路110中，該電晶體(P1)106的一閘極以及該電晶體(N4)的一閘極係耦接以接收該ISO信號104。該電晶體(P1)106的一源極係耦接以接收該VDD信號102，並且該電晶體(P1)106的一汲極係耦接至該電晶體(N1)108的汲極。該電晶體(N1)108的一閘極亦耦接至其汲極以及該電晶體(P1)106的汲極。該電晶體(N1)108的一源極係耦接至載有該VPROT信號的VPROT節點120。該VPROT節點120亦耦接至該電晶體(N2)112的一汲極、該電晶體(N2)112的一閘極、以及該電晶體(N4)116的一汲極。該電晶體(N2)112的一源極係耦接至該電晶體(N3)114的一汲極以及一閘極。該電晶 體(N3)114的一源極以及該電晶體(N4)116的一源極係耦接至接地(0V)。該電容器(C)118亦耦接至接地(0V)。

該位準移位器150係包含一輸入信號IN 160、一VDD信號102、一電晶體(P2)152、一電晶體(P3)154、一電晶體(N5)156、一電晶體(N6)158、一電晶體(N7)162、一VCC信號164、一電晶體(N8)166、一電晶體(N9)168、一反相器172、以及一輸出信號OUT 170。

該反相器172可包含一互補對的MOSFET(例如，一PMOS以及一NMOS)。在該反相器172中，每一組的NMOS及PMOS的汲極係彼此耦接的。該反相器172亦可被稱為具有一NMOS及PMOS的一互補金屬氧化物半導體(CMOS)。

在該位準移位器150中，該電晶體(N7)的一閘極以及該反相器172的一輸入係耦接以接收該輸入信號IN 160。該反相器172係藉由該VCC信號164以及接地(0V)來加以偏壓。該電晶體(P2)152的一源極以及該電晶體(P3)154的一源極係分別耦接以接收該VDD信號102。該電晶體(P2)152的一閘極係耦接至該電晶體(P3)154的一汲極，其係耦接以輸出該輸出信號OUT 170。該電晶體(P3)154的汲極亦耦接至該電晶體(N6)158的一汲極。該電晶體(P2)152的一汲極係耦接至該電晶體(P3)154的一閘極，並且亦耦接至該電晶體(N5)156的一汲極。該電晶體(N9)168的一汲極亦耦接以輸出該輸出信號OUT 170。該電晶體(N9)168的一閘極係耦接以接收該ISO信號104。該電晶體(N9)168的一源極係耦接至接地(0V)。該電晶體(N5)156的一閘極以及該電晶體(N6)158的一閘極係分別耦接至該VPROT節點120，該VPROT節點120係載有從該偏壓電路110接收到的VPROT信號。該電晶體 (N5)156的一源極係耦接至該電晶體(N7)162的一汲極。該電晶體(N7)162的一源極係耦接至接地(0V)。該電晶體(N8)166的一汲極係耦接至該電晶體(N6)158的一源極。該電晶體(N8)166的一源極係耦接至接地(0V)。該電晶體(N8)166的一閘極係耦接以接收該反相器172的輸出。

該VCC信號164是一低電壓域信號，其係在電路的從一低電壓源所供應的一區段中。該VCC信號164是從一外部電源被向下調節的。

該VDD信號102是一高電壓域信號，其係在電路的從一高電壓源(例如，該外部電源)所供應的一區段中。

在一位準移位器中，電源域轉變係發生在一給定的電源域來源(VCC或VDD)從非作用中/不存在的(亦即，浮接的)轉變成為作用中/存在的時候(亦即，被驅動成為接地或是一穩定的直流(DC)值)。

當該高電壓ISO信號104是低的時候，該位準移位器150可以將一低電壓域輸入信號IN 160移位至一高電壓域輸出信號OUT 170。當該偏壓電路110提供一稱為該"VPROT"信號之適當的偏壓信號在該VPROT節點120時，該位準移位器150可以輸出該高電壓域輸出信號OUT 170。只要該ISO信號104是高的，該VPROT信號係接地。當該ISO信號104是低的時候，該VPROT信號係被設定為一適當的值。

在該偏壓電路110中的電容器(C)118是一寄生電容器。如上所述，多個位準移位器可以耦接至該偏壓電路110。該些位準移位器的每一個可以在實體上被彼此平行地佈局，並且該些位準移位器的每一個可以耦接以從該VPROT節點120輸入該VPROT信號。因此，由於該些位準移位器的多數，該電容器(C)118係載有一寄生電容。由於該位準移位器的多數， 該電容器(C)118的電容在大小上可能是相當大的。一種能夠承受高電容的電容器可能是在用於該多個位準移位器的偏壓電路中所需的。在一實施例中，該電容器(C)118的大小可以是在50-100微微法拉的數量級，以便於讓該偏壓電路110能夠控制多個位準移位器150。

在該位準移位器150中(以及在未被展示的額外的位準移位器中)的電源域的轉變期間，在一信號藉由該偏壓電路110而被輸入到該些位準移位器150中之前可能會有顯著的延遲。此延遲可能會對於該些位準移位器造成一緩慢的啟動時間。在電源域轉變期間，該ISO信號104係被轉變至接地。該電晶體(P1)106的一閘極係耦接以接收該ISO信號104。當該ISO信號104係接地時，該電晶體(P1)106係被該VDD信號102所偏壓，該VDD信號102係作用為該電晶體(P1)106的電源。該VDD信號102係偏壓該電晶體(N1)108，並且電流係經由該電晶體(P1)106而被注入到一個二極體堆疊122(其係包含該電晶體(N2)112以及電晶體(N3)114)之中。該電晶體(N2)112及(N3)114係連接成二極體的。該電晶體(N2)112以及電晶體(N3)114係被啟動/導通。該電晶體(N4)116亦被啟動/導通。在該ISO信號104正從HV轉變至接地並且電流係被注入到該二極體堆疊122之中的時間期間，在充電該電容器(C)118上可能會有一顯著的延遲，以便於將該VPROT節點120所載有的VPROT信號帶往一適當的位準，以便於啟動該些電晶體(N5)156及(N6)158(以及被佈局在耦接至該VPROT節點120之額外的位準移位器中的其它類似的電晶體)。因此，此種在從該ISO信號104接地的時點以及該位準移位器150(以及其它位準移位器)變成操作中(亦即，該些電晶體(N5)156及(N6)158係被啟動)的時點之電源域轉變中的延遲可能是顯著的。在一實施 例中，該延遲係依據位準移位器的數量而定。因此，耦接至該VPROT節點120以及偏壓電路110的位準移位器數量越大，則該延遲越大。因此，該電路圖100可能未提供響應時間(當該位準移位器變成操作中的)相對於電流消耗(亦即，由該偏壓電路110所消耗的電流)的最佳化。

在上述的延遲期間，該ISO信號104可能已經接地的，但是該位準移位器150尚未變成操作中的。當該ISO信號104係接地，而該位準移位器150並未操作時，該輸出信號OUT 170可能會是在一電位不確定的狀態中。當該輸出信號OUT 170係在一電位不確定的狀態時，該位準移位器150可能會在OUT 170之處輸出一錯誤的無效的邏輯信號，其可能會在一需要電源域轉變的裝置中導致錯誤。

在另一實施例中，該ISO信號104可以是在一HV域中的一高電壓信號。當該ISO信號104是在一HV域中時，該偏壓電路110的VPROT信號係被關斷，並且當輸入到該位準移位器150中的VPROT信號被關斷時，該輸出信號OUT 170應該是接地的。因此，當該ISO信號104是在一HV域中時，該位準移位器150應該被禁能，並且該輸出信號OUT 170應該是在一有效的二進位邏輯狀態中(亦即，不是在1、就是在0)。然而，由於上述的延遲，該輸出信號OUT 170反而可能會是在一錯誤的無效的邏輯狀態中。

在又一實施例中，當該ISO信號104是在一LV域中的一低電壓信號時，電流係被注入到該二極體堆疊122中。該LV域例如可以是介於0V到1.2V之間。該VPROT信號於是被帶到一高於接地的最大電壓位準，例如是兩倍的VTN(2*VTN)。為了該位準移位器150能夠是在一確定的狀態 中，該位準移位器150的輸出信號OUT 170需要被帶到一HV域信號。該位準移位器150的VDD信號102可以是在一HV域中，並且可以是在該HV域中的一負電壓或是在該HV域中的一正電壓。該位準移位器150可能會遭受到一延遲，其可能會導致該輸出信號OUT 170處於一錯誤的無效的邏輯狀態中。

再者，該位準移位器150在電源模式轉變期間可能並未保證隔離。一具備隔離的電路係表示若一VDD信號是作用中/存在的，而且一VCC信號是非作用中/不存在的(亦即，該VCC信號浮接)，則該電路輸出信號是在一確定有效的邏輯狀態中。例如，在電源模式轉變期間，該些電晶體(N5)156及(N6)158可能會浮接，因而當這些電晶體處於一浮接的狀態時，隔離並無法被提供/確保。當該VPROT信號從接地斜波上升至HV時，該些電晶體(N5)156及(N6)158係被解除啟動/關斷一段它們在其閘極上並不具有足夠的電壓以導通的時間期間。此可能會使得該輸出信號OUT 170能夠輸出任何由該些電晶體(P2)152及(P3)154所決定的信號。換言之，當該些電晶體(N5)156及(N6)158係關斷時，任何留在該些電晶體(P2)152及(P3)154的汲極上的信號都可能會錯誤地輸出到OUT 170。OUT 170可能是處於一錯誤的無效的邏輯狀態。因此，在該電源域轉變期間並未做隔離該位準移位器150的嘗試。

為了解決這些問題，一或多個位準移位器所接收到的VPROT信號應該是藉由一偏壓電路輸出的，該偏壓電路係具有低的直流(DC)消耗，具有從一ISO信號自高的切換至低的時點，到該VPROT信號到達其穩定的DC值的時點之較快的響應時間，並且可以在該VPROT信號的一斜 波上升期間(亦即，當該VPROT信號從一低電壓轉變至一高電壓時)確保隔離。該VPROT信號係斜波上升以便於導通/啟動在該位準移位器中之適當的電晶體，其中該些電晶體的閘極係耦接至一載有該VPROT信號的節點。

該偏壓電路應該最佳化一響應時間(亦即，在待機中並不消耗過多的電流下盡可能快速的充電一VPROT信號至一適當的位準所需的時間)。該偏壓電路亦應該確保在該VPROT信號的斜波上升期間，該位準移位器並不留在一個其中該位準移位器的輸出會由於在該位準移位器中的電晶體的浮接而可能是任何狀態之不確定的狀態中。

為了簡潔及單純之目的，在圖1、2、4A及4B中描繪的實施例係描述二極體堆疊。然而，一負載電路或是一負載堆疊都可加以設置，而不是所描繪的二極體堆疊。在一實施例中，一負載電路可以是一個二極體堆疊，其係包含以一或多個以二極體連接的複數個電晶體。在另一實施例中，該負載電路或二極體堆疊可以是一運算放大器，其可被利用於產生該VPROT信號。因此，一負載電路或是一運算放大器可以取代二極體堆疊而被利用，其將會根據該帶隙參考電壓來輸出一電壓。

圖2係描繪根據一實施例的一第二偏壓電路以及一位準移位器的電路圖200。一偏壓電路210係耦接至一位準移位器250。

在一實施例中，該位準移位器250係具備隔離的。一具備隔離的電路係表示若一VDD信號是作用中/存在的，而且一VCC信號並非作用中/不存在的(亦即，該VCC信號浮接)，則該電路輸出信號是在一確定有效的邏輯狀態中。

該偏壓電路210係包含一隔離(ISO)信號202、一計時器構件 204、一VDD信號206、一電晶體(P4)208、一電晶體(P5)212、一電晶體(P1)216、一電晶體(P2)218、一電晶體(P3)220、一電流源ISRC 222、一電晶體(N1)224、一電晶體(N2)226、一電晶體(N3)230、一電晶體(N4)232、一反相器(INV1)234、一反相器(INV2)240、一電晶體(N5)242、一電容器(C)244、一輸出VPROT信號246、以及一輸出隔離延遲(ISO_DEL)信號248。該電容器(C)244是一介於該第一節點201與接地(0V)之間的寄生電容器。

一第一分支214係包含一對電晶體(P4)208及(P2)218。該第一分支214係利用虛線來畫出輪廓。一第二分支238係包含一對電晶體(P5)212及(P3)220。該第二分支238係利用虛線來畫出輪廓。一個二極體堆疊228係包含以二極體連接的電晶體(N1)224及(N2)226。該二極體堆疊228係利用虛線來畫出輪廓。該二極體堆疊228可以進一步涵蓋一第一節點201。該第一節點201係載有該VPROT信號246。一第二節點203係載有該ISO_DEL信號248。

該些反相器(INV1)234及(INV2)240的每一個可包含一互補對的MOSFET(例如，一PMOS以及一NMOS)。在該些反相器(INV1)234及(INV2)240的每一個中，每一組的NMOS及PMOS的汲極係耦接至彼此。該些反相器(INV1)234及(INV2)240亦可被稱為具有NMOS及PMOS的CMOS。該些反相器(INV1)234及(INV2)240亦可被稱為一個全閂鎖。

該計時器構件204係連接至用以控制該電流源ISRC 222的電路。該計時器構件204是一保持時間的計時器。該計時器係在ISO信號202於HV及LV之間轉變時產生一脈衝。在該計時器被重置時，該計時器係產生一脈衝並且接著停止產生脈衝。該計時器可以在某一狀況符合時被 重置。例如，該計時器係在一充分的電流被注入到該二極體堆疊228中以使得該VPROT信號246大致到達一最大的電壓位準的時間點被重置。該電流源ISRC 222係經由該第一分支214的控制來注入電流到該二極體堆疊228中，直到該VPROT信號246大致到達該最大的電壓位準為止。該電流源ISRC 222可以在該偏壓電路210的一主動模式及/或在啟動期間，經由該第一分支214來注入此電流(其係為額外的電流)。在一實施例中，該計時器構件204係耦接以接收該ISO信號202。

該電晶體(P4)208的一閘極係耦接至該計時器構件204的輸出。該電晶體(P4)208的一源極係耦接以接收該VDD信號206。該電晶體(P4)208的一汲極係耦接至該電晶體(P2)218的一源極。該電晶體(P5)212的一源極係耦接以接收該VDD信號206。該電晶體(P5)212的一閘極係耦接以接收該ISO信號202。該電晶體(P5)212的一汲極係耦接至該電晶體(P3)220的一源極。該電晶體(P1)216的一源極係耦接以接收該VDD信號206。該電晶體(P1)216的一汲極係耦接至該電流源ISRC 222。該ISRC 222係耦接至接地。該電晶體(P1)216的汲極亦耦接至該電晶體(P1)216的一閘極。該電晶體(P1)216的閘極亦耦接至該電晶體(P2)218的一閘極。該電晶體(P2)218的閘極亦耦接至該電晶體(P3)220的一閘極。該電晶體(P2)218的一汲極係耦接至載有該VPROT信號246的第一節點201。該電晶體(P3)220的一汲極係耦接至該第一節點201。該電晶體(N1)224的一汲極亦耦接至該第一節點201。該電晶體(N1)224的一閘極亦耦接至該第一節點201。該電晶體(N1)224的一源極係耦接至該電晶體(N2)226的一汲極。該電晶體(N2)226的一閘極亦耦接至該電晶體(N2)226的汲極。該電晶體(N2)226的一源極係耦接至接地(0V)。該電 晶體(N3)230的一汲極亦耦接至該第一節點201。該電晶體(N3)230的一閘極係耦接以接收該ISO信號202。該電晶體(N3)230的一源極係耦接至接地(0V)。該電晶體(N4)232的一源極係耦接至接地(0V)。該電晶體(N4)232的一閘極係耦接以接收該ISO信號202。該電晶體(N4)232的一汲極係耦接至該反相器(INV1)234的一輸出以及該反相器(INV2)240的輸入。該反相器(INV1)234係被偏壓該VDD信號206以及接地(0V)。該反相器(INV1)234的輸入係耦接至該電晶體(N5)242的一汲極。該電晶體(N5)242的汲極亦耦接至該反相器(INV2)240的一輸出、以及該反相器(INV1)234的一輸入、以及載有該ISO_DEL信號248的第二節點203。該電晶體(N5)242的一源極係耦接至接地(0V)。該電晶體(N5)242的一閘極係耦接至該電容器(C)244。該電容器(C)244係被耦接在該第一節點201以及一接地電位(亦即，接地)之間。該反相器(INV2)240係被偏壓該VDD信號206以及接地(0V)。該反相器(INV2)240的一輸出係耦接至該反相器(INV1)234的一輸入。

該位準移位器250係包含一VDD信號206、一電晶體(P6)256、一電晶體(P7)258、一電晶體(N6)260、一電晶體(N7)262、一輸入信號IN 264、一電晶體(N8)266、一VCC信號268、一反相器INV3 276、一電晶體(N9)270、一AND閘272、以及一輸出信號OUT 274。

該反相器INV3 276可包含一互補對的MOSFET(例如，一PMOS以及一NMOS)。在該反相器INV3 276中，一NMOS以及PMOS的汲極係耦接至彼此。該反相器INV3 276亦可被稱為一具有NMOS及PMOS的CMOS。

該位準移位器250的輸出信號OUT 274可被提供至高電壓邏 輯(例如，在該記憶體陣列中的高電壓邏輯)。在一實施例中。該位準移位器250係將一低電壓域輸入信號IN 264移位到一高電壓域邏輯位準輸出信號OUT 274。在該偏壓電路210中的ISO信號202係在一電源域(例如，VDD)存在，而另一電源域(例如，VCC)不存在時被引入。例如，若該VCC信號268係藉由一調節器而被產生，並且該VCC信號268係在該調節器被關斷時為不存在的，則該VCC信號268可能是浮接的。該輸出信號OUT 274不應該處於一不確定的狀態(亦即，在一介於電源與接地之間的電壓)。因此，該ISO信號202係被用來迫使該輸出信號OUT 274成為一有效的邏輯狀態，並且每當該VCC電源域不存在的時候，ISO信號202係被產生。

該位準移位器250係從該偏壓電路210接收來自該第一節點201的VPROT信號246、以及來自該第二節點203的ISO_DEL信號248。該電晶體(N6)260的一閘極係耦接至該第一節點201以接收該VPROT信號246。該電晶體(N7)262的一閘極亦耦接至該第一節點201以接收該VPROT信號246。該電晶體(N6)260的一汲極係耦接至該電晶體(P6)256的一汲極，其亦耦接至該電晶體(P7)258的一閘極。該電晶體(P6)256的一源極係耦接以接收該VDD信號206。該電晶體(P6)256的一閘極係耦接至該電晶體(P7)258的一汲極，其亦耦接至該AND閘272、以及該電晶體(N7)262的一汲極。該電晶體(P7)258的一源極係耦接以接收該VDD信號206。該電晶體(N7)262的一源極係耦接至該電晶體(N9)270的一汲極。該電晶體(N9)270的一源極係耦接至接地(0V)。該電晶體(N9)270的一閘極係耦接至該反相器INV3 276的一輸出。該反相器INV3 276係被偏壓該VCC信號268以及接地(0V)。該反相器INV3 276的一輸入係耦接以接收該輸入信號IN 264。該電晶體(N8)266 的一汲極係耦接至該電晶體(N6)260的一源極。該電晶體(N8)266的一閘極亦耦接以接收該輸入信號IN 264。該電晶體(N8)266的一源極係耦接至接地(0V)。該AND閘272係耦接以接收載有該ISO_DEL信號248的第二節點203。該AND閘272係輸出該信號OUT 274。

在所描繪的實施例中，該ISO_DEL信號248係藉由包含該些反相器(INV1)234及(INV2)240、以及電晶體(N5)242及(N4)232之電路所產生的。

該位準移位器250係響應於藉由該偏壓電路210而被偏壓，來轉換該輸入信號IN 264的一域成為不同的域，以將經轉換的信號輸出作為OUT 274。

該偏壓電路210係最佳化一響應時間(亦即，在待機中並不消耗過多的電流下盡可能快速的充電該VPROT信號246至一適當的位準所需的時間)。在一實施例中，該偏壓電路210亦可以確保在該VPROT信號246的斜波上升期間，該位準移位器(以及該輸出信號OUT 274)並不留在一個其中該位準移位器250的輸出會由於可能是浮接的電晶體而可能是任何狀態之不確定的狀態中。有關該斜波上升期間的細節係在此加以描述。

為了讓該偏壓電路210能夠最佳化該響應時間，該偏壓電路210係利用該第一分支214以及第二分支238來控制被注入到該二極體堆疊228中的電流。明確地說，該計時器構件204係被用來控制(經由該第一分支214及/或第二分支238)一適當的電流到該二極體堆疊228中的注入，使得該電容器(C)244係盡可能快速地被充電，並且接著該偏壓電路210回復到較低的待機電流，以便於在最小的電流消耗下維持該VPROT信號246的一位 準。該電容器(C)244係響應於該電流源ISRC 222在該時間期間注入額外的電流到該二極體堆疊228中而被充電。

如上所述。該電容器(C)244係作為由一或多個連接至該第一節點201的位準移位器250的輸入所呈現的寄生電容的模型，其中多個位準移位器係平行地耦接至該第一節點201。

該第一分支214及/或第二分支238可以注入適當的電流到該二極體堆疊228中，以充電該VPROT信號246。該計時器構件204係耦接以在其輸入處接收該ISO信號202。當該ISO信號202正在一高位準以及一低位準之間轉變時，該計時器構件204係在該ISO信號202處於一低位準時產生一脈衝。耦接至該電晶體(P4)208的閘極的計時器構件204係啟動/導通在該第一分支214中的電晶體(P4)208。當該電晶體(P4)208被啟動/導通時，該些電晶體(P1)216及(P2)218亦被導通。該電流源ISRC 222係供應電流到包含該些電晶體(N1)224及(N2)226的二極體堆疊228中。當該額外的電流被供應至以二極體連接的電晶體(N1)224及(N2)226時，在該第一節點201上的VPROT信號246係斜波上升。當該VPROT信號246轉變在低與高之間時，此係被稱為斜波上升。在該ISO信號202轉變在高與低之間前，該VPROT信號246可以是在接地。然而，當該計時器構件204經由該第一分支214來注入額外的電流到該二極體堆疊228中時，該VPROT信號246係從低的轉變至高的。在該斜波上升期間，在該第二分支238中的電晶體(P5)212及(P3)220係經由鏡射裝置來供應一待機電流到該二極體堆疊228中。該待機電流係經由包含該些電晶體(P1)216、(P2)218及(P3)220的鏡射裝置來加以供應，並且該待機電流係藉由該些電晶體(P5)212及(P3)220的控制 而被注入到該二極體堆疊228中。該電晶體(P5)212亦可被稱為一開關。該些電晶體(P5)212及(P3)220係被啟動/導通，並且該電流係被使用在斜波上升該VPROT信號246中。當該ISO信號202是高的時候，該些電晶體(N3)230及(N4)232係最初被導通。該電晶體(N3)230的汲極係耦接至該第一節點201，因而在該第一節點201上的VPROT信號246係被拉至接地。該電晶體(N4)232的一汲極亦被拉至接地。在此時點，該ISO_DEL信號248是高的，因為該反相器(INV2)240的輸出是在該VDD信號206。該反相器(INV1)234係輸出一邏輯低，並且該反相器(INV2)240係輸出一邏輯高。該電晶體(N5)242係關斷的，因為該電晶體(N5)242的連結至該第一節點201(其係載有該VPROT信號246)的閘極係關斷的。當該ISO信號202是低的時候，該些電晶體(N3)230及(N4)232係被關斷。當該電晶體(N4)232是關斷的時候，該反相器(INV1)234的輸出係維持在接地，因為該反相器(INV1)234的輸入係藉由該反相器(INV2)240而被保持在一高位準。該反相器(INV2)240的輸入也因為該電晶體(N4)232是關斷的而為低的。該ISO_DEL信號248係維持為高的，直到該VPROT信號246到達某一臨界電壓位準(亦即，一VTN電壓)為止。該VPROT信號246係持續上升，直到該VPROT信號246到達2*VTN電壓(其亦被稱為一最大電壓、VMAX)為止。當該VPROT信號246到達該2*VTN電壓時，該些反相器(INV1)234及(INV2)240係切換其邏輯狀態，並且該ISO_DEL信號248變為接地。該電容器(C)244係在該VPROT信號246斜波上升時充電。當該VPROT信號246到達VMAX時，額外的電流可以不被供應到該二極體堆疊228中。待機電流可以繼續被供應到該二極體堆疊228中。

在所描繪的實施例中，被注入到該二極體堆疊228中之額外的電流係由ISRC 222(經由該計時器構件204以及在該第一分支214中的電晶體的控制)所提供的。被注入到該二極體堆疊228中之待機電流係由包含該些電晶體(P1)216、(P2)218及(P3)220的鏡射裝置所提供的。

如上所述，來自ISRC 222之額外的電流係藉由該計時器構件204的控制，經由該第一分支214而被注入到該二極體堆疊228中一段有限的時間量。在該時間期間，待機電流亦經由該第二分支238而被注入到該二極體堆疊228中。因此，該偏壓電路係在計時器控制下，注入增大的電流到該二極體堆疊中，其係盡可能快速的充電電容器C，接著回復到低的待機電流以在最小的電流消耗下維持VPROT位準。

當該VPROT信號246大致到達一最大電壓時，該計時器構件204係屆期，並且該第一分支係停止該電流到該二極體堆疊228中的注入。明確地說，在該計時器的屆期之後，該計時器構件204係使得電晶體(P4)208的閘極變為高的，並且該電晶體(P4)208係被解除啟動/被切換成關斷，並且待機電流係經由該第二分支238而流過該二極體堆疊228。當該電晶體(P4)208被解除啟動/切換成關斷時，該電晶體(P2)218亦被解除啟動/切換成關斷的，因為該電晶體(P4)208的汲極係耦接至該電晶體(P2)218的一源極。在該計時器的屆期之後，該第二分支238係注入待機電流到該二極體堆疊228中。該些電晶體(P5)212及(P3)220係保持被啟動/切換成導通的，因而該待機電流係被提供到該第一節點201上(其係載有該VPROT信號246)。因此，該VPROT信號246係被注入該待機電流(而不被注入額外的電流)，因為其已經到達一最大的電壓位準，因而不再需要斜波上升。該些電晶體 (N3)230及(N4)232係接著被關斷/解除啟動。該電晶體(N5)242是導通的，因為該VPROT信號246已經到達某一最大的電壓位準(亦即，VMAX電壓)。該反相器(INV2)240的輸出是低的，並且該ISO_DEL信號248是低的(亦即，其係在接地)。該位準移位器250係被致能，並且傳遞其輸出OUT 274(其係一預期的邏輯信號)。

藉由利用該雙分支，在該第一節點201上所載有的VPROT信號246最初是以一較高的電流速率非常快速地被充電，並且當該VPROT信號246大致到達一最大的電壓時，該額外的電流不再被注入到該二極體堆疊228中。該待機電流係持續經由該第二分支238來流過該二極體堆疊228。在一實施例中，該最初的額外的電流的注入、接著是只有待機電流的注入到該二極體堆疊228中係容許有一種並不超過一待機電流預算之系統。一待機電流預算可以是用於一實施該偏壓電路以及位準移位器之裝置的一總電流預算。

在一實施例中，若多個位準移位器被偏壓在相同的VPROT線上，則該電容器(C)244在大小上可能是顯著的，因而要符合一快速的轉變時間可能會需要一大的電流被注入在該二極體堆疊228中。當VPROT信號246已經到達所需的位準時，該計時器構件係控制電路以降低該額外的電流。

在一實施例中，該第一分支214以及第二分支238是用於注入電流到該二極體堆疊228中之平行的路徑。該些電晶體(P4)208及(P5)212係執行分別用於該第一分支214以及第二分支238的每一個的切換功能，並且控制電流到該二極體堆疊228中的注入。該些電晶體(P2)218及(P3)220係 被描繪為處於一種有關電晶體(P1)216的電流鏡配置。流過該些電晶體(P1)216、(P2)218及(P3)220的每一個的電流係藉由該電流源ISRC222所供應的。當該電晶體(P4)208是藉由該構件204而被啟動時，該電晶體(P4)208係作用為一開關，以容許電流能夠經由該電晶體(P2)218而流入到該二極體堆疊228中。該電晶體(P5)212亦可以作用為一開關，以容許待機電流能夠經由該電晶體(P3)220而流入到該二極體堆疊228中。

當該ISO信號202從低的轉變至高的時候，該電晶體(P5)212以及電晶體(P3)220係被解除啟動/被切換成關斷的。該電晶體(N3)230係在該ISO信號202是高的時候被導通。該電晶體(N3)230係將該VPROT信號246拉到接地。

如上相關圖1所述的，一延遲的期間係發生在該電源域轉變中。在該從一ISO信號係接地的時點到該位準移位器250(以及其它位準移位器)變成操作中的時點之電源域轉變上的延遲期間，該ISO信號可能已經是接地的，但是該位準移位器250尚未變成操作中的。在過去，在此延遲期間，該位準移位器的狀態以及該位準移位器的輸出可能是在一不確定的狀態中。所提供的輸出可能是一錯誤無效的邏輯信號。為了避免該輸出處於一不確定的狀態並且確保在此延遲期間的隔離，該偏壓電路210係提供一ISO_DEL信號248至該位準移位器250。

一個包含該些反相器(INV1)234及(INV2)240的全閂鎖係被該偏壓電路210使用來提供該ISO_DEL信號248。如上所述，該ISO_DEL信號248係維持為高的，直到該VPROT信號246到達一電壓位準等於電晶體(N5)242的某個臨界電壓位準(亦即，一VTN位準)為止。在該VPROT信 號246到達等於該電晶體(N5)242的臨界電壓的電壓位準之前，在該位準移位器250中的輸出信號OUT 274係維持被禁能的，因為該高的ISO_DEL信號248係輸入到該AND閘272中，因而迫使該AND閘272為0V。該輸出信號OUT 274係維持在此狀態中，而不論其它被提供至該AND閘272的輸入為何。該輸出信號OUT 274只可以在該ISO_DEL信號248的狀態在高與低之間變化之後(從一有效的邏輯狀態)做改變。該ISO_DEL信號248的狀態係在該VPROT信號246充分地斜波上升以導通在該偏壓電路210中的電晶體(N5)242時改變。當該VPROT信號246(其係從接地斜波上升至一最大的電壓)超出該電晶體(N5)242的一臨界電壓時，該電晶體(N5)242係被啟動/導通。當電晶體(N5)242被啟動/導通時，該ISO_DEL信號248係接地。該AND閘272的輸入在一反轉之後是高的，因而在該電晶體(P7)258的汲極上的信號係被傳遞到該AND閘272的另一輸入，並且被傳遞至該輸出信號OUT 274。當在該偏壓電路210中的電晶體(N5)242被啟動/導通時，該些電晶體(N6)260及(N7)262亦被啟動/導通(因為這些電晶體全都是彼此類似的)。因此，當該些電晶體(N6)260及(N7)262被啟動/導通時，該位準移位器的輸入IN 264的邏輯狀態係被傳遞到裝置(P7)258的汲極。

當該AND閘272的反相的輸入是低的時候，該AND閘極272的輸出以及該輸出信號OUT 274亦為低的。因此，該輸出信號OUT 274將會是0，其可以確保不輸出錯誤的無效的邏輯信號。

該偏壓電路210藉由利用該ISO_DEL信號248來延遲該隔離信號。該ISO_DEL信號248係被提供至該位準移位器250，並且維持為高的，直到該VPROT信號246到達一高電壓(HV)NMOS臨界值為止。該 ISO_DEL信號248係確保隔離，因為該位準移位器250的輸出(OUT 274)係在該些電晶體(N6)260及(N7)262的汲極浮接時是維持在0v。

藉由該計時器構件204的脈衝產生以及重置該計時器構件204可以是根據電路模擬的。該寄生電容器(C)244的值可被利用以決定該計時器構件204應該產生一脈衝的時間期間、以及何時其應該重置。除了電容之外可被使用的另一因數係包含該電流ISRC 222流入到該二極體堆疊228中的量。該電流ISRC 222以及電容器(C)244可以與類似的過去的電路模擬相比較，以便於決定該計時器構件204應該產生多長的一脈衝、以及其何時應該重置。一偏壓電路的一計時器構件可以與另一偏壓電路的另一時間構件不同地加以設定。

如同在此的圖3中所述的，該計時器構件並不重置，直到該VPROT信號到達一最大的電壓位準為止。

藉由產生該VPROT信號246，在圖2中的偏壓電路210可以提供低的直流(DC)消耗、以及從該ISO信號202轉變在高與低之間的一時點至該VPROT信號246到達其穩定的DC值的時點之一快速的響應時間。提供將被注入到二極體堆疊中的額外的電流的控制之計時器構件可以改善啟動時間，同時保有低的待機電流消耗。該偏壓電路210亦可以在該VPROT信號246的斜波上升期間提供確保的隔離，因為該位準移位器250的輸出信號(OUT 274)係在該VPROT信號246的斜波上升期間，亦即在電源域轉變期間(亦即，當該ISO信號202是低的，但是該VPROT信號246尚未到達其DC值，該DC值是亦以該些NMOS裝置(N6)260及(N7)262的一臨界電壓著稱的一最大的電壓值)被保持在一已知的有效的邏輯位準。因此，該偏壓電 路210係確保該位準移位器250在電源域切換期間的完全隔離。

在一實施例中，該偏壓電路210係容許有一小於10微秒的開啟電源(喚醌)時間、以及一小於1微安的待機電流消耗(用於該偏壓電路210)，同時偏壓多個位準移位器(例如，2400個或更多個位準移位器)。

圖3是根據一實施例的時序圖300。該時序圖300係描繪該ISO信號302、VPROT信號304、以及ISO_DEL信號306的時序。ISO信號302、VPROT信號304、以及ISO_DEL信號306的時序係分別對應於在圖2中的ISO信號202、VPROT信號246、以及ISO_DEL信號248。該些時序亦可以對應於在圖4A中的ISO信號406、VPROT信號438、以及ISO_DEL信號440。該些時序亦可以對應於在圖4B中的ISO信號455、VPROT信號484、以及ISO_DEL信號486。

在圖3中，針對於該ISO信號的時序圖310的y軸係包含範圍從0V到VDD的電壓位準。針對於該VPROT信號的時序圖320的y軸係包含範圍從0V到2*VTN的電壓。針對於該ISO_DEL信號的時序圖330的y軸係包含範圍從0V到VDD的電壓。該些時序圖310、320及330的x軸都包含從0到t3(並且包含時間t1及t2)的時間範圍。

該時序圖310係展示該ISO信號是在時間0開始為高的(VDD)，並且在時間t1從高電壓轉變成低電壓(0V)。當該ISO信號是高的時候(在時間t1之前)，該VPROT是在0V，並且該ISO_DEL信號是在VDD。在時間t1，該ISO信號係轉變至一低電壓(0V)，此係觸發該計時器構件來產生一脈衝。

該時序圖320係展示該VPROT信號是在時間0開始為低的 (0V)，在時間t1從低電壓移位到高電壓，從時間t1到時間t2持續斜波上升至高電壓，並且在時間t2與t3之間的某個時間到達一最大的電壓(VMAX)。一第一臨界位準係包含一在0V到一位準電壓(VTN)之間(亦即，在時間0與時間t2之間)的電壓範圍。該時序圖320係描繪該VPROT信號為在時間t2大致等於1*VTN。一第二臨界位準係包含一介於該VTN與一最大的電壓之間(亦即，在時間t2與時間t3之間)的電壓範圍，該最大的電壓是2*VTN。

在時間t2，該VPROT信號係超出VTN，此係導通該電晶體(N5)242，並且將該ISO_DEL信號拉到接地(0V)。在時間t2之後的VPROT信號是足夠高到(>1*VTN)確保該位準移位器的正確的操作。

該時序圖330係展示該ISO_DEL信號是在時間0開始為高的(VDD)，並且在時間t2從高的轉變成低的(0V)。

再次參照該時序圖310，當該ISO信號從高的轉變成低的時候，該計時器構件係在時間t1被觸發以產生一脈衝信號。當該計時器構件產生該脈衝時，該電容器係開始充電，因為額外的電流係被注入到載有該VPROT信號的第一節點中。在時間t1，在該時序圖320中所描繪的VPROT信號係開始從接地(0V)斜波上升，直到其在時間t2與t3之間到達VMAX(亦即，2*VTN)為止。在時間t3，該計時器構件係重置，並且該脈衝開關係關斷。當該VPROT信號正在斜波上升時，額外的電流係和待機電流一起被注入到該二極體堆疊中。在時間t3，該額外的電流的注入係在該計時器重置時停止，此係關斷注入額外的電流到該負載電路中的裝置。這些裝置可以是在圖2中的第一分支214中的電晶體(P4)208及(P2)218。該偏壓電路的電流消耗係在時間t3被降低。待機電流係在時間t3(以及之後)持續被注入到該 二極體堆疊中。隨著被注入到該二極體堆疊中的電流減小到待機電流(因而不再包含待機電流及額外的電流兩者)，該VPROT信號係在電壓上稍微下降。此在電壓上的下降係被展示在時間t3之後。因此，在時間t3之後，該VPROT信號係穩定下來，並且從VMAX(亦即，2*VTN)下降直到該VPROT信號到達一待機電壓(VSTANDBY)為止。如同在該時序圖320中所示，該VPROT信號的電壓係持續下降，直到該VPROT信號到達VSTANDBY為止。該下降可能會發生，因為在該計時器構件關斷在該第一分支214中的裝置(在時間t3)之前，某些額外的電流係被注入，其可能會驅動VPROT的電壓超過VSTANDBY。該VPROT信號可能會到達VMAX(2*VTN)。如同所描繪的，為了將VPROT向下帶回到VSTANDBY，一在電壓上之些微的下降可能會發生。

在該時序圖330中，該ISO_DEL信號在時間0是高的(VDD)。該ISO_DEL信號係持續保持高的，直到其中該VPROT信號在時間t2到達一VTN位準的點為止。該ISO_DEL係由於在圖2及4A中描繪的全閂鎖或是由於在圖4B中描繪的電壓比較器，而持續保持高的。有關圖4A及4B的細節係在此加以提供。

在時間t2，當該VPROT信號到達該1*VTN位準時(如同在該時序圖320中所示)，該ISO_DEL信號係轉變至低電壓(0V)。該ISO_DEL信號係在t2、t3、等等之後持續在低電壓。

如同在圖3中所繪，響應於該ISO信號包含一高電壓，該ISO_DEL信號係包含一高電壓。響應於該ISO信號在該VPROT信號是在該第一臨界位準之內時包含一低電壓，該ISO_DEL信號係包含一高電壓。響 應於該ISO信號在該VPROT信號從該第一臨界位準轉變至該第二臨界位準時包含一低電壓，該ISO_DEL信號係包含一低電壓。

圖4A及4B係描繪根據另一實施例的替代的偏壓電路的電路圖。

圖4A係描繪根據另一實施例的一第三偏壓電路的電路圖401。一偏壓電路400係包含一電流源ISRC 402、一VDD信號404、一ISO信號406、一計時器構件408、一電晶體(N9)410、一電晶體(P1)412、一電晶體(P2)414、一電晶體(N6)416、一電晶體(N8)418、一電晶體(N7)420、一電晶體(N1)422、一電晶體(N2)424、一電晶體(N3)426、一電晶體(N4)428、一反相器(INV1)430、一反相器(INV2)432、一電晶體(N5)434、一電容器(亦即，一寄生電容器)(C)436、一VPROT信號438、以及一ISO_DEL信號440。

在圖4A中，該VPROT信號438以及該ISO_DEL信號440係分別類似於在圖2中描繪的VPROT信號246以及ISO_DEL信號248。

在圖4A中，一包含該些反相器(INV1)430及(INV2)432的全閂鎖係被用來產生該ISO_DEL信號440。

圖4B係描繪根據另一實施例的一第四偏壓電路的電路圖451。一偏壓電路450係包含一電流源(ISRC1)452、一VDD信號454、一ISO信號455、一計時器構件458、一電晶體(N5)456、一電晶體(P1)460、一電晶體(N6)467、一電晶體(N8)469、一電晶體(N7)466、一電晶體(P2)468、一電晶體(N1)470、一電晶體(N2)472、一電晶體(N3)474、一電晶體(N4)478、一電流源(ISRC2)476、一電壓比較器480、一電容器(亦即，一寄生電容器)(C)482、一VPROT信號484、以及一ISO_DEL信號486。

在圖4B中，該VPROT信號484以及該ISO_DEL信號486係分別類似於在圖2中描繪的VPROT信號246以及ISO_DEL信號248。

在圖4B中，其並非是如同在圖2及4A中的一全閂鎖以及一NMOS電晶體N5，一電壓比較器480係被用來產生該ISO_DEL信號486。因此，該ISO_DEL信號可以藉由如同在圖2及4A中所繪的一對反相器(亦即，一全閂鎖)或是藉由如同在圖4B中所繪的一電壓比較器來加以產生。

為了簡潔及單純之目的，該電晶體(P4)208係在圖2中耦接至計時器構件204。類似地，該電晶體(N6)416係在圖4A中耦接至該計時器構件408，並且該電晶體(N6)467係在圖4B中耦接至該計時器構件458。然而，一開關或是一切換元件可加以設置，而不是所描繪的電晶體。再者，超過一個電晶體、開關或切換元件可以耦接至該計時器構件。例如，一系列的電晶體、開關及/或切換元件可以耦接至在圖2、4A或4B中描繪的計時器構件的任一個。一系列的電晶體、開關及/或切換元件可以彼此平行地被佈局、串聯地連接或是用其它模式來加以佈局。

圖5是描繪根據一實施例的在一隔離信號於一高電壓以及一低電壓之間的轉變期間所提供的偏壓的流程圖。方法500可以藉由如同分別在圖2、4A及4B中所示的偏壓電路210、偏壓電路400或是偏壓電路450來加以執行，並且該偏壓電路210、偏壓電路400或是偏壓電路450的任一個都可以執行在此所述的某些或是全部的操作。為了簡潔及單純之目的，在圖2中所示的偏壓電路210係在此被描述。然而，該偏壓電路400或是偏壓電路450也可以執行在此所述的任一個或是全部的操作。

方法500係開始在區塊510，其中該計時器構件204的一輸 入係接收一隔離(ISO)信號。在一實施例中，該計時器構件204的計時器構件係在一輸入處接收該ISO信號。

方法500係繼續到區塊520，其中響應於該ISO信號在一高電壓以及一低電壓之間的一轉變，該電流源ISRC 222係注入電流到一負載電路中一段時間期間。在一實施例中，該負載電流是該二極體堆疊228。該電流源ISRC 222係經由該計時器構件204的控制來注入該電流。在一實施例中，該計時器構件204係耦接至該電晶體(P4)208以控制該電流源ISRC 222。如上相關圖2所述的，該電晶體(P4)208是該第一分支214的部分。該負載電路(例如，二極體堆疊228)係耦接至該第一節點201。該高電壓(HV)係高於該低電壓(LV)。

方法500係繼續到區塊530，其中該電晶體(P4)208係響應於該ISO信號在該高電壓以及該低電壓之間的轉變而被啟動。為了藉由該電流源ISRC 222來注入該電流到該負載電路中，該電晶體(P4)208係被啟動。在一實施例中，在該計時器構件204於區塊510中接收該ISO信號作為一輸入之後，該計時器構件204係產生一啟動該電晶體(P4)208一段時間期間的脈衝，因而該電流源ISRC 222可以在該段時間期間注入電流到該負載電路中。在該第一分支214中，電晶體(P4)208以及電晶體(P2)218係響應於該ISO信號的轉變而被啟動該段時間期間。在此時間期間，在該負載電路中的電晶體(N1)224及(N2)226係經由在該第一分支214中的電晶體(P4)208及(P2)218，從該電流源ISRC 222接收該額外的電流。

方法500係繼續到區塊540，其中一偏壓信號(亦即，該VPROT信號246)係在該第一節點上被輸出。

方法500係繼續到區塊550，其中該電容器(C)244係響應於該電流藉由該ISRC 222(經由耦接至在該第一分支214中的電晶體(P4)208及(P2)218的計時器構件204)注入到該負載電路中而被充電。當電流被注入到該負載電路中時，該VPROT信號246是高的，其係充電該電容器(C)244。

方法500係繼續到區塊560，其中一隔離延遲(ISO_DEL)信號248係被產生。該ISO_DEL信號248係響應於該偏壓信號(亦即，該VPROT信號246)是在一第一臨界位準之內而具有一高電壓。該ISO_DEL信號248係響應於該偏壓信號是在一第二臨界位準之內而具有一低電壓。如上相關圖3的時序圖所述的，該第一臨界位準係包含一介於0V與一臨界位準電壓之間的電壓範圍(VTN)，並且該第二臨界位準係包含一介於該VTN與一最大的電壓之間的電壓範圍。

方法500係繼續到區塊570，其中該ISO_DEL信號248係在一第二節點上被輸出。

在一實施例中，該計時器構件係響應於該VPROT信號246大致到達該最大的電壓而重置。在該VPROT信號大致到達該最大的電壓之後，該待機電流係持續被注入到該負載電路中，此係穩定化該VPROT信號246，直到該VPROT信號246到達一待機位準電壓為止。該待機電流係經由在該第二分支238中的電晶體(P5)212以及(P3)220來加以提供，其中這些電晶體係控制由該ISRC 222所提供的待機電流到該負載電路中的注入。

在一實施例中，在區塊520中的該時間期間的結束時(亦即，當該計時器構件重置時)，藉由該ISRC 222的額外的電流的注入係藉由解除啟動該電晶體(P4)208而被停止。該電晶體(P4)208的解除啟動係切換該第一 分支214為關斷的。當該額外的電流的注入停止時，在該第二分支238中的電晶體(P5)212及(P3)220係繼續注入待機電流到該負載電路中。有關該額外的電流及待機電流的注入以及停止該額外的電流的注入之細節係在此相關圖6來加以描述。

圖6是描繪根據一實施例的電流到一負載電路中的注入的流程圖。方法600可以藉由如同分別在圖2、4A及4B中所示的偏壓電路210、偏壓電路400或是偏壓電路450來加以執行，並且該偏壓電路210、偏壓電路400或是偏壓電路450的任一個都可以執行在此所述的某些或是全部的操作。為了簡潔及單純之目的，在圖2中所示的偏壓電路210係在此被描述。然而，該偏壓電路400或是偏壓電路450也可以執行在此所述的任一個或是全部的操作。

方法600係開始在區塊603，其中電流係藉由該電流源ISRC 222，經由該計時器構件204(其係耦接至在該第一分支214中的電晶體(P4)208)的控制而被注入到該負載電路中一段時間期間。在一實施例中，該負載電路是該二極體堆疊228。如上相關圖5的區塊520所述的，該電流(其係一額外或是外加的電流)係響應於該ISO信號202在一高電壓以及一低電壓之間的一轉變而被注入。

方法600係繼續到區塊605，其中待機電流係經由在該第二分支238中的電晶體(P5)212的控制，而被注入到該負載電路中該段時間期間。

方法600係繼續到決策區塊610，其中是判斷該偏壓信號(亦即，該VPROT信號246)是否大致等於該最大的電壓。若該偏壓信號並未大 致等於該最大的電壓，因而該決策區塊係回傳一"否"的決策。該方法600係繼續到區塊635。

在區塊635，該電流以及該待機電流係持續地被注入到該負載電路中。該方法600係迴返到決策區塊610。

若該偏壓信號大致等於該最大的電壓，因而該決策區塊係回傳一"是"的決策。該方法600係繼續到區塊615。

在區塊615，該計時器構件204係重置。

方法600係繼續到區塊620，其中藉由該ISRC 222的額外的電流的注入係在該期間的結束時停止。

方法600係繼續到區塊625，其中該偏壓信號(亦即，該VPROT信號246)係穩定化，直到該偏壓信號到達一待機電壓位準為止。該穩定化可以響應於該些電晶體(P5)212及(P3)220控制該待機電流至該負載電路的注入而發生。

方法600係繼續到區塊630，其中該待機電流係持續藉由該ISRC 222，經由該第二分支238的控制而被注入到該負載電路中。

方法600接著係結束。

NVM裝置可以利用在圖2、4A及4B中描繪的偏壓電路。除了NVM裝置之外的其它需要電源域轉變的裝置亦可以利用在圖2、4A及4B中描繪的偏壓電路，並且該些偏壓電路並不限於記憶體裝置。

應該體認到的是，在圖2、4A及4B中描繪的某些不同的電壓位準及電連接可能並未在此加以描述。具有在此項技術中通常技能者將能夠在考量到在此的圖式，尤其是考量到圖2、4A及4B之下，判斷出該些 不同的電壓位準及電連接。

本發明的實施例係包含在此所述的各種操作。這些操作可以藉由硬體構件、軟體、韌體或是其之一組合來加以執行。

儘管在此的方法的操作是以一特定的順序加以展示及敘述，但是每一種方法的操作順序可被改變，使得某些操作可以用一相反的順序來加以執行或是使得某些操作可以至少部分與其它操作同時來加以執行。在另一實施例中，不同的操作的指令或子操作可以是用一種斷續及/或交替的方式。如同在此所用的術語"第一"、"第二"、"第三"、"第四"、等等係意味作為標籤以區別不同的元件，因而可能不一定具有根據其數字的命名之一順序的意義。

以上的說明係闡述例如是特定的系統、構件、方法、等等的例子之許多特定的細節，以便於提供本發明的數個實施例之理解。然而，對於熟習此項技術者而言可能明顯的是，本發明的至少某些實施例可以在無這些特定的細節下加以實施。在其它實例中，眾所周知的構件或方法並未詳細地被敘述或是用簡單的方塊圖格式加以呈現，以避免不必要地模糊本發明。因此，所闡述的特定細節僅僅是範例的而已。特定的實施方式可以與這些範例的細節不同地變化，而仍然被思及是在本發明的範疇內。

200‧‧‧電路圖

201‧‧‧第一節點

202‧‧‧隔離(ISO)信號

203‧‧‧第二節點

204‧‧‧計時器構件

206‧‧‧VDD信號

208‧‧‧電晶體(P4)

210‧‧‧偏壓電路

212‧‧‧電晶體(P5)

214‧‧‧第一分支

216‧‧‧電晶體(P1)

218‧‧‧電晶體(P2)

220‧‧‧電晶體(P3)

222‧‧‧電流源ISRC

224‧‧‧電晶體(N1)

226‧‧‧電晶體(N2)

228‧‧‧二極體堆疊

230‧‧‧電晶體(N3)

232‧‧‧電晶體(N4)

234‧‧‧反相器(INV1)

238‧‧‧第二分支

240‧‧‧反相器(INV2)

242‧‧‧電晶體(N5)

244‧‧‧電容器(C)

246‧‧‧輸出VPROT信號

248‧‧‧輸出隔離延遲(ISO_DEL)信號

250‧‧‧位準移位器

256‧‧‧電晶體(P6)

258‧‧‧電晶體(P7)

260‧‧‧電晶體(N6)

262‧‧‧電晶體(N7)

264‧‧‧輸入信號IN

266‧‧‧電晶體(N8)

268‧‧‧VCC信號

270‧‧‧電晶體(N9)

272‧‧‧AND閘

274‧‧‧輸出信號OUT

276‧‧‧反相器INV3

Claims (20)

1. 一種電路，其係包括：一位準移位器；以及一耦接至該位準移位器的偏壓電路，該偏壓電路係包括：一負載電路，其係耦接至一耦接到該位準移位器的第一節點，該偏壓電路係用以在該第一節點上輸出一偏壓信號；一計時器構件以及一電流源，其中該計時器構件的一輸入係耦接以接收一隔離(ISO)信號，其中該電流源係被配置以響應於該ISO信號在一高電壓以及一低電壓之間的一轉變來注入電流到該負載電路中一段由該計時器構件所決定的時間期間，其中該高電壓係高於該低電壓；以及用以產生一隔離延遲(ISO_DEL)信號的電路，其中該ISO_DEL信號係響應於該偏壓信號是在一第一臨界位準之內而包括一高電壓，並且其中該ISO_DEL信號係響應於該偏壓信號是在一第二臨界位準之內而包括一低電壓，該偏壓電路係用以在一第二節點上輸出該ISO_DEL信號至該位準移位器。
2. 如申請專利範圍第1項之電路，其中該偏壓電路進一步包括一耦接在該第一節點與一接地電位之間的電容器，其中該電容器係響應於該電流源在該段時間期間注入該電流到該負載電路中而被充電。
3. 如申請專利範圍第1項之電路，其中該偏壓電路以及該位準移位器係被包括在一非揮發性記憶體裝置之內。
4. 如申請專利範圍第1項之電路，其中響應於該ISO信號係包括一高電壓，該ISO_DEL信號係包括一高電壓；其中響應於該ISO信號係在該偏壓 信號是在該第一臨界位準之內時包括一低電壓，該ISO_DEL信號係包括一高電壓；並且其中響應於該ISO信號係在該偏壓信號從該第一臨界位準轉變至該第二臨界位準時包括一低電壓，該ISO_DEL信號係包括一低電壓。
5. 如申請專利範圍第1項之電路，其中該偏壓電路進一步包括：一第一分支，其係包括一電晶體，其中該計時器構件係耦接至該電晶體；以及一第二分支，其係被配置以響應於該電流源在該期間的一結束時停止該電流的注入，來提供待機電流至該負載電路。
6. 如申請專利範圍第5項之電路，其中該電晶體係響應於該ISO信號在該高電壓與該低電壓之間的轉變而被啟動。
7. 如申請專利範圍第1項之電路，其中該用以產生該ISO_DEL信號的電路係包括以下的至少一個：一對反相器或是一電壓比較器。
8. 如申請專利範圍第1項之電路，其中該第一臨界位準係包括一介於零伏特與一臨界位準電壓之間的電壓範圍，並且其中該第二臨界位準係包括一介於該臨界電壓位準與一最大的電壓之間的電壓範圍。
9. 如申請專利範圍第8項之電路，其中該偏壓電路進一步包括一電晶體，其中該計時器構件係耦接至該電晶體，其中該計時器構件係被配置以響應於該偏壓信號大致到達該最大的電壓來重置該計時器構件，並且在該偏壓信號大致到達該最大的電壓之後，一第二及第三電晶體係控制一待機電流至該負載電路的注入，其係穩定化該偏壓信號，直到該偏壓信號到達一待機位準電壓為止。
10. 一種用於偏壓一電路之方法，該方法係包括： 在一計時器構件的一輸入處接收一隔離(ISO)信號；響應於該ISO信號在一高電壓以及一低電壓之間的一轉變，藉由一電流源經由該計時器構件的控制以注入電流到一負載電路中一段時間期間，其中該負載電路係耦接至一第一節點，並且其中該高電壓係高於該低電壓；在該第一節點上輸出一偏壓信號；產生一隔離延遲(ISO_DEL)信號，其中該ISO_DEL信號係響應於該偏壓信號是在一第一臨界位準之內而包括一高電壓，並且其中該ISO_DEL信號係響應於該偏壓信號是在一第二臨界位準之內而包括一低電壓；以及在一第二節點上輸出該ISO_DEL信號。
11. 如申請專利範圍第10項之方法，其進一步包括響應於該注入來充電一電容器。
12. 如申請專利範圍第10項之方法，其進一步包括：在該期間的一結束時，藉由解除啟動一耦接至該計時器構件的電晶體來停止該電流的該注入；以及注入待機電流到該負載電路中。
13. 如申請專利範圍第10項之方法，其中該偏壓電路係被包括在一非揮發性記憶體裝置之內。
14. 如申請專利範圍第10項之方法，其進一步包括：響應於該偏壓信號大致到達一最大的電壓以重置該計時器構件；以及在該偏壓信號大致到達該最大的電壓之後，注入一待機電流到該負載電路中，其係穩定化該偏壓信號，直到該偏壓信號到達一待機位準電壓為止。
15. 一種偏壓電路，其係包括：一負載電路，其係包括複數個電晶體，該負載電路係耦接至一第一節點：一計時器構件，其係耦接至一第一分支，其中該計時器構件的一輸入係耦接以接收一隔離(ISO)信號：一電流源，其係被配置以響應於該ISO信號在一高電壓以及一低電壓之間的一轉變，來經由該第一分支注入電流到該負載電路中一段由該計時器構件所決定的時間期間，其中該高電壓係高於該低電壓；以及用以產生一隔離延遲(ISO_DEL)信號的電路，其中該ISO_DEL信號係響應於一在該第一節點上所載有的偏壓信號是在一第一臨界位準之內而包括一高電壓，其中該ISO_DEL信號係響應於該偏壓信號是在一第二臨界位準之內而包括一低電壓，以及其中該偏壓電路係在該第一節點上輸出該偏壓信號，並且在一第二節點上輸出該ISO_DEL信號。
16. 如申請專利範圍第15項之偏壓電路，其進一步包括一電容器，該電容器係響應於該電流源在該段時間期間注入該電流到該負載電路中而被充電。
17. 如申請專利範圍第15項之偏壓電路，其進一步包括一第二分支，其中響應於該時間期間結束，該電流源係停止該電流的注入，並且該第二分支係被配置以提供待機電流至該負載電路。
18. 如申請專利範圍第15項之偏壓電路，其中該偏壓電路係輸出一輸出 信號，該輸出信號係被配置以被提供至一非揮發性記憶體裝置。
19. 如申請專利範圍第15項之偏壓電路，其中該第一臨界位準係包括一介於零伏特與一臨界位準電壓之間的電壓範圍，並且其中該第二臨界位準係包括一介於該臨界位準電壓與一最大的電壓之間的電壓範圍。
20. 如申請專利範圍第15項之偏壓電路，其中該偏壓電路係輸出該偏壓信號以及該ISO_DEL信號至一位準移位器，其中該位準移位器係將一接收到的低電壓信號轉換為一高電壓信號。