KR20000008773A - 고전압 발생기 - Google Patents

고전압 발생기 Download PDF

Info

Publication number
KR20000008773A
KR20000008773A KR1019980028737A KR19980028737A KR20000008773A KR 20000008773 A KR20000008773 A KR 20000008773A KR 1019980028737 A KR1019980028737 A KR 1019980028737A KR 19980028737 A KR19980028737 A KR 19980028737A KR 20000008773 A KR20000008773 A KR 20000008773A
Authority
KR
South Korea
Prior art keywords
signal
high voltage
ring oscillator
pumping
delay
Prior art date
Application number
KR1019980028737A
Other languages
English (en)
Inventor
이해욱
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980028737A priority Critical patent/KR20000008773A/ko
Publication of KR20000008773A publication Critical patent/KR20000008773A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G11C5/146—Substrate bias generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

본 발명은 반도체 메모리소자에서 전원전압보다 높은 고전압을 발생시키는데 사용되는 고전압 발생기에 관한 것으로, 특히 동작 명령신호와 프리차지 명령신호를 각각 제1 입력신호로 입력받고, 상기 두 명령신호가 각각 제1 및 제2 딜레이부를 거쳐 소정의 시간만큼 딜레이된 신호를 제2 입력신호로 입력받아 각각의 명령신호에 대해 일정 펄스폭을 갖는 신호를 발생시키는 제1 및 제2 신호 발생수단과; 상기 제1 및 제2 신호 발생수단의 출력신호를 입력받아 이를 선택적으로 활성화시키는 논리 연산수단과; 상기 논리 연산부의 출력신호를 입력받아 고전압 펌핑동작을 제어하는 펄스신호를 주기적으로 발생시키는 링 오실레이터와; 상기 링 오실레이터의 출력신호를 입력받아 고전압을 펌핑시키는 고전압 펌핑수단을 구비하므로써 고전위 레벨 검출기 대신 딜레이를 이용한 시간 제어에 의해 펌프의 동작을 제어하여 전류소모를 최소화한 고전압 발생기에 관한 것이다.

Description

고전압 발생기
본 발명은 반도체 메모리소자에서 전원전압보다 높은 고전압을 발생시키는데 사용되는 고전압 발생기에 관한 것으로, 보다 상세하게는 고전위 레벨 검출기 대신 딜레이를 이용한 시간제어에 의해 펌프의 동작을 제어하므로써 불필요한 전류경로의 형성을 막아 전류소모를 최소화한 고전압 발생기에 관한 것이다.
일반적으로, 외부 전원전압(Vcc)보다 높은 고전압(Vpp) 펄스는 트랜지스터의 문턱전압(threshold voltage: Vt)손실을 보상하도록 Vcc + Vt이상의 전위레벨을 유지하게 되는데, 이러한 특성으로 인해 디램(DRAM) 등의 메모리회로 분야 - 특히, 워드라인 드라이버와 비트라인 분리회로 및 데이타 출력버퍼-에서 많이 사용된다.
도 1 은 종래에 사용된 고전압 발생기의 구성도를 나타낸 것으로, 외부 전원전압(Vext)보다 문턱전압(Vt)이상으로 높은 고전압(Vpp) 레벨을 검출하는 고전압 레벨 검출수단(10)과, 상기 고전압 레벨 검출수단(10)의 출력단에 연결되어 전하 펌핑동작을 주기적으로 제어하기 위한 펄스신호를 발생시키는 링 오실레이터(20)와, 상기 링 오실레이터(20)의 출력단에 연결되어 전하를 펌핑시키는 펌프(30)로 구성된다.
상기 고전압 레벨 검출수단(10)은 고전압(Vpp) 인가단과 접지사이에 직렬연결된 2개의 저항(R1, R2)으로 이루어진 고전압 입력부(11)와, 상기 고전압 입력부(11)를 통해 전달된 고전압(Vpp)이 1입력단에 인가되고 외부 전원전압(Vext)이 2입력단에 인가되어 상기 두전압(Vpp, Vext)을 비교하는 전류미러 형태의 비교부(13)와, 상기 비교부(13)의 출력신호를 버퍼링하여 상기 링 오실레이터(20)의 1입력단으로 전달하는 버퍼링부(15)로 구성된다.
상기 구성으로 이루어지는 고전압 레벨 검출수단(10)은 1입력신호로 입력되는 고전압(Vpp)과 또 다른 입력신호로 입력되는 외부 전원전압(Vext)을 전류미러 형태의 비교부(13)를 거쳐 비교하게 되고, 그 결과 상기 고전압(Vpp)의 레벨에 따라 상기 버퍼링부(15)의 출력노드(N1)의 전위를 변화시키므로써, 고전압(Vpp)레벨을 검출할 수 있게 되는 것이다.
즉, 상기 고전압(Vpp) 레벨이 상기 외부 전원전압(Vext)보다 높을 경우에는 상기 버퍼링부(15)의 출력노드(N1)에 ‘로직하이’레벨의 신호를, 그리고 반대의 경우로 상기 고전압(Vpp) 레벨이 상기 외부 전원전압(Vext)보다 낮을 경우에는 ‘로직로우’레벨의 신호를 상기 노드(N1)로 출력하게 된다.
상기 동작에 의해 고전압(Vpp) 레벨을 검출하여, 상기 고전압(Vpp)의 레벨에 따라 각기 다른 출력신호를 상기 링 오실레이터(20)의 1입력으로 입력하게 되는 것이다. 그러면, 상기 링 오실레이터(20)는 상기 노드(N1)를 통해 입력된 신호의 전위레벨에 따라 선택적으로 펌프의 동작을 활성화시켜 고전압(Vpp) 레벨을 일정전위 이상으로 펌핑하게 된다.
즉, 상기 버퍼링부(15)의 출력노드(N1) 전위가 ‘로직하이’에서 ‘로직로우’로 떨어질 때(Vpp < Vext 되기 시작할 때), 오실레이터(20)의 출력노드(N2)에서는 ‘하이’의 펄스신호가 발생하여 상기 오실레이터(20)의 출력단에 연결된 펌프(30)를 구동시켜 고전압(Vpp)을 펌핑하게 된다.
그런데, 상기 동작에 의해 고전압을 발생시키는 종래의 고전압 발생기는 상기 고전압 레벨 검출수단(10)을 이루는 고전압 입력부(11)가 저항을 통해 고전압(Vpp)과 접지(Vss)사이에 전류경로를 형성할 뿐만 아니라, 전류미러 형태의 비교부(13)에서도 외부 전원전압(Vext)과 접지(Vss)사이에 전류경로가 형성되어 불필요하게 전류가 많이 소모되는 문제점이 있다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 불필요한 전류경로의 형성으로 인한 전류소모를 방지하기 위해 고전압 레벨 검출수단을 제거하고 딜레이를 이용한 시간 제어에 의해 고전압을 발생시키는 고전압 발생기를 제공하는데 있다.
도 1 은 종래에 사용된 고전압 발생기의 구성도
도 2 는 본 발명에 의한 고전압 발생기의 구성도
도 3 은 도 2 에 도시된 각부 신호 파형도
<도면의 주요부분에 대한 부호의 설명>
10: 고전압 레벨 검출수단
11: 고전압 입력부 13: 비교부
15: 버퍼링부
20: 링 오실레이터 30: 펌프
50: 고전압 펌핑수단
상기 목적을 달성하기 위하여, 본 발명에 의한 고전압 발생기는 동작 명령신호와 프리차지 명령신호를 각각 제1 입력신호로 입력받고, 상기 두 명령신호가 각각 제1 및 제2 딜레이부를 거쳐 소정의 시간만큼 딜레이된 신호를 제2 입력신호로 입력받아 각각의 명령신호에 대해 일정 펄스폭을 갖는 신호를 발생시키는 제1 및 제2 신호 발생수단과,
상기 제1 및 제2 신호 발생수단의 출력신호를 입력받아 이를 선택적으로 활성화시키는 논리 연산부와,
상기 논리 연산부의 출력신호를 입력받아 고전압 펌핑동작을 제어하는 펄스신호를 주기적으로 발생시키는 링 오실레이터와,
상기 링 오실레이터의 출력신호를 입력받아 고전압을 펌핑시키는 고전압 펌핑수단을 구비하는 것을 특징으로 한다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 2 는 본 발명에 의한 고전압 발생기의 구성도를 나타낸 것으로, 동작 명령신호(act)와 프리차지 명령신호(pre)를 각각 제1 입력신호로, 그리고 상기 두 명령신호(act, pre)가 각각 제1 및 제2 딜레이부(31, 32)를 거쳐 소정의 시간만큼 딜레이된 신호를 제2 입력신호로 입력받아 각각의 명령신호에 대해 일정 펄스폭을 갖는 신호(pa, pp)를 발생시키는 제1 및 제2 신호 발생부(41, 43)와; 상기 제1 및 제2 신호 발생부(41 43)의 출력신호(pa, pp)를 입력받아 이를 선택적으로 활성화시키는 논리 연산부(45)와; 상기 논리 연산부(45)의 출력신호(p1)를 입력받아 고전압 펌핑동작을 제어하는 펄스신호(p2)를 주기적으로 발생시키는 링 오실레이터(20)와; 상기 링 오실레이터(20)의 출력신호(p2)를 입력받아 고전압(Vpp)을 펌핑시키는 고전압 펌핑수단(50)으로 구성된다.
상기 제1 및 제2 신호 발생부(41, 43)는 명령신호(act, pre) 각각이 제1 및 제2 딜레이(31, 32)를 거쳐 딜레이된 신호와 딜레이 없이 입력된 명령신호를 입력받아 논리조합하는 노아 게이트(NOR1, NOR2)로 이루어진다.
또한, 상기 논리 연산부(45)는 상기 제1 및 제2 신호 발생부(41, 43)의 출력신호(pa, pp) 각각을 반전시키는 인버터(I1, I2)와, 상기 두 인버터(I1, I2) 출력을 조합하는 노아 게이트(NOR3)로 이루어진다.
그리고, 상기 링 오실레이터(20)는 상기 논리 연산부(45)의 출력신호(p1)를 1입력으로 하는 노아 게이트(NOR4)와, 상기 노아 게이트(NOR4)의 출력신호를 버퍼링하여 최종출력을 상기 노아 게이트(NOR4)의 2입력으로 피드백시키는 다수개의 직렬연결된 인버터(I3∼I6)로 구성된다.
또, 상기 고전압 펌핑수단(50)은 상기 제1 및 제2 신호 발생부(41, 43)를 구성하는 제1 및 제2 딜레이부(31, 32)가 서로다른 딜레이시간을 갖을 경우 동작 및 프리차지명령 모두에 대해 펌핑동작하는 제1 펌핑부(51)로 구성된다.
그런데, 상기 제1 및 제2 딜레이부(31, 32)가 서로 동일한 딜레이시간을 갖을 경우에는 상대적으로 고전압(Vpp) 감소폭이 큰 프리차지시 더 큰 펌핑을 위해 선택적으로 동작하는 제2 펌핑부(53)를 추가로 구비하여 상기 고전압 펌핑수단(50)을 구성하게 된다.
그래서, 상기 제2 펌핑부(53)는 상기 링 오실레이터(20)의 출력신호와 제1 신호 발생부(41)의 출력신호(pa)를 입력으로 하는 앤드조합 논리소자(NAND1, I7)와, 상기 논리소자(NAND1, I7)의 출력단에 연결되어 프리차지시에만 동작하는 펌프(52)로 구성된다.
상기 구성으로 이루어지는 본 발명의 동작을 도 3 에 도시된 각부 신호 파형도를 참조하며 살펴보기로 한다.
상기 제1 및 제2 신호 발생부(41, 43)는 동작 및 프리차지 명령 펄스신호(act, pre)를 입력받아 각각의 딜레이부(31, 32) 및 노아게이트(NOR1, NOR2)를 거쳐 입력펄스의 반전상태로 소정의 펄스폭을 갖는 펄스신호(pa, pp)를 각각 발생시킨다(도 3(a)∼(d)참조).
이때, 상기 두 펄스신호(pa, pp)의 펄스폭은 상기 딜레이부(31, 32)를 이루는 인버터의 갯수에 따라 결정되며, 메모리칩의 동작 및 프리차지시 사용되는 고전압(Vpp)의 전류양에 따라 결정된다. 즉, 고전압(Vpp)을 공급해야 할 때는 워드라인(word line)이 턴-온 및 턴-오프될 때이며, 이 시간은 미리 알 수 있기 때문에 이 시간의 제어를 받아 동작시키게 된다.
또한, 동작 모드시보다 프리차지 모드시에 고전압(Vpp) 레벨의 감소가 더 크므로, 프리차지 명령신호(pre)를 입력받아 출력되는 신호(pp)의 펄스폭을 더 크게 하게 된다.
상기 동작 및 프리차지상태를 나타내는 두 신호(pa, pp)가 발생되면, 상기 논리 연산부(45)는 상기 두 신호(pa, pp)를 입력받아 후단에 연결된 링 오실레이터(20)의 동작을 제어하는 신호(p1)를 출력하게 된다(도 3(e) 참조).
그러면, 상기 논리 연산부(45)로부터 출력된 신호(p1)에 의해 링 오실레이터(20)는 고전압 펌프(51, 52)를 동작시키는 신호(p2)를 발생시키게 된다(도 3(f)참조).
그런데, 상기 제1 및 제2 딜레이부(31, 32)가 발생시키는 딜레이시간이 다를 경우(즉, 제2 딜레이부의 지연시간이 제1 딜레이부의 지연시간보다 클 경우)에는 상기 링 오실레이터(20) 출력신호(p2)의 파형이 동작(active)모드와 프리차지(precharge)모드에 대해 다르게 출력되기 때문에, 상기 신호(p2)에 의해 동작모드와 프리차지모드에 대해 펌프(51)의 펌핑정도가 달라지게 된다. 즉, 프리차지시에는 상기 펌프(52)의 동작을 제어하는 신호(p2)의 파형이 길게 출력되기 때문에 펌프(51)가 더 많이 펌핑동작하게 되어 고전압(Vpp) 감소에 대한 보상을 충분히 행하게 된다.
이와 다른 경우로, 상기 제1 및 제2 딜레이부(31, 32)의 딜레이시간이 동일할 경우에는 상기 제2 펌핑부(53)를 구성하는 또 하나의 펌프(52)가 동작모드(active)시 네거티브(-)전위를 띄는 제1 신호 발생부(41)의 출력신호(pa)를 1입력으로 하는 앤드조합 논리소자(NAND1, I7)에 의해 동작을 제어되기 때문에, 상기 펌프(52)의 동작을 제어하는 제어신호(p3)가 동작모드(active)시에 ‘로직로우’가 되어 상기 펌프(52)의 동작이 활성화되지 않고, 프리차지시에만 선택적으로 동작하여 펌핑동작을 하게 된다.
상기 제2 펌핑부(53)의 선택적 동작에 의해, 동작모드와 프리차지모드시의 고전압(Vpp) 펌핑정도를 달리할 수 있게 되는 것이다.
이상에서 설명한 바와같이 본 발명에 따른 고전압 발생기에 의하면, 고전위 레벨 검출기 대신 딜레이를 이용한 시간제어에 의해 펌프의 동작을 제어하므로써 불필요한 전류경로의 형성을 막아 전류소모를 줄일 수 있는 매우 뛰어난 효과가 있다.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구의 범위에 속하는 것으로 보아야 할 것이다.

Claims (5)

  1. 동작 명령신호 및 프리차지 명령신호를 각각 제1 입력신호로 입력받고, 상기 두 명령신호가 제1 및 제2 딜레이부를 거쳐 소정의 시간만큼 딜레이된 신호를 각각 제2 입력신호로 입력받아 각각의 명령신호에 대해 일정 펄스폭을 갖는 신호를 발생시키는 제1 및 제2 신호 발생수단과,
    상기 제1 및 제2 신호 발생수단의 출력신호를 입력받아 이를 선택적으로 활성화시키는 논리 연산수단과,
    상기 논리 연산부의 출력신호를 입력받아 고전압 펌핑동작을 제어하는 펄스신호를 주기적으로 발생시키는 링 오실레이터와,
    상기 링 오실레이터의 출력신호를 입력받아 고전압을 펌핑시키는 고전압 펌핑수단을 구비하는 것을 특징으로 하는 고전압 발생기.
  2. 제 1 항에 있어서,
    상기 제1 및 제2 딜레이부는 서로 다른 지연시간을 갖도록 구비하는 것을 특징으로 하는 고전압 발생장치.
  3. 제 1 항에 있어서,
    상기 제1 및 제2 딜레이부는 서로 동일한 지연시간을 갖도록 구비하는 것을 특징으로 하는 고전압 발생장치.
  4. 제 3 항에 있어서,
    상기 고전압 펌핑수단은,
    동작 및 프리차지시 모두 펌핑동작하는 제1 펌핑부와,
    프리차지시에만 펌핑동작하는 제2 펌핑부를 포함하여 구성하는 것을 특징으로 하는 고전압 발생기.
  5. 제 4 항에 있어서,
    상기 제2 펌핑부는,
    상기 링 오실레이터의 출력신호 및 상기 제1 신호 발생수단의 출력신호를 입력으로 하는 앤드조합 논리소자와,
    상기 앤드조합 논리소자에 연결된 펌프소자를 포함하여 구성하는 것을 특징으로 하는 고전압 발생기.
KR1019980028737A 1998-07-15 1998-07-15 고전압 발생기 KR20000008773A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980028737A KR20000008773A (ko) 1998-07-15 1998-07-15 고전압 발생기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980028737A KR20000008773A (ko) 1998-07-15 1998-07-15 고전압 발생기

Publications (1)

Publication Number Publication Date
KR20000008773A true KR20000008773A (ko) 2000-02-15

Family

ID=19544391

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980028737A KR20000008773A (ko) 1998-07-15 1998-07-15 고전압 발생기

Country Status (1)

Country Link
KR (1) KR20000008773A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100535044B1 (ko) * 2003-02-13 2005-12-07 주식회사 하이닉스반도체 전압 펌프 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100535044B1 (ko) * 2003-02-13 2005-12-07 주식회사 하이닉스반도체 전압 펌프 회로

Similar Documents

Publication Publication Date Title
JP3374258B2 (ja) 電圧発生装置
US6137335A (en) Oscillator receiving variable supply voltage depending on substrate voltage detection
KR0172337B1 (ko) 반도체 메모리장치의 내부승압전원 발생회로
US6525972B2 (en) Semiconductor memory device with boosting control circuit and control method
US7315195B2 (en) High voltage generation circuit
KR20030061291A (ko) 발진기 회로, 발진기 회로를 구비한 반도체 장치 및반도체 메모리 장치와, 발진기 회로의 제어 방법
US5420823A (en) Semiconductor memory with improved power supply control circuit
US5909402A (en) Circuit for driving/controlling sensing amplifier
KR20200132442A (ko) 내용 주소화 메모리 장치 및 그 동작 방법
US6069536A (en) Ring oscillator including chain of plural series-connected comparators controlling by clock
KR19990050472A (ko) 승압전압 발생회로
US6002624A (en) Semiconductor memory device with input/output masking function without destruction of data bit
KR20010004222A (ko) 동작모드에 따라 파워라인 연결 방식을 달리한 반도체메모리소자의 파워공급 제어장치
EP1018745B1 (en) Improved driver circuit
US7545176B2 (en) Energy-saving circuit and method using charge equalization across complementary nodes
KR20000008773A (ko) 고전압 발생기
KR0165386B1 (ko) 반도체장치의 내부 승압회로
KR100398575B1 (ko) 반도체 메모리 장치의 고전압 발생회로
US6650152B2 (en) Intermediate voltage control circuit having reduced power consumption
KR100361656B1 (ko) 반도체 메모리 장치의 고전압 발생회로
KR100761371B1 (ko) 액티브 드라이버
JP3742345B2 (ja) オシレータ回路、該オシレータ回路を備えた半導体装置、及び該オシレータ回路を備えた半導体記憶装置
JP3925788B2 (ja) オシレータ回路、該オシレータ回路を備えた半導体装置および半導体記憶装置、および該オシレータ回路の制御方法
KR0144488B1 (ko) 전하 펌프 회로
KR100335269B1 (ko) 워드라인구동장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination