KR20030061291A - 발진기 회로, 발진기 회로를 구비한 반도체 장치 및반도체 메모리 장치와, 발진기 회로의 제어 방법 - Google Patents
발진기 회로, 발진기 회로를 구비한 반도체 장치 및반도체 메모리 장치와, 발진기 회로의 제어 방법 Download PDFInfo
- Publication number
- KR20030061291A KR20030061291A KR1020020066039A KR20020066039A KR20030061291A KR 20030061291 A KR20030061291 A KR 20030061291A KR 1020020066039 A KR1020020066039 A KR 1020020066039A KR 20020066039 A KR20020066039 A KR 20020066039A KR 20030061291 A KR20030061291 A KR 20030061291A
- Authority
- KR
- South Korea
- Prior art keywords
- oscillation
- signal
- oscillator
- oscillation frequency
- control
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 52
- 238000000034 method Methods 0.000 title claims description 23
- 230000010355 oscillation Effects 0.000 claims abstract description 638
- 238000001514 detection method Methods 0.000 claims abstract description 97
- 230000004913 activation Effects 0.000 claims description 39
- 230000007704 transition Effects 0.000 claims description 23
- 230000003213 activating effect Effects 0.000 claims description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000003786 synthesis reaction Methods 0.000 claims description 3
- 230000002194 synthesizing effect Effects 0.000 claims description 3
- 230000001052 transient effect Effects 0.000 abstract description 26
- 238000010586 diagram Methods 0.000 description 48
- HCUOEKSZWPGJIM-YBRHCDHNSA-N (e,2e)-2-hydroxyimino-6-methoxy-4-methyl-5-nitrohex-3-enamide Chemical compound COCC([N+]([O-])=O)\C(C)=C\C(=N/O)\C(N)=O HCUOEKSZWPGJIM-YBRHCDHNSA-N 0.000 description 11
- 101001109689 Homo sapiens Nuclear receptor subfamily 4 group A member 3 Proteins 0.000 description 9
- 101000598778 Homo sapiens Protein OSCP1 Proteins 0.000 description 9
- 101001067395 Mus musculus Phospholipid scramblase 1 Proteins 0.000 description 9
- 102100022673 Nuclear receptor subfamily 4 group A member 3 Human genes 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 9
- 230000004048 modification Effects 0.000 description 8
- 238000012986 modification Methods 0.000 description 8
- 230000002401 inhibitory effect Effects 0.000 description 6
- VWPOSFSPZNDTMJ-UCWKZMIHSA-N nadolol Chemical compound C1[C@@H](O)[C@@H](O)CC2=C1C=CC=C2OCC(O)CNC(C)(C)C VWPOSFSPZNDTMJ-UCWKZMIHSA-N 0.000 description 6
- 230000002829 reductive effect Effects 0.000 description 6
- MZAGXDHQGXUDDX-JSRXJHBZSA-N (e,2z)-4-ethyl-2-hydroxyimino-5-nitrohex-3-enamide Chemical compound [O-][N+](=O)C(C)C(/CC)=C/C(=N/O)/C(N)=O MZAGXDHQGXUDDX-JSRXJHBZSA-N 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 5
- 230000036039 immunity Effects 0.000 description 5
- KIWSYRHAAPLJFJ-DNZSEPECSA-N n-[(e,2z)-4-ethyl-2-hydroxyimino-5-nitrohex-3-enyl]pyridine-3-carboxamide Chemical compound [O-][N+](=O)C(C)C(/CC)=C/C(=N/O)/CNC(=O)C1=CC=CN=C1 KIWSYRHAAPLJFJ-DNZSEPECSA-N 0.000 description 5
- 238000011084 recovery Methods 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000009849 deactivation Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 2
- 101100508840 Daucus carota INV3 gene Proteins 0.000 description 2
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 238000007306 functionalization reaction Methods 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 230000000644 propagated effect Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 101150070189 CIN3 gene Proteins 0.000 description 1
- 101150110971 CIN7 gene Proteins 0.000 description 1
- 101100207512 Danio rerio trim33 gene Proteins 0.000 description 1
- 101000624382 Homo sapiens Protein MON2 homolog Proteins 0.000 description 1
- 101150110298 INV1 gene Proteins 0.000 description 1
- 101150098959 MON1 gene Proteins 0.000 description 1
- 101100291875 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) apg-13 gene Proteins 0.000 description 1
- 102100023396 Protein MON2 homolog Human genes 0.000 description 1
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
- H03B5/14—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance frequency-determining element connected via bridge circuit to closed ring around which signal is transmitted
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
- G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/012—Modifications of generator to improve response time or to decrease power consumption
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/014—Modifications of generator to ensure starting of oscillations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/125—Discriminating pulses
- H03K5/1252—Suppression or limitation of noise or interference
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/19—Monitoring patterns of pulse trains
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L3/00—Starting of generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/22—Control and timing of internal memory operations
- G11C2207/2227—Standby or low power modes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C2211/406—Refreshing of dynamic cells
- G11C2211/4067—Refresh in standby or low power modes
Abstract
Description
Claims (42)
- 발진 허가 신호에 따라 발진 동작이 가능하게 되는 발진부,상기 발진 허가 신호에 따라 상기 발진부의 발진 주파수를 제어하는 발진 주파수 제어 신호를 출력하는 제어부, 및상기 발진 주파수 제어 신호를 검출하고, 검출 결과에 따라 상기 발진부를 제어하는 검출 신호를 출력하는 검출부를 포함하는 발진기 회로.
- 제1항에 있어서, 상기 검출부는 입력되는 상기 발진 주파수 제어 신호의 신호값과 미리 정해진 발진 주파수에 대응하는 신호값을 비교하는 비교부를 포함하는 것인 발진기 회로.
- 제2항에 있어서, 상기 신호값은 아날로그 전압값이고,상기 비교부는 상기 미리 정해진 발진 주파수에 대응하는 신호값을 임계 전압으로 설정하는 논리 게이트 소자를 포함하는 것인 발진기 회로.
- 제1항에 있어서, 상기 검출부는 상기 발진 허가 신호에 기초하여 제어되고, 발진 불가능 상태 하에서 비활성화되는 것인 발진기 회로.
- 제1항에 있어서, 상기 발진 허가 신호에 의해 제어되고, 발진 불가능 상태하에서 상기 발진 주파수 제어 신호를 미리 정해진 클램프값으로 클램프하는 클램프부를 더 포함하는 발진기 회로.
- 제5항에 있어서, 상기 미리 정해진 클램프값은 상기 발진부를 발진 정지 상태로 설정하거나 또는 발진 신호의 출력 정지 상태로 제어하는 신호값인 것인 발진기 회로.
- 발진 허가 신호에 따라 발진 동작이 가능하게 되는 발진부,상기 발진 허가 신호에 따라 상기 발진부의 발진 주파수를 제어하는 발진 주파수 제어 신호를 출력하는 제어부, 및상기 발진 허가 신호에 대해 미리 정해진 지연 시간을 부가한 지연 신호를 상기 발진부로 출력하는 지연부를 포함하는 발진기 회로.
- 제7항에 있어서, 상기 미리 정해진 지연 시간은 상기 발진 허가 신호에 따라 상기 발진 주파수 제어 신호의 신호값이 미리 정해진 발진 주파수에 대응하는 신호값에 도달할 때까지의 시간 이상인 것인 발진기 회로.
- 제7항에 있어서, 상기 지연부는 상기 발진 주파수 제어 신호를 생성하는 회로 구성과 동등한 회로 구성을 갖는 것인 발진기 회로.
- 제1항에 있어서, 상기 발진부는 상기 발진 동작의 작동 제어 수단 또는 발진 신호의 출력 제어 수단 중 적어도 어느 하나를 포함하고,상기 검출 신호는 상기 발진 허가 신호에 의한 발진 가능 상태 하에서 상기 발진 주파수 제어 신호가 미리 정해진 발진 주파수를 지시하는 경우에 상기 작동 제어 수단의 활성화에 의한 발진 동작의 개시, 또는 상기 출력 제어 수단의 활성화에 의한 상기 발진 신호의 출력 중 적어도 어느 하나를 제어하는 것인 발진기 회로.
- 제10항에 있어서, 상기 발진부는 상기 발진 허가 신호와 상기 검출 신호를 합성하는 신호 합성부를 포함하고, 상기 신호 합성부로부터의 출력 신호에 따라 상기 작동 제어 수단 또는 상기 출력 제어 수단 중 적어도 어느 하나를 활성화시키는 것인 발진기 회로.
- 제10항에 있어서, 상기 발진부에서, 상기 발진 허가 신호는 상기 작동 제어 수단을 활성화시키고, 상기 검출 신호는 상기 출력 제어 수단을 활성화시키는 것인 발진기 회로.
- 제1항에 있어서, 구동 전원 전류에 의해 전원을 공급받는 상기 발진부는 발진 주파수를 제어하고,상기 발진 주파수 제어 신호는 상기 구동 전원 전류이거나, 또는 상기 구동전원 전류를 공급하기 위한 정전류원을 제어하는 전류 신호 또는 전압 신호인 것인 발진기 회로.
- 제1항에 있어서, 상기 발진부는 구동 전원 전압에 의해 전원을 공급받는 상기 발진부는 발진 주파수를 제어하고,상기 발진 주파수 제어 신호는 상기 구동 전원 전압이거나, 또는 상기 구동 전원 전압을 공급하기 위한 정전압원을 제어하는 전류 신호 또는 전압 신호인 것인 발진기 회로.
- 발진 주파수 제어 신호에 따른 발진 주파수로 발진 동작을 행하는 발진부,발진 허가 신호의 활성화 시에 제어선을 거쳐 상기 발진 주파수 제어 신호를 상기 발진부로 출력하는 제어부, 및외부의 신호 발생 회로와 상기 제어선 사이에 배치되고, 상기 발진 허가 신호의 비활성화 시에 도통하여 상기 신호 발생 회로로부터 상기 제어선으로 미리 정해진 신호를 공급하는 스위치부를 포함하는 발진기 회로.
- 발진 주파수 제어 신호에 따른 발진 주파수로 발진 동작을 행하는 발진부,발진 허가 신호의 활성화 시에 제어선을 통해 상기 발진 주파수 제어 신호를 상기 발진부로 출력하는 제1 제어부,상기 발진 허가 신호가 활성화될 때 펄스 신호를 출력하는 펄스 생성부,상기 펄스 신호에 의해 활성화되어 미리 정해진 신호를 출력하는 제2 제어부, 및상기 제2 제어부와 상기 제어선 사이에 배치되고, 상기 펄스 신호에 의해 도통하여 상기 제어선에 상기 미리 정해진 신호를 공급하는 스위치부를 포함하는 발진기 회로.
- 제15항에 있어서, 상기 미리 정해진 신호는 미리 정해진 발진 주파수에 대응하는 상기 발진 주파수 제어 신호와 동등한 신호인 것인 발진기 회로.
- 제16항에 있어서, 상기 제2 제어부의 출력 구동 능력은 상기 제1 제어부의 출력 구동 능력보다 큰 것인 발진기 회로.
- 제16항에 있어서, 상기 제1 제어부와 상기 제2 제어부는 거의 동등한 회로 요소에 의해 구성되는 거의 동등한 회로 구성을 구비하는 것인 발진기 회로.
- 제16항에 있어서, 상기 펄스 신호는 상기 제1 제어부로부터 소정의 상기 발진 주파수에 대응하는 상기 발진 주파수 제어 신호가 출력될 때까지 계속되는 것인 발진기 회로.
- 제15항에 있어서, 상기 제어선으로부터 신호를 검출한 검출 신호에 따라 상기 발진부를 제어하는 검출부를 더 포함하는 것인 발진기 회로.
- 제21항에 있어서, 상기 검출부는 상기 제어선으로부터의 신호를 소정의 발진 주파수에 대응하는 상기 발진 주파수 제어 신호에 동등한 신호와 비교하는 비교부를 포함하는 것인 발진기 회로.
- 제15항에 있어서, 상기 발진 허가 신호에 대하여 미리 정해진 지연 시간을 부가한 것에 해당하는 지연 신호를 상기 발진부로 출력하여 상기 발진부를 제어하는 지연부를 더 포함하는 것인 발진기 회로.
- 제23항에 있어서, 상기 지연부는 상기 제어부와 동등한 회로 요소에 의해 구성되는 동등한 회로 구성을 구비하는 것인 발진기 회로.
- 발진기 회로와,상기 발진기 회로로부터 출력되는 발진 신호에 응답하여 전압을 발생하는 전압 발생 회로를 포함하며,상기 발진기 회로는,발진 허가 신호에 따라 발진 동작이 가능하게 되는 발진부,상기 발진 허가 신호에 따라 상기 발진부로 발진 주파수를 제어하는 발진 주파수 제어 신호를 출력하는 제어부, 및상기 발진 주파수 제어 신호를 검출하고, 검출 결과에 따라 상기 발진부를 제어하는 검출 신호를 출력하는 검출부를 포함하는 것을 특징으로 하는 반도체 장치.
- 제25항에 있어서, 상기 전압 발생 회로는 상기 발진 신호에 따른 승압 전압을 발생하는 승압 전압 발생 회로인 것인 반도체 장치.
- 제25항에 있어서, 상기 전압 발생 회로는 상기 발진 신호에 따른 부전압을 발생하는 부전압 발생 회로인 것인 반도체 장치.
- 발진기 회로와,상기 발진기 회로로부터 출력되는 발진 신호에 응답하여 전압을 발생하는 전압 발생 회로를 포함하며,상기 발진기 회로는,발진 허가 신호에 따라 발진 동작이 가능하게 되는 발진부,상기 발진 허가 신호에 따라 상기 발진부로 발진 주파수를 제어하는 발진 주파수 제어 신호를 출력하는 제어부, 및상기 발진 주파수 제어 신호를 검출하고, 검출 결과에 따라 상기 발진부를 제어하는 검출 신호를 출력하는 검출부를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
- 제28항에 있어서, 상기 전압 발생 회로는 상기 발진 신호에 따른 승압 전압을 발생하는 승압 전압 발생 회로인 것인 반도체 메모리 장치.
- 제28항에 있어서, 상기 전압 발생 회로는 상기 발진 신호에 따른 부전압을 발생하는 부전압 발생 회로인 것인 반도체 메모리 장치.
- 발진기 회로와,상기 발진기 회로로부터 출력되는 발진 신호에 응답하여 리프레시 주기를 제어하는 리프레시 제어 회로를 포함하며,상기 발진기 회로는,발진 허가 신호에 따라 발진 동작이 가능하게 되는 발진부,상기 발진 허가 신호에 따라 상기 발진부로 발진 주파수를 제어하는 발진 주파수 제어 신호를 출력하는 제어부, 및상기 발진 주파수 제어 신호를 검출하고, 검출 결과에 따라 상기 발진부를 제어하는 검출 신호를 출력하는 검출부를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
- 발진 허가 신호에 따라서 발진 동작이 가능하게 되는 발진부와, 상기 발진 허가 신호에 따라 발진 주파수를 제어하는 발진 주파수 제어 신호를 상기 발진부로출력하는 제어부를 포함하는 발진기 회로의 제어 방법으로서,상기 발진 주파수 제어 신호가 자신의 상태를 상기 발진 허가 신호에 따라 초기 상태로부터 미리 정해진 발진 주파수를 지시하는 상태로 변경하는 단계, 및상기 발진 허가 신호로 인한 발진 가능 상태 하에서, 상기 발진 주파수 제어 신호가 미리 정해진 발진 주파수를 지시하는 상태에 도달한 시점 이후의 미리 정해진 타이밍에, 상기 발진부의 발진 동작의 개시 또는 상기 발진부로부터의 발진 신호의 출력 중 적어도 어느 한쪽을 행하는 단계를 포함하는 것을 특징으로 하는 발진기 회로의 제어 방법.
- 제32항에 있어서, 상기 미리 정해진 타이밍은 상기 발진 주파수 제어 신호의 신호값과 상기 미리 정해진 발진 주파수에 대응하는 신호값의 비교에 의해 검출되는 것인 발진기 회로의 제어 방법.
- 제33항에 있어서, 상기 발진 허가 신호에 의한 발진 불가능 상태하에서, 상기 발진 주파수 제어 신호의 신호값과 상기 미리 정해진 발진 주파수에 대응하는 신호값을 비교하는 비교 동작은 비활성화되는 것인 발진기 회로의 제어 방법.
- 제33항에 있어서, 상기 발진 허가 신호에 의한 발진 불가능 상태하에서, 상기 발진 주파수 제어 신호는 상기 미리 정해진 발진 주파수를 지시하는 상태에 도달하지 않고 비활성인 신호값으로 유지되는 것인 발진기 회로의 제어 방법.
- 제32항에 있어서, 상기 미리 정해진 타이밍은 상기 발진 허가 신호의 출력으로부터 미리 정해진 지연 시간의 경과 이후의 타이밍으로서 설정되는 것인 발진기 회로의 제어 방법.
- 제36항에 있어서, 상기 미리 정해진 지연 시간은 상기 발진 허가 신호에 따라 상기 발진 주파수 제어 신호의 신호값이 미리 정해진 주파수에 대응하는 신호값에 도달하기까지의 시간 이상인 것인 발진기 회로의 제어 방법.
- 제32항에 있어서, 상기 발진부는 상기 발진 허가 신호에 의한 발진 가능 상태하에서 발진 동작을 시작하고,상기 발진부는 상기 미리 정해진 타이밍에 발진 신호를 출력하는 것인 발진기 회로의 제어 방법.
- 발진 주파수 제어 신호에 따라 발진 동작이 행해질 때, 발진 주파수의 제어 동작을 발진 허가 신호의 활성시에 활성화시키는 단계, 및제어 상태가 미리 정해진 설정 상태로 이행해 감으로써 상기 발진 주파수가 설정값으로 이행해 가도록 하는 단계를 포함하며,상기 발진 허가 신호의 비활성 시에, 상기 제어 상태가 외부의 신호 발생부로부터의 신호에 의해 미리 정해진 상태로 유지되는 것을 특징으로 하는 발진기 회로의 제어 방법.
- 발진 주파수 제어 신호에 따라 발진 동작이 행해질 때, 발진 주파수의 제1 제어 동작을 발진 허가 신호의 활성시에 활성화시키는 단계, 및제어 상태가 미리 정해진 설정 상태로 이행해 감으로써 상기 발진 주파수가 설정값으로 이행해 가도록 하는 단계를 포함하며,상기 발진 허가 신호가 활성화된 이후의 미리 정해진 기간 동안, 상기 제어 상태를 미리 정해진 상태로 이행시키는 제2 제어 동작을 활성화시키도록 제어하는 것을 특징으로 하는 발진기 회로의 제어 방법.
- 제39항에 있어서, 상기 미리 정해진 상태는 상기 설정 상태와 동등한 상태인 것인 발진기 회로의 제어 방법.
- 제40항에 있어서, 상기 제2 제어 동작이 상기 미리 정해진 상태로 이행시키는 이행 능력은 상기 제1 제어 상태가 미리 정해진 설정 상태로 이행시키는 이행 능력보다 큰 것인 발진기 회로의 제어 방법.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2002-00003750 | 2002-01-10 | ||
JP2002003750A JP3742345B2 (ja) | 2002-01-10 | 2002-01-10 | オシレータ回路、該オシレータ回路を備えた半導体装置、及び該オシレータ回路を備えた半導体記憶装置 |
JPJP-P-2002-00140123 | 2002-05-15 | ||
JP2002140123A JP3925788B2 (ja) | 2002-05-15 | 2002-05-15 | オシレータ回路、該オシレータ回路を備えた半導体装置および半導体記憶装置、および該オシレータ回路の制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030061291A true KR20030061291A (ko) | 2003-07-18 |
KR100942217B1 KR100942217B1 (ko) | 2010-02-11 |
Family
ID=26625481
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020020066039A KR100942217B1 (ko) | 2002-01-10 | 2002-10-29 | 발진기 회로, 발진기 회로를 구비한 반도체 장치 및반도체 메모리 장치와, 발진기 회로의 제어 방법 |
Country Status (5)
Country | Link |
---|---|
US (4) | US6809605B2 (ko) |
EP (3) | EP1328065B1 (ko) |
KR (1) | KR100942217B1 (ko) |
CN (1) | CN1237718C (ko) |
TW (1) | TW580798B (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8169268B2 (en) | 2009-07-01 | 2012-05-01 | Samsung Electronics Co., Ltd. | Oscillation circuit and semiconductor device having the same |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4867674B2 (ja) * | 2006-02-13 | 2012-02-01 | ミツミ電機株式会社 | 半導体集積回路装置 |
US7429897B1 (en) * | 2006-08-31 | 2008-09-30 | Altera Corporation | Wide operating-frequency range voltage controlled oscillators |
US7642874B2 (en) * | 2007-03-31 | 2010-01-05 | Sandisk Corporation | Oscillator circuit with transition detection enable |
US7642873B2 (en) * | 2007-03-31 | 2010-01-05 | Sandisk Corporation | Method for enabling an oscillator circuit using transition detection |
JP4960807B2 (ja) * | 2007-08-28 | 2012-06-27 | セイコーインスツル株式会社 | 可変周波数発振回路 |
US8258830B2 (en) * | 2009-01-20 | 2012-09-04 | Mediatek Inc. | Methods for calibrating gated oscillator and oscillator circuit utilizing the same |
GB2472030B (en) * | 2009-07-22 | 2011-11-02 | Wolfson Microelectronics Plc | Real-time clock |
US8164392B2 (en) * | 2010-04-26 | 2012-04-24 | Juniper Networks, Inc. | Error-free startup of low phase noise oscillators |
US9310240B2 (en) | 2011-03-22 | 2016-04-12 | Seiko Epson Corporation | Circuit device, integrated circuit and detection device |
US8994458B2 (en) * | 2011-11-08 | 2015-03-31 | Qualcomm Incorporated | Oscillator based frequency locked loop |
CN103716931B (zh) * | 2012-10-05 | 2016-08-10 | 松下电器产业株式会社 | 高频介质加热用电力控制装置 |
CN103248320A (zh) * | 2013-05-27 | 2013-08-14 | 苏州贝克微电子有限公司 | 带有开关电容频率控制和频率设置电阻的精密振荡器电路和方法 |
US10171032B2 (en) | 2015-09-02 | 2019-01-01 | Micron Technology, Inc. | Apparatuses and methods for temperature independent oscillators |
TWI611727B (zh) * | 2017-03-10 | 2018-01-11 | 矽誠科技股份有限公司 | 發光二極體驅動裝置及其信號調整模組 |
US10123383B1 (en) | 2017-05-02 | 2018-11-06 | Semisilicon Technology Corp. | Light emitting diode driving apparatus and signal-adjusting module thereof |
CN110798948B (zh) * | 2020-01-03 | 2020-04-14 | 普诚创智(成都)科技有限公司 | 一种取代外置积分电容的集成电路及led恒流驱动电路 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6068413A (ja) | 1983-09-22 | 1985-04-19 | Nec Corp | 集積回路 |
JPH0298247A (ja) * | 1988-10-05 | 1990-04-10 | Fujitsu Ltd | 回線監視方式 |
US4912435A (en) * | 1988-10-28 | 1990-03-27 | Dallas Semiconductor Corporation | Low-voltage oscillator with separate startup mode |
US5126695A (en) * | 1989-06-14 | 1992-06-30 | Seiko Epson Corporation | Semiconductor integrated circuit device operated with an applied voltage lower than required by its clock oscillator |
JPH0367316A (ja) | 1989-08-05 | 1991-03-22 | Mitsubishi Electric Corp | クロック発生回路 |
JPH04259986A (ja) | 1991-02-14 | 1992-09-16 | Fujitsu Ltd | 半導体記憶装置 |
JPH05259825A (ja) | 1992-02-28 | 1993-10-08 | Nec Corp | クロック発生回路 |
JPH05303656A (ja) | 1992-04-27 | 1993-11-16 | Nec Ic Microcomput Syst Ltd | 発振回路 |
US5355097A (en) * | 1992-09-11 | 1994-10-11 | Cypress Semiconductor Corporation | Potentiometric oscillator with reset and test input |
JPH06285222A (ja) * | 1993-03-31 | 1994-10-11 | Ace Denken:Kk | パチンコ機の役物用始動チャッカー |
US5548249A (en) * | 1994-05-24 | 1996-08-20 | Matsushita Electric Industrial Co., Ltd. | Clock generator and method for generating a clock |
JPH0830351A (ja) | 1994-07-11 | 1996-02-02 | Hitachi Ltd | マイクロプロセッサ |
JPH09326679A (ja) | 1996-06-07 | 1997-12-16 | Oki Micro Design Miyazaki:Kk | クロック発生回路 |
JP2921494B2 (ja) | 1996-06-13 | 1999-07-19 | 日本電気株式会社 | 発振回路 |
JP3176296B2 (ja) | 1996-09-27 | 2001-06-11 | 山形日本電気株式会社 | クロック信号発生回路 |
JP3378457B2 (ja) * | 1997-02-26 | 2003-02-17 | 株式会社東芝 | 半導体装置 |
JP3446602B2 (ja) | 1998-04-16 | 2003-09-16 | セイコーエプソン株式会社 | 圧電発振器、発振器調整システムおよび発振器調整方法 |
JPH11317623A (ja) | 1998-05-01 | 1999-11-16 | Seiko Epson Corp | 圧電発振器、発振器調整システムおよび発振器調整方法 |
JP2000036732A (ja) * | 1998-07-17 | 2000-02-02 | Mitsubishi Electric Corp | パワーオンリセット回路並びに半導体装置 |
US6084483A (en) * | 1999-03-10 | 2000-07-04 | Lexar Media, Inc. | Internal oscillator circuit including a ring oscillator controlled by a voltage regulator circuit |
JP2001148612A (ja) * | 1999-11-18 | 2001-05-29 | Seiko Epson Corp | 圧電発振器及び電子機器 |
-
2002
- 2002-10-07 US US10/265,101 patent/US6809605B2/en not_active Expired - Lifetime
- 2002-10-15 EP EP02257128A patent/EP1328065B1/en not_active Expired - Fee Related
- 2002-10-15 EP EP12193350.1A patent/EP2562934B1/en not_active Expired - Fee Related
- 2002-10-15 EP EP12193355.0A patent/EP2566052B1/en not_active Expired - Fee Related
- 2002-10-16 TW TW091123837A patent/TW580798B/zh not_active IP Right Cessation
- 2002-10-29 KR KR1020020066039A patent/KR100942217B1/ko active IP Right Grant
- 2002-11-19 CN CNB02151433XA patent/CN1237718C/zh not_active Expired - Fee Related
-
2004
- 2004-09-20 US US10/943,927 patent/US7042300B2/en not_active Expired - Fee Related
-
2006
- 2006-03-10 US US11/372,146 patent/US7239210B2/en not_active Expired - Lifetime
-
2007
- 2007-05-24 US US11/802,637 patent/US7492232B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8169268B2 (en) | 2009-07-01 | 2012-05-01 | Samsung Electronics Co., Ltd. | Oscillation circuit and semiconductor device having the same |
Also Published As
Publication number | Publication date |
---|---|
US7492232B2 (en) | 2009-02-17 |
CN1431779A (zh) | 2003-07-23 |
EP2562934B1 (en) | 2014-09-10 |
EP2566052B1 (en) | 2014-07-23 |
TW580798B (en) | 2004-03-21 |
US6809605B2 (en) | 2004-10-26 |
EP1328065A2 (en) | 2003-07-16 |
KR100942217B1 (ko) | 2010-02-11 |
US7239210B2 (en) | 2007-07-03 |
EP1328065B1 (en) | 2013-03-27 |
CN1237718C (zh) | 2006-01-18 |
US7042300B2 (en) | 2006-05-09 |
US20070222531A1 (en) | 2007-09-27 |
US20060152291A1 (en) | 2006-07-13 |
EP1328065A3 (en) | 2005-07-20 |
EP2562934A3 (en) | 2013-03-13 |
US20050030113A1 (en) | 2005-02-10 |
US20030128076A1 (en) | 2003-07-10 |
EP2562934A2 (en) | 2013-02-27 |
EP2566052A2 (en) | 2013-03-06 |
EP2566052A3 (en) | 2013-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7492232B2 (en) | Oscillator circuit, semiconductor device and semiconductor memory device provided with the oscillator circuit, and control method of the oscillator circuit | |
US6556071B2 (en) | Semiconductor integrated circuit | |
US6525972B2 (en) | Semiconductor memory device with boosting control circuit and control method | |
KR100937939B1 (ko) | 반도체 소자의 내부전압 생성회로 | |
KR100470615B1 (ko) | 효율적으로 내부 전압을 발생할 수 있는 반도체 장치 | |
US5729172A (en) | Booster circuit capable of suppressing fluctuations in the boosted voltage | |
JP4834261B2 (ja) | 昇圧電源発生回路 | |
US5687128A (en) | Power supply voltage boosting circuit of semiconductor memory device | |
US5744997A (en) | Substrate bias voltage controlling circuit in semiconductor memory device | |
JP5642350B2 (ja) | デューティ検出回路、dll回路、及び半導体装置 | |
US6580312B1 (en) | Apparatus for generating stable high voltage signal | |
JP3925788B2 (ja) | オシレータ回路、該オシレータ回路を備えた半導体装置および半導体記憶装置、および該オシレータ回路の制御方法 | |
JP4159570B2 (ja) | オシレータ回路、該オシレータ回路を備えた半導体装置、及び該オシレータ回路を備えた半導体記憶装置 | |
JP3742345B2 (ja) | オシレータ回路、該オシレータ回路を備えた半導体装置、及び該オシレータ回路を備えた半導体記憶装置 | |
US9025401B2 (en) | Semiconductor memory device including bulk voltage generation circuit | |
KR100398575B1 (ko) | 반도체 메모리 장치의 고전압 발생회로 | |
JPH09245478A (ja) | 基板バイアス発生回路 | |
WO2001099314A2 (en) | Power controlled input receiver | |
KR910009556B1 (ko) | 백 바이어스 전압발생회로 | |
JPS6212148A (ja) | 半導体集積回路装置 | |
KR100812605B1 (ko) | 파워업신호 생성장치 | |
KR20040092739A (ko) | 전압 방전 회로 | |
KR20100058347A (ko) | 서스펜디드 클럭 상태 감지 회로 및 이를 이용한 반도체 장치 | |
KR20000008773A (ko) | 고전압 발생기 | |
JPH09245475A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
N231 | Notification of change of applicant | ||
E90F | Notification of reason for final refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130118 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20140117 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20150119 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20160119 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20170119 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20180118 Year of fee payment: 9 |