JP4960807B2

JP4960807B2 - 可変周波数発振回路

Info

Publication number: JP4960807B2
Application number: JP2007220966A
Authority: JP
Inventors: 稔有山
Original assignee: Seiko Instruments Inc
Current assignee: Seiko Instruments Inc
Priority date: 2007-08-28
Filing date: 2007-08-28
Publication date: 2012-06-27
Anticipated expiration: 2027-08-28
Also published as: TW200929850A; CN101388644A; TWI470924B; JP2009055409A; US20090058542A1; CN101388644B; KR101191058B1; US7915964B2; KR20090023220A

Description

本発明は、可変周波数発振回路に関する。

半導体装置では、発振回路が使用されることがある。

ここで、周波数が異なる複数のクロック信号が必要になると、複数の発振回路が設けられ、各発振回路から出力されるクロック信号の中から所定のクロック信号が使用されることがある。

しかし、発振回路が複数設けられることにより、回路規模が大きくなってしまう。

この対策とし、図１０のような可変周波数発振回路が提案されている。この回路では、リングオシレータ１２は奇数個のインバータ１１―２〜１１―ｎからなり、リングオシレータ１２の電源線１３と電源２１との間に閾値電圧が異なるトランジスタ１４〜１５及びスイッチ１７が設けられている。コントローラ２２の制御によってスイッチ１７の接続先が切り替わり、電源２１の電源電圧がトランジスタ１４またはトランジスタ１５によって電圧降下してからリングオシレータ１２に供給される（例えば、特許文献１参照）。

このようにすると、１個のリングオシレータが使用され、リングオシレータ１２に供給される電源電圧が変化してリングオシレータ１２から出力されるクロック信号の周波数も変化し、周波数が異なる複数のクロック信号が発生することができるので、回路規模が大きくならない。
特開平１０−１９０４１４号公報

しかし、特開平１０−１９０４１４号によって開示された技術では、スイッチ１７の接続先が切り替わる時、意図しない電源電圧がリングオシレータ１２に供給され、意図しない周波数のクロック信号が発生してしまう虞がある。よって、半導体装置が誤動作してしまう虞がある。

本発明は、上記課題に鑑みてなされ、回路規模が小さく、半導体装置を誤動作させにくい可変周波数発振回路を提供する。

本発明は、上記課題を解決するため、可変周波数発振回路において、発振回路から出力されるクロック信号の周波数を制御するための周波数制御信号に基づき、第一定電流を流す定電流回路と、前記周波数制御信号がローからハイに切り替わる時及びハイからローに切り替わる時、パルスを発生するパルス発生回路と、前記第一定電流に基づき、第二定電流を流し、前記パルス発生回路によって前記パルスが発生すると、発振せず、前記パルス発生回路によって前記パルスが発生しないと、前記第二定電流に基づき、前記周波数制御信号に基づいた周波数で発振する前記発振回路と、を備えていることを特徴とする可変周波数発振回路を提供する。

本発明では、１個の発振回路が使用されるので、回路規模が大きくならない。

また、本発明では、周波数制御信号が切り替わり、第一定電流及び第二定電流がそれぞれ切り替わり、第一定電流及び第二定電流にリンギングが発生すると、リンギングの発生期間に、パルス発生回路によってパルスが発生するようになり、そのパルスによって発振回路は通常の発振動作を行わなくなるので、意図しない周波数のクロック信号が発生しなくなる。よって、半導体装置が誤動作しなくなる。

以下、本発明の実施形態を、図面を参照して説明する。

まず、可変周波数発振回路の概略の構成について説明する。図１は、可変周波数発振回路の概略を示す図である。

可変周波数発振回路１は、定電流回路２、発振回路３及びパルス発生回路４を備えている。また、可変周波数発振回路１は、入力端子１１及び出力端子１２を備えている。

可変周波数発振回路１の入力端子１１は、定電流回路２の入力端子２１及びパルス発生回路４の入力端子４１に接続されている。定電流回路２の出力端子２２は、発振回路３の入力端子３１に接続されている。パルス発生回路４の出力端子４２は、発振回路３の入力端子３２に接続されている。発振回路３の出力端子３３は、可変周波数発振回路１の出力端子１２に接続されている。

次に、可変周波数発振回路１の概略の動作について説明する。

発振回路３から出力されるクロック信号ＣＬＫの周波数を制御するための周波数制御信号ＳＦが入力端子１１に入力し、周波数制御信号ＳＦは入力端子２１に入力する。周波数制御信号ＳＦに基づき、定電流回路２は定電流を流す。周波数制御信号ＳＦに基づいた定電流回路２の定電流に基づいた定電流が発振回路３に流れるように、定電流回路２は定電流制御信号ＳＢを発振回路３に出力して発振回路３の定電流を制御する。また、周波数制御信号ＳＦは入力端子４１にも入力する。周波数制御信号ＳＦがローからハイに切り替わる時及びハイからローに切り替わる時、パルス発生回路４はハイのパルス信号ＳＰを発振回路３に出力する（パルス発生回路４はパルスを発生して発振回路３に出力する）。パルス信号ＳＰが、ハイになって発振回路３に入力すると、つまり、パルス発生回路４により、パルスが、発生すると、発振回路３は、発振しない。また、パルス信号ＳＰが、ローになって発振回路３に入力すると、つまり、パルス発生回路４により、パルスが、発生しないと、発振回路３は、周波数制御信号ＳＦに基づいた定電流回路２の定電流に基づいた発振回路３の定電流に基づき、周波数制御信号ＳＦに基づいた周波数で発振する。

次に、可変周波数発振回路１の具体的な構成について説明する。図２は、定電流回路及び発振回路を示す図である。図６は、パルス発生回路を示す図である。

定電流回路２は、トランジスタＭ２１〜Ｍ２５、抵抗Ｒ２１〜Ｒ２２及び接続点Ｎ２１〜Ｎ２３を有している。

トランジスタＭ２１のゲートは接続点Ｎ２２に接続され、ソースは電源端子に接続され、ドレインは接続点Ｎ２１に接続されている。接続点Ｎ２２は、出力端子２２に接続されている。トランジスタＭ２２のゲートは接続点Ｎ２２に接続され、ソースは電源端子に接続され、ドレインも接続点Ｎ２２に接続されている。トランジスタＭ２３のゲートは接続点Ｎ２３に接続され、ソースは接地端子に接続され、ドレインは接続点Ｎ２１に接続されている。トランジスタＭ２４のゲートは接続点Ｎ２１に接続され、ソースは接続点２３に接続され、ドレインは接続点Ｎ２２に接続されている。抵抗Ｒ２１の一端は接続点Ｎ２３に接続され、他端は接地端子に接続されている。抵抗Ｒ２２の一端は接続点Ｎ２３に接続され、他端はトランジスタＭ２５のドレインに接続されている。トランジスタＭ２５のゲートは入力端子２１に接続され、ソースは接地端子に接続されている。

発振回路３は、定電流インバータＩＶ３１〜ＩＶ３４、インバータＩＮ３５〜ＩＶ３６、トランジスタＭ３７、容量Ｃ３１〜Ｃ３２及び接続点Ｎ３１〜Ｎ３５を有している。

定電流インバータＩＶ３１〜ＩＶ３４は、定電流制御信号ＳＢに基づいた電流を流す。定電流インバータＩＶ３１の入力端子は接続点Ｎ３１に接続され、出力端子は接続点Ｎ３２に接続されている。定電流インバータＩＶ３２の入力端子は接続点Ｎ３２に接続され、出力端子は接続点Ｎ３３に接続されている。インバータＩＶ３５の入力端子は接続点Ｎ３３に接続され、出力端子は接続点Ｎ３４に接続されている。定電流インバータＩＶ３３の入力端子は接続点Ｎ３４に接続され、出力端子は接続点Ｎ３５に接続されている。定電流インバータＩＶ３４の入力端子は接続点Ｎ３５に接続され、出力端子は接続点Ｎ３１に接続されている。インバータＩＶ３６の入力端子は接続点Ｎ３１に接続され、出力端子は出力端子３３に接続されている。容量Ｃ３１の一端は接続点Ｎ３２に接続され、他端は接地端子に接続されている。容量Ｃ３２の一端は接続点Ｎ３５に接続され、他端は接地端子に接続されている。トランジスタＭ３７のゲートは入力端子３２に接続され、ソースは接地端子に接続され、ドレインは接続点Ｎ３５に接続されている。つまり、発振回路３は、リングオシレータ構成の回路になっている。

発振回路３は、容量Ｃ３１〜Ｃ３２の容量値、容量Ｃ３１〜Ｃ３２を充電する定電流Ｉ３の電流値、及び、容量Ｃ３１〜Ｃ３２の次段にそれぞれ接続された定電流インバータＩＶ３２及び定電流インバータＩＶ３４における出力電圧が反転する時の入力電圧（反転電圧）によって決まる周波数で発振する。また、トランジスタＭ３７は、トランジスタＭ３３ａ〜Ｍ３３ｂよりもドライブ能力が十分大きい。具体的には、トランジスタＭ３７及びトランジスタＭ３３ａ〜Ｍ３３ｂがオンし、貫通電流が流れても、接続点Ｎ３５の電圧ＶＮ３５がほぼローになるように、トランジスタＭ３７のドライブ能力は大きく回路設計されている。

定電流インバータＩＶ３１は、トランジスタＭ３１ａ〜Ｍ３１ｃを有している。

トランジスタＭ３１ａのゲートは入力端子３１に接続され、ソースは電源端子に接続され、ドレインはトランジスタＭ３１ｂのソースに接続されている。トランジスタＭ３１ｂのゲートは接続点Ｎ３１に接続され、ドレインは接続点Ｎ３２に接続されている。トランジスタＭ３１ｃのゲートは接続点Ｎ３１に接続され、ソースは接地端子に接続され、ドレインは接続点Ｎ３２に接続されている。

定電流インバータＩＶ３２は、トランジスタＭ３２ａ〜Ｍ３２ｃを有している。

トランジスタＭ３２ａのゲートは入力端子３１に接続され、ソースは電源端子に接続され、ドレインはトランジスタＭ３２ｂのソースに接続されている。トランジスタＭ３２ｂのゲートは接続点Ｎ３２に接続され、ドレインは接続点Ｎ３３に接続されている。トランジスタＭ３２ｃのゲートは接続点Ｎ３２に接続され、ソースは接地端子に接続され、ドレインは接続点Ｎ３３に接続されている。

定電流インバータＩＶ３３は、トランジスタＭ３３ａ〜Ｍ３３ｃを有している。

トランジスタＭ３３ａのゲートは入力端子３１に接続され、ソースは電源端子に接続され、ドレインはトランジスタＭ３３ｂのソースに接続されている。トランジスタＭ３３ｂのゲートは接続点Ｎ３４に接続され、ドレインは接続点Ｎ３５に接続されている。トランジスタＭ３３ｃのゲートは接続点Ｎ３４に接続され、ソースは接地端子に接続され、ドレインは接続点Ｎ３５に接続されている。

定電流インバータＩＶ３４は、トランジスタＭ３４ａ〜Ｍ３４ｃを有している。

トランジスタＭ３４ａのゲートは入力端子３１に接続され、ソースは電源端子に接続され、ドレインはトランジスタＭ３４ｂのソースに接続されている。トランジスタＭ３４ｂのゲートは接続点Ｎ３５に接続され、ドレインは接続点Ｎ３１に接続されている。トランジスタＭ３４ｃのゲートは接続点Ｎ３５に接続され、ソースは接地端子に接続され、ドレインは接続点Ｎ３１に接続されている。

パルス発生回路４は、排他的論理和回路ＥＸ４１、インバータＩＮ４１、抵抗Ｒ４１、容量Ｃ４１及び接続点Ｎ４１〜Ｎ４２を有している。

抵抗Ｒ４１の一端は入力端子４１に接続され、他端は接続点Ｎ４１に接続されている。容量Ｃ４１の一端は接続点Ｎ４１に接続され、他端は接地端子に接続されている。排他的論理和回路ＥＸ４１の第一入力端子は入力端子４１に接続され、第二入力端子は接続点Ｎ４１に接続され、出力端子はインバータＩＶ４１の入力端子に接続されている。インバータＩＶ４１の出力端子は出力端子４２に接続されている。

パルス信号ＳＰが出力される時間は、抵抗Ｒ４１及び容量Ｃ４１によって決まる。

次に、可変周波数発振回路１の具体的な動作について説明する。図３は、定電流回路の定電流を示す図である。図４は、クロック信号を示す図である。図５は、クロック信号を示す図である。図７は、パルス信号を示す図である。

周波数制御信号ＳＦは、入力端子１１に入力する。その後、周波数制御信号ＳＦは、入力端子２１に入力する。周波数制御信号ＳＦがローであると（φＡの時）、トランジスタＭ２５はオフし、接続点Ｎ２３と接地端子との間の抵抗は抵抗Ｒ２１（抵抗ＲＡ）に等しくなる。また、周波数制御信号ＳＦがハイであると（φＢの時）、トランジスタＭ２５はオンし、トランジスタＭ２５のオン抵抗は抵抗Ｒ２２よりも充分小さいとすると、接続点Ｎ２３と接地端子との間の抵抗は抵抗Ｒ２１〜Ｒ２２の並列抵抗（抵抗ＲＢ）に等しくなる。つまり、抵抗ＲＡ〜ＲＢは、
ＲＡ＝Ｒ２１・・・・・（１）
ＲＢ＝（Ｒ２１×Ｒ２２）／（Ｒ２１＋Ｒ２２）・・・・・（２）
によって算出される。

定電流Ｉ２が、トランジスタＭ２２に流れ、トランジスタＭ２４に流れ、接続点Ｎ２３と接地端子との間の抵抗に流れる。定電流Ｉ２及び接続点Ｎ２３と接地端子との間の抵抗に基づき、接続点Ｎ２３に電圧ＶＮ２３が発生する。すると、φＡの時の定電流Ｉ２を定電流Ｉ２Ａとし、φＡの時の電圧ＶＮ２３を電圧ＶＮ２３Ａとし、φＢの時の定電流Ｉ２を定電流Ｉ２Ｂとし、φＢの時の電圧ＶＮ２３を電圧ＶＮ２３Ｂとすると、定電流Ｉ２Ａ〜Ｉ２Ｂは、
Ｉ２Ａ＝ＶＮ２３Ａ／ＲＡ・・・・・（３）
Ｉ２Ｂ＝ＶＮ２３Ｂ／ＲＢ・・・・・（４）
によって算出される。つまり、定電流回路２は、周波数制御信号ＳＦに基づき、定電流Ｉ２Ａまたは定電流Ｉ２Ｂを流す。トランジスタＭ２１〜Ｍ２２のカレントミラー比が１：１であるとし、トランジスタＭ２１〜Ｍ２２のチャネル長変調が十分小さいとすると、トランジスタＭ２１〜Ｍ２４の電流が等しくなる。図３において、横軸はトランジスタM２３のゲートソース間電圧Ｖｇｓ（電圧ＶＮ２３）であり、縦軸はトランジスタＭ２３のド
レイン電流Ｉｄ（定電流Ｉ２）であり、線５１はφＡの時に抵抗ＲＡに流れる定電流Ｉ２を示し、線５２はφＢの時に抵抗ＲＢに流れる定電流Ｉ２を示し、線５３はトランジスタＭ２３のドレイン電流Ｉｄを示している。図３から、φＡの時、トランジスタＭ２３は線５１及び線５３の交点で動作し、トランジスタM２３の電流Ｉｄは電流Ｉ２Ａになる。また、φＢの時、トランジスタＭ２３は線５２〜５３の交点で動作し、トランジスタM２３の電流Ｉｄは電流Ｉ２Ｂになる。

トランジスタＭ２２及びトランジスタＭ３１ａ〜Ｍ３４ａは、カレントミラー回路になっていて、定電流回路２のトランジスタＭ２２のゲート電圧（電圧ＶＮ２２）が、発振回路３の定電流インバータＩＶ３１〜ＩＶ３４のトランジスタＭ３１ａ〜Ｍ３４ａのゲートに定電流制御信号ＳＢとして入力する。定電流制御信号ＳＢに基づき、トランジスタＭ３１ａ〜Ｍ３４ａは、定電流Ｉ３を流し、周波数制御信号ＳＦに基づいた定電流回路２の定電流Ｉ２に基づいた定電流Ｉ３が、発振回路３に流れる。つまり、定電流回路２は、定電流制御信号ＳＢを発振回路３に出力し、発振回路３の定電流Ｉ３を制御する。

ここで、図４に示すように、周波数制御信号ＳＦが切り替わり、定電流Ｉ２〜Ｉ３がそれぞれ切り替わり、定電流Ｉ２〜Ｉ３にリンギングが発生すると、リンギングの発生期間に、意図しない周波数のクロック信号ＣＬＫが出力されてしまう。この対策とし、本発明では、図５に示すように、電流Ｉ２〜Ｉ３にリンギングが発生すると、リンギングの発生期間に、パルス信号ＳＰがハイになって発振回路３に入力するようになり、クロック信号ＣＬＫがローに固定される。

周波数制御信号ＳＦは、入力端子４１にも入力する。その後、周波数制御信号ＳＦは、排他的論理和回路ＥＸ４１の第一入力端子に入力する。また、周波数制御信号ＳＦは、抵抗Ｒ４１及び容量Ｃ４１からなるローパスフィルタを介して排他的論理和回路ＥＸ４１の第二入力端子に入力する。よって、第一入力端子よりも第二入力端子の電圧の波形は、状態遷移が遅れることになる。すると、図７に示すように、入力端子４１の電圧が変化した時から所定経過時まで、つまり、周波数制御信号ＳＦの電圧が変化した時から所定経過時まで、排他的論理和回路ＥＸ４１の出力端子の電圧ＶＮ４２はローになり、インバータＩＶ４１の出力端子の電圧はハイになり、出力端子４２の電圧もハイになる。つまり、周波数制御信号ＳＦがローからハイに切り替わる時及びハイからローに切り替わる時、図５及び図７に示すように、パルス発生回路４はハイのパルス信号ＳＰを発振回路３に出力する（パルス発生回路４はパルスを発生して発振回路３に出力する）。

周波数制御信号ＳＦが切り替わって定電流Ｉ２〜Ｉ３がそれぞれ切り替わって定電流Ｉ２〜Ｉ３にリンギングが発生する時にパルス信号ＳＰがハイになって発振回路３に入力すると、つまり、パルス発生回路４によってパルスが発生すると、トランジスタＭ３７がオンし、トランジスタＭ３７によって容量Ｃ３２に蓄積された電荷は放電され、接続点Ｎ３５の電圧ＶＮ３５はほぼ接地電圧になる。すると、定電流インバータＩＶ３４により、接続点Ｎ３１の電圧ＶＮ３１はハイになる。トランジスタＭ３１ｃがオンするので、トランジスタＭ３１ｃによって容量Ｃ３１に蓄積された電荷は放電され、接続点Ｎ３２の電圧ＶＮ３２も接地電圧になる。つまり、パルス信号ＳＰがハイになると、容量Ｃ３１〜Ｃ３２は放電し、発振回路３の充放電動作が停止する。また、インバータＩＶ３６により、出力端子３３及び出力端子１２の電圧はローになり、クロック信号ＣＬＫもローになる。よって、クロック信号ＣＬＫはローに固定されるので、発振回路３は通常の発振動作を行わなくなる。なお、発振回路３の具体的な発振動作について、後述する。

この時、トランジスタＭ３７及びトランジスタＭ３３ａ〜Ｍ３３ｂがオンし、貫通電流が流れていて、その後、パルス信号ＳＰがローになって発振回路３に入力すると、つまり、パルス発生回路４によってパルスが発生しないと、トランジスタＭ３７がオフし、貫通電流が流れなくなり、トランジスタＭ３３ａ〜Ｍ３３ｂの定電流Ｉ３は容量Ｃ３２を充電できるようになる。よって、発振回路３は、周波数制御信号ＳＦに基づいた定電流回路２の定電流Ｉ２に基づいた発振回路３の定電流Ｉ３に基づき、周波数制御信号ＳＦに基づいた周波数で通常の発振動作を行うようになる。

次に、発振回路３の具体的な発振動作について説明する。

Ｃ３１＝Ｃ３２とし、定電流インバータＩＶ３２及び定電流インバータＩＶ３４の反転電圧をＶ３とすると、クロック信号ＣＬＫの周波数ｆは、
ｆ＝Ｉ３／（２×Ｃ３１×Ｖ３）・・・・・（５）
によって算出される。

定電流Ｉ２は、周波数制御信号ＳＦによって制御され、φＡの時に定電流Ｉ２ＡまたはφＢの時に定電流Ｉ２Ｂになる。定電流Ｉ３は、定電流Ｉ２によって制御され、φＡの時に定電流Ｉ３ＡまたはφＢの時に定電流Ｉ３Ｂになる。クロック信号ＣＬＫの周波数ｆは、定電流Ｉ３によって制御され、φＡの時に周波数ｆＡまたはφＢの時に周波数ｆＢになる。φＡの時の定電流Ｉ３を定電流Ｉ３Ａとし、φＢの時の定電流Ｉ３を定電流Ｉ３Ｂとし、φＡの時の定電流インバータＩＶ３２及び定電流インバータＩＶ３４の反転電圧をＶ３Ａとし、φＢの時の定電流インバータＩＶ３２及び定電流インバータＩＶ３４の反転電圧をＶ３Ｂとすると、周波数ｆＡ〜ｆＢは、
ｆＡ＝Ｉ３Ａ／（２×Ｃ３１×Ｖ３Ａ）・・・・・（６）
ｆＢ＝Ｉ３Ｂ／（２×Ｃ３１×Ｖ３Ｂ）・・・・・（７）
によって算出される。

ここで、トランジスタＭ２２及びトランジスタＭ３１ａ〜Ｍ３４ａのカレントミラー比が１：１：１：１：１であるとし、トランジスタＭ２２及びトランジスタＭ３１ａ〜Ｍ３４ａのチャネル長変調が十分小さいとすると、トランジスタＭ２２及びトランジスタＭ３１ａ〜Ｍ３４ａの電流が等しくなる。すると、
Ｉ３Ａ＝Ｉ２Ａ・・・・・（８）
Ｉ３Ｂ＝Ｉ２Ｂ・・・・・（９）
となる。また、トランジスタＭ２３とトランジスタＭ３２ｃとトランジスタＭ３４ｃとのドライブ能力が等しいとすると、定電流インバータＩＶ３２及び定電流インバータＩＶ３４の反転電圧Ｖ３は電圧ＶＮ２３に等しくなる。すると、
Ｖ３Ａ＝ＶＮ２３Ａ・・・・・（１０）
Ｖ３Ｂ＝ＶＮ２３Ｂ・・・・・（１１）
となる。

式（６）〜（７）に式（８）〜（１１）を代入すると、
ｆＡ＝Ｉ２Ａ／（２×Ｃ３１×ＶＮ２３Ａ）・・・・・（１２）
ｆＢ＝Ｉ２Ｂ／（２×Ｃ３１×ＶＮ２３Ｂ）・・・・・（１３）
となる。式（１２）〜（１３）に式（３）〜（４）を代入すると、
ｆＡ＝１／（２×Ｃ３１×ＲＡ）・・・・・（１４）
ｆＢ＝１／（２×Ｃ３１×ＲＢ）・・・・・（１５）
となる。すると、周波数ｆＡ〜ｆＢの比は、
ｆＢ／ｆＡ＝ＲＡ／ＲＢ・・・・・（１６）
となる。式（１６）に式（１）〜（２）を代入すると、
ｆＢ／ｆＡ＝１＋（Ｒ２１／Ｒ２２）・・・・・（１７）
となる。

このようにすると、図１〜２に示すように、１個の発振回路３が使用されるので、回路規模が大きくならない。

また、図５に示すように、周波数制御信号ＳＦが切り替わり、定電流Ｉ２〜Ｉ３がそれぞれ切り替わり、定電流Ｉ２〜Ｉ３にリンギングが発生すると、リンギングの発生期間に、パルス信号ＳＰがハイになって発振回路３に入力するようになり（パルス発生回路４によってパルスが発生するようになり）、そのパルス信号ＳＰによって発振回路３から出力されたクロック信号ＣＬＫがローに固定されて発振回路３は通常の発振動作を行わなくなるので、意図しない周波数のクロック信号が発生しなくなる。よって、半導体装置が誤動作しなくなる。

また、式（１７）から、周波数ｆＡ〜ｆＢの比は、抵抗Ｒ２１〜Ｒ２２の比で決まるので、温度及び工程ばらつきに依存せず、安定しやすくなる。よって、半導体装置が誤動作しなくなる。

なお、上記の説明では、容量Ｃ３１〜Ｃ３２は、パルス信号ＳＰで放電しているが、リングオシレータ構成によってはパルス信号ＳＰで充電されてもよい。

また、上記の説明では、周波数制御信号ＳＦがトランジスタＭ２５を制御し、定電流回路２が２種類の定電流を流し、可変周波数発振回路１が２種類のクロック信号ＣＬＫを発生しているが、周波数制御信号ＳＦが複数のトランジスタ（図示せず）を制御し、定電流回路２が３種類以上の定電流を流し、可変周波数発振回路１が３種類以上のクロック信号ＣＬＫを発生してもよい。

また、図９に示すように、入力端子１１と入力端子２１との間に遅延回路７が設けられてもよい。すると、例えば、パルス発生回路４のパルス信号ＳＰのタイミングが遅延しても、その分、定電流Ｉ２〜Ｉ３のそれぞれの切り替わりタイミングも遅延することができる。

また、上記の可変周波数発振回路１は、各回路の動作タイミングを制御するためのタイミング信号を発生するタイミング信号発生回路６と同時に使用されることがある。図８は、制御信号発生回路を示す図である。制御信号発生回路８０は、可変周波数発振回路１及びタイミング信号発生回路６を備えている。タイミング信号発生回路６の入力端子６１は可変周波数発振回路１の出力端子１２に接続され、第一出力端子は出力端子８１に接続され、第二出力端子は可変周波数発振回路１の入力端子１１に接続されている。可変周波数発振回路１は、意図しない周波数のクロック信号を含まないクロック信号ＣＬＫをタイミング信号発生回路６に出力する。よって、タイミング信号発生回路６は誤動作しない。クロック信号ＣＬＫに基づき、タイミング信号発生回路６は、各回路の動作タイミングを制御するためのタイミング信号を出力端子６３に出力する。そのタイミング信号は、制御信号として出力端子８１から各回路に出力される。また、タイミング信号発生回路６は、各回路の状況に基づいてクロック信号ＣＬＫの周波数を制御する制御信号を出力端子６２に出力する。その制御信号は、可変周波数発振回路１に入力する。

また、周波数制御信号ＳＦによってトランジスタＭ３７がオンし、トランジスタＭ３７及びトランジスタＭ３３ａ〜Ｍ３３ｂがオンし、貫通電流が流れるが、貫通電流を遮断するような他のトランジスタ（図示せず）が設けられ、その他のトランジスタがオフすることにより、トランジスタＭ３７及びトランジスタＭ３３ａ〜Ｍ３３ｂがオンしても、貫通電流が流れないようにしてもよい。

可変周波数発振回路の概略を示す図である。定電流回路及び発振回路を示す図である。定電流回路の定電流を示す図である。クロック信号を示す図である。クロック信号を示す図である。パルス発生回路を示す図である。パルス信号を示す図である。制御信号発生回路を示す図である。可変周波数発振回路の概略を示す図である。従来の可変周波数発振回路を示す図である。

符号の説明

１可変周波数発振回路１１、２１、３１、３２、４１入力端子
１２、２２、３３、４２出力端子２定電流回路
３発振回路４パルス発生回路
ＳＦ周波数制御信号ＳＢ定電流制御信号
ＳＰパルス信号ＣＬＫクロック信号
Ｉ２〜Ｉ３定電流

Claims

可変周波数発振回路において、
発振回路から出力されるクロック信号の周波数を制御するための周波数制御信号に基づき、第一定電流を流す定電流回路と、
前記周波数制御信号がローからハイに切り替わる時及びハイからローに切り替わる時、パルスを発生するパルス発生回路と、
前記第一定電流に基づき、第二定電流を流し、前記パルス発生回路によって前記パルスが発生すると、発振せず、前記パルス発生回路によって前記パルスが発生しないと、前記第二定電流に基づき、前記周波数制御信号に基づいた周波数で発振する前記発振回路と、
を備えていることを特徴とする可変周波数発振回路。
前記発振回路は、１個以上のインバータ及び１個以上の容量を有し、リングオシレータ構成の回路であることを特徴とする請求項１記載の可変周波数発振回路。
前記発振回路は、前記１個以上の容量の容量値、前記第二定電流の電流値、及び、前記容量の次段に接続された前記インバータにおける出力電圧が反転する時の入力電圧によって決まる周波数で発振することを特徴とする請求項２記載の可変周波数発振回路。
前記発振回路は、前記パルスが発生すると、前記１個以上の容量を放電させ、または、前記１個以上の容量を充電し、充放電動作を停止することを特徴とする請求項３記載の可変周波数発振回路。