JP2013225820A - 駆動装置 - Google Patents

駆動装置 Download PDF

Info

Publication number
JP2013225820A
JP2013225820A JP2012098152A JP2012098152A JP2013225820A JP 2013225820 A JP2013225820 A JP 2013225820A JP 2012098152 A JP2012098152 A JP 2012098152A JP 2012098152 A JP2012098152 A JP 2012098152A JP 2013225820 A JP2013225820 A JP 2013225820A
Authority
JP
Japan
Prior art keywords
circuit
voltage
drive
turn
output terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012098152A
Other languages
English (en)
Other versions
JP5447575B2 (ja
Inventor
Akitomo Yamanaka
章友 山仲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2012098152A priority Critical patent/JP5447575B2/ja
Priority to US14/385,526 priority patent/US9318973B2/en
Priority to PCT/JP2013/002436 priority patent/WO2013161201A1/ja
Publication of JP2013225820A publication Critical patent/JP2013225820A/ja
Application granted granted Critical
Publication of JP5447575B2 publication Critical patent/JP5447575B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0828Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents
    • H03K17/168Modifications for eliminating interference voltages or currents in composite switches
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/0003Details of control, feedback or regulation circuits
    • H02M1/0029Circuits or arrangements for limiting the slope of switching signals, e.g. slew rate
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/08Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/44Circuits or arrangements for compensating for electromagnetic interference in converters or inverters
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)
  • Inverter Devices (AREA)

Abstract

【課題】駆動電圧を出力する駆動回路と駆動回路を制御する制御回路とを有する駆動装置であって、より簡単な制御信号により適切なタイミングで駆動電圧を変化させる。
【解決手段】この駆動装置は、スイッチング素子に駆動電圧を印加する駆動回路と、駆動回路を制御する制御回路を備えている。駆動回路は、電圧源と、制御回路によりオンオフ制御されるスイッチと、駆動回路の内部抵抗を決める抵抗と、をそれぞれ1つずつ有する単位回路を複数有している。そして、所定の制御信号でオン状態となる単位回路が回路群を成している。
この回路群において、複数の単位回路それぞれの電圧源は互いに異なる電圧を出力し、複数の単位回路それぞれの抵抗は互いに異なる抵抗値を有している。また、各単位回路のスイッチは、同一の入力端子と電気的に接続され、各単位回路の抵抗の一端は、同一の出力端子と電気的に接続されている。
【選択図】図3

Description

本発明は、スイッチング素子に駆動電圧を印加する駆動装置に関する。
自動車などのモータを駆動することを目的に、例えば、絶縁ゲートバイポーラトランジスタ(IGBT)などの電圧駆動型のスイッチング素子が利用されている。このスイッチング素子には、スイッチング素子に駆動電圧を印加するための電圧源を有する駆動回路が接続されている。また、スイッチング素子のターンオンあるいはターンオフのタイミングを制御するため、スイッチング素子には、駆動回路を介して、制御回路が接続されている。
ところで、スイッチング素子のオンオフ切り替え時において、印加される駆動電圧にオーバーシュートやアンダーシュート、あるいは、リンギングなどのノイズが生じる。このノイズを低減するために、駆動回路の内部抵抗を大きくすると、スイッチング素子のオンオフ時のスイッチング速度が遅くなり、スイッチング損失を生じてしまう。
このノイズとスイッチング損失とのトレードオフを解消するため、特許文献1には、駆動電圧の変化率を変化させる機能を有する駆動回路を備えた駆動装置が提案されている。この駆動装置は、駆動電圧およびその変化率を、複数の検出回路により検出し、制御回路にフィードバックする。そして、制御回路は駆動回路に制御信号を送出して、駆動電圧およびその変化率を変化させる。
特開2009−273071号公報
特許文献1に提案された駆動装置では、上記したように、検出回路を介して駆動電圧およびその変化率を制御回路にフィードバックする機構が必要となり、回路構成が複雑になる。さらに、スイッチング素子に印加される駆動電圧は、例えば、10nsオーダーというごく短時間で変動させる場合(高速でスイッチング素子を駆動させ、スイッチング損失を低減させる場合)、フィードバック信号の遅延により、適切なタイミングで駆動電圧を変動させることが困難であった。また、制御回路は、複数の検出回路からフィードバック信号を受け取り、これを基に、駆動回路を構成する複数のスイッチング素子それぞれに、制御信号を送出しなければならなかった。換言すれば、制御回路は、複数の入力信号と複数の出力信号を、ごく短時間に、制御しなければならなかった。
本発明は、上記問題点に鑑みてなされたものであり、駆動電圧を出力する駆動回路と該駆動回路を制御する制御回路とを有する駆動装置であって、より簡単な制御信号により適切なタイミングで駆動電圧を変化させることを目的とする。
上記目的を達成するために、本発明は、請求項1に記載のように、
スイッチング素子(14)に駆動電圧を印加する駆動装置であって、
入力端子(20a)と出力端子(20b)とを有し、出力端子を介してスイッチング素子に駆動電圧を印加する駆動回路(20)と、
駆動回路を制御するHi信号とLo信号の2種類の制御信号を、駆動回路の入力端子に出力する制御回路(21)と、を備え、
駆動回路は、
電圧源(31,41,51,61)と、
制御信号によりオンオフ制御されるスイッチ(32,42,52,62)と、
電圧源と出力端子との間でスイッチと直列接続された抵抗(33,43,53,63)と、をそれぞれ1つずつ有する単位回路(70)を複数有し、
同一の制御信号によりオンする単位回路を複数含む回路群(71,72)を有し、
回路群において、
複数の単位回路それぞれの電圧源は、互いに異なる電圧を出力し、
複数の単位回路それぞれの抵抗は、互いに異なる抵抗値を有しており、
駆動回路において、
全ての単位回路のスイッチは、同一の入力端子と電気的に接続され、
全ての単位回路の抵抗の一端は、同一の出力端子と電気的に接続されていることを特徴としている。
これによれば、駆動回路は、1つの入力端子のみを介して制御回路と接続されている。すなわち、制御回路は、1つの入力端子から、Hi信号およびLo信号の2種類の制御信号のみを送出することにより、駆動回路におけるスイッチのオンオフを制御し、駆動装置に印加する駆動電圧およびその変化率を、所定のタイミングで変化させることができる。
具体的には、駆動装置に印加されている駆動電圧によって、スイッチがオンとなっている単位回路のうち、電圧源から出力端子に向かう電流が流れる単位回路が決定される。このため、入力端子と出力端子との間の合成抵抗が駆動電圧により決定される。駆動電圧の変化率は、駆動回路の合成抵抗の抵抗値と、スイッチング素子の寄生容量とにより規定される時定数によって決まる。これにより、駆動電圧の変化前後の電圧が決まれば、駆動電圧の変化に要する時間が決定される。すなわち、同一の制御信号でオン状態となる回路群において、各単位回路の電圧源の電圧と、抵抗の抵抗値を所定の値とすることにより、設計者は、駆動電圧が変化するタイミングを任意に決定することができる。
この構成において、制御回路は、特許文献1のように、検出回路からの信号を受けるための複数の入力端子を必要としない。また、制御回路は複数の出力端子を必要としない。これにより、制御回路のロジック構成を簡略化することができる。また、上記したように、駆動電圧の変化するタイミングは、駆動回路内の電圧源および抵抗により規定される。このため、検出回路を介して駆動電圧を制御回路にフィードバックする機構を省くことができる。換言すれば、フィードバックに要する時間、および、制御回路が駆動回路に制御信号を送出するのに要する時間を省くことができる。したがって、より簡単な制御信号により、駆動回路の制御遅延を生じさせることなく、駆動電圧を適切なタイミングで変化させることができる。
第1実施形態に係る駆動装置を備えたインバータ回路の構成を示す図である。 駆動装置の回路構成を示す図である。 駆動回路の具体的な構成を示す図である。 制御回路からの制御信号、駆動回路における各スイッチのオンオフの状態、駆動回路の合成抵抗、および、出力端子の電圧を時系列で示す図である。 第2実施形態に係る駆動装置において、駆動回路の具体的な構成を示す図である。 制御回路からの制御信号、駆動回路における各スイッチのオンオフの状態、駆動回路の合成抵抗、および、出力端子の電圧を時系列で示す図である。 第3実施形態に係る駆動装置において、駆動回路の具体的な構成を示す図である。 第4実施形態における、制御回路からの制御信号、駆動回路における各スイッチのオンオフの状態、駆動回路の合成抵抗、および、出力端子の電圧を時系列で示す図である。 第5実施形態に係る駆動装置において、駆動回路および保護回路の具体的な構成を示す図である。
以下、本発明の実施の形態を図面に基づいて説明する。なお、以下の各図相互において、互いに同一もしくは均等である部分に、同一符号を付与する。
(第1実施形態)
最初に、図1および図2を参照して、本実施形態に係る駆動装置の概略構成を説明する。
本実施形態に係る駆動装置は、例えば、図1に示すように、直流電圧を所定の周波数および電圧(交流電圧)に変換するインバータ回路100に用いられる。インバータ回路100は、直流電圧源10と、直流電圧を交流電圧に変換するインバータ部11と、コンデンサ12と、を有する。コンデンサ12は、インバータ部11と並列に接続され、インバータ部11を構成するスイッチング素子のスイッチング動作により生じる直流電圧の変動を抑制する。そして、インバータ部11により得られた交流電圧がモータ13に印加される。
本実施形態において、インバータ部11を構成するスイッチング素子は、例えば、絶縁ゲートバイポーラトランジスタ14(以下、IGBTと示す)とすることができる。IGBT14には還流用のダイオード15が並列接続されている。2つのIGBT14は直列接続され、その接続点(中間点)がモータ13と電気的に接続されている。本実施形態では、直列接続された2つのIGBT14を1組として、3組の直列接続されたIGBT14が並列接続され、それぞれの中間点がモータ13と接続されている。上記した6つのIGBT14のゲート電極は、駆動装置16に接続されている。駆動装置16は、本発明の特徴部分であり、所定のタイミングをもって、各IGBT14に駆動電圧を印加し、IGBT14のオンオフを制御する。
本実施形態において、駆動装置16は、図2に示すように、IGBT14に駆動電圧を供給する駆動回路20と、駆動回路20のオンオフを制御する制御回路21から成る。駆動回路20は、入力端子20aと出力端子20bを、それぞれ1つずつ有している。駆動回路20は本発明の特徴部分であり、具体的な構成を後に詳述する。また、制御回路21は、駆動回路20の入力端子20aに、後述するスイッチのオンオフを制御するためのHi信号およびLo信号を入力する。
次に、図3を参照して、駆動回路20の具体的な構成を説明する。
駆動回路20は、図3に示すように、最大電圧回路30と、ターンオン回路40と、ターンオフ回路50と、基準電圧回路60と、を有している。各回路は、電圧源31,41,51,61と、スイッチ32,42,52,62と、抵抗33,43,53,63とが直列接続された単位回路70を1つずつ有している。なお、本実施形態において、スイッチ32,42,52,62はMOSトランジスタであり、図2に示す制御回路21からの制御信号(図3中、Sigと示す)がゲート電極に入力されることによって電圧源31,41,51,61と出力端子(図3中、OUTと示す)とが電気的に接続される。スイッチ32,42,52,62は、制御信号によって電圧源31,41,51,61と出力端子とが電気的に接続されるものであればよく、例えば、バイポーラトランジスタ等の3端子以上を有する素子であればよい。
以下、本実施形態における各回路30,40,50,60の構成をそれぞれ説明する。
最大電圧回路30において、電圧源31は、他の電圧源41,51,61よりも高い最大電圧(図3中、Vmaxと示す)とされている。スイッチ32は、PMOSトランジスタであり、SigとしてLo信号が入力されることによりオン状態となる。抵抗33は、少なくとも、ターンオン回路40を構成する抵抗43よりも抵抗値(図3中、Raと示す)が大きくされている。本実施形態では,一例として、Raが、ターンオフ回路50を構成する抵抗53の抵抗値よりも大きくされている。
ターンオン回路40において、電圧源41は、最大電圧回路30の電圧源31よりも低い電圧(図3中、Vbと示す)とされている。スイッチ42は、最大電圧回路30と同様、PMOSトランジスタである。抵抗43は、最大電圧回路30の抵抗33の抵抗値Raよりも低い抵抗値(図3中、Rbと示す)とされている。また、このターンオン回路40は、出力端子20bから電圧源41への電流の逆流を阻止するダイオード44を有している。
ターンオフ回路50において、電圧源51は、最大電圧回路30の電圧源31よりも低い電圧(図3中、Vcと示す)とされている。スイッチ52は、NMOSトランジスタであり、SigとしてHi信号が入力されることによりオン状態となる。抵抗53は、後述する基準電圧回路60の抵抗63の抵抗値Rdよりも低い抵抗値(図3中、Rcと示す)とされている。また、このターンオフ回路50は、電圧源51から出力端子20bへの電流の逆流を阻止するダイオード54を有している。
基準電圧回路60において、電圧源61は、他の電圧源31,41,51よりも低い基準電圧とされている。本実施形態において、電圧源61はグランド電位(図3中、GNDと示す)とされている。スイッチ62は、ターンオフ回路50と同様、NMOSトランジスタである。抵抗63は、ターンオフ回路50の抵抗53の抵抗値Rcよりも高い抵抗値(図3中、Rdと示す)とされている。
なお、本実施形態において、同一の制御信号(Lo信号)によりオンする最大電圧回路30とターンオン回路40とが、特許請求の範囲に記載の、一つの回路群71を構成している。すなわち、この回路群71は、駆動電圧が上昇するターンオン期間にオン状態となる。一方、同一の制御信号(Hi信号)によりオンするターンオフ回路50と基準電圧回路60とが、別の回路群72を構成している。この回路群72は、駆動電圧が下降するターンオフ期間にオン状態となる。
上記したように、駆動回路20における電圧源31,41,51,61の電圧Vmax,Vb,Vc,GNDの大小関係は、Vmax>(Vb,Vc)>GNDとされている。また、抵抗33,43,53,63の抵抗値Ra,Rb,Rc,Rdの大小関係は、Ra>Rb、Rd>Rcとされている。なお、VbとVcの大小関係および、RbとRcおよびRaとRd、の大小関係は任意に設定することができ、限定されるものではない。
次に、図4を参照して、本実施形態における駆動回路20の動作および作用効果を説明する。なお、上記したように、VbとVcの大小関係および、RbとRcおよびRaとRd、の大小関係は限定されるものではないが、本実施形態においては、Vb>Vc、Rb>Rc、Ra>Rdとしている。
図4は、出力端子20b、ひいてはIGBT14に、駆動電圧を印加するタイミングチャートの一例である。この例では、出力端子20bに出力される駆動電圧が、グランド電位GNDの状態から最大電圧Vmaxに遷移するターンオン期間(t1〜t3)と、VmaxからGNDに遷移するターンオフ期間(t4〜t6)を有している。時刻t1でターンオンが開始され、時刻t2を経て時刻t3でターンオンが終了する。そして、時刻t3から時刻t4では出力端子20bに最大電圧Vmaxが出力される。そして、時刻t4でターンオフが開始され、時刻t5を経て時刻t6でターンオフが終了する。以下、時系列で駆動の様子を具体的に説明する。
ターンオンが開始する前(t1以前)、すなわち、初期電源投入時または時刻t6終了後に時刻t1に至るまでの間の初期状態において、入力端子20aには、制御信号SigとしてHi信号が入力されている。このため、スイッチ32,42はオフ状態であり、電圧源31,41と出力端子20bは電気的に分離されている。一方、スイッチ52,62はオン状態であり、電圧源51,61と出力端子20bは電気的に接続されている。すなわち、回路群71はオフ状態であり、回路群72はオン状態である。ただし、初期状態において、出力端子20bはGNDとされているため、ターンオフ回路50のダイオード54により、GNDより電圧の高い電圧源51から出力端子20bへの電流の流れは阻止されている。したがって、出力端子20bはGNDであり、駆動回路20の合成抵抗はRdと等しくなっている。
時刻t1において、SigがHi信号からLo信号に変化する。これにより、スイッチ32,42はオン状態となり、電圧源31,41と出力端子20bとが電気的に接続される。一方、スイッチ52,62はオフ状態となり、電圧源51,61と出力端子20bとが電気的に分離される。すなわち、回路群71がオン状態となり、回路群72がオフ状態となる。VmaxおよびVbはGNDよりも電圧が高いため、出力端子20bに出力される駆動電圧は、GNDから上昇を開始する。
時刻t1以降、駆動電圧は所定の変化率を以って上昇する。この変化率は、駆動回路20の内部抵抗の大きさにより決まり、抵抗値が大きいほど、経過時間に対する駆動電圧の変化は小さくなる。時刻t1から駆動電圧がVbに至る時刻t2までの期間では、最大電圧回路30およびターンオン回路40の両方の回路で、電圧源31,41から出力端子20bに向かって電流が流れる。すなわち、駆動回路20の合成抵抗は、Ra・Rb/(Ra+Rb)となる。したがって、時刻t1〜時刻t2においては、駆動電圧が、この合成抵抗に対応した変化率でGNDからVbに遷移する。
時刻t2において、駆動電圧がVbに達する。このため、ターンオン回路40において、電圧源41と出力端子20bとの間に電流が流れなくなる。
時刻t2以降、駆動電圧はVbからVmaxに至るまで上昇する。なお、時刻t2から駆動電圧がVmaxとなる時刻t3の間では、出力端子20bの電圧がVbより大きい。しかしながら、ダイオード44を有しているため、ターンオン回路40において、出力端子20bから電圧源41への電流の逆流は阻止される。すなわち、ターンオン回路40において、電圧源41と出力端子20bとの間に電流は流れず、駆動回路20の合成抵抗はRaに等しくなる。なお、本実施形態では、Ra>Rbであるため、時刻t2〜時刻t3における合成抵抗Raは、時刻t1〜時刻t2における合成抵抗Ra・Rb/(Ra+Rb)よりも大きい。すなわち、Ra>Ra・Rb/(Ra+Rb)である。したがって、時刻t2〜時刻t3における駆動電圧の変化率は、時刻t1〜時刻t2よりも小さくなる。換言すれば、時刻t2において、駆動回路20の合成抵抗が自動的に切り替わり、駆動電圧の変化率を自動的に変化させることができる。この時刻t2は、抵抗33,43の抵抗値Ra,Rbと、電圧源31,41の電圧Vmax,Vbと、で決まる。そして、これらの抵抗値と電圧は、設計者が任意に設定することができる。本実施形態においては、駆動電圧を切り替えるための制御信号を必要としない。すなわち、より簡単な制御信号により、駆動電圧の変化率を、任意の時刻(本実施形態では時刻t2)を以って変化させることができる。
ターンオンが終了する時刻t3とターンオフが開始される時刻t4の間は、IGBT14のゲート電極にVmaxなる電圧が印加される期間である。Vmaxを、例えば、15V程度とすることにより、飽和電圧(ON抵抗)を抑えつつ、IGBTをオン状態とすることができる。
時刻t4において、SigがLo信号からHi信号に変化する。これにより、スイッチ32,42はオフ状態となり、電圧源31,41と出力端子20bとが電気的に分離される。一方、スイッチ52,62はオン状態となり、電圧源51,61と出力端子20bとが電気的に接続される。すなわち、回路群71がオフ状態となり、回路群72がオン状態となる。GNDおよびVcはVmaxよりも電圧が低いため、出力端子20bに出力される駆動電圧は、Vmaxから下降を開始する。
時刻t4から駆動電圧がVcに至る時刻t5の期間では、ターンオフ回路50および基準電圧回路60の両方の回路で、出力端子20bから電圧源51,61に向かって電流が流れる。すなわち、駆動回路20の合成抵抗は、Rc・Rd/(Rc+Rd)となる。したがって、時刻t4〜時刻t5においては、駆動電圧が、この合成抵抗に対応した変化率でVmaxからVcに遷移する。
時刻t5において、駆動電圧がVcに達する。このため、ターンオフ回路50において、電圧源51と出力端子20bとの間に電流が流れなくなる。
時刻t5以降、駆動電圧はVcからGNDに至るまで下降する。なお、時刻t5から駆動電圧がGNDとなる時刻t6の間では、出力端子20bの電圧がVcより小さい。しかしながら、ダイオード54を有しているため、ターンオフ回路50において、電圧源51から出力端子20bへの電流の逆流は阻止される。すなわち、ターンオフ回路50において、電圧源51と出力端子20bとの間に電流は流れず、駆動回路20の合成抵抗はRdに等しくなる。なお、本実施形態では、Rd>Rcであるため、時刻t5〜時刻t6における合成抵抗Rdは、時刻t4〜時刻t5における合成抵抗Rc・Rd/(Rc+Rd)よりも大きい。すなわち、Rd>Rc・Rd/(Rc+Rd)である。したがって、時刻t5〜時刻t6における駆動電圧の変化率は、時刻t4〜時刻t5よりも小さくなる。換言すれば、時刻t5において、駆動回路20の合成抵抗が自動的に切り替わり、駆動電圧の変化率を自動的に変化させることができる。この時刻t5は、抵抗53,63の抵抗値Rc,Rdと、電圧源51,61の電圧Vc,GNDと、で決まる。そして、これらの抵抗値と電圧は、設計者が任意に設定することができる。本実施形態においては、駆動電圧を切り替えるための制御信号を必要としない。すなわち、より簡単な制御信号により、駆動電圧の変化率を、任意の時刻(本実施形態では時刻t5)を以って変化させることができる。
なお、本実施形態において、VbおよびVcは、IGBT14の閾値以上の電圧に設定されればよく、例えば、5V〜10V程度とすることができる。
(第2実施形態)
第1実施形態では、駆動回路20として、ターンオン回路40およびターンオフ回路50の両方を有する例を示した。しかしながら、ターンオン回路40とターンオフ回路50のいずれか一方を有する構成としてもよい。本実施形態では、例えば、図5に示すように、駆動回路20が、最大電圧回路30、ターンオン回路40、基準電圧回路60により構成される例を示す。
本実施形態における駆動回路20の構成は、第1実施形態に対して、ターンオフ回路50を除いた構成であるため、詳細の記載を省略する。なお、本実施形態に係る駆動回路20における電圧源31,41,61の電圧Vmax,Vb,GNDの大小関係は、Vmax>Vb>GNDとされている。また、抵抗33,43の抵抗値Ra,Rbの大小関係は、Ra>Rbとされている。なお、RaとRd、および、RbとRdの大小関係は任意に設定することができ、限定されるものではない。
本実施形態における駆動回路20の動作および作用効果を、図6を参照して説明する。図6は、出力端子20b、ひいてはIGBT14に、駆動電圧を印加するタイミングチャートの一例である。第1実施形態と同様に、出力端子20bに出力される駆動電圧が、グランド電位GNDの状態から最大電圧Vmaxに遷移するターンオン期間(t1〜t3)と、VmaxからGNDに遷移するターンオフ期間(t4以降)を有している。
ターンオン期間については、第1実施形態と同一の動作であるため、説明を省略する。ターンオフ動作は、ターンオン期間を経て、駆動電圧がVmaxとなった状態から、時刻t4において開始される。すなわち、時刻t4において、SigがLo信号からHi信号に変化する。これにより、スイッチ32,42はオフ状態となり、電圧源31,41と出力端子20bとが電気的に分離される。すなわち、回路群71がオフ状態となる。一方、基準電圧回路60におけるスイッチ62はオン状態となり、電圧源61(GND)と出力端子20bとが電気的に接続される。GNDはVmaxよりも電圧が低いため、出力端子20bに出力される駆動電圧は、Vmaxから下降を開始する。時刻t4以降は、電圧源31,41と出力端子20bとが電気的に分離されているため、駆動回路20の合成抵抗はRdに等しくなる。したがって、駆動電圧は抵抗値Rdに対応した変化率で下降する。換言すれば、第1実施形態において、駆動電圧がVcに至った後(時刻t5以降)の変化率と同一の変化率で下降する。なお、図6には、本実施形態におけるターンオフ期間の駆動電圧の変化とともに、一点鎖線により第1実施形態における駆動電圧の変化を示した。
本実施形態に係る駆動回路20は、ターンオン期間において、駆動電圧の変化率を所望のタイミングで変化させたい駆動装置に有効である。換言すれば、ターンオフ期間において、駆動電圧の変化率に注目する必要のない駆動装置に採用することができる。これにより、ターンオン動作において、第1実施形態に記載の作用効果と同一の効果を奏することができるとともに、第1実施形態の構成に対して、駆動回路20の構成を簡略化することができる。
(第3実施形態)
第2実施形態では、第1実施形態に対して、ターンオフ回路50を除いた駆動回路20の例を示した。これに対して、本実施形態では、第1実施形態に対して、ターンオン回路40を除いた駆動回路20の例を示す。
本実施形態における駆動回路20の構成は、図7に示すように、第1実施形態に対して、ターンオン回路40を除いた構成であるため、詳細の記載を省略する。なお、本実施形態に係る駆動回路20における電圧源31,51,61の電圧Vmax,Vc,GNDの大小関係は、Vmax>Vc>GNDとされている。また、抵抗33,53,63の抵抗値Rc,Rdの大小関係はRd>Rcとされている。なお、RaとRc、および、RaとRdの大小関係は任意に設定することができ、限定されるものではない。
本実施形態における駆動回路20の動作および作用効果を説明する。タイミングチャートの図示は省略するが、上記した各実施形態と同様に、出力端子20bに出力される駆動電圧が、グランド電位GNDの状態から最大電圧Vmaxに遷移するターンオン期間と、ターンオン期間後、VmaxからGNDに遷移するターンオフ期間を有するような動作を説明する。なお、ターンオフ期間については、上記した各実施形態と同一の動作であるため、説明を省略する。
ターンオン期間が開始される時刻において、SigがHi信号からLo信号に変化する。これにより、スイッチ32はオン状態となり、電圧源31と出力端子20bとが電気的に接続される。一方、スイッチ52,62はオフ状態となり、電圧源51,61と出力端子20bとが電気的に分離される。すなわち、回路群72はオフ状態となる。VmaxはGNDよりも電圧が高いため、出力端子20bに出力される駆動電圧は、GNDから上昇を開始する。電圧源51,61と出力端子20bとが電気的に分離されているため、駆動回路20の内部抵抗はRaに等しくなる。したがって、駆動電圧は抵抗値Raに対応した変化率で上昇する。換言すれば、第1実施形態において、駆動電圧がVbに至った後(時刻t2以降)の変化率と同一の変化率で上昇する。
本実施形態に係る駆動回路20は、ターンオフ期間において、駆動電圧の変化率を所望のタイミングで変化させたい駆動装置に有効である。換言すれば、ターンオン期間において、駆動電圧の変化率に注目する必要のない駆動装置に採用することができる。これにより、ターンオフ動作において、第1実施形態に記載の作用効果と同一の効果を奏することができるとともに、第1実施形態の構成に対して、駆動回路20の構成を簡略化することができる。
(第4実施形態)
上記した各実施形態では、出力端子20bに接続されるスイッチング素子(例えば、本実施形態ではIGBT14)の寄生容量であるミラー容量が駆動電圧に与える影響を無視して説明してきた。本実施形態では、スイッチングスピードを必要とする高周波数の駆動装置について、ミラー容量の影響を考慮した場合の例を示す。すなわち、基準電圧(例えばグランド電位GND)と最大電圧(Vmax)との間の遷移時間がごく短時間、例えば10nsオーダーであるような駆動装置について説明する。
このような駆動装置においては、図8に示すように、ターンオン期間およびターンオフ期間において、出力端子20bに出力される駆動電圧が、GNDとVmaxの間の電圧(図8中、VMと示す)で一定となるミラー期間80を有する。ターンオン期間において、IGBT14のゲート電極に駆動電圧が印加され、ゲート−コレクタ間容量に電荷が蓄積される期間は、ゲート電極の電位、すなわち駆動電圧は変化しない。また、ターンオフ期間において、ゲート−コレクタ間容量に蓄積された電荷が放電される期間は、ゲート電極の電位は変化しない。これがミラー期間80に相当し、このミラー期間における駆動電圧VMをミラー電圧と称する。
本実施形態では、第1実施形態と同一の構成において、ターンオン回路40の電圧源41の電圧Vbをミラー電圧VMよりも小さく設定している。また、ターンオフ回路50の電圧源51の電圧VcをVMよりも大きく設定している。すなわち、Vb<VM<Vcとなっている。このため、ターンオン期間においては、駆動電圧がVMに至る前の、駆動電圧がVbとなった時点(図8における時刻t2)で駆動回路20の合成抵抗を、電圧がVbに至る前よりも大きくさせ、駆動電圧の変化率を小さくさせておくことができる。これにより、ミラー期間に至った瞬間の駆動電圧のオーバーシュートおよびリンギングを抑制することができる。一方、ターンオフ期間においては、駆動電圧がVMに至る前の、駆動電圧がVcとなった時点(図8における時刻t5)で駆動回路20の合成抵抗を、電圧がVcに至る前よりも大きくさせ、駆動電圧の変化率を小さくさせておくことができる。これにより、ミラー期間に至った瞬間の駆動電圧のアンダーシュートおよびリンギングを抑制することができる。すなわち、出力端子20bに出力される駆動電圧のノイズを低減することができる。
なお、本実施形態では、Vb<VM<Vcとなっているが、この例に限定されるわけではない。ターンオン期間およびターンオフ期間において、ミラー電圧VMに至った後に駆動電圧の変化率を小さくさせたい場合には、Vc<VM<Vbの関係を満たす回路構成としてもよい。
(第5実施形態)
本実施形態では、図9に示すように、出力端子20bに接続されるスイッチング素子(例えば、IGBT14)に過電流が流れることを防止するための保護回路90を有する構成例を示す。本実施形態では、第2実施形態のような最大電圧回路30、ターンオン回路40、および、基準電圧回路60を有する駆動回路20において、最大電圧回路30の電圧源31とスイッチ32の間に、駆動回路20への最大電圧Vmaxの供給の有無を制御する制御スイッチ91が設けられている。この制御スイッチ91は、例えば、MOSトランジスタであり、ゲートに入力される信号によってオンオフする。そして、IGBT14の電流検出端子14sが、保護回路90を介して、制御スイッチ91のゲートと接続されている。保護回路90は、電流検出端子14sから出力される電流によって、制御スイッチ91のゲートに対してオンまたはオフするための信号を送出する。
本実施形態では、例えば、以下に記載するような保護回路90を採用することができる。すなわち、保護回路90は、図9に示すように、第1内部抵抗92と、第2内部抵抗93と、オペアンプ94と、リファレンス電源95とを有している。第1内部抵抗92と第2内部抵抗93は、IGBT14の電流検出端子14sとグランド電位との間で直列に接続され、第1内部抵抗92と第2内部抵抗93の中間点がオペアンプ94の一方の入力端子に接続されている。また、オペアンプ94の他方の入力端子にはリファレンス電源95が接続されている。オペアンプ94は、電流検出端子14sから保護回路90に流れる電流による第1内部抵抗92の電圧降下量と、リファレンス電源95の電位を比較する。そして、本実施形態においては、電圧降下量がリファレンス電源95の電位を超えた場合に、制御スイッチ91をオフする信号を送出する。
このような構成とすることにより、IGBT14に異常な電流が流れた場合、駆動回路20中で最大の電圧を出力する電圧源31からIGBT14への電圧の供給を遮断することができる。このような保護回路90は、特に、駆動電圧を低い電圧から高い電圧に遷移させるターンオン動作を行う場合に有効である。
なお、本実施形態では、第2実施形態に示した回路構成に保護回路90を付加した構成を例に示したが、これに限定されるものではない。すなわち、上記した各実施形態に示した回路構成に対して保護回路90を付加することができることは言うまでもない。
(その他の実施形態)
以上、本発明の好ましい実施形態について説明したが、本発明は上述した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
上記した各実施形態では、最大電圧回路30とターンオン回路40のスイッチ32,42がPMOSトランジスタとされ、ターンオフ回路50と基準電圧回路60のスイッチ52,62がNMOSトランジスタとされた例を示した。しかしながら、これらスイッチの種類(極性)は、制御回路から入力端子20aに入力される制御信号Sigの種類により適切に選択されるべきである。上記した各実施形態では、SigがHi信号からLo信号に変化する場合にターンオン動作となる構成を示したが、SigがLo信号からHi信号に変化する場合にターンオン動作となる構成とするならば、スイッチ32,42をNMOSトランジスタとし、スイッチ52,62をPMOSトランジスタとすべきである。
また、上記した各実施形態では、駆動回路20におけるスイッチ32,42,52,62、および制御スイッチ91として、MOSトランジスタを用いる例を示した。しかしながら、これらのスイッチは、制御回路21からの制御信号や、保護回路90からの信号によってオンオフされるものであればよく、3端子以上を有し、電流の流れをオンオフ可能な素子であればよい。ただし、これらのスイッチをMOSトランジスタやバイポーラトランジスタとして構成すれば、IGBT等の半導体素子と同一プロセスを用いて製造することができる。
また、上記した各実施形態では、ターンオン回路40およびターンオフ回路50を構成する単位回路70がそれぞれ1つである構成を示した。しかしながら、ターンオン回路40およびターンオフ回路50は、電圧が互いに異なる電圧源と、抵抗値が互いに異なる抵抗とで構成された複数の単位回路70を有していてもよい。このような構成では、ターンオン期間およびターンオフ期間において、駆動電圧の変化率を2回以上切り替えることができる。すなわち、駆動電圧の変化率が切り替わるタイミングを、より詳細に設定することができる。なお、第1実施形態に示したように、ターンオン回路40およびターンオフ回路50を構成する単位回路70がそれぞれ1つである構成とすることにより、フィードバック機構を設けることなく、駆動電圧の変化率の切り替えを可能としつつ、駆動装置の回路構成を簡素化することができる。
また、第5実施形態において、保護回路90を有する駆動装置の例を示したが、保護回路90は第5実施形態に記載した構成に限定されるものではない。スイッチング素子(IGBT14)の電流を検出して、ある閾電流を以って電圧源31からスイッチング素子への電源供給を遮断するような回路であればよい。
16・・・駆動装置
20・・・駆動回路
20a・・・入力端子
20b・・・出力端子
30・・・最大電圧回路
40・・・ターンオン回路
50・・・ターンオフ回路
60・・・基準電圧回路
70・・・単位回路
31,41,51,61・・・電圧源
32,42,52,62・・・スイッチ
33,43,53,63・・・抵抗

Claims (6)

  1. スイッチング素子(14)に駆動電圧を印加する駆動装置であって、
    入力端子(20a)と出力端子(20b)とを有し、前記出力端子を介して前記スイッチング素子に前記駆動電圧を印加する駆動回路(20)と、
    前記駆動回路を制御するHi信号とLo信号の2種類の制御信号を、前記駆動回路の前記入力端子に出力する制御回路(21)と、を備え、
    前記駆動回路は、
    電圧源(31,41,51,61)と、
    前記制御信号によりオンオフ制御されるスイッチ(32,42,52,62)と、
    前記電圧源と前記出力端子との間で前記スイッチと直列接続された抵抗(33,43,53,63)と、をそれぞれ1つずつ有する単位回路(70)を複数有し、
    同一の前記制御信号によりオンする前記単位回路を複数含む回路群(71,72)を有し、
    前記回路群において、
    複数の前記単位回路それぞれの前記電圧源は、互いに異なる電圧を出力し、
    複数の前記単位回路それぞれの前記抵抗は、互いに異なる抵抗値を有しており、
    前記駆動回路において、
    全ての前記単位回路の前記スイッチは、同一の前記入力端子と電気的に接続され、
    全ての前記単位回路の前記抵抗の一端は、同一の前記出力端子と電気的に接続されていることを特徴とする駆動装置。
  2. 前記駆動回路は、
    1つの前記単位回路を有し、前記駆動電圧として最大電圧を前記スイッチング素子に出力する最大電圧回路(30)と、
    1つの前記単位回路を有し、前記駆動電圧として、前記電圧源のうち、最も低い基準電圧を前記スイッチング素子に出力する基準電圧回路(60)と、
    前記電圧源の電圧が、前記最大電圧と前記基準電圧の間とされた前記単位回路を少なくとも1つ有し、前記最大電圧回路とともに前記回路群を構成するターンオン回路(40)、および前記基準電圧回路とともに前記回路群を構成するターンオフ回路(50)の少なくとも一方と、を有しており、
    前記ターンオン回路において、
    前記抵抗(43)の抵抗値が、前記最大電圧回路における前記抵抗(33)の抵抗値よりも小さくされ、
    前記抵抗と前記出力端子との間に、前記出力端子から前記抵抗への電流の逆流を阻止するダイオード(44)を有し、
    前記ターンオフ回路において、
    前記抵抗(53)の抵抗値が、前記基準電圧回路における前記抵抗(63)の抵抗値よりも小さくされ、
    前記抵抗と前記出力端子との間に、前記抵抗から前記出力端子への電流の逆流を阻止するダイオード(54)を有する
    ことを特徴とする請求項1に記載の駆動装置。
  3. 前記ターンオン回路および前記ターンオフ回路において、それぞれ、前記単位回路が1つであることを特徴とする請求項2に記載の駆動装置。
  4. 少なくとも前記ターンオン回路を有する請求項2または請求項3に記載の駆動装置であって、
    前記スイッチング素子に流れる電流が所定の電流値を超えることにより、前記最大電圧を供給する前記電圧源(31)を、前記スイッチング素子から電気的に分離する保護回路(90)を有することを特徴とする駆動装置。
  5. 前記スイッチは、MOSトランジスタであることを特徴とする請求項1〜4のいずれか1項に記載の駆動装置。
  6. 前記スイッチング素子は、パワー半導体素子であることを特徴とする請求項1〜5に記載の駆動装置。
JP2012098152A 2012-04-23 2012-04-23 駆動装置 Expired - Fee Related JP5447575B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012098152A JP5447575B2 (ja) 2012-04-23 2012-04-23 駆動装置
US14/385,526 US9318973B2 (en) 2012-04-23 2013-04-10 Driving device
PCT/JP2013/002436 WO2013161201A1 (ja) 2012-04-23 2013-04-10 駆動装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012098152A JP5447575B2 (ja) 2012-04-23 2012-04-23 駆動装置

Publications (2)

Publication Number Publication Date
JP2013225820A true JP2013225820A (ja) 2013-10-31
JP5447575B2 JP5447575B2 (ja) 2014-03-19

Family

ID=49482554

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012098152A Expired - Fee Related JP5447575B2 (ja) 2012-04-23 2012-04-23 駆動装置

Country Status (3)

Country Link
US (1) US9318973B2 (ja)
JP (1) JP5447575B2 (ja)
WO (1) WO2013161201A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110649917A (zh) * 2018-06-27 2020-01-03 株式会社电装 开关元件驱动装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110149110B (zh) * 2018-02-11 2020-08-25 陶顺祝 一种电子开关串联结构的驱动电路
EP3840202A1 (en) * 2019-12-20 2021-06-23 Panasonic Intellectual Property Management Co., Ltd. Method, system and apparatus for discharging dc link capacitors in power-distribution-units
JP6921263B1 (ja) * 2020-03-31 2021-08-18 三菱電機株式会社 電力変換回路

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0583100A (ja) 1991-09-20 1993-04-02 Nippon Telegr & Teleph Corp <Ntt> Mosfetの駆動回路
JP4004151B2 (ja) 1998-09-30 2007-11-07 日本テキサス・インスツルメンツ株式会社 出力回路
JP2000232347A (ja) * 1999-02-08 2000-08-22 Toshiba Corp ゲート回路及びゲート回路制御方法
JP4023336B2 (ja) 2003-02-20 2007-12-19 株式会社日立製作所 半導体装置の駆動方法および装置
US6771097B1 (en) * 2003-04-22 2004-08-03 Broadcom Corporation Series terminated CMOS output driver with impedance calibration
JP4323266B2 (ja) * 2003-09-09 2009-09-02 三菱電機株式会社 半導体駆動回路
US6943588B1 (en) * 2003-09-24 2005-09-13 Altera Corporation Dynamically-adjustable differential output drivers
JP5065986B2 (ja) 2008-05-12 2012-11-07 日立オートモティブシステムズ株式会社 半導体装置の駆動装置及びその駆動方法
JP2011010441A (ja) 2009-06-25 2011-01-13 Denso Corp パワースイッチング素子の駆動装置
JP2011018958A (ja) 2009-07-07 2011-01-27 Panasonic Corp スイッチング素子制御装置およびモータ駆動装置
JP5544873B2 (ja) 2009-12-25 2014-07-09 株式会社デンソー スイッチング素子の駆動装置
JP5197658B2 (ja) * 2010-03-10 2013-05-15 株式会社東芝 駆動回路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110649917A (zh) * 2018-06-27 2020-01-03 株式会社电装 开关元件驱动装置
JP2020005098A (ja) * 2018-06-27 2020-01-09 株式会社デンソー スイッチング素子駆動装置
JP7210912B2 (ja) 2018-06-27 2023-01-24 株式会社デンソー スイッチング素子駆動装置
CN110649917B (zh) * 2018-06-27 2024-01-02 株式会社电装 开关元件驱动装置

Also Published As

Publication number Publication date
JP5447575B2 (ja) 2014-03-19
US9318973B2 (en) 2016-04-19
US20150049531A1 (en) 2015-02-19
WO2013161201A1 (ja) 2013-10-31

Similar Documents

Publication Publication Date Title
US9722610B2 (en) Semiconductor device and high side circuit drive method
JP4113436B2 (ja) ゲートドライブ装置
EP2015453B1 (en) Drive circuit for voltage driven switching element
US8933714B2 (en) Level shift circuit using parasitic resistor in semiconductor substrate
JP2006229454A (ja) ゲート駆動回路
US9923557B2 (en) Switching circuit and power conversion circuit
JP2017070051A (ja) 負荷駆動装置
JP4161737B2 (ja) 半導体装置の駆動方法および装置
JP5447575B2 (ja) 駆動装置
JP4991446B2 (ja) 電力変換装置
JP6104391B2 (ja) バッファ回路
JP2017524300A (ja) ハイサイドスイッチング素子のスルーレートを制御するための回路
JP2017079534A (ja) ゲート制御回路
JP2008193717A (ja) 半導体装置の駆動方法および装置
JP2002208849A (ja) 誘導性負荷駆動回路
JP2015204661A (ja) 半導体素子駆動回路
JP2006340579A (ja) 絶縁ゲート型半導体素子のゲート回路
US10931278B2 (en) Driving circuit of switching transistor
JP5133648B2 (ja) 電圧制御形スイッチングデバイスのゲート駆動装置
JP2018207276A (ja) ゲート駆動回路
US10734995B1 (en) Output circuit
JP2013532466A (ja) 電力用mosトランジスタを駆動するための方法及び装置
JP5354044B2 (ja) 電圧駆動型素子を駆動するための駆動回路
JP2023063081A (ja) スイッチング回路、dc/dcコンバータおよびその制御回路
JP2004048959A (ja) 電圧駆動型素子のゲート駆動回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131216

R151 Written notification of patent or utility model registration

Ref document number: 5447575

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees