JP6921263B1

JP6921263B1 - 電力変換回路

Info

Publication number: JP6921263B1
Application number: JP2020061896A
Authority: JP
Inventors: 伸一木ノ内
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2020-03-31
Filing date: 2020-03-31
Publication date: 2021-08-18
Anticipated expiration: 2040-03-31
Also published as: JP2021164215A

Abstract

【課題】ノイズの低減を正確に行う電力変換回路を提供することを目的とする。【解決手段】ゲート電圧により駆動される半導体トランジスタ２ａと、半導体トランジスタ２ａのターンオフ時のゲート電圧から検出したゲートミラー電圧の値に基づいてスイッチング速度を予め定められた速度よりも遅くする信号を送信するスイッチング速度制御回路４ａと、スイッチング速度制御回路４ａからスイッチング速度を予め定められた速度よりも遅くする信号を受信したときに半導体トランジスタ２ａのターンオンのスイッチング速度を予め定められた速度よりも遅くするゲートドライバー３ａとを備える。【選択図】図１

Description

本願は、電力変換回路に関するものである。

電力変換回路においてノイズを低減するために、例えば、ターンオン動作終了後に電力変換回路の半導体トランジスタＩＧＢＴに流れる電流を検出し、電流値が設定値以下になったときにゲート抵抗を増大させてターンオン時の電圧変化率を小さくし、ノイズを低減している。この方法によれば、電流が小さいときにスイッチング速度を遅くしているため、損失を大きく増大させることなくノイズを低減できる（例えば、特許文献１参照）。

特開平１１−６９７７９号公報

従来の電力変換回路では、電力変換回路に流れる電流を検出して、電流値が設定値以下になったときにターンオン時の電圧変化率を小さくしている。しかし、電力変換回路に流れる電流の検出は検出遅れと検出精度に問題があり、特に電流がゼロに近いときは信号に対する検出誤差の比率が大きくなることにより電流値が設定値以下になったことの検出が困難になり、ノイズの低減を正確にできないという課題があった。

本願は、上述の課題を解決するためになされたもので、ノイズの低減を正確に行う電力変換回路を提供することを目的とする。

本願に開示される電力変換回路は、ゲート電圧により駆動される半導体トランジスタと、半導体トランジスタのターンオフ時のゲート電圧から検出したゲートミラー電圧の値に基づいてスイッチング速度を予め定められた速度よりも遅くする信号を送信するスイッチング速度制御回路と、半導体トランジスタを駆動するとともにスイッチング速度制御回路からスイッチング速度を予め定められた速度よりも遅くする信号を受信したときに半導体トランジスタのターンオンのスイッチング速度を予め定められた速度よりも遅くするゲートドライバーとを備え、スイッチング速度制御回路はゲートミラー電圧が半導体トランジスタのしきい値電圧と等しいときにスイッチング速度を予め定められた速度よりも遅くする信号を送信することを特徴とする。

本願に開示される電力変換装置は、半導体トランジスタのターンオフ時のゲート電圧から検出したゲートミラー電圧の値に基づいてスイッチング速度を予め定められた速度よりも遅くする信号を送信するスイッチング速度制御回路と、スイッチング速度制御回路からスイッチング速度を予め定められた速度よりも遅くする信号を受信したときに半導体トランジスタのターンオンのスイッチング速度を予め定められた速度よりも遅くするゲートドライバーとを備え、スイッチング速度制御回路はゲートミラー電圧が半導体トランジスタのしきい値電圧と等しいときにスイッチング速度を予め定められた速度よりも遅くする信号を送信するので、ノイズが増大するゼロ負荷電流の近傍期間を高精度に検出でき、電力変換回路のノイズの低減を正確に行うことができる。

実施の形態１による電力変換回路の構成を示す図である。実施の形態１による電力変換回路における半導体ＭＯＳトランジスタのゲートミラー電圧を示す図である。実施の形態１による電力変換回路における半導体ＭＯＳトランジスタのゲートミラー電圧を示す図である。実施の形態１による電力変換回路における半導体ＭＯＳトランジスタの伝達特性を示す図である。実施の形態１による電力変換回路における半導体ＭＯＳトランジスタの伝達特性を示す図である。実施の形態１による電力変換回路における半導体ＭＯＳトランジスタのターンオフ時の波形を示す図である。実施の形態１による電力変換回路における半導体ＭＯＳトランジスタの等価回路を示す図である。実施の形態１による電力変換回路における半導体ＭＯＳトランジスタの電流と電圧の変化の様子を示す図である。実施の形態１による電力変換回路における半導体ＭＯＳトランジスタのターンオフ時の波形を示す図である。実施の形態１による電力変換回路における半導体ＭＯＳトランジスタの電流と電圧の変化の様子を示す図である。実施の形態１による電力変換回路におけるゲートミラー電圧を検出する方法を説明するための図である。実施の形態１による電力変換回路におけるスイッチング速度制御回路の動作を説明するための図である。

以下、本願を実施するための実施の形態に係る電力変換回路について、図面を参照して詳細に説明する。なお、各図において同一符号は同一もしくは相当部分を示している。

実施の形態１．
図１は、実施の形態１による電力変換回路の構成を示す図である。実施の形態１による電力変換回路１はハーフブリッジ回路であり、上アームに、半導体トランジスタである半導体ＭＯＳトランジスタ２ａと、半導体ＭＯＳトランジスタ２ａを駆動しかつスイッチング速度制御回路４ａからの信号をもとに半導体ＭＯＳトランジスタ２ａのターンオンのスイッチング速度を予め定められた速度よりも遅くするゲートドライバー３ａと、半導体ＭＯＳトランジスタ２ａのターンオフ時のゲート電圧に基づいてゲートドライバー３ａにスイッチング速度を予め定められた速度よりも遅くする信号を送信するスイッチング速度制御回路４ａとを備えている。下アームには、上アームと同様の、半導体ＭＯＳトランジスタ２ｂ、ゲートドライバー３ｂおよびスイッチング速度制御回路４ｂを備えている。電力出力部には誘導性負荷５が接続されており、電力入力部には直流電源６および平滑コンデンサ７が接続されている。

実施の形態１による電力変換回路１では、半導体ＭＯＳトランジスタ２ａ、２ｂのターンオフ時のゲート電圧を検出して、その値に基づいて半導体ＭＯＳトランジスタ２ａ、２ｂのターンオンのスイッチング速度を予め定められた速度よりも遅くする。以下に、その様子を説明する。

図２および図３は、半導体ＭＯＳトランジスタ２ａ、２ｂのゲートミラー電圧の様子を示す図である。図２の下段の図は、半導体ＭＯＳトランジスタ２ａのドレインからソースに向かって流れる電流を正として、誘導性負荷５への出力電流を示したものであり、横軸は時間を示している。図２の上段の図は、下段の図のＡからＤの各代表点における半導体ＭＯＳトランジスタ２ａのターンオフ時のゲート電圧であるゲート−ソース間電圧ＶＧＳを示しており、ＶＧＡはゲート−ソース間へ印加する最大電圧である。図３の下段の図は、半導体ＭＯＳトランジスタ２ｂのドレインからソースに向かって流れる電流を正として、誘導性負荷５への出力電流を示したものであり、横軸は時間を示している。図３の上段の図は、下段の図のＦからＩの各代表点における半導体ＭＯＳトランジスタ２ｂのターンオフ時のゲート電圧であるゲート−ソース間電圧ＶＧＳを示しており、ＶＧＡはゲート−ソース間へ印加する最大電圧である。図２および図３では、それぞれの下段に示された誘導性負荷５への出力電流が正弦波として出力されている。半導体ＭＯＳトランジスタ２ａおよび半導体ＭＯＳトランジスタ２ｂのゲート電圧を例えばＰＷＭ制御することにより、このような出力電流を出力することができる。

誘導性負荷５への出力電流の絶対値が、半導体ＭＯＳトランジスタ２ａの特性とスイッチング条件で定まる電流値ＩＣよりも小さい場合、すなわち、図２の代表点ＡおよびＤでは、図２の上段のＡおよびＤの図に示すように、半導体ＭＯＳトランジスタ２ａのターンオフ時のゲートミラー電圧ＶＭはしきい値電圧ＶＴＨと等しくなる。一方、誘導性負荷５への出力電流がＩＣよりも大きい場合、すなわち、図２の代表点ＢおよびＣでは、図２の上段のＢおよびＣの図に示すように、半導体ＭＯＳトランジスタ２ａのターンオフ時のゲートミラー電圧ＶＭ_ＢおよびＶＭ_Ｃは半導体ＭＯＳトランジスタ２ａに流れるそれぞれの電流に対応した値を示す。図４は、半導体ＭＯＳトランジスタ２ａの伝達特性を示す図であり、縦軸は半導体ＭＯＳトランジスタ２ａのチャンネル電流ＩＣＨであり、横軸はゲート電圧であるゲート−ソース間電圧ＶＧＳである。図２のゲートミラー電圧ＶＭ_ＢおよびＶＭ_Ｃは、図４に示す伝達特性によって定まる。

図２の下段の図において負側に電流が流れている場合、例えば代表点Ｅでは、半導体ＭＯＳトランジスタ２ａのソースからドレインに向かって電流が流れる。その時のスイッチング動作ではドレイン−ソース間電圧ＶＤＳが変動しないため、ミラー効果が無く、ミラー電圧は現れない。また、負側に電流が流れている場合はドレイン−ソース間電圧ＶＤＳが変動しないため、半導体ＭＯＳトランジスタ２ａのスイッチングによるノイズは発生しない。

図３の下段に示された図において、誘導性負荷５への出力電流が負の領域では、図１に示す半導体ＭＯＳトランジスタ２ｂのスイッチングによって誘導性負荷５への出力電流の波形が制御される。誘導性負荷５への出力電流の絶対値が半導体ＭＯＳトランジスタ２ｂの特性とスイッチング条件で定まる電流値ＩＣよりも小さい場合、すなわち、図３における代表点ＦおよびＩでは、図３の上段のＦおよびＩの図に示すように、半導体ＭＯＳトランジスタ２ｂのターンオフ時のゲートミラー電圧ＶＭはしきい値電圧ＶＴＨと等しくなる。一方、誘導性負荷５への出力電流が負の領域において誘導性負荷５への出力電流の絶対値がＩＣよりも大きい場合、すなわち図３における代表点ＧおよびＨでは、図３の上段のＧおよびＨの図に示すように、半導体ＭＯＳトランジスタ２ｂのターンオフ時のゲートミラー電圧ＶＭ_ＧおよびＶＭ_Ｈは半導体ＭＯＳトランジスタ２ｂに流れるそれぞれの電流に対応した値を示す。図５は、半導体ＭＯＳトランジスタ２ｂの伝達特性を示す図であり、縦軸は半導体ＭＯＳトランジスタ２ｂのチャンネル電流ＩＣＨであり、横軸はゲート電圧であるゲート−ソース間電圧ＶＧＳである。図３におけるゲートミラー電圧ＶＭ_ＧおよびＶＭ_Ｈは、図５に示す伝達特性によって定まる。

図３の下段の図において正側に電流が流れている場合、例えば代表点Ｊでは、半導体ＭＯＳトランジスタ２ｂにおいてはソースからドレインに向かって電流が流れる。その時のスイッチング動作ではドレイン−ソース間電圧ＶＤＳが変動しないため、ミラー効果が無く、ミラー電圧は現れない。また、正側に電流が流れている場合はドレイン−ソース間電圧ＶＤＳが変動しないため、半導体ＭＯＳトランジスタ２ｂのスイッチングによるノイズは発生しない。

以上のように、誘導性負荷５への出力電流の絶対値がＩＣよりも小さいときは、半導体ＭＯＳトランジスタ２ａ、２ｂのゲートミラー電圧ＶＭはしきい値電圧ＶＴＨと等しくなる。次に、誘導性負荷５への出力電流の絶対値が半導体ＭＯＳトランジスタ２ａ、２ｂの特性とスイッチング条件で定まる電流値ＩＣよりも小さいときに半導体ＭＯＳトランジスタ２ａ、２ｂのゲートミラー電圧ＶＭがしきい値電圧ＶＴＨと等しくなる理由について、説明する。

初めに、電力変換回路１に流れる電流が電流値ＩＣよりも大きいときの、半導体ＭＯＳトランジスタ２ａ、２ｂのターンオフ時のゲートミラー電圧の挙動について説明する。図１に示す電力変換回路１では半導体ＭＯＳトランジスタ２ａと半導体ＭＯＳトランジスタ２ｂの回路上での機能が対称となっているので、半導体ＭＯＳトランジスタ２ａの動作について説明する。

図６は、上アームの半導体ＭＯＳトランジスタ２ａがオン状態からオフ状態に遷移するターンオフ過渡時の波形を示す図である。同様の図は、例えば、Ｂ．ＪＡＹＡＮＴＢＡＬＩＧＡ著、「ＰＯＷＥＲＳＥＭＩＣＯＮＤＵＣＴＤＥＶＩＣＥＳ」、３９０ページ、ＰＷＳＰＵＢＬＩＳＨＩＮＧＣＯＭＰＡＮＹ、１９９６年に示されている。図６は、半導体ＭＯＳトランジスタ２ａのドレイン電流が電流値ＩＣよりも大きいときについて示しており、例えば、図２の代表点Ｃにおける波形を示している。図６の上段はゲート電圧であるゲート−ソース間電圧ＶＧＳを示しており、図６の下段はドレイン−ソース間電圧ＶＤＳとドレイン電流ＩＤを示しており、横軸は時間である。図６の下段の図において、破線で示しているＶＰＮは図１の直流電源６の出力電圧である。

図６において、時刻Ｔ０までは半導体ＭＯＳトランジスタ２ａは定常的なオン状態であり、半導体ＭＯＳトランジスタ２ａのゲート−ソース間にはゲートドライバー３ａによってゲート−ソース間に印加される最大の電圧であるＶＧＡが印加されている。この時、ドレイン電流ＩＤは、誘導性負荷５に流れる電流ＩＬと等しい。

図６の時刻Ｔ０においてゲートドライバー３ａがターンオフ動作を開始すると、半導体ＭＯＳトランジスタ２ａのゲート−ソース間電圧ＶＧＳが減少し、時刻Ｔ１においてゲート−ソース間電圧ＶＧＳはゲートミラー電圧ＶＭと等しくなる。時刻Ｔ０から時刻Ｔ１の間では、ゲート−ソース間電圧ＶＧＳが減少するため、半導体ＭＯＳトランジスタ２ａの抵抗が大きくなりドレイン−ソース間電圧ＶＤＳは上昇するが、上昇電圧は数ボルト程度であり、ドレイン−ソース間に印加される直流電源６の出力電圧ＶＰＮが数百ボルトであることと比べると小さいので、図６ではドレイン−ソース間電圧ＶＤＳの上昇は示していない。

図６の時刻Ｔ０から時刻Ｔ１の間では、半導体ＭＯＳトランジスタ２ａに流れるドレイン電流ＩＤは誘導性負荷５に流れる電流ＩＬと等しく、さらに、半導体ＭＯＳトランジスタ２ａのチャンネル電流ＩＣＨとも等しい。図７は、半導体ＭＯＳトランジスタ２ａ、２ｂの等価回路を示す図である。図７に示す半導体ＭＯＳトランジスタ２ａ、２ｂの等価回路は、ドレイン８、ソース９およびゲート１０の３つの端子に対して、ドレイン８とソース９との間に寄生容量１１および寄生ダイオード１２を持っており、寄生容量１１は寄生ダイオード１２に並列に接続されている。ドレイン８からソース９へ流れるドレイン電流ＩＤは、チャンネル電流１３と容量電流１４との２つの電流成分からなる。チャンネル電流ＩＣＨはゲート電圧で制御される電流であり、容量電流ＩＤＳＰは主にドレイン−ソース間電圧ＶＤＳの時間変化率ｄＶＤＳ／ｄｔとドレイン−ソース間の寄生容量ＣＤＳの積である（ｄＶＤＳ／ｄｔ）ＣＤＳに等しい電流である。時刻Ｔ０から時刻Ｔ１の間ではドレイン−ソース間電圧ＶＤＳの時間変動はほぼゼロに等しいため、容量電流ＩＤＳＰはほぼゼロとなる。

図６において、ドレイン−ソース間電圧ＶＤＳが上昇し始める時刻Ｔ１からドレイン−ソース間電圧ＶＤＳが一定となる時刻Ｔ２までは、ゲート−ソース間電圧ＶＧＳはほぼ一定値となりゲートミラー電圧ＶＭとなる。Ｔ１からＴ２までの期間は、ミラー期間と呼ばれている。誘導性負荷５に接続された電力変換回路１の半導体ＭＯＳトランジスタ２ａでは、ミラー期間におけるドレイン電流ＩＤは誘導性負荷５に流れる電流ＩＬと等しくなる。ミラー期間では、厳密には、ドレイン電流ＩＤはチャンネル電流ＩＣＨと容量電流ＩＤＳＰの２つの電流成分からなるが、ドレイン電流ＩＤがゼロ負荷電流よりも十分に大きいときは、ドレイン電流ＩＤはそのほとんどがチャンネル電流ＩＣＨとなる。

図６において、時刻Ｔ２から時刻Ｔ３では、ゲート−ソース間電圧ＶＧＳが減少し、チャンネル電流ＩＣＨが減少する。時刻Ｔ２から時刻Ｔ３では、ドレイン−ソース間電圧ＶＤＳが一定であり、ｄＶＤＳ／ｄｔがゼロとなるため容量電流ＩＤＳＰがゼロとなりドレイン電流ＩＤはチャンネル電流ＩＣＨと等しくなり、ドレイン電流ＩＤは減少する。時刻Ｔ３では、ゲート−ソース間電圧ＶＧＳがしきい値電圧ＶＴＨとなり、ドレイン電流ＩＤはゼロとなる。この時刻Ｔ２から時刻Ｔ３の期間では、半導体ＭＯＳトランジスタ２ａのドレイン電流ＩＤは減少するが、下アームの半導体ＭＯＳトランジスタ２ｂにはソースからドレインに向かって図７に示される寄生ダイオード１２に電流が流れるため、上アームと下アームの電流の和は誘導性負荷５に流れる電流ＩＬと等しくなっている。

図８は、図６の時刻Ｔ０から時刻Ｔ３に至る期間の半導体ＭＯＳトランジスタ２ａの電流と電圧の変化を半導体ＭＯＳトランジスタ２ａの出力特性における軌跡として示したものである。図８において、横軸はドレイン−ソース間電圧ＶＤＳ、縦軸はチャンネル電流ＩＣＨであり、ゲート電圧であるゲート−ソース間電圧ＶＧＳをパラメータとして半導体ＭＯＳトランジスタ２ａの出力特性を示している。ただし、縦軸はチャンネル電流ＩＣＨであり、容量電流ＩＤＳＰは含まれていない。半導体ＭＯＳトランジスタ２ａのドレイン−ソース間電圧ＶＤＳに対するチャンネル電流ＩＣＨの特性は、ドレイン−ソース間電圧ＶＤＳの増加とともにチャンネル電流ＩＣＨがほぼ線形に増大する線形領域と、ドレイン−ソース間電圧ＶＤＳの増加に対してチャンネル電流ＩＣＨがほぼ一定となる飽和領域に分かれる。図６に記載の時刻Ｔ０、Ｔ１、Ｔ２およびＴ３におけるドレイン−ソース間電圧ＶＤＳとドレイン電流ＩＤに対応する点を、図８に黒点で示している。図８の点Ｔ０は、ゲート電圧であるゲート−ソース間電圧ＶＧＳがＶＧＡと等しいときの出力特性の線形領域にある。Ｔ０からＴ１への遷移中は、チャンネル電流ＩＣＨは誘導性負荷５に流れる電流ＩＬと同じであり、図８の横軸と平行に移動する。図８では、点Ｔ０と点Ｔ１が判別し易いようにするため、点Ｔ０と点Ｔ１のドレイン−ソース間電圧ＶＤＳの差を点Ｔ２と点Ｔ３のドレイン−ソース間電圧ＶＤＳよりも明確に大きくしているが、実際の点Ｔ０と点Ｔ１のドレイン−ソース間電圧ＶＤＳの差は数ボルト程度である。図６の下段の図では、点Ｔ０と点Ｔ１のドレイン−ソース間電圧ＶＤＳの差は微小であるため、明確に示していない。

図８の点Ｔ１は、ゲート電圧であるゲート−ソース間電圧ＶＧＳがゲートミラー電圧ＶＭと等しいときの出力特性の上にあり、線形領域と飽和領域の境界線上にある。Ｔ１からＴ２への遷移では、チャンネル電流ＩＣＨは誘導性負荷５に流れる電流ＩＬと等しく、ゲート−ソース間電圧ＶＧＳはゲートミラー電圧ＶＭと等しい。Ｔ２からＴ３への遷移では、チャンネル電流ＩＣＨはゼロに向かって減少するが、ドレイン−ソース間電圧ＶＤＳは直流電源６の出力電圧ＶＰＮと等しい。

次に、電力変換回路１から誘導性負荷５への出力電流が半導体ＭＯＳトランジスタ２ａの特性とスイッチング条件で定まる電流値ＩＣよりも小さい場合に、半導体ＭＯＳトランジスタ２ａのターンオフ時のゲートミラー電圧ＶＭがしきい値電圧ＶＴＨと等しくなる理由を説明する。図９は、半導体ＭＯＳトランジスタ２ａのドレイン電流ＩＤがゼロ負荷電流の近傍にあるときの、上アームの半導体ＭＯＳトランジスタ２ａがオン状態からオフ状態に遷移するターンオフ過渡時の波形を示す図である。図９は、例えば、図２の代表点Ａにおける波形を示している。図９は、図６と同様に、上段はゲート電圧であるゲート−ソース間電圧ＶＧＳを示しており、下段はドレイン−ソース間電圧ＶＤＳとドレイン電流ＩＤを示しており、横軸は時間である。図９の下段の図において、破線で示しているＶＰＮは図１の直流電源６の出力電圧である。

図９の時刻Ｔ０までは、半導体ＭＯＳトランジスタ２ａは定常的なオン状態であり、ゲート−ソース間にはゲートドライバー３ａによってゲート−ソース間へ印加する最大電圧であるＶＧＡが印加されている。ドレイン電流ＩＤは、誘導性負荷５に流れる電流ＩＬと等しい電流となる。図９の時刻Ｔ０までと図６の時刻Ｔ０までを比べると、図９のＩＬが図６のＩＬに比べて非常に小さくなっていること以外は、同じである。

図９の時刻Ｔ０においてゲートドライバー３ａがターンオフ動作を開始すると、半導体ＭＯＳトランジスタ２ａのゲート−ソース間電圧ＶＧＳがゲートミラー電圧ＶＭまで減少し、時刻Ｔ１においてゲート−ソース間電圧ＶＧＳはゲートミラー電圧ＶＭと等しくなる。時刻Ｔ０から時刻Ｔ１の間では、ゲート−ソース間電圧ＶＧＳが減少するため、半導体ＭＯＳトランジスタ２ａの抵抗が大きくなりドレイン−ソース間電圧ＶＤＳは上昇するが、上昇電圧は数ボルト程度であり、ドレイン−ソース間に印加される直流電源６の出力電圧ＶＰＮが数百ボルトであることと比べると小さいので、図９ではＶＤＳの上昇は示していない。図９の時刻Ｔ０から時刻Ｔ１の間では、半導体ＭＯＳトランジスタ２ａに流れるドレイン電流ＩＤは、誘導性負荷５に流れる電流ＩＬと等しく、さらに、半導体ＭＯＳトランジスタ２ａのチャンネル電流ＩＣＨとも等しい。

図９の時刻Ｔ１から時刻Ｔ２のミラー期間では、誘導性負荷５に流れる電流ＩＬが小さいため、ドレイン電流ＩＤは容量電流ＩＤＳＰと等しくなり、チャンネル電流ＩＣＨが流れない。そのため、ゲートミラー電圧ＶＭはしきい値電圧ＶＴＨと等しくなる。つまり、誘導性負荷５に接続された電力変換回路１の半導体ＭＯＳトランジスタ２ａのドレイン電流ＩＤがゼロ負荷電流の近傍にあるときは、半導体ＭＯＳトランジスタ２ａのターンオフ時のゲートミラー電圧ＶＭはしきい値電圧ＶＴＨと等しくなる。よって、誘導性負荷５に流れる電流ＩＬが小さく、時刻Ｔ１から時刻Ｔ２のミラー期間においてＩＤＳＰ＝（ｄＶＤＳ／ｄｔ）ＣＤＳ＝ＩＬの条件が満たされているときは、チャンネル電流ＩＣＨはゼロであり、半導体ＭＯＳトランジスタ２ａのターンオフ時のゲートミラー電圧ＶＭはしきい値電圧ＶＴＨと等しくなる。このときに誘導性負荷５に流れる電流ＩＬが、図２の下段および図３の下段で示した電流値ＩＣである。

図１０は、図９の時刻Ｔ０から時刻Ｔ３に至る期間の半導体ＭＯＳトランジスタ２ａの電流と電圧の変化を半導体ＭＯＳトランジスタ２ａの出力特性における軌跡として示したものである。図１０では、図８と同様に、横軸はドレイン−ソース間電圧ＶＤＳ、縦軸はチャンネル電流ＩＣＨであり、ゲート電圧であるゲート−ソース間電圧ＶＧＳをパラメータとして半導体ＭＯＳトランジスタ２ａの出力特性を示している。ただし、縦軸はチャンネル電流ＩＣＨであり、容量電流ＩＤＳＰは含まれていない。図１０の点Ｔ１から点Ｔ２のミラー期間では、チャンネル電流ＩＣＨがゼロであり、ＩＤＳＰ＝（ｄＶＤＳ／ｄｔ）ＣＤＳ＝ＩＬ＝ＩＣの条件が満たされており、ゲートミラー電圧ＶＭがしきい値電圧ＶＴＨと等しくなる。

図１に示す電力変換回路１のスイッチング速度制御回路４ａは、半導体ＭＯＳトランジスタ２ａのターンオフ時のゲート電圧であるゲート−ソース間電圧ＶＧＳからゲートミラー電圧ＶＭを検出し、スイッチング速度制御回路４ｂは、半導体ＭＯＳトランジスタ２ｂのターンオフ時のゲート電圧であるゲート−ソース間電圧ＶＧＳからゲートミラー電圧ＶＭを検出する。スイッチング速度制御回路４ａとスイッチング速度制御回路４ｂの動作は同一なので、以下に、スイッチング速度制御回路４ａの動作について説明する。図１１は、スイッチング速度制御回路４ａにおいてゲート−ソース間電圧ＶＧＳからゲートミラー電圧ＶＭを検出する方法を説明するための図である。図１１は、電力変換回路１の上アームの半導体ＭＯＳトランジスタ２ａがオン状態からオフ状態に遷移するターンオフ過渡時のゲート−ソース間電圧ＶＧＳを示す図である。図１１は、半導体ＭＯＳトランジスタ２ａのドレイン電流ＩＤがゼロ負荷電流よりも大きいときについて示しており、例えば、図２の代表点Ｃにおける波形を示している。ゲート−ソース間電圧ＶＧＳの最大値は、ゲートドライバー３ａによってゲート−ソース間に印加される最大の電圧であるＶＧＡである。ゲート−ソース間電圧ＶＧＳの最小値は、ＶＧＯである。

スイッチング速度制御回路４ａは、一定の時間間隔で半導体ＭＯＳトランジスタ２ａのゲート−ソース間電圧ＶＧＳを測定する。測定する時間の間隔は、ゲートミラー電圧ＶＭが検出できる十分に短い間隔に設定する。図１１では、時刻ｔ４、ｔ５およびｔ６がミラー期間に含まれている。ミラー期間ではゲート−ソース間電圧ＶＧＳの時間変化が少ないため、図１１に示す例では、時刻ｔ４でのゲート−ソース間電圧ＶＧＳであるＶＧＳ（ｔ４）と時刻ｔ５でのゲート−ソース間電圧ＶＧＳであるＶＧＳ（ｔ５）の差の絶対値と、時刻ｔ５での電圧ＶＧＳ（ｔ５）と時刻ｔ６での電圧ＶＧＳ（ｔ６）の差の絶対値とが、ともに予め設定した基準値ＭＴＨより小さいときは、ｔ４、ｔ５およびｔ６がミラー期間に含まれていると判定され、例えば時間的に中間にある時刻ｔ５におけるＶＧＳ（ｔ５）の値をゲートミラー電圧ＶＭとする。基準値ＭＴＨは、例えば、実際のゲート−ソース間電圧ＶＧＳを測定して、ミラー期間を検出できる値に設定する。図１１では、時刻ｔ２以前および時刻ｔ１０以後においてもゲート−ソース間電圧ＶＧＳの時間変動が基準値ＭＴＨよりも小さくなるが、ゲート−ソース間電圧ＶＧＳがＶＧＡまたはＶＧＯと等しい場合は、ゲートミラー電圧ＶＭとしては検出しない。以上の方法により、半導体ＭＯＳトランジスタ２ａのターンオフ時のゲート電圧であるゲート−ソース間電圧ＶＧＳからゲートミラー電圧ＶＭを検出することができる。

上記の方法で検出したゲートミラー電圧ＶＭが半導体ＭＯＳトランジスタ２ａのしきい値電圧ＶＴＨと等しくなったとき、すなわち、図２の上段に示す代表点ＡまたはＤのようなゲートミラー電圧ＶＭが検出されたときは、誘導性負荷５への出力電流ＩＬがＩＣよりも小さいと判断し、図１のスイッチング速度制御回路４ａからゲートドライバー３ａへスイッチング速度を予め定められた速度よりも遅くする信号を送信する。

図１２は、スイッチング速度制御回路４ａの出力信号を説明するための図である。図１２の上段は、スイッチング速度制御回路４ａの出力信号を示しており、「ＯＮ」は、ゲートドライバー３ａへスイッチング速度を予め定められた速度よりも遅くする信号を出力していることを示している。「ＯＦＦ」は、ゲートドライバー３ａへスイッチング速度を予め定められた速度よりも遅くする信号を出力していないことを示している。図１２の中段はスイッチング速度制御回路４ａによって検出された半導体ＭＯＳトランジスタ２ａのゲートミラー電圧ＶＭを示しており、図１２の下段は電力変換回路１の出力電流である誘導性負荷５に流れる電流ＩＬを示している。図１２では、誘導性負荷５への出力電流ＩＬがゼロに近い部分のみを示している。図１２に示した黒点は説明のために示した代表点であり、ゲートミラー電圧ＶＭを検出するタイミングあるいはスイッチング速度制御回路４ａから信号を送信するタイミングを示すものではない。ゲートミラー電圧ＶＭの検出およびスイッチング速度制御回路４ａからゲートドライバー３ａへの信号の送信は、電力変換回路１のノイズを低減するために十分に細かい頻度で行われるものとする。

以下に、図１２の各代表点における動作について説明する。代表点ＡおよびＪでは、誘導性負荷５への出力電流ＩＬがＩＣよりも大きいため、ゲートミラー電圧ＶＭがしきい値電圧ＶＴＨより大きい。そのため、スイッチング速度制御回路４ａからゲートドライバー３ａへは「ＯＦＦ」が出力され、スイッチング速度は予め定められた速度となる。

代表点Ｂでは、誘導性負荷５への出力電流ＩＬがゼロからＩＣまでの間にあるため、ゲートミラー電圧ＶＭがしきい値電圧ＶＴＨと等しくなる。そのため、スイッチング速度制御回路４ａからゲートドライバー３ａへは「ＯＮ」が送信される。ゲートドライバー３ａはスイッチング速度制御回路４ａからの「ＯＮ」の信号を受信し、半導体ＭＯＳトランジスタ２ａのターンオンのスイッチング速度を予め定められた速度よりも遅くする。代表点Ｃ、Ｄ、Ｇ、ＨおよびＩについても同様の動作を行う。これにより、誘導性負荷５への出力電流ＩＬがゼロ近傍にあるときに半導体ＭＯＳトランジスタ２ａのターンオンのスイッチング速度が予め定められた速度よりも遅くなり、電力変換回路１のノイズが低減される。また、誘導性負荷５への出力電流ＩＬがゼロ近傍にあるときだけスイッチング速度を予め定められた速度よりも遅くしているので、スイッチング損失の増大を抑制することができる。さらに、ゼロ近傍にある誘導性負荷５への出力電流ＩＬがしきい値以下にあるかを測定するのではなく、ゲートミラー電圧ＶＭがしきい値電圧ＶＴＨと等しいかどうかを検出しているので、ノイズに強い検出が可能であり、電力変換回路１のノイズの低減を正確に行うことができる。

代表点ＥおよびＦにおいては、半導体ＭＯＳトランジスタ２ａのソースからドレインへ電流が流れているため、スイッチング時にドレイン−ソース間電圧ＶＤＳの変動がなく、ミラー期間が存在しない。そのため、スイッチング速度制御回路４ａからゲートドライバー３ａへは「ＯＦＦ」が送信され、半導体ＭＯＳトランジスタ２ａのスイッチング速度は予め定められた速度となる。しかし、スイッチング時のドレイン−ソース間電圧ＶＤＳに変動がないので、電力変換回路１のノイズに影響を与えない。

なお、実施の形態１においては半導体トランジスタを半導体ＭＯＳトランジスタとしたが、ゲート電圧によって駆動される半導体トランジスタであればどのようなものでも構わない。また、電力変換回路をハーフブリッジ回路としたが、スイッチング動作を行うインバータ回路あるいはコンバータ回路であってもよい。例えば、インバータ回路から誘導性負荷への出力電流はモータ電流となり、コンバータ回路から誘導性負荷への出力電流はリアクトル電流となる。

以上のように、本実施の形態１による電力変換回路１は、誘導性負荷５に接続され、ゲート電圧ＶＧＳによって駆動される半導体トランジスタである半導体ＭＯＳトランジスタ２ａと、半導体トランジスタである半導体ＭＯＳトランジスタ２ａのターンオフ時のゲート電圧ＶＧＳから検出したゲートミラー電圧ＶＭの値に基づいてスイッチング速度を予め定められた速度よりも遅くする信号を送信するスイッチング速度制御回路４ａと、半導体トランジスタである半導体ＭＯＳトランジスタ２ａを駆動するとともにスイッチング速度制御回路４ａからスイッチング速度を予め定められた速度よりも遅くする信号を受信したときに半導体トランジスタである半導体ＭＯＳトランジスタ２ａのターンオンのスイッチング速度を予め定められた速度よりも遅くするゲートドライバー３ａとを備えているので、電力変換回路１のノイズの低減を正確に行うことができる。

実施の形態２．
実施の形態２による電力変換回路の構成は図１に示した実施の形態１による電力変換回路１と同じであるが、スイッチング速度制御回路４ａ、４ｂの動作が異なる。スイッチング速度制御回路４ａとスイッチング速度制御回路４ｂの機能は同一なので、以下に、スイッチング速度制御回路４ａの動作について説明する。実施の形態１によるスイッチング速度制御回路４ａは、図１２の代表点Ｂ、Ｃ、Ｄ、Ｇ、ＨおよびＩにおいて、「ゲートミラー電圧ＶＭがしきい値電圧ＶＴＨと等しい」ことを検出して、スイッチング速度制御回路４ａからゲートドライバー３ａへスイッチング速度を予め定められた速度よりも遅くする信号が送信されていた。

図１２において、誘導性負荷５への出力電流ＩＬがゼロからＩＣまでの間にある代表点ＢからＤの期間と代表点ＧからＩの区間では、ゲートミラー電圧ＶＭが時間的に変動していない。実施の形態２によるスイッチング速度制御回路４ａでは、ゲートミラー電圧ＶＭの時間変動を算出し、ゲートミラー電圧ＶＭの時間変動が無いこと、あるいは、ゲートミラー電圧ＶＭの時間変動が予め設定したしきい値以下であることを検出して、ゲートドライバー３ａへスイッチング速度を予め定められた速度よりも遅くする信号を送信する。しきい値電圧ＶＴＨは一般的に温度により変動するが、この方法によればゲートミラー電圧ＶＭとしきい値電圧ＶＴＨとの比較が不要となるので、温度に依存することなく高精度にスイッチング速度の制御を行うことができる。

以上のように、本実施の形態２による電力変換回路１は、スイッチング速度制御回路４ａ、４ｂがゲートミラー電圧ＶＭの時間変動に基づいてターンオンのスイッチング速度を予め定められた速度よりも遅くする信号を送信するので、実施の形態１による電力変換回路１と同様の効果を得られるとともに、温度に依存することなく高精度にスイッチング速度の制御を行うことができる。

実施の形態３．
実施の形態３による電力変換回路の構成は図１に示した実施の形態１による電力変換回路１と同じであるが、半導体トランジスタである半導体ＭＯＳトランジスタ２ａ、２ｂにワイドギャップ半導体材料を主材料としたものを用いる。ワイドギャップ半導体材料を主材料とした半導体トランジスタは、耐圧を保持する耐圧保持層のドーパント濃度を高くすることができるため、ドレイン−ソース間の寄生容量ＣＤＳが大きくなる。これにより、ゼロ負荷電流の近傍期間においてＩＤＳＰ＝（ｄＶＤＳ／ｄｔ）ＣＤＳ＝ＩＬ＝ＩＣの条件が満たされる電流値ＩＣの大きさが大きくなる。図１２においては、図１２の下段に示された図のＩＣの大きさが大きくなり、結果として図１２の中段に示された図においてゲートミラー電圧ＶＭがしきい値電圧ＶＴＨと等しくなる期間が長くなるため、図１２の上段のスイッチング速度制御回路４ａからの出力信号が「ＯＮ」になる期間を長くすることができる。

以上のように、本実施の形態３による電力変換回路１は、半導体トランジスタである半導体ＭＯＳトランジスタ２ａ、２ｂはワイドギャップ半導体材料を主材料としているので、実施の形態１による効果が得られるとともに、よりノイズ低減効果が大きな電力変換回路を得ることができる。

本願は、様々な例示的な実施の形態が記載されているが、１つまたは複数の実施の形態に記載された様々な特徴、態様、および機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
したがって、例示されていない無数の変形例が、本願に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。

１電力変換回路、２ａ、２ｂ半導体ＭＯＳトランジスタ、３ａ、３ｂゲートドライバー、４ａ、４ｂスイッチング速度制御回路、５誘導性負荷、６直流電源、７平滑コンデンサ、８ドレイン、９ソース、１０ゲート、１１寄生容量、１２寄生ダイオード、１３チャンネル電流、１４容量電流。

Claims

誘導性負荷に接続される電力変換回路であって、
ゲート電圧により駆動される半導体トランジスタと、
前記半導体トランジスタのターンオフ時の前記ゲート電圧から検出したゲートミラー電圧の値に基づいてスイッチング速度を予め定められた速度よりも遅くする信号を送信するスイッチング速度制御回路と、
前記半導体トランジスタを駆動するとともに前記スイッチング速度制御回路からスイッチング速度を予め定められた速度よりも遅くする信号を受信したときに前記半導体トランジスタのターンオンのスイッチング速度を予め定められた速度よりも遅くするゲートドライバーとを備え、
前記スイッチング速度制御回路は前記ゲートミラー電圧が前記半導体トランジスタのしきい値電圧と等しいときにスイッチング速度を予め定められた速度よりも遅くする信号を送信することを特徴とする電力変換回路。
誘導性負荷に接続される電力変換回路であって、
ゲート電圧により駆動される半導体トランジスタと、
前記半導体トランジスタのターンオフ時の前記ゲート電圧から検出したゲートミラー電圧の値に基づいてスイッチング速度を予め定められた速度よりも遅くする信号を送信するスイッチング速度制御回路と、
前記半導体トランジスタを駆動するとともに前記スイッチング速度制御回路からスイッチング速度を予め定められた速度よりも遅くする信号を受信したときに前記半導体トランジスタのターンオンのスイッチング速度を予め定められた速度よりも遅くするゲートドライバーとを備え、
前記スイッチング速度制御回路は前記ゲートミラー電圧に時間変動が無いときにスイッチング速度を予め定められた速度よりも遅くする信号を送信することを特徴とする電力変換回路。
前記半導体トランジスタはワイドギャップ半導体材料を主材料とすることを特徴とする請求項１または２に記載の電力変換回路。