CN107395000A - 半导体器件 - Google Patents

Abstract

本发明涉及一种半导体器件。在现有技术的半导体器件中存在的问题是，具有有源米勒钳位功能的半导体器件的芯片尺寸不能减小。根据一个实施例，半导体器件被配置为当功率器件导通或截止时，监测功率器件的栅极电压(Vg)，在转变范围内设置预定范围，转变范围是栅极电压(Vg)改变的范围，当栅极电压(Vg)在预定范围内时，通过使用预定数量的恒流电路，改变功率器件的栅极电压(Vg)，并且当栅极电压(Vg)在预定范围之外时，通过使用比当栅极电压(Vg)在预定范围内时使用的恒流电路的数量更多数量的恒流电路来改变栅极电压(Vg)。

Description

半导体器件

相关申请的交叉引用

本申请基于并要求于2016年4月1日提交的日本专利申请第2016-074187号的优先权，其公开内容通过引用整体并入本文。

背景技术

本发明涉及一种半导体器件。例如，本发明涉及一种半导体器件，其中基于转换速率控制来控制提供给功率器件的栅极的控制信号。

驱动车辆等的电动机需要大的电力以获得大的输出。因此，通过使用能够承受高电压和大电流的诸如IGBT(绝缘栅双极晶体管)的功率器件来形成驱动这种高功率电动机的逆变器电路。此外，这种功率器件的栅极具有大的寄生电容。因此，为了操作功率器件，使用能够驱动功率器件的栅极的栅极驱动器。日本未审查专利申请公开No.H10-70878公开了这种栅极驱动器的示例。

在日本未审查专利申请公开No.H10-70878中公开的技术中，栅极驱动电路通过使用隔离电路、命令选择电路、多个晶体管、用于导通状态的栅极电阻器、用于截止状态的栅极电阻器以及栅极电源来形成。外部命令选择信号和命令信号通过隔离电路输入到命令选择电路，并且选择用于导通状态的栅极电阻器和用于截止状态的栅极电阻器中的一个。此外，基于命令信号交替地导通/截止对应于用于导通状态的所选择的栅极电阻器和用于截止状态的栅极电阻器的晶体管。

发明内容

本发明人发现了以下问题。当构建使用功率器件的系统时，需要为系统配备钳位电路，该钳位电路将功率器件的栅极维持在高电平或低电平，以防止功率器件由于米勒电容而发生故障。钳位电路的一个示例是有源米勒钳位电路，其通过在功率器件和接地线之间布置具有小导通状态电阻的晶体管而形成。然而，有源米勒钳位电路要求更大的电路尺寸以便尽可能地减小电阻，并且需要与提供有源米勒钳位电路的主要功能的栅极驱动电路分开地布置。因此，存在使用有源米勒钳位电路的栅极驱动器的芯片尺寸大的问题。

根据说明书和附图中的以下描述，其它目的和新颖特征将更加明显。

根据一个实施例，半导体器件被配置为：当功率器件导通或截止时，监视功率器件的栅极电压；在转变范围内设置预定范围，转变范围是栅极电压改变的范围；当栅极电压在预定范围内时，通过使用预定数量的恒流电路来改变功率器件的栅极电压；并且当栅极电压在预定范围之外时，通过使用比当栅极电压在预定范围内时所使用的恒流电路的数量更多数量的恒流电路来改变栅极电压。

根据上述实施例，可以实现具有与具有小芯片尺寸的与有源米勒钳位电路等效的故障防止机制的半导体芯片。

附图说明

从以下结合附图对某些实施例的描述中，上述和其它方面、优点和特征将更加明显，其中：

图1是包括根据第一实施例的半导体器件的逆变器电路的框图；

图2是根据第一实施例的半导体器件的框图。

图3是用于说明根据第一实施例的半导体器件的操作的时序图，以及

图4是根据第二实施例的半导体器件的框图。

具体实施方式

为了使说明清楚，可以适当地部分省略和简化以下描述和附图。此外，在所有附图中，相同的附图标记表示相同的部件，并且根据需要省略重复的说明。

第一实施例

根据第一实施例的半导体器件是诸如高功率电动机的驱动在驱动要求大的电功率的负载电路的逆变器电路中使用的功率器件的栅极的栅极驱动器。注意，功率器件可以是具有低导通电阻和高耐受电压的任何部件。此外，使用功率器件的电路不限于逆变器电路。

图1示出包括根据第一实施例的半导体器件的逆变器电路的框图。在图1所示的框图中，将电动机表示为逆变器电路的负载电路。电动机是三相驱动型电动机。因此，根据第一实施例的逆变器电路是三臂型电路。

如图1所示，根据第一实施例的逆变器电路1包括控制单元2、隔离器件3b、3d和3f、栅极驱动器4a至4f和功率器件5a至5f。控制单元2输出供应给功率器件5a至5f的栅极的栅极控制信号(以下称为“功率器件控制信号”)。功率器件控制信号是根据第一实施例的逆变器电路1中的PWM(脉宽调制)信号。此外，控制单元2例如是微控制器(MCU：微控制器单元)，其中执行程序的算术电路，存储程序等的存储器，以及诸如模拟数字转换电路和定时器的外围电路被布置在一个半导体封装中。

隔离器件3b、3d和3f将从控制单元2输出的功率器件控制信号分别传送到在与控制单元2不同的电压范围内操作的栅极驱动器4b、4d和4f。也就是说，隔离器件3b、3d和3f转换功率器件控制信号的参考电平。

栅极驱动器4a至4f基于功率器件控制信号的逻辑电平分别对功率器件5a至5f的栅极充电或放电。此外，栅极驱动器4a至4f分别基于功率器件5a至5f的栅极电压来控制功率器件5a至5f的栅极的充电/放电的速率(或速度)。稍后将说明栅极驱动器4a至4f的细节。

功率器件5a至5f中的每一个包括功率晶体管PTr和二极管D。二极管D的阳极连接到功率晶体管PTr的发射极，并且二极管D的阴极连接到功率晶体管PTr的集电极PTr。此外，功率器件5a至5f中的每一个包括第一端子(例如，发射极端子Te)、第二端子(例如，集电极端子Tc)和控制端子(例如，栅极端子Tg)。注意，功率晶体管PTr例如是IGBT(绝缘栅双极晶体管)部件。

在逆变器电路1中，功率器件5a和5b串联连接在电源线VDD和接地线VSS之间，从而形成第一臂。功率器件5c和5d串联连接在电源线VDD和接地线VSS之间，从而形成第二臂。功率器件5e和5f串联连接在电源线VDD和接地线VSS之间，从而形成第三臂。

注意，根据第一实施例的逆变器电路1的特征之一在于栅极驱动器4a至4f。栅极驱动器4a至4f具有相同的配置。因此，下面仅通过使用栅极驱动器4a作为示例来说明根据第一实施例的栅极驱动器。因此，图2示出根据第一实施例的栅极驱动器4a的框图。注意，图2示出了功率器件5a，以便解释栅极驱动器4a和功率器件5a中的电路之间的连接关系。

如图2所示，根据第一实施例的栅极驱动器4a包括恒流电路选择电路(例如，晶体管选择电路10)、栅极模式设置电路11、第一比较器12、第二比较器13、第一阈值电压开关部(例如，第一阈值电压开关14)、第二阈值电压开关部(例如，第二阈值电压开关15)、第一恒流电路161至16m(m是整数)、第二恒流电路171至17m、以及栅极线Wg。此外，根据第一实施例的栅极驱动器4a基于供应给内部电源线VDDi并且不同于并低于逆变器电路1的电源电压的内部电源电压来操作。在下面的说明中，将内部电源线VDDi简称为“电源线VDDi”。

晶体管选择电路10从第一恒流电路161至16m和第二恒流电路171至17m之中选择要激活的恒流电路，并且向所选择的恒流电路输出激活指令信号。晶体管选择电路10输出激活信号SCPs1至SCPsm和激活信号SCNs1至SCNsm作为激活信号。激活信号SCP1至SCPsm和激活信号SCNs1至SCNsm分别对应于第一恒流电路161至16m和第二恒流电路171至17m。

栅极模式设置电路11基于用于控制功率器件的导通/截止状态的栅极控制信号(例如，功率器件控制信号)、激活信号SCPs1至SCPsm、激活信号SCNs1至SCNsm、第一电压检测信号和第二电压检测信号来控制由晶体管选择电路10选择的恒流电路的导通/截止状态。第一电压检测信号是第一比较器12的输出信号。第二电压检测信号是第二比较器13的输出信号。

更具体地，栅极模式设置电路11在第一和第二电压检测信号具有不同逻辑电平的时段中控制由晶体管选择电路10选择的恒流电路的导通/截止状态。此外，与在第一和第二电压检测信号具有不同逻辑电平的时段中控制的恒流电路的数量相比，栅极模式设置电路11增加在第一和第二电压检测信号具有相同逻辑电平的时段中被控制为导通状态的恒流电路的数量。

当栅极端子Tg的电压变得高于第一阈值电压时，第一比较器12将第一电压检测信号的逻辑电平从第一逻辑电平(例如，低电平)改变为第二逻辑电平(例如，高电平)。栅极端子Tg的电压(例如，栅极电压Vg)输入到第一比较器12的非反相输入端子。由第一阈值电压开关14选择的第一阈值电压输入到第一比较器12的反相输入端子。

在根据第一实施例的栅极驱动器4a中，使用第一预升高阈值电压Vt1和低于第一预升高阈值电压Vt1的第一钳位阈值电压Vt2作为第一阈值电压。第一阈值电压开关14在功率器件控制信号具有高电平的时段中选择第一预升高阈值电压Vt1，并且在功率器件控制信号具有低电平的时段中选择第一钳位阈值电压Vt2。此外，第一阈值电压开关14将所选择的阈值电压供应给第一比较器12。

当栅极端子Tg的电压变得高于第二阈值电压时，第二比较器13将第二电压检测信号的逻辑电平从低电平改变为高电平。栅极电压Vg输入到第二比较器13的非反相输入端子。由第二阈值电压开关15选择的第二阈值电压输入到第二比较器13的反相输入端子。

在根据第一实施例的栅极驱动器4a中，使用第二钳位阈值电压Vt3和低于第二钳位阈值电压Vt3的第二预升高阈值电压Vt4作为第二阈值电压。第二阈值电压开关15在功率器件控制信号具有高电平的时段中选择第二钳位阈值电压Vt3，并且在功率器件控制信号具有低电平的时段中选择第二预升高阈值电压Vt4。此外，第二阈值电压开关15将所选择的阈值电压供应给第二比较器13。

注意，第一预升高阈值电压Vt1、第一钳位阈值电压Vt2、第二钳位阈值电压Vt3和第二预升高阈值电压Vt4具有电压关系“Vt2<Vt1<Vt4<Vt3”。

第一恒流电路161至16m连接在栅极线Wg和电源线VDDi之间。第一恒流电路161至16m分别包括第一恒流源Isp1至Ispm和第一开关SWp1至SWpm。第一恒流源Isp1至Ispm的一端连接到电源线。第一开关SWp1至SWpm连接在第一恒流源Isp1至Ispm的另一端和栅极线Wg之间，并且由栅极模式设置电路11切换它们的断开/接通状态。

第二恒流电路171至17m连接在栅极线Wg和接地线之间。第二恒流电路171至17m分别包括第二恒流源Isn1至Isnm和第二开关SWn1至SWnm。第二恒流源Isn1至Isnm的一端连接到接地线。第二开关SWn1至SWnm连接在第二恒流源Isn1至Isnm的另一端和栅极线Wg之间，并且由栅极模式设置电路11切换它们的断开/接通状态。

注意，栅极模式设置电路11将开关控制信号Sswp1至Sswpm输出为用于分别控制第一开关SWp1至SWpm的断开/接通状态的信号。此外，栅极模式设置电路11将开关控制信号Sswn1到Sswnm输出为用于分别控制第二开关SWn1到SWnm的断开/接通状态的信号。当开关控制信号具有高电平时，开关控制信号使第一和第二开关进入接通状态(导通状态)，并且当其具有低电平时，使第一和第二开关进入断开状态(截止状态)。

接下来，说明根据第一实施例的栅极驱动器4a的操作。因此，图3示出了用于说明根据第一实施例的栅极驱动器4a的操作的时序图。注意，在如图3所示的示例中，晶体管选择电路10仅选择第一恒流电路161和第二恒流电路171作为要激活的电路。

在图3所示的示例中，在时刻T1，功率器件控制信号的电平从高电平变成低电平。结果，第一阈值电压开关14选择第一钳位阈值电压Vt2，并且第二阈值电压开关15选择第二预升高阈值电压Vt4。

然后，栅极模式设置电路11将开关控制信号Sswp1至Sswpm的电平从高电平改变为低电平。此外，栅极模式设置电路11将开关控制信号Sswn1的电平从低电平改变为高电平。

此外，时刻T1是电荷开始从功率器件5a的栅极拉出并且功率器件5a的栅极电压Vg高于第二预升高阈值电压vt4和第一钳位阈值电压Vt2的时间的点(以下也称为“时间点”)。因此，分别从第一和第二比较器12和13输出的第一和第二电压检测信号这两者的电平变成高电平。结果，在时刻T1，栅极模式设置电路11将开关控制信号Sswn2至Sswnm的电平改变为高电平。也就是说，在时刻T1，所有第二恒流电路171至17m变成激活状态，因此通过第二恒流电路171至17m从功率器件5a的栅极拉出电荷。

接下来，在时刻T2，功率器件5a的栅极电压Vg下降并且变成低于第二预升高阈值电压Vt4。结果，第二比较器13将第二电压检测信号的电平从高电平改变为低电平。然后，响应于第二电压检测信号下降到低电平，栅极模式设置电路11将开关控制信号Sswn2至Sswnm的电平改变为低电平。因此，从时刻T2到时刻T3，栅极驱动器4a进行转换速率控制，其中电荷仅由第二恒流电路171从功率器件5a的栅极拉出，其已经被晶体管选择电路10指示激活。

接下来，在时刻T3，功率器件5a的栅极电压Vg进一步下降并变成低于第一钳位阈值电压Vt2。结果，第一比较器12将第一电压检测信号的电平从高电平改变为低电平。然后，响应于第一电压检测信号下降到低电平，栅极模式设置电路11再次将开关控制信号Sswn2至Sswnm的电平改变为高电平。因此，在时刻T3以及时刻T3之后，栅极驱动器4a进行钳位控制，其中功率器件5a的栅极通过第二恒流电路171至17m维持在低电平，无论晶体管选择电路10是否已经指示他们激活或不激活。

接下来，在图3所示的示例中，在时刻T4，功率器件控制信号的电平从低电平变成高电平。结果，第一阈值电压开关14选择第一预升高阈值电压Vt1，并且第二阈值电压开关15选择第二钳位阈值电压Vt3。

然后，栅极模式设置电路11将开关控制信号Sswn1至Sswnm的电平从高电平改变为低电平。此外，栅极模式设置电路11将开关控制信号Sswp1的电平从低电平改变为高电平。

此外，时刻T4是电荷开始被充入(即，积聚在)功率器件5a的栅极中并且功率器件5a的栅极电压Vg低于第一预升压阈值电压vt1和第二钳位阈值电压Vt3的时间点。因此，分别从第一和第二比较器12和13输出的第一和第二电压检测信号这两者的电平变成低电平。结果，在时刻T4，栅极模式设置电路11将开关控制信号Sswp2至Sswpm的电平改变为高电平。也就是说，在时刻T4，所有第一恒流电路161至16m变成激活状态，因此通过第一恒流电路161至16m将电荷充入功率器件5a的栅极。

接下来，在时刻T5，功率器件5a的栅极电压Vg上升并且变得高于第一预升高阈值电压Vt1。结果，第一比较器12将第一电压检测信号的电平从低电平改变为高电平。然后，响应于第二电压检测信号上升到高电平，栅极模式设置电路11将开关控制信号Sswp2至Sswpm的电平改变为低电平。因此，从时刻T5到时刻T6，栅极驱动器4a进行转换速率控制，其中电荷仅由第一恒流电路161充入功率器件5a的栅极，其已经被晶体管选择电路10指示激活。

接下来，在时刻T6，功率器件5a的栅极电压Vg进一步上升并变成高于第二钳位阈值电压Vt3。结果，第二比较器13将第二电压检测信号的电平从低电平改变为高电平。然后，响应于第二电压检测信号上升到高电平，栅极模式设置电路11再次将开关控制信号Sswp2至Sswpm的电平改变为高电平。因此，在时刻T6以及时刻T6之后，栅极驱动器4a进行钳位控制，其中功率器件5a的栅极通过第一恒流电路161至16m维持在高电平，无论晶体管选择电路10是否已经指示它们激活或不激活。

如上所述，在根据第一实施例的栅极驱动器4a中，通过使用第一和第二比较器12和13来监视功率器件5a的栅极电压Vg，可以在栅极电压Vg的转变开始时进行预升高操作，并且在栅极电压Vg变成等于或高于特定电压同时减小栅极电压Vg的转变时间之后，可以进行转换速率控制。

此外，在根据第一实施例的栅极驱动器4a中，通过监视功率器件5a的栅极电压Vg，在栅极电压Vg已经充分改变之后，通过使用比在转换速率控制时段中使用的恒流电路的数量更多数量的恒流电路，进行用于维持功率器件5a的栅极电压Vg的钳位控制。也就是说，根据第一实施例的栅极驱动器4a可以实现与有源米勒钳位电路的功能等效的功能，而不要求与用于转换速率控制的电路中的那些晶体管分开的用于有源米勒钳位电路的晶体管。此外，可以从半导体芯片减少(或消除)用于有源米勒钳位电路的晶体管的面积，从而减小半导体芯片的尺寸。

此外，在根据第一实施例的栅极驱动器4a中，取决于功率器件5a是处于导通状态还是处于截止状态通过使用第一和第二阈值电压开关14和15来改变供应给第一和第二比较器12和13的阈值电压。以这种方式，根据第一实施例的栅极驱动器4a可以减少用于监视栅极电压Vg的比较器的数量。此外，通过减少比较器的数量，可以减小半导体芯片的大小。

第二实施例

在第二实施例中，说明了栅极模式设置电路11和第一恒流电路161至16m以及第二恒流电路171至17m的其它实施例的具体示例。因此，图4示出根据第二实施例的半导体器件的框图。注意，在第二实施例的说明中，与第一实施例中相同的符号被指配给与第一实施例中相同的部件，并且省略对它们的说明。

如图4所示，根据第二实施例的栅极驱动器4a使用逻辑电路组(以下称为“逻辑电路组”)111至11m作为栅极模式设置电路11。此外，PMOS晶体管MP1至MPm用作第一恒流电路161至16m，并且NMOS晶体管MN1至MNm用作第二恒流电路171至17m。提供逻辑电路组111至11m以分别对应于PMOS晶体管MP1至MPm以及NMOS晶体管MN1至MNm。此外，逻辑电路组111至11m分别输出栅极电压Vgp1至Vgpm和栅极电压Vgn1至Vgnm，作为用于分别切换PMOS晶体管MP1至MPm的导通/截止状态以及NMOS晶体管MN1至MNm的导通/截止状态的信号。注意，栅极电压Vgp1至Vgpm的逻辑电平与在第一实施例中说明的开关控制信号Sswp1至Sswpm的逻辑电平相反。

逻辑电路组111至11m具有相同的配置。因此，以下通过使用逻辑电路组111作为示例进行说明。如图4所示，逻辑电路组111包括NOT电路21、24和26、第一逻辑乘法电路(例如，AND电路22)、第二逻辑乘法电路(例如，AND电路23)、第一逻辑和电路(例如OR电路25)、第二逻辑和电路(例如，OR电路27)、第三逻辑和电路(例如，OR电路28)和第三逻辑乘法电路(例如，AND电路29)。

AND电路22计算对应的激活信号SCPs1和第一电压检测信号的逻辑乘。AND电路23计算AND电路22的输出值与第二电压检测信号的逻辑乘。输入到AND电路23的第二电压检测信号是由NOT电路24反相的第二电压检测信号。OR电路25计算AND电路23的输出值与功率器件控制信号的反相信号的逻辑和，并将计算的值输出到对应的第一恒流电路(例如，PMOS晶体管MP1)。输入到OR电路25的功率器件控制信号是由NOT电路21反相的功率器件控制信号。

OR电路27计算对应的激活信号SCNs1和第一电压检测信号的反相信号的逻辑和。输入到OR电路27的第一电压检测信号是由NOT电路26反相的第一电压检测信号。OR电路28计算OR电路27的输出值和第二电压检测信号的逻辑和。AND电路29计算OR电路28的输出值和功率器件控制信号的反相信号的逻辑乘，并将计算的值输出到对应的第二恒流电路(例如，NMOS晶体管MN1)。输入到AND电路29的功率器件控制信号是由NOT电路21反相的功率器件控制信号。

如上所述，根据第二实施例的栅极驱动器4a可以将由简单的逻辑电路形成的逻辑电路组111至11m实现为栅极模式设置电路11。

以上基于实施例以具体的方式解释了本发明人做出的本发明。然而，本发明不限于上述实施例，并且不用说，在不脱离本发明的精神和范围的情况下可以进行各种修改。

例如，在上述实施例中说明的栅极驱动器4a等也可以应用于除IGBT之外的功率器件。

尽管已经根据几个实施例描述了本发明，但是本领域技术人员将认识到，本发明可以在所附权利要求的精神和范围内以各种修改来实践，并且本发明不限于上述示例。

此外，权利要求的范围不限于上述实施例。

此外，应注意，申请人的意图是涵盖所有权利要求要素的等同物，即使稍后在审查期间被修改。

第一和第二实施例可以由本领域普通技术人员根据需要组合。

Claims (6)

1.一种半导体器件，包括：

栅极线，所述栅极线连接到功率器件的栅极端子，所述功率器件包括第一端子、第二端子和所述栅极端子；

多个第一恒流电路，所述多个第一恒流电路连接在所述栅极线和电源线之间；

多个第二恒流电路，所述多个第二恒流电路连接在所述栅极线和接地线之间；

恒流电路选择电路，所述恒流电路选择电路被配置为从所述多个第一恒流电路和所述多个第二恒流电路之中选择要激活的恒流电路，并且向选择的恒流电路输出激活指令信号；

第一比较器，所述第一比较器被配置为当所述栅极端子的电压变得高于第一阈值电压时，将第一电压检测信号的电平从第一逻辑电平改变为第二逻辑电平；

第二比较器，所述第二比较器被配置为当所述栅极端子的电压变得高于第二阈值电压时，将第二电压检测信号的电平从所述第一逻辑电平改变为所述第二逻辑电平；以及

栅极模式设置电路，所述栅极模式设置电路被配置为基于栅极控制信号、所述激活指令信号、所述第一电压检测信号和所述第二电压检测信号，来控制由所述恒流电路选择电路选择的所述恒流电路的导通/截止状态，所述栅极控制信号用于控制所述功率器件的导通/截止状态，其中

在所述第一电压检测信号和所述第二电压检测信号具有不同逻辑电平的时段中，所述栅极模式设置电路控制由所述恒流电路选择电路选择的所述恒流电路的导通/截止状态，以及

在所述第一电压检测信号和所述第二电压检测信号具有相同逻辑电平的时段中，与在所述第一电压检测信号和所述第二电压检测信号具有不同的逻辑电平的时段中被控制为导通状态的恒流电路的数量相比，所述栅极模式设置电路增加被控制为导通状态的恒流电路的数量。

2.根据权利要求1所述的半导体器件，其中

所述第一阈值电压包括第一预升高阈值电压和低于所述第一预升高阈值电压的第一钳位阈值电压，

所述第二阈值电压包括第二钳位阈值电压和低于所述第二钳位阈值电压的第二预升高阈值电压，

所述第一预升高阈值电压低于所述第二钳位阈值电压，

所述第一钳位阈值电压低于所述第二预升高阈值电压，以及

所述半导体器件进一步包括：

第一阈值电压开关部，所述第一阈值电压开关部被配置为在所述栅极控制信号具有高电平的时段中选择所述第一预升高阈值电压，在所述栅极控制信号具有低电平的时段中选择所述第一钳位阈值电压，并且将选择的所述阈值电压提供给所述第一比较器；以及

第二阈值电压开关部，所述第二阈值电压开关部被配置为在所述栅极控制信号具有高电平的时段中选择所述第二钳位阈值电压，在所述栅极控制信号具有低电平的时段中选择所述第二预升高阈值电压，并且将选择的所述阈值电压提供给所述第二比较器。

3.根据权利要求1所述的半导体器件，其中

所述多个第一恒流电路中的每一个包括：

第一恒流源，所述第一恒流源的一端连接到所述电源线；以及

第一开关，所述第一开关连接在所述第一恒流源的另一端和所述栅极线之间，所述第一开关被配置为使得由所述栅极模式设置电路切换所述第一开关的断开/接通状态，并且

所述多个第二恒流电路中的每一个包括：

第二恒流源，所述第二恒流源的一端连接到所述接地线；以及

第二开关，所述第二开关连接在所述第二恒流源的另一端和所述栅极线之间，所述第二开关被配置为使得由所述栅极模式设置电路切换所述第二开关的断开/接通状态。

4.根据权利要求1所述的半导体器件，其中

所述多个第一恒流电路中的每一个包括PMOS晶体管，所述PMOS晶体管被配置为使得由所述栅极模式设置电路切换所述PMOS晶体管的导通/截止状态，

所述多个第二恒流电路中的每一个包括NMOS晶体管，所述NMOS晶体管被配置为使得由所述栅极模式设置电路切换所述NMOS晶体管的导通/截止状态。

5.根据权利要求1所述的半导体器件，其中

所述栅极模式设置电路包括多个逻辑电路组，所述多个逻辑电路组被设置为分别对应于所述多个第一恒流电路并且分别对应于所述多个第二恒流电路，

所述多个逻辑电路组中的每一个包括：

第一逻辑乘法电路，所述第一逻辑乘法电路被配置为计算对应的激活信号和所述第一电压检测信号的逻辑乘；

第二逻辑乘法电路，所述第二逻辑乘法电路被配置为计算所述第二电压检测信号的反相信号和所述第一逻辑乘法电路的输出值的逻辑乘；

第一逻辑和电路，所述第一逻辑和电路被配置为计算所述栅极控制信号的反相信号和所述第二逻辑乘法电路的输出值的逻辑和，并且将计算的值输出到对应的第一恒流电路；

第二逻辑和电路，所述第二逻辑和电路被配置为计算所述第一电压检测信号的反相信号和所述对应的激活信号的逻辑和；

第三逻辑和电路，所述第三逻辑和电路被配置为计算所述第二逻辑和电路的输出值和所述第二电压检测信号的逻辑和；以及

第三逻辑乘法电路，所述第三逻辑乘法电路被配置为计算所述栅极控制信号的反相信号和所述第三逻辑和电路的输出值的逻辑乘，并且将计算的值输出到对应的第二恒流电路。

6.根据权利要求1所述的半导体器件，其中

所述功率器件是IGBT部件，并且

所述第一端子和所述第二端子分别是发射极端子和集电极端子。